JP7532933B2

JP7532933B2 - 半導体装置及びその製造方法

Info

Publication number: JP7532933B2
Application number: JP2020102878A
Authority: JP
Inventors: 元人堀; 良成池田; 章平尾
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2020-06-15
Filing date: 2020-06-15
Publication date: 2024-08-14
Anticipated expiration: 2040-06-15
Also published as: JP2021197447A

Description

本発明は、パワー半導体チップを内蔵する半導体装置（半導体モジュール）及びその製造方法に関する。

パワー半導体チップ（以下、単に「半導体チップ」という。）は、例えば電力変換用のスイッチング素子として用いられている。半導体チップのパッケージ構造において、はんだ材又は焼結材等の接合材を用いて、半導体チップを絶縁回路基板上に接合する。近年は半導体チップの高性能化に伴い、接合材にも連続耐熱性の高温化や高信頼性化が求められており、はんだと比較して熱伝導と耐久性の高い焼結材を用いる場合が増加している。

半導体チップを絶縁回路基板上に焼結材により接合する際には、絶縁回路基板上に焼結材を介して半導体チップを搭載した後、半導体チップをその上面側から加圧しながら加熱して、焼結材に焼結反応を生じさせて接合する（特許文献１参照）。特許文献１では、絶縁回路基板に凹凸部を形成し、凹凸部により焼結材及び半導体チップを位置決めしている。

国際公開第２０１７／１９５３９９号

しかしながら、特許文献１では、絶縁回路基板に凹凸部を形成するためのめっきレジスト形成、めっき処理、レジスト除去、研削処理等が必要となり、工数が増大するという課題がある。

上記課題に鑑み、本発明は、絶縁回路基板上に焼結材を介して半導体チップを接合する際に、工数の増大を抑制しつつ半導体チップを位置決めすることができる半導体装置及びその製造方法を提供することを目的とする。

本発明の一態様は、（ａ）絶縁回路基板と、（ｂ）絶縁回路基板上に焼結材を介して配置された半導体チップと、（ｃ）絶縁回路基板上に配置され、焼結材及び半導体チップの周囲を囲む開口部を有する枠材と、（ｄ）焼結材、半導体チップ及び枠材を封止する封止部材とを備える半導体装置であることを要旨とする。

本発明の他の一態様は、（ａ）絶縁回路基板上に、開口部を有する枠材を載置する工程と、（ｂ）開口部内の絶縁回路基板上に、焼結材を搭載する工程と、（ｃ）開口部内の焼結材上に、半導体チップを搭載する工程と、（ｄ）半導体チップ上から加圧しながら加熱することにより、焼結材を介して半導体チップを絶縁回路基板に接合する工程と、（ｅ）焼結材及び半導体チップを封止部材で封止する工程とを含む半導体装置の製造方法であることを要旨とする。

本発明によれば、絶縁回路基板上に焼結材を介して半導体チップを接合する際に、工数の増大を抑制しつつ半導体チップを位置決めすることができる半導体装置及びその製造方法を提供することができる。

第１実施形態に係る半導体装置の側面図である。第１実施形態に係る半導体装置の平面図である。図２のＡ－Ａ方向から見た断面図である。第１実施形態に係る半導体装置の製造方法の断面図である。第１実施形態に係る半導体装置の製造方法の図４に引き続く断面図である。第１比較例に係る半導体装置の断面図である。第１比較例に係る半導体装置の製造方法の断面図である。第１比較例に係る半導体装置の製造方法の図７に引き続く断面図である。第２比較例に係る半導体装置の平面図である。図９のＡ－Ａ方向から見た断面図である。第２実施形態に係る半導体装置の平面図である。第３実施形態に係る半導体装置の平面図である。第４実施形態に係る半導体装置の製造方法の断面図である。第４実施形態に係る半導体装置の製造方法の図１３に引き続く断面図である。第５実施形態に係る半導体装置の断面図である。第６実施形態に係る半導体装置の断面図である。第６実施形態に係る半導体装置の製造方法の断面図である。第６実施形態に係る半導体装置の製造方法の図１７に引き続く断面図である。第７実施形態に係る半導体装置の断面図である。

以下、図面を参照して、第１～第７実施形態を説明する。図面の記載において、同一又は類似の部分には同一又は類似の符号を付し、重複する説明を省略する。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は実際のものとは異なる場合がある。また、図面相互間においても寸法の関係や比率が異なる部分が含まれ得る。また、以下に示す第１～第７実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。

また、以下の説明における上下等の方向の定義は、単に説明の便宜上の定義であって、本発明の技術的思想を限定するものではない。例えば、対象を９０°回転して観察すれば上下は左右に変換して読まれ、１８０°回転して観察すれば上下は反転して読まれることは勿論である。

（第１実施形態）
第１実施形態に係る半導体装置として、図１に示すように、半導体素子１つ分の機能を有する１イン１と呼ばれるパワー半導体モジュールを例示する。第１実施形態に係る半導体装置は、絶縁回路基板１と、絶縁回路基板１上に焼結材５ａ，５ｂを介して搭載された半導体チップ６ａ，６ｂと、焼結材５ａ，５ｂ及び半導体チップ６ａ，６ｂの周囲を囲むように配置された枠材（位置決めマスク）１０と、焼結材５ａ，５ｂ及び半導体チップ６ａ，６ｂを少なくとも封止する封止部材１４とを備える。

絶縁回路基板１は、絶縁基板２と、絶縁基板２の上面に配置された上側回路層３と、絶縁基板２の下面に配置された下側回路層４とを備える。絶縁回路基板１は、例えば直接銅接合（ＤＣＢ）基板や活性ろう付け（ＡＭＤ）基板等であってもよい。絶縁基板２は、例えば酸化アルミニウム（Ａｌ_２Ｏ_３）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ_３Ｎ_４）等からなるセラミクス基板や、高分子材料等を用いた樹脂絶縁基板で構成されている。上側回路層３及び下側回路層４は、例えば銅（Ｃｕ）やアルミニウム（Ａｌ）等の導体箔で構成されている。

半導体チップ６ａ，６ｂとしては、例えば絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、電界効果トランジスタ（ＦＥＴ）、静電誘導（ＳＩ）サイリスタ、ゲートターンオフ（ＧＴＯ）サイリスタ、還流ダイオード（ＦＷＤ）等が採用可能であるが、ここでは半導体チップ６ａ，６ｂがＩＧＢＴである場合を例示する。半導体チップ６ａ，６ｂは、例えばシリコン（Ｓｉ）基板で構成してもよく、或いは炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ_２Ｏ_３）等のワイドバンドギャップ半導体からなる化合物半導体基板で構成してもよい。

半導体チップ６ａ，６ｂの厚さは例えば１００μｍ程度であるが、これに限定されない。図示を省略するが、半導体チップ６ａ，６ｂは、下面側に第１主電極（コレクタ電極）をそれぞれ有し、上面側に、制御電極（ゲート電極）及び第２主電極（エミッタ電極）をそれぞれ有する。半導体チップ６ａ，６ｂの下面側のコレクタ電極は、焼結材５ａ，５ｂを介して、絶縁回路基板１の上側回路層３に接合されている。

図１では２個の半導体チップ６ａ，６ｂを例示するが、半導体チップの数は、半導体モジュールの電流容量等に応じて適宜設定可能であり、特に限定されない。例えば、１個の半導体チップを有していてもよく、３つ以上の半導体チップを有していてもよい。

図２は、図１に示した絶縁回路基板１、半導体チップ６ａ，６ｂ及び枠材１０の平面図を示す。図３は、図２のＡ－Ａ方向から見た断面図である。図２に示すように、半導体チップ６ａ，６ｂは矩形の平面パターンを有する。半導体チップ６ａ，６ｂのサイズは、例えば１０ｍｍ×１０ｍｍ程度であるが、これに限定されない。

図１及び図３に示す焼結材５ａ，５ｂとしては、例えば金属粒子ペースト（導電性ペースト）が使用可能である。導電性ペーストは、有機溶媒と、有機溶媒中に含有される銀（Ａｇ）系又は銅（Ｃｕ）系等の金属粒子とで構成される。金属粒子は、数ｎｍ～数μｍ程度の微細な粒子径を有する。焼結材５ａ，５ｂは、金属粒子の融点が高いので、１５０℃～１７５℃程度の使用温度でせん断強度が低下しないため、ＳｉＣチップやＧａＮチップ等の更に高い温度でも使用可能となる。例えば銀（Ａｇ）系の焼結材５ａ，５ｂの熱伝導率は約２５０Ｗ／ｍＫ、熱膨張係数は約１９×１０^－６／℃、融点は約９６０℃であり、使用温度での強度が安定する。

焼結材５ａ，５ｂの厚さは例えば１００μｍ程度であるが、これに限定されない。図１及び図３では、焼結材５ａ，５ｂのサイズ（面積）が、半導体チップ６ａ，６ｂのサイズ（面積）と同等である場合を例示している。焼結材５ａ，５ｂは、半導体チップ６ａ，６ｂと同様の矩形の平面パターンを有する。焼結材５ａ，５ｂのサイズ（面積）は、半導体チップ６ａ，６ｂのサイズ（面積）よりも大きくてもよく、半導体チップ６ａ，６ｂのサイズ（面積）よりも小さくてもよい。

図１～図３に示した枠材１０は、絶縁回路基板１上に焼結材５ａ，５ｂを介して半導体チップ６ａ，６ｂを接合する際に、焼結材５ａ，５ｂ及び半導体チップ６ａ，６ｂの位置決めを行うための位置決めマスクである。枠材１０は、絶縁回路基板１の上側回路層３上に、半導体チップ６ａ，６ｂの周囲を囲むように配置されている。枠材１０と絶縁回路基板１の上側回路層３との間には接合材は配置されず、枠材１０は上側回路層３と直接接している。

枠材１０の材料としては、エポキシ樹脂、マレイミド樹脂、シアネート樹脂等の樹脂が使用可能である。枠材１０は、封止部材１４と同一の材料で構成されていてもよく、異なる材料で構成されていてもよい。枠材１０の材料を封止部材１４の材料と異ならせて、枠材１０の熱伝導率を、封止部材１４の熱伝導率よりも高くすることにより、半導体チップ６ａ，６ｂに通電時の放熱性を向上することができる。枠材１０は、金型で成形してもよく、フィルム状（シート状）の樹脂を打ち抜いて作製してもよい。

図３に示すように、枠材１０の厚さＴ１は、焼結材５ａ，５ｂと半導体チップ６ａ，６ｂの合計の厚さＴ２よりも薄く設定されている。枠材１０の厚さＴ１は、焼結材５ａ，５ｂ及び半導体チップ６ａ，６ｂの位置を制御するために、焼結材５ａ，５ｂよりも厚くすることが好ましい。枠材１０の厚さＴ１は、例えば、焼結材５ａ，５ｂと半導体チップ６ａ，６ｂの合計の厚さＴ２の１／２以上に設定されることが好ましい。

例えば、半導体チップ６ａ，６ｂの厚さが１００μｍ程度であり、焼結材５ａ，５ｂの厚さが１００μｍ程度であり、焼結材５ａ，５ｂと半導体チップ６ａ，６ｂの合計の厚さＴ２は２００μｍ程度となる場合、枠材１０の厚さＴ１は１５０μｍ程度に設定し得る。

図２に示すように、枠材１０は、焼結材５ａ，５ｂ及び半導体チップ６ａ，６ｂの周囲を囲む矩形の開口部１０ａ，１０ｂを有する。枠材１０の開口部１０ａ，１０ｂの数は特に限定されず、半導体チップ６ａ，６ｂの数に応じて増減可能である。例えば、枠材１０が１つの開口部を有していてもよく、３つ以上の開口部を有していてもよい。開口部１０ａ，１０ｂの端部と半導体チップ６ａ，６ｂの外周部との隙間Ｇ１は、例えば３０μｍ以上、１００μｍ以下程度であるが、これに限定されない。開口部１０ａ，１０ｂのサイズは、半導体チップ６ａ，６ｂの搭載し易さや位置精度等を考慮して適宜設定可能である。

半導体チップ６ａ，６ｂの上方には、プリント基板９が配置されている。プリント基板９は、図示を省略するが、絶縁層と、絶縁層の下面に配置された下側配線層と、絶縁層の上面に配置された上側配線層とを備える。絶縁層は、例えばアルミナ（Ａｌ_２Ｏ_３）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ_３Ｎ_４）等を主成分としたセラミクスや樹脂等の絶縁材料で構成されている。絶縁層は、ガラス繊維とエポキシ樹脂との組み合わせ等からなる樹脂基板であってよい。下側配線層及び上側配線層は、例えば銅（Ｃｕ）やアルミニウム（Ａｌ）等からなる導体箔で構成されている。下側配線層及び上側配線層には、銅（Ｃｕ）やニッケル（Ｎｉ）、錫（Ｓｎ）等のメッキが施されていてもよい。

プリント基板９には、複数のポスト電極８ａ～８ｌが挿入されている。プリント基板９及びポスト電極８ａ～８ｌによりインプラント基板が構成されている。ポスト電極８ａ～８ｌは、棒状（ピン状）であり、銅（Ｃｕ）等の金属材料で構成されている。ポスト電極８ａ～８ｅの下端は、はんだ等の接合材７ａを介して半導体チップ６ａのエミッタ電極に接合されている。ポスト電極８ｆの下端は、はんだ等の接合材７ｂを介して半導体チップ６ａのゲート電極に接合されている。ポスト電極８ｇ～８ｋの下端は、はんだ等の接合材７ｃを介して半導体チップ６ｂのエミッタ電極に接合されている。ポスト電極８ｌの下端は、はんだ等の接合材７ｄを介して半導体チップ６ｂのゲート電極に接合されている。

プリント基板９には、ゲート用接続端子１２及びエミッタ側接続端子１３が挿入されている。ゲート用接続端子１２は、半導体チップ６ａ，６ｂのオン・オフを制御する制御信号を、プリント基板９及びポスト電極８ｆ，８ｌを介して半導体チップ６ａ，６ｂのゲート電極へ供給する。ゲート用接続端子１２の上端は、封止部材１４の上面から突出し、外部回路に接続される。エミッタ側接続端子１３は、半導体チップ６ａ，６ｂのエミッタ電極からの電流を、ポスト電極８ａ～８ｅ，８ｇ～８ｋ及びプリント基板９を介して外部に流す。エミッタ側接続端子１３の下端は、絶縁回路基板１の上側回路層３に接合されている。エミッタ側接続端子１３の上端は、封止部材１４の上面から突出し、外部回路に接続される。

絶縁回路基板１の上側回路層３には、コレクタ側接続端子１１の下端が接続されている。コレクタ側接続端子１１は、上側回路層３を介して半導体チップ６ａ，６ｂのコレクタ電極に電流を供給する。コレクタ側接続端子１１の上端は、封止部材１４の上面から突出し、外部回路に接続される。コレクタ側接続端子１１、ゲート用接続端子１２及びエミッタ側接続端子１３は、銅（Ｃｕ）等の金属材料で構成されている。

封止部材１４は、第１実施形態に係る半導体装置の筐体を構成し、略直方体形状を有する。封止部材１４の下面から、絶縁回路基板１が露出する。封止部材１４としては、例えば耐熱性が高く硬質な熱硬化性樹脂等の樹脂材料が使用可能であり、具体的にはエポキシ樹脂、マレイミド樹脂、シアネート樹脂等が使用可能である。

＜半導体装置の製造方法＞
次に、図３～図５を主に参照して、第１実施形態に係る半導体装置の製造方法（組立方法）を説明する。

まず、図３に示すように、絶縁回路基板１を用意する。次に、搬送機等を用いて、絶縁回路基板１の上側回路層３上に枠材１０を載置する。枠材１０は上側回路層３上に接着せずに載置するだけでよい。なお、枠材１０は接着材を用いて上側回路層３に接着してもよい。次に、スクリーン印刷法等により、枠材１０の開口部１０ａ，１０ｂ内の上側回路層３上に焼結材５ａ，５ｂを搭載する。その後、焼結材５ａ，５ｂを乾燥させて有機溶媒を除去する。次に、搬送機等を用いて、枠材１０の開口部１０ａ，１０ｂ内の焼結材５ａ，５ｂ上に半導体チップ６ａ，６ｂを搭載する。

次に、図４に示すように、枠材１０、焼結材５ａ，５ｂ及び半導体チップ６ａ，６ｂを搭載した絶縁回路基板１を、加熱部１８上に載置する。半導体チップ６ａ，６ｂの上方には、プレス装置の加圧部１７ａ，１７ｂが配置されている。加圧部１７ａ，１７ｂの下面（加圧面）は、半導体チップ６ａ，６ｂの上面を全て覆うように設定されている。加圧部１７ａ，１７ｂの加圧面の面積（幅）Ａ１は、枠材１０の開口部１０ａ，１０ｂの面積（幅）Ａ２よりも大きく設定されている。加圧部１７ａ，１７ｂの加圧面側の材料としては、例えばゴム等の弾性体が使用可能である。なお、加圧部１７ａ，１７ｂの加圧面の面積Ａ１は、枠材１０の開口部１０ａ，１０ｂの面積Ａ２と同等に設定されていてもよく、或いは小さく設定されていてもよい。

加圧部１７ａ，１７ｂと半導体チップ６ａ，６ｂとの間には、緩衝層（剥離シート）１９が配置されている。緩衝層１９としては、例えばポリテトラフルオロエチレン（ＰＴＦＥ）等の樹脂フィルムや、シリコン（Ｓｉ）フィルム等が使用可能である。緩衝層１９は、半導体チップ６ａ，６ｂが加圧部１７ａ，１７ｂに付着することを防止すると共に、加圧部１７ａ，１７ｂ側に付着した塵埃破片等による半導体チップ６ａ，６ｂ等の部品の破損を防止する機能を有する。

次に、図５に示すように、加圧部１７ａ，１７ｂを降下させ、緩衝層１９を塑性変形させつつ、加圧部１７ａ，１７ｂにより緩衝層１９を介して半導体チップ６ａ，６ｂの上面を押して加圧する。このとき、枠材１０の厚さＴ１が、焼結材５ａ，５ｂと半導体チップ６ａ，６ｂの合計の厚さＴ２よりも薄いため、半導体チップ６ａ，６ｂの上面が枠材１０の上面よりも上方に突出している。このため、加圧部１７ａ，１７ｂと半導体チップ６ａ，６ｂの相対的な位置がずれた場合でも、加圧部１７ａ，１７ｂが枠材１０に接触せずに、半導体チップ６ａ，６ｂを確実に加圧することができる。

半導体チップ６ａ，６ｂが加圧された状態で、加熱部１８により加熱することにより、焼結材５ａ，５ｂに焼結反応を生じさせる。例えば、加圧力が１ＭＰａ以上、６０ＭＰａ以下程度、加熱温度が１５０℃以上、３５０℃以下程度、加熱時間が１分以上、５分以下程度に設定される。この結果、絶縁回路基板１と半導体チップ６ａ，６ｂとが焼結材５ａ，５ｂを介して接合する。

その後、枠材１０を取り外さずに残存させたまま、絶縁回路基板１及び半導体チップ６ａ，６ｂ上に、プリント基板９及びポスト電極８ａ～８ｌで構成されるインプラント基板を搭載し、封止部材１４で封止する等の通常のプロセスにより、図１に示した半導体装置が完成する。

第１実施形態に係る半導体装置の製造方法によれば、絶縁回路基板１上に焼結材５ａ，５ｂを介して半導体チップ６ａ，６ｂを接合する際に、工数の増大を抑制しつつ、枠材１０を用いて焼結材５ａ，５ｂ及び半導体チップ６ａ，６ｂを位置決めすることができる。

なお、第１実施形態に係る半導体装置の製造方法において、図５に示すように絶縁回路基板１と半導体チップ６ａ，６ｂとを焼結材５ａ，５ｂを介して接合させた後、焼結材５ａ，５ｂ及び半導体チップ６ａ，６ｂを封止部材１４で封止する前に、絶縁回路基板１上から枠材１０を取り外してもよい。取り外した枠材１０は繰り返し使用し得る。

＜第１比較例＞
ここで、第１実施形態に係る半導体装置の製造方法による効果を、第１比較例に係る半導体装置の製造方法と対比して説明する。図６は、図３に示した第１実施形態に係る半導体装置の断面図に対応する、第１比較例に係る半導体装置の断面図である。

第１比較例に係る半導体装置の製造方法では、絶縁回路基板１上に、炭素（Ｃ）又はアルミニウム（Ａｌ）からなる枠材１１０を載置する点が、第１実施形態に係る半導体装置の製造方法と異なる。枠材１１０を載置した後、絶縁回路基板１上の枠材１１０内に焼結材５ａ，５ｂを塗布し、焼結材５ａ，５ｂを介して複数の半導体チップ６ａ，６ｂを搭載する。

第１比較例に係る半導体装置の製造方法では、枠材１１０が炭素（Ｃ）又はアルミニウム（Ａｌ）からなるため、ハンドリングするため薄くするのには限界がある。具体的には、枠材１１０がＣからなる場合には破損し易く、薄くすることが困難である。また、枠材１１０がＡｌからなる場合には曲がり易くなり、薄くすることが困難である。よって、Ｃ又はＡｌからなる枠材１０の厚さＴ３は１ｍｍ以上程度必要となり、焼結材５ａ，５ｂと半導体チップ６ａ，６ｂの合計の厚さＴ２よりも厚くなる。

次に、図７に示すように、半導体チップ６ａ，６ｂを搭載した絶縁回路基板１を、加圧部１１７ａ，１１７ｂの下方に配置する。第１比較例に係る半導体装置の製造方法では、半導体チップ６ａ，６ｂの上面よりも枠材１１０の上面が上方に位置するため、加圧部１１７ａ，１１７ｂが半導体チップ６ａ，６ｂの上面を加圧するためには、枠材１１０の開口部１１０ａ，１１０ｂの面積Ａ３よりも加圧部１１７ａ，１１７ｂの加圧面の面積Ａ４を小さくする必要がある。これに対して、第１実施形態に係る半導体装置の製造方法によれば、図４に示すように、半導体チップ６ａ，６ｂの上面が枠材１０の上面よりも上方に突出しているため、加圧部１７ａ，１７ｂの加圧面の面積Ａ２を、枠材１０の開口部１０ａ，１０ｂの面積Ａ１よりも大きくすることができ、半導体チップ６ａ，６ｂを加圧し易くなる。

次に、加圧部１１７ａ，１１７ｂを降下させて、半導体チップ６ａ，６ｂの上面を加圧しながら加熱することにより、焼結材５ａ，５ｂに焼結反応を生じさせて、絶縁回路基板１と半導体チップ６ａ，６ｂとを接合する。このとき、図８に示すように、加圧部１１７ａ，１１７ｂと半導体チップ６ａ，６ｂの位置がずれると、加圧部１１７ａ，１１７ｂが枠材１０に接触し、半導体チップ６ａ，６ｂを加圧できない場合がある。これに対して、第１実施形態に係る半導体装置の製造方法によれば、図４に示すように、半導体チップ６ａ，６ｂの上面が枠材１０の上面よりも上方に突出しているため、加圧部１７ａ，１７ｂと半導体チップ６ａ，６ｂの位置がずれた場合でも、加圧部１７ａ，１７ｂが枠材１０に接触せずに半導体チップ６ａ，６ｂを確実に加圧することができる。

また、第１比較例に係る半導体装置の製造方法では、枠材１１０が炭素（Ｃ）又はアルミニウム（Ａｌ）からなるため、半導体チップ６ａ，６ｂの接合後に、枠材１１０を取り外す必要となり、半導体チップ６ａ，６ｂの接合プロセスの工数が増加する。更には、枠材１１０を取り外し難かったり、枠材１１０を取り外すときに半導体チップ６ａ，６ｂを破損させたりする場合がある。これに対して、第１実施形態に係る半導体装置の製造方法によれば、枠材１０が樹脂製であるため、半導体チップ６ａ，６ｂの接合後の枠材１０の取り外しが不要であるので、半導体チップ６ａ，６ｂの接合プロセスの簡素化を図ることができる。

＜第２比較例＞
次に、図９及び図１０を参照して、第２比較例に係る半導体装置の製造方法を説明する。図９は、図２に示した第１実施形態に係る半導体装置の断面図に対応する、第２比較例に係る半導体装置の断面図であり、図１０は、図９のＡ－Ａ方向から見た断面図である。

第２比較例に係る半導体装置の製造方法では、図９及び図１０に示すように、絶縁回路基板１上に、半導体チップ６ａ，６ｂの位置決めマスクとして液状のソルダーレジスト１１１ａ，１１１ｂを塗布する点が、第１実施形態に係る半導体装置の製造方法と異なる。その後は、第１実施形態に係る半導体装置の製造方法と同様に、絶縁回路基板１上のソルダーレジスト１１１ａ，１１１ｂ内に焼結材５ａ，５ｂを塗布し、ソルダーレジスト１１１ａ，１１１ｂ内に焼結材５ａ，５ｂを介して複数の半導体チップ６ａ，６ｂを搭載する。

第２比較例に係る半導体装置の製造方法では、ソルダーレジスト１１１ａ，１１１ｂは液状で塗布するため、ソルダーレジスト１１１ａ，１１１ｂの厚さＴ４を制御し難く、厚さＴ４にばらつきも生じやすい。ソルダーレジスト１１１ａ，１１１ｂの厚さＴ４は３００ｍｍ以上程度となり、焼結材５ａ，５ｂと半導体チップ６ａ，６ｂの合計の厚さＴ２よりも厚くなる。

よって、第２比較例に係る半導体装置の製造方法では、図７に示した第１比較例と同様に、加圧部１１７ａ，１１７ｂの加圧面の面積Ａ４を、ソルダーレジスト１１１ａ，１１１ｂの開口部１１２ａ，１１２ｂの面積よりも小さくする必要がある。これに対して、第１実施形態に係る半導体装置の製造方法によれば、図４に示すように、半導体チップ６ａ，６ｂの上面が枠材１０の上面よりも上方に突出しているため、加圧部１７ａ，１７ｂの加圧面の面積Ａ２を、枠材１０の開口部１０ａ，１０ｂの面積Ａ１よりも大きくすることができ、半導体チップ６ａ，６ｂを加圧し易くなる。

また、第２比較例に係る半導体装置の製造方法では、図８に示した第１比較例と同様に、加圧部１１７ａ，１１７ｂと半導体チップ６ａ，６ｂの位置がずれると、加圧部１１７ａ，１１７ｂがソルダーレジスト１１１ａ，１１１ｂに接触し、半導体チップ６ａ，６ｂを加圧できない場合がある。これに対して、第１実施形態に係る半導体装置の製造方法によれば、図４に示すように、半導体チップ６ａ，６ｂの上面が枠材１０の上面よりも上方に突出しているため、加圧部１７ａ，１７ｂと半導体チップ６ａ，６ｂの位置がずれた場合でも、加圧部１７ａ，１７ｂが枠材１０に接触せずに半導体チップ６ａ，６ｂを確実に加圧することができる。

また、第２比較例に係る半導体装置の製造方法では、ソルダーレジスト１１１ａ，１１１ｂの塗布位置も制御し難いため、ソルダーレジスト１１１ａ，１１１ｂの開口部１１２ａ，１１２ｂと半導体チップ６ａ，６ｂとの隙間Ｇ２を大きく取る必要がある。これに対して、第１実施形態に係る半導体装置の製造方法によれば、図２に示すように、枠材１０の位置精度が高いため、枠材１０の開口部１０ａ，１０ｂと半導体チップ６ａ，６ｂとの隙間Ｇ１を隙間Ｇ２よりも小さく設定することができる。

（第２実施形態）
第２実施形態に係る半導体装置は、図１１に示すように、枠材１０の開口部１０ａ，１０ｂの角部に切り欠き部２１ａ～２１ｄ，２２ａ～２２ｄがそれぞれ設けられている点が、図２に示した第１実施形態に係る半導体装置と異なる。第２実施形態に係る半導体装置の他の構成は、第１実施形態に係る半導体装置と同様であるので、重複した説明を省略する。

第２実施形態によれば、枠材１０の開口部１０ａ，１０ｂに切り欠き部２１ａ～２１ｄ，２２ａ～２２ｄを設けることにより、半導体チップ６ａ，６ｂ下の焼結材５ａ，５ｂが半導体チップ６ａ，６ｂからはみ出し、切り欠き部２１ａ～２１ｄ，２２ａ～２２ｄ内にまで入り込むことができるので、応力が加わり易い半導体チップ６ａ，６ｂの角部の応力を緩和することができる。

（第３実施形態）
第３実施形態に係る半導体装置は、図１２に示すように、複数の半導体チップ６ａ，６ｂをそれぞれ位置決めするための複数の枠材１０ｃ，１０ｄを有する点が、図２に示した第１実施形態に係る半導体装置と異なる。複数の枠材１０ｃ，１０ｄは、半導体チップ６ａ，６ｂ毎に配置されている。図１２の左側の枠材１０ｃは、半導体チップ６ａの周囲を囲む開口部１０ｅを有する。図１２右側の枠材１０ｄは、半導体チップ６ｂの周囲を囲む開口部１０ｆを有する。第３実施形態に係る半導体装置の他の構成は、第１実施形態に係る半導体装置と同様であるので、重複した説明を省略する。

（第４実施形態）
第４実施形態に係る半導体装置の製造方法は、図１３に示すように、複数の半導体チップ６ａ，６ｂの上面を覆う加圧部１７を使用する点が、第１実施形態に係る半導体装置と異なる。図１４に示すように、単一の加圧部１７により、複数の半導体チップ６ａ，６ｂを一括して加圧する。ここで、枠材１０の厚さＴ１が、焼結材５ａ，５ｂと半導体チップ６ａ，６ｂの合計の厚さＴ２よりも薄いため、加圧部１７が複数の半導体チップ６ａ，６ｂの間に配置された枠材１０に接触することを防止することができる。第４実施形態に係る半導体装置の製造方法の他の手順は、第１実施形態に係る半導体装置の製造方法と同様であるので、重複した説明を省略する。

（第５実施形態）
第５実施形態に係る半導体装置は、図１５に示すように、半導体チップ６ａ，６ｂ下の焼結材５ａ，５ｂが、半導体チップ６ａ，６ｂよりも広い面積で配置されている点が、図３に示した第１実施形態に係る半導体装置と異なる。

焼結材５ａ，５ｂは、半導体チップ６ａ，６ｂの端部から外側にはみ出して露出している。焼結材５ａ，５ｂは、枠材１０の開口部１０ａ，１０ｂの端部に接しているが、枠材１０の開口部１０ａ，１０ｂの端部に接しなくてもよい。枠材１０により、焼結材５ａ，５ｂのはみ出しが開口部１０ａ，１０ｂ内で抑制して、半導体チップ６ａ，６ｂの端部の焼結材５ａ，５ｂの密度を向上させることができる。第５実施形態に係る半導体装置の他の構成は、第１実施形態に係る半導体装置と同様であるので、重複した説明を省略する。

（第６実施形態）
第６実施形態に係る半導体装置は、図１６に示すように、複数の半導体チップ６ａ，６ｂの厚さが互いに異なる点が、図３に示した第１実施形態に係る半導体装置と異なる。半導体チップ６ｂの厚さは、半導体チップ６ａの厚さよりも厚い。

半導体チップ６ａ，６ｂの種類として、例えばＩＧＢＴ、ＦＥＴ、ＦＷＤ等があるが、それぞれ厚さが異なる。図１６は、半導体チップ６ａがＩＧＢＴで構成され、半導体チップ６ｂがＦＷＤで構成される場合を例示する。一般的に、ＦＷＤからなる半導体チップ６ｂの厚さＴ５の方が、ＩＧＢＴからなる半導体チップ６ａの厚さＴ１よりも厚い。

そこで、枠材（１０ｇ，１０ｈ）は、複数の半導体チップ６ａ，６ｂの厚さに応じて、階段状に厚さを変えて、互いに異なる厚さＴ１，Ｔ５の部分を有する。枠材（１０ｇ，１０ｈ）は、第１の枠部１０ｇと、第２の枠部１０ｈとを有する。第１の枠部１０ｇは、半導体チップ６ａの周囲を囲む開口部１０ｉを有する。第１の枠部１０ｇの厚さＴ１は、焼結材５ａと半導体チップ６ａの合計の厚さＴ２よりも薄い。

第２の枠部１０ｈは、第１の枠部１０ｇと一体的に連続して形成され、半導体チップ６ｂの周囲を囲む開口部１０ｊを有する。第１の枠部１０ｇと第２の枠部１０ｈの間には段差部が形成されている。第２の枠部１０ｈの厚さＴ５は、第１の枠部１０ｇの厚さＴ１よりも厚く、且つ、焼結材５ｂと半導体チップ６ｂの合計の厚さＴ６よりも薄い。

第６実施形態に係る半導体装置の製造方法においては、図１７に示すように、枠材（１０ｇ，１０ｈ）、焼結材５ａ，５ｂ及び半導体チップ６ａ，６ｂが搭載された絶縁回路基板１を、加圧部１７ａ，１７ｂの下方に配置する。そして、図１８に示すように、加圧部１７ａ，１７ｂにより、複数の半導体チップ６ａ，６ｂを加圧する。

ここで、第１の枠部１０ｇの厚さＴ１が、焼結材５ａと半導体チップ６ａの合計の厚さＴ２よりも薄く、半導体チップ６ａの上面が第１の枠部１０ｇの上面よりも突出しているので、加圧部１７ａが加圧する際に、第１の枠部１０ｇに接触することを防止して、半導体チップ６ａ及び焼結材５ａを確実に加圧することができる。また、第２の枠部１０ｈの厚さＴ５が焼結材５ｂと半導体チップ６ｂの合計の厚さＴ６よりも薄く、半導体チップ６ｂの上面が第２の枠部１０ｈの上面よりも突出しているので、加圧部１７ｂが加圧する際に、第２の枠部１０ｈに接触することを防止して、半導体チップ６ｂ及び焼結材５ｂを確実に加圧することができる。

（第７実施形態）
第７実施形態に係る半導体装置は、図１９に示すように、複数の半導体チップ６ａ，６ｂの厚さが互いに異なる点が、図１６に示した第６実施形態に係る半導体装置と共通するが、半導体チップ６ａ，６ｂ毎に、半導体チップ６ａ，６ｂの厚さに応じた複数の枠材１０ｇ，１０ｈを有する点が、第６実施形態に係る半導体装置と異なる。複数の枠材１０ｇ，１０ｈは、図１６に示した第６実施形態に係る半導体装置の枠材（１０ｇ，１０ｈ）の第１の枠部１０ｇ及び第２の枠部１０ｈを分離した構造と等価である。第７実施形態に係る半導体装置の他の構成は、第１実施形態に係る半導体装置と同様であるので、重複した説明を省略する。

（その他の実施形態）
上記のように、本発明は第１～第７実施形態によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。

例えば、第１～第７実施形態に係る半導体装置として、インプラント基板を用いた構造を例示したが、インプラント基板を用いない構造にも適用可能である。例えば、図１に示した半導体チップ６ａ，６ｂの制御電極及び第２主電極を、ボンディングワイヤを介して絶縁回路基板１の上側回路層３に接続し、上側回路層３に接続した接続端子により外部へ取り出してもよい。

また、第１～第７実施形態がそれぞれ開示する構成を、矛盾の生じない範囲で適宜組み合わせることができる。このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

１…絶縁回路基板
２…絶縁基板
３…上側回路層
４…下側回路層
５ａ，５ｂ…焼結材
６ａ，６ｂ…半導体チップ
７ａ～７ｄ…接合材
８ａ～８ｌ…ポスト電極
９…プリント基板
１０，１０ｃ，１０ｄ，１１０…枠材（位置決めマスク）
１０ａ，１０ｂ，１０ｅ，１０ｆ，１０ｉ，１０ｊ，１１０ａ，１１０ｂ，１１２ａ，１１２ｂ…開口部
１０ｇ，１０ｈ…枠材（枠部）
１１…コレクタ側接続端子
１２…ゲート用接続端子
１３…エミッタ側接続端子
１４…封止部材
１７，１７ａ，１７ｂ，１１７ａ，１１７ｂ…加圧部
１８…加熱部
１９…緩衝層
２１ａ～２１ｄ，２２ａ～２２ｄ…切り欠き部
１１１ａ，１１１ｂ…ソルダーレジスト

Claims

絶縁回路基板と、
前記絶縁回路基板上に焼結材を介して配置された半導体チップと、
前記絶縁回路基板上に配置され、前記焼結材及び前記半導体チップの周囲を囲む開口部を有する枠材と、
前記焼結材、前記半導体チップ及び前記枠材を封止する封止部材と、
を備え、
前記焼結材のサイズが、前記半導体チップのサイズよりも大きいことを特徴とする半導体装置。
前記枠材が樹脂からなることを特徴とする請求項１に記載の半導体装置。
前記枠材の厚さが、前記半導体チップ及び前記焼結材を合計した厚さ未満であることを特徴とする請求項１又は２に記載の半導体装置。
前記枠材の熱伝導率が、前記封止部材の熱伝導率よりも高いことを特徴とする請求項１～３のいずれか１項に記載の半導体装置。
絶縁回路基板と、
前記絶縁回路基板上に焼結材を介して配置された半導体チップと、
前記絶縁回路基板上に配置され、前記焼結材及び前記半導体チップの周囲を囲む開口部を有する枠材と、
前記焼結材、前記半導体チップ及び前記枠材を封止する封止部材と、
を備え、
前記枠材の前記開口部の角部に切り欠き部が設けられていることを特徴とする半導体装置。
前記半導体チップを複数備え、
前記開口部が、前記複数の半導体チップのそれぞれの周囲を囲むように複数設けられる
ことを特徴とする請求項１～５のいずれか１項に記載の半導体装置。
絶縁回路基板と、
前記絶縁回路基板上に焼結材を介して配置された半導体チップと、
前記絶縁回路基板上に配置され、前記焼結材及び前記半導体チップの周囲を囲む開口部を有する枠材と、
前記焼結材、前記半導体チップ及び前記枠材を封止する封止部材と、
を備え、
前記半導体チップを複数備え、
前記開口部が、前記複数の半導体チップのそれぞれの周囲を囲むように複数設けられ、
前記複数の半導体チップが、互いに異なる厚さを有し、
前記枠材が、前記複数の半導体チップのそれぞれの厚さに応じて、互いに厚さの異なる部分を有する
ことを特徴とする半導体装置。
前記開口部と前記半導体チップの外周部とが離隔することを特徴とする請求項１に記載の半導体装置。
前記開口部と前記半導体チップの外周部との隙間が３０μｍ以上であることを特徴とする請求項８に記載の半導体装置。
絶縁回路基板上に、開口部を有する枠材を載置する工程と、
前記開口部内の前記絶縁回路基板上に、焼結材を搭載する工程と、
前記開口部内の前記焼結材上に、半導体チップを搭載する工程と、
前記半導体チップ上から加圧しながら加熱することにより、前記焼結材を介して前記半導体チップを前記絶縁回路基板に接合する工程と、
前記焼結材及び前記半導体チップを封止部材で封止する工程と、
を含み、
前記焼結材のサイズが、前記半導体チップのサイズよりも大きいことを特徴とする半導体装置の製造方法。
前記枠材が樹脂からなることを特徴とする請求項１０に記載の半導体装置の製造方法。
絶縁回路基板上に、開口部を有する枠材を載置する工程と、
前記開口部内の前記絶縁回路基板上に、焼結材を搭載する工程と、
前記開口部内の前記焼結材上に、半導体チップを搭載する工程と、
前記半導体チップ上から加圧しながら加熱することにより、前記焼結材を介して前記半導体チップを前記絶縁回路基板に接合する工程と、
前記焼結材及び前記半導体チップを封止部材で封止する工程と、
を含み、
前記枠材の厚さが、前記半導体チップ及び前記焼結材を合計した厚さ未満であることを特徴とする半導体装置の製造方法。
前記封止する工程は、前記枠材を更に封止することを特徴とする請求項１０～１２に記載のいずれか１項に記載の半導体装置の製造方法。
絶縁回路基板上に、開口部を有する枠材を載置する工程と、
前記開口部内の前記絶縁回路基板上に、焼結材を搭載する工程と、
前記開口部内の前記焼結材上に、半導体チップを搭載する工程と、
前記半導体チップ上から加圧しながら加熱することにより、前記焼結材を介して前記半導体チップを前記絶縁回路基板に接合する工程と、
前記焼結材及び前記半導体チップを封止部材で封止する工程と、
を含み、
前記接合する工程の後、且つ前記封止する工程の前に、前記絶縁回路基板上から前記枠材を取り外す工程を更に含むことを特徴とする半導体装置の製造方法。
前記接合する工程は、前記開口部よりも大きい面積の加圧面を有する加圧部を用いて、前記半導体チップを加圧することを特徴とする請求項１０～１４のいずれか１項に記載の半導体装置の製造方法。
前記枠材を載置する工程は、複数の開口部を有する枠材を載置し、
前記焼結材を搭載する工程は、前記複数の開口部内の前記絶縁回路基板上に、複数の焼結材をそれぞれ搭載し、
前記半導体チップを搭載する工程は、前記複数の開口部内の前記焼結材上に、複数の半導体チップをそれぞれ搭載する
ことを特徴とする請求項１０～１５に記載のいずれか１項に記載の半導体装置の製造方法。
前記接合する工程は、単体の加圧部を用いて、前記複数の半導体チップを一括して加圧することを特徴とする請求項１６に記載の半導体装置の製造方法。
絶縁回路基板上に、開口部を有する枠材を載置する工程と、
前記開口部内の前記絶縁回路基板上に、焼結材を搭載する工程と、
前記開口部内の前記焼結材上に、半導体チップを搭載する工程と、
前記半導体チップ上から加圧しながら加熱することにより、前記焼結材を介して前記半導体チップを前記絶縁回路基板に接合する工程と、
前記焼結材及び前記半導体チップを封止部材で封止する工程と、
を含み、
前記枠材を載置する工程は、複数の開口部を有する枠材を載置し、
前記焼結材を搭載する工程は、前記複数の開口部内の前記絶縁回路基板上に、複数の焼結材をそれぞれ搭載し、
前記半導体チップを搭載する工程は、前記複数の開口部内の前記焼結材上に、複数の半導体チップをそれぞれ搭載し、
前記複数の半導体チップが、互いに異なる厚さを有し、
前記枠材が、前記複数の半導体チップのそれぞれの厚さに応じて、互いに厚さの異なる部分を有する
ことを特徴とする半導体装置の製造方法。