JP7536610B2 - 画像形成装置 - Google Patents

Description

本発明は、電子写真方式の画像形成装置に関する。

従来から、記録紙に画像を複写する電子写真方式の画像形成装置が普及している。この画像形成装置は、正又は負の高電位に一様に帯電した感光体に対し、レーザ等の光を複写したい画像に応じて投射し、感光体上に静電荷による潜像を形成する。そして、トナー等の現像剤を潜像が形成されている部分に静電気力によって飛ばし、感光体上に現像する。次に現像された感光体上の現像剤に記録紙を重ねて、記録紙の裏面から現像剤の保持する電荷と逆極性の電荷を与え、静電気力によって現像剤を記録紙表面に吸着させて転写する。その後、記録紙に熱と圧力を与え、転写された現像剤を定着させる。このように、電子写真方式の画像形成装置では、各プロセスにおいて静電気力を利用した現像剤の移動が行われるため、様々な極性を有する、様々な高電圧が必要となる。このような高電圧を生成する高電圧電源にはいろいろな方式があるが、例えば特許文献１では、部品点数が少なく、低コストで高電圧を生成する回路で構成された高電圧電源が提案されている。

特許第５５９０９５６号公報

図８は、画像形成装置において、感光ドラム上に形成された静電潜像にトナーを付着させる現像ローラに印加する現像電圧を生成する現像電源部８００の回路構成を示した回路図である。図８の回路図は、上述した特許文献１に記載された回路図である。図８において、増幅部８０２はトランジスタ８１０、８１２からなるプッシュプル回路を有し、ＣＰＵ８０１から出力されたパルス信号ＣＬＫに基づいて、電源電圧Ｖ１の電位と接地電位を基準として増幅された矩形波を出力する。増幅部８０２から出力された矩形波は、昇圧トランス８０４の一次巻線に入力され、二次巻線には昇圧された矩形波状の交流電圧が出力される。昇圧トランス８０４から出力された交流電圧は整流・平滑され、抵抗８０７に生じた直流電圧を重畳して現像電圧として出力され、現像ローラに印加される。なお、図８の回路についての詳細な説明は後述する。

しかしながら、図８に示す回路では、ＣＰＵ８０１から出力されるパルス信号ＣＬＫのデューティを変更することにより、現像電源部８００の出力端から出力される現像電圧のデューティを制御することはできる。ところが、図８に示す回路では、出力する現像電圧の上限側（正電圧側）のピーク電圧と下限側（負電圧側）のピーク電圧との差、すなわちピーク・ツー・ピーク電圧（以下、ピーク間電圧とする）を変更することはできない。ピーク間電圧は、画像形成装置において画質に影響を与える要素であり、製品開発過程において試行錯誤しながら最適な値が決定される。そして、更なる画質改善のためには、ピーク間電圧を印刷時や、紙種や動作環境、トナーの劣化度合いに応じて変更可能なように制御できることが好ましい。一方、上述した図８の回路は、現像電圧を生成するための回路としては非常にコストパフォーマンスが高いため、ピーク間電圧を変更可能なように制御するために回路を大幅に変更することはコストアップとなり、好ましくない。そのため、できるだけ図８に示した現像電源部８００の回路を変更することなく、現像電圧のピーク間電圧を変更可能なように制御することが望まれている。

本発明は、このような状況のもとでなされたもので、現像電圧のピーク間電圧を変更可能にすることを目的とする。

上述した課題を解決するために、本発明では、以下の構成を備える。

（１）感光ドラムと、前記感光ドラムにトナーを付着し、前記感光ドラムに形成された静電潜像を現像する現像手段と、商用電源から供給される交流電圧を直流電圧に変換し、前記直流電圧を変換して基幹電圧を出力する第１の電源部と、前記基幹電圧を変換して現像電圧を出力し、前記現像手段に前記現像電圧を供給する第２の電源部と、前記現像手段を制御して、記録材にトナー像を形成するための現像制御手段と、を備える画像形成装置において、前記第１の電源部は、一次巻線と補助巻線と二次巻線とを有するトランスと、前記トランスの一次巻線に対する前記直流電圧の導通状態を切り替えるスイッチング手段と、可変抵抗を含む複数の抵抗を有し、前記トランスの二次巻線から出力される前記基幹電圧を分圧する分圧回路と、前記分圧回路によって分圧された電圧と基準電圧との差に応じた電圧を出力する誤差検出手段と、前記トランスの二次側の前記誤差検出手段からの出力電圧に応じた帰還電流を前記トランスの一次側に伝達する伝達手段と、前記帰還電流と前記トランスの補助巻線に生じる電圧に応じて、前記スイッチング手段をオン又はオフに制御するスイッチング制御手段と、を有し、前記現像制御手段は、前記第２の電源部が出力する前記現像電圧のピーク間電圧が目標とする電圧値となるように、前記分圧回路に含まれる前記可変抵抗の抵抗値を変更し、前記第１の電源部から出力される前記基幹電圧を変化させることを特徴とする画像形成装置。

本発明によれば、現像電圧のピーク間電圧を変更可能にすることができる。

実施例１、２、及び従来例の画像形成装置の構成を示す断面図 従来例の画像形成装置内の電力供給を説明する図 実施例１、２、及び従来例の現像電源部から出力される現像電圧の波形を説明する図 従来例の低電圧電源部の回路構成を説明する回路図 実施例１の低電圧電源部の回路構成を説明する回路図 実施例１の現像電源部の回路構成を説明する回路図 実施例１の画像形成装置内の電力供給を説明するブロック図 従来例の現像電源部の回路構成を示す回路図

［従来の現像電圧電源の構成］
図８は、画像形成装置が有する高電圧電源装置のうち、上述した特許文献１に記載された、後述する現像ローラ１０４（図１参照）に印加する高電圧を生成する現像電源部８００の回路構成を示す回路図である。図８に示す回路は、昇圧トランス８０４から交流電圧を生成するとともに、直流電圧も生成する回路である。図８の回路において、増幅部８０２は、ＣＰＵ８０１より出力されたパルス信号ＣＬＫを一定の増幅率で増幅を行う。増幅部８０２は、抵抗８１３、８１４、８１５、８１６、ＮＰＮ型のトランジスタ８１０、８１１、ＰＮＰ型のトランジスタ８１２から構成されている。また、抵抗８１４、８１５、８１６、ＮＰＮ型のトランジスタ８１０、ＰＮＰ型のトランジスタ８１２は、プッシュプル型の駆動回路を構成している。増幅部８０２は、基準電源である電源電圧Ｖ１の電位と接地電位（グランド）を基準として増幅された矩形波を出力する。

ＣＰＵ８０１は、後述する画像形成装置１００（図１参照）の動作を制御するＣＰＵである。図８において、ＣＰＵ８０１は交流電圧を生成するためのパルス信号ＣＬＫを出力しており、パルス信号ＣＬＫの１周期における時間幅（以下、デューティとする）を変化させることで、昇圧トランス８０４の二次側に生じる直流電圧を調整している。パルス信号ＣＬＫは、抵抗８１３を介して、トランジスタ８１１のベース端子に入力されている。パルス信号ＣＬＫがハイレベルのとき、トランジスタ８１１がオンするため、電源電圧Ｖ２から供給される電流は、抵抗８１４とトランジスタ８１１のコレクタ－エミッタ間を介して、グランド（以下、ＧＮＤとする）に流れ込む。このとき、トランジスタ８１０には、ベース端子に電流が供給されないため、トランジスタ８１０はオフしている。トランジスタ８１０がオフとなっているとき、昇圧トランス８０４の一次側に電流は流れないため、昇圧トランス８０４の二次側の出力端に高電圧は発生しない。

次に、ＣＰＵ８０１から出力されるパルス信号ＣＬＫがハイレベルからローレベルに遷移すると、トランジスタ８１１がオンからオフに遷移する。トランジスタ８１１がオフになると、電源電圧Ｖ２から供給される電流は、抵抗８１４を介してトランジスタ８１０のベース端子に流れ込み、トランジスタ８１０がオンし、トランジスタ８１２はオフする。その結果、電源電圧Ｖ１から供給される電流は、抵抗８１５、トランジスタ８１０のコレクタ－エミッタ間、カップリングコンデンサ８０３を介して、昇圧トランス８０４の一次巻線に流れ込み、昇圧トランス８０４の一次巻線が励磁される。なお、カップリングコンデンサ８０３は、増幅部８０２からの出力の直流成分をカットするためのコンデンサである。

昇圧トランス８０４の一次巻線が励磁されると、昇圧トランス８０４の二次巻線には巻数比に応じた電圧が誘起され、二次側の出力端には、二次巻線に誘起した電圧に応じた電圧が発生する。昇圧トランス８０４の二次巻線に誘起された電圧から生じる昇圧トランス８０４の二次側に流れる電流は、ダイオード８０５を介して、コンデンサ８０６に流れ込む。一方で、昇圧トランス８０４の二次側に流れる電流は、ダイオード８０５のカソード端子に接続されたツェナーダイオード８１７、抵抗８１８、ＧＮＤを介して、抵抗８０７とコンデンサ８０９にも流れる。そして、直流電圧の生成回路である抵抗８０７に生じた直流電圧は交流電圧に重畳され、昇圧トランス８０４の二次側の出力端に、直流電圧が重畳された交流高電圧の現像電圧として出力される。

次に、ＣＰＵ８０１から出力されるパルス信号ＣＬＫがローレベルから再度、ハイレベルに遷移すると、トランジスタ８１２がオンする。すると、昇圧トランス８０４の一次側に流れる電流は、カップリングコンデンサ８０３、トランジスタ８１２、抵抗８１６を介してＧＮＤに流れ込む。このとき、昇圧トランス８０４の二次巻線には、トランジスタ８１０がオンしているときとは逆向きに電圧が生じるが、トランス１１５の二次巻線にはダイオード８０５が接続されているため、昇圧トランス８０４の二次側には電流は流れない。以上の動作をパルス信号ＣＬＫのデューティで繰り返すことで、現像電源部８００の出力端には、昇圧トランス８０４から出力された交流電圧に、抵抗８０７に生じた直流電圧が重畳された電圧である現像電圧が出力され、現像ローラに印加される。

［課題］
しかしながら、図８に示す回路では、ＣＰＵ８０１から出力されるパルス信号ＣＬＫのデューティを変更することにより、現像電源部８００の出力端から出力される現像電圧のデューティを制御することはできる。ところが、図８に示す回路では、出力する現像電圧の上限側（正電圧側）のピーク電圧と下限側（負電圧側）のピーク電圧との差、すなわちピーク間電圧Ｖｐｐ（以下、電圧Ｖｐｐとする）を変更可能なように制御することはできない。電圧Ｖｐｐは、画像形成装置において画質に影響を与える要素であり、製品開発過程において試行錯誤しながら最適な電圧Ｖｐｐが決定される。しかしながら、更なる画質改善のためには、電圧Ｖｐｐを、印刷時や紙種や動作環境、トナーの劣化度合いに基づいて決定される画像形成条件に応じて変更可能なように制御できることが好ましい。一方、上述した図８の回路は、現像電圧を生成するための回路としては非常にコストパフォーマンスが高く、電圧Ｖｐｐを変更可能なように制御するために、図８に示す現像電源部８００の回路を大幅に変更することはコストアップとなり、好ましくない。そのため、できるだけ図８に示した現像電源部８００の回路を変更することなく、現像電源部８００から出力される現像電圧の電圧Ｖｐｐを可変制御できることが望まれている。

本発明が適用される電源装置は、例えば画像形成装置に装着される。そのため、まず画像形成装置の例としてレーザプリンタについて説明する。

［画像形成装置の構成］
実施例１のモノクロレーザプリンタ（以下、プリンタという）１００の断面図を図１に示す。プリンタ１００は、給紙部１０１、露光手段であるレーザスキャナ１０２、トナータンク１０３、現像手段である現像ローラ１０４、感光体である感光ドラム１０５、転写手段である転写ローラ１０６、帯電ローラ１０７、及び廃トナータンク１０８を備える。感光ドラム１０５、帯電ローラ１０７、現像ローラ１０４、トナータンク１０３は、画像形成部を構成する。また、プリンタ１００は、定着ローラ１０９、加圧ローラ１１０、排出部１１１、搬送経路１１２、及び現像ブレード１１４を備える。給紙部１０１では、内部に印刷対象の記録材である用紙Ｐが格納されている。レーザスキャナ１０２は、レーザ光１１３（図中、光路を破線で表示）を感光ドラム１０５に照射する。トナータンク１０３は、内部に磁性体トナーを収納している。搬送経路１１２は用紙Ｐが搬送される経路である。現像ブレード１１４は、現像ローラ１０４上のトナー量を規制するブレードである。

プリンタ１００は、後述する画像形成動作全般を制御する制御手段である制御部１５０を備えている。制御部１５０は、ＣＰＵ１５１、ＲＯＭ、ＲＡＭを有している。ＣＰＵ１５１は、ＲＯＭに格納された各種プログラム、各種テーブル、定数等を読み出し、ＲＡＭを作業領域として使用しながら読み出したプログラムを実行する。また、プリンタ１００は、上述した現像電源部８００や、商用交流電源から入力された交流電圧を所定の直流電圧に変換する低電圧電源部２００、帯電ローラ１０７や転写ローラ１０６に高電圧を印加する転写・帯電電源部２２０を備えている。なお、上述したように、ＣＰＵ１５１は、現像電源部８００に所定のデューティのパルス信号ＣＬＫを出力して、現像電圧の出力を制御する。

［プリンタの画像形成動作］
続いて、プリンタ１００の画像形成動作について説明する。プリンタ１００がパーソナルコンピュータ等の外部装置から印刷ジョブを受信すると、後述するメインモータ１６０、スキャナモータ１７０が駆動され、プリンタ１００が備える各ローラとレーザスキャナ１０２が動作を開始する。帯電手段である帯電ローラ１０７は、転写・帯電電源部２２０（第３の電源部）から負極性の高電圧を印加されて、感光ドラム１０５の表面を帯電する。外部装置から入力された印刷ジョブの画像データは画像信号に変換され、レーザスキャナ１０２はレーザ光１１３を画像信号に応じて点滅させながら、感光ドラム１０５表面を長手方向（感光ドラム１０５の回転軸方向）に走査する。これにより、感光ドラム１０５の表面では、レーザ光１１３が照射された部分は電荷が消滅し、静電潜像が形成される。現像ローラ１０４には、現像電源部８００から負の高電圧が印加される。現像ローラ１０４は内部には磁石を有しており、トナータンク１０３内の磁性体トナーを磁力によって引き寄せ、静電気力によってトナーを感光ドラム１０５上（感光ドラム上）の静電潜像に付着させる。これにより、感光ドラム１０５の表面上にトナー像が形成される。また、現像ブレード１１４は、現像ローラ１０４に対して、例えば数１００Ｖ程度の電位差をつけられている。このため、現像ローラ１０４上のトナーは、現像ブレード１１４本体による物理的な規制と共に、静電気力によっても一様にコーティングされる。

一方、給紙部１０１から給送された用紙Ｐは搬送経路１１２を搬送され、転写ローラ１０６と感光ドラム１０５とで形成されたニップ部により挟持される。このとき、転写ローラ１０６には転写・帯電電源部２２０から正の高電圧が印加されており、感光ドラム１０５上のトナーが、転写ローラ１０６に引っ張られる形で用紙Ｐに転写される。そして、トナーが転写された用紙Ｐは、排出部１１１に向かって搬送され、定着ローラ１０９と加圧ローラ１１０とで形成されたニップ部により挟持される。ニップ部では用紙Ｐは定着ローラ１０９によって、例えば数１００度に加熱されると共に、加圧ローラ１１０によって加圧され、静電気力によってのみ用紙Ｐに載っていたトナー（すなわち、未定着のトナー）が用紙Ｐに定着される。そして、トナーが定着された後の用紙Ｐは、排出部１１１に排出され、排出部１１１上に積載されていく。

一方、感光ドラム１０５上のトナーは用紙Ｐへの転写が行われた後も、若干残ることがある。理想的には、感光ドラム１０５上の全てのトナーが用紙Ｐへ転写されるべきであるが、実際にはトナーの有する電荷量が一様ではないことから、用紙Ｐに転写された後も、感光ドラム１０５上に残るトナーがある。廃トナータンク１０８は、感光ドラム１０５上に残ったトナーを感光ドラム１０５に接触させたブレードによって剥ぎ取り回収するための容器である。ブレードによって感光ドラム１０５上に残留していたトナーが除去され、再度、感光ドラム１０５は帯電ローラ１０７によって帯電され、レーザスキャナ１０２によって次の静電潜像が形成されることになる。以上の画像形成動作を繰り返しながら、プリンタ１００は用紙Ｐへの画像形成を行う。

［画像形成装置における電源電圧の供給］
プリンタ１００は、商用交流電源から入力された交流電圧を所定の直流電圧に変換する低電圧電源部２００や、現像ローラ１０４、帯電ローラ１０７、転写ローラ１０６に印加する高電圧を生成する現像電源部８００、転写・帯電電源部２２０を有している。更に、プリンタ１００は、低電圧電源部２００（第１の電源部）で生成された直流電圧により駆動されるメインモータ１６０、スキャナモータ１７０等の各種装置や、制御系装置に供給する電源電圧に変換するＤＣ／ＤＣコンバータ２１０等を備えている。

図２は、プリンタ１００における電源電圧の供給関係を説明するブロック図である。図２において、低電圧電源部２００は、商用交流電源（図中、ＡＣと表示）から供給される交流電圧（ＡＣ１２０Ｖ／２３０Ｖ）を２４Ｖの直流電圧（ＤＣ２４Ｖ）に変換する。基幹電圧であるＤＣ２４Ｖは、ＤＣ／ＤＣコンバータ２１０、現像電源部８００、転写・帯電電源部２２０、駆動手段であるメインモータ１６０、スキャナモータ１７０に供給される。

ＤＣ／ＤＣコンバータ２１０は、入力されたＤＣ２４Ｖを制御系用の電圧であるＤＣ３．３Ｖに変換し、ＣＰＵ１５１を有する制御部１５０等に供給する。ＤＣ／ＤＣコンバータ２１０は、入力電圧であるＤＣ２４Ｖが変化しても出力電圧が３．３Ｖとなるように、内蔵するスイッチング素子のオン・オフ制御を行う制御回路を備えている。

現像電源部８００（第２の電源部）は、図８で説明したように、入力されたＤＣ２４Ｖ（図８の電圧Ｖ１に対応）から現像ローラ１０４に印加する現像電圧を生成する。転写・帯電電源部２２０は、入力されたＤＣ２４Ｖから帯電ローラ１０７、転写ローラ１０６に印加する高電圧を生成する。転写・帯電電源部２２０は、ＤＣ／ＤＣコンバータ２１０と同様に、入力されるＤＣ２４Ｖが変化しても帯電ローラ１０７、転写ローラ１０６に印加する出力電圧が変化しないように、内蔵するスイッチング素子のオン・オフ制御を行う制御回路を備えている。

メインモータ１６０は、プリンタ１００内の各ローラ（例えば感光ドラム１０５、現像ローラ１０４、転写ローラ１０６等）を駆動するモータである。また、スキャナモータ１７０は、レーザスキャナ１０２に設けられ、レーザ光１１３が感光ドラム１０５の表面を走査可能なように、レーザ光１１３の光路を偏向する回転多面鏡（不図示）を回転駆動するモータである。メインモータ１６０の回転状態は、エンコーダを用いてＣＰＵ１５１に出力される。ＣＰＵ１５１は、エンコーダからの出力に基づいて、メインモータ１６０の回転数を一定に保つ回転制御を行うため、ＤＣ２４Ｖが変化しても回転速度を維持することが可能である。また、スキャナモータ１７０についても、メインモータ１６０と同様である。

以上説明したように、現像電源部８００を除いた電源部やモータでは、基幹電圧であるＤＣ２４Ｖが変化しても、生成される出力電圧や回転速度が変化することがないように、フィードバック制御を行う回路や構成を有している。ところが、図８で説明した現像電源部８００の従来例の回路では、最も低コストで作ることができる回路構成であるため、出力電圧を所定の電圧に維持するためのフィードバック回路を有していない。そのため、図８の回路の場合には、基幹電圧である電源電圧Ｖ１が変化すると、出力端から出力される現像電圧の電圧Ｖｐｐが変化してしまうことになる。

［基幹電圧の可変制御］
しかしながら、上述したように、図２に示す低電圧電源部２００から出力される基幹電圧であるＤＣ２４Ｖが供給される、現像電源部８００を除いたＤＣ／ＤＣコンバータ２１０や転写・帯電電源部２２０は、それぞれフィードバック回路を有している。また、メインモータ１６０及びスキャナモータ１７０は、ＣＰＵ１５１により回転制御が行われる。そのため、基幹電圧であるＤＣ２４Ｖが変化しても、出力電圧や回転速度に支障が生じない。そこで、本実施例では、現像電源部８００が出力する現像電圧の電圧Ｖｐｐを変化させるため、低電圧電源部２００が出力する基幹電圧のＤＣ２４Ｖを一定の範囲内で変化させることとする。

図８に示す回路図において、トランジスタ８１０のコレクタ端子に入力される電源電圧Ｖ１が基幹電圧のＤＣ２４Ｖである。基幹電圧の電圧が上昇すると、これに伴い、現像電源部８００から出力される現像電圧の電圧Ｖｐｐも大きくなり、基幹電圧の電圧が下降すると、現像電圧の電圧Ｖｐｐも小さくなる。図３は基幹電圧の変化に応じて、出力される現像電圧の電圧Ｖｐｐの変化を説明する図である。図３（ａ）は、図８に示す回路構成を有する現像電源部８００から出力される現像電圧の電圧波形３０１を示した図である。図３（ａ）において、横軸は時間を示し、縦軸は電圧（単位：Ｖ）を示し、０Ｖより上位の電圧は正電圧（＋）、０Ｖより下位の電圧は負電圧（－）を示す。なお、以下に説明する図３（ｂ）、（ｃ）についても、縦軸、横軸は同様である。図３（ａ）に示すように、現像電圧は、矩形波状の交流電圧であり、正電圧（＋）側の最大電圧と負電圧（－）側の最低電圧との電圧差が電圧Ｖｐｐである。

図３（ｂ）は、基幹電圧を増加させた場合に出力される現像電圧の電圧波形３０２を、基幹電圧を変化させない場合の電圧波形３０１と比較した図である。図３（ｂ）に示すように、基幹電圧を増加させた場合の現像電圧の電圧も、矩形波状の交流電圧であり、電圧波形３０２の電圧Ｖｐｐ（図中、Ｎｅｗ＿Ｖｐｐと表示）は、電圧波形３０１の電圧Ｖｐｐと比べて大きいことがわかる。

図３（ｃ）は、基幹電圧を減少させた場合に出力される現像電圧の電圧波形３０３を、基幹電圧を変化させない場合の電圧波形３０１と比較した図である。図３（ｃ）に示すように、基幹電圧を減少させた場合の現像電圧の電圧も、矩形波状の交流電圧であり、電圧波形３０３の電圧Ｖｐｐ（図中、Ｎｅｗ＿Ｖｐｐと表示）は、電圧波形３０１の電圧Ｖｐｐと比べて小さいことがわかる。図３（ｂ）、（ｃ）に示すように、現像電源部８００において、入力される基幹電圧の増減を行うことにより、出力される現像電圧の電圧Ｖｐｐも基幹電圧に応じて増減する。

なお、本実施例で基幹電圧であるＤＣ２４Ｖの電圧を変化可能な範囲は、図２に示す現像電源部８００を除いた他の装置が許容可能な範囲内に限定するものとする。すなわち、図２に示す現像電源部８００以外の装置におけるフィードバック制御により出力電圧が維持され、部品の耐圧や損失等に支障が生じない範囲で、ＤＣ２４Ｖの電圧を変化させることとする。そのため、実際に増減できるＤＣ２４Ｖの範囲は小さい範囲にとどめておくことが望ましい。本実施例では、低電圧電源部２００の出力電圧である基幹電圧の範囲がＤＣ２４Ｖ±５％（＝ＤＣ２２．８Ｖ～ＤＣ２５．２Ｖ）であれば、基幹電圧が供給される全ての装置は、この電圧規格の範囲内での正常動作が保証されている。そのため、現像電圧の電圧Ｖｐｐを変化させるために、低電圧電源部２００の基幹電圧をＤＣ２４Ｖ±５％の範囲で変化させることによる支障は生じない。

［従来の低電圧電源部の構成］
図４は、従来の低電圧電源部２００の一例として、リンギング・チョーク・コンバータ（以下、ＲＣＣとする）と呼ばれるタイプのＤＣ／ＤＣ降圧コンバータの回路構成を示す回路図である。図４に示すＲＣＣは、コンデンサＣ５１～Ｃ５５、抵抗Ｒ５０１～５０９、５１１、５１２、電界効果トランジスタＱ５１（以下、主スイッチング素子Ｑ５１とする）、トランジスタＱ５２、ダイオードＤ５１～Ｄ５３を備える。更に図４に示すＲＣＣは、フライバックトランス（以下、単にトランスとする）Ｔ５１、ツェナーダイオードＶＺ５１、フォトカプラＰＣ５１、５２、オペアンプＯＰ５１、スイッチング制御手段であるＣＰＵ５００を備える。トランスＴ５１は、一次巻線、二次巻線及び補助巻線を有する。また、図４に示すコンデンサＣ５１の両端には、商用電源（不図示）からの交流電圧がブリッジダイオード回路（不図示）を介して、全波整流された直流電圧が入力され、コンデンサＣ５１により平滑化される。

ダイオードＤ５１とコンデンサＣ５４は、トランスＴ５１の二次巻線に発生する電圧を整流、平滑する整流平滑回路を構成する。また、分圧抵抗Ｒ５０７、Ｒ５０８、オペアンプＯＰ５１、抵抗Ｒ５０６、ツェナーダイオードＶＺ５１は、整流平滑回路の出力電圧を分圧した電圧を基準電圧と比較し、電圧差に応じた電圧を出力する誤差検出回路を構成する。抵抗Ｒ５０５、フォトカプラＰＣ５１は、誤差検出回路の出力であるトランスＴ５１の二次側の情報を一次側に伝達する伝達回路を構成する。フォトカプラＰＣ５２、抵抗Ｒ５０４、コンデンサＣ５３、Ｃ５５は、スイッチング手段である主スイッチング素子Ｑ５１のオン時間を決定する決定回路を構成する。また、コンデンサＣ５２には、トランスＴ５１の補助巻線に生じた電圧が充電される。

ＣＰＵ５００が出力端子からローレベルの信号を出力している場合は、フォトカプラＰＣ５２のＬＥＤは消灯し、フォトカプラＰＣ５２のフォトトランジスタはオフする。フォトカプラＰＣ５２のフォトトランジスタがオフしているとき、抵抗Ｒ５０４を流れる電流は全てコンデンサＣ５３を充電する。即ち、主スイッチング素子Ｑ５１のオン時間は、抵抗Ｒ５０４及びコンデンサＣ５３の時定数によって決定される。

一方、ＣＰＵ５００が出力端子からハイレベルの信号を出力している場合は、フォトカプラＰＣ５２のＬＥＤは点灯し、フォトカプラＰＣ５２のフォトトランジスタはオンする。フォトカプラＰＣ５２のフォトトランジスタがオンしているとき、抵抗Ｒ５０４を流れる電流はコンデンサＣ５３とコンデンサＣ５５の両方を充電する。即ち、フォトカプラＰＣ５２のＬＥＤを点灯すると、主スイッチング素子Ｑ５１のオン時間が、抵抗Ｒ５０４及びコンデンサＣ５３、Ｃ５５の時定数によって決定されるように切り替わる。このように、ＣＰＵ５００は、出力端子から出力する信号レベルを切替え、時定数を決定しているコンデンサの容量を切り替えることにより、主スイッチング素子Ｑ５１のオン時間を決定している時定数を切り替えている。

図４に示す低電圧電源部２００において、フィードバック制御の中核となっているのは、ツェナーダイオードＶＺ５１、複数の分圧抵抗Ｒ５０７、Ｒ５０８、オペアンプＯＰ５１で構成される誤差検出回路である。ここで、ツェナーダイオードＶＺ５１のツェナー電圧を５．１Ｖとし、低電圧電源部２００が出力する出力電圧である基幹電圧の電圧をＤＣ２４Ｖとする。このとき、出力電圧を分圧抵抗Ｒ５０７、Ｒ５０８で分圧し、オペアンプＯＰ５１の反転入力端子（－）に入力される電圧が５．１Ｖになるように、分圧抵抗Ｒ５０７と分圧抵抗Ｒ５０８による分圧比が決定される。オペアンプＯＰ５１は、基準電圧が入力される非反転入力端子（＋）の入力電圧と、反転入力端子（－）に入力される電圧とを比較する。オペアンプＯＰ５１は、反転入力端子（－）に入力される電圧が基準電圧である５．１Ｖよりも高い場合には、フォトカプラＰＣ５１のＬＥＤに流す電流を大きくする。これにより、フォトカプラＰＣ５１のＬＥＤの発光状態を強くして、フォトトランジスタに流れる電流（帰還電流）を大きくし、主スイッチング素子Ｑ５１をオフし、トランスＴ５１の一次巻線の導通を遮断する。その結果、ＲＣＣの出力電圧である基幹電圧の電圧値を低下させる。一方、オペアンプＯＰ５１は、反転入力端子（－）に入力される電圧が基準電圧である５．１Ｖよりも低い場合には、フォトカプラＰＣ５１のＬＥＤに流す電流を小さくする。これにより、フォトカプラＰＣ５１のＬＥＤの発光状態を弱くして、フォトトランジスタに流れる電流を小さくし、主スイッチング素子Ｑ５１をオンし、トランスＴ５１の一次巻線を導通させる。その結果、ＲＣＣの出力電圧である基幹電圧の電圧値を増加させる。このように、誤差検出回路、及び伝達回路は、出力電圧がＤＣ２４Ｖとなるように、主スイッチング素子Ｑ５１のオン・オフ制御（導通状態・非導通状態の制御）を行う。

［本実施例の低電圧電源部の構成］
図５は、本実施例の低電圧電源部２００の回路構成を示す回路図である。図５において、図４に示す回路図と異なる点は、図４の分圧抵抗Ｒ５０７（第１の抵抗）が、図５ではＣＰＵ１５１からのデジタル信号で抵抗値を変更できる可変抵抗器であるデジタルポテンションメータＶＲ６０１に置き換えられていることである。なお、ここでは、図４の分圧抵抗Ｒ５０７がデジタルポテンションメータＶＲ６０１に置き換えられているが、図４の分圧抵抗Ｒ５０８（第２の抵抗）をデジタルポテンションメータＶＲ６０１に置き換えてもよい。また、図４の分圧抵抗Ｒ５０７、Ｒ５０８をデジタルポテンションメータに置き換えてもよい。図４に示す誤差検出回路では、基幹電圧がＤＣ２４Ｖとなるように分圧抵抗Ｒ５０７、Ｒ５０８の抵抗値が決定されていた。図５の回路では、分圧抵抗Ｒ５０７を可変抵抗器であるデジタルポテンションメータＶＲ６０１に置き換え、抵抗値を変更して低電圧電源部２００が出力する基幹電圧の分圧比を制御することにより、基幹電圧の電圧値を可変することができる。

［本実施例の現像電圧の分圧回路の構成］
本実施例は、現像電源部８００の出力電圧である現像電圧を現像制御手段であるＣＰＵ１５１で検知し、低電圧電源部２００が出力する基幹電圧の電圧を変更することにより、現像電源部８００が出力する現像電圧の電圧Ｖｐｐを変更する。現像電圧は高電圧であるため、ＣＰＵ１５１が現像電圧を検知するためには、現像電源部８００が出力する現像電圧を分圧してＣＰＵ１５１に出力する回路を設ける必要がある。図６は、現像電源部８００から出力される現像電圧を分圧してＣＰＵ１５１に出力する分圧回路（分圧部）を示した回路図である。図６において、分圧回路９００は、現像電圧を分圧する分圧抵抗９０１、９０２で構成されており、分圧抵抗９０２に生じた電圧がＣＰＵ１５１に出力される。なお、分圧抵抗９０１、９０２は、高電圧の現像電圧をＣＰＵ１５１が検知可能な電圧にまで減少させる分圧比に設定されている。これにより、ＣＰＵ１５１は、検知した現像電圧の電圧Ｖｐｐに基づいて、電圧Ｖｐｐが所望の電圧になるように、低電圧電源部２００のデジタルポテンションメータＶＲ６０１の抵抗値を変更する。

［本実施例の画像形成装置における電源電圧の供給］
図７は、本実施例のプリンタ１００における電源電圧の供給関係を説明するブロック図であり、上述した図２に、本実施例の基幹電圧の電圧制御を追記したブロック図である。図７に示すように、分圧回路９００が現像電源部８００から出力される現像電圧を分圧し、分圧された現像電圧をＣＰＵ１５１に出力する。ＣＰＵ１５１は、分圧された現像電圧を取得することで、現像電源部８００から現像ローラに印加される現像電圧の電圧Ｖｐｐを検知することができる。そして、ＣＰＵ１５１は、検知した現像電圧の電圧Ｖｐｐに基づいて、低電圧電源部２００のデジタルポテンションメータＶＲ６０１の抵抗値を変更することにより、低電圧電源部２００から出力される基幹電圧を変更する。そして、ＣＰＵ１５１は、変更された基幹電圧に応じて、現像電源部８００から出力される現像電圧の電圧Ｖｐｐを分圧回路９００から取得し、電圧Ｖｐｐが目標とする電圧値に到達しているかどうか判断する。ＣＰＵ１５１は、電圧Ｖｐｐが目標とする電圧値に到達していないと判断した場合には、低電圧電源部２００のデジタルポテンションメータＶＲ６０１の抵抗値を変更することにより、低電圧電源部２００から出力される基幹電圧を変更する。このようにして、ＣＰＵ１５１は、現像電圧の電圧Ｖｐｐが目標電圧値になるように、低電圧電源部２００から出力される基幹電圧を制御することができる。

なお、現像電源部８００は、プリンタ１００を制御するＣＰＵ１５１により制御される電源部として説明した。例えば、現像電源部８００は、制御部として独立したＣＰＵを備え、ＣＰＵ１５１からの制御指示に応じて現像電源部８００の制御を行う構成でもよい。

以上説明したように、本実施例では、商用交流電源の交流電圧から基幹電圧を生成する低電圧電源部２００のフィードバック回路である誤差検出回路の分圧抵抗を可変抵抗に変更することにより、基幹電圧を変更可能な構成としている。更に、現像電源部８００から出力される現像電圧を分圧し、ＣＰＵ１５１に出力する分圧回路９００を設けている。これにより、現像電源部８００の構成を変更することなく、現像電圧の電圧Ｖｐｐを変更可能な画像形成装置を実現している。

以上説明したように、本実施例によれば、現像電圧のピーク間電圧を変更可能にすることができる。

実施例１では、低電圧電源部が出力する基幹電圧を変更することにより、現像電源部から出力される現像電圧のピーク間電圧を変更する実施例について説明した。実施例１では、ＣＰＵが現像電圧を検知するため、高電圧の現像電圧をＣＰＵが検知可能な電圧まで下げる分圧回路が設けられ、現像電源部から出力される現像電圧は分圧回路に出力され、分圧回路で分圧された現像電圧がＣＰＵに入力される構成となっている。そのため、分圧回路には高耐圧抵抗を用いる必要があり、コストアップとなってしまう。また、ＣＰＵが印刷時等にピーク間電圧を変更しない場合でも、部品の特性ばらつき等により、低電圧電源部から出力される基幹電圧が所定の電圧にならず、ＣＰＵが低電圧電源部の出力する基幹電圧を変更する場合もある。実施例２では、コストアップを抑制するために実施例１で追加した分圧回路を設けず、低電圧電源部が部品の特性ばらつき等による基幹電圧のばらつきが生じることなく、所定の基幹電圧を出力できる構成について説明する。なお、実施例２でのプリンタ１００の構成は、実施例１と同様であり、同じ装置、同じ部材には実施例１と同一の符号を用いることにより、ここでの説明を省略する。

［本実施例の低電圧電源部の構成］
本実施例の低電圧電源部２００は、実施例１で説明した図５に示す回路図の構成に、ＣＰＵ１５１からアクセス可能で、デジタルポテンションメータＶＲ６０１の抵抗値を記憶する記憶部である不揮発性メモリを追加した構成となっている。また、現像電源部８００の構成は、実施例１の図６に示す回路図の構成と同様である。なお、本実施例では図６に示す分圧回路９００は設けられておらず、そのため、ＣＰＵ１５１は現像電源部８００から出力される現像電圧を検知することはできない構成となっている。

［基幹電圧の変更］
現像電源部８００では、図６に示す回路部品が有する公差により装置毎、あるいは図６に示す回路が実装される基板毎に、出力される現像電圧の電圧Ｖｐｐが異なることがある。特に使用する部品の特性違いにより、例えば出荷検査時において、現像電圧の電圧Ｖｐｐの平均値の許容範囲から外れた電圧Ｖｐｐを出力する現像電源部８００や基板が検知されることがある。そこで、本実施例では、低電圧電源部２００、現像電源部８００等が実装された状態で行われるプリンタ１００の出荷検査時において、現像電源部８００が出力する現像電圧の電圧Ｖｐｐを測定する。詳細には、図５に示す低電圧電源部２００のデジタルポテンションメータＶＲ６０１の抵抗値を所定の値に設定し、そのときの現像電源部８００が出力する現像電圧の電圧Ｖｐｐを測定する。そして、測定した電圧Ｖｐｐが目標とする電圧Ｖｐｐの許容範囲から外れていた場合には、現像電圧の電圧Ｖｐｐが所定の電圧値になるように、デジタルポテンションメータＶＲ６０１の値を変化させ、低電圧電源部２００が出力する基幹電圧を調整する。そして、最終的に現像電圧の電圧Ｖｐｐが所定の電圧値になったときのデジタルポテンションメータＶＲ６０１の抵抗値を、低電圧電源部２００に設けた不揮発性メモリに格納する。プリンタ１００の電源がオンされると、ＣＰＵ１５１は、低電圧電源部２００の不揮発性メモリからデジタルポテンションメータＶＲ６０１に設定すべき抵抗値を読み出す。そして、ＣＰＵ１５１は、読み出した抵抗値をデジタルポテンションメータＶＲ６０１に設定することで、低電圧電源部２００から出力される基幹電圧は補正された電圧値となり、現像電源部から出力される現像電圧の電圧Ｖｐｐも所定の電圧値となる。なお、デジタルポテンションメータＶＲ６０１の抵抗値を所定の値に設定したときの現像電源部８００が出力する現像電圧の電圧Ｖｐｐが許容範囲内の場合には、所定の抵抗値を低電圧電源部２００に設けた不揮発性メモリに格納するものとする。

本実施例では、実施例１のように現像電源部８００が出力する現像電圧を画像形成動作中に変更可能にするのではなく、出荷検査時に基幹電圧を修正することによりばらつきが生じている現像電圧の電圧Ｖｐｐの補正を行う。これにより、現像電源部８００の装置毎の電圧Ｖｐｐのばらつきを低減させることができる。なお、本実施例は、実施例１においても、低電圧電源部２００に上述した不揮発性メモリを設けることにより、適用することができる。また、本実施例では、ＣＰＵ１５１が低電圧電源部２００に設けられた不揮発性メモリに直接、アクセス可能な構成としているが、低電圧電源部２００のＣＰＵ５００のみがアクセス可能な構成としてもよい。この構成の場合には、プリンタ１００の電源がオンされると、ＣＰＵ１５１は、低電圧電源部２００のＣＰＵ５００にデジタルポテンションメータＶＲ６０１の抵抗値の設定指示を行う。低電圧電源部２００のＣＰＵ５００は設定指示を受信すると、不揮発性メモリよりデジタルポテンションメータＶＲ６０１に設定すべき抵抗値を読み出し、デジタルポテンションメータＶＲ６０１に設定する。これにより、デジタルポテンションメータＶＲ６０１を所望の抵抗値に設定することができる。また、画像形成条件に応じてデジタルポテンションメータＶＲ６０１の抵抗値を変更する場合についても同様に対応することができる。

以上説明したように、本実施例によれば、現像電圧のピーク間電圧を変更可能にすることができる。

１０４ 現像ローラ
１５１ ＣＰＵ
２００ 低電圧電源部
８００ 現像電源部
Ｒ５０８ 抵抗
ＶＲ６０１ デジタルポテンションメータ

Claims (11)

1. 感光ドラムと、
   前記感光ドラムにトナーを付着し、前記感光ドラムに形成された静電潜像を現像する現像手段と、
   商用電源から供給される交流電圧を直流電圧に変換し、前記直流電圧を変換して基幹電圧を出力する第１の電源部と、
   前記基幹電圧を変換して現像電圧を出力し、前記現像手段に前記現像電圧を供給する第２の電源部と、
   前記現像手段を制御して、記録材にトナー像を形成するための現像制御手段と、
   を備える画像形成装置において、
   前記第１の電源部は、
   一次巻線と補助巻線と二次巻線とを有するトランスと、
   前記トランスの一次巻線に対する前記直流電圧の導通状態を切り替えるスイッチング手段と、
   可変抵抗を含む複数の抵抗を有し、前記トランスの二次巻線から出力される前記基幹電圧を分圧する分圧回路と、
   前記分圧回路によって分圧された電圧と基準電圧との差に応じた電圧を出力する誤差検出手段と、
   前記トランスの二次側の前記誤差検出手段からの出力電圧に応じた帰還電流を前記トランスの一次側に伝達する伝達手段と、
   前記帰還電流と前記トランスの補助巻線に生じる電圧に応じて、前記スイッチング手段をオン又はオフに制御するスイッチング制御手段と、
   を有し、
   前記現像制御手段は、前記第２の電源部が出力する前記現像電圧のピーク間電圧が目標とする電圧値となるように、前記分圧回路に含まれる前記可変抵抗の抵抗値を変更し、前記第１の電源部から出力される前記基幹電圧を変化させることを特徴とする画像形成装置。
2. 前記第１の電源部は、前記現像制御手段がアクセス可能な記憶部を有し、
   前記可変抵抗に設定する抵抗値は、予め前記記憶部に格納されていることを特徴とする請求項１に記載の画像形成装置。
3. 前記現像制御手段は、前記画像形成装置の電源がオンされると、前記記憶部から前記可変抵抗の抵抗値を取得し、前記可変抵抗に設定することを特徴とする請求項２に記載の画像形成装置。
4. 前記第２の電源部から出力される前記現像電圧を分圧する分圧部を備え、
   前記分圧部は、複数の高耐圧の分圧抵抗を有することを特徴とする請求項２又は請求項３に記載の画像形成装置。
5. 前記現像制御手段は、前記分圧部から出力される電圧に基づいて、前記現像電圧のピーク間電圧を検知することを特徴とする請求項４に記載の画像形成装置。
6. 前記現像制御手段は、検知した前記現像電圧のピーク間電圧が記録材への画像形成条件に応じたピーク間電圧となるように、前記分圧回路の前記可変抵抗の抵抗値を変更することを特徴とする請求項５に記載の画像形成装置。
7. 前記画像形成条件は、記録材の紙種、前記画像形成装置の動作環境、前記トナーの劣化度合いに基づいて決定されることを特徴とする請求項６に記載の画像形成装置。
8. 前記現像制御手段は、前記第１の電源部から出力される前記基幹電圧の電圧値が電圧規格の範囲内となるように、前記分圧回路の前記可変抵抗の抵抗値を変更することを特徴とする請求項７に記載の画像形成装置。
9. 前記第２の電源部は、
   一次巻線と二次巻線とを有するトランスと、
   前記トランスを駆動する駆動回路と、
   前記トランスの二次巻線に接続され、直流電圧を生成する生成回路と、
   前記駆動回路を制御する制御回路と、
   を有し、
   前記トランスの二次側に誘起された交流電圧に、前記生成回路により生成された直流電圧を重畳した前記現像電圧を出力することを特徴とする請求項１から請求項８のいずれか１項に記載の画像形成装置。
10. 前記感光ドラムを一様な電位に帯電する帯電手段と、
    前記現像手段により現像され、形成された前記感光ドラム上のトナー像を記録材に転写する転写手段と、
    前記基幹電圧から生成した高電圧を前記帯電手段及び前記転写手段に供給する第３の電源部と、
    を備えることを特徴とする請求項１から請求項９のいずれか１項に記載の画像形成装置。
11. 前記感光ドラムを駆動する駆動手段を備え、
    前記駆動手段は、前記基幹電圧により駆動されることを特徴とする請求項１から請求項１０のいずれか１項に記載の画像形成装置。

Images