JP7548072B2

JP7548072B2 - 電力変換装置

Info

Publication number: JP7548072B2
Application number: JP2021037776A
Authority: JP
Inventors: 健一中田
Original assignee: Toyota Industries Corp
Current assignee: Toyota Industries Corp
Priority date: 2021-03-09
Filing date: 2021-03-09
Publication date: 2024-09-10
Anticipated expiration: 2041-03-09
Also published as: JP2022138012A

Description

本発明は、電力変換装置に関する。

従来から、１次側巻線及び２次側巻線を有するトランスを備えた電力変換装置が知られている（例えば特許文献１参照）。特許文献１に記載の電力変換装置は、複数の１次側スイッチング素子を有する１次側フルブリッジ回路と、複数の２次側スイッチング素子を有する２次側フルブリッジ回路と、各スイッチング素子を制御する制御回路と、を備えている。

特開２０１８－２６９６１号公報

ここで、例えば電力変換装置が適用される対象や状況に応じて、１次側フルブリッジ回路に入力される入力電圧と、２次側フルブリッジ回路から出力される出力電圧との大小関係が変化する場合がある。この場合、上記大小関係に応じて、各スイッチング素子を制御する制御モードを変更すると、制御が煩雑になるおそれがある。

上記目的を達成する電力変換装置は、１次側巻線及び２次側巻線を有するトランスと、前記１次側巻線に接続された回路であって、複数の１次側スイッチング素子及び前記複数の１次側スイッチング素子に並列接続された複数の１次側コンデンサを有する１次側フルブリッジ回路と、前記２次側巻線に接続された回路であって、複数の２次側スイッチング素子、及び、前記複数の２次側スイッチング素子に並列接続され且つ前記１次側コンデンサとは異なる容量の複数の２次側コンデンサを有する２次側フルブリッジ回路と、前記各スイッチング素子を制御することにより、前記１次側フルブリッジ回路に入力される入力電圧を、前記２次側フルブリッジ回路から出力される出力電圧に変換する制御回路と、を備え、前記制御回路は、前記各スイッチング素子を周期的に制御する制御モードとして、前記１次側巻線に入力される１次側電圧が正、負、又は０に切り替わり、且つ、前記２次側巻線に入力される２次側電圧が正、負、又は０に切り替わる両側ＰＷＭ制御モードを備え、前記両側ＰＷＭ制御モードは、前記１次側電圧と前記２次側電圧との極性が反転している反転期間を含み、前記制御回路は、前記両側ＰＷＭ制御モードでは、前記反転期間の開始タイミングにおいて前記１次側巻線に流れる１次側電流の大きさが１次側閾値以上となり、且つ、前記反転期間の終了タイミングにおいて前記２次側巻線に流れる２次側電流の大きさが、前記１次側閾値とは異なる２次側閾値以上となるように、前記各スイッチング素子を制御するものである。

かかる構成によれば、制御モードとして両側ＰＷＭ制御モードを採用することにより、入力電圧と出力電圧との大小関係に関わらず、電圧変換を行うことができる。これにより、入力電圧と出力電圧との大小関係に応じて異なる制御モードを切り替える必要がないため、入力電圧と出力電圧との大小関係の変化に伴う制御の煩雑さを低減できる。

また、１次側コンデンサの容量と２次側コンデンサの容量とが異なることに対応させて１次側閾値と２次側閾値とが異なっている。そして、制御回路が、反転期間の開始タイミングにおいて１次側巻線に流れる１次側電流の大きさが１次側閾値以上となり、且つ、反転期間の終了タイミングにおいて２次側巻線に流れる２次側電流の大きさが２次側閾値以上となるように各スイッチング素子を制御することにより、ソフトスイッチングが行われる。これにより、１次側コンデンサの容量と２次側コンデンサの容量とが異なる条件下での両側ＰＷＭ制御モードにおいてソフトスイッチングを行うことができる。

上記電力変換装置について、前記１次側コンデンサの容量は、前記２次側コンデンサの容量よりも大きく、前記１次側閾値は、前記２次側閾値よりも大きいとよい。
かかる構成によれば、１次側コンデンサの容量が２次側コンデンサの容量よりも大きいことに対応させて、１次側閾値が２次側閾値よりも大きくなっている。これにより、反転期間の開始タイミングにおいて１次側コンデンサの充放電を行うことができる１次側電流を確保することができるため、ソフトスイッチングを実現できる。

上記電力変換装置について、前記制御回路は、前記１次側閾値が前記２次側閾値よりも大きい場合には、前記１次側電圧のデューティ比を制御することにより、前記１次側閾値に対応する前記反転期間に設定するとよい。

かかる構成によれば、１次側電圧のデューティ比を制御することにより、１次側閾値に対応する反転期間が設定される。これにより、反転期間の開始タイミングにおける１次側電流の大きさを１次側閾値以上にすることができる。したがって、上述した効果を得ることができる。

上記電力変換装置について、前記２次側コンデンサの容量は、前記１次側コンデンサの容量よりも大きく、前記２次側閾値は、前記１次側閾値よりも大きいとよい。
かかる構成によれば、２次側コンデンサの容量が１次側コンデンサの容量よりも大きいことに対応させて、２次側閾値が１次側閾値よりも大きくなっている。これにより、反転期間の終了タイミングにおいて２次側コンデンサの充放電を行うことができる２次側電流を確保することができるため、ソフトスイッチングを実現できる。

上記電力変換装置について、前記制御回路は、前記２次側閾値が前記１次側閾値よりも大きい場合には、前記２次側電圧のデューティ比を制御することにより、前記２次側閾値に対応する前記反転期間に設定するとよい。

かかる構成によれば、２次側電圧のデューティ比を制御することにより、２次側閾値に対応する反転期間が設定される。これにより、反転期間の終了タイミングにおける２次側電流の大きさを２次側閾値以上にすることができる。したがって、上述した効果を得ることができる。

上記電力変換装置について、前記制御回路は、前記両側ＰＷＭ制御モードにおいて、前記反転期間の開始タイミングにおける前記１次側電流の大きさが前記１次側閾値以上となり、且つ、前記反転期間の終了タイミングにおける前記２次側電流の大きさが前記２次側閾値以上となる範囲内で、前記反転期間を制御することにより、前記２次側フルブリッジ回路からの出力電流を制御するとよい。

かかる構成によれば、ソフトスイッチングを行いつつ出力電流を制御できる。

この発明によれば、入力電圧と出力電圧との大小関係の変化に伴う制御の煩雑さを低減できる。

電力変換装置及び電源システムの電気的構成を示す回路図。（ａ）１次側電圧を示すグラフ、（ｂ）２次側電圧を示すグラフ。両側ＰＷＭ制御モードにおける各スイッチング素子のスイッチングパターンを示す図。両側ＰＷＭ制御モード処理を示すフローチャート。（ａ）１次側電圧を示すグラフ、（ｂ）２次側電圧を示すグラフ、（ｃ）１次側電流及び２次側電流を示すグラフ、（ｄ）出力電流を示すグラフ。（ａ）１次側電圧を示すグラフ、（ｂ）２次側電圧を示すグラフ、（ｃ）１次側電流及び２次側電流を示すグラフ、（ｄ）出力電流を示すグラフ。

以下、電力変換装置及び当該電力変換装置を備えた電源システムの一実施形態について説明する。
図１に示すように、電源システム１００は、直流電源１１０と、負荷１２０と、電力変換装置１０と、を備える。直流電源１１０は、直流電圧を出力する電圧源である。負荷１２０は、例えば、直流電力を充放電可能な蓄電装置であり、一例としては二次電池である。二次電池とは、例えば、リチウムイオン蓄電池や鉛蓄電池である。

本実施形態の電力変換装置１０は、いわゆるデュアルアクティブブリッジ方式のＤＣ／ＤＣコンバータである。電力変換装置１０は、直流電源１１０と負荷１２０との間に設けられている。電力変換装置１０は、直流電源１１０の電力を変換して負荷１２０に出力可能である。また、電力変換装置１０は、負荷１２０の電力を変換して直流電源１１０に出力可能である。以下の説明では、１次側を入力、２次側を出力として取り扱う。すなわち、電力変換装置１０は、直流電源１１０から入力された直流電圧を変換して負荷１２０に出力するものとする。

電力変換装置１０は、トランス２０と、１次側フルブリッジ回路３０と、２次側フルブリッジ回路４０と、制御回路５０と、を備える。
トランス２０は、磁性体のコア２１と、コア２１に巻きつけられた１次側巻線２２及び２次側巻線２３と、を有する。すなわち、トランス２０は、所謂絶縁型である。トランス２０は、リアクトルＬを有する。リアクトルＬは、チョークコイルなどの素子であってもよいし、１次側巻線２２及び２次側巻線２３の漏れインダクタンスであってもよい。

１次側フルブリッジ回路３０は、複数の１次側スイッチング素子として、第１スイッチング素子Ｑ１と、第２スイッチング素子Ｑ２と、第３スイッチング素子Ｑ３と、第４スイッチング素子Ｑ４と、を有する。また、１次側フルブリッジ回路３０は、複数の１次側ダイオードＤ１～Ｄ４と、複数の１次側コンデンサＣ１～Ｃ４と、を有する。

本実施形態では、１次側スイッチング素子Ｑ１～Ｑ４としてｎ型のＭＯＳＦＥＴ：Metal Oxide Semiconductor Field Effect Transistorが用いられている。ただし、これに限られず、ｐ型のＭＯＳＦＥＴやＩＧＢＴ：Insulated Gate Bipolar Transistor等の他のスイッチング素子を用いてもよい。

４つの１次側スイッチング素子Ｑ１～Ｑ４は、第１レグ３１と、第２レグ３２とを構成する。第１レグ３１は、第１スイッチング素子Ｑ１のソースと第２スイッチング素子Ｑ２のドレインとを第１接続線３３で接続した直列接続体である。第２レグ３２は、第３スイッチング素子Ｑ３のソースと第４スイッチング素子Ｑ４のドレインとを第２接続線３４で接続した直列接続体である。第１レグ３１及び第２レグ３２は、互いに並列に接続されるように１次側端子３５，３６に接続されている。すなわち、１次側フルブリッジ回路３０は、１次側端子３５，３６に接続されているといえる。このとき、第１スイッチング素子Ｑ１及び第３スイッチング素子Ｑ３が上アームを構成し、第２スイッチング素子Ｑ２及び第４スイッチング素子Ｑ４が下アームを構成する。

１次側ダイオードＤ１～Ｄ４及び１次側コンデンサＣ１～Ｃ４は、それぞれ１次側スイッチング素子Ｑ１～Ｑ４に並列接続されている。１次側ダイオードＤ１～Ｄ４は、寄生ダイオードであってもよいし、素子であってもよい。１次側ダイオードＤ１～Ｄ４は、１次側スイッチング素子Ｑ１～Ｑ４に対して逆接続されている。１次側コンデンサＣ１～Ｃ４は、寄生容量、素子、あるいは寄生容量と素子の組み合わせであってもよい。

１次側フルブリッジ回路３０は、トランス２０の１次側巻線２２に接続されている。詳細には、１次側フルブリッジ回路３０の第１接続線３３及び第２接続線３４は、それぞれ１次側巻線２２に接続されている。そのため、１次側巻線２２には、第２接続線３４と第１接続線３３との電位差と等しい電圧Ｖ１がかかる。以下の説明では、１次側巻線２２に印加される電圧Ｖ１を「１次側電圧Ｖ１」と称することがある。なお、１次側電圧Ｖ１は、第１接続線３３の電位が第２接続線３４の電位より高い場合を正とする。

なお、直流電源１１０は、１次側端子３５，３６に接続されている。したがって、１次側フルブリッジ回路３０は、１次側端子３５，３６を介して直流電源１１０に接続される。

１次側電圧センサ３７は、１次側フルブリッジ回路３０に入力される入力電圧Ｖｉｎを測定するための電圧計である。１次側電圧センサ３７は、１次側フルブリッジ回路３０に対して並列となるように１次側端子３５，３６に接続されている。

１次側電流センサ３８は、直流電源１１０から１次側フルブリッジ回路３０への入力電流Ｉｉｎを測定するための電流計である。１次側電流センサ３８としては、シャント抵抗、ホール素子など任意の形態を採用することができる。

２次側フルブリッジ回路４０は、複数の２次側スイッチング素子として、第５スイッチング素子Ｑ５と、第６スイッチング素子Ｑ６と、第７スイッチング素子Ｑ７と、第８スイッチング素子Ｑ８と、を有する。また、２次側フルブリッジ回路４０は、複数の２次側ダイオードＤ５～Ｄ８と、複数の２次側コンデンサＣ５～Ｃ８と、を有する。

本実施形態では、２次側スイッチング素子Ｑ５～Ｑ８としてｎ型のＭＯＳＦＥＴが用いられているが、ｐ型のＭＯＳＦＥＴやＩＧＢＴ等の他のスイッチング素子を用いてもよい。

４つの２次側スイッチング素子Ｑ５～Ｑ８は、第３レグ４１と、第４レグ４２とを構成する。第３レグ４１は、第５スイッチング素子Ｑ５のソースと第６スイッチング素子Ｑ６のドレインとを第３接続線４３で接続した直列接続体である。第４レグ４２は、第７スイッチング素子Ｑ７のソースと第８スイッチング素子Ｑ８のドレインとを第４接続線４４で接続した直列接続体である。第３レグ４１及び第４レグ４２は、互いに並列に接続されるように２次側端子４５，４６に接続されている。すなわち、２次側フルブリッジ回路４０は、２次側端子４５，４６に接続されているといえる。このとき、第５スイッチング素子Ｑ５及び第７スイッチング素子Ｑ７が上アームを構成し、第６スイッチング素子Ｑ６及び第８スイッチング素子Ｑ８が下アームを構成する。

２次側ダイオードＤ５～Ｄ８及び２次側コンデンサＣ５～Ｃ８は、それぞれ２次側スイッチング素子Ｑ５～Ｑ８に並列接続されている。２次側ダイオードＤ５～Ｄ８は、寄生ダイオードであってもよいし、素子であってもよい。２次側ダイオードＤ５～Ｄ８は、２次側スイッチング素子Ｑ５～Ｑ８に対して逆接続されている。２次側コンデンサＣ５～Ｃ８は、寄生容量、素子、あるいは寄生容量と素子の組み合わせであってもよい。すなわち、複数のコンデンサＣ１～Ｃ８は、それぞれ、複数の１次側スイッチング素子Ｑ１～Ｑ４及び複数の２次側スイッチング素子Ｑ５～Ｑ８に対して並列に接続されている。

ここで、本実施形態では、１次側コンデンサＣ１～Ｃ４の容量と、２次側コンデンサＣ５～Ｃ８の容量とが異なっている。例えば、１次側コンデンサＣ１～Ｃ４の容量は、２次側コンデンサＣ５～Ｃ８の容量よりも大きくてもよい。また、これに代えて、２次側コンデンサＣ５～Ｃ８の容量は、１次側コンデンサＣ１～Ｃ４の容量よりも大きくてもよい。

１次側コンデンサＣ１～Ｃ４の容量と、２次側コンデンサＣ５～Ｃ８の容量とが異なる要因の一例について説明する。例えばトランス２０の巻数比が１以外である場合、１次側フルブリッジ回路３０に流れる電流と、２次側フルブリッジ回路４０に流れる電流とが異なる場合が生じ得る。この場合、当該巻数比に対応させて、１次側スイッチング素子Ｑ１～Ｑ４と２次側スイッチング素子Ｑ５～Ｑ８とで、異なる仕様の素子を採用する場合があり得る。すると、１次側コンデンサＣ１～Ｃ４の容量と、２次側コンデンサＣ５～Ｃ８の容量とが異なる場合が生じ得る。なお、異なる仕様とは、例えば１次側スイッチング素子Ｑ１～Ｑ４と２次側スイッチング素子Ｑ５～Ｑ８とで定格電流が異なるといったことが考えられる。

２次側フルブリッジ回路４０の第３接続線４３及び第４接続線４４は、それぞれ２次側巻線２３に接続されている。そのため、２次側巻線２３には、第３接続線４３と第４接続線４４との電位差と等しい電圧Ｖ２がかかる。以下の説明では、２次側巻線２３に印加される電圧Ｖ２を「２次側電圧Ｖ２」と称することがある。なお、２次側電圧Ｖ２は、第３接続線４３の電位が第４接続線４４の電位より高い場合を正とする。

２次側端子４５，４６は、電力変換装置１０と負荷１２０とを接続するのに用いられる。負荷１２０が２次側端子４５，４６に接続されることにより、２次側フルブリッジ回路４０が２次側端子４５，４６を介して負荷１２０に接続される。なお、電力変換装置１０は、負荷１２０と接続可能であればよい。ただし、これに限らず、電力変換装置１０が負荷１２０を備える構成でもよい。

２次側電圧センサ４７は、２次側フルブリッジ回路４０から出力される出力電圧Ｖｏｕｔを測定するための電圧計である。２次側電圧センサ４７は、２次側フルブリッジ回路４０に対して並列となるように２次側端子４５，４６に接続されている。

なお、負荷１２０が蓄電装置である場合、負荷１２０が２次側端子４５，４６に接続されると、２次側電圧センサ４７によって、出力電圧Ｖｏｕｔとして負荷１２０の電圧が検出される。

２次側電流センサ４８は、２次側フルブリッジ回路４０から出力される出力電流Ｉｏｕｔを測定するための電流計である。２次側電流センサ４８としては、シャント抵抗、ホール素子など任意の形態を採用することができる。

制御回路５０は、両電圧センサ３７，４７と接続されているとともに、両電流センサ３８，４８と接続されている。制御回路５０は、１次側電圧センサ３７から入力電圧Ｖｉｎを、２次側電圧センサ４７から出力電圧Ｖｏｕｔを、それぞれ取得する。制御回路５０は、１次側電流センサ３８から入力電流Ｉｉｎを、２次側電流センサ４８から出力電流Ｉｏｕｔを、それぞれ取得する。

制御回路５０は、複数の１次側スイッチング素子Ｑ１～Ｑ４及び複数の２次側スイッチング素子Ｑ５～Ｑ８を周期的に制御することにより、入力電圧Ｖｉｎを出力電圧Ｖｏｕｔに変換するものである。本実施形態では、１次側スイッチング素子Ｑ１～Ｑ４及び２次側スイッチング素子Ｑ５～Ｑ８は、ともに所定の周期Ｔでスイッチング制御される。

なお、制御回路５０の具体的なハードウェア構成は任意である。例えば、制御回路５０は、スイッチング制御を行うための専用のハードェア回路を有する構成でもよい。例えば、制御回路５０は、スイッチング制御を行うための制御プログラムや必要な情報が記憶されたメモリと、制御プログラムに基づいてスイッチング制御を行うＣＰＵとを有する構成でもよい。

次に、１次側スイッチング素子Ｑ１～Ｑ４及び２次側スイッチング素子Ｑ５～Ｑ８を制御する制御モードについて説明する。以下の説明では、各ダイオードＤ１～Ｄ８をそれぞれ「第ｎダイオードＤｎ」と、各コンデンサＣ１～Ｃ８をそれぞれ「第ｎコンデンサＣｎ」と称することがある。なお、ｎは１～８の自然数である。

本実施形態の制御回路５０は、各スイッチング素子Ｑ１～Ｑ８を制御する制御モードとして、両側ＰＷＭ制御モードを備えている。両側ＰＷＭ制御モードについて説明する。
図２（ａ）及び図２（ｂ）に示すように、両側ＰＷＭ制御モードは、１次側電圧Ｖ１及び２次側電圧Ｖ２の双方が正、負、又は「０」に切り替わるモードである。この場合、１次側電圧Ｖ１及び２次側電圧Ｖ２は、所定のデューティ比で、正、負又は０に周期的に切り替わっているといえる。

ちなみに、２次側電圧Ｖ２が「０」である場合、出力電流Ｉｏｕｔが「０」となる。したがって、両側ＰＷＭ制御モードは、１周期内において出力電流Ｉｏｕｔが「０」となる期間を有する制御モードの一種であるともいえる。

図３に示すように、両側ＰＷＭ制御モードでは、各スイッチング素子Ｑ１～Ｑ８のスイッチングパターンとして、例えば、第１パターンＰ１、第２パターンＰ２、第３パターンＰ３、第４パターンＰ４、第５パターンＰ５、第６パターンＰ６、第７パターンＰ７、第８パターンＰ８が設定されている。なお、以下の説明では、各スイッチング素子Ｑ１～Ｑ８のスイッチングパターンを単に「スイッチングパターン」と称することがある。

図３に示すように、第１パターンＰ１は、スイッチング素子Ｑ１，Ｑ４，Ｑ６，Ｑ７がＯＮ状態であり、スイッチング素子Ｑ２，Ｑ３，Ｑ５，Ｑ８がＯＦＦ状態のスイッチングパターンである。この場合、図２に示すように、１次側電圧Ｖ１が正となり、２次側電圧Ｖ２が負となる。

図３に示すように、第２パターンＰ２は、スイッチング素子Ｑ１，Ｑ４，Ｑ６，Ｑ８がＯＮ状態であり、スイッチング素子Ｑ２，Ｑ３，Ｑ５，Ｑ７がＯＦＦ状態のスイッチングパターンである。この場合、図２に示すように、１次側電圧Ｖ１が正となり、２次側電圧Ｖ２が「０」となる。

図３に示すように、第３パターンＰ３は、スイッチング素子Ｑ１，Ｑ４，Ｑ５，Ｑ８がＯＮ状態であり、スイッチング素子Ｑ２，Ｑ３，Ｑ６，Ｑ７がＯＦＦ状態のスイッチングパターンである。この場合、図２に示すように、１次側電圧Ｖ１が正となり、２次側電圧Ｖ２が正となる。

図３に示すように、第４パターンＰ４は、スイッチング素子Ｑ１，Ｑ３，Ｑ５，Ｑ８がＯＮ状態であり、スイッチング素子Ｑ２，Ｑ４，Ｑ６，Ｑ７がＯＦＦ状態のスイッチングパターンである。この場合、図２に示すように、１次側電圧Ｖ１が「０」となり、２次側電圧Ｖ２が正となる。

図３に示すように、第５パターンＰ５は、スイッチング素子Ｑ２，Ｑ３，Ｑ５，Ｑ８がＯＮ状態であり、スイッチング素子Ｑ１，Ｑ４，Ｑ６，Ｑ７がＯＦＦ状態のスイッチングパターンである。この場合、図２に示すように、１次側電圧Ｖ１が負となり、２次側電圧Ｖ２が正となる。

図３に示すように、第６パターンＰ６は、スイッチング素子Ｑ２，Ｑ３，Ｑ５，Ｑ７がＯＮ状態であり、スイッチング素子Ｑ１，Ｑ４，Ｑ６，Ｑ８がＯＦＦ状態のスイッチングパターンである。この場合、図２に示すように、１次側電圧Ｖ１が負となり、２次側電圧Ｖ２が「０」となる。

図３に示すように、第７パターンＰ７は、スイッチング素子Ｑ２，Ｑ３，Ｑ６，Ｑ７がＯＮ状態であり、スイッチング素子Ｑ１，Ｑ４，Ｑ５，Ｑ８がＯＦＦ状態のスイッチングパターンである。この場合、図２に示すように、１次側電圧Ｖ１が負となり、２次側電圧Ｖ２が負となる。

図３に示すように、第８パターンＰ８は、スイッチング素子Ｑ２，Ｑ４，Ｑ６，Ｑ７がＯＮ状態であり、スイッチング素子Ｑ１，Ｑ３，Ｑ５，Ｑ８がＯＦＦ状態のスイッチングパターンである。この場合、図２に示すように、１次側電圧Ｖ１が「０」となり、２次側電圧Ｖ２が負となる。

制御回路５０は、両側ＰＷＭ制御モードにおいて、スイッチングパターンを、Ｐ１→Ｐ２→Ｐ３→Ｐ４→Ｐ５→Ｐ６→Ｐ７→Ｐ８の順に順次切り替える動作を１単位として、その単位動作を周期Ｔで繰り返し実行する。これにより、１次側電圧Ｖ１と２次側電圧Ｖ２とが所定の位相差で順次変化し、電圧変換（換言すれば電力変換）が行われる。この場合、制御回路５０は、位相差を設けた状態で１次側フルブリッジ回路３０と２次側フルブリッジ回路４０とを制御するものともいえる。

特に、両側ＰＷＭ制御モードでは、各スイッチング素子Ｑ１～Ｑ８を制御することにより、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの大小関係に関わらず、電圧変換を行うことができる。すなわち、両側ＰＷＭ制御モードは、昇降圧が可能な制御モードである。

ここで、両側ＰＷＭ制御モードでは、パターンＰ１～Ｐ４までが半周期（Ｔ／２）であり、パターンＰ５～Ｐ８までが半周期（Ｔ／２）である。そして、パターンＰ１～Ｐ４とパターンＰ５～Ｐ８とは、極性が反転している点を除いて同一態様となっている。このため、以下では、パターンＰ１～Ｐ４について詳細に説明し、パターンＰ５～Ｐ８の具体的な制御態様については説明を省略する。

図２に示すように、両側ＰＷＭ制御モードは、１次側電圧Ｖ１と２次側電圧Ｖ２との極性が反転している反転期間Φを含む。詳細には、両側ＰＷＭ制御モードは、反転期間Φと伝送期間Ｗとによって構成されている。伝送期間Ｗは、半周期における反転期間Φ以外の期間である。本実施形態では、反転期間Φは、第１パターンＰ１が設定されている期間であり、伝送期間Ｗは、パターンＰ２～Ｐ４が設定されている期間である。

伝送期間Ｗは、１次側電圧Ｖ１が正となっている入力期間Ｔ１と、２次側電圧Ｖ２が正となっている出力期間Ｔ２とを含む。入力期間Ｔ１は、パターンＰ２，Ｐ３が設定されている期間であり、出力期間Ｔ２は、パターンＰ３，Ｐ４が設定されている期間である。つまり、第３パターンＰ３が設定されている期間は、入力期間Ｔ１及び出力期間Ｔ２の双方に含まれる。

両側ＰＷＭ制御モードにおいて、出力電流Ｉｏｕｔは、反転期間Φと、両期間Ｔ１，Ｔ２とに依存する。このため、制御回路５０は、反転期間Φ及び両期間Ｔ１，Ｔ２を制御することにより、出力電流Ｉｏｕｔを制御することができる。反転期間Φ及び両期間Ｔ１，Ｔ２は、例えば、１次側フルブリッジ回路３０及び２次側フルブリッジ回路４０の位相差（換言すれば１次側電圧Ｖ１と２次側電圧Ｖ２との位相差）、１次側スイッチング素子Ｑ１～Ｑ４のデューティ比、及び２次側スイッチング素子Ｑ５～Ｑ８のデューティ比に依存する。したがって、制御回路５０は、例えば上記パラメータを制御することによって反転期間Φ及び両期間Ｔ１，Ｔ２を制御し、それを通じて出力電流Ｉｏｕｔを制御してもよい。なお、反転期間Φ及び両期間Ｔ１，Ｔ２を制御するパラメータは、上記に限られず、例えば第１レグ３１及び第２レグ３２間の位相差、又は、第３レグ４１及び第４レグ４２間の位相差でもよい。

なお、パターンＰ５～Ｐ８における反転期間Φは、第５パターンＰ５が設定されている期間であり、伝送期間Ｗは、パターンＰ６～Ｐ８が設定されている期間である。そして、パターンＰ１～Ｐ４とパターンＰ５～Ｐ８とは極性が反転しているため、パターンＰ５～Ｐ８において、入力期間Ｔ１は、１次側電圧Ｖ１が負となっている期間であり、出力期間Ｔ２は、２次側電圧Ｖ２が負となっている期間である。

図１に示すように、制御回路５０は、負荷１２０を制御する負荷制御装置１２１と通信可能に構成されている。制御回路５０は、負荷制御装置１２１から要求電力Ｐｒを受信した場合に、両側ＰＷＭ制御モードにおいて要求電力Ｐｒを負荷１２０に供給できるように両側ＰＷＭ制御モード処理を実行する。

図４を用いて両側ＰＷＭ制御モード処理について説明する。
図４に示すように、制御回路５０は、ステップＳ１０１にて、要求電力Ｐｒ及び２次側電圧センサ４７の検出結果に基づいて、目標電流Ｉｔを設定する。その後、制御回路５０は、ステップＳ１０２にて、目標電流Ｉｔとソフトスイッチング条件を満たす反転期間Φ及び両期間Ｔ１，Ｔ２を導出する。

ここで、図５を用いてソフトスイッチング条件について説明する。図５（ａ）は１次側電圧Ｖ１の波形を示し、図５（ｂ）は２次側電圧Ｖ２の波形を示し、図５（ｃ）は１次側電流ＩＬ及び２次側電流ＩＳの波形を示し、図５（ｄ）は出力電流Ｉｏｕｔの波形を示す。１次側電流ＩＬは１次側巻線２２に流れる電流であり、２次側電流ＩＳは２次側巻線２３に流れる電流である。本実施形態では、説明の便宜上、１次側電流ＩＬと２次側電流ＩＳとが同一であるとする。

図５（ｃ）に示すように、両側ＰＷＭ制御モードにおけるソフトスイッチング条件は、（Ａ）反転期間Φの開始タイミングにおいて１次側電流ＩＬの大きさが１次側閾値ＩＬｍｉｎ以上となることを含む。換言すれば、ソフトスイッチング条件は、１次側電流ＩＬの大きさが１次側閾値ＩＬｍｉｎ以上となっている状態で、スイッチングパターンが第８パターンＰ８から第１パターンＰ１に切り替わることを含む。１次側閾値ＩＬｍｉｎは、例えば１次側コンデンサＣ１～Ｃ４の容量に基づいて設定されるものであり、例えば１次側電流ＩＬを用いて１次側コンデンサＣ１～Ｃ４の充放電を行うために必要な電流の大きさである。なお、反転期間Φの開始タイミングにおいて１次側電流ＩＬは負であるため、（Ａ）の条件は、１次側電流ＩＬが－ＩＬｍｉｎ以下となることともいえる。

両側ＰＷＭ制御モードにおけるソフトスイッチング条件は、（Ｂ）反転期間Φの終了タイミングにおいて２次側電流ＩＳの大きさが２次側閾値ＩＳｍｉｎ以上となることを含む。換言すれば、ソフトスイッチング条件は、２次側電流ＩＳの大きさが２次側閾値ＩＳｍｉｎ以上となっている状態で、スイッチングパターンが第１パターンＰ１から第２パターンＰ２に切り替わることを含む。２次側閾値ＩＳｍｉｎは、例えば２次側コンデンサＣ５～Ｃ８の容量に基づいて設定されるものであり、例えば２次側電流ＩＳを用いて２次側コンデンサＣ５～Ｃ８の充放電を行うために必要な電流の大きさである。なお、反転期間Φの終了タイミングにおいて２次側電流ＩＳは正であるため、（Ｂ）の条件は、２次側電流ＩＳが２次側閾値ＩＳｍｉｎ以上となることともいえる。

本実施形態の制御回路５０は、ステップＳ１０２では、（Ａ）及び（Ｂ）の条件を満たしつつ目標電流Ｉｔを実現することができる反転期間Φ及び両期間Ｔ１，Ｔ２を導出する。詳細には、制御回路５０は、（Ａ）及び（Ｂ）の条件を満たす範囲内で目標電流Ｉｔに対応する反転期間Φを導出することにより、出力電流Ｉｏｕｔが目標電流Ｉｔとなるように制御する。すなわち、制御回路５０は、（Ａ）及び（Ｂ）の条件を満たす範囲内で反転期間Φを制御することにより出力電流Ｉｏｕｔを制御しているといえる。

なお、反転期間Φ及び両期間Ｔ１，Ｔ２の具体的な導出態様は任意であり、例えば目標電流Ｉｔと、反転期間Φ及び両期間Ｔ１，Ｔ２とが対応付けられたテーブルを参照することによって導出する構成でもよいし、計算によって導出する構成でもよい。

図４に示すように、制御回路５０は、ステップＳ１０２の処理の実行後、ステップＳ１０３に進み、ステップＳ１０２にて導出された反転期間Φ及び両期間Ｔ１，Ｔ２に基づいて、各スイッチング素子Ｑ１～Ｑ８のスイッチング態様を決定する。詳細には、制御回路５０は、ステップＳ１０２にて導出された反転期間Φ及び両期間Ｔ１，Ｔ２となるように、両フルブリッジ回路３０，４０間の位相差と、両スイッチング素子Ｑ１～Ｑ４，Ｑ５～Ｑ８のデューティ比とを決定する。なお、制御回路５０は、ステップＳ１０２にて導出された反転期間Φ及び両期間Ｔ１，Ｔ２となるように各スイッチングパターンの設定期間を決定しているとも言える。

そして、制御回路５０は、ステップＳ１０４にて、決定されたスイッチング態様で各スイッチング素子Ｑ１～Ｑ８のスイッチング制御を行う。
次に図５及び図６を用いて本実施形態の作用について説明する。

まず、図５を用いて、１次側コンデンサＣ１～Ｃ４の容量が２次側コンデンサＣ５～Ｃ８の容量よりも大きい場合について説明する。図５は、１次側コンデンサＣ１～Ｃ４の容量が２次側コンデンサＣ５～Ｃ８の容量よりも大きい状況下における各電圧Ｖ１，Ｖ２及び各電流ＩＬ，ＩＳ，Ｉｏｕｔの一例を示すグラフである。なお、図５の二点鎖線は、比較対象として１次側閾値ＩＬｍｉｎが２次側閾値ＩＳｍｉｎと同一である場合の各電圧Ｖ１，Ｖ２及び各電流ＩＬ，ＩＳ，Ｉｏｕｔの波形を示す。

図５に示すように、１次側コンデンサＣ１～Ｃ４の容量が２次側コンデンサＣ５～Ｃ８の容量よりも大きい場合、１次側閾値ＩＬｍｉｎの大きさは２次側閾値ＩＳｍｉｎの大きさよりも大きくなる。かかる構成においては、（Ａ）及び（Ｂ）の条件を満たす反転期間Φとなるように各スイッチング素子Ｑ１～Ｑ８が制御される。これにより、（Ａ）及び（Ｂ）の条件を満たす。この場合、反転期間Φの開始タイミングの１次側電流ＩＬの大きさが、反転期間Φの終了タイミングの２次側電流ＩＳの大きさよりも大きくなる。

ここで、図５の実線及び二点鎖線に示すように、１次側閾値ＩＬｍｉｎが２次側閾値ＩＳｍｉｎと同一である場合と比較して、反転期間Φが大きくなっており、当該反転期間Φに対応させて１次側電圧Ｖ１の波形（詳細にはデューティ比）が変化している。

すなわち、本実施形態の制御回路５０は、１次側閾値ＩＬｍｉｎが２次側閾値ＩＳｍｉｎよりも大きい場合、両閾値ＩＬｍｉｎ，ＩＳｍｉｎの違いに対応させて１次側電圧Ｖ１のデューティ比を制御することにより、１次側閾値ＩＬｍｉｎに対応する反転期間Φに設定しているといえる。詳細には、制御回路５０は、（Ａ）及び（Ｂ）の条件を満たす反転期間Φとなるように、両閾値ＩＬｍｉｎ，ＩＳｍｉｎの違いに対応させて１次側電圧Ｖ１のデューティ比を制御している。なお、１次側電圧Ｖ１のデューティ比は、上述したとおり、各スイッチング素子Ｑ１～Ｑ８のデューティ比、各レグ３１，３２間の位相差又は各４１，４２間の位相差などによって制御されるパラメータである。

次に図６を用いて、２次側コンデンサＣ５～Ｃ８の容量が１次側コンデンサＣ１～Ｃ４の容量よりも大きい場合について説明する。図６は、２次側コンデンサＣ５～Ｃ８の容量が１次側コンデンサＣ１～Ｃ４の容量よりも大きい状況下における各電圧Ｖ１，Ｖ２及び各電流ＩＬ，ＩＳ，Ｉｏｕｔの一例を示すグラフである。詳細には、図６（ａ）は１次側電圧Ｖ１の波形を示し、図６（ｂ）は２次側電圧Ｖ２の波形を示し、図６（ｃ）は１次側電流ＩＬ及び２次側電流ＩＳの波形を示し、図６（ｄ）は出力電流Ｉｏｕｔの波形を示す。なお、図６の二点鎖線は、比較対象として２次側閾値ＩＳｍｉｎが１次側閾値ＩＬｍｉｎと同一である場合の各電圧Ｖ１，Ｖ２及び各電流ＩＬ，ＩＳ，Ｉｏｕｔの波形を示す。

図６に示すように、２次側コンデンサＣ５～Ｃ８の容量が１次側コンデンサＣ１～Ｃ４の容量よりも大きい場合、２次側閾値ＩＳｍｉｎの大きさは１次側閾値ＩＬｍｉｎの大きさよりも大きくなる。かかる構成においては、（Ａ）及び（Ｂ）の条件を満たす反転期間Φとなるように各スイッチング素子Ｑ１～Ｑ８が制御される。これにより、（Ａ）及び（Ｂ）の条件を満たす。例えば、反転期間Φの終了タイミングの２次側電流ＩＳの大きさが、反転期間Φの開始タイミングの１次側電流ＩＬの大きさよりも大きくなる。

ここで、図６の実線及び二点鎖線に示すように、２次側閾値ＩＳｍｉｎが１次側閾値ＩＬｍｉｎと同一である場合と比較して、反転期間Φが大きくなっており、当該反転期間Φに対応させて２次側電圧Ｖ２の波形（詳細にはデューティ比）が変化している。

すなわち、本実施形態の制御回路５０は、２次側閾値ＩＳｍｉｎが１次側閾値ＩＬｍｉｎよりも大きい場合、両閾値ＩＬｍｉｎ，ＩＳｍｉｎの違いに対応させて２次側電圧Ｖ２のデューティ比を制御することにより、２次側閾値ＩＳｍｉｎに対応する反転期間Φに設定しているといえる。詳細には、制御回路５０は、（Ａ）及び（Ｂ）の条件を満たす反転期間Φとなるように、両閾値ＩＬｍｉｎ，ＩＳｍｉｎの違いに対応させて２次側電圧Ｖ２のデューティ比を制御している。なお、２次側電圧Ｖ２のデューティ比は、上述したとおり、各スイッチング素子Ｑ１～Ｑ８のデューティ比、各レグ３１，３２間の位相差又は各４１，４２間の位相差などによって制御されるパラメータである。

以上詳述した本実施形態によれば以下の効果を奏する。
（１）電力変換装置１０は、１次側巻線２２及び２次側巻線２３を有するトランス２０と、１次側フルブリッジ回路３０と、２次側フルブリッジ回路４０と、制御回路５０と、を備えている。

１次側フルブリッジ回路３０は、１次側巻線２２に接続されている。１次側フルブリッジ回路３０は、複数の１次側スイッチング素子Ｑ１～Ｑ４と、１次側スイッチング素子Ｑ１～Ｑ４に並列接続された１次側コンデンサＣ１～Ｃ４と、を備えている。

２次側フルブリッジ回路４０は、２次側巻線２３に接続されている。２次側フルブリッジ回路４０は、複数の２次側スイッチング素子Ｑ５～Ｑ８と、２次側スイッチング素子Ｑ５～Ｑ８に並列接続された２次側コンデンサＣ５～Ｃ８と、を備えている。

制御回路５０は、各スイッチング素子Ｑ１～Ｑ８を周期的に制御する制御モードとして両側ＰＷＭ制御モードを備えている。両側ＰＷＭ制御モードは、１次側巻線２２に入力される１次側電圧Ｖ１が正、負、又は０に切り替わり、且つ、２次側巻線２３に入力される２次側電圧Ｖ２が正、負、又は０に切り替わるモードである。両側ＰＷＭ制御モードは、１次側電圧Ｖ１と２次側電圧Ｖ２との極性が反転している反転期間Φを含む。

１次側コンデンサＣ１～Ｃ４の容量と２次側コンデンサＣ５～Ｃ８の容量とは異なっている。これに対応させて、１次側閾値ＩＬｍｉｎと２次側閾値ＩＳｍｉｎとは異なっている。そして、制御回路５０は、両側ＰＷＭ制御モードでは、（Ａ）及び（Ｂ）の条件を満たすように各スイッチング素子Ｑ１～Ｑ８を制御する。（Ａ）の条件は、反転期間Φの開始タイミングにおいて１次側巻線２２に流れる１次側電流ＩＬの大きさが１次側閾値ＩＬｍｉｎ以上であり、（Ｂ）の条件は、反転期間Φの終了タイミングにおいて２次側巻線２３に流れる２次側電流ＩＳの大きさが２次側閾値ＩＳｍｉｎ以上である。

かかる構成によれば、制御モードとして両側ＰＷＭ制御モードを採用することにより、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの大小関係に関わらず、電圧変換を行うことができる。これにより、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの大小関係に応じて異なる制御モードを切り替える必要がないため、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの大小関係の変化に伴う制御の煩雑さを低減できる。

また、１次側コンデンサＣ１～Ｃ４の容量と２次側コンデンサＣ５～Ｃ８の容量とが異なることに対応させて１次側閾値ＩＬｍｉｎと２次側閾値ＩＳｍｉｎとが異なっている。そして、制御回路５０が（Ａ）及び（Ｂ）の条件を満たすように各スイッチング素子Ｑ１～Ｑ８を制御することにより、１次側コンデンサＣ１～Ｃ４の容量と２次側コンデンサＣ５～Ｃ８の容量が異なる場合であってもソフトスイッチングが行われる。これにより、１次側コンデンサＣ１～Ｃ４の容量と２次側コンデンサＣ５～Ｃ８の容量とが異なる条件下での両側ＰＷＭ制御モードにおいてソフトスイッチングを行うことができる。

（２）１次側コンデンサＣ１～Ｃ４の容量は、２次側コンデンサＣ５～Ｃ８の容量よりも大きい。１次側閾値ＩＬｍｉｎは、２次側閾値ＩＳｍｉｎよりも大きい。
かかる構成によれば、１次側コンデンサＣ１～Ｃ４の容量が２次側コンデンサＣ５～Ｃ８の容量よりも大きいことに対応させて、１次側閾値ＩＬｍｉｎが２次側閾値ＩＳｍｉｎよりも大きくなっている。これにより、反転期間Φの開始タイミングにおいて１次側コンデンサＣ１～Ｃ４の充放電を行うことができる１次側電流ＩＬを確保することができるため、ソフトスイッチングを実現できる。

（３）制御回路５０は、１次側閾値ＩＬｍｉｎが２次側閾値ＩＳｍｉｎよりも大きい場合には、１次側電圧Ｖ１のデューティ比を制御することにより、１次側閾値ＩＬｍｉｎに対応する反転期間Φに設定する。

かかる構成によれば、１次側電圧Ｖ１のデューティ比を制御することにより、１次側閾値ＩＬｍｉｎに対応する反転期間Φが設定される。これにより、反転期間Φの開始タイミングにおける１次側電流ＩＬの大きさを１次側閾値ＩＬｍｉｎ以上にすることができる。したがって、（２）の効果を得ることができる。

（４）２次側コンデンサＣ５～Ｃ８の容量は、１次側コンデンサＣ１～Ｃ４の容量よりも大きい。２次側閾値ＩＳｍｉｎは、１次側閾値ＩＬｍｉｎよりも大きい。
かかる構成によれば、２次側コンデンサＣ５～Ｃ８の容量が１次側コンデンサＣ１～Ｃ４の容量よりも大きいことに対応させて、２次側閾値ＩＳｍｉｎが１次側閾値ＩＬｍｉｎよりも大きくなっている。これにより、反転期間Φの終了タイミングにおいて２次側コンデンサＣ５～Ｃ８の充放電を行うことができる２次側電流ＩＳを確保することができるため、ソフトスイッチングを実現できる。

（５）制御回路５０は、２次側閾値ＩＳｍｉｎが１次側閾値ＩＬｍｉｎよりも大きい場合には、２次側電圧Ｖ２のデューティ比を制御することにより、２次側閾値ＩＳｍｉｎに対応する反転期間Φに設定する。

かかる構成によれば、２次側電圧Ｖ２のデューティ比を制御することにより、２次側閾値ＩＳｍｉｎに対応する反転期間Φが設定される。これにより、反転期間Φの終了タイミングにおける２次側電流ＩＳの大きさを２次側閾値ＩＳｍｉｎ以上にすることができる。したがって、（４）の効果を得ることができる。

（６）制御回路５０は、（Ａ）及び（Ｂ）の条件を満たす範囲内で反転期間Φを制御することにより出力電流Ｉｏｕｔを制御する。
かかる構成によれば、ソフトスイッチングを行いつつ出力電流Ｉｏｕｔを制御できる。これにより、目標電流Ｉｔを出力することができる。

上記実施形態は以下のように変更してもよい。なお、上記実施形態及び以下の各別例は、技術的に矛盾しない範囲で互いに組み合わせてもよい。
○ 電力変換装置１０は、双方向の電圧変換を行ってもよい。この場合、２次側フルブリッジ回路４０に入力される電圧を入力電圧Ｖｉｎ、１次側フルブリッジ回路３０から出力される電圧を出力電圧Ｖｏｕｔとしてもよい。このとき、例えば、パターンＰ１～Ｐ８として、１次側スイッチング素子Ｑ１～Ｑ４と２次側スイッチング素子Ｑ５～Ｑ８とを入れ替えたものを用いればよい。

○ 負荷１２０は、蓄電装置に限られず任意であり、例えば目標電圧で駆動する駆動装置でもよい。この場合、負荷制御装置１２１は、要求電流と要求電圧とを制御回路５０に送信する。制御回路５０は、出力電圧Ｖｏｕｔが要求電圧となり且つ出力電流Ｉｏｕｔが要求電流となる範囲内でソフトスイッチング条件を満たすように各スイッチング素子Ｑ１～Ｑ８を制御するとよい。

１０…電力変換装置、２０…トランス、２２…１次側巻線、２３…２次側巻線、３０…１次側フルブリッジ回路、４０…２次側フルブリッジ回路、５０…制御回路、Ｖ１…１次側電圧、Ｖ２…２次側電圧、ＩＬ…１次側電流、ＩＬｍｉｎ…１次側閾値、ＩＳｍｉｎ…２次側閾値、ＩＳ…２次側電流、Ｉｏｕｔ…出力電流、Ｑ１～Ｑ４…１次側スイッチング素子、Ｑ５～Ｑ８…２次側スイッチング素子、Ｃ１～Ｃ４…１次側コンデンサ、Ｃ５～Ｃ８…２次側コンデンサ、Ｗ…伝送期間、Ｔ１…入力期間、Ｔ２…出力期間、Φ…反転期間、Ｖｉｎ…入力電圧、Ｖｏｕｔ…出力電圧。

Claims

１次側巻線及び２次側巻線を有するトランスと、
前記１次側巻線に接続された回路であって、複数の１次側スイッチング素子及び前記複数の１次側スイッチング素子に並列接続された複数の１次側コンデンサを有する１次側フルブリッジ回路と、
前記２次側巻線に接続された回路であって、複数の２次側スイッチング素子、及び、前記複数の２次側スイッチング素子に並列接続され且つ前記複数の前記１次側コンデンサと異なる容量の複数の２次側コンデンサを有する２次側フルブリッジ回路と、
前記複数の１次側スイッチング素子及び前記複数の２次側スイッチング素子を制御することにより、前記１次側フルブリッジ回路に入力される入力電圧を、前記２次側フルブリッジ回路から出力される出力電圧に変換する制御回路と、を備え、
前記制御回路は、前記複数の１次側スイッチング素子及び前記複数の２次側スイッチング素子を周期的に制御する制御モードとして、前記１次側巻線に印加される１次側電圧が正、負、又は０に切り替わり、且つ、前記２次側巻線に印加される２次側電圧が正、負、又は０に切り替わる両側ＰＷＭ制御モードを備え、
前記両側ＰＷＭ制御モードは、前記１次側電圧と前記２次側電圧との極性が反転している反転期間を含み、
前記制御回路は、前記両側ＰＷＭ制御モードでは、前記反転期間の開始タイミングにおいて前記１次側巻線に流れる１次側電流の大きさが１次側閾値以上となり、且つ、前記反転期間の終了タイミングにおいて前記２次側巻線に流れる２次側電流の大きさが、前記１次側閾値とは異なる２次側閾値以上となるように、前記複数の１次側スイッチング素子及び前記複数の２次側スイッチング素子を制御するものである電力変換装置。
前記複数の１次側コンデンサの容量は、前記複数の２次側コンデンサの容量よりも大きく、
前記１次側閾値は、前記２次側閾値よりも大きい請求項１に記載の電力変換装置。
前記制御回路は、前記１次側閾値が前記２次側閾値よりも大きい場合には、前記１次側電圧のデューティ比を制御することにより、前記１次側閾値に対応する前記反転期間に設定する請求項２に記載の電力変換装置。
前記複数の２次側コンデンサの容量は、前記複数の１次側コンデンサの容量よりも大きく、
前記２次側閾値は、前記１次側閾値よりも大きい請求項１に記載の電力変換装置。
前記制御回路は、前記２次側閾値が前記１次側閾値よりも大きい場合には、前記２次側電圧のデューティ比を制御することにより、前記２次側閾値に対応する前記反転期間に設定する請求項４に記載の電力変換装置。
前記制御回路は、前記両側ＰＷＭ制御モードにおいて、前記反転期間の開始タイミングにおける前記１次側電流の大きさが前記１次側閾値以上となり、且つ、前記反転期間の終了タイミングにおける前記２次側電流の大きさが前記２次側閾値以上となる範囲内で、前記反転期間を制御することにより、前記２次側フルブリッジ回路からの出力電流を制御する請求項１～５のうちいずれか一項に記載の電力変換装置。