JP7554523B2

JP7554523B2 - 発光ダイオードを有する表示画素

Info

Publication number: JP7554523B2
Application number: JP2023560744A
Authority: JP
Inventors: メルシェ，フレデリック
Original assignee: アルディア
Priority date: 2021-03-31
Filing date: 2022-03-30
Publication date: 2024-09-20
Anticipated expiration: 2042-03-30
Also published as: US12039922B2; CN117136400A; US20240087505A1; KR20230151112A; EP4315308B1; KR102689431B1; WO2022207730A1; EP4315308A1; FR3121569A1; FR3121569B1; JP2024513859A; TW202244886A; CN117136400B

Description

本開示は、発光ダイオードを含む表示画素を備えたディスプレイスクリーンに関する。

画像の画素は、ディスプレイスクリーンによって表示される画像の単位素子に相当する。カラー画像を表示するために、ディスプレイスクリーンは一般に、画像の各画素を表示すべく表示サブ画素とも称される少なくとも３つの要素を備えており、これらの要素は実質的に単一色（例えば赤色、緑色及び青色）で放射光を夫々放射する。３つの表示サブ画素によって放射される放射光を重ね合わせることにより、表示画像の画素に対応する色付けの感覚が観察者に与えられる。この場合、画像の画素を表示するために使用される３つの表示サブ画素によって形成される集合体がディスプレイスクリーンの表示画素と称される。各表示サブ画素は、光源、特に発光ダイオードを有してもよい。

表示画素はアレイ状に分散してもよく、各表示画素はアレイの行（又はライン）と列との交点に配置される。一般に、表示画素の各行が連続して選択され、選択された行の表示画素が、所望の画像画素を表示すべくプログラミングされる。

アクティブアレイは、各行が、Ｔ＝Tframe／Ｎ（ここでTframeは画像の継続時間であり、Ｎはスクリーンのライン数である）の間だけアクティブになるパッシブと称されるアレイとは対照的に、画像の継続時間全体に亘って全ての画素行をアクティブに維持し得るスクリーン駆動構成である。このため、ディスプレイスクリーンの輝度を上げることができる。更に、アレイの制御ラインに低い電圧レベル又は電流レベルを送ることができ、このため、より大きなデータフローを表示することができる。

電子回路上に形成されるマイクロメートルサイズの発光ダイオードに基づくスクリーンでは、発光ダイオードの固有輝度が高いため、発光ダイオード回路の大きさは一般に画像画素の大きさより小さい。従って、使用される解決策の１つは、これらの単位発光ダイオードを、駆動電子部品を含む（パネルとも称される）支持体上に堆積させることである。別の解決策では、発光ダイオード及び発光ダイオードを制御するための回路を備えた表示画素を使用する。このような表示画素はスマートピクセルと称される。このため特に、表示画素の発光ダイオードの制御電子回路の大部分が表示画素に埋め込まれるので、アクティブアレイの形成を簡略化することができる。国際公開第2018／185433号パンフレットの文献にスマートピクセルの例が記載されている。

スマートピクセルでは、スマートピクセルを支持体に電気的に接続するために使用されるスマートピクセルの導電性パッドの数によって、特にこれらの導電性パッドの最小サイズ及びこれらの導電性パッド間に設けられる最小スペースにより、スマートピクセルの大きさが決められる。導電性パッドの数を制限するために、表示画素に１つの電源電圧を供給することが知られており、各表示画素は、特に制御電子回路の部品にバイアスをかけるために一又は複数の低下した電源電圧を内部で発生させる。

表示画素の静的消費電力は、表示画素が光を放射しないときに表示画素によって消費される電力に相当する。このような電力は、部品の漏れ電流又は表示画素の制御回路の内部動作に必要な電流で構成される場合がある。スマートピクセルでは、静的消費電力の大部分は、スマートピクセル内の電源電圧の発生に起因する。

スマートピクセル内で電源電圧を発生させないように、各スマートピクセルに追加の導電性パッドを設けて、低下した電源電圧をスマートピクセルに供給する構成が構想されてもよい。しかしながら、このため、スマートピクセルの大きさを増大させる場合があり、これは望ましくない。

ディスプレイスクリーンの表示画素の数を増加させる傾向がある。従って、表示画素の静的消費電力が重要な要素になる場合がある。実際、解像度が2,160 ×3,840 の表示画素を有するいわゆる４Ｋディスプレイスクリーンでは、ディスプレイスクリーンの静的消費電力は150 Ｗを超える場合がある。

ディスプレイスクリーンの静的消費電力を減らす必要性がある。

実施形態の目的は、発光ダイオードを備えた既存のディスプレイスクリーンの不利点の全て又は一部を克服する発光ダイオードを備えたディスプレイスクリーンを提供することである。

実施形態の別の目的は、表示画素と表示画素の支持体との相互接続部の数を制限して、表示画素が200 μｍ未満の大きさを有することである。

実施形態は、ディスプレイスクリーンのための表示画素であって、少なくとも１つの発光ダイオードと、前記発光ダイオードを駆動するための駆動回路と、第１の導電性パッド、第２の導電性パッド、第３の導電性パッド及び第４の導電性パッドとを備えており、前記駆動回路は、前記第１の導電性パッドと前記第２の導電性パッドとの間で受ける第１の電源電圧で少なくとも部分的に電力供給され、前記発光ダイオードは、前記第３の導電性パッドと前記第２の導電性パッドとの間で受信して前記第１の電源電圧より高い第２の電源電圧と前記第１の電源電圧より低い第３の電圧との間で交互に生じる第１の二値信号で電力供給され、前記駆動回路は、前記第３の電圧における前記第１の二値信号の各第１のパルス中に前記第４の導電性パッドで受信する第２の二値信号の値に基づきデジタル信号を決定して、前記デジタル信号から前記発光ダイオードを制御するように構成されている、表示画素を提供する。

実施形態によれば、前記駆動回路は、前記デジタル信号からパルス幅変調によって前記発光ダイオードを制御するように構成されている。

実施形態によれば、前記表示画素は、前記第１の導電性パッド、前記第２の導電性パッド、前記第３の導電性パッド及び前記第４の導電性パッドのみを備えている。

実施形態によれば、前記駆動回路は、前記第３の電圧における前記第１の二値信号の第２のパルスの周期で前記発光ダイオードをオン又はオフするように構成されている。

実施形態によれば、前記駆動回路は、前記第２の二値信号に基づきクロック信号及び第３の二値信号を決定するように構成されている。

実施形態によれば、前記駆動回路は、前記第３の二値信号に基づき各第１のパルスの間に決定されるバイナリデータを記憶するための回路を有している。

実施形態によれば、前記第２の二値信号は、同一の継続時間の第３のパルス、及び各第３のパルスの継続時間より長い同一の継続時間の第４のパルスの組合せを含むように構成されており、前記駆動回路は、前記第３のパルス及び前記第４のパルスと同一の周期で前記クロック信号を送って、一連の前記第３のパルス及び前記第４のパルスに応じて第１の状態又は第２の状態に等しい前記第３の二値信号を送るように構成されている。

実施形態は、既に定義されているような表示画素のアレイを備えており、前記表示画素毎に、前記第１の導電性パッド及び前記第２の導電性パッド間に前記第１の電源電圧を供給して、前記第３の導電性パッド及び前記第２の導電性パッド間に前記第１の二値信号を供給して、前記第４の導電性パッドに前記第２の二値信号を供給するための供給回路を更に備えている、ディスプレイスクリーンを更に提供する。

実施形態によれば、前記供給回路は、前記第１の導電性パッドを実質的に一定の第１の電位に維持して、前記第２の導電性パッドを実質的に一定の第２の電位に維持して、前記第３の導電性パッドを第１の値及び第２の値間で交互に生じる第３の電位で維持するように構成されており、前記第１の値は前記第１の電位より大きく、前記第２の値は前記第２の電位と等しいか、又は前記第１の値は前記第１の電位と等しく、前記第２の値は前記第２の電位より小さい。

実施形態によれば、前記供給回路は、０電圧に等しい前記第３の電圧を供給するように構成されている。

実施形態によれば、前記供給回路は、２つの電位間で交互に生じる前記第２の二値信号を供給するように構成されており、前記２つの電位間の絶対値の差が、前記第２の電源電圧より小さい。

実施形態によれば、前記供給回路は、画像を表示するために、第１の継続時間の前記第３の電圧における前記第１のパルスと、前記第１の継続時間より短い第２の継続時間を夫々有する一連の第２のパルスとを有する前記第１の二値信号を供給するように構成されている。

実施形態によれば、２対の連続する第２のパルス間の継続時間が増加又は減少する。

前述及び他の特徴及び利点は、添付図面を参照して本発明を限定するものではない例として与えられる以下の具体的な実施形態に詳細に記載されている。

ディスプレイスクリーンの既知の例を部分的且つ概略的に示す図である。表示画素の既知の例を非常に概略的に示す断面図である。図２の表示画素を示す底面図である。図２の表示画素の既知の例を示すブロック図である。図４の表示画素の信号の既知の例を示すタイミング図である。ディスプレイスクリーンの本発明に係る実施形態を部分的且つ概略的に示す図である。図６のディスプレイスクリーンの表示画素の本発明に係る実施形態を示すブロック図である。図７の表示画素の信号を示すタイミング図である。図６のディスプレイスクリーンの表示画素の本発明に係る別の実施形態を示すブロック図である。図９の表示画素の信号を示すタイミング図である。

様々な図には、同様の特徴が同様の参照符号によって示されている。特に、様々な実施形態で共通の構造的特徴及び／又は機能的特徴は、同じ参照符号を有してもよく、同一の構造的特性、寸法的特性及び材料的特性を有してもよい。明瞭化のために、本明細書に記載されている実施形態の理解に有用なステップ及び要素のみが示されて詳細に記載されている。

以下の記載では、「前」、「後ろ」、「最上部」、「底部」、「左」、「右」などの絶対位置、若しくは「上方」、「下方」、「上側」、「下側」などの相対位置を限定する用語、又は「水平方向」、「垂直方向」などの方向を限定する用語を参照するとき、この用語は、特に指定されていない場合、図面の向き又は通常の使用位置にあるディスプレイスクリーンを指す。

特に示されていない場合、共に接続された２つの要素について言及する場合、これは、導体以外のいかなる中間要素も無しの直接接続を表し、共に連結された２つの要素について言及する場合、これは、これら２つの要素が接続され得るか又は一若しくは複数の他の要素を介して連結され得ることを表す。更に、第１の一定の状態、例えば「０」と示される低状態と第２の一定の状態、例えば「１」と示される高状態との間で交互に生じる信号が、「二値信号」と称される。同一の電子回路の異なる二値信号の高状態及び低状態は異なってもよい。実際、二値信号は、高状態又は低状態で完全に一定でなくてもよい電圧又は電流に対応してもよい。更に、以下の記載では、MOS トランジスタのソース及びドレインは、絶縁ゲート型電界効果トランジスタ又はMOS トランジスタの「電力端子」と称される。

更に、特に示されていない場合、導電性パッドの電圧について言及する場合、前記導電性パッドの電位と基準電位、例えば０Ｖとみなされる接地との差が考慮される。

「約」、「略」、「実質的に」及び「程度」という表現は、特に指定されていない場合、該当する値の１０％の範囲内、好ましくは５％の範囲内を表す。更に、「実質的に一定」という表現は、基準値に対する経時的な１０％未満の変化を意味する。

図１は、ディスプレイスクリーン10の既知の例を部分的且つ概略的に示す。ディスプレイスクリーン10は、例えばＭ行及びＮ列に配置された表示画素12_i,j を備えており、Ｍは１～8,000の範囲の整数であり、Ｎは１～16,000 の範囲の整数であり、ｉは１～Ｍの範囲の整数であり、ｊは１～Ｎの範囲の整数である。例として、図１ではＭ及びＮは6である。各表示画素12_i,jは、電極14_i を介して低基準電位源Gnd 、例えば接地に接続されており、電極16_j を介して高基準電位源Vcc に接続されている。例として、電極14_iは、図１の行に沿って整列しているように示されており、電極16_j は、図１の列に沿って整列しているように示されており、逆の配置が可能である。ディスプレイスクリーンの電源電圧は、高基準電位Vcc と低基準電位Gnd との間の電圧に相当する。電源電圧は、特に発光ダイオードの配置及び発光ダイオードの製造技術に応じて決められる。例として、電源電圧は４Ｖ～５Ｖ程度であってもよい。

行毎に、行内の表示画素12_i,j は行電極18_i に接続されている。列毎に、列内の表示画素12_i,j は列電極20_j に接続されている。ディスプレイスクリーン10は、行電極18_i に接続されている選択回路22を備えており、選択回路22は、各行電極18_iに選択・タイミング信号Com_iを供給するように適合されている。ディスプレイスクリーン10は、列電極20_j に接続されているデータ供給回路24を備えており、データ供給回路24は、各列電極20_j にデータ信号Data_j を供給するように適合されている。選択回路22及びデータ供給回路24は、例えばマイクロプロセッサを含む回路26によって制御される。

図２は、表示画素12_i,jの既知の例を非常に概略的に示す断面図であり、図３は、表示画素12_i,jを示す底面図である。各表示画素12_i,j は、表示回路32で覆われた制御回路30を有している。表示回路32は少なくとも１つの発光ダイオードLED 、好ましくは少なくとも３つの発光ダイオードLED を有している。表示画素は、下面34、及び下面34と反対側の上面35を有しており、下面34及び上面35は平面で平行であることが好ましい。制御回路30は、図２に示されていない導電性パッド36を下面34に更に有している。制御回路30は、電子部品、特にMOS トランジスタとも称される絶縁ゲート型電界効果トランジスタ、又はTFT とも称される薄膜トランジスタを有する集積回路に相当してもよい。表示回路32は、発光ダイオードLED 及びこれらの発光ダイオードLED の導電素子のみを有しており、制御回路30は、表示回路32の発光ダイオードLED を制御するのに必要な全ての電子部品を有していることが好ましい。変形例として、表示回路32は、発光ダイオードLED に加えて他の電子部品を更に有してもよい。発光ダイオードLED は、平面層の積層体を有する平面発光ダイオードとも称される二次元発光ダイオード、又はアクティブ領域で覆われた三次元半導体素子を夫々有する三次元発光ダイオードであってもよい。図２では、発光ダイオードがコモンアノードに接続されているように示されている。しかしながら、発光ダイオードLED を別の構成に応じて配置することが望ましい場合がある。例として、発光ダイオードはコモンカソードと接続されてもよく、又は互いに独立して接続されてもよい。

実施形態によれば、表示画素12_i,j は、第１の波長、第２の波長及び第３の波長で光を放射する３つの表示サブ画素を有している。実施形態によれば、第１の波長は青色の光に対応し、430 nm～490 nmの範囲内にある。実施形態によれば、第２の波長は緑色の光に対応し、510 nm～570 nmの範囲内にある。実施形態によれば、第３の波長は赤色の光に対応し、600 nm～720 nmの範囲内にある。

各導電性パッド36は、図２に概略的に示されている電極14_i, 16_j, 18_i, 20_jの内の１つに接続されるように構成されている。第１の導電性パッド36は低基準電位源Gnd に接続されている。第２の導電性パッドは高基準電位源Vcc に接続されている。第３の導電性パッド36は、行電極18_iに接続されており、選択・タイミング信号Com_iを受信する。第４の導電性パッド36は、列電極20_j に接続されており、データ信号Data_j を受信する。導電性パッド36の大きさ及び下面34上における導電性パッド36の配置は、表示画素12_i,jの設計規則及びディスプレイスクリーン10の表示画素12_i,j を組み立てる方法によって特に決定される。

図４は、ディスプレイスクリーン10の表示画素12_i,j の既知の例を示すブロック図である。図４には、各ブロックの上に、ブロックの電子部品に電力を供給するために使用される電源電圧が示されている。

例によれば、表示画素12_i,jは少なくとも３つの発光ダイオードを有しており、１つの発光ダイオードLED が図４に示されている。各発光ダイオードLED は、例えばMOS トランジスタを含む制御可能な電流源CSに直列接続されている。この例では、発光ダイオードLED 毎に、発光ダイオードLED のアノードは、例えば高基準電位Vcc を受ける導電性パッド36に連結されており、発光ダイオードLED のカソードは、例えば制御可能な電流源CSの端子に接続されており、制御可能な電流源CSの他の端子は、低基準電位Gnd を受ける導電性パッド36に接続されている。

表示画素12_i,j は、制御可能な電流源CSを駆動するための駆動回路40を更に有している。駆動回路40は、MOS トランジスタなどの電子部品を特に有してもよい。駆動回路40の電子部品に電力を供給するために４Ｖ未満、例えば１Ｖ又は1.8 Ｖ程度の低下した電源電圧を使用することが望ましい場合があり、この低下した電源電圧は、例えばMOS トランジスタの電力端子間に印加され得る電圧に相当する。このため、表示画素12_i,jは、特に駆動回路40の電力供給に使用される低下した電源電圧Vdd を電源電圧Vcc から供給するための回路42（Vdd 発生）を有している。回路42は、例えば分圧器を有している。

実施形態によれば、各表示画素12_i,jの導電性パッド36の内の１つで受信する選択・タイミング信号Com_iは、低状態「０」と高状態「１」との間で交互に生じる二値信号であり、低状態は低基準電位Gnd に対応し、高状態「１」は、低下した電源電圧Vdd より低い、例えば略１Ｖの低電圧に対応する。データ信号Data_j は、低状態「０」と高状態「１」との間で交互に生じる二値信号であり、低状態は低基準電位Gnd に対応し、高状態「１」は、低下した電源電圧Vdd より低い、例えば略１Ｖの低電圧に対応する。

駆動回路40は、データ信号Data_j を受信する導電性パッド36に接続されてデータ信号Data_jからクロック信号Clk 及びデータDataを供給する回路44（Clk 及びDataの分離）を有している。駆動回路40は、選択・タイミング信号Com_iを受信する導電性パッド36に接続されて信号Clk 及び信号Dataを受信する回路46（モード選択）を有しており、回路46は、信号Clk 及び信号Dataを記憶回路48（カラーデータレジスタ）に供給するか、又は各発光ダイオードLED に関連付けられている制御可能な電流源CSを制御するための回路50（LED 駆動部）にPWM 信号を供給するように構成されている。記憶回路48は、表示する画像画素を表すカラー信号Ｒ、カラー信号Ｇ及びカラー信号Ｂを記憶するように構成されている。回路50は、発光ダイオードLED に接続されている制御可能な電流源CSを、カラー信号Ｒ、カラー信号Ｇ、カラー信号Ｂ及び信号PWM から得られる信号I_red 、信号I_green 及び信号I_blueで制御するように適合されている。

以下に記載されるように、表示画素12_i,j 毎の導電性パッド36の数を制限するために、データ信号Data_j により、クロック信号と、第１の波長、第２の波長及び第３の波長の放射光に求められる光強度を表すカラー信号Ｒ、カラー信号Ｇ及びカラー信号Ｂとの両方を各表示画素12_i,jによって決定することが可能になる。

図５は、ディスプレイスクリーン10に画像を表示している間、図４に示されている構造を有する表示画素12_i,jによって受信する信号のタイミング図である。

電位Vcc 及び電位Gnd は実質的に一定である。表示される新しい画像の画像画素は、ランク１の行からランクＭの行まで連続して表示される。ディスプレイスクリーン10の同一行における２つの連続した選択の間の継続時間をフレーム継続時間Ｔと称する。信号Com_iのタイミング図は、経時的にずれるものの、信号Com₁のタイミング図と同様であると分かった上で、信号Com₁及び信号Data₁ のタイミング図をランク１の行について詳述する。ランク１の行の表示画素12_1,j （ｊは１～Ｎの範囲内である）による新たな画像画素の表示には、第１の段階P1及びその後の第２の段階P2が含まれる。第１の段階P1中、データ信号Data_j が、ランク１の行の各表示画素12_1,j に送信される。データ信号Data₁ のみが図５に示されている。第２の段階P2中、各表示画素12_1,jの発光ダイオードは、データ信号Data_jに基づいて決定されるカラー信号Ｒ、カラー信号Ｇ及びカラー信号Ｂに基づき制御される。

第１の段階P1中、選択・タイミング信号Com₁は状態「１」に設定される。長時間に亘る選択・タイミング信号Com₁の状態「１」への設定は、ランク１の行の各表示画素12_1,j の回路46によって検出されるため、この行の表示画素12_1,j の選択を可能にする一方、他の行の表示画素は選択されない。第１の段階P1中、データ信号Data_jは列電極20_j に送信される。表示画素12_1,j 毎に、回路44はデータ信号Data_j のパルスに基づいてクロック信号Clk 及びデータDataを決定する。例として、データ信号Data_jの各パルスは、第１の継続時間又は第１の継続時間より長い第２の継続時間を有してもよい。信号Clk は、立上りエッジがデータ信号Data_jのパルスの立上りエッジと起こり得る一定のずれの範囲内で一致する同一の継続時間の一連のパルスに相当してもよい。データDataは、信号Data_jのパルスが第１の継続時間を有するとき状態「０」であり、信号Data_j のパルスが第２の継続時間を有するとき状態「１」である二値信号に相当してもよい。状態「１」で信号Com_iによって選択される回路46は、ビットが信号Dataの連続する値によって与えられるデジタル信号Ｒ、デジタル信号Ｇ及びデジタル信号Ｂの形態で回路50に記憶されるデータDataをクロック信号Clk の周期で送る。行の第１の期間P1の終了は、次の行の第１の期間P1の開始に相当する。

実施形態によれば、表示画素12_1,jの発光ダイオードはパルス幅変調又はPWM 制御によって制御される。このために、第２の段階P2中、選択・タイミング信号Com₁は、状態「１」の一連のパルスの繰り返しを示し、これらのパルスは、発光ダイオードLED をパルス幅変調によって制御するための回路50の動作をクロックすべくランク１の行の各表示画素12_1,j の回路46によって回路50に（信号PWM として）送られる。連続するパルスの数は、デジタル信号Ｒ、デジタル信号Ｇ及びデジタル信号Ｂの夫々のビット数に相当する。例として、電流源CSがMOS トランジスタに対応する場合、このトランジスタは、最上位ビットから開始してカラー信号Ｒ、カラー信号Ｇ又はカラー信号Ｂの各ビットの値「０」又は値「１」に応じてPWM パルスの周期でオン又はオフされ、このトランジスタは、信号Com₁の次のパルスまでオン又はオフに維持される。信号Com₁の２つの連続するパルス間の継続時間は毎回２で除算されるため、発光ダイオードがオンされる全継続時間はカラー信号Ｒ、カラー信号Ｇ又はカラー信号Ｂの値に応じて決定される。信号Com₁の一連のパルスは、ランク１の行の次の第１の段階P1まで繰り返され、図５の例として１回の繰り返しが示されている。

表示画素12_i,j の静的消費電力のかなりの部分は、駆動回路40のMOS トランジスタ以外の電子部品、特に低下した電源電圧Vdd を供給するための回路42によるものである。現在、ディスプレイスクリーン10の表示画素12_i,j の数を増加させる傾向がある。従って、表示画素の静的消費電力が重要な要素になる場合がある。実際、解像度が2,160 ×3,840 の表示画素を有するいわゆる４Ｋディスプレイスクリーンでは、ディスプレイスクリーン10の静的消費電力は150 Ｗを超える場合がある。

低下した電源電圧Vdd を表示画素12_i,j内で発生させないように、表示画素12_i,j に追加の高基準電位Vdd を供給すべく図３に示されている導電性パッドに加えて追加の導電性パッド36を各表示画素12_i,jに設ける構成が構想される場合がある。しかしながら、表示画素12_i,jの横寸法を増大させることなく追加の導電性パッド36を追加することができない場合があり、これは望ましくない。

本発明に係る実施形態によれば、導電性パッド36の内の１つが高電源電圧Vcc を受けるために使用され、別の導電性パッド36が、導電性パッド36の総数を変更することなく、低下した電源電圧Vdd を受けるために使用される。このため、低下した電源電圧を各表示画素12_i,j内で発生させなくなり、ディスプレイスクリーンの静的消費電力が減少する。更に、表示画素12_i,j の横寸法は変更されなくてもよい。しかしながら、同一数の導電性パッド36を用いて作動させるために、表示画素12_i,j の駆動回路40の構造が変更され、表示画素12_i,jに供給される信号の一部が変更される。

図６は、ディスプレイスクリーン60の実施形態を部分的且つ概略的に示す。ディスプレイスクリーン60は、電極16_j （ｊは１～Ｎの範囲内である）が低下した電源電圧Vdd を供給する点、及び行電極18_i （ｉは１～Ｍの範囲内である）がタイミング信号の一部を含む高電源電圧Vcc_iを供給する点を除いて、図１のディスプレイスクリーン10の全ての要素を備えている。ディスプレイスクリーン10と同様に、列電極20_j がデータ信号Data_jを供給して、電極14_i が低基準電位を供給する。

図７は、ディスプレイスクリーン60の表示画素12_i,j の例を示すブロック図である。ディスプレイスクリーン60の表示画素12_i,j は、低下した電源電圧Vdd を供給するための回路42を備えない点、及び、信号Vcc_iのパルスを検出して選択・タイミング信号Com_iを選択回路46に供給するための回路62（Vcc パルス検出）を更に備えている点を除いて、図４に示されているディスプレイスクリーン10の表示画素12_i,j の構造と同一の構造を有する。低下した電源電圧Vdd は、導電性パッド36の内の１つによって直接供給される。

図８は、ディスプレイスクリーン60に画像を表示している間、図７に示されている構造を有する表示画素12_i,jによって受信する信号のタイミング図である。

電位Vdd 及び電位Gnd は実質的に一定である。各信号Vcc_i（ｉは１～Ｍの範囲内である）は、信号Vcc_iが例えば４Ｖ～５Ｖ程度の前述した高電源電圧Vcc に等しい状態「１」と、信号Vcc_iが低基準電位GND に実質的に等しい状態「０」との間で変わる二値信号である。各信号Vcc_iは、第１の段階P1及びその後の第２の段階P2を含む。第１の段階P1中、データ信号Data_j は、ランクｉの行の各表示画素12_i,j に送信される。信号Data₁ のみが図８に示されている。第２の段階P2中、各表示画素12_i,jの発光ダイオードは、データ信号Data_jに基づいて決定されるカラー信号Ｒ、カラー信号Ｇ及びカラー信号Ｂによって制御される。

従って、各表示画素12_i,jの回路62によって供給される信号Com_iは、信号Vcc_iに相補的に状態「０」と状態「１」との間で変化し、状態「０」は例えば低基準電位GND に相当し、状態「１」は、例えば低下した電源電圧Vdd と等しい、例えば略１Ｖの低電圧に相当する。従って、駆動回路40の残りの動作は、図５に関連して前述した動作と同一である。特に、第１の段階P1中、信号Vcc_iは、状態「０」に設定される。長時間に亘る信号Vcc_iの状態「０」への設定は、ランクｉの行の各表示画素12_i,j の回路62及び回路46によって検出されるため、この行の表示画素12_i,j の選択を可能にする一方、他の行の表示画素は選択されない。第１の段階P1中、データ信号Data_jは列電極20_j に送信される。表示画素12_i,j毎に、回路44は、例えば前述したようにデータ信号Data_j のパルスに基づいてクロック信号Clk 及びデータDataを決定する。状態「１」で信号Com_iによって選択される回路46は、ビットが信号Dataの連続する値によって与えられるデジタル信号Ｒ、デジタル信号Ｇ及びデジタル信号Ｂの形態で回路50に記憶されるデータDataをクロック信号Clk の周期で送る。

第２の段階P2中、信号Vcc_iは、状態「０」の一連のパルスの繰り返しを示し、これらのパルスは、ランクｉの行の各表示画素12_i,j の回路62によって、信号Com_iの状態「１」のパルスに変換される。これらのパルスは、例えば前述したように、発光ダイオードLED をパルス幅変調によって制御するための回路50の動作をクロックすべく、ランクｉの行の各表示画素12_i,j の回路46によって回路50に（PWM 信号として）送られる。

第１の段階P1及び第２の段階P2中の各信号Vcc_iの状態「０」のパルスの継続時間は、フレーム継続時間Ｔの少なくとも75％、好ましくは少なくとも80％、より好ましくは少なくとも85％未満であることが有利である。従って、信号Vcc_iは、ほとんどの時間、高電源電圧Vcc に等しく、発光ダイオードLED の電源電圧は信号Vcc_iのパルスによって実質的に乱されない。これは、高電源電圧が、高状態及び低状態間で実質的に常時変わるデータ信号Data_j によって伝送される場合には当てはまらない。

図７に関連して前述した実施形態では、発光ダイオードLED はコモンアノード構成である。しかしながら、発光ダイオードLED をコモンカソード構成に配置することが望ましい場合がある。

図９は、表示画素12_i,j の発光ダイオードLED がコモンカソード構成に配置されているディスプレイスクリーン60の表示画素12_i,jの例を示すブロック図である。図９に示されている表示画素12_i,j は、信号Vcc_iが信号Vee_iに置き換えられている点、発光ダイオードLED のカソードが、例えば信号Vee_iを受ける導電性パッド36に連結されている点、及び、発光ダイオードLED のアノードが、例えば制御可能な電流源CSの端子に接続されており、制御可能な電流源CSの他の端子が、低下した電源電圧Vdd を受ける導電性パッド36に接続されている点を除いて、図７に示されている表示画素12_i,j の構造と同一の構造を有する。

図１０は、ディスプレイスクリーン60に画像を表示する際、図９に示されている構造を有する表示画素12_i,j によって受信する信号のタイミング図である。各信号Vee_i（ｉは１～Ｍの範囲内である）は、信号Vee_iが例えば１Ｖ又は1.8 Ｖ程度の前述した低下した電源電圧Vdd に等しい状態「１」と、信号Vee_iが基準電位GND より低い基準電位、例えば特に－2.2 Ｖ又は－３Ｖ程度の負の電位である状態「０」との間で変わる二値信号であるため、電位Vdd と電位Vee との差は、前述した高電源電圧Vcc に等しくなる。実施形態によれば、信号Vee_iは、前述した信号Com_iと同様に変化する。この実施形態では、信号Vee_iが信号Com_iと同様に変化するため、回路46によって直接使用され得るので、回路62は存在しない。しかしながら、信号Vee_iの動態は信号Com_iの動態とは異なるため、信号Vee_iから信号Com_iを送るように適合されている回路62を設けることが望ましい場合がある。

様々な実施形態及び変形例が述べられている。当業者は、これらの様々な実施形態及び変形例のある特徴が組み合わされてもよいと理解し、他の変形例が当業者に想起される。特に、PWM 変調は、信号Com_iを使用して生じさせることを避けるために、表示画素12_i,j の制御回路30内で生じさせてもよい。他の実施形態ではPWM 変調を使用せず、発光ダイオードLED の線形駆動を使用することもできる。他の実施形態では、有機発光ダイオードなどの他の電気光学部品を使用することもできる。

最後に、記載されている実施形態及び変形例の実際の実施は、上述されている機能的な表示に基づく当業者の技能の範囲内である。特に、図９に示されている第２の実施形態に関して、負電圧の管理を容易にすべくSOI （シリコン・オン・インシュレータ）タイプの構造を使用することが有利な場合がある。

本特許出願は、参照によって本明細書に組み込まれている仏国特許出願第21／03309 号明細書の優先権を主張している。

Claims

ディスプレイスクリーンのための表示画素であって、
少なくとも１つの発光ダイオードと、
第１の導電性パッド、第２の導電性パッド、第３の導電性パッド及び第４の導電性パッドと、
前記第１の導電性パッドと前記第２の導電性パッドとの間で受ける第１の電源電圧で少なくとも部分的に電力供給され、前記第３の導電性パッドと前記第２の導電性パッドとの間で受信して前記第１の電源電圧より高い第２の電源電圧と前記第１の電源電圧より低い第３の電圧との間で交互に生じる第１の二値信号が前記第３の電圧の状態を示す各第１のパルス中に前記第４の導電性パッドで受信する第２の二値信号の値に基づきデジタル信号を決定して、前記デジタル信号から前記発光ダイオードを駆動するように構成されている駆動回路と
を備えており、
前記発光ダイオードのアノードが前記第２の導電性パッド及び前記第３の導電性パッドの一方に連結されており、前記発光ダイオードのカソードが前記第２の導電性パッド及び前記第３の導電性パッドの他方に連結されている表示画素。
前記駆動回路は、前記デジタル信号からパルス幅変調によって前記発光ダイオードを駆動するように構成されている、請求項１に記載の表示画素。
前記第１の導電性パッド、前記第２の導電性パッド、前記第３の導電性パッド及び前記第４の導電性パッドのみを備えている、請求項１又は２に記載の表示画素。
前記駆動回路は、前記第１の二値信号が前記第３の電圧の状態を示す第２のパルスで前記発光ダイオードをオン又はオフするように構成されている、請求項１～３のいずれか１つに記載の表示画素。
前記駆動回路は、前記第２の二値信号に基づき、前記デジタル信号のビットを示す第３の二値信号、及び前記第３の二値信号を送るタイミングを示すクロック信号を決定するように構成されている、請求項１～４のいずれか１つに記載の表示画素。
前記駆動回路は、前記第３の二値信号に基づき各第１のパルスの間に決定される前記デジタル信号を記憶するための回路を有している、請求項５に記載の表示画素。
前記第２の二値信号は、同一の継続時間の第３のパルス、及び各第３のパルスの継続時間より長い同一の継続時間の第４のパルスの組合せを含むように構成されており、
前記駆動回路は、前記第３のパルス及び前記第４のパルスと同一のパルスで前記クロック信号を送って、一連の前記第３のパルス及び前記第４のパルスに応じて第１の状態又は第２の状態に等しい前記第３の二値信号を送るように構成されている、請求項５又は６に記載の表示画素。
請求項１～７のいずれか１つに記載の表示画素のアレイを備えており、
前記表示画素毎に、前記第１の導電性パッド及び前記第２の導電性パッド間に前記第１の電源電圧を供給して、前記第３の導電性パッド及び前記第２の導電性パッド間に前記第１の二値信号を供給して、前記第４の導電性パッドに前記第２の二値信号を供給するための供給回路を更に備えている、ディスプレイスクリーン。
前記供給回路は、前記第１の導電性パッドを実質的に一定の第１の電位に維持して、前記第２の導電性パッドを実質的に一定の第２の電位に維持して、前記第３の導電性パッドを第１の値及び第２の値間で交互に生じる第３の電位で維持するように構成されており、
前記第１の値は前記第１の電位より大きく、前記第２の値は前記第２の電位と等しいか、又は前記第１の値は前記第１の電位と等しく、前記第２の値は前記第２の電位より小さい、請求項８に記載のディスプレイスクリーン。
前記供給回路は、０電圧に等しい前記第３の電圧を供給するように構成されている、請求項８又は９に記載のディスプレイスクリーン。
前記供給回路は、２つの電位間で交互に生じる前記第２の二値信号を供給するように構成されており、前記２つの電位間の絶対値の差が、前記第１の電源電圧より小さい、請求項８～１０のいずれか１つに記載のディスプレイスクリーン。
前記供給回路は、画像を表示するために、第１の継続時間を有して前記第３の電圧の状態を示す前記第１のパルスと、前記第１の継続時間より短い第２の継続時間を夫々有する一連の第２のパルスとを有する前記第１の二値信号を供給するように構成されている、請求項８～１１のいずれか１つに記載のディスプレイスクリーン。
２対の連続する第２のパルス間の継続時間が増加又は減少する、請求項１２に記載のディスプレイスクリーン。