JP7564732B2 - 出力回路、表示ドライバ及び表示装置 - Google Patents

Description

本発明は、正極性及び負極性の電圧を出力する出力回路、表示パネルを駆動する表示ドライバ及び表示装置に関する。

現在、主要な表示装置として、表示デバイスにアクティブマトリクス駆動方式の液晶パネルを用いた液晶表示装置が一般的に知られている。

液晶パネルには、２次元画面の垂直方向に夫々伸張する複数のデータ線と、２次元画面の水平方向に夫々伸張する複数のゲート線と、が交叉して配置されている。更に、これら複数のデータ線と、複数のゲート線との各交叉部には、データ線及びゲート線に接続されている画素部が形成されている。

液晶表示装置には、かかる液晶パネルと共に、各画素の輝度レベルに対応したアナログ電圧値を有する階調データ信号を１水平走査期間単位のデータパルスでデータ線に供給するデータドライバが含まれている。

データドライバは、液晶パネルの劣化を防ぐために、正極性の階調データ信号と負極性の階調データ信号と、を所定のフレーム期間毎に交互に液晶パネルに供給する極性反転駆動を行う。

このような極性反転駆動を行う出力回路として、階調データ信号に対応した正極性の駆動電圧及び負極性の駆動電圧を受け、両者のうちの一方を交互に選択して液晶パネルに出力するスイッチ群を設けたものが提案されている（例えば、特許文献１の図８～図１０のＳＷ１～ＳＷ１２を参照）。

当該特許文献１に記載の出力回路では、スイッチＳＷ１～ＳＷ１２を用いることで、正極性の駆動電圧（５Ｖ）を出力パッドＯＵＴ１から出力している状態（同文献の図８の状態）から負極性の駆動電圧（－５Ｖ）を出力パッドＯＵＴ１から出力する状態（同文献の図１０の状態）に切り替える。

更に、このような極性切替を行うにあたり、特許文献１に記載の出力回路では、同文献の図９に示すように、一旦、各スイッチの一端を０Ｖの状態に設定してから同文献の図１０に示す状態に切り換えている。これにより、各スイッチの耐圧を液晶駆動電圧範囲の１／２の低耐圧素子で構成できるようになる。

特開２００８－１０２２１１号公報

特許文献１（同文献の図８～図１０）では、ＯＵＴ１及びＯＵＴ２と接続される出力選択スイッチ（ＳＷ５～ＳＷ８）は、両端の耐圧を液晶駆動電圧範囲の１／２の低耐圧素子にできるが、該スイッチを液晶駆動電圧範囲の１／２の低耐圧トランジスタスイッチで構成する場合、Ｐチャネル型とＮチャネル型を抱き合わせた相補型スイッチは使用に適さず、単一導電型のトランジスタスイッチで構成しなければならない。

この理由を以下に説明する。

例えば、正極性の駆動電圧の電圧値の範囲をＶＧＮＤ（０Ｖ）～ＶＤＤＨ（５Ｖ）、負極性の駆動電圧の電圧値の範囲をＶＤＤＬ（－５Ｖ）～ＶＧＮＤ（０Ｖ）とする。ここで特許文献１（同文献の図８～図１０）に示す正極性の駆動電圧を出力する出力選択スイッチＳＷ５をＮチャネル型トランジスタスイッチで構成した場合を考える。Ｎチャネル型トランジスタスイッチＳＷ５は第１端子に供給される正極性の駆動電圧を出力するため、その制御端には最大で正極電源電圧ＶＤＤＨが供給される。ここでＮチャネル型トランジスタスイッチＳＷ５の第２端子に接続される出力端子ＯＵＴ１が、負極性から正極性への極性反転により基準電源電圧ＶＧＮＤに駆動されるとき、出力端子ＯＵＴ１が負極性の駆動電圧から基準電源電圧ＶＧＮＤに十分近づいていないと、Ｎチャネル型トランジスタスイッチＳＷ５の制御端と第２端子に接続される出力端子ＯＵＴ１との間の電圧差が耐圧を超過するリスクがある。そのリスクを避けるには、極性反転時に出力端子ＯＵＴ１への基準電源電圧ＶＧＮＤの駆動時間を十分確保する必要があるが、出力期間の短い動作条件での高速駆動は難しい。

また、正極性の駆動電圧の電圧値が正極電源電圧ＶＤＤＨに近い場合、Ｎチャネル型トランジスタスイッチＳＷ５は、その制御端に正極電源電圧ＶＤＤＨが供給されても、正極電源電圧ＶＤＤＨからＮチャネル型トランジスタの閾値電圧内の電圧範囲は出力することができない。

一方、出力選択スイッチＳＷ５をＰチャネル型トランジスタスイッチで構成した場合を考える。Ｐチャネル型トランジスタスイッチＳＷ５は第１端子に供給される正極性の駆動電圧を出力するため、その制御端には、正極性の駆動電圧に対し低電圧側の耐圧内の電圧を供給するよう制御する。この場合、Ｐチャネル型トランジスタスイッチＳＷ５の制御端と第２端子に接続される出力端子ＯＵＴ１との間の電圧差が耐圧を超過するリスクはない。また、Ｐチャネル型トランジスタスイッチＳＷ５の制御端の供給電圧を正極性の駆動電圧に対し適切に制御すれば、任意の正極性の駆動電圧をＰチャネル型トランジスタスイッチＳＷ５により出力することができる。

したがって、正極性の駆動電圧を出力する出力選択スイッチは、Ｐチャネル型トランジスタスイッチ単独で構成するのが最適である。同様に、負極性の駆動電圧を出力する出力選択スイッチは、Ｎチャネル型トランジスタスイッチ単独で構成するのが最適である。

しかしながら、出力選択スイッチを単一導電型トランジスタスイッチとした構成において、正極性の駆動電圧を出力するＰチャネル型トランジスタスイッチの制御端には、基準電源電圧ＶＧＮＤ近傍の正極性の駆動電圧出力時に少なくとも負極性の電圧の供給制御が必要となるが、極性を跨いだ制御は容易ではない。同様に、負極性の駆動電圧を出力するＮチャネル型トランジスタの制御端も極性跨いだ制御は容易ではない。

そこで、本発明は、基準電源電圧に対して正極及び負極の電圧信号で容量性負荷を駆動する出力回路において、正極性又は負極性の駆動電圧を容量性負荷が接続される出力端子へ出力する出力選択スイッチを、単一導電型トランジスタスイッチで構成すると共に、該単一導電型トランジスタスイッチの制御端への電圧供給を制御する制御回路を簡素化し、且つ該出力回路を低耐圧トランジスタで構成して省面積化（低コスト化）を実現することを目的とする。また、本発明は、液晶表示装置のデータドライバの出力部に本発明の出力回路を適用する場合に好適なデータドライバの構成と制御回路を提供することを目的とする。

本発明に係る出力回路は、基準電源電圧よりも高電圧の正極電圧信号を第１のノードに供給、又は前記正極電圧信号の前記第１のノードへの供給を遮断する正極電圧信号供給回路と、前記基準電源電圧よりも低電圧の負極電圧信号を第２のノードに供給、又は前記負極電圧信号の前記第２のノードへの供給を遮断する負極電圧信号供給回路と、第１の出力端子と、ソースが前記第１のノードに接続され、ドレインが前記第１の出力端子に接続された第１のＰチャネル型トランジスタスイッチで構成されており、オン状態時に前記第１の出力端子と前記第１のノードとを接続し、オフ状態時には前記第１の出力端子と前記第１のノードとの接続を遮断する第１のスイッチと、ソースが前記第２のノードに接続され、ドレインが前記第１の出力端子に接続された第１のＮチャネル型トランジスタスイッチで構成されており、オン状態時に前記第１の出力端子と前記第２のノードとを接続し、オフ状態時には前記第１の出力端子と前記第２のノードとの接続を遮断する第２のスイッチと、オン状態時に前記第１のノードに前記基準電源電圧を印加し、オフ状態時には前記第１のノードへの前記基準電源電圧の印加を停止する第３のスイッチと、オン状態時に前記第２のノードに前記基準電源電圧を印加し、オフ状態時には前記第２のノードへの前記基準電源電圧の印加を停止する第４のスイッチと、前記第１のスイッチ及び前記第１のノード間に接続されており、前記第１のスイッチのオン状態を制御する第１の電圧フォロワ回路と、前記第２のスイッチ及び前記第２のノード間に接続され、前記第２のスイッチのオン状態を制御する第２の電圧フォロワ回路と、活性時に前記第１のスイッチのオフ状態を制御する第１の制御手段と、活性時に前記第２のスイッチのオフ状態を制御する第２の制御手段と、を有し、前記第１の電圧フォロワ回路は、前記第１のスイッチのソース及びゲート間に接続されている第１の負荷素子と、前記第１のスイッチのゲート及び前記第１の負荷素子に一端が接続されており前記第１の負荷素子に流す電流を生成する第１の電流源とで構成され、前記第１のノードに供給された前記正極電圧信号の電圧を負側に所定の電圧差だけシフトした電圧を前記第１のスイッチのゲートに供給し、前記第２の電圧フォロワ回路は、前記第２のスイッチのソース及びゲート間に接続されている第２の負荷素子と、前記第２のスイッチのゲート及び前記第２の負荷素子に一端が接続されており前記第２の負荷素子に流す電流を生成する第２の電流源とで構成され、前記第２のノードに供給された前記負極電圧信号の電圧を正側に所定の電圧差だけシフトした電圧を前記第２のスイッチのゲートに供給する。

また、本発明に係る表示ドライバは、上記した出力回路を複数含み、液晶表示パネルの複数のデータ線を駆動する為の正極性又は負極性の電圧値を有する複数の階調電圧信号を複数の前記出力回路から出力する。

また、本発明に係る表示装置は、上記した出力回路を複数含み、複数の前記出力回路から正極性又は負極性の電圧値を有する複数の階調電圧信号を出力する。

本発明に係る出力回路では、第１のスイッチ（Ｐチャネル型トランジスタ）が、第１のノードを介して基準電源電圧より高い正極性の電圧信号を受け、オン状態時に当該正極性の電圧信号を出力端子から出力する。更に、第２のスイッチ（Ｎチャネル型トランジスタ）が、第２のノードを介して基準電源電圧より低い負極性の電圧信号を受け、オン状態時に当該負極性の電圧信号を上記した出力端子から出力する。

ここで、第１及び第２のスイッチは、以下の構成を有する第１及び第２の電圧フォロワ回路によってオン状態に制御される。

第１の電圧フォロワ回路は、第１のスイッチのソース及びゲート間に接続されている第１の負荷素子、及び第１の負荷素子に流す電流を生成する第１の電流源を含む。第１の電圧フォロワ回路は、当該第１の負荷素子及び第１の電流源により、第１のノードに供給された正極電圧信号の電圧を負側に所定の電圧差だけシフトした電圧を生成して第１のスイッチのゲートに供給する。これにより、正極電圧信号の電圧値が基準電源電圧の近傍であっても、第１のスイッチのオン状態を維持させることが可能となる。

第２の電圧フォロワ回路は、第２のスイッチのソース及びゲート間に接続されている第２の負荷素子、及び第２の負荷素子に流す電流を生成する第２の電流源を含む。第２の電圧フォロワ回路は、当該第２の負荷素子及び第２の電流源により、第２のノードに供給された負極電圧信号の電圧を正側に所定の電圧差だけシフトした電圧を生成して第２のスイッチのゲートに供給する。これにより、負極電圧信号の電圧値が基準電源電圧の近傍であっても、第２のスイッチのオン状態を維持させることが可能となる。

更に、出力回路には、オン状態時に第１及び第２のノードを個別に基準電源電圧に設定する第３及び第４のスイッチと、活性状態時に第１及び第２のスイッチを個別にオフ状態に設定する第１及び第２の制御手段とが設けられている。第１及び第２の制御手段は、正極電圧信号を出力端子から出力するときは第２のスイッチをオフに設定するとともに第２のノードを基準電源電圧に設定し、負極電圧信号を出力端子から出力するときは、第１のスイッチをオフに設定するとともに第１のノードを基準電源電圧に設定する。

上記した構成によれば、基準電源電圧より高い正極電圧信号及び当該基準電源電圧よりも低い負極電圧信号を扱うにあたり、各スイッチとして、負極電圧信号の最低電圧から正極電圧信号の最大電圧までの電圧範囲の１／２の耐圧のトランジスタを用いることが可能となる。更に、上記した第１及び第２の電圧フォロワ回路のような、負荷素子及び当該負荷素子に電流を流す電流源を含む簡素なアナログ回路で、第１及び第２のスイッチに対して、オン状態を維持し得る、極性を跨いだ制御を実現している。

よって、本発明によれば、正極性の電圧及び負極性の電圧のうちの一方を選択的に出力することができる出力回路、当該出力回路を含む表示ドライバ及び表示装置を、簡易な構成で省面積化することが可能となる。

出力回路１００の構成の一例を示す回路図である。 正極電圧信号Ｖｐ（Ｖ１１）に追従させて電圧フォロワ回路５０が生成するゲート電圧Ｖｇ１１の波形を示す波形図である。 負極電圧信号Ｖｎ（Ｖ２１）に追従させて電圧フォロワ回路６０が生成するゲート電圧Ｖｇ２１の波形を示す波形図である。 図１に示す出力回路１００の第１の変形例としての出力回路１００－１を示す回路図である。 図１に示す出力回路１００の第２の変形例としての出力回路１００－２を示す回路図である。 図１に示す出力回路１００の第３の変形例としての出力回路１００－３を示す回路図である。 図４に示すダイオード接続トランジスタ回路５１ａの変形例としてのダイオード接続トランジスタ回路５１ａ－１を示す回路図である。 図５に示す抵抗素子回路５１ｂの変形例としての抵抗素子回路５１ｂ－１を示す回路図である。 図１に示す制御部１０１が生成する制御信号Ｓ１２～Ｓ１４、Ｓ２２～Ｓ２４の一例を示すタイムチャートである。 本発明に係る出力回路の他の実施例としての出力回路２００の構成を示す回路図である。 本発明に係る出力回路を含むデータドライバ７３を有する表示装置４００の構成を示すブロック図である。 データドライバ７３の内部構成を示すブロック図である。

図１は、本発明に係る出力回路の一例としての出力回路１００の構成を示す回路図である。

まず、かかる出力回路１００に供給される電源電圧について説明する。

出力回路１００に供給される電源電圧は、基準電源電圧ＶＧＮＤ、当該基準電源電圧ＶＧＮＤよりも高電圧を有する正極電源電圧ＶＤＤＨ、基準電源電圧ＶＧＮＤよりも低電圧を有する負極電源電圧ＶＤＤＬの３系統である。つまり、これら３系統の電源電圧の大小関係は、
ＶＤＤＨ＞ＶＧＮＤ＞ＶＤＤＬ
とされる。なお、上記３系統の電源電圧以外に、電源電圧ＶＤＤＬとＶＤＤＨ間の電位をもつ別の電源電圧を有する場合には、その別の電源電圧を必要に応じて利用することも可能である。

よって、出力回路１００を構成する各素子を低耐圧化して回路面積の低減（コスト削減）を図るためには、その耐圧としては、電圧差（ＶＤＤＨ－ＶＧＮＤ）及び（｜ＶＤＤＬ－ＶＧＮＤ｜）を超えるものの、電圧差（ＶＤＤＨ－ＶＤＤＬ）未満で、できるだけ低い耐圧（以降、耐圧ＶＤＤＴと記す）であることが望ましい。

出力回路１００は、基準電源電圧ＶＧＮＤより高電位の信号を正極性電圧信号、基準電源電圧ＶＧＮＤ以下の電位を有する信号を負極性電圧信号として受け、これら正極性電圧信号及び負極性電圧信号を、所定のタイミングで切り替えて一つの容量性負荷（例えば液晶表示装置のデータ線）に出力することで、当該容量性負荷を駆動（極性反転駆動）する出力回路である。

図１に示すように出力回路１００は、一つの容量性負荷に接続される出力端子ＤＬ１と、ノードＮｓ１１及びＮｓ２１と、正極電圧信号供給回路１０Ａと、負極電圧信号供給回路２０Ａと、出力選択スイッチ１１及び２１と、スイッチ１２、１３、２２及び２３と、電圧フォロワ回路５０及び６０と、制御部１０１を含む。

図１に示すように、正極電圧信号供給回路１０Ａは、増幅回路１０及びスイッチ１４を含む。増幅回路１０は、基準電源電圧ＶＧＮＤ～正極電源電圧ＶＤＤＨの範囲内の電位を有する入力電圧信号Ｖｐｉを受け、これを増幅した信号を正極電圧信号Ｖｐとして出力する。スイッチ１４は、ノードＮｓ１１への正極電圧信号Ｖｐの供給及び遮断を制御する。尚、スイッチ１４は広い電圧範囲の正極電圧信号Ｖｐを通すためＰチャネル及びＮチャネルの両導電型からなる相補型スイッチで構成される。スイッチ１４の両端は同じ正極電圧範囲の端子であり、単純に相補型スイッチとして構わない。また、増幅回路１０はスイッチ１４の機能を内部に含む構成としてもよく、その場合は増幅回路１０の出力ノードはノードＮｓ１１となる。また増幅回路１０としては、入力電圧信号Ｖｐｉと同じ電位の正極電圧信号Ｖｐを増幅出力するボルテージフォロワに限定されず、入力電圧信号Ｖｐｉの電位に対して異なる電位を有する正極電圧信号Ｖｐを増幅出力する増幅回路でも構わない。本明細書では、正極電圧信号供給回路１０ＡからノードＮｓ１１へ供給する正極性の電圧信号をＶ１１又はＶｐとして説明する。

上記した構成により、正極電圧信号供給回路１０Ａは、基準電源電圧ＶＧＮＤ～正極電源電圧ＶＤＤＨの範囲内の電位を有する正極性の信号を正極電圧信号Ｖｐとして生成し、これをノードＮｓ１１に供給する、又はその供給の遮断を行う。

負極電圧信号供給回路２０Ａは、増幅回路２０及びスイッチ２４を含む。増幅回路２０は、負極電源電圧ＶＤＤＬ～基準電源電圧ＶＧＮＤの範囲内の電位を有する入力電圧信号Ｖｎｉを受け、これを増幅した信号を負極電圧信号Ｖｎとして出力する。スイッチ２４は、ノードＮｓ２１への負極電圧信号Ｖｎの供給及び遮断を制御する。尚、スイッチ２４は広い電圧範囲の負極電圧信号Ｖｎを通すためＰチャネル及びＮチャネルの両導電型からなる相補型スイッチで構成される。スイッチ２４の両端は同じ負極電圧範囲の端子であり、単純に相補型スイッチとして構わない。また、増幅回路２０はスイッチ２４の機能を内部に含む構成としてもよく、その場合は増幅回路２０の出力ノードはノードＮｓ２１となる。また増幅回路２０としては、入力電圧信号Ｖｎｉと同じ電位の負極電圧信号Ｖｎを増幅出力するボルテージフォロワに限定されず、入力電圧信号Ｖｎｉの電位に対して異なる電位を有する負極電圧信号Ｖｎを増幅出力する増幅回路でも構わない。本明細書では、負極電圧信号供給回路２０ＡからノードＮｓ２１へ供給する電圧信号をＶ２１又はＶｎとして説明する。

上記した構成により、負極電圧信号供給回路２０Ａは、負極電源電圧ＶＤＤＬ～基準電源電圧ＶＧＮＤの範囲内の電位を有する負極性の信号を負極電圧信号Ｖｎとして生成し、これをノードＮｓ２に供給、又はその供給の遮断を行う。

出力選択スイッチ１１は、第１端子（以後、ソースと記す）がノードＮｓ１１に接続され、第２端子（以後、ドレインと記す）が出力端子ＤＬ１に接続されたＰチャネル型トランジスタ（以後、Ｐチャネル型トランジスタスイッチ１１とも記す）で構成される。出力選択スイッチ１１は、オン状態時にノードＮｓ１１の電圧信号Ｖ１１を出力端子ＤＬ１へ出力する。

出力選択スイッチ２１は、ソースがノードＮｓ２１に接続され、ドレインが出力端子ＤＬ１に接続されたＮチャネル型トランジスタ（以後、Ｎチャネル型トランジスタスイッチ２１とも記す）で構成される。出力選択スイッチ２１は、オン状態時にノードＮｓ２１の電圧信号Ｖ２１を出力端子ＤＬ１へ出力する。

スイッチ１２は、例えばノードＮｓ１１と基準電源電圧ＶＧＮＤが供給される基準電源端子間に接続されたＮチャネル型トランジスタスイッチで構成される。スイッチ１２は、制御部１０１から供給された制御信号Ｓ１２に応じてオン状態又はオフ状態に制御される。スイッチ１２は、オン状態時にノードＮｓ１１に基準電源電圧ＶＧＮＤを印加する。

スイッチ２２は、例えばノードＮｓ２１と基準電源端子間に接続されたＰチャネル型トランジスタスイッチで構成される。スイッチ２２は、制御部１０１から供給された制御信号Ｓ２２に応じてオン状態又はオフ状態に制御される。スイッチ２２は、オン状態時にノードＮｓ２１に基準電源電圧ＶＧＮＤを印加する。

スイッチ１３は、例えば出力選択スイッチ（Ｐチャネル型トランジスタスイッチ）１１のゲートＮｇ１１と基準電源端子との間に接続されたＰチャネル型トランジスタスイッチで構成される。スイッチ１３は、スイッチ１２のオン状態の制御と連係して制御され、スイッチ１２と共にオンとされるとき、出力選択スイッチ１１をオフに制御する。なおスイッチ１３は、出力選択スイッチ１１のゲートＮｇ１１とノードＮｓ１１との間に設けることも可能である。

スイッチ２３は、例えば出力選択スイッチ（Ｎチャネル型トランジスタスイッチ）２１のゲートＮｇ２１と基準電源端子との間に接続されたＮチャネル型トランジスタスイッチで構成される。スイッチ２３は、スイッチ２２のオン状態の制御と連係して制御され、スイッチ２２と共にオンとされるとき、出力選択スイッチ２１をオフに制御する。なおスイッチ２３も、出力選択スイッチ２１のゲートＮｇ２１とノードＮｓ２１との間に設けることも可能である。

スイッチ１２、１３、２２、２３は、正極又は負極の電圧信号（Ｖｐ又はＶｎ）を出力端子ＤＬ１へ出力する動作において、出力選択スイッチ１１、２１の少なくとも一方がオンに制御されるとき、他方はオフに制御される。

尚、スイッチ１２～１４、２２～２４のオンオフ制御は、制御部１０１から出力される制御信号Ｓ１２～Ｓ１４、及びＳ２２～Ｓ２４によって行われる。

電圧フォロワ回路５０は、出力選択スイッチ１１のゲート・ソース間に接続された負荷素子５１と、負荷素子５１の一端に接続され、当該負荷素子５１に流れる電流値を設定する電流源５２とを含む。かかる構成により、電圧フォロワ回路５０は、出力選択スイッチ１１のソースに供給される電圧信号Ｖ１１に追従し、電圧信号Ｖ１１の電圧を所定の電圧差だけシフトした電圧をゲート電圧Ｖｇ１１として出力選択スイッチ１１のゲートに供給する。

尚、負荷素子５１は、その抵抗値と流れる電流値により出力選択スイッチ１１のゲート・ソース間電圧差を設定する。これにより、各素子の耐圧を耐圧ＶＤＤＴ以下にすることが可能となる。負荷素子５１は、抵抗素子やダイオード接続トランジスタで構成できる。

電流源５２は、出力選択スイッチ１１のゲートＮｇ１１と負荷素子５１との接続点と、例えば負極電源電圧ＶＤＤＬが供給される負極電源端子との間に接続される。電流源５２は、出力選択スイッチ１１のソースから負荷素子５１を介して出力選択スイッチ１１のゲートＮｇ１１へ流れる所定の電流値を有するシンク電流を生成する。なお電流源５２を、負極電源電圧ＶＤＤＬと異なる負極側電源端子に接続してもよい。

電圧フォロワ回路５０により、Ｐチャネル型の出力選択スイッチ１１のゲート・ソース間電圧（絶対値）は閾値電圧（絶対値）以上に制御される。これにより、出力選択スイッチ１１がオン状態に維持され、正極電圧信号Ｖｐが出力端子ＤＬ１へ出力される。

電圧フォロワ回路６０は、出力選択スイッチ２１のゲート・ソース間に接続された負荷素子６１と、負荷素子６１の一端に接続され、当該負荷素子６１に流れる電流値を設定する電流源６２とを含む。かかる構成により、電圧フォロワ回路６０は、出力選択スイッチ２１のソースに供給される電圧信号Ｖ２１に追従し、電圧信号Ｖ２１の電圧を所定の電圧差だけシフトして電圧をゲート電圧Ｖｇ２１として出力選択スイッチ２１のゲートに供給する。

尚、負荷素子６１は、その抵抗値と流れる電流値により出力選択スイッチ２１のゲート・ソース間電圧差を設定する。これにより、各素子の耐圧を耐圧ＶＤＤＴ以下にすることが可能となる。負荷素子６１は、抵抗素子やダイオード接続トランジスタで構成できる。

電流源６２は、出力選択スイッチ２１のゲートと負荷素子６１との接続点と、例えば正極電源電圧ＶＤＤＨが供給される正極電源端子との間に接続される。電流源６２は、出力選択スイッチ２１のゲートＮｇ２１から負荷素子６１を介して出力選択スイッチ２１のソースへ流れる所定の電流値を有するソース電流を生成する。なお電流源６２を、正極電源電圧ＶＤＤＨと異なる正極側電源端子に接続してもよい。

電圧フォロワ回路６０により、Ｎチャネル型の出力選択スイッチ２１のゲート・ソース間電圧は閾値電圧以上に制御される。これにより、出力選択スイッチ２１がオン状態に維持され、負極電圧信号Ｖｎが出力端子ＤＬ１へ出力される。

次に、図１に示す出力回路１００の素子耐圧について説明する。

出力回路１００を構成する各素子は、出力電圧範囲よりも小さい耐圧ＶＤＤＴの低耐圧素子で構成され、最小耐圧は出力電圧範囲の約１／２程度とされる。具体的には、正極電圧信号供給回路１０ＡからノードＮｓ１１までは、基準電源電圧ＶＧＮＤ～正極電源電圧ＶＤＤＨの範囲内に保たれるため、増幅回路１０及びスイッチ１４は、低い耐圧ＶＤＤＴのトランジスタで構成することができる。同様に負極電圧信号供給回路２０ＡからノードＮｓ２１までの経路の電圧は、基準電源電圧ＶＧＮＤから負極電源電圧ＶＤＤＬの範囲内に保たれるため、増幅回路２０及びスイッチ２４は、低い耐圧ＶＤＤＴのトランジスタで構成することができる。

出力選択スイッチ（Ｐチャネル型トランジスタスイッチ）１１は、出力端子ＤＬ１へ正極電圧信号Ｖｐが出力されるとき、電圧フォロワ回路５０によりオン状態に制御される。この際、出力選択スイッチ１１のソース、ドレインの各電圧はＶＧＮＤ～ＶＤＤＨの正極電圧範囲内とされる。出力選択スイッチ１１のゲート・ソース間電圧差は、電圧フォロワ回路５０により、耐圧ＶＤＤＴ以内に制御される。尚、出力端子ＤＬ１へ負極電圧信号Ｖｎが出力されるときは、スイッチ１２及び１３により、出力選択スイッチ１１のゲート及びソースに基準電源電圧ＶＧＮＤが供給され、当該出力選択スイッチ１１はオフ状態に制御される。

したがって、出力選択スイッチ１１のドレインが接続されている出力端子ＤＬ１に負極電圧信号Ｖｎが出力されていても、出力選択スイッチ１１のソース、ドレイン、ゲートの各端子間電圧は耐圧ＶＤＤＴ以内に制御される。なお、出力端子ＤＬ１から出力する電圧信号を、正極電圧信号Ｖｐから負極電圧信号Ｖｎへ切り替える時は、例えばスイッチ１２をオンのまま、スイッチ１３をオフに制御すると共に、電圧フォロワ回路５０を動作せることにより、出力端子ＤＬ１を正極電圧の状態から一旦、基準電源電圧ＶＧＮＤの状態に駆動する。その後、負極電圧信号Ｖｎの出力動作に切り替える。これにより、出力選択スイッチ１１の各端子間電圧差を低い耐圧ＶＤＤＴ以内に保つことができる。

出力選択スイッチ（Ｎチャネル型トランジスタ）２１は、出力端子ＤＬ１へ負極電圧信号Ｖｎが出力されるとき、電圧フォロワ回路６０によりオン状態に制御される。この際、出力選択スイッチ２１のソース、ドレインの各電圧はＶＧＮＤ～ＶＤＤＬの負極電圧範囲内とされる。出力選択スイッチ２１のゲート・ソース間電圧差は、電圧フォロワ回路６０により、耐圧ＶＤＤＴ以内に制御される。尚、出力端子ＤＬ１へ正極電圧信号Ｖｐが出力されるときは、スイッチ２２及び２３により、出力選択スイッチ２１のゲート及びソースに基準電源電圧ＶＧＮＤが供給され、当該出力選択スイッチ２１はオフ状態に制御される。

したがって、出力選択スイッチ２１のドレインが接続された出力端子ＤＬ１に正極電圧信号Ｖｐが出力されていても、出力選択スイッチ２１のソース、ドレイン、ゲートの各端子間電圧は耐圧ＶＤＤＴ以内に制御される。なお、出力端子ＤＬ１から出力する電圧信号を、負極電圧信号Ｖｎから正極電圧信号Ｖｐへ切り替える時には、例えばスイッチ２２をオンのまま、スイッチ２３をオフに制御すると共に、電圧フォロワ回路６０を動作せることにより、出力端子ＤＬ１を負極電圧の状態から一旦、基準電源電圧ＶＧＮＤの状態に駆動する。その後、正極電圧信号Ｖｐの出力動作に切り替える。これにより、出力選択スイッチ２１の各端子間電圧差を低耐圧である耐圧ＶＤＤＴ以内に保つことができる。

以上のように、図１の出力回路１００は、出力選択スイッチ１１、２１を含めて、低い耐圧ＶＤＤＴのトランジスタで構成することができる。

次に、図２Ａ及び図２Ｂを参照して、電圧フォロワ回路５０及び６０の作用について説明する。

図２Ａは、正極電圧信号Ｖｐが連続して出力されるときの、出力選択スイッチ１１のソースに供給される電圧信号Ｖ１１と、電圧フォロワ回路５０により制御される出力選択スイッチ１１のゲート電圧Ｖｇ１１の信号波形を示している。

図２Ａにおいて、電圧信号Ｖ１１は、時刻ｔ１で、基準電源電圧ＶＧＮＤ寄りの正極電圧から正極電源電圧ＶＤＤＨ寄りの正極電圧に変化し、時刻ｔ２で再び基準電源電圧ＶＧＮＤ寄りの正極電圧に変化する波形例を示している。

出力選択スイッチ１１のゲート電圧Ｖｇ１１は、負側で且つ負荷素子５１の両端電圧差により設定される電圧差を維持しつつ、電圧信号Ｖ１１に追従してその電圧値が変化する。負荷素子５１の両端電圧差は、正極電源電圧ＶＤＤＨと基準電源電圧ＶＧＮＤとの電圧差程度、又は、負極電源電圧ＶＤＤＬと基準電源電圧ＶＧＮＤとの電圧差（絶対値）程度が好ましい。これにより、出力選択スイッチ１１の各端子間電圧差、負荷素子５１及び電流源５２の両端電圧差が耐圧ＶＤＤＴ内の電圧範囲に制御される。なお、負荷素子５１の両端電圧差を、負極電源電圧ＶＤＤＬと基準電源電圧ＶＧＮＤとの電圧差（絶対値）程度よりも小さい値に設定する場合、電圧信号Ｖ１１が正極電源電圧ＶＤＤＨ近傍のときに出力選択スイッチ１１のゲート電圧Ｖｇ１１が基準電源電圧ＶＧＮＤを超過して正極電圧を取る場合がある。このような設定の場合には、予め出力選択スイッチ１１のゲートＮｇ１１と負極電源電圧端子間に接続される電流源５２を複数素子の縦積み構成としてもよい。これにより該複数素子の各々は確実に耐圧ＶＤＤＴ内の電圧範囲に制御される。

図２Ｂは、負極電圧信号Ｖｎが連続して出力されるときの、出力選択スイッチ２１のソースに供給される電圧信号Ｖ２１と、電圧フォロワ回路６０により制御される出力選択スイッチ２１のゲート電圧Ｖｇ２１の信号波形を示している。

図２Ｂにおいて、電圧信号Ｖ２１は、時刻ｔ１で、基準電源電圧ＶＧＮＤ寄りの負極電圧から負極高位電源電圧ＶＤＤＬ寄りの負極電圧に変化し、時刻ｔ２で再び基準電源電圧ＶＧＮＤ 寄りの負極電圧に変化する波形例を示している。

出力選択スイッチ２１のゲート電圧Ｖｇ２１は、正側で且つ負荷素子６１の両端電圧差により設定される電圧差を維持しつつ、電圧信号Ｖ２１に追従してその電圧値が変化する。負荷素子６１の両端電圧差は、正極電源電圧ＶＤＤＨと基準電源電圧ＶＧＮＤとの電圧差程度、又は、負極電源電圧ＶＤＤＬと基準電源電圧ＶＧＮＤとの電圧差（絶対値）程度が好ましい。これにより、出力選択スイッチ２１の各端子間電圧差、負荷素子６１及び電流源６２のそれぞれの両端電圧差が耐圧ＶＤＤＴ内の電圧範囲に制御される。なお、負荷素子６１の両端電圧差を、正極電源電圧ＶＤＤＨと基準電源電圧ＶＧＮＤとの電圧差程度よりも小さい値に設定する場合、電圧信号Ｖ２１が負極電源電圧ＶＤＤＬ近傍のときに出力選択スイッチ２１のゲート電圧Ｖｇ２１が基準電源電圧ＶＧＮＤを超過して負極電圧を取る場合がある。このような設定の場合には、予め出力選択スイッチ２１のゲートＮｇ２１と正極電源電圧端子間に接続される電流源６２を複数素子の縦積み構成としてもよい。これにより該複数素子の各々は確実に耐圧ＶＤＤＴ内の電圧範囲に制御される。

このように、出力回路１００では、Ｐチャネル型トランジスタからなる第１のスイッチ（１１）が、第１のノード（Ｎｓ１１）を介して基準電源電圧（ＶＧＮＤ）より高い正極電圧信号（Ｖｐ）を受け、オン状態時に当該正極電圧信号を出力端子（ＤＬ１）から出力する。更に、Ｎチャネル型トランジスタからなる第２のスイッチ（２１）が、第２のノード（Ｎｓ２１）を介して基準電源電圧より低い負極電圧信号（Ｖｎ）を受け、オン状態時に当該負極電圧信号を出力端子（ＤＬ１）から出力する。

ここで、第１及び第２のスイッチ（１１，２１）は、以下の構成を有する第１及び第２の電圧フォロワ回路（５０、６０）によってオン状態に制御される。第１の電圧フォロワ回路（５０）は、第１のスイッチ（１１）のソース及びゲート間に接続されている第１の負荷素子（５１）、及び第１の負荷素子に流す電流を生成する第１の電流源（５２）を含む。かかる構成により、第１の電圧フォロワ回路は、第１のノードに供給された正極電圧信号（Ｖｐ）の電圧を負側に所定の電圧差だけシフトした電圧を第１のスイッチのゲートに供給することで、正極電圧信号の電圧値に拘わらず、第１のスイッチのオン状態を維持させる。一方、第２の電圧フォロワ回路（６０）は、第２のスイッチ（２１）のソース及びゲート間に接続されている第２の負荷素子（６１）、及び第２の負荷素子に流す電流を生成する第２の電流源（６２）を含む。かかる構成により、第２の電圧フォロワ回路は、第２のノードに供給された負極電圧信号（Ｖｎ）の電圧を正側に所定の電圧差だけシフトした電圧を第２のスイッチのゲートに供給することで、負極電圧信号の電圧値に拘わらず、第２のスイッチのオン状態を維持させる。

更に、当該出力回路は、オン状態時に第１及び第２のノードを個別に基準電源電圧に設定する第３及び第４のスイッチ（１２、２２）と、活性状態時に第１及び第２のスイッチを個別にオフ状態に設定する第１及び第２の制御手段（１３、２３）と、を含む。これにより、正極電圧信号を出力端子（ＤＬ１）から出力するときは、第２のスイッチ（２１）をオフ状態に制御すると共に第２のノード（Ｎｓ２１）を基準電源電圧に設定する。一方、負極電圧信号を出力端子（ＤＬ１）から出力するときは、第１のスイッチ（１１）をオフ状態に制御すると共に第１のノード（Ｎｓ１１）を基準電源電圧に設定する。

かかる構成によれば、基準電源電圧より高い正極電圧信号及び当該基準電源電圧よりも低い負極電圧信号を扱う各スイッチとして、負極性電圧信号の最低電圧（ＶＤＤＬ）～最大電圧（ＶＤＤＨ）の電圧範囲の約１／２の耐圧（ＶＤＤＴ）のトランジスタを用いることが可能となる。更に、電圧フォロワ回路（５０、６０）のような、負荷素子（５１、６１）及び当該負過素子に電流を流す電流源（５２、６２）を含む簡素なアナログ回路で、出力選択スイッチ（１１、２１）に対して当該出力選択スイッチのオン状態を維持し得る、極性を跨いだ制御を実現している。

よって、当該構成によれば、正極電圧信号及び負極電圧信号のうちの一方を選択的に出力する出力回路を簡易な構成で省面積化（低コスト化）することが可能となる。

なお、図１に示す出力回路１００及び以下の各実施例は、シリコン基板などの半導体基板上に形成されるＰチャネル型及びＮチャネル型のＭＯＳトランジスタ回路で構成することができる。また、ガラスやプラスチックなどの絶縁性基板上に形成されるＰチャネル型及びＮチャネル型の薄膜トランジスタ回路でも構成することができる。なお、ＭＯＳトランジスタで構成する場合のバックゲートについても、ゲート、ドレイン、ソースの各端子との電圧差が低い耐圧ＶＤＤＴ内となるように制御される。

図３は、図１に示す出力回路１００の第１の変形例としての出力回路１００－１を示す回路図である。

尚、図３に示す出力回路１００－１は、出力回路１００の電圧フォロワ回路５０及び６０のみを電圧フォロワ回路５０－１及び６０－１に変更したものであり、他の構成は図１に示すものと同一である。電圧フォロワ回路５０－１及び６０－１は、電圧フォロワ回路５０及び６０と同様に図２Ａ及び図２Ｂの動作を実現する。

図３に示す電圧フォロワ回路５０－１は、図１に示す電圧フォロワ回路５０の構成に、更に出力選択スイッチ１１のソースに接続され、出力選択スイッチ１１のソースへ流れる電流源５２と同一の電流値を有するソース電流を生成する電流源５３を備える。具体的には、電流源５３は、例えば出力選択スイッチ１１のソースと正極電源電圧ＶＤＤＨとの間に接続され、当該電流源５２が生成する電流と同一電流値を有する定電流を、出力選択スイッチ１１のソースに供給する。これにより、正極電圧信号供給回路１０Ａの増幅回路１０の駆動能力が比較的低い場合でも、出力選択スイッチ１１のソースから負荷素子５１に流れる電流消費の影響、すなわち出力オフセットの増加を防ぐことができる。

同様に、図３に示す電圧フォロワ回路６０－１は、図１に示す電圧フォロワ回路６０の構成に、更に出力選択スイッチ２１のソースに接続され、出力選択スイッチ２１のソースから流れる電流源６２と同じ電流値を有するシンク電流を生成する電流源６３を備える。具体的には、出力選択スイッチ２１のソースと負極電源電圧ＶＤＤＬとの間に接続され、当該電流源６２が生成する電流と同一電流値を有する定電流を、出力選択スイッチ１１のソースから引き抜く。これにより負極電圧信号供給回路２０Ａの増幅回路２０の駆動能力が比較的低い場合でも、負荷素子６１から出力選択スイッチ２１のソースに流れる電流消費の影響、すなわち出力オフセットが増加を防ぐことができる。

なお、増幅回路１０、２０が、負荷素子５１、６１に流れる電流に対して十分高い電流能力を備えている場合には、電流源５３、６３を設ける必要はない。

また、以下で説明する図４～図７に示す各実施例では電流源５３、６３を設けない構成例を示すが、電流源５３又は６３を備えた構成を採用しても良い。

図４は、図１に示す出力回路１００の第２の変形例としての出力回路１００－２を示す回路図である。

尚、図４に示す出力回路１００－２は、電圧フォロワ回路５０及び６０として、その構成の具体例を表す電圧フォロワ回路５０－２及び６０－２を採用したものである。電圧フォロワ回路５０－２及び６０－２は、電圧フォロワ回路５０及び６０と同様に夫々図２Ａ及び図２Ｂの動作を実現する。

電圧フォロワ回路５０－２は、負荷素子５１として、出力選択スイッチ１１のゲート・ソース間に、Ｎ個（Ｎ≧１）のダイオード接続構成のＰチャネル型トランジスタが接続されてなるダイオード接続トランジスタ回路５１ａを設けたものである。Ｎ個のダイオード接続構成のＰチャネル型トランジスタは、各々のソース側が出力選択スイッチ１１のソースに接続され、各々のドレイン及びゲート側が出力選択スイッチ１１のゲートと電流源５２との接続点に共通接続される。尚、ダイオード接続トランジスタ回路５１ａを、夫々がダイオード接続されている複数のＰチャネル型トランジスタで構成する場合、直列形態、又は並列形態、或いは直列と並列の混合形態で接続してもよい。電流源５２は、Ｐチャネル型トランジスタ回路５１ａに流れる電流値を設定する。

ここで、ダイオード接続トランジスタ回路５１ａの抵抗値を決定するＮ個のダイオード接続トランジスタの構成、各トランジスタサイズ、及び上記した電流値により、出力選択スイッチ１１のゲート・ソース間電圧（絶対値）は閾値電圧（絶対値）以上に制御される。これにより、出力選択スイッチ１１はオン状態に維持され、正極電圧信号Ｖｐが当該出力選択スイッチ１１を介して出力端子ＤＬ１へ出力される。

なお、図４では省略するが、ダイオード接続トランジスタ回路５１ａは、Ｎ個のダイオード接続構成のＮチャネル型トランジスタ回路で構成することも可能である。その場合、Ｎ個のダイオード接続構成のＮチャネル型トランジスタは、各々のドレイン及びゲート側が出力選択スイッチ１１のソースに接続され、各々のソース側が出力選択スイッチ１１のゲートと電流源５２との接続点に共通接続される。但し、負荷素子５１を、図４に示すダイオード接続トランジスタ回路５１ａで実現する場合、出力選択スイッチ１１と同一導電型のトランジスタで構成するのが好ましい。負荷素子５１を出力選択スイッチ１１と異なる導電型のトランジスタで構成した場合、トランジスタの閾値電圧のプロセスばらつきや動作環境による変動が導電型毎に異なるため、出力選択スイッチ１１のオン抵抗の変動が生じやすい。一方、負荷素子５１を出力選択スイッチ１１と同じ導電型のトランジスタで構成した場合、トランジスタの閾値電圧のプロセスばらつきや動作環境による変動が連動するため、出力選択スイッチ１１のオン抵抗の変動が生じにくくすることができる。

電圧フォロワ回路６０－２は、負荷素子６１として、出力選択スイッチ２１のゲート・ソース間に、Ｍ個（Ｍ≧１）のダイオード接続構成のＮチャネル型トランジスタが接続されてなるダイオード接続トランジスタ回路６１ａを設けたものである。Ｍ個のダイオード接続構成のＮチャネル型トランジスタは、各々のソース側が出力選択スイッチ２１のソースに接続され、各々のドレイン及びゲート側が出力選択スイッチ２１のゲートと電流源６２との接続点に共通接続される。尚、ダイオード接続トランジスタ回路６１ａを、夫々がダイオード接続されている複数のＮチャネル型トランジスタで構成する場合、直列形態、又は並列形態、或いは直列と並列の混合形態で夫々を接続してもよい。電流源６２は、ダイオード接続トランジスタ回路６１ａに流れる電流値を設定する。

ここで、ダイオード接続トランジスタ回路６１ａの抵抗値を決定するＭ個のダイオード接続トランジスタの構成、各トランジスタサイズ、及び上記した電流値により、出力選択スイッチ２１のゲート・ソース間電圧が閾値電圧以上に制御される。これにより、出力選択スイッチ２１はオン状態に維持され、負極電圧信号Ｖｎが当該出力選択スイッチ２１を介して出力端子ＤＬ１へ出力される。

なお、図４では省略するが、ダイオード接続トランジスタ回路６１ａは、Ｍ個のダイオード接続構成のＰチャネル型トランジスタで構成することも可能である。その場合、Ｍ個のダイオード接続構成のＰチャネル型トランジスタは、各々のドレイン及びゲート側が出力選択スイッチ２１のソースに接続され、各々のソース側が出力選択スイッチ２１のゲートと電流源６２との接続点に共通接続される。但し、負荷素子６１をダイオード接続構成トランジスタで構成する場合、出力選択スイッチ２１と同じ導電型のトランジスタで構成するのが好ましい。負荷素子６１を出力選択スイッチ２１とは異なる導電型のトランジスタで構成した場合、トランジスタの閾値電圧のプロセスばらつきや動作環境による変動が導電型毎に異なるため、出力選択スイッチ２１のオン抵抗の変動が生じやすい。一方、負荷素子６１を出力選択スイッチ２１と同一導電型のトランジスタで構成した場合、トランジスタの閾値電圧のプロセスばらつきや動作環境による変動が連動するため、出力選択スイッチ２１のオン抵抗の変動を生じにくくすることができる。

図５は、図１に示す出力回路１００の第３の変形例としての出力回路１００－３を示す回路図である。

尚、出力回路１００－３は、電圧フォロワ回路５０及び６０として、その構成の他の具体例を表す電圧フォロワ回路５０－３及び６０－３を採用したものである。電圧フォロワ回路５０－３及び６０－３は、電圧フォロワ回路５０及び６０と同様に、夫々図２Ａ及び図２Ｂの動作を実現する。

電圧フォロワ回路５０－３は、負荷素子５１として、出力選択スイッチ１１のゲート・ソース間にＮ個（Ｎ≧１）の抵抗素子が接続されて構成された抵抗素子回路５１ｂを含む。抵抗素子回路５１ｂを複数の抵抗素子で構成する場合、夫々を直列形態、又は並列形態、或いは直列及び並列の混合形態で接続してもよい。電流源５２は、抵抗素子回路５１ｂに流れる電流値を設定する。

ここで、抵抗素子回路５１ｂの抵抗値及び上記した電流値により、出力選択スイッチ１１のゲート・ソース間電圧（絶対値）が閾値電圧（絶対値）以上に制御される。これにより、出力選択スイッチ１１がオン状態に維持され、正極電圧信号Ｖｐが当該出力選択スイッチ１１を介して出力端子ＤＬ１へ出力される。

電圧フォロワ回路６０－３は、負荷素子６１として、出力選択スイッチ２１のゲート・ソース間にＭ個（Ｍ≧１）の抵抗素子が接続されて構成された抵抗素子回路６１ｂを含む。抵抗素子回路６１ｂを複数の抵抗素子で構成する場合、夫々を直列形態、又は並列形態、或いは直列及び並列の混合形態で接続してもよい。電流源６２は、抵抗素子回路６１ｂに流れる電流値を設定する。

ここで、抵抗素子回路６１ｂの抵抗値及び上記した電流値により、出力選択スイッチ２１のゲート・ソース間電圧は閾値電圧以上に制御される。これにより、出力選択スイッチ２１がオン状態に維持され、負極電圧信号Ｖｎが出力選択スイッチ２１を介して出力端子ＤＬ１へ出力される。

図６は、図４に示す出力回路１００－２の電圧フォロワ回路５０－２に含まれるダイオード接続トランジスタ回路５１ａの変形例としてのダイオード接続トランジスタ回路５１ａ－１を示す回路図である。

図６に示すダイオード接続トランジスタ回路５１ａ－１は、出力選択スイッチ１１のゲート・ソース間電圧の設定値を調整可能とする機能を図４に示すダイオード接続トランジスタ回路５１ａに追加したものである。尚、図６には、ダイオード接続トランジスタ回路５１ａ－１と共に、これと接続される周辺の回路（１１、１３、５２）が示されているが、以下に、当該ダイオード接続トランジスタ回路５１ａ－１の構成のみ説明する。

図６において、ダイオード接続トランジスタ回路５１ａ－１では、出力選択スイッチ１１のソース（ノードＮｓ１１）とゲート（Ｎｇ１１）との間に、ダイオード接続構成のＰチャネル型トランジスタ５０１～５０３が縦積みに接続されている。なおＰチャネル型トランジスタ５０２及び５０３のそれぞれのゲートとソースとの間には、スイッチ５１２、５１３が接続されている。

また、Ｐチャネル型トランジスタ５０１と並列に、夫々がダイオード接続された構成を有するＰチャネル型トランジスタ５０４及び５０５が接続されている。

Ｐチャネル型トランジスタ５０４のゲート・ドレイン間には、オン時にダイオード接続の構成を活性化するスイッチ５１４ａが接続され、ゲート・ソース間にはオン時にダイオード接続構成を非活性化するスイッチ５１４ｂが接続される。スイッチ５１４ａ及び５１４ｂは一方がオンのとき、他方はオフに制御する。同様にＰチャネル型トランジスタ５０４のゲート・ドレイン間、及びゲート・ソース間にもスイッチ５１５ａ、５１５ｂがそれぞれ接続されている。

Ｐチャネル型トランジスタ５０１～５０５は、いずれも、ダイオード接続構成の活性化時には自身のゲートとドレインとが接続される。

Ｐチャネル型トランジスタ５０１～５０３は、１個あたりのドレイン・ソース間の電圧が出力選択スイッチ１１の閾値電圧（絶対値）以上を有する所定電圧の３段分を、出力選択スイッチ１１のゲート・ソース間電圧に設定する。このとき、スイッチ５１２及び５１３のうちの一方、又は両方をオンすることで、縦積みの段数が１～３段に切替可能となり、出力選択スイッチ１１のゲート・ソース間電圧の設定値を大きく調整することができる。

一方、並列接続のＰチャネル型トランジスタ５０１、５０４、５０５は、ダイオード接続構成１段分の電圧差を微調整するために設けられている。つまり、スイッチ５１４ａ、５１５ａの一方又は両方をオンすることで、Ｐチャネル型トランジスタ５０１、５０４、５０５のドレイン・ソース間の電圧差を微調整することができる。

上記した構成により、図６に示すダイオード接続トランジスタ回路５１ａ－１は、Ｎ個のダイオード接続構成のＰチャネル型トランジスタによるダイオード接続構成を活性化又は非活性化する制御をスイッチ（５１２～５１４）で行うことで、出力選択スイッチ１１のゲート・ソース間電圧の設定値を調整可能としている。

なお、図４に示す出力回路１００－２の電圧フォロワ回路６０－２についても、図６に示す構成と同様の変形が可能である。つまり、図４に示すダイオード接続トランジスタ回路６１ａについても、図６と同様に、Ｍ個からなるダイオード接続構成のＮチャネル型トランジスタを、縦積みや並列接続を組合せて構成し、スイッチにより、各Ｎチャネル型トランジスタのダイオード接続構成の活性化又は非活性化を制御することで、出力選択スイッチ２１のゲート・ソース間電圧の設定値を調整することができる。

図７は、図５に示す出力回路１００－３の電圧フォロワ回路５０－３に含まれる抵抗素子回路５１ｂの変形例としての抵抗素子回路５１ｂ－１を示す回路図である。

図７に示す抵抗素子回路５１ｂ－１は、出力選択スイッチ１１のゲート・ソース間電圧の設定値を調整可能とする機能を追加した構成である。尚、図７には、抵抗素子回路５１ｂ－１と共に、これと接続される周辺の回路（１１、１３、５２）が示されているが、以下に、当該抵抗素子回路５１ｂ－１の構成のみ説明する。

図７に示すように、抵抗素子回路５１ｂ－１は、出力選択スイッチ１１のソース（ノードＮｓ１１）とゲート（Ｎｇ１１）との間に、抵抗素子５２１～５２３が直列形態で接続されたものである。なお、抵抗素子５２２及び５２３には、それぞれと並列に、スイッチ５３２、５３３が接続されている。スイッチ５３２、５３３は、夫々を個別にオンまたはオフすることで、抵抗素子回路５１ｂ－１を、抵抗５２１の単独抵抗値、抵抗５２１及び５２２の合成抵抗値、抵抗５２１及び５２３の合成抵抗値、抵抗５２１～５３３の合成抵抗値の４段階の抵抗値に制御する。これにより、出力選択スイッチ１１のゲート・ソース間電圧の設定電圧値を大きく調整することが可能となる。

このように、図６に示す抵抗素子回路５１ｂ－１は、Ｎ個の抵抗素子を組合せ、スイッチにより各抵抗素子の活性化、非活性化を制御することで、出力選択スイッチ１１のゲート・ソース間電圧の設定値を調整できる機能を備えている。

なお、図５に示す出力回路１００－３の電圧フォロワ回路６０－３の抵抗素子回路６１ｂについても図７に示す構成と同様の変形が可能である。つまり、図５に示す抵抗素子回路６１ｂについても、図７と同様に、Ｎ個の抵抗素子を接続し、スイッチにより各抵抗素子の活性化、非活性化を制御することで、出力選択スイッチ２１のゲート・ソース間電圧の設定値を調整することが可能となる。

図８は、図１に示す制御部１０１が生成する制御信号Ｓ１２～Ｓ１４、Ｓ２２～Ｓ２４の一例を示すタイムチャートである。

尚、図８では、出力回路１００が正極電圧信号Ｖｐ及び負極電圧信号Ｖｎを周期的に交互に切り替えて出力する、いわゆる極性反転駆動を行う場合に制御部１０１が生成する制御信号の一例を表す。また、図８では、正極電圧信号Ｖｐを出力する正極駆動期間（Ｔ２）、及び負極電圧信号Ｖｎを出力する負極駆動期間（Ｔ４）の各々において、スイッチ１２～１４及び２２～２４に対するオンオフ制御と、ノードＮｓ１１の正極電圧信号Ｖ１１、ノードＮｓ２１の負極電圧信号Ｖ２１、出力端子ＤＬ１への出力電圧ＶＤＬ１の電圧波形を表す。尚、正極電圧信号Ｖｐ及び負極電圧信号Ｖｎは、それぞれの極性に対応した電圧範囲内で、単一又は複数のステップ信号であってもよい。

正極駆動期間Ｔ２と負極駆動期間Ｔ４との間には切替期間Ｔ１及びＴ３が設けられており、当該切替期間において、素子の耐圧超過を防止するため、出力端子ＤＬ１は一旦基準電源電圧ＶＧＮＤに駆動される。また正極駆動期間Ｔ２及び負極駆動期間Ｔ４に関しては、同極性の複数の電圧信号を順次出力する複数期間に分割してもよい。

ここで、例えば、スイッチ１２、２３はＮチャネル型トランジスタスイッチ、スイッチ１３、２２はＰチャネル型トランジスタスイッチ、スイッチ１４、２４は相補型トランジスタスイッチとする。

各スイッチを制御する制御信号Ｓ１２～Ｓ１４、Ｓ２２～Ｓ２４は、それぞれが制御するスイッチの電圧極性に応じた電源電圧が供給されている。相補型トランジスタスイッチ１４、２４については、Ｎチャネル型トランジスタスイッチに供給する電源電圧により、オンオフの制御状態を示す。

尚、図８に示す一例では、切替期間Ｔ１の直前（初期状態）を、負極電圧信号供給回路２０Ａにて生成された負極電圧信号Ｖｎが出力選択スイッチ２１を介して出力端子ＤＬ１に供給された状態、つまり、負極駆動期間Ｔ４での動作状態にあるとする。

図８において、まず切替期間Ｔ１では、制御信号Ｓ１４及びＳ２４によりスイッチ１４及び２４は共にオフ状態とされ、正極電圧信号供給回路１０Ａ及び負極電圧信号供給回路２０Ａからの電圧信号の供給は遮断される。また、制御信号Ｓ１２及びＳ１３によりスイッチ１２及び１３は共にオン状態とされ、出力選択スイッチ（Ｐチャネル型トランジスタスイッチ）１１のゲート及びソース（ノードＮｓ１１）に基準電源電圧ＶＧＮＤが供給される。これにより、電圧フォロワ回路５０は非活性状態となり、出力選択スイッチ１１はオフ状態、ノードＮｓ１１の正極電圧信号Ｖ１１は基準電源電圧ＶＧＮＤとなる。また、制御信号Ｓ２２によりスイッチ２２はオン状態とされ、出力選択スイッチ（Ｎチャネル型トランジスタスイッチ）２１のソース（ノードＮｓ２１）に基準電源電圧ＶＧＮＤが供給される。また、制御信号Ｓ２３によりスイッチ２３はオフ状態とされており、電圧フォロワ回路６０により出力選択スイッチ２１はオン状態とされる。

したがって、ノードＮｓ２１の負極電圧信号Ｖ２１は基準電源電圧ＶＧＮＤに引き上げられ、出力端子ＤＬ１の出力電圧ＶＤＬ１も出力選択スイッチ２１を介して基準電源電圧ＶＧＮＤに引き上げられる。

次に、正極駆動期間Ｔ２では、制御信号Ｓ２２及びＳ２３によりスイッチ２２及び２３は共にオン状態とされ、出力選択スイッチ２１のゲート及びソース（ノードＮｓ２１）に基準電源電圧ＶＧＮＤが供給される。これにより、電圧フォロワ回路６０は非活性化し、出力選択スイッチ２１はオフ状態、ノードＮｓ２１の負極電圧信号Ｖ２１は基準電源電圧ＶＧＮＤとなる。また制御信号Ｓ１２及びＳ１３によりスイッチ１２及び１３は共にオフ状態とされ、電圧フォロワ回路５０が活性化して出力選択スイッチ１１はオン状態とされる。さらに制御信号Ｓ２４によりスイッチ２４はオフ状態とされ、負極電圧信号供給回路２０Ａからの電圧信号の供給は引き続き遮断される。

一方、制御信号Ｓ１４によりスイッチ１４はオン状態とされ、正極電圧信号供給回路１０ＡからノードＮｓ１１へ正極電圧信号Ｖｐ（Ｖ１１）が供給される。そして、オン状態の出力選択スイッチ１１を介して出力端子ＤＬ１の出力電圧ＶＤＬ１が正極電圧信号Ｖｐに引き上げられる。なお、正極駆動期間Ｔ２において、正極電圧信号供給回路１０Ａから出力する電圧Ｖｐを変化させても、電圧フォロワ回路５０により出力選択スイッチ１１のオン状態が保持されるため、出力電圧ＶＤＬ１も電圧Ｖｐに追随して変化する。

次に、切替期間Ｔ３では、制御信号Ｓ１４及びＳ２４によりスイッチ１４及び２４は共にオフ状態とされ、正極電圧信号供給回路１０Ａ及び負極電圧信号供給回路２０Ａからの電圧信号の供給は遮断される。また、制御信号Ｓ２２及びＳ２３によりスイッチ２２及び２３は引き続き共にオン状態とされ、電圧フォロワ回路６０は非活性化し、出力選択スイッチ２１はオフ状態が継続され、ノードＮｓ２１の負極電圧信号Ｖ２１も基準電源電圧ＶＧＮＤが保持される。一方、制御信号Ｓ１２によりスイッチ１２はオン状態とされ、出力選択スイッチ（Ｐチャネル型トランジスタスイッチ）１１のソース（ノードＮｓ１１）に基準電源電圧ＶＧＮＤが供給される。また、制御信号Ｓ１３によりスイッチ１３は引き続きオフ状態とされており、電圧フォロワ回路５０により出力選択スイッチ１１はオン状態が維持される。

したがって、ノードＮｓ１１の電圧信号Ｖ１１は基準電源電圧ＶＧＮＤに引き下げられ、出力端子ＤＬ１の出力電圧ＶＤＬ１も出力選択スイッチ１１を介して基準電源電圧ＶＧＮＤに引き下げられる。

次に、負極駆動期間Ｔ４では、制御信号Ｓ１２及びＳ１３によりスイッチ１２及び１３は共にオン状態とされ、出力選択スイッチ１１のゲート及びソース（ノードＮｓ１１）に基準電源電圧ＶＧＮＤが供給される。これにより、電圧フォロワ回路５０は非活性化し、出力選択スイッチ１１はオフ状態となり、ノードＮｓ１１の電圧信号Ｖ１１は基準電源電圧ＶＧＮＤが維持される。また制御信号Ｓ２２及びＳ２３によりスイッチ２２及び２３は共にオフ状態とされ、電圧フォロワ回路６０が活性化して出力選択スイッチ２１はオン状態とされる。さらに制御信号Ｓ１４によりスイッチ１４はオフ状態とされ、正極電圧信号供給回路１０Ａからの電圧信号の供給は引き続き遮断される。一方、制御信号Ｓ２４によりスイッチ２４はオン状態とされ、負極電圧信号供給回路２０ＡからノードＮｓ２１へ負極電圧信号Ｖｎ（Ｖ２１）が供給される。そして、オン状態の出力選択スイッチ２１を介して、出力端子ＤＬ１の出力電圧ＶＤＬ１が負極電圧信号Ｖｐに引き下げられる。なお、負極駆動期間Ｔ４において、負極電圧信号供給回路２０Ａから出力する負極電圧信号Ｖｎの電圧値を変化させても、電圧フォロワ回路６０により出力選択スイッチ２１のオン状態が保持されるため、出力電圧ＶＤＬ１も負極電圧信号Ｖｎの電圧値に追随して変化する。

なお、切替期間Ｔ１、Ｔ３では、電圧フォロワ回路５０又は６０の一方が非活性化する。そこで、非活性化された電圧フォロワ回路５０又は６０に含まれる電流源の電流を一時的に遮断するスイッチを更に備えていてもよい。

また、上記実施例では、正極駆動期間と負極駆動期間とを交互に切り替える駆動制御例を説明したが、電源投入時や電源オフ時では、電源電圧の立上げや立下げに応じた制御を行う。例えば、電源電圧の立上げや立下げ時には、出力端子ＤＬ１に外部接続される容量性負荷を基準電源電圧に駆動するため、例えば、制御部１０１は、正極電圧信号供給回路１０Ａ及び負極電圧信号供給回路２０Ａの電圧信号の供給を遮断し（スイッチ１４、２４をオフ）、スイッチ１２、２２を共にオン、スイッチ１３、２３を共にオフとなるように制御する。さらに電圧フォロワ回路５０、６０を共に活性化させ、出力選択スイッチ１１、２１が共にオンとなるように制御してもよい。

図９は、本発明に係る出力回路の他の実施例としての出力回路２００の構成を示す回路図である。

図９に示す出力回路２００は、出力回路１００が１系統の負荷に正極電圧信号又は負極電圧信号を交互に出力するのに対し、２系統の負荷の一方に正極電圧信号、他方に負極電圧信号を出力し且つ両者の極性を交互に切り替える極性反転駆動を行うものである。

尚、図９に示す出力回路２００では、図１に示す正極電圧信号供給回路１０Ａに代えて正極電圧信号供給回路１０Ｂを採用し、負極電圧信号供給回路２０Ａに代えて負極電圧信号供給回路２０Ｂを採用し、制御部１０１に代えて制御部２０１を採用している。更に、図９に示す出力回路２００では、第２の出力端子ＤＬ２、スイッチ３２～３４、４２～４４、出力選択スイッチ３１及び４１、電圧フォロワ回路５０Ａ及び５０Ｂを新たに設けたものであり、それ以外の他の構成は、図１に示すものと同一である。

図９において、正極電圧信号供給回路１０Ｂは、正極電圧信号Ｖｐ（ＶＧＮＤ＜Ｖｐ＜ＶＤＤＨ）の２系統のノードＮｓ１１又はＮｓ３１への供給、遮断を制御する。負極電圧信号供給回路２０Ｂは、負極電圧信号Ｖｎ（ＶＧＮＤ＞Ｖｎ＞ＶＤＤＬ）の２系統のノードＮｓ２１又はＮｓ４１への供給、遮断を制御する。

出力選択スイッチ３１は、ソースがノードＮｓ３１に接続され、ドレインが出力端子ＤＬ２に接続されたＰチャネル型トランジスタで構成される。出力選択スイッチ４１は、ソースがノードＮｓ４１に接続され、ドレインが出力端子ＤＬ２に接続されたＮチャネル型トランジスタで構成される。

電圧フォロワ回路５０Ａは、出力選択スイッチ（Ｐチャネル型トランジスタスイッチ）３１のゲート・ソース間に接続され、電圧フォロワ回路５０と同じ作用を行う。電圧フォロワ回路６０Ａは、出力選択スイッチ（Ｎチャネル型トランジスタスイッチ）４１のゲート・ソース間に接続され、電圧フォロワ回路６０と同じ作用を行う。

スイッチ３２は、ノードＮｓ３１と基準電源電圧ＶＧＮＤを供給する基準電源端子に接続されたＮチャネル型トランジスタで構成される。スイッチ４２は、ノードＮｓ４１と基準電源端子に接続されたＰチャネル型トランジスタで構成される。スイッチ３３は、出力選択スイッチ３１のゲートと基準電源端子との間に接続されたＰチャネル型トランジスタで構成される。スイッチ４３は、出力選択スイッチ４１のゲートと基準電源端子との間に接続されたＮチャネル型トランジスタで構成される。なお、スイッチ３３は、出力選択スイッチ３１のゲートとノードＮｓ３１間を接続するスイッチに置換可能であり、スイッチ４３は、出力選択スイッチ４１のゲートとノードＮｓ４１間を接続するスイッチに置換可能である。

図９において、ノードＮｓ１１及びＮｓ２１から出力端子ＤＬ１までの回路２０２と、ノードＮｓ３１及びＮｓ４１から出力端子ＤＬ２までの回路２０３は、互いに同じ機能を有し、一方が正極電圧信号の出力動作を行うときには、他方が負極電圧信号の出力動作を行う。

図９に示す正極電圧信号供給回路１０Ｂは、図１に示す正極電圧信号供給回路１０Ａに、ノードＮｓ３１への正極電圧信号Ｖｐの供給、遮断を制御するスイッチ３４を追加したものである。スイッチ３４も広い電圧範囲の正極電圧信号Ｖｐを通すため、スイッチ１４と同様に相補型スイッチで構成される。

尚、正極電圧信号供給回路１０Ｂに含まれる増幅回路１０は、これらスイッチ１４、３４の機能を内部に含む構成としてもよい。

負極電圧信号供給回路２０Ｂは、図１に示す負極電圧信号供給回路２０Ａに、ノードＮｓ４１への負極電圧信号Ｖｎの供給、遮断を制御するスイッチ４４を追加したものである。スイッチ４４も広い電圧範囲の負極電圧信号Ｖｎを通すため、スイッチ２４と同様に相補型スイッチで構成される。尚、負極電圧信号供給回路２０Ｂに含まれる増幅回路２０は、これらスイッチ２４、４４の機能を内部に含む構成としてもよい。

図９に示す出力回路２００では、出力端子ＤＬ１へ正極電圧信号Ｖｐを出力するとき、出力端子ＤＬ１への出力を制御するスイッチ１２～１４、２２～２４の各々は図８の正極駆動期間Ｔ２（前後の切替期間を含む）と同じオン、オフ制御が行われる。このとき出力端子ＤＬ２への出力を制御するスイッチ３２～３４、４２～４４の各々に対しては、スイッチ１２～１４、２２～２４の負極駆動期間Ｔ４（前後の切替期間を含む）での制御と同様の制御が行われ、出力端子ＤＬ２へ負極電圧信号Ｖｎを出力する。

一方、出力端子ＤＬ１へ負極電圧信号Ｖｎを出力するときは、出力端子ＤＬ１への出力を制御するスイッチ１２～１４、２２～２４の各々に対して、図８の負極駆動期間Ｔ４（前後の切替期間を含む）での制御と同じオン、オフ制御が行われる。このとき出力端子ＤＬ２への出力を制御するスイッチ３２～３４、４２～４４の各々に対しては、スイッチ１２～１４、２２～２４の正極駆動期間Ｔ２（前後の切替期間を含む）での制御と同様の制御が行われ、出力端子ＤＬ２へ正極電圧信号Ｖｐを出力する。

制御部２０１は、図１に示す制御部１０１と同様に、図８に示すタイミングで上記した制御信号Ｓ１１～Ｓ１３、Ｓ２２～Ｓ２４を生成する。更に、制御部２０１は、前述した信号形態の制御信号Ｓ３２～Ｓ３４、Ｓ４２～Ｓ４４を生成する。なおスイッチ１４、２４、３４、４４がそれぞれ相補型スイッチで構成される場合は、Ｓ１４、Ｓ２４、Ｓ３４、Ｓ４４のそれぞれの相補信号も制御部２０１で生成される。

このように、図９に示す出力回路２００においても、出力回路１００と同様に、図８に示す駆動制御が行われる。ただし、出力端子ＤＬ２に対する駆動制御については、図８に示す駆動制御において、正極電圧信号Ｖｐの供給期間と負極電圧信号Ｖｎの供給期間が入れ替わったものとなる。すなわち、出力端子ＤＬ１へ正極電圧信号Ｖｐが供給されているときは、出力端子ＤＬ２へ負極電圧信号Ｖｎが供給され、出力端子ＤＬ１へ負極電圧信号Ｖｐが供給されているときは、出力端子ＤＬ２へ負極電圧信号Ｖｎが供給される。

尚、図９に示す出力回路２００においても、出力回路１００と同様に、各素子を低耐圧素子で構成することができる。したがって出力回路の省面積化及び低価格化を図ることが可能となる。

図１０は、本発明に係る出力回路を有するデータドライバ７３を含む液晶表示装置４００の概略構成を示すブロック図である。

図１０において、画素単位毎の液晶表示デバイスを含むアクティブマトリクス型表示パネル７１には、２次元画面の水平方向に伸張するｍ個（ｍは２以上の自然数）の水平走査ラインＳ１～Ｓｍと、２次元画面の垂直方向に伸張するｎ個（ｎは２以上の自然数）のデータ線Ｄ１～Ｄｎとが形成されている。水平走査ライン及びデータ線の各交叉部には、画素を担う表示セルが形成されている。表示セルは、少なくともスイッチ素子と画素電極とを含み、水平走査ラインの走査パルスに応じてスイッチ素子がオン状態となるときに、データ線の階調電圧信号がスイッチ素子を介して画素電極に印加され、画素電極に印加された階調電圧に応じて液晶表示デバイスの輝度が制御される。なお、図１１において、具体的な表示セルの構成は記載を省略している。

駆動制御部７４は、制御信号等も一体化された映像信号ＶＤを受け、当該映像信号ＶＤ中から水平同期信号に基づくタイミング信号を生成して走査ドライバ７２に供給する。また、駆動制御部７４は、映像信号ＶＤに基づき各種の制御信号群、並びに各画素の輝度レベルを例えば８ビットの輝度階調で指す画素データＰＤの系列を生成してデータドライバ７３に供給する。

走査ドライバ７２は、駆動制御部７４から供給されたタイミング信号に基づき、水平走査パルスを表示パネル７１の水平走査ラインＳ１～Ｓｍの各々に順次印加する。

データドライバ７３は、例えばＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等の半導体装置に形成されている。データドライバ７３は、駆動制御部７４から供給された画素データＰＤを１水平走査ライン分、つまりｎ個毎に、各画素データＰＤに対応した階調電圧を有する階調電圧信号Ｇ１～Ｇｎに変換する。そして、データドライバ７３は、当該階調電圧信号Ｇ１～Ｇｎを表示パネル７１のデータ線Ｄ１～Ｄｎに印加する。なお、走査ドライバ７２又はデータドライバ７３は、回路の一部又は全てが表示パネルと一体形成されてもよい。またデータドライバ７３は、複数個のＬＳＩで構成されてもよい。

図１１は、データドライバ７３の内部構成を示すブロック図である。

図１１に示すように、データドライバ７３は、シフトレジスタ６００、データレジスタラッチ回路７００、レベルシフト回路８００、レベル電圧発生回路５００、デコーダ回路９００、及び出力増幅回路２０００を含む。また図１０の駆動制御部７４から供給される制御信号や映像デジタル信号を受けて、ドライバ内部で必要なクロック信号や制御信号を生成し、映像デジタル信号とのタイミング調整を行った信号群を出力するインターフェイス回路（不図示）も含む。図１１では、説明の便宜上、インターフェイス回路の詳細は省略する。なお電源電圧は、シフトレジスタ６００、データレジスタラッチ回路７００には基準電源電圧ＶＧＮＤ及び正極低位電源電圧ＶＣＣＨが少なくとも供給され、負極側信号が生成されるブロックには、負極低位電源電圧ＶＣＣＬも供給される。レベルシフト回路８００、レベル電圧発生回路５００、デコーダ回路９００、及び出力増幅回路２０００には、少なくとも基準電源電圧ＶＧＮＤ、正極高位電源電圧ＶＤＤＨ及び負極高位電源電圧ＶＤＤＬが供給される。

シフトレジスタ６００は、スタートパルスに応じて、クロック信号ＣＬＫに同期してラッチの選択を行う為の複数のラッチタイミング信号を生成し、データレジスタラッチ回路７００に供給する。

データレジスタラッチ回路７００は、映像デジタル信号、極性反転信号（ＰＯＬ）、タイミング制御信号等を受けて、シフトレジスタ６００から供給されたラッチタイミング信号の各々に基づき、映像デジタル信号を所定個毎に取り込み、該所定個の映像デジタル信号をラッチタイミングでレベルシフト回路８００に供給する。

なおデータレジスタラッチ回路７００は、極性反転信号（ＰＯＬ）に基づき、正極又は負極に対応したレベルシフタ８０Ｐ又は８０Ｎへ映像デジタル信号を選択出力する。

レベルシフト回路８００は、正極用レベルシフタ８０Ｐと負極用レベルシフタ８０Ｎを備える。正極用レベルシフタ８０Ｐは、低振幅（ＶＧＮＤ／ＶＣＣＨ）の映像デジタル信号をアナログ電圧振幅（ＶＧＮＤ／ＶＤＤＨ）の正極映像デジタル信号に変換する。負極用レベルシフタ８０Ｎは、低振幅（ＶＧＮＤ／ＶＣＣＬ）の映像デジタル信号をアナログ電圧振幅（ＶＧＮＤ／ＶＤＤＬ）の負極映像デジタル信号に変換する。データレジスタラッチ回路７００から供給された所定個の映像デジタルデータ信号は、極性反転信号（ＰＯＬ）に応じて、正極用レベルシフタ８０Ｐ又は負極用レベルシフタ８０Ｎに送られ、極性毎に対応するアナログ電圧振幅に拡幅され、正極デコーダ９０Ｐ又は負極デコーダ９０Ｎへ送られる。

デコーダ回路９００は、２出力毎に正極デコーダ９０Ｐと負極デコーダ９０Ｎの組で構成される。なおデコーダ回路９００内の極性毎のデコーダ９０Ｐ、９０Ｎの並び順は変更可能である。

レベル電圧発生回路５００は、互いに電圧値が異なる複数のレベル電圧を正極用と負極用を生成し、デコーダ９０Ｐ、９０Ｎへそれぞれ供給する。

デコーダ回路９００は、正極デコーダ９０Ｐと負極デコーダ９０Ｎの組の２出力を単位として、レベルシフト処理後の映像デジタル信号に対応したレベル電圧を、上記した複数のレベル電圧の中から選択し、極性毎に選択したレベル電圧を出力増幅回路２０００に供給する。

出力増幅回路２０００は、例えば図９の出力回路２００で構成される。出力増幅回路２０００は、極性反転信号（ＰＯＬ）とスイッチ制御信号群を受け、デコーダ回路９００で選択された極性毎のレベル電圧をそれぞれ演算増幅して、極性反転信号（ＰＯＬ）に応じてデータドライバの２つの出力端子毎に、一方に正極電圧信号（Ｖｐ）、他方に負極電圧信号（Ｖｎ）を出力する。なお出力増幅回路２０００では、極性反転信号（ＰＯＬ）に応じて、例えば図９の出力回路２００の制御信号Ｓ１２～Ｓ１４、Ｓ２２～Ｓ２４、Ｓ３２～Ｓ３４、Ｓ４２～Ｓ４４が制御され、スイッチ１２～１４、２２～２４、３２～３４、４２～４４各々のオン、オフが制御される。なお図１０の各制御信号を生成する制御部２０１は、出力増幅回路２０００の複数の出力回路２００に対して共通に設けてもよい。

図１１のデータドライバのブロック図において、アナログ電圧振幅の電圧範囲を有するブロックは、レベルシフト回路８００、デコーダ回路９００、出力増幅回路２０００とレベル電圧発生回路５００である。

またレベル電圧発生回路５００は、正極アナログ電圧範囲（ＶＧＮＤ～ＶＤＤＨ）と負極アナログ電圧範囲（ＶＧＮＤ～ＶＤＤＬ）とに分けて構成することができる。出力増幅回路２０００も正極アナログ電圧範囲（ＶＧＮＤ～ＶＤＤＨ）と負極アナログ電圧範囲（ＶＧＮＤ～ＶＤＤＬ）のそれぞれの耐圧の素子で構成することができる。

すなわち、図１１のデータドライバは、出力端子へは負極電圧信号と正極電圧信号のＶＤＤＬ～ＶＤＤＨの電圧範囲の液晶駆動電圧信号が出力されるが、データドライバを構成する素子は、液晶駆動電圧範囲の約２分の１の正極アナログ電圧範囲（ＶＧＮＤ～ＶＤＤＨ）又は負極アナログ電圧範囲（ＶＧＮＤ～ＶＤＤＬ）で動作可能な低耐圧ＶＤＤＴの素子で構成することができる。低耐圧ＶＤＤＴのトランジスタの場合、例えば、ゲート絶縁膜を薄くすることができ、そのトランジスタで構成する出力回路を省面積で実現できるようになる。また耐圧が下がることで、素子間隔も狭くできる。このように図１１のデータドライバは、省面積で構成できるため、低価格化が可能になる。

１０Ａ 正極電圧信号供給回路
１１、２１ 出力選択スイッチ
１２～１４、２２～２４ スイッチ
２０Ａ 負極電圧信号供給回路
５０、６０ 電圧フォロワ回路
７３ データドライバ
１００、２００ 出力回路
４００ 表示装置

Claims (15)

1. 基準電源電圧よりも高電圧の正極電圧信号を第１のノードに供給、又は前記正極電圧信号の前記第１のノードへの供給を遮断する正極電圧信号供給回路と、
   前記基準電源電圧よりも低電圧の負極電圧信号を第２のノードに供給、又は前記負極電圧信号の前記第２のノードへの供給を遮断する負極電圧信号供給回路と、
   第１の出力端子と、
   ソースが前記第１のノードに接続され、ドレインが前記第１の出力端子に接続された第１のＰチャネル型トランジスタスイッチで構成されており、オン状態時に前記第１の出力端子と前記第１のノードとを接続し、オフ状態時には前記第１の出力端子と前記第１のノードとの接続を遮断する第１のスイッチと、
   ソースが前記第２のノードに接続され、ドレインが前記第１の出力端子に接続された第１のＮチャネル型トランジスタスイッチで構成されており、オン状態時に前記第１の出力端子と前記第２のノードとを接続し、オフ状態時には前記第１の出力端子と前記第２のノードとの接続を遮断する第２のスイッチと、
   オン状態時に前記第１のノードに前記基準電源電圧を印加し、オフ状態時には前記第１のノードへの前記基準電源電圧の印加を停止する第３のスイッチと、
   オン状態時に前記第２のノードに前記基準電源電圧を印加し、オフ状態時には前記第２のノードへの前記基準電源電圧の印加を停止する第４のスイッチと、
   前記第１のスイッチ及び前記第１のノード間に接続されており、前記第１のスイッチのオン状態を制御する第１の電圧フォロワ回路と、
   前記第２のスイッチ及び前記第２のノード間に接続され、前記第２のスイッチのオン状態を制御する第２の電圧フォロワ回路と、
   活性時に前記第１のスイッチのオフ状態を制御する第１の制御手段と、
   活性時に前記第２のスイッチのオフ状態を制御する第２の制御手段と、を有し、
   前記第１の電圧フォロワ回路は、前記第１のスイッチのソース及びゲート間に接続されている第１の負荷素子と、前記第１のスイッチのゲート及び前記第１の負荷素子に一端が接続されており前記第１の負荷素子に流す電流を生成する第１の電流源とで構成され、前記第１のノードに供給された前記正極電圧信号の電圧を負側に所定の電圧差だけシフトした電圧を前記第１のスイッチのゲートに供給し、
   前記第２の電圧フォロワ回路は、前記第２のスイッチのソース及びゲート間に接続されている第２の負荷素子と、前記第２のスイッチのゲート及び前記第２の負荷素子に一端が接続されており前記第２の負荷素子に流す電流を生成する第２の電流源とで構成され、前記第２のノードに供給された前記負極電圧信号の電圧を正側に所定の電圧差だけシフトした電圧を前記第２のスイッチのゲートに供給することを特徴とする出力回路。
2. 前記第１の制御手段は、前記第３のスイッチのオン状態の制御と連係して活性化制御され、活性時に前記第１のスイッチのゲートに前記基準電源電圧を供給することで前記第１のスイッチをオフ状態に制御し、
   前記第２の制御手段は、前記第４のスイッチをオン状態の制御と連係して活性化制御され、活性時に前記第２のスイッチのゲートに前記基準電源電圧を供給することで前記第２のスイッチをオフ状態に制御することを特徴とする請求項１に記載の出力回路。
3. 前記第１の電流源は、前記第１のスイッチのソースから前記第１の負荷素子を介して前記第１のスイッチのゲートへ流れるシンク電流を生成し、
   前記第２の電流源は、前記第２のスイッチのゲートから前記第２の負荷素子を介して前記第２のスイッチのソースへ流れるソース電流を生成し、
   前記第１の電圧フォロワ回路は、前記第１のスイッチのソースに一端が接続され、前記第１のスイッチのソースへ流れる前記第１の電流源と同一の電流値を有するソース電流を生成する第３の電流源を更に含み、
   前記第２の電圧フォロワ回路は、前記第２のスイッチのソースに一端が接続され、前記第２のスイッチのソースから流れる前記第２の電流源と同一電流値を有するシンク電流を生成する第４の電流源を更に含むことを特徴とする請求項１又は２に記載の出力回路。
4. 前記第１の負荷素子は、夫々が同一の導電型で有り且つダイオード接続されたＮ（Ｎ≧２）個のトランジスタからなる第１のダイオード接続トランジスタ群を含み、
   前記第２の負荷素子は、夫々が同一の導電型で有り且つダイオード接続されたＭ（Ｍ≧２）個のトランジスタからなる第２のダイオード接続トランジスタ群を含むことを特徴とする請求項１～３のいずれか１に記載の出力回路。
5. 前記第１の電圧フォロワ回路は、前記Ｎ個のトランジスタ各々の活性化及び非活性化を個別に制御し、活性化させたトランジスタの数に応じて前記第１のスイッチのゲート及びソース間に設定される前記所定の電圧差を調整する第１の電圧差調整手段を更に含み、
   前記第２の電圧フォロワ回路は、前記Ｍ個のトランジスタ各々の活性化及び非活性化を個別に制御し、活性化させたトランジスタの数に応じて前記第２のスイッチのゲート及びソース間に設定される前記所定の電圧差を調整する第２の電圧差調整手段を更に含むことを特徴とする請求項４に記載の出力回路。
6. 前記第１の負荷素子は、前記第１のスイッチのゲート及びソース間に接続されたＮ個（Ｎ≧２）の抵抗素子からなる第１の抵抗素子群を含み、
   前記第２の負荷素子は、前記第２のスイッチのゲート及びソース間に接続されたＭ個（Ｍ≧２）の抵抗素子からなる第２の抵抗素子群を含むことを特徴とする請求項１～３のいずれか１に記載の出力回路。
7. 前記第１の電圧フォロワ回路は、前記第１の抵抗素子群の各抵抗素子の活性化及び非活性化を個別に制御し、活性化させた抵抗素子の数に応じて前記第１のスイッチのゲート及びソース間に設定される前記所定の電圧差を調整する第１の電圧差調整手段を更に含み、
   前記第２の電圧フォロワ回路は、前記第２の抵抗素子群の各抵抗素子の活性化及び非活性化を個別に制御し、活性化された抵抗素子の数に応じて前記第２のスイッチのゲート及びソースの間に設定される前記所定の電圧差を調整する第２の電圧差調整手段を更に含むことを特徴とする請求項６に記載の出力回路。
8. 前記正極電圧信号及び前記負極電圧信号を所定のタイミングで切替えて前記第１の出力端子から出力するように前記正極電圧信号供給回路、前記負極電圧信号供給回路、前記第３及び第４のスイッチ、前記第１及び第２の制御手段を連動して制御する制御部を含むことを特徴とする請求項１～７のいずれか１に記載の出力回路。
9. 前記制御部は、
   前記正極電圧信号を前記第１の出力端子から出力させる場合には、前記第３のスイッチをオフ状態、前記第４のスイッチをオン状態、前記第１の制御手段を非活性状態、前記第２の制御手段を活性状態に制御すると共に、前記正極電圧信号を前記第１のノードに供給させるように前記正極電圧信号供給回路を制御し且つ前記負極電圧信号の前記第２のノードへの供給を遮断させるように前記負極電圧信号供給回路を制御し、
   前記負極電圧信号を前記第１の出力端子から出力させる場合には、前記第３のスイッチをオン状態、前記第４のスイッチをオフ状態、前記第１の制御手段を活性状態、前記第２の制御手段を非活性状態に制御すると共に、前記負極電圧信号を前記第２のノードに供給させるように前記負極電圧信号供給回路を制御し且つ前記正極電圧信号の前記第１のノードへの供給を遮断させるように前記正極電圧信号供給回路を制御することを特徴とする請求項８に記載の出力回路。
10. 前記制御部は、制御期間として、前記負極電圧信号から前記正極電圧信号に出力を切替えるための第１の期間と、前記正極電圧信号を前記第１の出力端子から出力させる第２の期間と、前記正極電圧信号から前記負極電圧信号に出力を切替えるための第３の期間と、前記負極電圧信号を前記第１の出力端子から出力させる第４の期間と、を設け、
    前記第１及び第３の期間では、前記正極電圧信号供給回路による前記正極電圧信号の供給を遮断させると共に前記負極電圧信号供給回路による前記負極電圧信号の供給を遮断させ、且つ前記第３及び第４のスイッチを共にオン状態に制御し、前記第１及び第２の制御手段により前記第１及び第２のスイッチの少なくとも一方をオン状態に制御することで、前記基準電源電圧を前記第１及び第２のノードと、前記第１の出力端子に供給し、
    前記第２の期間では、前記負極電圧信号供給回路による前記負極電圧信号の供給を遮断させると共に、前記正極電圧信号供給回路により前記正極電圧信号を前記第１のノードに供給させ、且つ前記第３のスイッチをオフ状態、前記第４のスイッチをオン状態、前記第１の制御手段を非活性状態及び前記第２の制御手段を活性状態に制御することで、前記正極電圧信号を前記第１のスイッチを介して前記第１の出力端子に供給すると共に、前記基準電源電圧を前記第４のスイッチを介して前記第２のノードに供給し、
    前記第４の期間では、前記正極電圧信号供給回路による前記正極電圧信号の供給を遮断させると共に、前記負極電圧信号供給回路により前記負極電圧信号を前記第２のノードに供給させ、且つ前記第３のスイッチをオン状態、前記第４のスイッチをオフ状態、前記第１の制御手段を活性状態及び前記第２の制御手段を非活性状態に制御することで、前記負極電圧信号を前記第２のスイッチを介して前記第１の出力端子に供給すると共に、前記基準電源電圧を前記第３のスイッチを介して前記第１のノードに供給することを特徴とする請求項８又は９に記載の出力回路。
11. 第２の出力端子と、
    第３及び第４のノードと、
    オン状態時に前記第２の出力端子と前記第３のノードとを接続し、オフ状態時には前記第２の出力端子と前記第３のノードとの接続を遮断する第５のスイッチと、
    オン状態時に前記第２の出力端子と前記第４のノードとを接続し、オフ状態時には前記第２の出力端子と前記第４のノードとの接続を遮断する第６のスイッチと、
    オン状態時に前記第３のノードに前記基準電源電圧を印加し、オフ状態時には前記第３のノードへの前記基準電源電圧の印加を停止する第７のスイッチと、
    オン状態時に前記第４のノードに前記基準電源電圧を印加し、オフ状態時には前記第４のノードへの前記基準電源電圧の印加を停止する第８のスイッチと、
    前記第５のスイッチ及び前記第３のノード間に接続され、前記第５のスイッチのオン状態を制御する第３の電圧フォロワ回路と、
    前記第６のスイッチ及び前記第４のノード間に接続され、前記第６のスイッチのオン状態を制御する第４の電圧フォロワ回路と、
    前記第５のスイッチのオフ状態を制御する第３の制御手段と、
    前記第６のスイッチのオフ状態を制御する第４の制御手段と、を更に備え、
    前記正極電圧信号供給回路は、前記第１のノード又は前記第３のノードへの前記正極電圧信号の供給又は遮断を制御し、
    前記負極電圧信号供給回路は、前記第２のノード又は前記第４のノードへの前記負極電圧信号の供給又は遮断を制御し、
    前記第５のスイッチは、ソースが前記第３のノードに接続され、ドレインが前記第２の出力端子に接続された第２のＰチャネル型トランジスタスイッチで構成され、
    前記第６のスイッチは、ソースが前記第４のノードに接続され、ドレインが前記第２の出力端子に接続された第２のＮチャネル型トランジスタスイッチで構成され、
    前記第３の電圧フォロワ回路は、前記第５のスイッチのソース及びゲート間に接続されている第３の負荷素子と、前記第５のスイッチのゲート及び前記第３の負荷素子に一端が接続されており前記第３の負荷素子に流す電流を生成する第３の電流源とで構成され、前記第３のノードに供給された前記正極電圧信号の電圧を負側に所定の電圧差だけシフトした電圧を前記第５のスイッチのゲートに供給し、
    前記第４の電圧フォロワ回路は、前記第６のスイッチのソース及びゲート間に接続されている第４の負荷素子と、前記第６のスイッチのゲート及び前記第４の負荷素子に一端が接続されており前記第４の負荷素子に流す電流を生成する第４の電流源とで構成され、前記第４のノードに供給された前記負極電圧信号の電圧を正側に所定の電圧差だけシフトした電圧を前記第６のスイッチのゲートに供給することを特徴とする請求項１～７のいずれか１に記載の出力回路。
12. 前記正極電圧信号又は前記負極電圧信号の一方を前記第１の出力端子から出力し、前記正極電圧信号又は前記負極電圧信号の他方を前記第２の出力端子から出力するとともに、前記第１の出力端子及び前記第２の出力端子から出力する電圧極性を所定のタイミングで切替えるように、前記第３、第４、第７及び第８のスイッチ、前記正極電圧信号供給回路及び前記負極電圧信号供給回路、前記第１～第４の制御手段を連動して制御する制御部を含むことを特徴とする請求項１１に記載の出力回路。
13. 前記制御部は、
    前記正極電圧信号を前記第１の出力端子から出力させ、前記負極電圧信号を前記第２の出力端子から出力させる場合には、前記第３及び第８のスイッチをオフ状態、前記第４及び第７のスイッチをオン状態、前記第１及び第４の制御手段を非活性状態、前記第２及び第３の制御手段を活性状態に制御すると共に、前記正極電圧信号を前記第１のノードに供給させるように前記正極電圧信号供給回路を制御し且つ前記負極電圧信号を前記第４のノードへ供給させるように前記負極電圧信号供給回路を制御し、
    前記負極電圧信号を前記第１の出力端子から出力させ、前記正極電圧信号を前記第２の出力端子から出力させる場合には、前記第３及び第８のスイッチをオン状態、前記第４及び第７のスイッチをオフ状態、前記第１及び第４の制御手段を活性状態、前記第２及び第３の制御手段を非活性状態に制御すると共に、前記負極電圧信号を前記第２のノードに供給させるように前記負極電圧信号供給回路を制御し且つ前記正極電圧信号を前記第３のノードへ供給させるように前記正極電圧信号供給回路を制御することを特徴とする請求項１２に記載の出力回路。
14. 請求項１～１３のいずれか１に記載の出力回路を複数含み、液晶表示パネルの複数のデータ線を駆動する為の正極性又は負極性の電圧値を有する複数の階調電圧信号を複数の前記出力回路から出力することを特徴とするデータドライバ。
15. 請求項１～１３のいずれか１に記載の出力回路を複数含み、複数の前記出力回路から正極性又は負極性の電圧値を有する複数の階調電圧信号を出力するデータドライバと、
    前記複数の階調電圧信号を受ける複数のデータ線を有する液晶表示パネルと、を有することを特徴とする表示装置。

Images