JP7570037B2 - フォトセンサ及び距離測定システム - Google Patents

フォトセンサ及び距離測定システム Download PDF

Info

Publication number
JP7570037B2
JP7570037B2 JP2021572728A JP2021572728A JP7570037B2 JP 7570037 B2 JP7570037 B2 JP 7570037B2 JP 2021572728 A JP2021572728 A JP 2021572728A JP 2021572728 A JP2021572728 A JP 2021572728A JP 7570037 B2 JP7570037 B2 JP 7570037B2
Authority
JP
Japan
Prior art keywords
photosensor
semiconductor layer
main surface
semiconductor substrate
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021572728A
Other languages
English (en)
Other versions
JPWO2021149650A1 (ja
JPWO2021149650A5 (ja
Inventor
暁登 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2021149650A1 publication Critical patent/JPWO2021149650A1/ja
Publication of JPWO2021149650A5 publication Critical patent/JPWO2021149650A5/ja
Application granted granted Critical
Publication of JP7570037B2 publication Critical patent/JP7570037B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H10F39/8027—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
    • H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
    • H10F30/225—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Description

本開示は、フォトセンサ及び距離測定システムに関する。
近年、通信、車載用途、監視、化学、バイオ、医療及び放射線検出等の分野において、高感度なフォトセンサ（光検出器）が利用されている。高感度化の手段の一つとして、アバランシェフォトダイオード（Ａｖａｌａｎｃｈｅ Ｐｈｏｔｏ Ｄｉｏｄｅ：以下、ＡＰＤとも呼ぶ。）が用いられる。ＡＰＤは、光電変換層に入射された光が光電変換されて発生した信号電荷を、アバランシェ降伏を用いて増倍することにより、入射光の検出感度を高めるフォトダイオードである。ＡＰＤを用いることにより、わずかなフォトン（光子）の数でも検出感度を高めることができる。
例えば、以下の特許文献１には、アレイ状に配置された複数のＡＰＤと、互いに隣り合うＡＰＤの間に配置されたトレンチと、を備えるフォトセンサが開示されている。このフォトセンサのように、ＡＰＤ間をトレンチで分離することで、ＡＰＤ間の混色を低減できる。
国際公開第２０１８／１７４０９０号
しかしながら、特許文献１のようにＡＰＤ間をトレンチで分離する場合、トレンチ表面での欠陥の不活性化のために、トレンチ表面及びトレンチ側面を非空乏化するための保護層（例えば不活性層）を設けることが必要であり、かつ、保護層での電界集中を防ぐため、電界緩和層を設けることが必要となる。この場合、トレンチ、保護層、電界緩和層は光感度がないため、フォトセンサの開口率が低下し、フォトセンサを高感度化することが困難になる。
本開示は、フォトセンサの開口率を低下させずにトレンチを形成することで、フォトセンサ等の高感度化と混色防止とを両立することを目的とする。
本開示のフォトセンサは、ＡＰＤ（アバランシェフォトダイオード）を有するＡＰＤ領域であって第１の半導体基板に形成された複数の前記ＡＰＤ領域と、前記第１の半導体基板内にて、互いに隣り合う前記ＡＰＤ領域の間に形成された分離領域と、を備え、前記第１の半導体基板は、前記第１の半導体基板の両主面のうちの１つである第１主面と、前記第１主面と反対側の第２主面と、を有し、前記ＡＰＤは、前記第１主面に接する第１導電型の第１半導体層と、前記第１半導体層に対して前記第２主面側に配置され前記第１導電型とは反対の導電型である第２導電型の第２半導体層と、によって構成され、前記分離領域は、前記第１主面側に設けられた前記第１導電型又は前記第２導電型の第３半導体層と、前記第３半導体層よりも前記第２主面側に設けられたトレンチと、を有し、前記トレンチの一方端は前記第２主面に接しており、前記トレンチの他方端は前記第１主面に接しておらず、前記トレンチの他方端と前記第１主面との間は、少なくとも一部が空乏化している。
本開示の距離測定システムは、上記フォトセンサを有する受光部と、測定対象物に向けて発光する発光部と、前記受光部及び前記発光部を制御する制御部と、前記測定対象物で反射した反射光に対応する信号を前記受光部から受け、前記測定対象物までの距離を算出する演算部と、を備える。
本開示によれば、フォトセンサ等の高感度化と混色防止とを両立することができる。
図１は、実施の形態１に係るフォトセンサの部分的なレイアウト構成を示す平面図である。 図２Ａは、実施の形態１に係るフォトセンサを図１に示すＩＩＡ－ＩＩＡ線から見た場合の断面図である。 図２Ｂは、実施の形態１に係るフォトセンサの他の例を示す断面図である。 図３は、実施の形態１の変形例１に係るフォトセンサの断面図である。 図４は、実施の形態１の変形例２に係るフォトセンサの断面図である。 図５は、フォトセンサに発生する電界ベクトルを示す模式図である。 図６は、実施の形態１の変形例３に係るフォトセンサのレイアウト構成を示す平面図である。 図７は、実施の形態２に係るフォトセンサの画素回路を示すブロック構成図である。 図８は、図７に示す画素回路の動作を示すタイミングチャートである。 図９は、実施の形態２に係るフォトセンサの画素回路の他の例を示すブロック構成図である。 図１０は、実施の形態２に係るフォトセンサのレイアウト構成を示す平面図である。 図１１は、実施の形態２に係るフォトセンサを図１０に示すＸＩ－ＸＩ線から見た場合の断面図である。 図１２は、実施の形態２に係るフォトセンサの他の例を示す断面図である。 図１３は、実施の形態２の変形例１に係るフォトセンサのレイアウト構成を示す平面図である。 図１４は、実施の形態２の変形例１に係るフォトセンサを図１３に示すＸＩＶ－ＸＩＶ線から見た場合の断面図である。 図１５は、実施の形態２の変形例１に係るフォトセンサを図１３に示すＸＶ－ＸＶ線から見た場合の断面図である。 図１６は、実施の形態２の変形例２に係るフォトセンサの断面図である。 図１７は、実施の形態２の変形例３に係るフォトセンサのレイアウト構成を示す平面図である。 図１８は、実施の形態２の変形例３に係るフォトセンサを図１７に示すＸＶＩＩＩ－ＸＶＩＩＩ線から見た場合の断面図である。 図１９は、実施の形態２の変形例３に係るフォトセンサを示す断面図である。 図２０は、実施の形態３に係るフォトセンサのレイアウト構成を示す平面図である。 図２１は、実施の形態３に係るフォトセンサを図２０に示すＸＸＩ－ＸＸＩ線から見た場合の断面図である。 図２２は、フォトセンサを備える距離測定システムを示すブロック構成である。
以下、実施の形態について、図面を参照しながら具体的に説明する。なお、以下で説明する実施の形態は、いずれも本開示の一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態などは、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、本開示の一形態に係る実現形態を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。本開示の実現形態は、現行の独立請求項に限定されるものではなく、他の独立請求項によっても表現され得る。
なお、各図は模式図であり、必ずしも厳密に図示されたものではない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化される場合がある。
なお、以下の実施の形態では、半導体基板を基準として第１主面が設けられた側を「下方」あるいは「表面」とし、第２主面が設けられた側を「上方」あるいは「裏面」とする。また、「水平方向」は第１主面及び第２主面に平行な方向を指し、「深さ方向」は第１主面及び第２主面に垂直な方向を指す。また、「上方」及び「下方」という用語は、２つの構成要素が互いに間隔を空けて配置されて２つの構成要素の間に別の構成要素が介在する場合だけでなく、２つの構成要素が互いに接する場合にも用いている。
また、以下の実施の形態において、「平面視」とは、光電変換層の受光面の法線方向の上方から見ることをいう。
また、以下の実施の形態において、「不純物濃度」とは、実効的な不純物濃度を指し、同じ領域に異なる導電型の不純物の両者が存在する場合には、その差分を指す。
（実施の形態１）
［１－１．フォトセンサの構成］
実施の形態１に係るフォトセンサについて、図１～図２Ｂを参照しながら説明する。
図１は、実施の形態１に係るフォトセンサ１００の部分的なレイアウト構成を示す平面図である。図２Ａは、フォトセンサ１００を図１に示すＩＩＡ－ＩＩＡ線から見た場合の断面図である。なお、図１は、フォトセンサ１００を図２Ａに示すＩ－Ｉ線から見た場合の平面図である。
フォトセンサ１００は、複数のＡＰＤ（アバランシェフォトダイオード）１が行列状に配置されたフォトダイオードアレイを有している。フォトセンサ１００は、ＡＰＤ１を有するＡＰＤ領域１０を複数備え、各ＡＰＤ領域１０は、格子状の分離領域２０によって電気的又は物理的に分離されている。分離領域２０は、ＡＰＤ領域１０とオーバーラップする部分があっても構わない。このようにフォトセンサ１００は、行列状に形成された複数のＡＰＤ領域１０と、互いに隣り合うＡＰＤ領域１０の間に形成された分離領域２０と、を備えている。本明細書では明示しないが、ＡＰＤ領域１０は千鳥状、ハニカム状でもよく、ＡＰＤ１の形状も四角形のみではなく三角形などの多角形や円形でも良い。
図２Ａに示すように、フォトセンサ１００は、第１の半導体基板１０１と、第１の半導体基板１０１の上方に設けられた光学層１０２と、第１の半導体基板１０１の下方に設けられた配線層１０３とを有している。ＡＰＤ領域１０及び分離領域２０のそれぞれは、第１の半導体基板１０１に形成されている。
ここで、第１の半導体基板１０１の両主面のうち、配線層１０３側の主面を第１主面Ｓ１とし、第１主面Ｓ１と対向する主面、すなわち第１主面Ｓ１と反対側の主面を第２主面Ｓ２とする。
第１の半導体基板１０１には、第１導電型を有する第１半導体層２０１と、第１半導体層２０１の上に設けられ第１導電型と異なる極性（反対の導電型）の第２導電型を有する第２半導体層２０２と、第２導電型の第４半導体層２０４と、が設けられている。第１半導体層２０１は、第１主面Ｓ１に接しており、第２半導体層２０２は、第１半導体層２０１に対して第２主面Ｓ２側に配置されている。ＡＰＤ１は、上記の第１半導体層２０１と上記の第２半導体層２０２とによって構成されている。第４半導体層２０４は、第１の半導体基板１０１の全面に形成され、ＡＰＤ領域１０においては、第２半導体層２０２と接し、第２半導体層２０２より第２主面Ｓ２側に位置している。
例えば、第１導電型はＮ型、第２導電型はＰ型であるが、上記の逆でもよく、すなわち、第１導電型をＰ型とし、第２導電型をＮ型としてもよい。
第１半導体層２０１及び第２半導体層２０２の界面の近傍には、光電変換で発生した電荷をアバランシェ増倍により増倍する増倍領域３０１が形成される。
分離領域２０は、第１半導体層２０１及び第２半導体層２０２とは異なる第３半導体層２０３と、第３半導体層２０３よりも第２主面Ｓ２側に設けられたトレンチ２０７と、を有している。
トレンチ２０７は、平面視において格子状の形状をしている。また、トレンチ２０７は、図２Ａに示す断面図において壁板状の形状をしており、上下方向に延びるように形成されている。上下方向に延びるトレンチ２０７の一方端２０７ａは、第２主面Ｓ２に接しており、トレンチ２０７の他方端２０７ｂは、第１主面Ｓ１に接していない。具体的には、トレンチ２０７は、分離領域２０を上下方向に貫通しておらず、トレンチ２０７の他方端２０７ｂは、第２半導体層２０２と第１半導体層２０１との界面よりも第２主面Ｓ２側に位置している。トレンチ２０７の他方端２０７ｂと第１主面Ｓ１との間は、少なくとも一部が空乏化している。
トレンチ２０７は、入射光を反射する材料であることが望ましい。この場合、入射光が、光入射した画素以外の画素で光電変換されることを抑制することができ、隣り合うＡＰＤ１間の混色を低減することができる。これにより、フォトセンサ１００の感度を向上することができる。
第１の半導体基板１０１における分離領域２０の第１主面Ｓ１側には、第３半導体層２０３が設けられている。第３半導体層２０３は、第１導電型であってもよいし、第２導電型であってもよい。第３半導体層２０３は、第１主面Ｓ１において、少なくとも一部が空乏化しており、隣接するＡＰＤ１間は空乏層により、電気的に分離される。第３半導体層２０３の配される第１主面Ｓ１側には、トレンチを形成せず、第１主面Ｓ１上にはコンタクトも形成しない。したがって、第１主面Ｓ１のうち、分離領域２０が占める分離領域面２１は、トレンチ及びコンタクトと接していない。
第１の半導体基板１０１における分離領域２０の第２主面Ｓ２側には、トレンチ２０７と、トレンチ２０７を囲むように形成された第１保護層２１１と、第２主面Ｓ２に接するように形成された第２保護層２１２とが設けられている。
第１保護層２１１は、トレンチ２０７の側面２０７ｃ及び他方端２０７ｂを覆うように形成されている。第２保護層２１２は、第２半導体層２０２の上方に設けられた第４半導体層２０４上に配置され、第１保護層２１１と接続されている。第１保護層２１１及び第２保護層２１２は、第２半導体層２０２よりも第２主面Ｓ２側に位置している。第２保護層２１２は、第２半導体層２０２に対して平行に形成されている。第４半導体層２０４の不純物濃度は、第２半導体層２０２の不純物濃度よりも低い。
配線層１０３には、表面側の電極である第１コンタクト４０１が設けられている。このフォトセンサ１００では、第１電源（図示せず）から第１コンタクト４０１を介して第１半導体層２０１に電圧が印加され、第２電源（図示せず）から第２コンタクト４０２を介して、第１保護層２１１、第２保護層２１２に電圧が印加され、さらに第４半導体層２０４を介して、第２半導体層２０２に電圧が印加される。ここで、「電圧が印可される」とは、電極の電圧と、半導体層との電圧が一致していることを指すわけではなく、例えば、第４半導体層２０４が空乏化する場合には、第２半導体層２０２の電圧は、第４半導体層２０４内の電圧降下分を差し引いたものになる。
第２コンタクト４０２の一例としては、第２主面Ｓ２に接するように、電気伝導度の高い材料を用い、配線及びコンタクトを形成する。この場合には、ＡＰＤ１への入射光が遮られないよう、配線は分離領域２０内に形成することが好ましい。また、第２コンタクト４０２の別の一例として、後述する第３保護層５０１を電気伝導度が高く、かつ、光透過率の高い材料としてもよい。また、第２コンタクトを第１の半導体基板外には設けず、第１保護層２１１及び第２保護層２１２を第２コンタクト４０２として利用しても良い。この場合には、第２電源による電圧を印加するための引出電極を第１の半導体基板１０１の第１主面Ｓ１側のフォトセンサ１００を配していない領域（例えば後述の周辺回路、すなわち垂直走査回路６１、水平走査回路６２、読み出し回路６３、が配置される領域など）に形成し、第１の半導体基板１０１を介して第２主面Ｓ２側に電圧を加えてもよい。
光学層１０２には、第３保護層５０１及びレンズ５０２が設けられている。第３保護層５０１の少なくとも一部及びレンズ５０２は、光透過率が高い材料であることが望ましい。第３保護層５０１は、第１の半導体基板１０１の第２主面Ｓ２からの暗電流が低減できるように、第１の半導体基板１０１と仕事関数の異なる材料によって形成されてもよい。また、第３保護層５０１は、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）などの透明電極を用いて、裏面電圧を印加するように構成されてもよい。また、第３保護層５０１は、複数の層を含んでいてもよい。また、第３保護層５０１には、光導波路などが形成されてもよい。また、光学層１０２における分離領域２０に光透過率の低い材料を格子状に配置してもよい。この場合、光透過率の低い材料によって、斜め入射光が隣接画素に入射することを抑制できる。これにより、隣り合うＡＰＤ１間の混色を低減できる。
なお、上記のフォトセンサ１００は、裏面照射型であり、光学層１０２が第１の半導体基板１０１の第２主面Ｓ２側に設けられ、第２主面Ｓ２側に光が照射される構成となっている。ただしその構成に限られず、フォトセンサ１００は、光学層が配線層１０３の下方に設けられ、第１主面Ｓ１側に光が照射される構成であってもよい。
第３半導体層２０３の第１主面Ｓ１側の少なくとも一部は空乏化し、隣接するＡＰＤ１間はこの空乏層のポテンシャルによって電気的に分離される。言い換えると、隣接する２つのＡＰＤ１について、ＡＰＤ１から第３半導体層２０３にむけて伸びる、２つの空乏層が、互いに接する。この空乏層のポテンシャルにより、隣接したＡＰＤ１間は電気的に分離される。第１主面Ｓ１上を空乏化するので、表面の欠陥を低減することが望ましく、トレンチを形成せず、コンタクトを形成しないことが望ましい。この場合、隣り合うＡＰＤ領域１０の間の分離領域２０を縮小でき、増倍領域３０１を拡大することができる。これにより、フォトセンサ１００の開口率を向上することができる。
一方、第１保護層２１１、第２保護層２１２は、非空乏化することが望ましい。一般的に半導体基板の表面はダングリングボンドや金属汚染などのために、欠陥が多いため、トレンチ２０７の表面、及び、第２主面を、第１保護層２１１、第２保護層２１２、で覆い、非空乏化することで、欠陥に起因する暗電流の発生量を低減することができる。
また、トレンチ２０７、第１保護層２１１、第２保護層２１２は、第１半導体層２０１から、第２半導体層２０２、第４半導体層２０４に向けて伸びる空乏層と接しないことが望ましい。言い換えると、増倍領域（アバランシェ領域）３０１に係る空乏層はトレンチ２０７、第１保護層２１１、第２保護層２１２と接しないことが望ましい。前述のとおり、第１保護層２１１、第２保護層２１２は非空乏化させることが望ましいため、第１半導体層２０１から、第２半導体層２０２、第４半導体層２０４に向けて伸びる空乏層が第１保護層２１１、第２保護層２１２と接すると、第１保護層２１１、第２保護層２１２と接した領域において電界が強くなり、電界分布が不均一になるからである。第２半導体層２０２の不純物濃度が高濃度の場合には、空乏層の上端は、第１半導体層２０１と第２半導体層２０２との接合界面と略一致するので、トレンチ２０７及び第１保護層２１１の下端は、第１半導体層２０１と第２半導体層２０２との接合界面よりも第２主面Ｓ２側に位置することが望ましい。
また、ＡＰＤ１は、第１半導体層２０１と第２半導体層２０２とのＰＮ接合に起因する空乏層によって、第２半導体層２０２を完全に空乏化し、第４半導体層２０４に空乏層を伸ばす、いわゆるリーチスルー型の構成であってもよい。この構成により、第１の半導体基板１０１中で発生した電荷を増倍領域３０１まで電界によってドリフトさせることができ、光感度を高めることができる。
ここで、各半導体層及び各保護層の不純物濃度は、例えば下記に示すとおりである。
第１半導体層２０１：１０１６ｃｍ－３以上１０１９ｃｍ－３以下、
第２半導体層２０２：１０１６ｃｍ－３以上１０１８ｃｍ－３以下、
第３半導体層２０３：１０１６ｃｍ－３以上１０１８ｃｍ－３以下、
第４半導体層２０４：１０１４ｃｍ－３以上１０１７ｃｍ－３以下。
第１保護層２１１：１０１８ｃｍ－３以上１０２０ｃｍ－３以下、
第２保護層２１２：１０１８ｃｍ－３以上１０２０ｃｍ－３以下。
また、分離領域２０における各部位の寸法は、例えば下記に示すとおりである。
トレンチ２０７の幅：０．１μｍ以上１μｍ以下、
第１保護層２１１の厚み：０．１μｍ以上１μｍ以下、
第３半導体層２０３の幅：０．１μｍ以上２μｍ以下。
これらの場合、増倍領域３０１の電界の大きさは２×１０５Ｖ／ｃｍ以上６×１０５Ｖ／ｃｍ以下であり、ブレークダウン電圧は５Ｖ以上２００Ｖ以下である。
また、本実施の形態において、アバランシェ増倍は、リニア増倍及びガイガー増倍の両方を含む。ブレークダウン電圧は、リニア増倍モードとガイガー増倍モードを分ける電圧であり、ＡＰＤ１にかかる電圧がブレークダウン電圧以下の場合にはリニア増倍モードであり、ブレークダウン電圧以上の場合にはガイガー増倍モードになる。特にガイガー増倍モードの場合は、ガイガー増倍を止めるためのクエンチング素子を設けてもよい。この場合のクエンチング素子として、抵抗、容量又はトランジスタ等を用いることができる。図２Ａに示すフォトセンサ１００の場合には、例えば、第１コンタクト４０１を介してクエンチング素子を設ければよい。ただし、本実施の形態におけるリニア増倍モードとは、「ＡＰＤに印加される逆バイアスはブレークダウン電圧以下であるが、インパクトイオン化によって電荷増倍が起こるＡＰＤの動作モード」を指す。また、ガイガー増倍モードとは、「少なくとも一時的に、ＡＰＤにブレークダウン電圧以上の逆バイアスを印加して動作させるＡＰＤの動作モード」を指し、当該技術分野での一般的な用語と同じ意味である。
特に、本開示に係る構成は、イメージセンサ、ＭＰＰＣ（Ｍｕｌｔｉ－Ｐｉｘｅｌ Ｐｈｏｔｏｎ Ｃｏｕｎｔｅｒ）、又はＳＰＡＤ（Ｓｉｎｇｌｅ Ｐｈｏｔｏｎ Ａｖａｌａｎｃｈｅ Ｄｉｏｄｅ）等の素子に利用することができる。
さらに、実施の形態１に係るフォトセンサ１００の他の例について説明する。図２Ｂは、実施の形態１に係るフォトセンサ１００の他の例を示す断面図である。
図２Ｂに示すフォトセンサ１００も、行列状に形成された複数のＡＰＤ領域１０と、互いに隣り合うＡＰＤ領域１０の間に形成された分離領域２０と、を備えている。分離領域２０は、第１主面Ｓ１側に設けられた第３半導体層２０３と、第３半導体層２０３よりも第２主面Ｓ２側に設けられたトレンチ２０７と、を有している。
トレンチ２０７の一方端２０７ａは第２主面Ｓ２に接しており、トレンチ２０７の他方端２０７ｂは第１主面Ｓ１に接していない。具体的には、トレンチ２０７は、トレンチ２０７の他方端２０７ｂが、第１半導体層２０１と第２半導体層２０２との接合界面に位置するように形成されている。トレンチ２０７の側面２０７ｃ及び他方端２０７ｂには、第１保護層２１１が形成されているが、第１保護層２１１の側面に電界緩和層が形成されていない。したがって、図２Ｂに示す例でも、フォトセンサ１００の開口率を高くし、光感度を向上させることが可能である。
ここで、第４半導体層２０４の不純物濃度は第１主面Ｓ１から第２主面Ｓ２に向けて、徐々に増加しても良い。この場合、不純物濃度の勾配によって生じる電界により、電荷が増倍領域３０１にドリフトされ、光感度の向上と混色の低減ができる。ここで、「徐々に増加する」とは、不純物濃度の増加率が一定の場合や、階段関数の場合も含む。
［１－２．実施の形態１の変形例１］
次に、実施の形態１の変形例１に係るフォトセンサ１００Ａについて、図３を参照しながら説明する。
図３は、実施の形態１の変形例１に係るフォトセンサ１００Ａの断面図である。
変形例１に係るフォトセンサ１００Ａは、光散乱層５０３が設けられている点で実施の形態１のフォトセンサ１００と異なっている。
この光散乱層５０３は、第１の半導体基板１０１の第２主面Ｓ２に設けられている。光散乱層５０３は、第１の半導体基板１０１内に設けられていてもよいし、光学層１０２内に設けられていてもよい。変形例１のフォトセンサ１００Ａでは、光散乱層５０３と第１の半導体基板１０１との界面が光入射方向に対して傾いているため、第２主面Ｓ２に対して略垂直な方向から入射した光が、光散乱層５０３と第１の半導体基板１０１の界面で屈折し、第１の半導体基板１０１内では、第１の半導体基板１０１の第２主面Ｓ２に対して傾いた向きで進行するため、光路長が長くなる。これにより、光電変換確率が向上し、光感度が向上する。
なお、光散乱層５０３の材料は、第３保護層５０１の材料と同じであることが望ましい。光散乱層５０３及び第３保護層５０１を同じ材料にすることで、光散乱層５０３と第３保護層５０１との界面での反射を低減し、フォトセンサ１００Ａを高感度化できる。また、第２保護層２１２は、光散乱層５０３の下端よりも第１主面Ｓ１側まで形成されることが望ましい。これにより、光散乱層５０３の表面の結晶欠陥によって発生する暗電流を低減できる。
［１－３．実施の形態１の変形例２］
実施の形態１の変形例２に係るフォトセンサ１００Ｂについて、図４及び図５を参照しながら説明する。
図４は、実施の形態１の変形例２に係るフォトセンサ１００Ｂの断面図である。
実施の形態１のフォトセンサ１００では、第２半導体層２０２がＡＰＤ領域１０に対して１対１で設けられているが、変形例２のフォトセンサ１００Ｂでは、第２半導体層２０２が複数のＡＰＤ領域１０で共通化されている。具体的には、フォトセンサ１００Ｂの第２半導体層２０２は、第１半導体層２０１の上方に位置する第２半導体層２０２から第２保護層２１２の下方に位置する第２半導体層２０２を経由して隣の第１半導体層２０１の上方に位置する第２半導体層２０２まで繋がっている。第２半導体層２０２は、平面視した場合に、フォトセンサ１００Ｂの全面に形成されている。この場合、実施の形態１の第４半導体層２０４は形成されなくて良い。
第２半導体層２０２の不純物濃度は、第１主面Ｓ１側よりも第２主面Ｓ２側のほうが高い方が好ましい。具体的には、第２半導体層２０２は、深さ方向において、第１主面Ｓ１側から第２主面Ｓ２側に近づくにしたがって不純物濃度が徐々に増加していると好ましい。これにより、第１の半導体基板１０１内で発生した電荷を、熱拡散だけでなく、ビルトインポテンシャルの勾配によるドリフトによって増倍領域３０１により短い時間で到達させることができ、フォトセンサ１００Ｂの光感度を向上することができる。例えば、第２半導体層２０２の第１主面Ｓ１側の濃度は１０16以上１０18以下であり、第２半導体層２０２の第２主面Ｓ２側の不純物濃度との濃度比は１倍以上１００倍以下である。
図５は、フォトセンサに発生する電界ベクトルを示す模式図である。図５の（ａ）には、リーチスルー型のＡＰＤ１を用いた場合のフォトセンサ１００Ａにて発生する第１電界ベクトル６０１が示されている。第１電界ベクトル６０１は、第１半導体層２０１と第２半導体層２０２とのＰＮ接合に起因する電界ベクトルであり、第４半導体層２０４へ伸びている。リーチスルー型のＡＰＤ１を用いる場合、光電変換で発生した電荷を第１電界ベクトル６０１によって増倍領域３０１までドリフトするため、第４半導体層２０４へ電気力線を伸ばす。すると、ＡＰＤ１の端部では、第１電界ベクトル６０１が、第１保護層２１１に向いてしまうことで、第１電界ベクトル６０１の長さが短くなり、半導体基板に対して斜め方向の強い電界が発生する。一方、ＡＰＤ１の中央部では、第１電界ベクトル６０１が第２保護層２１２まで伸びるため、第１電界ベクトル６０１の長さが長く、電界が低い。そのため、増倍領域３０１の端部と中央部における電界の向きと大きさが異なり、増倍領域３０１内にて増倍率のばらつきが発生する。
図５の（ｂ）には、変形例２のフォトセンサ１００Ｂにて発生する第１電界ベクトル６０１及び第２電界ベクトル６０２が示されている。第２電界ベクトル６０２は、ビルトインポテンシャルに起因する電界ベクトルである。変形例２のフォトセンサ１００Ｂの場合、光電変換で発生した電荷を第２電界ベクトル６０２によって増倍領域３０１までドリフトすることができるので、第１電界ベクトル６０１は、第１半導体層２０１と第２半導体層２０２の界面の、短い領域にのみ発生させればよく、第１保護層２１１と接することを防ぐことができる。そのため、増倍領域３０１内の電界が均一化され、増倍領域３０１における増倍率のばらつきが発生しにくくなる。これにより、フォトセンサ１００Ｂの実効的な開口率を高くすることが可能となる。なお、ガイガー増倍モードでは、アバランシェ確率が向上することに相当し、光感度を向上できる。
特に、変形例２は、第１半導体層２０１、第２半導体層２０２の界面付近にのみ空乏層を形成すればよいので、半導体基板を厚膜化した際にも、ブレークダウン電圧が一定である。例えば、半導体基板がシリコンの場合には、赤外光の吸収係数が低いため、赤外光感度を高めるには、半導体基板の厚膜化が必要であるが、変形例２の構成を用いることで、容易に高感度のＡＰＤを作製できる。
［１－４．実施の形態１の変形例３］
実施の形態１の変形例３に係るフォトセンサ１００Ｃについて、図６を参照しながら説明する。
図６は、実施の形態１の変形例３に係るフォトセンサ１００Ｃのレイアウト構成を示す平面図である。
変形例３に係るフォトセンサ１００Ｃでは、同図の縦方向に延びる分離領域２０と横方向に延びる分離領域２０とが交差する領域において、トレンチ２０７が存在せず、トレンチ２０７の代わりに第１保護層２１１、又は、第２保護層２１２が埋め込まれている。この構成によれば、隣り合うＡＰＤ領域１０同士が第１保護層２１１、又は、第２保護層２１２で導通しやすくなり、第１の半導体基板１０１の第２主面Ｓ２の電圧を固定しやすくなる。これにより、フォトセンサ１００Ｃの感度のばらつきを低減することができる。
（実施の形態２）
［２－１．フォトセンサの構成］
次に、実施の形態２のフォトセンサ１００Ｄについて、図７～図１２を参照しながら説明する。実施の形態２では、フォトセンサ１００Ｄが画素回路３１を備えている例について説明する。
図７は、実施の形態２に係るフォトセンサ１００Ｄの画素回路３１を示すブロック構成図である。
図７に示すように、フォトセンサ１００Ｄは、画素１１０と、垂直走査回路６１と、水平走査回路６２と、読み出し回路６３と、バッファアンプ６４とを有している。
画素１１０は、ＡＰＤ１と、ＡＰＤ１のカソードに蓄積された電荷を転送する転送トランジスタ５１と、浮遊拡散容量（フローティングディフージョン）５２と、浮遊拡散容量５２の電荷をリセットするリセットトランジスタ５３と、浮遊拡散容量５２に蓄積された電荷を増幅するソースフォロワトランジスタ５４と、垂直信号線５５と、選択した列の信号を垂直信号線５５に転送する選択トランジスタ５６と、を含む。
転送トランジスタ５１は、ＡＰＤ１から出力された電荷を浮遊拡散容量５２に転送し、浮遊拡散容量５２は、その電荷を蓄積する。リセットトランジスタ５３は、浮遊拡散容量５２の電位を所定の電位にリセットする。リセットトランジスタ５３のドレインは、第１電源（図示せず）と接続されている。ソースフォロワトランジスタ５４のゲートは、浮遊拡散容量５２に蓄積された電荷量に応じた電位が入力されて、ソースフォロワトランジスタ５４のソースから、増幅された信号が出力される。ソースフォロワトランジスタ５４のドレインは第１電源又は第１電源とは異なる電源（図示せず）に接続される。選択トランジスタ５６は、ソースフォロワトランジスタ５４のソースから出力された増幅信号を、垂直信号線５５を介して読み出し回路６３に転送する。
なお、図７では、各トランジスタは、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）としたが、バイポーラトランジスタやＪＦＥＴ（Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等であってよく、トランジスタの種類は限定されない。
図８は、図７に示す画素回路３１の動作を示すタイミングチャートである。図８における上段のチャートはリセットトランジスタ５３のゲートに入力される信号を示し、中段のチャートは転送トランジスタ５１のゲートに入力される信号を示し、下段のチャートは選択トランジスタ５６のゲートに入力される信号を示す。各チャートについて、上方がＯＮ、下方がＯＦＦを意味し、図７のようなＮ型のトランジスタでは高電圧、図９のようなＰ型のトランジスタでは低電圧に対応する。
このタイミングチャートは、以下の５つの期間（１）～（５）に分かれている。
（１）リセット期間：垂直走査回路６１から水平信号線５７を通してリセットトランジスタ５３のゲートに信号（図７では高電圧）が入力されて、リセットトランジスタ５３がオン状態となり、浮遊拡散容量５２をリセットする。これと同時に、垂直走査回路６１から水平信号線５７を通して転送トランジスタ５１のゲートに信号（図７では高電圧）が入力されて、ＡＰＤ１をリセットする。リセットトランジスタ５３のドレインは、第１電源と接続されており、リセットトランジスタ５３がオン状態になると、浮遊拡散容量５２の電位は、リセットトランジスタ５３のドレイン電位、すなわち、第１電源の電位にリセットされる。また、浮遊拡散容量５２と接続された転送トランジスタ５１もオン状態であるため、ＡＰＤ１のカソード電位もリセットトランジスタ５３のドレイン電位、すなわち、第１電源の電位にリセットされる。
（２）クランプ期間：リセットトランジスタ５３と転送トランジスタ５１とをそれぞれオフ状態にすると共に、垂直走査回路６１から水平信号線５７を通して選択トランジスタ５６のゲートに信号を入力して、該選択トランジスタ５６をオン状態にする。リセット直後の浮遊拡散領域の電位は、ソースフォロワトランジスタ５４と選択トランジスタ５６と垂直信号線５５とを介して、読み出し回路６３に転送され、第１信号として、図示しない容量やメモリ等に保存される。メモリ等は、読み出し回路６３に設けられてもよい。
（３）露光期間：リセット期間が終了した後に、ＡＰＤ１に光が入射されると、光電変換により発生した電荷がアバランシェ増倍される。発生した電荷（図７では電子）は、ＡＰＤ１のカソードに接続された容量、具体的には、第１半導体層２０１と第２半導体層２０２のＰＮ接合容量、第１半導体層２０１と第３半導体層２０３のＰＮ接合容量、第１コンタクト４０１の寄生容量、並びに第１コンタクト４０１を介して接続された配線及び転送トランジスタ５１の寄生容量等に蓄積される。
（４）転送期間：露光期間が終了した後、再度、転送トランジスタ５１をオン状態とし、ＡＰＤ１に蓄積された電子を浮遊拡散容量５２に転送する。露光時間Δｔは、クランプ期間と露光期間と転送期間の和に相当し、この期間内に入射した光量に応じて。画素１１０は信号を出力する。
（５）読出し期間：転送トランジスタ５１をオフ状態にすると共に、選択トランジスタ５６をオン状態にし、電子が蓄積された状態の浮遊拡散領域の電位を、ソースフォロワトランジスタ５４と選択トランジスタ５６と垂直信号線５５とを介して、第２信号として読み出し回路６３に転送する。第２信号とクランプ期間中に取得された第１信号との差分を取って、信号が生成される。
なお、読み出し回路６３で生成された信号は、水平走査回路６２によってバッファアンプ６４に送られ、さらに、外部に出力される。また、第１信号と第２信号との差分を取る（相関二重サンプリング）ことにより、画素信号からｋＴＣノイズ等のノイズ成分を除去できるので、高品質の信号を得ることができる。ただし、ガイガーモード動作などの高出力の信号が得られる場合には、クランプ期間を省略し、第１信号のみを取得し、基準電圧からの差分を取る駆動としても良い。
なお、本実施の形態に係る画素回路３１は、図７に示すブロック構成に限定されず、特に、ＳＰＡＤ（Ｓｉｎｇｌｅ Ｐｈｏｔｏｎ Ａｖａｌａｎｃｈｅ Ｄｉｏｄｅ）に用いられる回路構成は、全ての実施の形態に係る構成と組み合わせることが可能である。
図９は、実施の形態２に係るフォトセンサ１００Ｄの画素回路３１の他の例を示すブロック構成図である。
図９に示すように、転送トランジスタ５１、リセットトランジスタ５３、ソースフォロワトランジスタ５４、選択トランジスタ５６の極性はＰ型でもよく、ＡＰＤ１及び転送トランジスタ５１、リセットトランジスタ５３、ソースフォロワトランジスタ５４、選択トランジスタ５６の極性は限定されない。
次に、図１０～１２を用いて、実施の形態２に係るフォトセンサ１００Ｄのレイアウト構成及び断面構造について説明する。
図１０は、フォトセンサ１００Ｄのレイアウト構成を示す平面図である。なお、図１０の平面図では、後述の回路領域３０、ＡＰＤ１及び分離領域２０の位置関係をわかりやすく示すため、回路領域３０が前面に表示されている。以降の平面図において同様である。
図１０では、図９に示す回路図に対応し、ＡＰＤ１のカソードにＰ型のトランジスタを接続した構成が示されている。ただしＡＰＤ１の極性は反対でもよく、すなわち、ＡＰＤ１のアノードにＮ型のトランジスタが接続された構成でもよい。ここでは、図２Ａと同様に、第１導電、第２導電型という表現を用いる。
実施の形態２に係るフォトセンサ１００Ｄは、実施の形態１の変形例２のフォトセンサ１００Ｂの構成に加え、さらに回路領域３０を備えている。回路領域３０は、ＡＰＤ領域１０及び分離領域２０と部分的にオーバーラップしてもよい。
図１０に示すように、回路領域３０は、第１ウェル２２１、転送トランジスタ２５１、リセットトランジスタ２５３、ソースフォロワトランジスタ２５４、選択トランジスタ２５６、及び、ウェルコンタクト２３０を備えている。転送トランジスタ２５１は、第１コンタクト４０１を介してＡＰＤ１に電気的に接続される。
図１１は、フォトセンサ１００Ｄを図１０に示すＸＩ－ＸＩ線から見た場合の断面図である。図１２は、フォトセンサ１００Ｄを図１０に示すＸＩＩ－ＸＩＩ線から見た場合の断面図である。
図１１に示すように、フォトセンサ１００Ｄは、第１導電型の第１ウェル２２１と、第１ウェル２２１の上に形成され第１ウェル２２１よりも不純物濃度の低い第２ウェル２２２（導電型は指定しない）と、第２導電型であって第２半導体層２０２よりも不純物濃度の高い第３ウェル２２３と、第２導電型の転送トランジスタ２５１と、を備えている。
第１半導体層２０１と転送トランジスタ２５１とは、第１コンタクト４０１で接続される。ＡＰＤ領域１０において、第１半導体層２０１と第１ウェル２２１との間は、第５半導体層２０５によって分離され、第５半導体層２０５の少なくとも一部は、空乏化している。不純物濃度の低い第２ウェル２２２は、上記の各ウェルと第２半導体層２０２との間に高電界が発生することを抑制し、第３ウェル２２３は、光電変換で発生した電荷が第１ウェル２２１に入ることを抑制する。これにより、フォトセンサ１００Ｄの感度を向上することができる。
なお、図１０に示すように、回路領域３０（あるいは第１ウェル２２１）は、複数のＡＰＤ領域１０にわたって共通化されることが望ましい。これにより、回路領域３０の面積を縮小し、増倍領域３０１の面積を拡大し、フォトセンサ１００Ｄの感度を向上することができる。この時、回路領域３０とトレンチ２０７、保護層２１１、保護層２１２はオーバーラップしている。
また、フォトセンサ１００Ｄでは、図１２に示すように、各ウェルの上方にトレンチ２０７及び第１保護層２１１が配置されている。これにより、隣り合うＡＰＤ領域１０の混色を低減できる。また、トレンチ２０７及び第１保護層２１１を配置した領域から、第３ウェル２２３が除かれていてもよい。これにより、第１ウェル２２１の電界をより低減できる。
［２－２．実施の形態２の変形例１］
次に、実施の形態２の変形例１に係るフォトセンサ１００Ｅについて、図１３～図１５を参照しながら説明する。
図１３は、実施の形態２の変形例１に係るフォトセンサ１００Ｅのレイアウト構成を示す平面図である。図１４は、フォトセンサ１００Ｅを図１３に示すＸＩＶ－ＸＩＶ線から見た場合の断面図である。図１５は、フォトセンサ１００Ｅを図１３に示すＸＶ－ＸＶ線から見た場合の断面図である。
図１４に示すようにフォトセンサ１００Ｅでは、分離領域２０が、互いに隣り合うＡＰＤ領域１０の間に複数形成されている。具体的には、隣り合うＡＰＤ領域１０の間に、２つの分離領域２０が形成されている。２つの分離領域２０の間には、回路領域３０が形成されている。トレンチ２０７及び第１保護層２１１は、増倍領域３０１と回路領域３０との間に配置されている。フォトセンサ１００Ｄでは、回路領域３０とＡＰＤ領域１０との間にトレンチ２０７が形成されていないため、光電変換によって発生した電荷が熱拡散によって第１ウェル２２１から排出され、光感度が低減することがあるが、フォトセンサ１００Ｅでは、回路領域３０とＡＰＤ領域１０の間にトレンチ２０７が配されているため、光電変換によって発生した電荷が熱拡散によって第１ウェル２２１から排出される確率が低減し、光感度が向上する。
また、図１４のフォトセンサ１００Ｅでは、レンズ５０２の光学中心が増倍領域３０１の中心と一致するように、レンズ５０２及び増倍領域３０１が配置した場合の例を示している。これにより、集光効率をより高めることができ、フォトセンサ１００Ｅの感度を向上することができる。また、このフォトセンサ１００Ｅでは、図１５に示すように回路領域３０の上方にトレンチ２０７を設けなくても、ＡＰＤ領域１０の周囲がトレンチ２０７で囲まれているので、回路領域３０の上方にトレンチ２０７を設ける必要がない。
［２－３．実施の形態２の変形例２］
次に、実施の形態２の変形例２に係るフォトセンサ１００Ｆについて、図１６を参照しながら説明する。
図１６は、実施の形態２の変形例２に係るフォトセンサ１００Ｆの断面図である。
変形例２のフォトセンサ１００Ｆは、Ｎ型の転送トランジスタ２５１、Ｎ型のリセットトランジスタ２５３、Ｎ型のソースフォロワトランジスタ２５４、Ｎ型の選択トランジスタ２５６、及び、Ｎ型の第１ウェル２２１に囲まれたＰ型の第２導電型の第４ウェル２２４を備えている。このフォトセンサ１００Ｆは、第４ウェル２２４内に転送トランジスタ２５１、リセットトランジスタ２５３、ソースフォロワトランジスタ２５４及び選択トランジスタ２５６を配置する。例えば、シリコンの場合、正孔移動度より電子移動度が高いので、トランジスタをＮ型のトランジスタとすることで電流量が大きくなり、画素回路３１の時定数を短くすることができる。
［２－４．実施の形態２の変形例３］
次に、実施の形態２の変形例３に係るフォトセンサ１００Ｇについて図１７～図１９を参照しながら説明する。
図１７は、実施の形態２の変形例３に係るフォトセンサ１００Ｇのレイアウト構成を示す平面図である。
上記の例では、横方向に並ぶ一行の画素１１０が一連の回路領域３０内に配置されていた、すなわち第１ウェル２２１を共有していたが、変形例３に係るフォトセンサ１００Ｇは、同図において縦方向２行分の画素１１０で回路領域３０の第１ウェル２２１を共有化したレイアウト構成を有している。
図１８は、フォトセンサ１００Ｇを図１７に示すＸＶＩＩＩ－ＸＶＩＩＩ線から見た場合の断面図である。
例えば、前述した図１０に示すように一行の画素１１０に対して一行の回路領域３０が配される場合、分離領域２０は（平面図の縦方向で）一画素当たり２か所、すなわち、２画素当たり４か所必要となる。それに対し、変形例３のフォトセンサ１００Ｇでは、図１８に示すように回路領域３０を共有したことで、分離領域２０の数が二画素当たり３か所になる。そのため、分離領域２０の数を３／４倍に減らすことができ、増倍領域３０１の面積を拡大して、フォトセンサ１００Ｇを高感度化することができる。
次に、変形例３に係るフォトセンサ１００Ｇの他の例について説明する。
図１９は、実施の形態２の変形例３に係るフォトセンサ１００Ｇの他の例を示す図である。
変形例３の他の例に係るフォトセンサ１００Ｇでは、回路領域３０上に配置されたトレンチ２０７の幅が、図１８に示したトレンチ２０７の幅に比べて広くなっている。そのため、第１ウェル２２１への電荷の漏れ出しをさらに抑制することができ、フォトセンサ１００Ｇをより高感度化することができる。なお、フォトセンサ１００Ｇは、第３ウェル２２３を有していなくてもよい。
なお、実施の形態２及び各変形例では、実施の形態２の変形例２で示したように、第２半導体層２０２が平面視して全面に形成され、第１主面Ｓ１から第２主面Ｓ２に向けて徐々に不純物濃度が増大する構成とされているが、この構成に限定するものではない。すなわち、実施の形態１の図２で示したように、第２半導体層２０２は平面視して全面に形成せず、第４半導体層２０４は第１主面Ｓ１から第２主面Ｓ２に向けて不純物濃度が変化しない構成であってもよい。
（実施の形態３）
次に、実施の形態３に係るフォトセンサ１００Ｈについて、図２０及び図２１を参照しながら説明する。
図２０は、実施の形態３に係るフォトセンサ１００Ｈのレイアウト構成を示す平面図である。図２１は、フォトセンサ１００Ｈを図２０に示すＸＸＩ－ＸＸＩ線から見た場合の断面図である。
フォトセンサ１００Ｈの第１の半導体基板１０１は、実施の形態１に係るフォトセンサの第１の半導体基板１０１と同様の構成であるが、実施の形態３のフォトセンサ１００Ｈは、さらに、第２の半導体基板１０４を備え、第２の半導体基板１０４に画素回路３１が形成されている。
フォトセンサ１００Ｈでは、配線層１０３を介して、第１の半導体基板１０１と第２の半導体基板１０４とが接続され、第２の半導体基板１０４に各種トランジスタが配置される。この場合、第２の半導体基板１０４の導電型、及び、第２の半導体基板１０４内に形成されるウェル、トランジスタの導電型は第１導電型でも第２導電型のいずれでもよく、両方を含んでいても良い。これにより、増倍領域３０１の面積をさらに拡大し、感度をより高めることができる。
また、配線層１０３に反射板７０１を設け、この反射板７０１によって入射光を反射し、より光感度を高める構成としてもよい。
（実施の形態４）
次に、実施の形態４に係る距離測定システムについて説明する。実施の形態４に係る距離測定システムは、いわゆる、ＴＯＦ（Ｔｉｍｅ Ｏｆ Ｆｌｉｇｈｔ）方式の距離測定システムである。
図２２は、フォトセンサを備える距離測定システム８００を示すブロック構成である。距離測定システム８００が備えるフォトセンサは、上記フォトセンサ１００～１００Ｈのいずれであってもよい。
実施の形態４の距離測定システム８００は、パルス光を発光する発光部８１０と、反射したパルス光を受光する受光部８２０と、発光部８１０及び受光部８２０を制御する制御部８３０と、測定対象物９００までの距離を算出する演算部８４０と、を備えている。
発光部８１０は、発光ダイオード等の発光デバイスで構成され、制御部８３０からの制御信号によってパルス光を発生し、測定対象物９００に向けて照射する。
受光部８２０は、フォトセンサ１００～１００Ｈのいずれかを含み、測定対象物９００により反射されたパルス光を受光する。
制御部８３０は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等により構成され、発光部８１０と受光部８２０とが同期して動作するように両者を制御する。
演算部８４０は、受光部８２０からの出力信号に基づいて、パルス光が測定対象物９００から反射して、受光部８２０に戻るまでの時間を測定することにより、測定対象物９００までの距離を算出する。なお、制御部８３０及び演算部８４０は一つのチップであってもよく、別個の複数のチップで構成されてもよい。
出力部８５０は、演算部８４０において算出された測定対象物９００までの距離を数値データ形式又は画像形式で出力する。出力部８５０は、ＣＰＵ等の制御装置や、ディスプレイ、例えば、液晶ディスプレイ又は有機ＥＬディスプレイ等の表示装置によって構成される。また、出力部８５０は、距離測定システム８００に組み込まれていてもよい。
上記フォトセンサは、例えば、転送トランジスタ５１によって、露光のタイミングを任意に設定することが可能である。このため、上記フォトセンサ１００～１００Ｈのうちのいずれかを距離測定システム８００のフォトセンサとして用いることにより、バックグラウンド光による距離の誤検知を防止し、物体までの距離を高い精度で求めることができる。
（まとめ）
本実施の形態のフォトセンサ１００は、ＡＰＤ１を有するＡＰＤ領域１０であって第１の半導体基板１０１に形成された複数のＡＰＤ領域１０と、第１の半導体基板１０１内にて、互いに隣り合うＡＰＤ領域１０の間に形成された分離領域２０と、を備える。第１の半導体基板１０１は、第１の半導体基板１０１の両主面のうちの１つである第１主面Ｓ１と、第１主面Ｓ１と反対側の第２主面Ｓ２と、を有する。ＡＰＤ１は、第１主面Ｓ１に接する第１導電型の第１半導体層２０１と、第１半導体層２０１に対して第２主面Ｓ２側に配置され第１導電型とは反対の導電型である第２導電型の第２半導体層２０２と、によって構成されている。分離領域２０は、第１主面Ｓ１側に設けられた第１導電型又は第２導電型の第３半導体層２０３と、第３半導体層２０３よりも第２主面Ｓ２側に設けられたトレンチ２０７と、を有している。トレンチ２０７の一方端２０７ａは第２主面Ｓ２に接しており、トレンチ２０７の他方端２０７ｂは第１主面Ｓ１に接しておらず、トレンチ２０７の他方端２０７ｂと第１主面Ｓ１との間は、少なくとも一部が空乏化している。
これによれば、隣り合うＡＰＤ領域１０をトレンチ２０７で分離することができるので、隣り合うＡＰＤ１の混色を適度に抑制することができる。また、トレンチ２０７の他方端２０７ｂを第１主面Ｓ１に接しない構造とすることで、例えばトレンチ２０７の側面に電界緩和層を設ける必要がなくなり、フォトセンサ１００の開口率を高めることができる。これによりフォトセンサ１００の高感度化と混色防止とを両立することができる。
また、トレンチ２０７の他方端２０７ｂは、第１半導体層２０１と第２半導体層２０２との界面よりも第２主面Ｓ２側に位置していてもよい。
これによれば、隣り合うＡＰＤ領域１０をトレンチ２０７で分離することができるので、隣り合うＡＰＤ１の混色を適度に抑制することができる。また、トレンチ２０７の他方端２０７ｂを第１半導体層２０１と第２半導体層２０２との界面よりも第２主面Ｓ２側にすることで、例えばトレンチ２０７の側面に電界緩和層を設ける必要がなくなり、フォトセンサ１００の開口率を高めることができる。これによりフォトセンサ１００の高感度化と混色防止とを両立することができる。
また、フォトセンサ１００は、トレンチ２０７の他方端２０７ｂ及び側面２０７ｃを覆う保護層（例えば第１保護層２１１及び第２保護層２１２）をさらに備え、保護層は、第２半導体層２０２よりも第２主面Ｓ２側に位置していてもよい。
例えば、第１半導体層２０１及び第２半導体層２０２の周辺の空乏層が第１保護層２１１と接すると、第１保護層２１１と接した領域において電界が強くなり、電界分布が不均一になる。そのため、上記のように第１保護層２１１を、第２半導体層２０２よりも第２主面Ｓ２側に配置することで、第１半導体層２０１及び第２半導体層２０２の界面近傍に形成される増倍領域３０１において電界分布が不均一となることを抑制できる。これにより、フォトセンサ１００の開口率を高めることができ、フォトセンサ１００を高感度化することができる。
また、第２半導体層２０２の不純物濃度は、第１主面Ｓ１側よりも第２主面Ｓ２側のほうが高くてもよい。
これによれば、光電変換で発生した電荷を第２電界ベクトル６０２によって増倍領域３０１までドリフトすることができるので、第１電界ベクトル６０１を第２保護層２１２に対してダイレクトに向けることができる。そのため、増倍領域３０１内の電界が均一化され、増倍領域３０１における増倍率のばらつきが発生しにくくなる。これにより、フォトセンサ１００Ｂの開口率を高くすることができ、フォトセンサ１００Ｂを高感度化することができる。
また、第２半導体層２０２は、第２主面Ｓ２に近づくにしたがって不純物濃度が徐々に増加していてもよい。
これによれば、光電変換で発生した電荷を第２電界ベクトル６０２によって増倍領域３０１までドリフトすることができるので、第１電界ベクトル６０１を第２保護層２１２に対してダイレクトに向けることができる。そのため、増倍領域３０１内の電界が均一化され、増倍領域３０１における増倍率のばらつきが発生しにくくなる。これにより、フォトセンサ１００Ｂの開口率を高くすることができ、フォトセンサ１００Ｂを高感度化することができる。
また、第２半導体層２０２は、さらに、第１の半導体基板１０１の全面に形成されてもよい。
これによれば、光電変換で発生した電荷を、より効果的に第２電界ベクトル６０２によって増倍領域３０１までドリフトすることができるので、第１電界ベクトル６０１を第２保護層２１２に対してダイレクトに向けることができる。そのため、増倍領域３０１内の電界が均一化され、増倍領域３０１における増倍率のばらつきが発生しにくくなる。これにより、フォトセンサ１００Ｂの開口率を高くすることができ、フォトセンサ１００Ｂを高感度化することができる。
また、フォトセンサ１００は、第１半導体層２０１に接続された第１コンタクト４０１と、保護層（例えば第１保護層２１１及び第２保護層２１２）に電圧を印加する第２コンタクト４０２と、をさらに備える。第１主面Ｓ１のうち分離領域２０が占める分離領域面２１には、第１コンタクト４０１、第２コンタクト４０２及びトレンチ２０７のいずれもが接していなくてもよい。
これによれば、第１コンタクト４０１、第２コンタクト４０２及びトレンチ２０７が、分離領域面２１に設けられていない構造とすることができ、分離領域２０の幅を狭くすることができる。これにより、フォトセンサ１００の開口率を高めることができ、フォトセンサ１００を高感度化することができる。
また、隣接する２つのＡＰＤ１から伸びる２つの異なる空乏層が、第３半導体層の少なくとも一部で接していてもよい。
この２つの異なる空乏層によって、ポテンシャル壁を形成することができるので、隣り合うＡＰＤ１の混色を抑制しつつ、フォトセンサ１００の開口率を高めることができる。これによりフォトセンサ１００を高感度化することができる。
また、フォトセンサ１００Ｄは、第１の半導体基板１０１に形成された画素回路３１をさらに備えている。画素回路３１は、第１コンタクト４０１を介してＡＰＤ１に電気的に接続されていてもよい。
これによれば、フォトセンサ１００Ｄを高集積化することが可能となり、フォトセンサ１００Ｄの開口率を高めることが可能となる。
また、画素回路３１は、第２導電型のトランジスタを含み、Ｎウェル＋Ｎ－電界緩和領域を有していてもよい。
これによれば、画素回路３１の時定数を短くすることができる。
また、画素回路３１は、第１導電型のトランジスタを含み、トリプルウェル構造を有していてもよい。
これによれば、画素回路３１の時定数を短くすることができる。
また、分離領域２０は、互いに隣り合うＡＰＤ領域１０の間に複数形成され、第１の半導体基板１０１内における複数の分離領域２０の間には、画素回路３１を有する回路領域３０が形成されていてもよい。
これによれば、分離領域２０を用いて回路領域３０とＡＰＤ領域とを確実に分離することができる。そのため、例えば、ＡＰＤ領域１０において、レンズ５０２の光学中心が増倍領域３０１の中心と一致するように、レンズ５０２及び増倍領域３０１を配置することが可能となる。これにより、光電変換によって発生した電荷が、より増倍領域３０１に入りやすくなり、フォトセンサ１００Ｅの感度を向上することができる。
また、フォトセンサ１００Ｈは、第１の半導体基板１０１とは異なる半導体基板である第２の半導体基板１０４をさらに備える。第２の半導体基板１０４は、第１コンタクト４０１を介してＡＰＤ１に電気的に接続される画素回路３１を有していてもよい。
これによれば、フォトセンサ１００Ｈを高集積化することが可能となり、フォトセンサ１００Ｈの開口率を高めることが可能となる。
また、フォトセンサ１００に光が照射される側の面は、第２主面Ｓ２であってもよい。
これによれば、第１の半導体基板１０１上に簡易に画素回路３１を形成することが可能となり、フォトセンサ１００の開口率を高めることが可能となる。
また、フォトセンサ１００は裏面照射型であってもよい。
これによれば、第１の半導体基板１０１上に簡易に画素回路３１を形成することが可能となり、フォトセンサ１００の開口率を高めることが可能となる。
本実施の形態の距離測定システム８００は、上記フォトセンサを有する受光部８２０と、測定対象物９００に向けて発光する発光部８１０と、受光部８２０及び発光部８１０を制御する制御部８３０と、測定対象物９００で反射した反射光に対応する信号を受光部８２０から受け、測定対象物９００までの距離を算出する演算部８４０と、を備える。
距離測定システム８００が、高感度化された上記フォトセンサを備えることで、距離の誤検知を防止し、測定対象物９００までの距離を高い精度で求めることができる。
（その他の実施の形態）
以上、実施の形態について説明したが、本開示は、上記実施の形態に限定されるものではない。実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、本開示の趣旨を逸脱しない範囲で各実施の形態における構成要素及び機能を任意に組み合わせることで実現される形態も本開示に含まれる。
本開示は、アバランシェフォトダイオードを有するフォトセンサ、イメージセンサ又は距離測定システムとして有用である。
１ ＡＰＤ（アバランシェフォトダイオード）
１０ ＡＰＤ領域
２０ 分離領域
２１ 分離領域面
３０ 回路領域
３１ 画素回路
５１ 転送トランジスタ
５２ 浮遊拡散容量
５３ リセットトランジスタ
５４ ソースフォロワトランジスタ
５５ 垂直信号線
５６ 選択トランジスタ
５７ 水平信号線
６１ 垂直走査回路
６２ 水平走査回路
６３ 読み出し回路
６４ バッファアンプ
１００、１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ、１００Ｅ、１００Ｆ、１００Ｇ、１００Ｈ フォトセンサ
１０１ 第１の半導体基板
１０２ 光学層
１０３ 配線層
１０４ 第２の半導体基板
１１０ 画素
２０１ 第１半導体層
２０２ 第２半導体層
２０３ 第３半導体層
２０４ 第４半導体層
２０５ 第５半導体層
２０７ トレンチ
２０７ａ 一方端
２０７ｂ 他方端
２０７ｃ 側面
２１１ 第１保護層
２１２ 第２保護層
２２１ 第１ウェル
２２２ 第２ウェル
２２３ 第３ウェル
２２４ 第４ウェル
２３０ ウェルコンタクト
２５１ 転送トランジスタ
２５３ リセットトランジスタ
２５４ ソースフォロワトランジスタ
２５６ 選択トランジスタ
３０１ 増倍領域
４０１ 第１コンタクト
４０２ 第２コンタクト
５０１ 第３保護層
５０２ レンズ
５０３ 光散乱層
６０１ 第１電界ベクトル
６０２ 第２電界ベクトル
７０１ 反射板
８００ 距離測定システム
８１０ 発光部
８２０ 受光部
８３０ 制御部
８４０ 演算部
８５０ 出力部
９００ 測定対象物
Ｓ１ 第１主面
Ｓ２ 第２主面

Claims (16)

  1. ＡＰＤ（アバランシェフォトダイオード）を有するＡＰＤ領域であって第１の半導体基板に形成された複数の前記ＡＰＤ領域と、
    前記第１の半導体基板内にて、互いに隣り合う前記ＡＰＤ領域の間に形成された分離領域と、
    を備え、
    前記第１の半導体基板は、前記第１の半導体基板の両主面のうちの１つである第１主面と、前記第１主面と反対側の第２主面と、を有し、
    前記ＡＰＤは、前記第１主面に接する第１導電型の第１半導体層と、前記第１半導体層に対して前記第２主面側に配置され前記第１導電型とは反対の導電型である第２導電型の第２半導体層と、によって構成され、
    前記分離領域は、前記第１主面側に設けられた前記第１導電型又は前記第２導電型の第３半導体層と、前記第３半導体層よりも前記第２主面側に設けられたトレンチと、を有し、
    前記トレンチの一方端は前記第２主面に接しており、前記トレンチの他方端は前記第１主面に接しておらず、
    前記トレンチの他方端と前記第１主面との間は、少なくとも一部が空乏化している
    フォトセンサ。
  2. 前記トレンチの他方端は、前記第１半導体層と前記第２半導体層との界面よりも前記第２主面側に位置している
    請求項１に記載のフォトセンサ。
  3. 前記トレンチの他方端及び側面を覆う不活性層をさらに備え、
    前記不活性層は、前記第２半導体層よりも前記第２主面側に位置している
    請求項２に記載のフォトセンサ。
  4. 前記第２半導体層の不純物濃度は、前記第１主面側よりも前記第２主面側のほうが高い
    請求項１～３のいずれか１項に記載のフォトセンサ。
  5. 前記第２半導体層は、前記第２主面に近づくにしたがって不純物濃度が徐々に増加している
    請求項４に記載のフォトセンサ。
  6. 前記第２半導体層は、さらに、前記第１の半導体基板の全面に形成される
    請求項５に記載のフォトセンサ。
  7. 前記第１半導体層に接続された第１コンタクトと、前記不活性層に電圧を印加する第２コンタクトと、をさらに備え、
    前記第１主面のうち前記分離領域が占める分離領域面には、前記第１コンタクト、前記第２コンタクト及び前記トレンチのいずれもが接していない
    請求項３に記載のフォトセンサ。
  8. 隣接する２つの前記ＡＰＤから伸びる２つの異なる空乏層が、前記第３半導体層の少なくとも一部で接する
    請求項７に記載のフォトセンサ。
  9. 前記第１の半導体基板に形成された画素回路をさらに備え、
    前記画素回路は、前記第１コンタクトを介して前記ＡＰＤに電気的に接続されている
    請求項７又は８に記載のフォトセンサ。
  10. 前記画素回路は、前記第２導電型のトランジスタを含み、Ｎウェル＋Ｎ－電界緩和領域を有する
    請求項９に記載のフォトセンサ。
  11. 前記画素回路は、前記第１導電型のトランジスタを含み、トリプルウェル構造を有している
    請求項９に記載のフォトセンサ。
  12. 前記分離領域は、互いに隣り合う前記ＡＰＤ領域の間に複数形成され、
    前記第１の半導体基板内における複数の前記分離領域の間には、前記画素回路を有する回路領域が形成されている
    請求項９～１１のいずれか１項に記載のフォトセンサ。
  13. 前記第１の半導体基板とは異なる半導体基板である第２の半導体基板をさらに備え、
    前記第２の半導体基板は、前記第１コンタクトを介して前記ＡＰＤに電気的に接続される画素回路を有している
    請求項７又は８に記載のフォトセンサ。
  14. 前記フォトセンサに光が照射される側の面は、前記第２主面である
    請求項１～１３のいずれか１項に記載のフォトセンサ。
  15. 前記フォトセンサは裏面照射型である
    請求項１～１４のいずれか１項に記載のフォトセンサ。
  16. 請求項１～１５のいずれか１項に記載のフォトセンサを有する受光部と、
    測定対象物に向けて発光する発光部と、
    前記受光部及び前記発光部を制御する制御部と、
    前記測定対象物で反射した反射光に対応する信号を前記受光部から受け、前記測定対象物までの距離を算出する演算部と、
    を備える距離測定システム。
JP2021572728A 2020-01-21 2021-01-18 フォトセンサ及び距離測定システム Active JP7570037B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020007247 2020-01-21
JP2020007247 2020-01-21
PCT/JP2021/001525 WO2021149650A1 (ja) 2020-01-21 2021-01-18 フォトセンサ及び距離測定システム

Publications (3)

Publication Number Publication Date
JPWO2021149650A1 JPWO2021149650A1 (ja) 2021-07-29
JPWO2021149650A5 JPWO2021149650A5 (ja) 2022-10-12
JP7570037B2 true JP7570037B2 (ja) 2024-10-21

Family

ID=76992435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021572728A Active JP7570037B2 (ja) 2020-01-21 2021-01-18 フォトセンサ及び距離測定システム

Country Status (4)

Country Link
US (1) US12328960B2 (ja)
JP (1) JP7570037B2 (ja)
CN (1) CN114981970A (ja)
WO (1) WO2021149650A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7614855B2 (ja) * 2021-01-22 2025-01-16 キヤノン株式会社 光電変換装置、光検出システム
JP7653946B2 (ja) * 2022-03-15 2025-03-31 株式会社東芝 光検出器、光検出システム、ライダー装置及び移動体
JP2023178687A (ja) * 2022-06-06 2023-12-18 キヤノン株式会社 光電変換装置、光電変換システム

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009014460A (ja) 2007-07-03 2009-01-22 Hamamatsu Photonics Kk 裏面入射型測距センサ及び測距装置
WO2011071483A1 (en) 2009-12-07 2011-06-16 Array Optronix, Inc. Back-illuminated si photomultipliers: structure and fabrication methods
WO2017043068A1 (ja) 2015-09-09 2017-03-16 パナソニックＩｐマネジメント株式会社 固体撮像素子
WO2018174090A1 (ja) 2017-03-22 2018-09-27 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び信号処理装置
JP2018157156A (ja) 2017-03-21 2018-10-04 パナソニックＩｐマネジメント株式会社 固体撮像素子及びその製造方法
JP2018201005A (ja) 2016-10-18 2018-12-20 ソニーセミコンダクタソリューションズ株式会社 光検出器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4602287B2 (ja) 2006-06-14 2010-12-22 浜松ホトニクス株式会社 フォトダイオードアレイ
EP3002794B1 (en) 2006-07-03 2020-08-19 Hamamatsu Photonics K.K. Photodiode array
JP6299058B2 (ja) * 2011-03-02 2018-03-28 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP5926921B2 (ja) * 2011-10-21 2016-05-25 浜松ホトニクス株式会社 光検出装置
US8773562B1 (en) * 2013-01-31 2014-07-08 Apple Inc. Vertically stacked image sensor
JP2016092178A (ja) * 2014-11-04 2016-05-23 株式会社リコー 固体撮像素子
CN107615486A (zh) * 2015-03-26 2018-01-19 松下知识产权经营株式会社 固体摄像元件及具备该固体摄像元件的摄像装置
EP3087921A1 (en) 2015-04-27 2016-11-02 Coronary Technologies SARL Computer-implemented method for identifying zones of stasis and stenosis in blood vessels
KR102497812B1 (ko) * 2015-08-10 2023-02-09 삼성전자주식회사 이미지 센서
US10497818B2 (en) * 2016-07-29 2019-12-03 Canon Kabushiki Kaisha Photodetection device and photodetection system
CN111682039B (zh) * 2016-09-23 2021-08-03 苹果公司 堆叠式背面照明spad阵列
JP6855287B2 (ja) * 2017-03-08 2021-04-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、および電子機器
JP7174932B2 (ja) * 2018-03-23 2022-11-18 パナソニックＩｐマネジメント株式会社 固体撮像素子
JP7445397B2 (ja) * 2019-07-31 2024-03-07 ソニーセミコンダクタソリューションズ株式会社 受光素子および電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009014460A (ja) 2007-07-03 2009-01-22 Hamamatsu Photonics Kk 裏面入射型測距センサ及び測距装置
WO2011071483A1 (en) 2009-12-07 2011-06-16 Array Optronix, Inc. Back-illuminated si photomultipliers: structure and fabrication methods
WO2017043068A1 (ja) 2015-09-09 2017-03-16 パナソニックＩｐマネジメント株式会社 固体撮像素子
JP2018201005A (ja) 2016-10-18 2018-12-20 ソニーセミコンダクタソリューションズ株式会社 光検出器
JP2018157156A (ja) 2017-03-21 2018-10-04 パナソニックＩｐマネジメント株式会社 固体撮像素子及びその製造方法
WO2018174090A1 (ja) 2017-03-22 2018-09-27 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び信号処理装置

Also Published As

Publication number Publication date
US12328960B2 (en) 2025-06-10
US20230063377A1 (en) 2023-03-02
CN114981970A (zh) 2022-08-30
WO2021149650A1 (ja) 2021-07-29
JPWO2021149650A1 (ja) 2021-07-29

Similar Documents

Publication Publication Date Title
US12113078B2 (en) Photodetector
US11791433B2 (en) Single photon avalanche diode
JP7570037B2 (ja) フォトセンサ及び距離測定システム
JP7174932B2 (ja) 固体撮像素子
US12364027B2 (en) Photo sensor and distance measuring system using said photo sensor
US12080729B2 (en) Photodetector
US12336314B2 (en) Photodetector comprising avalanche photodiodes and first region surrounding avalanche photodiodes
US20130001729A1 (en) High Fill-Factor Laser-Treated Semiconductor Device on Bulk Material with Single Side Contact Scheme
CN116547821A (zh) 光电检测器、光电检测器阵列及距离测量系统
US12446344B2 (en) Solid-state image sensor
US20250151429A1 (en) Single photon avalanche diode
CN116830596A (zh) 光检测器及距离测量系统
KR102834561B1 (ko) 광 검출 장치, 및 광 센서의 구동 방법
CN116632018A (zh) 图像传感器
US20260123075A1 (en) Semiconductor device with optical structure for enhancing blue light detection
JP2020167248A (ja) 固体撮像素子
WO2019180898A1 (ja) 固体撮像素子
KR20190062790A (ko) 백사이드 신틸레이터가 적용된 디지털 엑스레이 검출기용 기판, 디지털 엑스레이 검출기 및 이의 제조 방법
CN121985611A (en) Semiconductor device having optical structure for enhanced blue light detection
CN121153355A (zh) 传感器元件和距离测量系统

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220712

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240926

R150 Certificate of patent or registration of utility model

Ref document number: 7570037

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150