JP7574560B2 - 半導体パッケージ基板の製造方法 - Google Patents

Description

本発明は、半導体パッケージ基板の製造方法に関する。

年々、半導体チップのテクノロジーノードが進むにつれて、半導体チップの端子間の狭ピッチ化が要求され、半導体チップを搭載する半導体パッケージ基板にも端子間の微細・狭ピッチ化が求められている。ここで、半導体チップと半導体パッケージ基板との間の接続端子構造に、はんだ接続によるマイクロバンプが多用されている（特許文献１、２参照）。

特開２００４－４７５１０号公報 特開２０１４－２０３９６３号公報

特許文献１または２に開示されているマイクロバンプによれば、半導体チップを接続するためのはんだが太鼓形状を有しているため、端子がより狭ピッチで並んでいると、隣り合う端子のはんだ同士の短絡（ショート）が起きやすくなるという問題がある。
この短絡を阻止するために、はんだの量を少なくすると、半導体チップと半導体パッケージ基板とのギャップを確保できなくなるため、アンダーフィル樹脂の注入性の悪化を招来する。このため、半導体チップの微細化に対応する端子構造に、銅ピラーを用いてギャップを確保し、少ないはんだ量でもアンダーフィル樹脂の注入不良が出ないように工夫している。

しかしながら、はんだの量を少なくすると、銅ピラーのばらつきに対するはんだのマージンが狭く小さくなるため、局所的にオープン不良（接続不良）を招くおそれがある。また、細い銅ピラーを用いる場合、小径化した銅ピラー頭頂に配置するはんだの量が少なくなる。はんだ層は、一般的にはんだと合金化したＩＭＣ層（Intermetallic layer）の硬さに比べ柔らかいため、機械的衝撃を吸収する機能を有するが、高温での溶融時間が長くなるほど薄くなりやすく、それにより接続面での機械的強度が脆弱になるという問題があった。

本発明は、はんだ量ばらつきによるオープン不良を抑制し、少ないはんだ量でも接続信頼性や機械的強度を担保できる半導体パッケージ基板の製造方法を提供することを目的とする。

また、上記の課題を解決するために、本発明の代表的な半導体パッケージ基板の製造方法の一つは、
ガラス板から形成された支持体の一方の面を研削することで、第１基準面を形成する工程と、
前記第１基準面上に剥離層を形成する工程と、
前記支持体の他方の面の側に樹脂層を形成し、前記第１基準面を基準に前記樹脂層を研削することで、前記第１基準面と平行な第２基準面を形成する工程と、
前記剥離層に積層して、開口部を備えた樹脂パターン層を形成する工程と、
前記樹脂パターン層の開口部内に、前記第１基準面に内方端面がそれぞれ接するようにして複数の接続端子を形成する工程と、
前記樹脂パターン層の一部を除去することによって、前記接続端子の外方端面の近傍を露出する工程と、
前記接続端子の外方端面と、主基板の配線端子とをはんだにより接続する工程と、
接続された前記接続端子の周囲に、アンダーフィル樹脂を充填する工程と、
前記支持体と前記剥離層を除去する工程と、
前記樹脂パターン層の残りを排除する工程と、を有する。
なお、本発明の半導体パッケージ基板は、その構造又は特性により直接的に特定することが困難であるため、その構造体の製造方法によって、構造体自体を特定したものであり、不可能・非実際的事情が存在する。

本発明によれば、はんだ量ばらつきによるオープン不良を抑制し、少ないはんだ量でも接続信頼性や機械的強度を担保できる半導体パッケージ基板の製造方法を提供することができる。
上記した以外の課題、構成及び効果は以下の実施形態の説明により明らかにされる。

図１は、本実施形態にかかる主基板の断面図である。 図２は、本実施形態にかかる再配線基板の断面図である。 図３は、本実施形態にかかる再配線基板の作製工程を示す断面図である。 図４は、本実施形態にかかる再配線基板の作製工程を示す断面図である。 図５は、本実施形態にかかる再配線基板の作製工程を示す断面図である。 図６は、本実施形態にかかる再配線基板の作製工程を示す断面図である。 図７は、本実施形態にかかる再配線基板の作製工程を示す断面図である。 図８は、本実施形態にかかる再配線基板の作製工程を示す断面図である。 図９は、本実施形態にかかる再配線基板の作製工程を示す断面図である。 図１０は、本実施形態にかかる再配線基板の作製工程を示す断面図である。 図１１は、本実施形態にかかる再配線基板の作製工程を示す断面図である。 図１２は、本実施形態にかかる再配線基板の作製工程を示す断面図である。 図１３は、本実施形態にかかる再配線基板と主基板との接続工程を示す断面図である。 図１４は、本実施形態にかかる再配線基板と主基板との接続工程を示す断面図である。 図１５は、本実施形態にかかる半導体パッケージ基板を示す断面図である。

本発明の実施形態を以下に説明する。

なお、本開示において、「面」とは、板状部材の面のみならず、板状部材に含まれる層について、板状部材の面と略平行な層の界面も指すことがある。また、「上面」、「下面」とは、板状部材や板状部材に含まれる層を図示した場合の、図面上の上方又は下方に示される面を意味する。
また、「側面」とは、板状部材や板状部材に含まれる層における面や層の厚みの部分を意味する。さらに、面の一部及び側面を合わせて「端部」ということがある。
また、「上方」とは、板状部材又は層を水平に載置した場合の垂直上方の方向を意味する。さらに、「上方」及びこれと反対の「下方」については、これらを「Ｚ軸方向」ということがあり、水平方向については、「Ｘ軸方向」、「Ｙ軸方向」ということがある。
また、「平面形状」、「平面視」とは、上方から面又は層を視認した場合の形状を意味する。さらに、「断面形状」、「断面視」とは、板状部材又は層を特定の方向で切断した場合の水平方向から視認した場合の形状を意味する。
さらに、「中心部」とは、面又は層の周辺部ではない中心部を意味する。そして、「中心方向」とは、面又は層の周辺部から面又は層の平面形状における中心に向かう方向を意味する。

また、以下に示す実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。

本実施形態の半導体パッケージ基板は、主基板と再配線基板を別工程で作製し、主基板上に対応する再配線基板をはんだ接続し、アンダーフィル樹脂の注入により接合して作製される。

なお、本実施形態における再配線基板の配線スケールは、Ｌ／Ｓ（配線／スペース）＝０．５μｍ／０．５μｍ～Ｌ／Ｓ＝１０μｍ／１０μｍであり（換言すれば、０．５μｍ≦Ｌ≦１０μｍ、０．５μｍ≦Ｓ≦１０μｍ）、主基板の配線スケールはＬ／Ｓ＝１０μｍ／１０μｍ以上であるものとし、主基板にガラスクロス入りの絶縁樹脂材料を用いて剛性を確保している。

また、ガラスクロス入りの絶縁樹脂材料はその特性上、織り込まれたガラスクロス繊維の凹凸が、絶縁樹脂材料表面に影響するため、一般的には、この絶縁樹脂材料上に、上記Ｌ／Ｓ＝０．５μｍ／０．５μｍ～Ｌ／Ｓ＝１０μｍ／１０μｍの微細配線スケールを実現することが難しく、ガラスクロスを含んだ絶縁樹脂をそのまま使えない。
そこで本実施形態では、主基板とは別に作製する再配線基板の製造工程において、リジッドな支持体を用いて再配線基板（インターポーザともいう）を形成することによって、工程全体にわたって再配線基板の剛性を確保し、それにより製造容易性を実現している。また、主基板と再配線基板とを接続した後には、支持体を削除して、よりコンパクトな半導体パッケージ基板を得る。

主基板の製造方法は、一般的なガラスクロス入りの絶縁樹脂材料をコアとするフリップチップ型半導体パッケージ基板と同じ方法で製造する。

＜主基板及びその製造方法＞
以下、主基板の製造方法の一例を詳細に説明する。

（ラインパターンの形成）
まず８００μｍのガラスエポキシ基板（コア基板）１１の所定の位置に直径１５０μｍのドリルで貫通穴１１ａを開け、ガラスエポキシ基板１１の露出表面に無電解銅めっきで無電解銅めっき層１２を形成した後、その貫通穴１１ａ内を電解銅めっきすることで、電解銅めっき層１２ａを形成する。電解銅めっき層１２ａを介して、ガラスエポキシ基板１１の表裏面の電気接続を行う。必要に応じて、サブトラクティブ法で、無電解銅めっき層１２と電解銅めっき層１２ａをエッチングし、ラインパターンを形成する。

（層間絶縁樹脂層の形成）
次いで、主基板の層間絶縁樹脂１３として、４０μｍ厚の味の素ファインテクノ株式会社製の樹脂（製品名ＧＸ－Ｔ３１）を、銅のラインパターン上に真空ラミネートする。さらにＵＶレーザー装置を用い、下地となる銅のラインパターンと位置合わせして、開口径７０μｍ、隣り合う孔のピッチ１５０μｍのマトリクス状に配置された孔１３ａを開ける。

（層間絶縁樹脂の銅配線形成）
また、層間絶縁樹脂１３上に１μｍ厚の無電解銅めっきした上に、日立化成株式会社製のドライフィルムレジスト（製品名ＲＹ－５３２５）を用い、ラインパターンが開口するドライフィルムレジストパターンを形成した後、１５μｍ厚の電解銅めっきをする。不要となったドライフィルムレジストを２０％のモノエタノールアミン水溶液で剥離し、硫酸過水系のエッチング液で露出する１μｍ厚の無電解銅めっき層をエッチングすることにより、独立した銅配線１４を作製する。さらに銅配線１４を樹脂で封入して、配線層１５を形成する。

（銅配線と層間絶縁樹脂の積層）
さらに、配線層１５と層間絶縁樹脂１３を交互に積層することで、多層構造の主基板１を得ることができるが、ここではそれぞれ一層ずつとする。このような工法は、セミアディティブ工法と呼ばれており、多層構造の主基板１での最小配線スケールは、配線／スペース（Ｌ／Ｓ）＝１０／１０μｍである。

最後に、主基板１の両面にソルダーレジスト１６をコート露光現像する。これにより、図１に示すように、所望する開口パターンを形成した主基板１を形成することができる。なお、主基板1の製造方法は、以上に限られない。

＜再配線基板＞
主基板１の作製と並行して、図２に示す再配線基板１０を作製する。再配線基板１０は、支持体２１と、支持体２１の一方の面の側に形成され、第１基準面Ｓ１を備えた剥離層（ここではＬＴＨＣ層２３、シード層２４を含む）と、剥離層に隣接して形成され、複数の接続端子（ここでは第１めっき層２７、銅ピラー３２ａを含む）を備えた配線層と、支持体２１の他方の面の側に形成され、第１基準面Ｓ１と平行な第２基準面Ｓ２を備えた樹脂層２５と、を有し、支持体２１に対向する第１めっき層２７の端面は、第２基準面Ｓ２からの距離が等しくなっている。

本実施形態の再配線基板１０は、主基板１に組み付けられた後に、支持体２１を分離することにより、いわゆる「コアレス基板」と呼ばれる形態となって半導体素子との接続を可能にする。一般的なビルドアップ多層配線板（例えば主基板１）は、配線層と絶縁層とを交互に積層するために剛性の高いコア基板が必要になる。しかしながら、コア基板を設けると、配線基板の厚みが増大して実装時に不利になる。そこで、本実施形態の再配線基板１０の製造時には、剛性を確保すべく後述するように支持体２１を用いるが、例えば主基板１に接続されたのちには、不要となる支持体２１を分離して、配線層と絶縁層のみを残す形態とすることで、薄い半導体パッケージ基板を構成できる。

＜再配線基板の製造方法＞
以下、再配線基板１０の製造方法を説明する。

（支持体の調製）
図３に示すように、光透過性の素材から形成された支持体２１を準備する。ここでは、厚さ１．１ｍｍのソーダライムガラスを支持体２１を用いるが、一般的にガラス板は微小に歪んでいることが多い。そこで、図４に示すように、研削砥石２２にて支持体２１の表面を研削する。支持体２１の一方の面を研削することで、後述する第１基準面Ｓ１を形成できる。また、さらに後述するように第２基準面Ｓ２は樹脂層２５上に形成されるため、支持体２１の他方の面については研削する必要がなく、それにより製造工数を低減できる。なお、支持体２１をセラミック製または樹脂製としてもよい。

（剥離層の形成）
さらに図５において、支持体２１の表面に３Ｍ社製のＬＴＨＣ樹脂をスピンコートで膜形成し、膜厚８００ｎｍのＬＴＨＣ層２３を形成する。続けてＬＴＨＣ層２３のエッジリンスを行い、ＬＴＨＣ層２３が露出しないように、ＬＴＨＣ層２３上にシード層２４としてスパッタ装置にて膜厚３００ｎｍの銅をスパッタ成膜する。シード層２４の表面を、第１基準面Ｓ１とする。ＬＴＨＣ層２３とシード層２４とで剥離層を形成する。支持体２１の面が平面であるため、第１基準面Ｓ１も高精度な平面となる。

（樹脂層の形成）
次に図６に示すように、支持体２１が露出する裏面に、熱硬化性樹脂として１０μｍ以上のエポキシ樹脂をコートし、熱硬化させて樹脂層２５を形成する。樹脂層２５が厚すぎると、エポキシ樹脂の硬化収縮の影響で反りが大きくなるため、樹脂厚さ１５μｍ程度でのコートが好ましい。ここでは、一例として安価なエポキシ樹脂を用いたが、耐熱性２００℃以上ある樹脂であればエポキシ樹脂以外の樹脂でも構わない。

（基準面の形成）
次に図７に示すように、支持体２１の銅スパッタ（シード層２４）の面を、不図示の研削装置の多孔質吸着ステージに吸着固定させ、第１基準面（銅スパッタ面）Ｓ１を基準面とし、平行度１μｍ以下となるよう研削砥石２２にて裏面の樹脂層２５を研削する。これにより図８に示すように、第１基準面Ｓ１に対して平行平坦な面（第２基準面Ｓ２という）を形成することができる。

（樹脂パターン層の形成）
次に図９に示すように、シード層２４の表面に、２５μｍ厚の感光性ポリイミド樹脂をスピンコートし、露光、現像、硬化させ、所望する銅ピラーに対応した開口部を持つ開口パターンを備えた樹脂パターン層（配線層）２６を形成する。

（接続端子の形成）
次に図１０に示すように、樹脂パターン層２６の開口部から給電し、Ｓｎ－０．７％Ｃｕの電解はんだめっきを行い第１基準面Ｓ１に接して第１めっき層２７を形成し、次いで電解ニッケルめっきを行って第２めっき層２８を形成し、さらに電解銅めっきを行って第３めっき層２９を形成するように、順次電解めっきを行う。なお、感光性ポリイミド樹脂表面より高くなるまで、第３めっき層２９の電解銅めっきを行う。この時点で、接続端子の一部を構成する第１めっき層２７の下端面（内方端面）は、それぞれ樹脂層２５の第２基準面Ｓ２から等しい距離を有している。ここで、「等しい距離」とは、樹脂層２５の第２基準面からの距離が５μｍ以内であることを言う。

次いで、不図示のＣＭＰ装置にて、樹脂パターン層２６の表面から突出している第３めっき層２９を研磨して、銅ピラー部２９ａの高さと樹脂パターン層２６の表面の高さとを揃える。

（配線の形成）
次に図１１に示すように、日立化成株式会社製の製品名ＡＨ－３０００である感光性絶縁樹脂３０を、スピンコートで５μｍの厚さにコートする。次いで、下地の銅ピラー部２９ａのパターンに対応するビアパターンを露光現像して、ビア孔３０ａを形成する。ここで、感光性絶縁樹脂３０は、ドライフィルムタイプを真空ラミネートしても構わないし、液状の感光性絶縁樹脂をスピンコート、スリットコートすることなどで形成しても構わない。

このビア孔３０ａを形成した感光性絶縁樹脂３０上へ、更に感光性絶縁樹脂３１をスピンコートで７μｍの厚さにコートし、ビア孔３０ａにアライメントして、ラインパターン３１ａを露光現像する。ここでも、感光性絶縁樹脂３１は、ドライフィルムタイプを真空ラミネートしても構わないし、液状の感光性絶縁樹脂をスピンコート、スリットコートすることなどで形成しても構わない。

更に図１２に示すように、ビア孔３０ａに重ねてラインパターン３１ａを形成した感光性絶縁樹脂３１の表面へ、シード層とする銅を３００ｎｍ、スパッタ成膜し、続いてビアフィル電解銅めっきを行い、ラインパターンの感光性絶縁樹脂３１を銅めっき３２で埋める。次に研削装置の多孔質吸着ステージに固定して、樹脂層２５の第２基準面Ｓ２から感光性絶縁樹脂３１の高さが１０μｍになるまで、表面の電解銅めっきを研削し、独立した銅のラインパターンを形成する。

その後、前述した感光性絶縁樹脂と銅めっきによる配線形成を繰り返し行い、多層配線層を形成してもよい。感光性絶縁樹脂３１上にソルダーレジスト３３をコート露光現像し、所望する開口パターンを形成する。

最後に、ソルダーレジスト３３上に、日立化成株式会社製ドライフィルムレジスト（製品名ＲＹ－５３２５）をラミネートし、１５０μｍピッチのマトリクス状に隣合うφ７０μｍ開口する孔パターンに露光現像した後、シード層とする銅を３００ｎｍスパッタ成膜し、続いて孔パターンを埋めるように電解銅めっきで埋める。

（接続端子の露出）
更に、この表面を切削後、アミン系剥離液でドライフィルムレジストを剥離して、独立する銅ピラー３２ａが露出するよう形成し、さらにピース単位でダイシングしてピース化する。以上で、図２に示すような再配線基板１０が完成する。

＜半導体パッケージ基板およびその製造方法＞
以下、半導体パッケージ基板の製造方法を説明する。

（再配線基板と主基板との接続）
まず、別工程で作製した主基板１の配線端子１７に対して、ＳＡＣ３０５のクリームはんだ３４をスクリーン印刷する。次に図１３に示すように、ピース化した再配線基板１０から突出する銅ピラー３２ａの端面（外方端面）を、はんだ３４に対してアライメント合わせを行いつつ主基板１に搭載し、不図示のリフロー装置を通してはんだ接続を行う。

（アンダーフィル樹脂の充填）
次に図１４に示すように、フラックス洗浄後、主基板１と再配線基板１０とが、銅ピラー３２ａとはんだ３４とを介して接続された隙間へ、アンダーフィル樹脂３５を注入して固化させる。

（支持体および樹脂パターン層の除去）
更に、再配線基板１０側の樹脂層２５、支持体２１越しに、外部よりＬＴＨＣ層２３へレーザー光を照射して、ＬＴＨＣ層２３の界面から支持体２１を剥離する。更にアルカリ性の剥離液で、樹脂パターン層２６を溶解剥離する。以上により、図１５に示す半導体パッケージ基板１００が完成する。ここで、再配線基板１０から支持体２１と剥離層とを除去した構造を、再配線ユニットと称する。

完成した半導体パッケージ基板１００は、主基板１の配線端子に接続され高さが揃った第１めっき層２７を備えた接続端子を、銅ピラー３２ａのピッチよりも短いピッチで配置しており、かかる第１めっき層２７を介して半導体チップやその他の電子部品と接続が容易になる。本実施形態によれば、はんだ量ばらつきによるオープン不良を抑制するとともに、ＩＭＣ層の成長を抑制し、少ないはんだ量でも接続信頼性や機械的強度を確保できる。

＜再配線基板の製造方法の変形例＞
まず、支持体に仮貼剥離層として３Ｍ社製のＬＴＨＣ樹脂（製品名）をコート後、そのＬＴＨＣ樹脂の表層を研削し、その上にシード層として、３００ｎｍ厚の銅をスパッタ成膜して、基準平坦面を形成する。

次いで、ビアパターンとラインパターンからなる配線層を所望する複数層形成するため、下層のラインパターンと、絶縁樹脂のビア位置、上層のラインパターンの位置合わせを行いながら上記工程を繰り返し、多層配線構造を構築する。

次に、最終配線層を形成した上へ、厚さ２５μmの感光性ドライフィルムフィルムを貼り、最終配線層のランド上に、開口パターンに位置を合わせて露光、現像する。その開口パターンに、給電して電解銅めっき、電解ニッケルめっき、電解はんだめっきを行い、感光性ドライフィルムレジストを剥離し、銅ピラーを形成する。

次に、支持体ごと個片サイズに断裁して、再配線基板を完成させる。

説明を割愛したガラスクロス層を含む主基板を別工程にて作製しておき、ここで、再配線基板の銅ピラーを主基板上にアライメントしながら搭載し、リフロー装置で主基板と再配線基板をはんだ溶解接続した。はんだ接続で使用したフラックスを洗浄し、再配線基板と主基板の間にアンダーフィル樹脂を注入し、再配線基板と主基板を一体化させる。

次に、支持体越しに、外部から仮貼剥離層のＬＴＨＣ樹脂へレーザー光を照射し、支持体を剥離した。更に、シード層の銅をアルカリ性の銅エッチング液でエッチアウトした後、アミン系の剥離液にて感光性ポリイミド膜を溶解剥離することにより、上部からはんだ層、バリア層、銅層で構成された半導体チップ接続端子を露出させ、半導体パッケージ基板を完成させる。

更に、複数の半導体チップや受動電子部品を半導体パッケージ基板へ搭載実装することにより、半導体装置を完成させる。

本実施形態によれば、狭い端子ピッチで高密度配線基板において、銅ピラーの面内高さを揃えることにより、少ないはんだ量でも安定した接続ができる。

１ 主基板
１０ 再配線基板
２１ 支持体
２３ ＬＴＨＣ層
２４ シード層
２５ 樹脂層
３２ａ 銅ピラー
１００ 半導体パッケージ基板
Ｓ１ 第１基準面
Ｓ２ 第２基準面

Claims (3)

1. ガラス板から形成された支持体の一方の面を研削することで、第１基準面を形成する工程と、
   前記第１基準面上に剥離層を形成する工程と、
   前記支持体の他方の面の側に樹脂層を形成し、前記第１基準面を基準に前記樹脂層を研削することで、前記第１基準面と平行な第２基準面を形成する工程と、
   前記剥離層に積層して、開口部を備えた樹脂パターン層を形成する工程と、
   前記樹脂パターン層の開口部内に、前記第１基準面に内方端面がそれぞれ接するようにして複数の接続端子を形成する工程と、
   前記樹脂パターン層の一部を除去することによって、前記接続端子の外方端面の近傍を露出する工程と、
   前記接続端子の外方端面と、主基板の配線端子とをはんだにより接続する工程と、
   接続された前記接続端子の周囲に、アンダーフィル樹脂を充填する工程と、
   前記支持体と前記剥離層を除去する工程と、
   前記樹脂パターン層の残りを排除する工程と、を有することを特徴とする半導体パッケージ基板の製造方法。
2. 前記支持体は、光透過性の素材から形成されており、前記支持体を介して外部からレーザー光を照射することによって、前記剥離層を剥離することを特徴とする請求項１に記載の半導体パッケージ基板の製造方法。
3. 前記接続端子の外方端面の近傍を露出する工程の前に、前記第２基準面を基準として、前記樹脂パターン層の表面と前記外方端面とを研削することを特徴とする請求項１または２に記載の半導体パッケージ基板の製造方法。

Images