JP7583706B2 - 半導体装置の製造方法及び積層体 - Google Patents
半導体装置の製造方法及び積層体 Download PDFInfo
- Publication number
- JP7583706B2 JP7583706B2 JP2021508991A JP2021508991A JP7583706B2 JP 7583706 B2 JP7583706 B2 JP 7583706B2 JP 2021508991 A JP2021508991 A JP 2021508991A JP 2021508991 A JP2021508991 A JP 2021508991A JP 7583706 B2 JP7583706 B2 JP 7583706B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- adhesive sheet
- attached
- singulated
- regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P54/00—Cutting or separating of wafers, substrates or parts of devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/50—Working by transmitting the laser beam through or within the workpiece
- B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
- H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
- H10P72/7402—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
- H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
- H10P72/7416—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
- H10P72/742—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Oil, Petroleum & Natural Gas (AREA)
- Plasma & Fusion (AREA)
- Mechanical Engineering (AREA)
- Dicing (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
本発明は、半導体装置の製造方法、及び、半導体装置の製造方法に用いられる積層体に関する。
シリコン基板上に半導体回路が形成された半導体チップ等の半導体装置の製造プロセスとして、ＤＢＧ（Ｄｉｃｉｎｇ Ｂｅｆｏｒｅ Ｇｒｉｎｄｉｎｇ）と称される方法が知られている。ＤＢＧとは、仕上がり厚さに相当する深さの溝をウエハのストリートに形成しておき、ウエハの裏面を研削することによって、先に形成した溝をウエハの裏面から表出させてウエハを個々の半導体チップに分割する方法である。
１枚のウエハからのチップの取り数を増やす等の目的で、ＳＤＢＧ（Ｓｔｅａｌｔｈ Ｄｉｃｉｎｇ Ｂｅｆｏｒｅ Ｇｒｉｎｄｉｎｇ）と称される方法も提案されている。ＳＤＢＧとは、ウエハに対して透過性を有する波長のレーザーの集光点をウエハ内部に位置付けて、分割予定ラインに沿ってレーザーをウエハに照射して、ウエハ内部に多光子吸収による改質層を形成した後、ウエハの裏面側を研削してウエハを薄くするとともに、改質層を分割起点にしてウエハを個々の半導体チップに分割する加工方法である。
ＳＤＢＧのように、分割されたウエハにおけるチップ間の隙間が非常に小さくなる加工方法を用いると、個片化された半導体チップに欠けや割れを生じることがある。このため、例えば、特許文献１では、ウエハ表面の分割予定ラインの各交差点に金属膜等からなる欠け防止層を設けることが提案されている。
１枚のウエハからのチップの取り数を増やす等の目的で、ＳＤＢＧ（Ｓｔｅａｌｔｈ Ｄｉｃｉｎｇ Ｂｅｆｏｒｅ Ｇｒｉｎｄｉｎｇ）と称される方法も提案されている。ＳＤＢＧとは、ウエハに対して透過性を有する波長のレーザーの集光点をウエハ内部に位置付けて、分割予定ラインに沿ってレーザーをウエハに照射して、ウエハ内部に多光子吸収による改質層を形成した後、ウエハの裏面側を研削してウエハを薄くするとともに、改質層を分割起点にしてウエハを個々の半導体チップに分割する加工方法である。
ＳＤＢＧのように、分割されたウエハにおけるチップ間の隙間が非常に小さくなる加工方法を用いると、個片化された半導体チップに欠けや割れを生じることがある。このため、例えば、特許文献１では、ウエハ表面の分割予定ラインの各交差点に金属膜等からなる欠け防止層を設けることが提案されている。
しかしながら、チップサイズの小型化への要請はますます高まっており、半導体チップの小型化に伴って、半導体チップの割れや欠けの問題が顕著になっている。本発明者らの検討によれば、ＤＢＧでダイシングにより形成される隙間を極力小さくする方法や、ＳＤＢＧのようにウエハの分割時点では、隣り合うチップ間の間隔が実質的にゼロであるような方法を用いる場合、チップサイズが小型化すると、隣接するチップ同士の接触による割れや欠けの問題がより顕著になることが判明している。したがって、より効果的にチップの欠けや割れを防止できる新規かつ有用な半導体装置の製造方法が求められている。
本発明は、上記問題を鑑み、隣接する個片化後のチップ間の距離が小さい場合でも、製造工程中にチップに割れや欠けが生じにくい半導体装置の製造方法、及び、それに適した積層体を提供することを課題とする。
本発明者らは、上記課題を解決すべく鋭意検討を重ねた結果、ウエハの回路層形成面に貼付する粘着シートの貼付方向を、ウエハの個片化予定領域に基づいて適切に設定することで、上記課題を解決し得ることを見出し、本発明を完成した。
すなわち、本発明は、以下の［１］～［６］を提供するものである。
［１］平面形状が矩形状の半導体装置の製造方法であって、
マトリクス状に並んでいる複数の矩形状の個片化予定領域を含むウエハの表面に、前記個片化予定領域の短辺方向に沿って粘着シートを貼付し、
前記粘着シートが貼付されたウエハの裏面を研削するととともに、前記個片化予定領域を画定する分割予定線に沿って前記ウエハを分割する、半導体装置の製造方法。
［２］前記ウエハの表面に前記粘着シートを貼付した後、前記分割予定線に対応する平面位置における前記ウエハの内部に、分割の起点となる改質部を形成し、
前記粘着シートが貼付された前記ウエハの裏面を研削し、前記分割予定線に沿って前記ウエハを分割する、上記［１］に記載の半導体装置の製造方法。
［３］前記個片化予定領域の、長辺方向の長さ／短辺方向の長さ、で表されるアスペクト比が、１．０５以上である、上記［１］又は［２］に記載の半導体装置の製造方法。
［４］前記個片化予定領域は、長辺方向の長さが５～５０ｍｍであり、短辺方向の長さが２～２０ｍｍである、上記［１］～［３］のいずれか一つに記載の半導体装置の製造方法。
［５］研削後の前記ウエハの裏面に転写シートを貼付し、
前記転写シート貼付後に、前記粘着シートを前記ウエハから分離する、上記［１］～［４］のいずれか一つに記載の半導体装置の製造方法。
［６］マトリクス状に並んだ複数の矩形状の個片化予定領域を含むウエハと、
前記個片化予定領域の短辺方向に沿ってテンションを付加した状態で、前記ウエハの表面に貼付された粘着シートと、を備える、積層体。
すなわち、本発明は、以下の［１］～［６］を提供するものである。
［１］平面形状が矩形状の半導体装置の製造方法であって、
マトリクス状に並んでいる複数の矩形状の個片化予定領域を含むウエハの表面に、前記個片化予定領域の短辺方向に沿って粘着シートを貼付し、
前記粘着シートが貼付されたウエハの裏面を研削するととともに、前記個片化予定領域を画定する分割予定線に沿って前記ウエハを分割する、半導体装置の製造方法。
［２］前記ウエハの表面に前記粘着シートを貼付した後、前記分割予定線に対応する平面位置における前記ウエハの内部に、分割の起点となる改質部を形成し、
前記粘着シートが貼付された前記ウエハの裏面を研削し、前記分割予定線に沿って前記ウエハを分割する、上記［１］に記載の半導体装置の製造方法。
［３］前記個片化予定領域の、長辺方向の長さ／短辺方向の長さ、で表されるアスペクト比が、１．０５以上である、上記［１］又は［２］に記載の半導体装置の製造方法。
［４］前記個片化予定領域は、長辺方向の長さが５～５０ｍｍであり、短辺方向の長さが２～２０ｍｍである、上記［１］～［３］のいずれか一つに記載の半導体装置の製造方法。
［５］研削後の前記ウエハの裏面に転写シートを貼付し、
前記転写シート貼付後に、前記粘着シートを前記ウエハから分離する、上記［１］～［４］のいずれか一つに記載の半導体装置の製造方法。
［６］マトリクス状に並んだ複数の矩形状の個片化予定領域を含むウエハと、
前記個片化予定領域の短辺方向に沿ってテンションを付加した状態で、前記ウエハの表面に貼付された粘着シートと、を備える、積層体。
本発明によれば、隣接する個片化後のチップ間の距離が小さい場合でも、製造工程において、チップに割れや欠けが生じにくい半導体装置の製造方法、及び、それに適した積層体を提供することができる。
以下、本発明の実施形態（以下、「本実施形態」と称することがある）について説明する。
［ウエハ、積層体、及び、半導体装置］
本実施形態の半導体装置の製造方法によって製造される半導体装置は、ウエハ部分とその表面に形成された回路部とを備えており、平面形状が矩形状である。本明細書において、「半導体装置」とは、プロセッサ、メモリ、センサ等に用いられる、半導体特性を利用することで機能し得る装置全般を指す。具体的には、集積回路を備えるウエハ、集積回路を備える薄化されたウエハ、集積回路を備えるチップ、集積回路を備える薄化されたチップ、これらのチップを含む電子部品、及び当該電子部品を備える電子機器類等が挙げられる。パッケージングされる前のチップも含まれる。
半導体装置は、回路層が表面に設けられたウエハを個片化することによって得られる。
また、回路層が設けられたウエハを半導体装置へと加工する工程において、ウエハの回路層形成面に粘着シートを貼付した積層体が用いられる。
［ウエハ、積層体、及び、半導体装置］
本実施形態の半導体装置の製造方法によって製造される半導体装置は、ウエハ部分とその表面に形成された回路部とを備えており、平面形状が矩形状である。本明細書において、「半導体装置」とは、プロセッサ、メモリ、センサ等に用いられる、半導体特性を利用することで機能し得る装置全般を指す。具体的には、集積回路を備えるウエハ、集積回路を備える薄化されたウエハ、集積回路を備えるチップ、集積回路を備える薄化されたチップ、これらのチップを含む電子部品、及び当該電子部品を備える電子機器類等が挙げられる。パッケージングされる前のチップも含まれる。
半導体装置は、回路層が表面に設けられたウエハを個片化することによって得られる。
また、回路層が設けられたウエハを半導体装置へと加工する工程において、ウエハの回路層形成面に粘着シートを貼付した積層体が用いられる。
以下、本発明の実施形態に係る、ウエハ、積層体、及び、半導体装置を、図面を用いて説明する。
図１は、回路層が形成されたウエハ、このウエハの回路層が形成された面に粘着シートが貼付された積層体、及び、上記ウエハを加工することによって得られる、半導体装置としての半導体チップの模式的な断面図である。
図１（Ａ）に示すように、まず、フォトリソ法を含む半導体形成プロセスによって、表面に回路層Ｃが形成されたウエハＷを準備する。
次に、図１（Ｂ）に示すように、ウエハＷの回路層Ｃが形成された面に粘着シート１を貼付して、積層体１０を得る。
さらに、図１（Ｃ）に示すように、ウエハＷの裏面を必要に応じて研削するとともに、ウエハＷを、個片化予定領域を画定する分割予定線に沿って分割することで、個片化後のウエハＷＩとする。こうして、回路層Ｃを有するウエハＷを複数に個片化し、半導体装置としての半導体チップＣＰを得る。個片化予定領域については後ほど詳しく説明する。
図１は、回路層が形成されたウエハ、このウエハの回路層が形成された面に粘着シートが貼付された積層体、及び、上記ウエハを加工することによって得られる、半導体装置としての半導体チップの模式的な断面図である。
図１（Ａ）に示すように、まず、フォトリソ法を含む半導体形成プロセスによって、表面に回路層Ｃが形成されたウエハＷを準備する。
次に、図１（Ｂ）に示すように、ウエハＷの回路層Ｃが形成された面に粘着シート１を貼付して、積層体１０を得る。
さらに、図１（Ｃ）に示すように、ウエハＷの裏面を必要に応じて研削するとともに、ウエハＷを、個片化予定領域を画定する分割予定線に沿って分割することで、個片化後のウエハＷＩとする。こうして、回路層Ｃを有するウエハＷを複数に個片化し、半導体装置としての半導体チップＣＰを得る。個片化予定領域については後ほど詳しく説明する。
＜ウエハ＞
ウエハＷは、高純度の単結晶シリコンを円盤状に切り出したものである。ウエハＷの直径は、これに限るものではないが、例えば１２インチである。
回路層Ｃは、半導体製造プロセスによってウエハＷの表面に形成された半導体回路を含む層である。
半導体プロセスは、シリコンウエハ上に回路の素材となる酸化シリコンやアルミニウム等を、スパッタリング、電気めっき、ＣＶＤ等によって薄膜形成した後、フォトリソ法によって半導体回路を形成する工程を含む。
フォトリソ法は、シリコンウエハ上に形成された上記薄膜をレジスト膜で被覆する工程、回路パターンが形成されたマスクを介してＵＶ光を上記レジスト膜に照射する工程、上記レジスト膜のうち未硬化の部分を現像して選択的に除去する工程、現像によって露出した薄膜をエッチングして除去する工程、エッチングによって露出したシリコン基板にリンやホウ素等の不純物を注入して半導体特性を付与する工程、フラッシュランプやレーザー照射等を用いる熱処理によって不純物イオンを活性化する工程、及び、レジスト膜を剥離する工程、を有する。
ウエハＷは、高純度の単結晶シリコンを円盤状に切り出したものである。ウエハＷの直径は、これに限るものではないが、例えば１２インチである。
回路層Ｃは、半導体製造プロセスによってウエハＷの表面に形成された半導体回路を含む層である。
半導体プロセスは、シリコンウエハ上に回路の素材となる酸化シリコンやアルミニウム等を、スパッタリング、電気めっき、ＣＶＤ等によって薄膜形成した後、フォトリソ法によって半導体回路を形成する工程を含む。
フォトリソ法は、シリコンウエハ上に形成された上記薄膜をレジスト膜で被覆する工程、回路パターンが形成されたマスクを介してＵＶ光を上記レジスト膜に照射する工程、上記レジスト膜のうち未硬化の部分を現像して選択的に除去する工程、現像によって露出した薄膜をエッチングして除去する工程、エッチングによって露出したシリコン基板にリンやホウ素等の不純物を注入して半導体特性を付与する工程、フラッシュランプやレーザー照射等を用いる熱処理によって不純物イオンを活性化する工程、及び、レジスト膜を剥離する工程、を有する。
＜半導体装置＞
ウエハＷは、一例として、平面視したときのサイズで、それぞれが１２ｍｍ×６ｍｍ程度の大きさの複数の半導体チップとなるように分割される。このサイズに分割する場合、直径１２インチのウエハからは、約１，０００個の半導体チップが得られる。
半導体装置である半導体チップは、上述したように、ウエハＷに由来するウエハ部分と、その表面に形成された回路層Ｃに由来する回路部とを備えている。
本実施形態の半導体装置の製造方法によって得られる半導体チップは、矩形状の平面形状を有する。このため、半導体チップに様々な機能を付与したり、半導体チップの天地を容易に把握したりすることができる。
ウエハＷは、一例として、平面視したときのサイズで、それぞれが１２ｍｍ×６ｍｍ程度の大きさの複数の半導体チップとなるように分割される。このサイズに分割する場合、直径１２インチのウエハからは、約１，０００個の半導体チップが得られる。
半導体装置である半導体チップは、上述したように、ウエハＷに由来するウエハ部分と、その表面に形成された回路層Ｃに由来する回路部とを備えている。
本実施形態の半導体装置の製造方法によって得られる半導体チップは、矩形状の平面形状を有する。このため、半導体チップに様々な機能を付与したり、半導体チップの天地を容易に把握したりすることができる。
＜積層体＞
積層体１０は、回路層Ｃが形成されたウエハＷの表面に粘着シート１が貼付されたものである。
積層体１０は、回路層Ｃが形成されたウエハＷの表面に粘着シート１が貼付されたものである。
（粘着シート）
粘着シート１は、基材層と、この基材層上に積層された粘着剤層とを含む積層体であり、典型的には、基材層と、基材層の少なくとも一方の面側に設けられた緩衝層と、基材層の他方の面側に設けられた粘着剤層とを含む積層体である。粘着シート１は、これら以外の他の構成層を含むことができ、例えば、粘着剤層側の基材表面にはプライマー層が形成されていてもよく、粘着剤層の表面には、使用時まで粘着剤層を保護するための剥離シートが積層されていてもよい。また、基材は単層であってもよく、多層であってもよい。緩衝層および粘着剤層も同様である。粘着シート１の粘着剤層がウエハＷの回路層Ｃに接するようにして、粘着シート１がウエハＷに貼付されることにより、粘着シート１は、ウエハＷの回路層Ｃを保護する保護フィルムとしての役割を果たす。
粘着シート１は、基材層と、この基材層上に積層された粘着剤層とを含む積層体であり、典型的には、基材層と、基材層の少なくとも一方の面側に設けられた緩衝層と、基材層の他方の面側に設けられた粘着剤層とを含む積層体である。粘着シート１は、これら以外の他の構成層を含むことができ、例えば、粘着剤層側の基材表面にはプライマー層が形成されていてもよく、粘着剤層の表面には、使用時まで粘着剤層を保護するための剥離シートが積層されていてもよい。また、基材は単層であってもよく、多層であってもよい。緩衝層および粘着剤層も同様である。粘着シート１の粘着剤層がウエハＷの回路層Ｃに接するようにして、粘着シート１がウエハＷに貼付されることにより、粘着シート１は、ウエハＷの回路層Ｃを保護する保護フィルムとしての役割を果たす。
（基材層）
基材層の材質は、特に制限されないが、紙や不織布と比べて塵芥発生が少ないために電子部品の加工部材に好適であり、入手が容易であるとの観点から、樹脂フィルムであることが好ましい。粘着シートが基材層を有することで、粘着シートの形状安定性を向上させたり、粘着シートにコシを与えたりすることができる。また、ウエアＷの回路層Ｃの凹凸が大きい場合でも、粘着シートの貼付面と逆の面が平滑に保たれやすくなる。
基材層は、１つの樹脂フィルムからなる単層フィルムからなる基材層でもよいし、複数の樹脂フィルムが積層した複層フィルムからなる基材層でもよい。
基材層の厚さは、粘着シートに適度な弾力を与える観点、また、粘着シートの巻収時の取り扱い性の観点から、好ましくは５～２５０μｍ、より好ましくは１０～２００μｍ、さらに好ましくは２５～１５０μｍである。
基材層に用いられ得る樹脂フィルムとしては、例えば、ポリオレフィン系フィルム、ハロゲン化ビニル重合体系フィルム、アクリル樹脂系フィルム、ゴム系フィルム、セルロース系フィルム、ポリエステル系フィルム、ポリカーボネート系フィルム、ポリスチレン系フィルム、ポリフェニレンサルファイド系フィルム、シクロオレフィンポリマー系フィルム、及び、ウレタン樹脂を含むエネルギー線硬化性組成物の硬化物からなるフィルムが挙げられる。
基材層に用いられるポリエステル系フィルムは、ポリエステルの共重合体からなるフィルムであってもよく、上記ポリエステルと比較的少量の他樹脂との混合物からなる樹脂混合フィルムであってもよい。これらのポリエステル系フィルムの中でも、入手が容易で、厚み精度が高いとの観点から、ポリエチレンテレフタレートフィルムが好ましい。
基材層の材質は、特に制限されないが、紙や不織布と比べて塵芥発生が少ないために電子部品の加工部材に好適であり、入手が容易であるとの観点から、樹脂フィルムであることが好ましい。粘着シートが基材層を有することで、粘着シートの形状安定性を向上させたり、粘着シートにコシを与えたりすることができる。また、ウエアＷの回路層Ｃの凹凸が大きい場合でも、粘着シートの貼付面と逆の面が平滑に保たれやすくなる。
基材層は、１つの樹脂フィルムからなる単層フィルムからなる基材層でもよいし、複数の樹脂フィルムが積層した複層フィルムからなる基材層でもよい。
基材層の厚さは、粘着シートに適度な弾力を与える観点、また、粘着シートの巻収時の取り扱い性の観点から、好ましくは５～２５０μｍ、より好ましくは１０～２００μｍ、さらに好ましくは２５～１５０μｍである。
基材層に用いられ得る樹脂フィルムとしては、例えば、ポリオレフィン系フィルム、ハロゲン化ビニル重合体系フィルム、アクリル樹脂系フィルム、ゴム系フィルム、セルロース系フィルム、ポリエステル系フィルム、ポリカーボネート系フィルム、ポリスチレン系フィルム、ポリフェニレンサルファイド系フィルム、シクロオレフィンポリマー系フィルム、及び、ウレタン樹脂を含むエネルギー線硬化性組成物の硬化物からなるフィルムが挙げられる。
基材層に用いられるポリエステル系フィルムは、ポリエステルの共重合体からなるフィルムであってもよく、上記ポリエステルと比較的少量の他樹脂との混合物からなる樹脂混合フィルムであってもよい。これらのポリエステル系フィルムの中でも、入手が容易で、厚み精度が高いとの観点から、ポリエチレンテレフタレートフィルムが好ましい。
（粘着剤層）
基材層又は中間層上に設けられる粘着剤層は、ウエハＷの回路層Ｃに粘着シートを確実に固定することにより回路層Ｃを保護する。
粘着剤層は粘着剤を含む。粘着剤としては、例えば、アクリル系粘着剤、ゴム系粘着剤、ウレタン系粘着剤、シリコーン系粘着剤、ポリビニルエーテル系粘着剤、オレフィン系粘着剤等が挙げられる。これらの粘着剤は、１種又は２種以上を組み合わせて用いてもよい。
粘着剤層の厚さは、保護対象となる回路層の凹凸の大きさに応じて適宜調整することができるが、好ましくは５～２００μｍ、より好ましくは７～１５０μｍ、さらに好ましくは１０～１００μｍである。
基材層又は中間層上に設けられる粘着剤層は、ウエハＷの回路層Ｃに粘着シートを確実に固定することにより回路層Ｃを保護する。
粘着剤層は粘着剤を含む。粘着剤としては、例えば、アクリル系粘着剤、ゴム系粘着剤、ウレタン系粘着剤、シリコーン系粘着剤、ポリビニルエーテル系粘着剤、オレフィン系粘着剤等が挙げられる。これらの粘着剤は、１種又は２種以上を組み合わせて用いてもよい。
粘着剤層の厚さは、保護対象となる回路層の凹凸の大きさに応じて適宜調整することができるが、好ましくは５～２００μｍ、より好ましくは７～１５０μｍ、さらに好ましくは１０～１００μｍである。
（中間層）
中間層は、特に制限されないが、良好な凹凸吸収性を得る観点から、ウレタン（メタ）アクリレート及びチオール基含有化合物を含む樹脂組成物から形成されることが好ましい。
中間層の厚さは、保護対象となる半導体表面の凹凸の大きさに応じて適宜調整することができるが、比較的大きな凹凸を吸収することを可能とする観点から、好ましくは５０～４００μｍ、より好ましくは７０～３００μｍ、さらに好ましくは８０～２５０μｍである。
中間層は、特に制限されないが、良好な凹凸吸収性を得る観点から、ウレタン（メタ）アクリレート及びチオール基含有化合物を含む樹脂組成物から形成されることが好ましい。
中間層の厚さは、保護対象となる半導体表面の凹凸の大きさに応じて適宜調整することができるが、比較的大きな凹凸を吸収することを可能とする観点から、好ましくは５０～４００μｍ、より好ましくは７０～３００μｍ、さらに好ましくは８０～２５０μｍである。
（粘着シートの貼付方向）
図２は、ウエハＷへの粘着シート１の貼付方向と、ウエハＷ上の個片化予定領域Ｒとの関係を示す説明図である。
図２（Ａ）に示すように、ウエハＷの表面には、ウエハＷに対する処理や加工の基準方向を示すＶノッチＷｖと、分割予定線Ｅによって規定される個々の個片化予定領域Ｒ内に設けられた半導体回路とが形成されている。半導体回路はＶノッチＷｖが示す方向を基準にして形成されている。また、後述する粘着シートの貼り合わせもＶノッチＷｖが示す方向を基準にして行われる。
ここで、個片化予定領域Ｒは平面視で矩形状である。個片化予定領域Ｒを画定する分割予定線Ｅは仮想的なものであり、分割予定線Ｅを跨がないように個々の回路が形成されていればよく、個片化予定領域Ｒを画定する分割予定線ＥをウエハＷの表面や回路層Ｃに物理的に形成しておく必要はない。しかし、個片化予定領域Ｒを認識しやすくしたり、ウエハＷの分割がスムーズに進むようにしたりするために、フォトリソ法によって予め、分割予定線Ｅとなる加工溝等を形成しておいてもよい。
個片化予定領域Ｒを矩形状とすることにより、最終的に得られる半導体チップの形状も矩形となる。
図２（Ａ）に示す例では、各個片化予定領域Ｒの短辺方向ｄ２が、ＶノッチＷｖが示す方向ｄ３（以下、縦方向ともいう）に一致するように回路層Ｃの各回路が形成されている。これにより、個片化予定領域の長辺方向ｄ１は、ＶノッチＷｖが示す方向ｄ３に直交する方向（以下、横方向ともいう）に一致している。
図２は、ウエハＷへの粘着シート１の貼付方向と、ウエハＷ上の個片化予定領域Ｒとの関係を示す説明図である。
図２（Ａ）に示すように、ウエハＷの表面には、ウエハＷに対する処理や加工の基準方向を示すＶノッチＷｖと、分割予定線Ｅによって規定される個々の個片化予定領域Ｒ内に設けられた半導体回路とが形成されている。半導体回路はＶノッチＷｖが示す方向を基準にして形成されている。また、後述する粘着シートの貼り合わせもＶノッチＷｖが示す方向を基準にして行われる。
ここで、個片化予定領域Ｒは平面視で矩形状である。個片化予定領域Ｒを画定する分割予定線Ｅは仮想的なものであり、分割予定線Ｅを跨がないように個々の回路が形成されていればよく、個片化予定領域Ｒを画定する分割予定線ＥをウエハＷの表面や回路層Ｃに物理的に形成しておく必要はない。しかし、個片化予定領域Ｒを認識しやすくしたり、ウエハＷの分割がスムーズに進むようにしたりするために、フォトリソ法によって予め、分割予定線Ｅとなる加工溝等を形成しておいてもよい。
個片化予定領域Ｒを矩形状とすることにより、最終的に得られる半導体チップの形状も矩形となる。
図２（Ａ）に示す例では、各個片化予定領域Ｒの短辺方向ｄ２が、ＶノッチＷｖが示す方向ｄ３（以下、縦方向ともいう）に一致するように回路層Ｃの各回路が形成されている。これにより、個片化予定領域の長辺方向ｄ１は、ＶノッチＷｖが示す方向ｄ３に直交する方向（以下、横方向ともいう）に一致している。
個片化予定領域Ｒの長辺方向の長さは、製造工程中における半導体チップの欠けや割れを抑制しやすく、また、様々な機能を半導体チップに付与しやすくする観点から、好ましくは５～５０ｍｍ、より好ましくは７～４０ｍｍ、さらに好ましくは１０～３０ｍｍである。
個片化予定領域Ｒの短辺方向の長さは、取り扱いの容易性を高めたり、半導体チップに必要最低限の機能を付与しやすくしたりする観点から、好ましくは２～２０ｍｍ、より好ましくは３～１８ｍｍ、さらに好ましくは４～１５ｍｍである。
個片化予定領域Ｒの、長辺方向の長さと短辺方向の長さとの比率（長辺方向の長さ／短辺方向の長さ）で表されるアスペクト比は、製造工程中における半導体チップの欠けや割れの抑制性と、半導体チップへの機能の付与性のバランスを適切に保つ観点から、好ましくは１．０５以上、より好ましくは１．１０以上、さらに好ましくは１．１５以上であり、また、好ましくは１０以下、より好ましくは７．０以下、さらに好ましくは５．０以下である。
個片化予定領域Ｒの短辺方向の長さは、取り扱いの容易性を高めたり、半導体チップに必要最低限の機能を付与しやすくしたりする観点から、好ましくは２～２０ｍｍ、より好ましくは３～１８ｍｍ、さらに好ましくは４～１５ｍｍである。
個片化予定領域Ｒの、長辺方向の長さと短辺方向の長さとの比率（長辺方向の長さ／短辺方向の長さ）で表されるアスペクト比は、製造工程中における半導体チップの欠けや割れの抑制性と、半導体チップへの機能の付与性のバランスを適切に保つ観点から、好ましくは１．０５以上、より好ましくは１．１０以上、さらに好ましくは１．１５以上であり、また、好ましくは１０以下、より好ましくは７．０以下、さらに好ましくは５．０以下である。
なお、本実施形態においては、後述するように、半導体装置を製造する際、ＳＤＢＧによってウエハＷを分割するので、隣り合うチップ間の距離が実質的にゼロである。このため、個片化予定領域Ｒの縦方向及び横方向の長さが、半導体チップの縦方向及び横方向の長さに一致する。
なお、個片化予定領域Ｒ以外に半導体回路を設けないようにしてもよいし、個片化予定領域外にも使用しない半導体回路をダミー回路として設けておいてもよい。
なお、個片化予定領域Ｒ以外に半導体回路を設けないようにしてもよいし、個片化予定領域外にも使用しない半導体回路をダミー回路として設けておいてもよい。
図２（Ｂ）に示すように、粘着シート１は、ウエハＷの表面全体を覆い得る長さと幅を有するものである。直径１２インチのウエハＷを用いる場合、粘着シート１としては、例えば、幅４００ｍｍの長尺のものを用いることができる。なお、図２（Ｂ）においては、理解を容易にするため、粘着シート１によって覆われたウエハＷとその個片化予定領域Ｒを薄線で示している。粘着シート１として光透過性を有するものを用いれば、粘着シート１を介して個片化予定領域Ｒの形状と並び方向を確認することができる。
粘着シート１を貼付するにあたっては、ＶノッチＷｖが示す方向ｄ３を基準にして貼り合わせ装置にウエハＷをセットする。この際、貼付装置による粘着シート１の貼付方向ｄ４が、ＶノッチＷｖが示す方向ｄ３に沿うようにウエハＷをセットする。これによって、本実施形態においては、ＶノッチＷｖが示す方向ｄ３に、個片化予定領域Ｒの短辺方向ｄ２が沿うことになる。
粘着シート１がウエハＷの回路層Ｃ上に貼付された後、必要に応じて、ウエハＷからはみ出した粘着シート１を切断して除去する。後述するように、粘着シート１の撓みをなくすようにテンションをかけながら貼付する方法等により粘着シート１を貼付すると、粘着シート１の貼付方向ｄ４に沿ってテンションが付加された状態で粘着シート１が回路層Ｃ上に貼付される。これにより、個片化予定領域Ｒの短辺方向ｄ２に沿う方向にテンションが付加された状態で積層体１０が形成される。
ここで、粘着シートの貼付方向ｄ４は、ＶノッチＷｖが示す方向ｄ３（つまり、本例では個片化予定領域Ｒの短辺方向ｄ２）に沿うように設定されるが、図２（Ｂ）に示すように、粘着シート１の貼付方向ｄ４は、ＶノッチＷｖが示す方向ｄ３に対して一定の角度θ内となるように設定すればよい。ここで、θは、ＶノッチＷｖが示す方向ｄ３に対して、好ましくは±４５°、より好ましくは±４０°、さらに好ましくは±３５°の範囲内である。
粘着シート１を貼付するにあたっては、ＶノッチＷｖが示す方向ｄ３を基準にして貼り合わせ装置にウエハＷをセットする。この際、貼付装置による粘着シート１の貼付方向ｄ４が、ＶノッチＷｖが示す方向ｄ３に沿うようにウエハＷをセットする。これによって、本実施形態においては、ＶノッチＷｖが示す方向ｄ３に、個片化予定領域Ｒの短辺方向ｄ２が沿うことになる。
粘着シート１がウエハＷの回路層Ｃ上に貼付された後、必要に応じて、ウエハＷからはみ出した粘着シート１を切断して除去する。後述するように、粘着シート１の撓みをなくすようにテンションをかけながら貼付する方法等により粘着シート１を貼付すると、粘着シート１の貼付方向ｄ４に沿ってテンションが付加された状態で粘着シート１が回路層Ｃ上に貼付される。これにより、個片化予定領域Ｒの短辺方向ｄ２に沿う方向にテンションが付加された状態で積層体１０が形成される。
ここで、粘着シートの貼付方向ｄ４は、ＶノッチＷｖが示す方向ｄ３（つまり、本例では個片化予定領域Ｒの短辺方向ｄ２）に沿うように設定されるが、図２（Ｂ）に示すように、粘着シート１の貼付方向ｄ４は、ＶノッチＷｖが示す方向ｄ３に対して一定の角度θ内となるように設定すればよい。ここで、θは、ＶノッチＷｖが示す方向ｄ３に対して、好ましくは±４５°、より好ましくは±４０°、さらに好ましくは±３５°の範囲内である。
［積層体の作製方法］
図３は、積層体の作製工程を示す模式的な断面図である。図３（Ａ）は、回路層Ｃが形成されたウエハＷを支持体１００上に載置した様子を示す図であり、図３（Ｂ）は、ウエハＷの回路層Ｃ上に粘着シート１を貼付する様子を示す図であり、図３（Ｃ）は、ウエハＷの回路層Ｃ上に粘着シート１が貼付された様子を示す図である。
図３（Ａ）に示すように、回路層Ｃが形成されたウエハＷの裏面が支持体１００に接するように、ウエハＷを支持体１００に載置した後、図３（Ｂ）に示すように、ウエハＷの回路層Ｃ上に粘着シート１を貼付する。本例では、粘着シート１の一端を、巻き取り部材で巻き取ったり、把持部材で把持したりして、ウエハＷから浮いた状態に保持しつつ、他端から押圧体１０１によって粘着シート１を順次押圧しながら、ウエハＷの回路層Ｃの形成面に粘着シート１を貼付する。
このとき、粘着シート１の弛みをできるだけなくすように、一定のテンションが粘着シート１の長手方向（つまり、粘着シート１の貼付方向）に加えられたり、押圧体による押圧力が粘着シート１の長手方向に付加されたりすることによって、貼付方向ｄ４にテンションがかかった状態で粘着シート１がウエハＷに貼付される。粘着シート１の短手方向には殆どテンションがかからない状態で粘着シート１がウエハＷの回路層Ｃに貼付される。
粘着シート１が回路層Ｃ上に貼付された後、必要に応じて、ウエハＷからはみ出した粘着シート１を切断して除去する。こうして、図３（Ｃ）に示すように、ウエハＷの回路層Ｃ上に粘着シート１が貼付された積層体１０が作製される。
なお、支持体１００を構成する材料には、特に制限はなく、例えば、ステンレス等の金属材料が用いられる。
図３は、積層体の作製工程を示す模式的な断面図である。図３（Ａ）は、回路層Ｃが形成されたウエハＷを支持体１００上に載置した様子を示す図であり、図３（Ｂ）は、ウエハＷの回路層Ｃ上に粘着シート１を貼付する様子を示す図であり、図３（Ｃ）は、ウエハＷの回路層Ｃ上に粘着シート１が貼付された様子を示す図である。
図３（Ａ）に示すように、回路層Ｃが形成されたウエハＷの裏面が支持体１００に接するように、ウエハＷを支持体１００に載置した後、図３（Ｂ）に示すように、ウエハＷの回路層Ｃ上に粘着シート１を貼付する。本例では、粘着シート１の一端を、巻き取り部材で巻き取ったり、把持部材で把持したりして、ウエハＷから浮いた状態に保持しつつ、他端から押圧体１０１によって粘着シート１を順次押圧しながら、ウエハＷの回路層Ｃの形成面に粘着シート１を貼付する。
このとき、粘着シート１の弛みをできるだけなくすように、一定のテンションが粘着シート１の長手方向（つまり、粘着シート１の貼付方向）に加えられたり、押圧体による押圧力が粘着シート１の長手方向に付加されたりすることによって、貼付方向ｄ４にテンションがかかった状態で粘着シート１がウエハＷに貼付される。粘着シート１の短手方向には殆どテンションがかからない状態で粘着シート１がウエハＷの回路層Ｃに貼付される。
粘着シート１が回路層Ｃ上に貼付された後、必要に応じて、ウエハＷからはみ出した粘着シート１を切断して除去する。こうして、図３（Ｃ）に示すように、ウエハＷの回路層Ｃ上に粘着シート１が貼付された積層体１０が作製される。
なお、支持体１００を構成する材料には、特に制限はなく、例えば、ステンレス等の金属材料が用いられる。
［半導体装置の製造方法］
本実施形態の半導体装置の製造方法の一例は、ウエハの回路層上に粘着シートが貼付された積層体に対して加工を行い、ウエハを分割するとともにウエハの裏面を研削し、分割されたウエハの、回路層形成面とは反対の面（つまり、ウエハの裏面）に転写シートを貼付し、粘着シートを除去した後、ウエハを転写シートとともに分断して個片化する工程を含む。以下、各工程について、順次説明する。なお、転写シートとは、ウエハの裏面に貼付されることにより、上記粘着シートからウエハが分離された後、当該ウエハがその表面に転写され、当該ウエハを保持するためのシートである。
本実施形態の半導体装置の製造方法の一例は、ウエハの回路層上に粘着シートが貼付された積層体に対して加工を行い、ウエハを分割するとともにウエハの裏面を研削し、分割されたウエハの、回路層形成面とは反対の面（つまり、ウエハの裏面）に転写シートを貼付し、粘着シートを除去した後、ウエハを転写シートとともに分断して個片化する工程を含む。以下、各工程について、順次説明する。なお、転写シートとは、ウエハの裏面に貼付されることにより、上記粘着シートからウエハが分離された後、当該ウエハがその表面に転写され、当該ウエハを保持するためのシートである。
図４、図５は、半導体装置の製造工程を示す模式的な断面図である。
図４（Ａ）は、支持体１００とは別の支持体２００上に積層体１０を載置した状態を示す図である。図４（Ａ）に示すように、粘着シート１が支持体２００に接するように、積層体１０を支持体２００に載置する。なお、支持体２００としては、例えば、支持体１００と同様の材質のものや、セラミック製のポーラステーブルを用いることができる。
図４（Ｂ）は、裏面側からウエハＷに対してレーザーを照射する様子を示す図である。図４（Ｂ）に示すように、集光器１０２を用いて、ウエハＷに対して透過性を有する波長のレーザー１０３の集光点がウエハＷの内部になるようにレーザー１０３の位置を定め、個片化予定領域Ｒを画定する分割予定線Ｅに沿ってレーザー１０３とウエハＷとを相対的に移動させながら、裏面側からウエハＷにレーザー１０３を照射する。これによって、分割予定線Ｅに対応する平面位置におけるウエハＷの内部に改質部Ｍが形成される。改質部Ｍはレーザーの照射によってウエハＷが改質された部分であり、ウエハＷが割断する起点となる。
図４（Ｃ）は、ウエハＷの裏面側を研削する様子を示す図である。図４（Ｃ）に示すように、グラインダー１０４を用いて、所望の厚さになるまでウエハＷの裏面を研削する。この処理によって、ウエハＷは薄型化・軽量化される。同時に、改質部Ｍを起点にして、個片化予定領域Ｒを画定する分割予定線Ｅに沿ってウエハＷが割断される。また、ウエハＷ内に形成された改質部Ｍが研削によって除去される。
図４（Ａ）は、支持体１００とは別の支持体２００上に積層体１０を載置した状態を示す図である。図４（Ａ）に示すように、粘着シート１が支持体２００に接するように、積層体１０を支持体２００に載置する。なお、支持体２００としては、例えば、支持体１００と同様の材質のものや、セラミック製のポーラステーブルを用いることができる。
図４（Ｂ）は、裏面側からウエハＷに対してレーザーを照射する様子を示す図である。図４（Ｂ）に示すように、集光器１０２を用いて、ウエハＷに対して透過性を有する波長のレーザー１０３の集光点がウエハＷの内部になるようにレーザー１０３の位置を定め、個片化予定領域Ｒを画定する分割予定線Ｅに沿ってレーザー１０３とウエハＷとを相対的に移動させながら、裏面側からウエハＷにレーザー１０３を照射する。これによって、分割予定線Ｅに対応する平面位置におけるウエハＷの内部に改質部Ｍが形成される。改質部Ｍはレーザーの照射によってウエハＷが改質された部分であり、ウエハＷが割断する起点となる。
図４（Ｃ）は、ウエハＷの裏面側を研削する様子を示す図である。図４（Ｃ）に示すように、グラインダー１０４を用いて、所望の厚さになるまでウエハＷの裏面を研削する。この処理によって、ウエハＷは薄型化・軽量化される。同時に、改質部Ｍを起点にして、個片化予定領域Ｒを画定する分割予定線Ｅに沿ってウエハＷが割断される。また、ウエハＷ内に形成された改質部Ｍが研削によって除去される。
ＳＤＢＧでは、研削時にウエハが分割された時、隣り合うチップ間にはステルスダイシングによる亀裂（図４（Ｃ）の符号Ｐ）のみが存在し、チップ間の距離は実質的にゼロである。このため、わずかなストレスや衝撃でチップがシフトしてチップ同士が接触、押圧、摩擦又は衝突等を生じやすく、クラックが発生しやすい状況となっている。また、バックグラインド用保護シートなどの粘着シートを貼付する際、その貼付方向にテンションをかけて貼付されるため、粘着シート貼付後の積層体に応力が残りやすくなっている。このため、ウエハの裏面が研削されることによって、ウエハＷが改質部Ｍを起点にして個々のチップへと割断されると同時に積層体内の応力が解放され、粘着シートの貼付方向にチップが動きやすなり、結果的に、チップ同士が接触、押圧、摩擦又は衝突してクラックを誘発するものと推測される。
本実施形態の半導体装置の製造方法において、チップの欠けや割れが抑制される理由は、これに限るものではないが、一つには、次の理由が考えられる。つまり、チップの縦方向の長さと横方向の長さとを異ならせ、チップの短辺方向に沿って粘着シートを貼付することにより、チップの長辺方向に沿って粘着シートを貼付する場合に比べて、粘着シートの貼付方向におけるチップ間の切断ラインの数が多くなる。これによって、貼付方向におけるチップの動き量がより多くのチップによって分散され、チップ同士の接触、押圧、摩擦、衝突等が少なくなり、割れや欠けの抑制につながるものと推測される。
なお、本実施形態では、研削によって改質部を除去しているが、例えば、ウエハの薄型化が求められない用途や、ウエハがそもそも分厚い場合などにおいては、研削後も改質部の少なくとも一部がウエハに残るようにしてもよい。
なお、本実施形態では、研削によって改質部を除去しているが、例えば、ウエハの薄型化が求められない用途や、ウエハがそもそも分厚い場合などにおいては、研削後も改質部の少なくとも一部がウエハに残るようにしてもよい。
図５（Ａ）は、ウエハＷが研削・分割された積層体１１を支持体２００から分離する工程を示す。図５（Ｂ）は、ウエハＷが研削・分割された積層体１１をリングフレーム３００に保持された転写シートに貼着する工程を示す。図５（Ｃ）は、転写シート３０３に貼着された積層体１１から粘着シート１を分離する工程を示す。図５（Ｄ）は、転写シート３０３とともに個々のチップを分離するエキスパンド工程である。
図５（Ａ）に示すように支持体２００から分離された、ウエハＷが研削・分割された積層体１１を、図５（Ｂ）に示すように、リングフレーム３００によって周囲が保持された、フィルム状接着剤３０１と支持シート３０２とを含む転写シート３０３の、フィルム状接着剤３０１に貼着する。そして、図５（Ｃ）に示すように、ウエハＷが研削・分割された積層体１１から粘着シート１を分離し、さらに、図５（Ｄ）に示すように、支持シート３０２を引っ張ることにより、フィルム状接着剤３０１もチップに合わせて切断し（切断後のフィルム状接着剤を符号３０１ａで示す）、チップ間に隙間Ｇを空け、個々のチップへと分離する。
なお、転写シート３０３としては、例えば、上述した粘着シート１の基材層と同様の材質からなる基材を含む支持シート３０２上に、必要に応じて粘着剤層を介して、硬化性を有するフィルム状接着剤３０１が設けられたものを用いることができる。
図５（Ａ）に示すように支持体２００から分離された、ウエハＷが研削・分割された積層体１１を、図５（Ｂ）に示すように、リングフレーム３００によって周囲が保持された、フィルム状接着剤３０１と支持シート３０２とを含む転写シート３０３の、フィルム状接着剤３０１に貼着する。そして、図５（Ｃ）に示すように、ウエハＷが研削・分割された積層体１１から粘着シート１を分離し、さらに、図５（Ｄ）に示すように、支持シート３０２を引っ張ることにより、フィルム状接着剤３０１もチップに合わせて切断し（切断後のフィルム状接着剤を符号３０１ａで示す）、チップ間に隙間Ｇを空け、個々のチップへと分離する。
なお、転写シート３０３としては、例えば、上述した粘着シート１の基材層と同様の材質からなる基材を含む支持シート３０２上に、必要に応じて粘着剤層を介して、硬化性を有するフィルム状接着剤３０１が設けられたものを用いることができる。
以上の製造方法によれば、製造工程中にチップの欠けや割れの発生を抑制するとともに、高い良品率で半導体装置を製造することができる。
なお、本実施形態においては、ＳＤＢＧによってウエハを分割しているが、これに限るものでなく、例えば、ＤＢＧを用いてウエハを分割してもよい。ＤＢＧを用いる場合、ダイシングにより形成されるチップ間の距離が小さい場合に、チップの欠けや割れを防止する効果が発揮されやすい。ＤＢＧを用いる場合は、回路層が形成されたウエハの表面からウエハをハーフカットした後、粘着シートをウエハの回路形成面に貼付し、その後にウエハの裏面を研削すればよい。
次に、本発明の具体的な実施例を説明するが、本発明は、これらの例によってなんら限定されるものではない。
［実施例及び比較例］
実施例１～３及び比較例１～４のチップを、以下の手順で作製した。なお、実施例１～３及び比較例１～４は、実験条件をできるだけ揃え、かつ、実験を容易にする観点から、全て回路層が形成されていないミラーウエハを使用した。
［実施例及び比較例］
実施例１～３及び比較例１～４のチップを、以下の手順で作製した。なお、実施例１～３及び比較例１～４は、実験条件をできるだけ揃え、かつ、実験を容易にする観点から、全て回路層が形成されていないミラーウエハを使用した。
＜実施例１＞
直径１２インチの単結晶シリコンのミラーウエハを準備し、このミラーウエハに設けられたＶノッチを基準にして、Ｖノッチの頂点が示す方向（以下、縦方向という）に沿って、粘着シートをウエハの一方の面（以下、第１表面という）に貼付した。粘着シートとしては、リンテック株式会社製バックグラインドテープ「Ｅ－３１３５ＫＮ」を用いた。粘着シートの貼付は、貼付装置（リンテック株式会社製「ＲＡＤ－３５１０Ｆ／１２」）を用いて、押込量１５μｍ、突出量１５０μｍ、貼付速度５ｍｍ／ｓ、貼付応力０．３５ＭＰａ、貼付温度２３℃、の条件で行った。
次に、縦方向の長さが６ｍｍ、縦方向に対して直交する方向（以下、横方向という）の長さが１２ｍｍとなるようにＳＤＢＧを施した。具体的には、株式会社ディスコ製ステルスダイシングレーザソー「ＤＦＬ７３６１」を用いて、ウエハの第１表面とは反対側の表面（以下、第２表面という）側からレーザー照射を行って、縦６ｍｍ×横１２ｍｍのサイズの個片化予定領域が９８０個、マトリクス状に並んで形成されるようにウエハ内部に改質層を形成した。
さらに、裏面研削装置（株式会社ディスコ製「ＤＰＧ８７６０」）を用いて、ウエハの厚さが３０μｍとなるまで、ウエハの他方の面（以下、第２表面という）を研削することにより、ウエハ内部の改質層を除去するとともに各個片化予定領域を画定する分割予定線に沿ってウエハを割断させた。
次に、リンテック株式会社製テープマウンター「ＲＡＤ－２７００」に設置されたダイシングテープ（リンテック株式会社製「Ｄ－１７５」）に、個片化されたウエハの第２表面に貼付し、粘着シートを除去した。そして、ステルスダイシングレーザソーに設置されているＩＲカメラを用いて、第１表面側からクラックの発生の有無を観察し、クラックが発生したチップの数をカウントした。
クラックが発生したチップは９８０個のうち１個であり、クラックの発生率は０．１０％であった。
直径１２インチの単結晶シリコンのミラーウエハを準備し、このミラーウエハに設けられたＶノッチを基準にして、Ｖノッチの頂点が示す方向（以下、縦方向という）に沿って、粘着シートをウエハの一方の面（以下、第１表面という）に貼付した。粘着シートとしては、リンテック株式会社製バックグラインドテープ「Ｅ－３１３５ＫＮ」を用いた。粘着シートの貼付は、貼付装置（リンテック株式会社製「ＲＡＤ－３５１０Ｆ／１２」）を用いて、押込量１５μｍ、突出量１５０μｍ、貼付速度５ｍｍ／ｓ、貼付応力０．３５ＭＰａ、貼付温度２３℃、の条件で行った。
次に、縦方向の長さが６ｍｍ、縦方向に対して直交する方向（以下、横方向という）の長さが１２ｍｍとなるようにＳＤＢＧを施した。具体的には、株式会社ディスコ製ステルスダイシングレーザソー「ＤＦＬ７３６１」を用いて、ウエハの第１表面とは反対側の表面（以下、第２表面という）側からレーザー照射を行って、縦６ｍｍ×横１２ｍｍのサイズの個片化予定領域が９８０個、マトリクス状に並んで形成されるようにウエハ内部に改質層を形成した。
さらに、裏面研削装置（株式会社ディスコ製「ＤＰＧ８７６０」）を用いて、ウエハの厚さが３０μｍとなるまで、ウエハの他方の面（以下、第２表面という）を研削することにより、ウエハ内部の改質層を除去するとともに各個片化予定領域を画定する分割予定線に沿ってウエハを割断させた。
次に、リンテック株式会社製テープマウンター「ＲＡＤ－２７００」に設置されたダイシングテープ（リンテック株式会社製「Ｄ－１７５」）に、個片化されたウエハの第２表面に貼付し、粘着シートを除去した。そして、ステルスダイシングレーザソーに設置されているＩＲカメラを用いて、第１表面側からクラックの発生の有無を観察し、クラックが発生したチップの数をカウントした。
クラックが発生したチップは９８０個のうち１個であり、クラックの発生率は０．１０％であった。
＜実施例２＞
実施例１と同様の手順で縦方向に沿って、第１表面に粘着シートが貼付されたウエハに対して、縦方向の長さが４ｍｍ、横方向の長さが１２ｍｍとなるようにした以外は、実施例１と同じ条件でウエハに対してＳＤＢＧによる加工を行い、１４７１個のチップとなるように個片化した。
実施例１と同様にして観察を行ったところ、クラックが発生したチップは、１４７１個のうち１個であり、クラック発生率は０．０７％であった。
実施例１と同様の手順で縦方向に沿って、第１表面に粘着シートが貼付されたウエハに対して、縦方向の長さが４ｍｍ、横方向の長さが１２ｍｍとなるようにした以外は、実施例１と同じ条件でウエハに対してＳＤＢＧによる加工を行い、１４７１個のチップとなるように個片化した。
実施例１と同様にして観察を行ったところ、クラックが発生したチップは、１４７１個のうち１個であり、クラック発生率は０．０７％であった。
＜実施例３＞
実施例１と同様の手順で縦方向に沿って、第１表面に粘着シートが貼付されたウエハに対して、縦方向の長さが８ｍｍ、横方向の長さが１２ｍｍとなるようにした以外は、実施例１と同じ条件でウエハに対してＳＤＢＧによる加工を行い、７３５個のチップとなるように個片化した。
実施例１と同様にして観察を行ったところ、クラックが発生したチップは、７３５個のうち１個であり、クラック発生率は０．１３％であった。
実施例１と同様の手順で縦方向に沿って、第１表面に粘着シートが貼付されたウエハに対して、縦方向の長さが８ｍｍ、横方向の長さが１２ｍｍとなるようにした以外は、実施例１と同じ条件でウエハに対してＳＤＢＧによる加工を行い、７３５個のチップとなるように個片化した。
実施例１と同様にして観察を行ったところ、クラックが発生したチップは、７３５個のうち１個であり、クラック発生率は０．１３％であった。
＜比較例１＞
実施例１と同様の手順で縦方向に沿って、第１表面に粘着シートが貼付されたウエハに対して、縦方向の長さが１２ｍｍ、横方向の長さが６ｍｍとなるようにした以外は、実施例１と同じ条件でウエハに対してＳＤＢＧによる加工を行い、９８０個のチップとなるように個片化した。
図６は、本発明の実施例と比較例とを対比して示す模式的な平面図である。図６（Ａ）に示すように、実施例１、２のウエハＷ１においては、粘着シート１の貼付方向ｄ４及び個片化予定領域Ｒの短辺方向ｄ２を、ＶノッチＷｖが示す方向ｄ３に一致させている。一方、図６（Ｂ）に示すように、比較例１のウエハＷ２においては、粘着シートの貼付方向ｄ４及び個片化予定領域Ｒの長辺方向ｄ１を、Ｖノッチが示す方向ｄ３に一致させている。
実施例１と同様にして観察を行ったところ、クラックが発生したチップは、９８０個のうち１１個であり、クラック発生率は１．１２％であった。
実施例１と同様の手順で縦方向に沿って、第１表面に粘着シートが貼付されたウエハに対して、縦方向の長さが１２ｍｍ、横方向の長さが６ｍｍとなるようにした以外は、実施例１と同じ条件でウエハに対してＳＤＢＧによる加工を行い、９８０個のチップとなるように個片化した。
図６は、本発明の実施例と比較例とを対比して示す模式的な平面図である。図６（Ａ）に示すように、実施例１、２のウエハＷ１においては、粘着シート１の貼付方向ｄ４及び個片化予定領域Ｒの短辺方向ｄ２を、ＶノッチＷｖが示す方向ｄ３に一致させている。一方、図６（Ｂ）に示すように、比較例１のウエハＷ２においては、粘着シートの貼付方向ｄ４及び個片化予定領域Ｒの長辺方向ｄ１を、Ｖノッチが示す方向ｄ３に一致させている。
実施例１と同様にして観察を行ったところ、クラックが発生したチップは、９８０個のうち１１個であり、クラック発生率は１．１２％であった。
＜比較例２＞
実施例１と同様にして第１表面に粘着シートが貼付されたウエハに対して、縦方向の長さが１２ｍｍ、横方向の長さが４ｍｍとなるようにした以外は、実施例１と同じ条件でウエハに対してＳＤＢＧによる加工を行い、１４７１個のチップとなるように個片化した。
実施例１と同様にして観察を行ったところ、クラックが発生したチップは、１４７１個のうち１４個であり、クラック発生率は０．９５％であった。
実施例１と同様にして第１表面に粘着シートが貼付されたウエハに対して、縦方向の長さが１２ｍｍ、横方向の長さが４ｍｍとなるようにした以外は、実施例１と同じ条件でウエハに対してＳＤＢＧによる加工を行い、１４７１個のチップとなるように個片化した。
実施例１と同様にして観察を行ったところ、クラックが発生したチップは、１４７１個のうち１４個であり、クラック発生率は０．９５％であった。
＜比較例３＞
実施例１と同様にして第１表面に粘着シートが貼付されたウエハに対して、縦方向の長さが１２ｍｍ、横方向の長さが１２ｍｍとなるようにした以外は、実施例１と同じ条件でウエハに対してＳＤＢＧ加工を行い、４９０個のチップとなるように個片化した。
実施例１と同様にして観察を行ったところ、クラックが発生したチップは、４９０個のうち６個であり、クラック発生率は１．２２％であった。
実施例１と同様にして第１表面に粘着シートが貼付されたウエハに対して、縦方向の長さが１２ｍｍ、横方向の長さが１２ｍｍとなるようにした以外は、実施例１と同じ条件でウエハに対してＳＤＢＧ加工を行い、４９０個のチップとなるように個片化した。
実施例１と同様にして観察を行ったところ、クラックが発生したチップは、４９０個のうち６個であり、クラック発生率は１．２２％であった。
＜比較例４＞
実施例１と同様にして第１表面に粘着シートが貼付されたウエハに対して、縦方向の長さが１２ｍｍ、横方向の長さが８ｍｍとなるようにした以外は、実施例１と同じ条件でウエハに対してＳＤＢＧによる加工を行い、７３５個のチップとなるように個片化した。
実施例１と同様にして観察を行ったところ、クラックが発生したチップは、７３５個のうち９個であり、クラック発生率は１．２２％であった。
実施例１と同様にして第１表面に粘着シートが貼付されたウエハに対して、縦方向の長さが１２ｍｍ、横方向の長さが８ｍｍとなるようにした以外は、実施例１と同じ条件でウエハに対してＳＤＢＧによる加工を行い、７３５個のチップとなるように個片化した。
実施例１と同様にして観察を行ったところ、クラックが発生したチップは、７３５個のうち９個であり、クラック発生率は１．２２％であった。
実施例１～３及び比較例１～４の結果を表１に示す。
表１の結果から明らかなように、粘着シートの貼付方向と、チップの短辺方向とを揃えるようにした実施例１～３においては、クラックを発生したチップの数が少なく、クラック発生率も非常に小さい値を示すことが分かる。
これに対して、粘着シートの貼付方向と、チップの長辺方向とを揃えるようにした比較例１、２、４においては、クラックが発生したチップの数が増えている。特に、比較例１、２は、クラック発生率の値が、実施例１、２に比べてそれぞれ１０倍以上に上昇しており、比較例４も実施例３の１０倍近くに上昇していることが分かる。
また、チップの形状を正方形とし、１辺の長さを、実施例１～３のチップの長辺の長さと等しくした比較例３においても、クラックを発生したチップの数が増え、クラック発生率の値が、実施例１、２に比べてそれぞれ１０倍以上に上昇し、実施例３の１０倍近くに上昇していることが分かる。
これに対して、粘着シートの貼付方向と、チップの長辺方向とを揃えるようにした比較例１、２、４においては、クラックが発生したチップの数が増えている。特に、比較例１、２は、クラック発生率の値が、実施例１、２に比べてそれぞれ１０倍以上に上昇しており、比較例４も実施例３の１０倍近くに上昇していることが分かる。
また、チップの形状を正方形とし、１辺の長さを、実施例１～３のチップの長辺の長さと等しくした比較例３においても、クラックを発生したチップの数が増え、クラック発生率の値が、実施例１、２に比べてそれぞれ１０倍以上に上昇し、実施例３の１０倍近くに上昇していることが分かる。
本発明の半導体装置の製造方法は、チップ間の距離が非常に小さくなるようにウエハを分割するＳＤＢＧ等の加工方法を用いてもチップの欠けや割れを生じにくく、プロセッサ、メモリ、センサ等に用いられる半導体チップの製造に好適に適用することができる。また、本発明の積層体は、上記半導体装置の製造方法に好適に使用することができる。
１：粘着シート
１０：積層体
１１：ウエハ部分が研削・分割された積層体
１００、２００：支持体
１０１：押圧体
１０２：集光器
１０３：レーザー
１０４：グラインダー
３００：リングフレーム
３０１：フィルム状接着剤
３０１ａ：切断されたフィルム状接着剤
３０２：支持シート
３０３：転写シート
Ｃ：回路層
ＣＰ：半導体チップ（半導体装置）
ｄ１：長辺方向
ｄ２：短辺方向
ｄ３：Ｖノッチが示す方向
ｄ４：貼付方向（テンション方向）
Ｅ：分割予定線
Ｇ：隙間
Ｍ：改質部
Ｐ：亀裂
Ｒ：個片化予定領域
Ｗｖ：Ｖノッチ
Ｗ：ウエハ
ＷＩ：個片化されたウエハ
１０：積層体
１１：ウエハ部分が研削・分割された積層体
１００、２００：支持体
１０１：押圧体
１０２：集光器
１０３：レーザー
１０４：グラインダー
３００：リングフレーム
３０１：フィルム状接着剤
３０１ａ：切断されたフィルム状接着剤
３０２：支持シート
３０３：転写シート
Ｃ：回路層
ＣＰ：半導体チップ（半導体装置）
ｄ１：長辺方向
ｄ２：短辺方向
ｄ３：Ｖノッチが示す方向
ｄ４：貼付方向（テンション方向）
Ｅ：分割予定線
Ｇ：隙間
Ｍ：改質部
Ｐ：亀裂
Ｒ：個片化予定領域
Ｗｖ：Ｖノッチ
Ｗ：ウエハ
ＷＩ：個片化されたウエハ
Claims (6)
- 平面形状が矩形状の半導体装置の製造方法であって、
マトリクス状に並んでいる複数の矩形状の個片化予定領域を含むウエハの表面に、前記個片化予定領域の短辺方向に沿って粘着シートを貼付し、
前記ウエハの表面に前記粘着シートを貼付した後、前記個片化領域を確定する分割予定線に対応する平面位置における前記ウエハの内部に、分割の起点となる改質部を形成し、
前記粘着シートが貼付されたウエハの裏面を研削するととともに、前記分割予定線に沿って前記ウエハを分割する、半導体装置の製造方法。 - 平面形状が矩形状の半導体装置の製造方法であって、
マトリクス状に並んでいる複数の矩形状の個片化予定領域を含むウエハの表面に、前記個片化予定領域の短辺方向に沿って粘着シートを貼付し、
前記粘着シートが貼付されたウエハの裏面を研削するととともに、前記個片化予定領域を画定する分割予定線に沿って前記ウエハを分割し、
前記個片化予定領域の、長辺方向の長さ／短辺方向の長さ、で表されるアスペクト比が、１．０５以上である、半導体装置の製造方法。 - 平面形状が矩形状の半導体装置の製造方法であって、
マトリクス状に並んでいる複数の矩形状の個片化予定領域を含むウエハの表面に、前記個片化予定領域の短辺方向に沿って粘着シートを貼付し、
前記粘着シートが貼付されたウエハの裏面を研削するととともに、前記個片化予定領域を画定する分割予定線に沿って前記ウエハを分割し、
前記個片化予定領域は、長辺方向の長さが５～５０ｍｍであり、短辺方向の長さが２～２０ｍｍである、半導体装置の製造方法。 - 平面形状が矩形状の半導体装置の製造方法であって、
マトリクス状に並んでいる複数の矩形状の個片化予定領域を含むウエハの表面に、前記個片化予定領域の短辺方向に沿って粘着シートを貼付し、
前記粘着シートが貼付されたウエハの裏面を研削するととともに、前記個片化予定領域を画定する分割予定線に沿って前記ウエハを分割し、
研削後の前記ウエハの裏面に転写シートを貼付し、
前記転写シート貼付後に、前記粘着シートを前記ウエハから分離する、半導体装置の製造方法。 - マトリクス状に並んだ複数の矩形状の個片化予定領域を含むウエハと、
前記個片化予定領域の短辺方向に沿ってテンションを付加した状態で、前記ウエハの表面に貼付された粘着シートと、を備え、
前記個片化予定領域の、長辺方向の長さ／短辺方向の長さ、で表されるアスペクト比が、１．０５以上である、積層体。 - マトリクス状に並んだ複数の矩形状の個片化予定領域を含むウエハと、
前記個片化予定領域の短辺方向に沿ってテンションを付加した状態で、前記ウエハの表面に貼付された粘着シートと、を備え、
前記個片化予定領域は、長辺方向の長さが５～５０ｍｍであり、短辺方向の長さが２～２０ｍｍである、積層体。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019058591 | 2019-03-26 | ||
| JP2019058591 | 2019-03-26 | ||
| PCT/JP2020/010413 WO2020195808A1 (ja) | 2019-03-26 | 2020-03-11 | 半導体装置の製造方法及び積層体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2020195808A1 JPWO2020195808A1 (ja) | 2020-10-01 |
| JP7583706B2 true JP7583706B2 (ja) | 2024-11-14 |
Family
ID=72608689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021508991A Active JP7583706B2 (ja) | 2019-03-26 | 2020-03-11 | 半導体装置の製造方法及び積層体 |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JP7583706B2 (ja) |
| KR (1) | KR20210142584A (ja) |
| CN (1) | CN113165121B (ja) |
| TW (1) | TWI869383B (ja) |
| WO (1) | WO2020195808A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7366435B2 (ja) * | 2021-01-15 | 2023-10-23 | 古河電気工業株式会社 | ウェハ研削用粘着テープおよびウェハの加工方法 |
| KR20230041862A (ko) * | 2021-09-17 | 2023-03-27 | 삼성전자주식회사 | 반도체 패키지의 제조방법 및 이에 이용되는 보호필름 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000061785A (ja) | 1998-08-24 | 2000-02-29 | Nitto Denko Corp | 保護シート貼付半導体ウエハ及び半導体ウエハの研削方法 |
| JP2006100413A (ja) | 2004-09-28 | 2006-04-13 | Tokyo Seimitsu Co Ltd | フィルム貼付方法およびフィルム貼付装置 |
| JP2017050373A (ja) | 2015-09-01 | 2017-03-09 | リンテック株式会社 | シート貼付装置およびシート貼付方法 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH028014A (ja) * | 1988-06-28 | 1990-01-11 | Toshiba Corp | 半導体基板のブレーキング装置 |
| JPH04252036A (ja) * | 1991-01-10 | 1992-09-08 | Fujitsu Ltd | 半導体装置 |
| US5939777A (en) * | 1996-12-06 | 1999-08-17 | Texas Instruments Incorporated | High aspect ratio integrated circuit chip and method for producing the same |
| JPH10242084A (ja) * | 1997-02-24 | 1998-09-11 | Lintec Corp | ウェハ貼着用粘着シートおよび電子部品の製造方法 |
| JP2004165570A (ja) * | 2002-11-15 | 2004-06-10 | Nitto Denko Corp | 半導体ウエハからの保護テープ除去方法およびその装置 |
| JP2005175384A (ja) * | 2003-12-15 | 2005-06-30 | Nitto Denko Corp | 保護テープの貼付方法及び剥離方法 |
| JP4689972B2 (ja) * | 2004-05-26 | 2011-06-01 | リンテック株式会社 | ウエハ処理装置及びウエハ処理方法 |
| CN101297393B (zh) * | 2005-11-24 | 2010-05-12 | 株式会社瑞萨科技 | 半导体器件的制造方法 |
| JP4791843B2 (ja) * | 2006-02-14 | 2011-10-12 | 株式会社ディスコ | 接着フィルム付きデバイスの製造方法 |
| JP5196838B2 (ja) * | 2007-04-17 | 2013-05-15 | リンテック株式会社 | 接着剤付きチップの製造方法 |
| JP2009176977A (ja) * | 2008-01-25 | 2009-08-06 | Seiko Epson Corp | 半導体チップ及びその製造方法 |
| JP2009200140A (ja) * | 2008-02-20 | 2009-09-03 | Disco Abrasive Syst Ltd | 半導体チップの製造方法 |
| US8043940B2 (en) * | 2008-06-02 | 2011-10-25 | Renesas Electronics Corporation | Method for manufacturing semiconductor chip and semiconductor device |
| JP5158896B2 (ja) * | 2010-08-09 | 2013-03-06 | 古河電気工業株式会社 | 半導体チップの製造方法 |
| JP6033116B2 (ja) * | 2013-02-22 | 2016-11-30 | 株式会社ディスコ | 積層ウェーハの加工方法および粘着シート |
| WO2016189986A1 (ja) * | 2015-05-25 | 2016-12-01 | リンテック株式会社 | 半導体装置の製造方法 |
| JP6713212B2 (ja) | 2016-07-06 | 2020-06-24 | 株式会社ディスコ | 半導体デバイスチップの製造方法 |
| JP6775880B2 (ja) * | 2016-09-21 | 2020-10-28 | 株式会社ディスコ | ウェーハの加工方法 |
| JP2018133496A (ja) * | 2017-02-16 | 2018-08-23 | パナソニックＩｐマネジメント株式会社 | 素子チップの製造方法 |
| JP7154737B2 (ja) * | 2017-03-27 | 2022-10-18 | リンテック株式会社 | シート貼付装置および貼付方法 |
-
2020
- 2020-03-11 JP JP2021508991A patent/JP7583706B2/ja active Active
- 2020-03-11 CN CN202080006808.4A patent/CN113165121B/zh active Active
- 2020-03-11 WO PCT/JP2020/010413 patent/WO2020195808A1/ja not_active Ceased
- 2020-03-11 KR KR1020217014295A patent/KR20210142584A/ko active Pending
- 2020-03-18 TW TW109108956A patent/TWI869383B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000061785A (ja) | 1998-08-24 | 2000-02-29 | Nitto Denko Corp | 保護シート貼付半導体ウエハ及び半導体ウエハの研削方法 |
| JP2006100413A (ja) | 2004-09-28 | 2006-04-13 | Tokyo Seimitsu Co Ltd | フィルム貼付方法およびフィルム貼付装置 |
| JP2017050373A (ja) | 2015-09-01 | 2017-03-09 | リンテック株式会社 | シート貼付装置およびシート貼付方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202101551A (zh) | 2021-01-01 |
| CN113165121B (zh) | 2023-12-05 |
| WO2020195808A1 (ja) | 2020-10-01 |
| KR20210142584A (ko) | 2021-11-25 |
| TWI869383B (zh) | 2025-01-11 |
| JPWO2020195808A1 (ja) | 2020-10-01 |
| CN113165121A (zh) | 2021-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9006085B2 (en) | Adhesive and protective member used in a wafer processing method | |
| JP6845135B2 (ja) | マスク一体型表面保護フィルム | |
| TW201501222A (zh) | 半導體晶片之製造方法 | |
| JP7728241B2 (ja) | 保護膜形成用シート、保護膜付きチップの製造方法、及び積層物 | |
| JP7604155B2 (ja) | ウェーハの加工方法 | |
| KR20180005604A (ko) | 반도체 디바이스 칩의 제조 방법 | |
| JP7583706B2 (ja) | 半導体装置の製造方法及び積層体 | |
| TW201104736A (en) | Dicing before grinding process for preparation of semiconductor | |
| JP5522773B2 (ja) | 半導体ウエハの保持方法、チップ体の製造方法、およびスペーサ | |
| TW201935549A (zh) | 晶圓之加工方法 | |
| JP2010182753A (ja) | ウエーハの分割方法 | |
| JP2018206936A (ja) | 基板処理システム、基板処理方法 | |
| JP6633446B2 (ja) | ウエーハの加工方法 | |
| TWI498955B (zh) | A method for manufacturing a semiconductor wafer with a spin - die tape and an adhesive layer | |
| TWI354325B (ja) | ||
| JP6057616B2 (ja) | ウェーハの加工方法 | |
| JP7515292B2 (ja) | チップの製造方法及びエッジトリミング装置 | |
| JP2009231779A (ja) | 半導体装置の製造方法 | |
| JP2005209940A (ja) | 半導体装置の製造方法 | |
| JP7731221B2 (ja) | 基板の分離方法 | |
| KR102181999B1 (ko) | 확장 시트, 확장 시트의 제조 방법 및 확장 시트의 확장 방법 | |
| TW201638258A (zh) | 黏著片及半導體裝置的製造方法 | |
| KR102854905B1 (ko) | 웨이퍼의 가공 방법 | |
| TWI922756B (zh) | 剝離夾具、使用剝離夾具之片剝離方法及片剝離裝置 | |
| JP2010239030A (ja) | 半導体ウエハの加工方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240227 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240419 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240625 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240731 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20241008 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20241101 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7583706 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |