JP7585455B2 - 改善された耐久性を有する縦型ｓｉｃ半導体デバイス - Google Patents

Description

本開示は、縦型半導体デバイスに関し、特に、放射線耐性の向上により改善された耐久性を有する電力用途のための縦型半導体デバイスに関する。

縦型半導体デバイスにはいくつかの種類があり、それぞれ異なる用途に使用され得る。縦型半導体デバイスの注目すべき用途の１つは、高電力用途である。特に、ＰｉＮダイオード、ショットキーダイオード、および縦型金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）などのデバイスは、高い阻止電圧に定格され得、したがって、これらの電力用途に使用されることが多い。説明のために、図１は、従来の縦型半導体デバイス１０の一般的な構造を示す。従来の縦型半導体デバイス１０は、基板１２と、基板１２の上のドリフト層１４とを含む。グラフは、基板１２およびドリフト層１４の相対ドーピング濃度を示す。図示のように、基板１２はドリフト層１４よりもはるかに高濃度にドープされている。ＰｉＮダイオード、ショットキーダイオード、ＭＯＳＦＥＴ、または任意の他のタイプのデバイスを提供するために、注入領域、追加の半導体層、および／または金属層が従来の縦型半導体デバイス１０に追加されてもよい。終了すると、従来の縦型半導体デバイス１０は、高い阻止電圧を提供し得、したがって、上述したように高電力用途に有用であり得る。しかしながら、従来の縦型半導体デバイス１０は、放射線不耐性により高い阻止電圧で故障する可能性がある。

本開示は、縦型半導体デバイスに関し、特に、放射線耐性の向上により改善された耐久性を有する電力用途のための縦型半導体デバイスに関する。

第１の実施形態では、縦型半導体デバイスは、基板と、バッファ層と、ドリフト層と、拡散層とを有する。基板は、第１のドーピング型を有する。バッファ層は基板の上にあり、第１のドーピング型を有する。ドリフト層はバッファ層の上にあり、第１のドーピング型を有する。拡散層はドリフト層の上にあり、第１のドーピング型を有し、基板、バッファ層、およびドリフト層は炭化ケイ素から形成される。

バッファ層のドーピング濃度は、ドリフト層のドーピング濃度の少なくとも１０倍とすることができ、ドリフト層のドーピング濃度の１０～３０倍、またはドリフト層のドーピング濃度の１５～２５倍であってもよい。

バッファ層の厚さは、ドリフト層の厚さの１０～３０％、またはドリフト層の厚さの１５～２５％とすることができる。例えば、バッファ層のドーピング濃度はドリフト層のドーピング濃度の１０～３０倍であってもよく、バッファ層の厚さはドリフト層の厚さの１０～３０％である。または、バッファ層のドーピング濃度はドリフト層のドーピング濃度の１５～２５倍であってもよく、バッファ層の厚さはドリフト層の厚さの１５～２５％であってもよい。

拡散層は、ドリフト層のドーピング濃度の２～１０００倍のドーピング濃度を有し得る。バッファ層およびドリフト層は、特定の構成において均一にドープされてもよく、拡散層の厚さはドリフト層の厚さよりも小さい。

一構成では、ドリフト層のドーピング濃度は１×１０^１３ｃｍ^－３～１×１０^１７ｃｍ^－３であり、ドリフト層の厚さは１～４マイクロメートルである。バッファ層のドーピング濃度は、１×１０^１７ｃｍ^－３～５×１０^１８ｃｍ^－３であってもよい。

第２の実施形態では、縦型半導体デバイスは、炭化ケイ素から形成された基板と、バッファ層と、第１および第２のドリフト層と、拡散層とを有する。基板は、第１のドーピング型を有する。第１のドリフト層および第２のドリフト層は基板の上にあり、第１のドーピング型を有し、第２のドリフト層は第１のドリフト層と基板との間にある。拡散層は、第１のドリフト層の上にあり、第１のドーピング型を有する。

一構成では、第２のドリフト層のドーピング濃度は、第１のドリフト層のドーピング濃度よりも高い。例えば、第２のドリフト層のドーピング濃度は、第１のドリフト層のドーピング濃度の１．１～３倍であってもよい。第２のドリフト層の厚さは、第１のドリフト層の厚さより小さくてもよい。例えば、第１のドリフト層および第２のドリフト層のドーピング濃度は、１×１０^１３ｃｍ^－３～１×１０^１７ｃｍ^－３であってもよく、第１のドリフト層の厚さは、２～５０マイクロメートルであってもよく、第２のドリフト層の厚さは、１～３０マイクロメートルであってもよい。本実施形態では、基板と第１ドリフト層または第２ドリフト層のいずれかとの間にバッファ層が設けられていなくてもよい。

第３の実施形態では、縦型半導体デバイスは、炭化ケイ素から形成された基板と、バッファ層と、ドリフト層と、拡散層とを有する。基板は、第１のドーピング型を有する。バッファ層は基板の上にあり、第１のドーピング型を有する。第１のドリフト層および第２のドリフト層はバッファ層の上にあり、第１のドーピング型を有し、第２のドリフト層は第１のドリフト層と基板との間にある。拡散層は、第１のドリフト層の上にあり、第１のドーピング型を有する。

一構成では、第２のドリフト層のドーピング濃度は、第１のドリフト層のドーピング濃度よりも高い。第２のドリフト層のドーピング濃度は、第１のドリフト層のドーピング濃度よりも高くてもよく、第２のドリフト層の厚さは、第１のドリフト層の厚さよりも小さくてもよい。例えば、第２のドリフト層のドーピング濃度は、第１のドリフト層のドーピング濃度の１．１～３倍である。バッファ層のドーピング濃度は、第１のドリフト層および第２のドリフト層の平均ドーピング濃度の少なくとも１０倍、または第１のドリフト層および第２のドリフト層の平均ドーピング濃度の１０～３０倍であってもよい。バッファ層の厚さは、第１のドリフト層と第２のドリフト層とを合わせた厚さの１０～３０％であってもよい。

一構成では、バッファ層のドーピング濃度はドリフト層のドーピング濃度の１０～３０倍であり、バッファ層の厚さはドリフト層の厚さの１０～３０％である。拡散層は、ドリフト層のドーピング濃度の２～１０００倍のドーピング濃度を有し得る。バッファ層およびドリフト層の両方は、均一にドープされても、傾斜してドープされてもよい。拡散層の厚さは、第１のドリフト層と第２のドリフト層とを合わせた厚さより小さくてもよい。

一構成では、第１のドリフト層および第２のドリフト層のドーピング濃度は、１×１０^１３ｃｍ^－３～１×１０^１７ｃｍ^－３であってもよく、第１のドリフト層の厚さは、２～５０マイクロメートルであってもよく、第２のドリフト層の厚さは、１～３０マイクロメートルであってもよい。バッファ層のドーピング濃度は、１×１０^１７ｃｍ^－３～５×１０^１８ｃｍ^－３であってもよい。

第４の実施形態では、縦型半導体デバイスは、炭化ケイ素から形成された基板と、ドリフト層と、拡散層とを有する。基板は、第１のドーピング型を有する。ドリフト層は基板の上にあり、第１のドーピング型および傾斜ドーピングプロファイルを有する。拡散層は、ドリフト層の上にあり、第１のドーピング型を有する。傾斜ドーピングプロファイルは、拡散層から基板までドリフト層を通って連続的に増加してもよい。拡散層のドーピングプロファイルは、拡散層全体にわたって傾斜していてもよく、または均一であってもよい。

一構成では、拡散層の最大ドーピング濃度は、ドリフト層の最大ドーピング濃度よりも高くてもよい。基板のドーピング濃度は、ドリフト層の最大ドーピング濃度よりも高くてもよい。傾斜ドーピングプロファイルのドーピング濃度の範囲は、１×１０^１３ｃｍ^－３～１×１０^１７ｃｍ^－３である。ドリフト層の厚さは、１～４マイクロメートルであってもよい。

一構成では、傾斜ドーピングプロファイルは、拡散層から基板までドリフト層を通って連続的に増加し、拡散層のドーピング濃度は、拡散層全体にわたって均一であり、拡散層の最大ドーピング濃度は、ドリフト層の最大ドーピング濃度よりも高く、基板とドリフト層との間にバッファ層が存在しない。傾斜ドーピングプロファイルのドーピング濃度の範囲は、１×１０^１３ｃｍ^－３～１×１０^１７ｃｍ^－３であってもよい。

第５の実施形態では、縦型半導体デバイスは、炭化ケイ素から形成された基板と、バッファ層と、ドリフト層と、拡散層とを有する。基板は、第１のドーピング型を有する。バッファ層は基板の上にあり、第１のドーピング型を有する。ドリフト層はバッファの上にあり、第１のドーピング型および傾斜ドーピングプロファイルを有する。拡散層は、ドリフト層の上にあり、第１のドーピング型を有する。

一構成では、傾斜ドーピングプロファイルは、拡散層から基板までドリフト層を通って連続的に増加してもよい。拡散層のドーピングプロファイルは、拡散層全体にわたって傾斜していてもよく、または均一であってもよい。拡散層の最大ドーピング濃度は、ドリフト層の最大ドーピング濃度よりも高くてもよい。

基板のドーピング濃度は、ドリフト層のドーピング濃度よりも高くてもよく、傾斜ドーピングプロファイルのドーピング濃度の範囲は、１×１０^１３ｃｍ^－３～１×１０^１７ｃｍ^－３であってもよい。ドリフト層の厚さは、１～４マイクロメートルであってもよい。

一構成では、傾斜ドーピングプロファイルは、拡散層から基板までドリフト層を通って連続的に増加し、拡散層のドーピング濃度は、拡散層全体にわたって均一であり、拡散層の最大ドーピング濃度は、ドリフト層の最大ドーピング濃度よりも高い。

一構成では、傾斜ドーピングプロファイルは、拡散層から基板までドリフト層を通って連続的に増加し、拡散層の傾斜ドーピングプロファイルは、拡散層の頂部からドリフト層まで拡散層を通って連続的に減少し、バッファ層の傾斜ドーピングプロファイルは、拡散層から基板までバッファ層を通って連続的に増加する。拡散層の最大ドーピング濃度は、ドリフト層の最大ドーピング濃度よりも高くてもよい。

別の実施形態では、縦型半導体デバイスは、基板と、基板の上のバッファ層と、バッファ層の上のドリフト層とを含む。基板は、第１のドーピング型および第１のドーピング濃度を有する。バッファ層は、第１のドーピング型と、第１のドーピング濃度よりも低い第２のドーピング濃度とを有する。ドリフト層は、第１のドーピング型と、第２のドーピング濃度よりも低い第３のドーピング濃度とを有する。このように基板、バッファ層、およびドリフト層を設けることで、縦型半導体デバイスの放射線耐性が向上し、その耐久性が向上する。

さらに別の実施形態では、方法は、基板を設けるステップと、基板の上にバッファ層を設けるステップと、バッファ層の上にドリフト層を設けるステップとを含む。基板は、第１のドーピング型および第１のドーピング濃度を有する。バッファ層は、第１のドーピング型と、第１のドーピング濃度よりも低い第２のドーピング濃度とを有する。ドリフト層は、第１のドーピング型と、第２のドーピング濃度よりも低い第３のドーピング濃度とを有する。このように基板、バッファ層、およびドリフト層を設けることで、縦型半導体デバイスの放射線耐性が向上し、その耐久性が向上する。

当業者は、本開示の範囲を理解し、添付の図面に関連して好ましい実施形態の以下の詳細な説明を読んだ後にその追加の態様を実現する。

本明細書に組み込まれ、本明細書の一部を形成する添付の図面は、本開示のいくつかの態様を示し、説明と共に本開示の原理を説明するのに役立つ。

従来の縦型半導体デバイスを示す図である。 従来の縦型半導体デバイスの動作特性を示すグラフである。 本開示の一実施形態による縦型半導体デバイスを示す図である。 本開示の一実施形態による縦型半導体デバイスの動作特性を示すグラフである。 本開示の一実施形態による縦型半導体デバイスの別の動作特性を示すグラフである。 本開示の一実施形態による縦型半導体デバイスのさらに別の動作特性を示すグラフである。 本開示の一実施形態による縦型半導体デバイスを示す図である。 本開示の一実施形態による縦型半導体デバイスを示す図である。 本開示の一実施形態による縦型半導体デバイスを示す図である。 本開示の様々な実施形態による縦型半導体デバイスの動作特性を示すグラフである。 本開示の一実施形態によるＰｉＮダイオードを示す図である。 本開示の一実施形態によるショットキーバリアダイオードを示す図である。 本開示の一実施形態による金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を示す図である。 本開示の一実施形態による縦型半導体デバイスを製造するための方法を示すフローチャートである。 本開示の一実施形態による縦型半導体デバイスを示す図である。 図１３Ａの実施形態について、縦型半導体デバイスにおける電界を示すグラフである。 図１３Ａの実施形態について、ドレインソース電圧が阻止状態で増加するときのドリフト層の底部における電界およびドレインソース電流を示すグラフである。 本開示の一実施形態による縦型半導体デバイスを示す図である。 図１４Ａの実施形態について、縦型半導体デバイスにおける電界を示すグラフである。 図１４Ａの実施形態について、ドレインソース電圧が阻止状態で増加するときのドリフト層の底部における電界およびドレインソース電流を示すグラフである。 本開示の一実施形態による縦型半導体デバイスを示す図である。 図１５Ａの実施形態について、縦型半導体デバイスにおける電界を示すグラフである。 図１５Ａの実施形態について、ドレインソース電圧が阻止状態で増加するときのドリフト層の底部における電界およびドレインソース電流を示すグラフである。 本開示の一実施形態による縦型半導体デバイスを示す図である。 図１６Ａの実施形態について、縦型半導体デバイスにおける電界を示すグラフである。 図１６Ａの実施形態について、ドレインソース電圧が阻止状態で増加するときのドリフト層の底部における電界およびドレインソース電流を示すグラフである。 本開示の一実施形態による縦型半導体デバイスを示す図である。 図１７Ａの実施形態について、縦型半導体デバイスの様々な層にわたる相対的な傾斜ドーピング中心レベルを示すグラフである。 図１７Ａの実施形態について、ドレインソース電圧が阻止状態で増加するときのドリフト層の底部における電界およびドレインソース電流を示すグラフである。 本開示の一実施形態による縦型パワーデバイスを示す図である。 図１８の実施形態について、縦型半導体デバイスの様々な層にわたる相対的な傾斜ドーピング中心レベルを示すグラフである。

以下に示される実施形態は、当業者が実施形態を実施することを可能にするために必要な情報を表し、実施形態を実施する最良の形態を示す。添付の図面に照らして以下の説明を読むと、当業者は本開示の概念を理解し、本明細書で特に扱われないこれらの概念の適用を認識するであろう。これらの概念および用途は、本開示および添付の特許請求の範囲内に含まれることを理解されたい。

本明細書では、第１、第２などの用語を使用して様々な要素を説明する場合があるが、これらの要素はこれらの用語によって限定されるべきではないことが理解されよう。これらの用語は、ある要素を別の要素と区別するためにのみ使用される。例えば、本開示の範囲から逸脱することなく、第１の要素を第２の要素と呼ぶことができ、同様に、第２の要素を第１の要素と呼ぶことができる。本明細書で使用される場合、「および／または」という用語は、関連する列挙された項目のうちの１つまたは複数のありとあらゆる組み合わせを含む。

層、領域、または基板などの要素が別の要素の「上に（ｏｎ）」ある、または「上に（ｏｎｔｏ）」延在すると言及される場合、それは他の要素の直接上にあるか、もしくは他の要素の直接上に延在することができ、または介在要素が存在してもよいことが理解されよう。対照的に、ある要素が別の要素の「直接上に（ｄｉｒｅｃｔｌｙ ｏｎ）」ある、または「直接上に（ｄｉｒｅｃｔｌｙ ｏｎｔｏ）」延在すると言及される場合、介在する要素は存在しない。同様に、層、領域、または基板などの要素が別の要素の「上に（ｏｖｅｒ）」ある、または「上に（ｏｖｅｒ）」に延在すると言及される場合、それは他の要素の直接上にあるかもしくは直接上に延在することができ、または介在要素も存在し得ることが理解されよう。対照的に、ある要素が別の要素の「直接上に（ｄｉｒｅｃｔｌｙ ｏｖｅｒ）」ある、または「直接上に（ｄｉｒｅｃｔｌｙ ｏｖｅｒ）」延在すると言及される場合、介在する要素は存在しない。ある要素が別の要素に「接続される（ｃｏｎｎｅｃｔｅｄ）」または「結合される（ｃｏｕｐｌｅｄ）」と言及される場合、それは他の要素に直接接続されるかもしくは結合されることができ、または介在要素が存在してもよいことも理解されよう。対照的に、ある要素が別の要素に「直接接続される（ｄｉｒｅｃｔｌｙ ｃｏｎｎｅｃｔｅｄ）」または「直接結合される（ｄｉｒｅｃｔｌｙ ｃｏｕｐｌｅｄ）」と言及される場合、介在する要素は存在しない。

「下に」もしくは「上に」または「上部」もしくは「下部」または「水平」もしくは「垂直」などの相対的な用語は、本明細書では、図に示すように、ある要素、層、または領域と別の要素、層、または領域との関係を説明するために使用され得る。これらの用語および上述の用語は、図に示されている向きに加えて、デバイスの異なる向きを包含することが意図されていることが理解されよう。

本明細書で使用される用語は、特定の実施形態のみを説明するためのものであり、本開示を限定することを意図するものではない。本明細書で使用される場合、単数形「ａ」、「ａｎ」、および「ｔｈｅ」は、文脈が明らかにそうでないことを示さない限り、複数形も含むことが意図される。「備える」、「備えている」、「含む」、および／または「含んでいる」という用語は、本明細書で使用される場合、記載された特徴、整数、ステップ、動作、要素、および／または構成要素の存在を特定するが、１つまたは複数の他の特徴、整数、ステップ、動作、要素、構成要素、および／またはそれらのグループの存在または追加を排除するものではないことがさらに理解されよう。

別段の定義がない限り、本明細書で使用されるすべての用語（技術用語および科学用語を含む）は、本開示が属する技術分野の当業者によって一般的に理解されるのと同じ意味を有する。本明細書で使用される用語は、本明細書および関連技術の文脈におけるそれらの意味と一致する意味を有すると解釈されるべきであり、本明細書で明示的に定義されない限り、理想化されたまたは過度に形式的な意味で解釈されないことがさらに理解される。

図２は、従来の縦型半導体デバイス１０を通る電流と従来の縦型半導体デバイス１０の両端の電圧との間の例示的な関係を示すグラフである。図示のように、デバイスを通る電流は、最大１６００ボルトの阻止電圧に対して１ピコアンペアの比較的一貫した漏れ電流を維持する（このグラフは、最大１２００ボルトの阻止電圧および最大５０アンペアの順方向電流に対して定格されたデバイスに適用可能であり、同様の曲線は、他の定格を有するデバイスについて同じ一般的な特性を示す）。１６００ボルトを超えると、従来の縦型半導体デバイス１０はアバランシェブレークダウンを経験し始め、したがって、デバイスを通る電流は急激に増加する。１アンペアを超えると、従来の縦型半導体デバイス１０は、デバイスを通る電流が増加し続け、デバイスの両端の電圧が急激に低下する第２のブレークダウンを経験する。従来の縦型半導体デバイス１０がこの第２のブレークダウンを受ける程度（すなわち、第２のブレークダウンが生じる電圧）は、デバイスが放射線に耐える能力に比例する。これは、高電圧で動作しているとき、地上中性子または重イオンなどの放射線粒子がデバイス内の電荷粒子と衝突し、これらの電荷粒子を払い落とし、カスケード効果を引き起こし、その結果、デバイスが図２に示す曲線の下部から第２のブレークダウンが生じる上部に「ジャンプ」するためである。これが発生すると、従来の縦型半導体デバイス１０は壊滅的に故障する。

上記に照らして、向上した放射線耐性、したがって改善された耐久性を有する縦型半導体が必要とされている。したがって、図３は、本開示の一実施形態による縦型半導体デバイス１６の基本構造を示す。縦型半導体デバイス１６は、基板１８と、基板１８の上のバッファ層２０と、バッファ層２０の上のドリフト層２２とを含む。グラフは、基板１８、バッファ層２０、およびドリフト層２２の相対ドーピング濃度を示す。図示のように、基板１８はバッファ層２０よりも高濃度にドープされており、バッファ層はドリフト層２２よりも高濃度にドープされている。特に、基板１８、バッファ層２０、およびドリフト層２２はすべて、比較的一貫した方法でドープされ、したがって図示のようにステップドーピングプロファイルを形成する。バッファ層２０にドリフト層２２よりも高いが基板１８よりも低いドーピング濃度を提供することにより、放射された粒子との衝突によって加速され得る電荷粒子のためのバッファが形成され、これらの加速された電荷粒子が縦型半導体デバイス１６を通過する代わりに再結合することを可能にする。

特に、基板１８、バッファ層２０、およびドリフト層２２の厚さおよびドーピング濃度は単なる例示である。特に、これらの厚さおよびドーピング濃度は、１２００ボルトの定格のデバイスについて示されている。当業者であれば、より高い阻止電圧が、ドリフト層２２、いくつかの実施形態ではバッファ層２０のより大きな厚さ、および／またはそれらのドーピング濃度の減少を決定し得ることを容易に理解されよう。しかしながら、これらの層の厚さとドーピング濃度との間の関係は、比較的不変のままである。一実施形態では、バッファ層２０の厚さは、ドリフト層２２の厚さの５％～３５％であってもよい。特定の実施形態では、バッファ層２０の厚さは、ドリフト層２２の厚さの５％～１０％、ドリフト層２２の厚さの１０％～１５％、ドリフト層２２の厚さの１５％～２０％、ドリフト層の厚さの２０％～２５％、ドリフト層２２の厚さの２５％～３０％、ドリフト層２２の厚さの３０％～３５％、ドリフト層２２の厚さの１５％～１５％、およびドリフト層２２の厚さの２５％～３５％であってもよい。さらに、バッファ層２０のドーピング濃度は、ドリフト層２２のドーピング濃度よりも少なくとも２０％高く維持されながら、基板１８のドーピング濃度の２０％～９０％の間で変化してもよい。特定の実施形態では、バッファ層２０のドーピング濃度は、基板１８のドーピング濃度の２０％～３０％、基板１８のドーピング濃度の３０％～４０％、基板１８のドーピング濃度の４０％～５０％、基板１８のドーピング濃度の５０％～６０％、基板１８のドーピング濃度の６０％～７０％、基板１８のドーピング濃度の７０％～８０％、および基板１８のドーピング濃度の８０％～９０％であってもよい。

一実施形態において、基板１８、バッファ層２０、およびドリフト層２２は、炭化ケイ素（ＳｉＣ）である。したがって、バッファ層２０は、ドリフト層２２の前に基板１８上に成長されるエピタキシャル層であってもよい。次いで、バッファ層２０の上にドリフト層２２を成長させてもよい。バッファ層２０は、所望のドーピング濃度を提供するためにドーパントを有する環境で成長されてもよく、または成長され、続いて所望のドーピング濃度まで（例えば、イオン注入を介して）注入されてもよい。他の実施形態では、バッファ層２０は、基板１８の表面内の注入領域であってもよい。基板１８はバッファ層２０の所望のドーピングレベルよりも高度にドープされるので、基板１８は、その正味ドーピング濃度を減少させるために反対のドーピング型でドープされてもよい（例えば、基板１８がｎ型基板である場合、ｐ型ドーパントでドープされてもよい）。特に、本開示の原理は、ｎ型またはｐ型基板、バッファ層、およびドリフト層にも等しく適用される。すなわち、本開示の原理は、ｎ型およびｐ型デバイスに等しく適用され得る。

図４Ａは、縦型半導体デバイス１６の第２のブレークダウンに対するバッファ層２０の効果を示すグラフである。特に、図４Ａは、１０^１７ｃｍ^－３のドーピング濃度でバッファ層２０のいくつかの異なる厚さについて、縦型半導体デバイス１６を通る電流と縦型半導体デバイス１６の両端の電圧との間の関係を示す。図示のように、バッファ層２０の厚さが増加するにつれて、第２のブレークダウンが発生する電圧も増加する。本明細書で定義されるように、第２のブレークダウン電圧は、第２のブレークダウンが発生する最低電圧であり、図４Ａに示されるグラフの上部の左端点を反映する。第２のブレークダウン電圧を大きくすると、縦型半導体デバイス１６の放射線耐性、ひいては耐久性が大幅に向上する可能性がある。一実施形態では、バッファ層２０は、アバランシェ電圧よりも大きくなるように第２のブレークダウン電圧を増加させる。

図４Ｂは、アバランシェブレークダウン電圧および第２のブレークダウン電圧の両方に対するバッファ層２０の効果を示すグラフである。特に、図４Ｂは、バッファ層が１μｍの厚さである場合の、バッファ層２０のドーピング濃度に対するアバランシェブレークダウン電圧と第２のブレークダウン電圧との間の関係を示す。図示のように、バッファ層２０のドーピング濃度が増加するにつれて、第２のブレークダウン電圧は、それが急速に低下し始めるある点まで同様に増加する。なお、バッファ層２０のドーピング濃度はアバランシェブレークダウン電圧への影響が小さいため、バッファ層２０を用いても縦型半導体デバイス１６の性能を低下させることはない。

図４Ｃは、縦型半導体デバイス１６の故障率に対するバッファ層２０の効果を示すグラフである。特に、図４Ｃは、故障率（デバイス時間の関数として）とデバイス両端の電圧との間の関係を示す。第１のラインはバッファ層２０を含まないデバイスの故障率を示し、第２のラインはバッファ層２０を含むデバイスの故障率を示す。図示のように、バッファ層２０を含むデバイスの故障率は、所与のデバイス電圧に対して著しく低い。

図５は、本開示の追加の実施形態による縦型半導体デバイス１６を示す。図５に示す縦型半導体デバイス１６は、デバイスのドーピングプロファイルおよび層の相対的な厚さを除いて、図３に示すものと実質的に同様である。特に、バッファ層２０は、デバイスの全体的なドーピングプロファイルがドリフト層２２とバッファ層２０との間のステップおよびバッファ層２０と基板１８との間の別のステップを含むように、ドリフト層２２からの距離に比例して減少する線形傾斜ドーピング濃度を提供する。この実施形態では、バッファ層２０は、そのドーピングプロファイルにおける線形遷移を可能にするためにより厚くてもよい。このようなドーピングプロファイルは、最初にバッファ層２０を成長させ、次いでその上にイオン注入を実行することによって、またはドーパントの濃度が成長プロセス全体にわたって制御される環境でバッファ層２０を成長させることによって形成されてもよい。特に、このドーピングプロファイルは単なる例示であり、本開示の原理から逸脱することなく、任意の線形傾斜ドーピング濃度を図５に示すものに置き換えてもよい。

図６は、本開示の追加の実施形態による縦型半導体デバイス１６を示す。図６に示す縦型半導体デバイス１６は、デバイスのドーピングプロファイルおよび層の相対的な厚さを除いて、図３に示すものと実質的に同様である。特に、バッファ層２０は、ドリフト層２２のドーピング濃度と基板１８のドーピング濃度との間の実質的に滑らかな遷移を提供する。この実施形態では、バッファ層２０は、そのドーピングプロファイルにおける遷移を可能にするために実質的に厚くてもよい。このようなドーピングプロファイルは、最初にバッファ層２０を成長させ、次いでその上にイオン注入を実行することによって、またはドーパントの濃度が成長プロセス全体にわたって制御される環境でバッファ層２０を成長させることによって形成されてもよい。特に、このドーピングプロファイルは単なる例示であり、本開示の原理から逸脱することなく、線形または他の任意の傾斜ドーピング濃度を図６に示すものに置き換えてもよい。

図７は、本開示の追加の実施形態による縦型半導体デバイス１６を示す。図７に示す縦型半導体デバイス１６は、デバイスのドーピングプロファイルおよび層の相対的な厚さを除いて、図３に示すものと実質的に同様である。特に、バッファ層２０はドーピング「スパイク」として提供され、基板１８の直接上にはない。本実施形態では、バッファ層２０を薄くしてもよい。そのようなドーピングプロファイルは、ドリフト層２２の小部分の上での別個の成長によって、またはドリフト層２２の小部分を成長させ、イオン注入を実行してバッファ層２０を形成し、次いでドリフト層２２の残りを成長させることによって形成されてもよい。特に、このドーピングプロファイルは単なる例示であり、本開示の原理から逸脱することなく、任意の「スパイク」ドーピングプロファイルを図７に示すものに置き換えてもよい。

図８は、縦型半導体デバイス１６の第２のブレークダウンに対する、図３、図５、図６、および図７に示す実施形態のバッファ層２０の効果を示す。図示のように、バッファ層２０は、バッファ層２０を含まない従来の縦型半導体デバイスと比較した場合、各実施形態について第２のブレークダウン電圧を著しく増加させる。上述したように、これにより、放射線耐性が大幅に向上し、したがって縦型半導体デバイス１６の耐久性が改善される。

上述したように、いくつかのインプラント、追加の半導体層、および／または金属層は、縦型半導体デバイス１６のデバイスタイプ、したがって機能性を決定し得る。一実施形態では、縦型半導体デバイス１６は、図９に示すようにＰｉＮダイオードである。したがって、縦型半導体デバイス１６は、ドリフト層２２の上のｐ層２４と、ｐ層２４の上のアノード２６と、バッファ層２０に対向する基板１８上のカソード２８とを含む。別の実施形態では、縦型半導体デバイス１６は、図１０に示すようなショットキーダイオードである。したがって、縦型半導体デバイス１６は、ドリフト層２２上のアノード３０と、バッファ層２０に対向する基板１８上のカソード３２とを含む。ドリフト層とは反対のドーピング型を有する１つまたは複数のショットキーバリア領域３４をアノード３０の下に設けて、ショットキーバリアダイオード（ＳＢＤ）を作成し得る。さらに別の実施形態では、縦型半導体デバイス１６は、図１１に示すようなＭＯＳＦＥＴである。したがって、縦型半導体デバイス１６は、互いに横方向に分離され、ソース領域３６Ａおよびウェル領域３６Ｂを含む一対の接合注入領域３６と、接合注入領域３６の間を延びるゲート酸化物層３８と、ゲート酸化物層３８の上のゲートコンタクト４０と、接合注入領域３６の一部の上の一対のソースコンタクト４２と、バッファ層２０に対向する基板１８上のドレインコンタクト４４とを含む。当業者であれば、任意の数の異なるタイプの半導体デバイスを提供するために、追加の注入領域、半導体層、および／または金属層が設けられてもよく、それらのすべてが本明細書で企図されることを理解されよう。

図１２は、本開示の一実施形態による縦型半導体デバイスを製造するための方法を示すフロー図である。まず、基板が設けられる（ステップ１００）。基板は、上述のように炭化ケイ素（ＳｉＣ）であってもよく、第１のドーピング型および第１のドーピング濃度を有する。次いで、バッファ層が基板の上に設けられる（ステップ１０２）。バッファ層は、第１のドーピング型と、第１のドーピング濃度よりも低い第２のドーピング濃度とを有する。バッファ層は、所望のドーピングプロファイルを形成するように設計されたドーパントを含む環境でエピタキシャル成長されてもよく、または所望のドーピングプロファイルを生成するために成長され、続いて（例えば、イオン注入を介して）注入されてもよい。次に、バッファ層の上にドリフト層が設けられる（ステップ１０４）。ドリフト層は、第１のドーピング型と、第２のドーピング濃度よりも低い第３のドーピング濃度とを有する。ドリフト層は、バッファ層の上にエピタキシャル成長されてもよい。最後に、所望のタイプの半導体デバイスを提供するために、１つまたは複数の追加の注入領域、半導体層、および／または金属層が設けられてもよい（ステップ１０６）。例えば、ＰｉＮダイオード、ショットキーダイオード、ＭＯＳＦＥＴ、または任意の他のタイプの半導体デバイスは、異なる注入領域、半導体層、および／または金属層を提供することによって作成されてもよい。

以下の開示は、ＳｉＣパワーダイオードおよびＭＯＳＦＥＴの放射線硬化を達成するさらなる概念を提供する。これらのデバイスは、高阻止電界にさらされている間に、高エネルギー粒子（すなわち、中性子、陽子、または重イオン）またはエネルギー衝撃（すなわち、ガンマ線、Ｘ線）による壊滅的な故障を潜在的に被る可能性がある。この概念はまた、バイポーラ充電状態で迅速にスイッチングしているほとんどのパワーデバイスのためのより良好なバイポーラスイッチングをサポートする。本明細書で開示される概念は、現在行われているように電圧を定格解除する必要なしに、ダイオードおよびＭＯＳＦＥＴ部品をより高い電圧で動作させることを可能にする。ＳｉＣまたは他の半導体材料から製造されたデバイスは、これらの手法の恩恵を受け、縦型パワーダイオード、ＭＯＳＦＥＴ、トレンチＭＯＳＦＥＴ、ＩＧＢＴなどを含むが、これらに限定されない。以下では、追加の実施形態が提供され、以下の実施形態のそれぞれは、これらのデバイスタイプのいずれかとして実装されてもよい。

典型的には、高動作電圧（高電界）での放射線誘起故障に対するより良好な耐性のために、ドリフト層の抵抗は、ドリフト層の厚さを増加させるかまたはドリフト層のドーピングを減少させることによって増加させることができることが知られている。しかしながら、これは、デバイスがより高い抵抗を有し、したがって通常の使用においてより多くの電力損失を有することを意味する。同様に、デバイスは、放射線による故障を回避するためにより低い電圧で動作することができるが、この電圧制限は、部品を意図された用途に使用できなくする可能性がある。

ＳｉＣおよびＳｉデバイスは、高い半導体電界での地上の中性子または重イオン衝撃に起因して故障する可能性があるが、それぞれ異なる挙動をすることが知られている。Ｓｉデバイスの場合、ドリフト層設計の変更は、重イオン衝撃下のデバイスの放射線耐性を改善することが示されている。シリコンデバイスの耐久性は、デバイスブレークダウン、具体的には高阻止電界にあるデバイスがバイポーラ伝導モードに入った後に起こる「第２のブレークダウン」と呼ばれる事象に相関することができる。第２のブレークダウン電圧の開始が高いほど、放射線環境下でのデバイスの耐久性が向上する。

研究は、デバイス抵抗を一定に保つためのＳｉデバイスのドリフト設計変更により第２のブレークダウン電圧を増加させることができることを示しているが、この再設計はアバランシェ電圧を低下させ、デバイスは高ドリフト電界における他の「典型的な」故障モードの影響をより受けやすくなる。さらに、デバイスの耐久性はドリフトパンチスルー電圧（Ｖ（ＰＴ））に関連し、パンチスルー電圧（Ｖ（ＰＴ））値を増加させるドリフト設計は高電圧阻止耐久性を改善し、回路にとって有害なスイッチング過渡を低減し（すなわち、ダイオード逆回復過渡現象が低減される）、したがって、この値を増加させることもまた、一般にドリフト耐久性に関連する重要な要因である。

加えて、バイポーラ電流が流れている間に電界が基板内に到達することができる場合、ＳｉＣ基板内の欠陥は、基底面転位をドリフト層に移動できることが知られている。以下の概念は、空乏が基板表面に到達しないようにすることによって、この発生を低減する。

特に、ＳｉおよびＳｉＣ半導体には重要な違いがあり、設計解決策が大きく異なる。例えば、所与の阻止電圧デバイスについて、ドリフト層２２のドーピングレベルおよび厚さは、これらの材料間で一桁を超えて異なり、したがってＳｉＣベースのデバイスには独自の解決策が必要である。このタイプのブレークダウン事象に関与するバイポーラ効果は、Ｓｉと比較してＳｉＣの正孔寿命および移動度の異なる特性によって影響を受ける。例えば、ＳｉＣの１２００Ｖ縦型パワーデバイスは、１×１０^１６ｃｍ^－３にドープされた厚さ１０μｍ程度のドリフト層を有し、Ｓｉデバイスは約１×１０^１４ｃｍ^－３にドープされ、約１００μｍの厚さになる。したがって、ＳｉＣデバイスのドリフト設計限界はＳｉデバイスのドリフト設計限界とは全く異なり、基準として使用することはできない。

明らかになるように、以下の概念は、デバイス抵抗を実質的に変化させず、かつアバランシェ電圧レベルを実質的に変化させずに、所与のデバイス電圧での放射線故障率の１桁を超える減少を達成する。さらに、開示された非パンチスルー設計（ＮＰＴ）により、スイッチング性能の改善が提供される。

典型的には、ＳｉＣベースのパワーデバイスは、可能な限り低い抵抗のために設計され、これはパンチスルードリフト設計の使用を伴い、ドリフト層２２は阻止において完全に空乏化され、電界は台形の形態をとる。したがって、ドリフト層２２内のドーピングレベルは比較的低く、厚さは薄く、それによって低抵抗および良好な阻止電圧が提供される。しかしながら、電界は非常に低い電圧でドリフト層２２をパンチスルーし、バイポーラブレークダウン（すなわち、第２のブレークダウン）電圧も低い。このように、パワーデバイスは、高電界、高電流、および高速スイッチングに関連する故障メカニズムの影響を受けやすい可能性がある。

図１３Ａに示すように、特定の場合には、比較的薄いがより高濃度にドープされた拡散層４６がドリフト層２２上に設けられ、低濃度にドープされたドリフト層２２に到達する前に電流が拡散するのを助ける。このように、典型的なＳｉＣまたは他のワイドバンドギャップ縦型半導体デバイス１６は、拡散層４６として薄く、高濃度にドープされた上部領域と、より厚く、低濃度にドープされたドリフト層２２と、図１３Ａではスペースを節約するために薄く示されている比較的薄い基板１８とを有してもよい。図１３Ｂは、縦型半導体デバイス１６の頂部からの距離に対する縦型半導体内の電界のグラフである。アバランシェでは、電界は拡散層４６の上面で最も高く、拡散層４６およびドリフト層２２を通って強度が低下するが、レートは異なる。特に、電界は、ドリフト層２２と基板１８との界面（すなわち、基板１８の上面）で有意なレベルに留まる。このように、図１３Ｂに示すように、電界はドリフト層２２全体を効果的にパンチスルーする（ＰＴ）。図１３Ｃは、このタイプのパンチスルーがアバランシェブレークダウンのかなり前に発生することができ、第２のブレークダウンは、このような構造について、アバランシェよりも低い電圧でも発生することができることを示している。特に、図１３Ｃは、縦型半導体デバイス１６のＦＥＴまたはダイオード構成の阻止モードにおいてドレインソース電圧（Ｖｄｓ）が増加するときの、ドリフト層２２の底部における電界、およびドレインソース電流（Ｉｄｓ）を示すグラフである。パンチスルー電圧Ｖ（ＰＴ）、ならびに第２のブレークダウンおよびアバランシェブレークダウンのための電圧が観察される。

基板への電界のパンチスルーを回避または緩和するために、図１４Ａに示すように、バッファ層２０を拡散層４６と共に使用してもよい。バッファ層２０のドーピング濃度は、ドリフト層２０のドーピング濃度と基板１８のドーピング濃度との間であってもよい。バッファ層２０を含むことにより、電界が基板１８の上面から遠ざかる傾向があり、第２のブレークダウン電圧が高くなる。図示の実施形態では、図１４Ｂに示すように、アバランシェ電圧における電界はドリフト層２２をパンチスルーするが、バッファ層２０で停止され、したがって基板１８をパンチスルーしない。バッファ層２０を含むことにより、第２のブレークダウン電圧が増加し、高電界バイポーラ条件での耐久性が向上するとともに、電界を基板１８から遠ざける。電界を基板から遠ざけることにより、基板１８からドリフト層２２への基底面転位運動の影響が最小限に抑えられる。図１４Ｃは、縦型半導体デバイス１６のＦＥＴまたはダイオード構成の阻止モードにおいてドレインソース電圧（Ｖｄｓ）が増加するときの、ドリフト層２２の底部における電界、およびドレインソース電流（Ｉｄｓ）を示している。バッファ層２０では、アバランシェ（Ｖａｖａｌ）およびパンチスルー電圧Ｖ（ＰＴ）は変化しないが、第２のブレークダウンのための電圧は著しく増加する。

特定の実施形態では、拡散層４６は、所望の電流定格および電圧定格に応じて、一般に、ドーピングレベルが１Ｅ×１０^１６～１×１０^１７ｃｍ^－３の範囲であり、厚さが１μｍ～４μｍである。ドリフト層２２のドーピングは、デバイスの電圧定格に依存し、定格３００Ｖ～３００ｋＶのデバイスでは、１×１０^１３～１×１０^１７ｃｍ^－３のドーピング範囲および２μｍ～３００μｍの厚さで変化し得る。バッファ層２０は、一般に、１×１０^１８以上でドープされることが多い基板１８よりもドーピングが低く、阻止において著しく空乏化しないように十分に高い。このように、バッファ層２０は、必要に応じて機能するために、ドーピングに応じて１×１０^１７～５×１０^１８ｃｍ^－３の範囲であり、０．５μｍ～５μｍの厚さであってもよい。基板１８の厚さは、５０～５００マイクロメートルの範囲であってもよい。図１４Ａの実施形態に関連する概念は、構造にほとんど抵抗を加えないが、耐久性能を助ける。

図１４Ａの実施形態の代替のドーピング濃度範囲は、以下を含む：
拡散層４６では１×１０^１６～５×１０^１６ｃｍ^－３；
ドリフト層２２では１×１０^１３～１×１０^１７ｃｍ^－３；
バッファ層４６では５×１０^１６～５×１０^１８ｃｍ^－３；および
基板１８では５×１０^１７～１×１０^２０ｃｍ^－３。

図１５Ａの実施形態では、縦型半導体デバイス１６内に複数のドリフト層が設けられ、上側の第１のドリフト層２２Ａおよび下側の第２のドリフト層２２Ｂとして参照される。バッファ層２０は含まれない。第１のドリフト層２２Ａは、拡散層４６と第２のドリフト層２２Ｂとの間に位置する。第２のドリフト層２２Ｂは、第１のドリフト層２２Ａと基板１８との間に位置する。

下側の第２のドリフト層２２Ｂは、従来の実施形態からのドリフトを厚くしようとして、上側の第１のドリフト層２２Ａよりもわずかに高いドーピングレベルを有し得る。さらに、第１のドリフト層２２Ａは、全体のドリフト抵抗を低く保つためにわずかに高いドーピングレベルを有しながら、図１４Ａの実施形態のドリフト層２２よりも薄くすることができる。前の実施形態と比較して、これらの変化は、パンチスルー電圧（Ｖ（ＰＴ））および第２のブレークダウン電圧の両方を増加させる。

特定の実施形態では、第２のドリフト層２２Ｂは、第１のドリフト層２２Ａのドーピングレベルの１～３倍であるが、第１のドリフト層２２Ａのドーピングレベルに近いまたはそれ未満の任意の厚さであってもよい。この実施形態は、それほど高い電界が基板１８内に侵入しないようにすることによって、耐久性を高める。選択された実施形態では、図１５Ｂに示すように、縦型半導体デバイス１６の第１のドリフト層２２Ａおよび第２のドリフト層２２Ｂは、任意の電界が第２のドリフト層２２Ｂを通って基板１８にパンチスルーされるのを防止するように設計され得る。図１５Ｂは、アバランシェ電圧における縦型半導体デバイス１６内の電界を示す。なお、電界は、基板１８のすぐ手前の第２のドリフト層２２Ｂで止まる。

図１５Ｃは、縦型半導体デバイス１６のＦＥＴまたはダイオード構成の阻止モードにおいてドレインソース電圧（Ｖｄｓ）が増加するときの、第２のドリフト層２２Ｂの底部における電界、およびドレインソース電流（Ｉｄｓ）を示している。下側の第２のドリフト層２２Ｂを追加することにより、アバランシェ電圧（Ｖａｖａｌ）を一定に保つことができる一方で、パンチスルー電圧Ｖ（ＰＴ）および第２のブレークダウン電圧の両方がアバランシェ電圧（Ｖａｖａｌ）を超えて増加する。

第１のドリフト層２２Ａおよび第２のドリフト層２２Ｂなどの複数のドリフト層の使用は、高電界、高電流、および高速スイッチング条件下でのデバイス全体の耐久性を助けることができる。基底面転位が第１のドリフト層２２Ａまたは第２のドリフト層２２Ｂ内に移動しないように、スイッチングのスナップ性が低減され、電界が基板１８外に維持される。３つ以上のドリフト層を使用して、同様の結果を達成することができる。

図１５Ａの実施形態の例示的なドーピング濃度範囲は、以下を含む：
拡散層４６では１×１０^１６～５×１０^１６ｃｍ^－３；
第１のドリフト層２２Ａでは１×１０^１３～４×１０^１６ｃｍ^－３；
第２のドリフト層２２Ｂでは２×１０^１３～８×１０^１６ｃｍ^－３；および
基板１８では５×１０^１７～１×１０^２０ｃｍ^－３。
範囲の代替的なセットは、以下を含む：
拡散層４６では１×１０^１６～５×１０^１６ｃｍ^－３；
第１のドリフト層２２Ａでは１×１０^１５～２×１０^１６ｃｍ^－３；
第２のドリフト層２２Ｂでは２×１０^１５～３×１０^１６ｃｍ^－３；および
基板１８では１×１０^１８～１×１０^２０ｃｍ^－３。
例示的な厚さ範囲は、以下を含む：
拡散層４６では１～４マイクロメートル；
第１のドリフト層２２Ａでは２～５０マイクロメートル；
第２のドリフト層２２Ｂでは１～３０マイクロメートル；および
基板１８では５０～５００マイクロメートル。

図１６Ａに示す実施形態は、第２のドリフト層２２Ｂと基板１８との間にバッファ層２０を追加することによって図１５Ａの実施形態に基づいている。先の実施形態と同様に、アバランシェ電圧における電界は、第２のドリフト層２２Ｂをパンチスルーせず、したがって、図１６Ｂに示すように、バッファ層２０の手前で停止する。この実施形態のさらなる利点は、図１６Ｃにおいてより容易に明らかになる。図１６Ｃは、縦型半導体デバイス１６がＦＥＴまたはダイオードとして構成される場合に、阻止モードにおいてドレインソース電圧（Ｖｄｓ）が増加するときの、ドリフト層２２Ｂの底部における電界およびＩｄｓ電流を示す。バッファ層２０が追加されることによって、アバランシェ電圧（Ｖａｖａｌ）およびパンチスルー電圧（Ｖ（ＰＴ））は比較的一定に保たれ、一方、第２のブレークダウン電圧は、高電界、高電流放電条件において追加の電界低下を提供するためにさらに増加される。

図１６Ａの実施形態の例示的なドーピング濃度範囲は、以下を含む：
拡散層４６では１×１０^１６～５×１０^１６ｃｍ^－３；
第１のドリフト層２２Ａでは１×１０^１３～５×１０^１６ｃｍ^－３；
第２のドリフト層２２Ｂでは２×１０^１３～１×１０^１７ｃｍ^－３；
バッファ層４６では５×１０^１６～５×１０^１８ｃｍ^－３；および
基板１８では１×１０^１８～１×１０^２０ｃｍ^－３。
範囲の代替的なセットは、以下を含む：
拡散層４６では１×１０^１６～５×１０^１６ｃｍ^－３；
第１のドリフト層２２Ａでは１×１０^１５～２×１０^１６ｃｍ^－３；
第２のドリフト層２２Ｂでは２×１０^１５～３×１０^１６ｃｍ^－３；
バッファ層４６では１×１０^１７～１×１０^１８ｃｍ^－３；および
基板１８では１×１０^１８～１×１０^２０ｃｍ^－３。
例示的な厚さ範囲は、以下を含む：
拡散層４６では１～５マイクロメートル；
第１のドリフト層２２Ａでは２～５０マイクロメートル；
第２のドリフト層２２Ｂでは１～３０マイクロメートル；
バッファ層４６では１～２０マイクロメートル；および
基板１８では５０～５００マイクロメートル。
第１のドリフト層２２Ａおよび第２のドリフト層２２Ｂは、同じまたは異なるドーピング濃度ならびに同じまたは異なるドーピングプロファイルを有してもよい。例えば、第１のドリフト層２２Ａおよび第２のドリフト層２２Ｂの両方は、同じまたは異なる傾斜のまたは一定のドーピング濃度を有してもよい。また、第１のドリフト層２２Ａおよび第２のドリフト層２２Ｂのいずれか一方が傾斜ドーピングプロファイルを有し、他方が一定であってもよい。特定の実施形態では、拡散層は、第１および第２のドリフト層の両方ではないにしても、少なくとも一方よりも高いドーピング濃度を有する。

図１７Ａの実施形態は、傾斜ドーピングを有するドリフト層２２を有する縦型半導体デバイス１６を提供する。図示の実施形態では、ドリフト層２２は１つのみであり、バッファ層２０は存在しない。ドリフト層２２内では、ドリフト層２２の底部（すなわち、基板界面）から頂部（すなわち、拡散層４６の界面）に向かってドーピング濃度が高くなる。このように、ドーピング濃度は、ドリフト層２２の底部でわずかに高く、ドリフト層２２の頂部付近では低くなる。図１７Ｂに示すように、ドーピング濃度は、拡散層４６全体にわたって比較的一定のレベルであり、ドリフト層２２の頂部の第１のレベルまで低下し、ドリフト層２２全体にわたって拡散層４６またはその下のレベルまで連続的に増加し、基板１８内のはるかに高く比較的一定のレベルまでジャンプする。図１７Ｂのドーピング濃度は、対数スケールで示されている。

適切なドーピング濃度、プロファイル、および厚さでは、図１７Ｃに示すように、パンチスルー電圧（Ｖ（ＰＴ））および第２のブレークダウン電圧の両方の増加が提供される。傾斜したドリフト層２２によって、アバランシェ電圧（Ｖａｖａｌ）を一定に保つことができる一方で、第２のブレークダウン電圧およびパンチスルー電圧Ｖ（ＰＴ）はアバランシェ電圧（Ｖａｖａｌ）の限界を超えて増加する。これは、高電界、大電流放電条件においてさらなる電界低下をもたらす。

高電界、高電流、および高速スイッチング条件下での耐久性は、基板１８内にいかなるまたは高い電界も侵入させないことによって改善される。スイッチング時のバイポーラデバイスのスナップ性も低減される。他の実施形態と同様に、電界を基板１８の外に維持することにより、基底面転位がドリフト層２２内に移動することが防止される。

図１７Ａおよび図１７Ｂの実施形態の例示的なドーピング濃度範囲は、以下を含む：
拡散層４６では１×１０^－１６～５×１０^－１６ｃｍ^－３；
ドリフト層２２では１×１０^－１３と５×１０^－１８ｃｍ^－３との間～＿＿１Ｅ１５＿＿×１０^－Ｘと＿＿５Ｅ１７＿＿×１０^－Ｘｃｍ^－３との間；および
基板１８では１×１０^－１８～１×１０^－２０ｃｍ^－３。
範囲の代替的なセットは、以下を含む：
拡散層４６では１×１０^－１６～５×１０^－１６ｃｍ^－３；
ドリフト層２２では５×１０^－１５と５×１０^－１７ｃｍ^－３との間～１×１０^－１６と１×１０^－１７ｃｍ^－３との間；および
基板１８では１×１０^－１８～５×１０^－１９ｃｍ^－３。
例示的な厚さ範囲は、以下を含む：
拡散層４６では１～５マイクロメートル；
ドリフト層２２では３～２００マイクロメートル；および
基板１８では５０～５００マイクロメートル。

ここで図１８を参照すると、バッファ層２０および傾斜ドリフト層２２が、拡散層４６と基板１８との間に設けられる。この実施形態では、拡散層４６およびバッファ層２０は均一にドープされ、ドリフト層２２は上述のように傾斜している。他の実施形態では、拡散層４６および／またはバッファ層２０のドーピングは傾斜している。図１９のグラフは、対数スケールでの例示的なドーピングプロファイルを提供する。図１７Ｂに示すように、ドーピング濃度は、拡散層４６の頂部の第１のレベルから拡散層４６の底部の第２のレベルまで連続的に減少し、ドリフト層２２の頂部の第２のレベルからドリフト層２２の底部の第１のレベルよりも低い第３のレベルまで連続的に増加し、バッファ層２０全体の第２のレベルから第４のレベルまで連続的に増加する。基板１８全体のドーピングは、第４のレベルで均一であることが示されている。図示の実施形態では、図示の層全体のドーピングレベルは、所与の層内または層の接合部でドーピング濃度の急激な変化がないという点で連続的である。

完全に傾斜した実施形態の例示的なドーピング濃度範囲は、以下を含む：
拡散層４６では５×１０^－１６と１×１０^－１４ｃｍ^－３との間～３×１０^－１６と５×１０^－１５ｃｍ^－３との間；
ドリフト層２２では１×１０^－１３と１×１０^－１７ｃｍ^－３との間～５×１０^－１５と５×１０^－１６ｃｍ^－３との間；
バッファ層２０では５×１０^－１６と１×１０^－２０ｃｍ^－３との間～１×１０^－１７と１×１０^－２０ｃｍ^－３との間；および
基板１８では１×１０^－１８～１×１０^－２０ｃｍ^－３。
例示的な厚さ範囲は、以下を含む：
拡散層４６では１～５マイクロメートル；
ドリフト層２２では３～２００マイクロメートル；
バッファ層２０では１～２０マイクロメートル；および
基板１８では５０～５００マイクロメートル。
図３～図１２の実施形態の基板１８、バッファ層２０、およびドリフト層２２の特性、厚さ、ドーピング濃度、厚さおよび／またはドーピング濃度の関係などは、図１３～図１９の実施形態のいずれにも適用され得るが、適用する必要はなく、逆もまた同様である。

上記の縦型半導体の実施形態のいずれも、図１０および図１１で識別されるように、接点（３０，３２，４０，４２，４４）および適切なドーピング領域／インプラント（３４，３６Ａ，３６Ｂ）を追加することによって、先に識別された縦型半導体構成要素のいずれかとして実装することができ、ドーピング領域は、拡散層４６、ドリフト層２２、第１のドリフト層２２Ａ、および／または第２のドリフト層２２Ｂのうちの１つまたは複数の中に延在する。当業者は、本開示の好ましい実施形態に対する改善および修正を認識するであろう。そのようなすべての改良および修正は、本明細書および以下の特許請求の範囲に開示される概念の範囲内であると考えられる。

Claims (16)

1. 第１のドーピング型を有する基板と、
   前記基板の上にあり、前記第１のドーピング型を有するバッファ層と、
   前記バッファ層の上にあり、前記第１のドーピング型を有するドリフト層であって、前記バッファ層の厚さが、前記ドリフト層の厚さの２５％超かつ３０％以下である、ドリフト層と、
   前記ドリフト層の上にあり、前記第１のドーピング型を有する拡散層とを備え、
   前記基板、前記バッファ層、および前記ドリフト層は、炭化ケイ素を含む、縦型半導体デバイス。
2. 前記バッファ層のドーピング濃度が、前記ドリフト層のドーピング濃度の少なくとも１０倍である、請求項１に記載の縦型半導体デバイス。
3. 前記バッファ層のドーピング濃度が、前記ドリフト層のドーピング濃度の１０～３０倍である、請求項１に記載の縦型半導体デバイス。
4. 前記バッファ層のドーピング濃度が、前記ドリフト層のドーピング濃度の１５～２５倍である、請求項１に記載の縦型半導体デバイス。
5. 前記拡散層が、前記ドリフト層の前記ドーピング濃度の２～１０００倍のドーピング濃度を有する、請求項３に記載の縦型半導体デバイス。
6. 前記バッファ層および前記ドリフト層が均一にドープされている、請求項３に記載の縦型半導体デバイス。
7. 前記拡散層の厚さが、前記ドリフト層の前記厚さよりも小さい、請求項１に記載の縦型半導体デバイス。
8. 第１のドーピング型を有する基板と、
   前記基板の上にあり、前記第１のドーピング型を有する、第１のドリフト層および第２のドリフト層と、
   前記第１のドリフト層の上にあり、前記第１のドーピング型を有する拡散層とを備え、
   前記第２のドリフト層のドーピング濃度は、前記第１のドリフト層のドーピング濃度よりも高く、
   前記第２のドリフト層の厚さは、前記第１のドリフト層の厚さよりも小さく、
   前記第２のドリフト層は、前記第１のドリフト層と前記基板との間にあり、
   前記基板、前記第１のドリフト層、および前記第２のドリフト層は、炭化ケイ素を含む、縦型半導体デバイス。
9. 第１のドーピング型を有する基板と、
   前記基板の上にあり、前記第１のドーピング型を有するドリフト層と、
   前記ドリフト層の上にあり、前記第１のドーピング型を有する拡散層とを備え、
   前記ドリフト層は、傾斜ドーピングプロファイルを有し、
   前記傾斜ドーピングプロファイルは、前記拡散層から前記基板まで前記ドリフト層を通って連続的に増加し、
   前記拡散層のドーピング濃度は、前記拡散層全体にわたって均一であり、
   前記拡散層の最大ドーピング濃度は、前記ドリフト層の最大ドーピング濃度よりも高く、
   前記基板および前記ドリフト層は、炭化ケイ素を含む、縦型半導体デバイス。
10. 前記基板の上にあり、前記第１のドーピング型を有するバッファ層をさらに備え、
    前記第１のドリフト層および前記第２のドリフト層は、前記バッファ層の上にあり、
    前記拡散層の厚さは、前記第１のドリフト層および前記第２のドリフト層の合計の厚さよりも小さく、
    前記バッファ層の厚さは、前記第１のドリフト層および前記第２のドリフト層の前記合計の厚さの１０～３０％である、請求項８に記載の縦型半導体デバイス。
11. 前記第２のドリフト層のドーピング濃度が、前記第１のドリフト層のドーピング濃度の１．１～３倍である、請求項８に記載の縦型半導体デバイス。
12. 前記第１のドリフト層の厚さが２～５０μｍであり、前記第２のドリフト層の厚さが１～３０μｍである、請求項８に記載の縦型半導体デバイス。
13. 前記拡散層が傾斜ドーピングプロファイルを有する、請求項１に記載の縦型半導体デバイス。
14. 前記バッファ層が傾斜ドーピングプロファイルを有する、請求項１に記載の縦型半導体デバイス。
15. 前記拡散層が、前記拡散層の上部から前記ドリフト層まで、前記拡散層を通って連続的に減少する傾斜ドーピングプロファイルを有し、
    前記バッファ層が、前記ドリフト層から前記基板まで、前記バッファ層を通って連続的に増加する傾斜ドーピングプロファイルを有する、請求項１に記載の縦型半導体デバイス。
16. 前記基板の上にあり、前記第１のドーピング型を有するバッファ層をさらに有し、前記ドリフト層が、前記バッファ層の上にある、請求項９に記載の縦型半導体デバイス。