JP7589574B2 - 多層配線基板 - Google Patents

Description

本発明は、多層配線基板に関する。

近年、半導体装置の高速化及び高集積化が進む中で、半導体チップを搭載するフリップチップボールグリッドアレイ（Flip Chip-Ball Grid Array）用配線基板、即ち、ＦＣ－ＢＧＡ基板にも、半導体チップとの接合に使用する接合端子の狭ピッチ化及び基板内の配線の微細化が求められている。その一方で、ＦＣ－ＢＧＡ基板とマザーボードとの接合には、従来とほぼ変わらないピッチで配列した接合端子による接合が要求されている。これらの要求のもと、ＦＣ－ＢＧＡ基板と半導体チップとの間に、インターポーザとも呼ばれる、微細な配線を含む多層配線基板を設ける技術が採用されている。

その一つは、シリコンインターポーザ技術である。このシリコンインターポーザ技術は、シリコンウェハ上に、微細な配線を各々の層が含んだ多層配線構造を、半導体回路の製造技術を用いて形成することによりインターポーザを製造するというものである。

また、上記の多層配線構造をシリコンウェハ上に形成するのではなく、ＦＣ－ＢＧＡ基板に直接作り込む手法も開発されている。この手法は、コア層が例えばガラスエポキシ基板からなるＦＣ－ＢＧＡ基板の製造において、化学機械研磨（ＣＭＰ）などを利用して、上記の多層配線構造を形成するというものである。これについては、特許文献１に開示されている。

更に、インターポーザをガラス基板等の支持体の上に形成し、そのインターポーザをＦＣ－ＢＧＡ基板と接合させ、その後、インターポーザから支持体を剥離することで、上記の多層配線構造を、ＦＣ－ＢＧＡ基板上に設ける方式（以下、転写方式という）もある。これについては、特許文献２に開示されている。

特開２０１４－２２５６７１号公報 国際公開第２０１８／０４７８６１号

本発明は、加熱時に層間剥離を生じ難い多層配線基板を提供することを目的とする。

本発明の一態様によると、互いに積層された２以上の層を備え、前記２以上の層の各々は、第１面とその裏面である第２面とを有し、前記第１面から前記第２面まで各々が貫通した第１及び第２凹部が設けられた第１絶縁層と、前記第２面と接した第３面とその裏面である第４面とを有し、前記第１凹部を埋め込んだ第２絶縁層であって、前記第３面から前記第４面まで貫通し、１以上が前記第２凹部と連通した第３凹部が設けられた第２絶縁層と、前記第２及び第３凹部を埋め込んだ導体層とを含んだ多層配線基板が提供される。

本発明の他の態様によると、前記導体層は、前記第２凹部内に位置したビア部と、前記第２凹部と連通した前記第３凹部内に位置したランド部と、前記第２凹部と連通していない前記第３凹部内に位置した配線部とを含んだ上記態様に係る多層配線基板が提供される。

本発明の更に他の態様によると、前記２以上の層の各々は、前記導体層と前記第１絶縁層との間に介在した部分と、前記導体層と前記第２絶縁層との間に介在した部分と、前記導体層の前記第１面側の面を被覆した部分とを含んだ密着層と、前記密着層と前記導体層との間に介在したシード層とを更に含んだ上記態様の何れかに係る多層配線基板が提供される。

本発明の更に他の態様によると、前記第１絶縁層の少なくとも一部において、前記第２面における前記第１凹部の開口径は０．５乃至５μｍの範囲内にあり、前記第２面における前記第２凹部の開口径は５乃至５０μｍの範囲内にある上記態様の何れかに係る多層配線基板が提供される。

本発明の更に他の態様によると、前記第１絶縁層の少なくとも一部において、前記第２凹部の数Ｎ２に対する前記第１凹部の数Ｎ１の比Ｎ１／Ｎ２は、１乃至５の範囲内にある上記態様の何れかに係る多層配線基板が提供される。

本発明の更に他の態様によると、前記第１及び第２絶縁層は有機絶縁体を含んだ材料からなる上記態様の何れかに係る多層配線基板が提供される。

本発明の更に他の態様によると、厚さが１０μｍ以上３００μｍ以下の範囲内にある上記態様の何れかに係る多層配線基板が提供される。

本発明の更に他の態様によると、前記導体層の前記第４面側の面は、前記第４面に対して面一である上記態様の何れかに係る多層配線基板が提供される。

本発明の更に他の態様によると、第１配線基板と、前記第１配線基板に接合された第２配線基板とを備え、前記第１及び第２配線基板は、それらの間に介在した接合電極を介して互いに電気的に接続され、第２配線基板は、上記態様の何れかに係る多層配線基板である複合配線基板が提供される。

本発明の更に他の態様によると、前記第１配線基板はフリップチップボールグリッドアレイ用配線基板であり、前記第２配線基板はインターポーザである上記態様に係る複合配線基板が提供される。

本発明の更に他の態様によると、上記態様の何れかに係る複合配線基板と、前記第１配線基板の前記第２配線基板とは反対側の面に実装された機能デバイスとを備えたパッケージ化デバイスが提供される。

ここで、「機能デバイス」は、電力及び電気信号の少なくとも一方が供給されることにより動作するデバイス、外部からの刺激により電力及び電気信号の少なくとも一方を出力するデバイス、又は、電力及び電気信号の少なくとも一方が供給されることにより動作し且つ外部からの刺激により電力及び電気信号の少なくとも一方を出力するデバイスである。機能デバイスは、例えば、半導体チップや、ガラス基板などの半導体以外の材料からなる基板上に回路や素子が形成されたチップのように、チップの形態にある。機能デバイスは、例えば、大規模集積回路（ＬＳＩ）、メモリ、撮像素子、発光素子、及びＭＥＭＳ（Micro Electro Mechanical Systems）の１以上を含むことができる。ＭＥＭＳは、例えば、圧力センサ、加速度センサ、ジャイロセンサ、傾斜センサ、マイクロフォン、及び音響センサの１以上である。一例によれば、機能デバイスは、ＬＳＩを含んだ半導体チップである。

本発明の更に他の態様によると、互いに積層された２以上の層を支持体上に形成することを含み、前記２以上の層の各々の形成は、第１面とその裏面である第２面とを有し、前記第１面から前記第２面まで各々が貫通した第１及び第２凹部が設けられた第１絶縁層を形成することと、前記第２面と接した第３面とその裏面である第４面とを有し、前記第１凹部を埋め込んだ第２絶縁層であって、前記第３面から前記第４面まで貫通し、１以上が前記第２凹部と連通した第３凹部が設けられた第２絶縁層を形成することと、前記第４面を被覆するとともに、前記第２及び第３凹部を埋め込んだ導体層を形成することと、前記導体層を研磨して、前記導体層のうち前記第２又は第３凹部外に位置した部分を除去することとを含んだ多層配線基板の製造方法が提供される。

本発明の一実施形態に係るパッケージ化デバイスを概略的に示す断面図。 図１に示すパッケージ化デバイスが含んでいる多層配線基板を概略的に示す断面図。 図２に示す多層配線基板の一部を拡大して示す断面図。 図２に示す多層配線基板の他の一部を拡大して示す断面図。 本発明の一実施形態に係る多層配線基板の製造方法における一工程を概略的に示す断面図。 本発明の一実施形態に係る多層配線基板の製造方法における他の工程を概略的に示す断面図。 本発明の一実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の一実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の一実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の一実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の一実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の一実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の一実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の一実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の一実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 比較例に係る多層配線基板を概略的に示す断面図。 図１６に示す多層配線基板の一部を拡大して示す断面図。 図１６に示す多層配線基板の他の一部を拡大して示す断面図。

以下に、本発明の実施形態について、図面を参照しながら説明する。以下に説明する実施形態は、上記態様の何れかをより具体化したものである。以下に示す実施形態は、本発明の技術的思想を具体化した例を示すものであって、本発明の技術的思想を、以下に記載する構成要素の材質、形状、構造、及び配置等に限定するものではない。本発明の技術的思想には、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。

以下の説明において参照する図面では、同様又は類似した機能を有する構成要素に、同一の参照符号を付している。ここで、図面は模式的なものであり、厚さ方向の寸法と厚さ方向に垂直な方向、即ち面内方向の寸法との関係や、複数の層の厚さ方向における寸法の関係等は、現実のものとは異なり得ることに留意すべきである。従って、具体的な寸法は、以下の説明を参酌して判断すべきである。また、２以上の構成要素の寸法の関係が、複数の図面の間で異なっている可能性があることにも留意すべきである。更に、幾つかの図面では、同一の構造を、他の図面とは天地を逆にして描いていることにも留意すべきである。

なお、本開示において、「上面」及び「下面」は、板状部材又はそれに含まれる層の２つの主面、即ち、厚さ方向に垂直であり且つ最も広い面積を有する面及びその裏面であって、図面において上方に示された面と下方に示された面とをそれぞれ意味している。また、「側面」とは、面内方向に対して垂直であるか又は傾いた面を意味している。

また、本開示において、「ＡＡをＢＢの上に」という記載は、重力方向とは無関係に使用している。「ＡＡをＢＢの上に」という記載によって特定される状態は、ＡＡがＢＢと接触した状態を包含する。「ＡＡをＢＢの上に」という記載は、ＡＡとＢＢとの間に他の１以上の構成要素を介在させることを除外するものではない。

＜構造＞
図１は、本発明の一実施形態に係るパッケージ化デバイスを概略的に示す断面図である。

図１に示すパッケージ化デバイス１は、複合配線基板１０と、機能デバイス２０と、封止樹脂層３０と、接合電極４０とを含んでいる。

機能デバイス２０は、例えば、半導体チップ、又は、ガラス基板などの半導体以外の材料からなる基板上に回路や素子が形成されたチップである。ここでは、一例として、機能デバイス２０は半導体チップであるとする。即ち、ここでは、パッケージ化デバイス１は、半導体パッケージである。

パッケージ化デバイス１は、複数の機能デバイス２０を含んでいる。パッケージ化デバイス１は、機能デバイス２０を１つのみ含んでいてもよい。

機能デバイス２０は、接合電極４０を介して、複合配線基板１０へ接合されている。ここでは、機能デバイス２０は、フリップチップボンディングによって、複合配線基板１０へ接合されている。機能デバイス２０の１以上は、ワイヤボンディングなどの他のボンディング法によって複合配線基板１０へ接合されていてもよい。

接合電極４０は、機能デバイス２０と複合配線基板１０との間で、狭いピッチで配列している。接合電極４０は、例えば、はんだからなる。機能デバイス２０をワイヤボンディングによって複合配線基板１０へ接合する場合、例えば、金ワイヤを用いて機能デバイス２０と複合配線基板とを電気的に接続することができる。

封止樹脂層３０は、機能デバイス２０と複合配線基板１０との間に介在した部分と、機能デバイス２０の側面を少なくとも部分的に被覆した部分とを含んでいる。封止樹脂層３０は、機能デバイス２０を複合配線基板１０へ固定している。

複合配線基板１０は、ＦＣ－ＢＧＡ基板１１と、多層配線基板１２と、封止樹脂層１３と、接合電極１４とを含んでいる。

ＦＣ－ＢＧＡ基板１１は、第１配線基板の一例である。ＦＣ－ＢＧＡ基板１１は、例えば、図示しないマザーボードへ接合される。

ＦＣ－ＢＧＡ基板１１は、コア層１１１と、絶縁層１１２と、導体層１１３と、絶縁層１１４と、接合用導体１１５とを含んでいる。

コア層１１１は、絶縁層である。コア層１１１は、例えば、織布又は不織布に熱硬化性の絶縁樹脂を含浸させた繊維強化基板である。織布又は不織布としては、例えば、ガラス繊維、炭素繊維、又はアラミド繊維を使用することができる。絶縁樹脂としては、例えば、エポキシ樹脂を使用することができる。

コア層１１１には、貫通孔が設けられている。導体層１１３の一部は、貫通孔の側壁を被覆している。ここでは、導体層１１３の一部は、側壁が導体からなる貫通孔を生じるように、コア層１１１に設けられた貫通孔の側壁を被覆している。これら側壁が導体からなる貫通孔は、絶縁体で埋め込んでもよい。

導体層１１３の残りと絶縁層１１２とは、コア層１１１の両主面上で多層配線構造を形成している。各多層配線構造は、交互に積層された導体層１１３及び絶縁層１１２を含んでいる。

多層配線構造が含む各絶縁層１１２は、例えば、絶縁樹脂層である。絶縁層１１２には、貫通孔が設けられている。

導体層１１３は、銅などの金属又は合金からなる。導体層１１３は、単層構造を有していてもよく、多層構造を有していてもよい。

多層配線構造が含む各導体層１１３は、配線部とランド部とを含んでいる。絶縁層１１２を間に挟んでコア層１１１と向き合った導体層１１３は、絶縁層１１２に設けられた貫通孔の側壁を被覆したビア部を更に含んでいる。

絶縁層１１４は、上記の多層配線構造上に設けられている。絶縁層１１４は、例えば、ソルダーレジストなどの絶縁樹脂層である。絶縁層１１４には、上記多層配線構造の最表面に位置した導体層１１３へ連通する貫通孔が設けられている。

接合用導体１１５は、導体層１１３のうち絶縁層１１４の貫通孔の位置で露出した部分に設けられた金属バンプである。なお、接合用導体は、接合端子ともいう。接合用導体１１５は、例えば、はんだからなる。

多層配線基板１２は、第２配線基板である。多層配線基板１２は、接合電極４０を介して機能デバイス２０に接合されるとともに、接合電極１４を介してＦＣ－ＢＧＡ基板１１に接合されている。即ち、多層配線基板１２は、機能デバイス２０とＦＣ－ＢＧＡ基板１１との接合を媒介するインターポーザである。多層配線基板１２の厚さは、例えば、１０μｍ以上３００μｍ以下の範囲内にある。多層配線基板１２については、後で詳述する。

接合電極１４は、多層配線基板１２と機能デバイス２０との間で配列している。接合電極１４のピッチは、接合電極４０のピッチと比較してより広く且つＦＣ－ＢＧＡ基板１１の下面に位置した接合用導体１１５のピッチと比較してより狭い。接合電極１４は、例えば、はんだからなる。

封止樹脂層１３は、ＦＣ－ＢＧＡ基板１１と多層配線基板１２との間に介在した部分を含んでいる。なお、封止樹脂層は、アンダーフィル層ともいう。封止樹脂層１３は、第２配線基板１１をＦＣ－ＢＧＡ基板１１へ固定している。

多層配線基板１２について、図２乃至図４を参照しながら、更に詳しく説明する。
図２は、図１に示すパッケージ化デバイスが含んでいる多層配線基板を概略的に示す断面図である。図３は、図２に示す多層配線基板の一部を拡大して示す断面図である。図４は、図２に示す多層配線基板の他の一部を拡大して示す断面図である。

図２乃至図４に示す多層配線基板１２は、図２に示すように、２以上の層１２０と、絶縁層１２１と、密着層１２２ａと、シード層１２２ｂと、導体層１２３と、絶縁層１２４と、密着層１２５ａと、シード層１２５ｂと、導体層１２６と、表面処理層１２７と、絶縁層１２８とを含んでいる。

２以上の層１２０は、互いに積層されている。これら層１２０の各々は、第１絶縁層１２０１と、第２絶縁層１２０２と、導体層１２０３と、密着層１２０４ａと、シード層１２０４ｂとを含んでいる。

第１絶縁層１２０１は、図３及び図４に示すように、第１面Ｓ１と、その裏面である第２面Ｓ２とを有している。第１絶縁層１２０１には、第１面Ｓ１から第２面Ｓ２まで各々が貫通した第１及び第２凹部が設けられている。

絶縁層１２１と隣接した第１絶縁層１２０１が有する第１凹部の底面は、図２に示すように、絶縁層１２１の表面の一部である。絶縁層１２１と隣接していない第１絶縁層１２０１が有する第１凹部の底面は、図２及び図３に示すように、その第１絶縁層１２０１を含んだ層１２０と隣接した層１２０が含む第２絶縁層１２０２の表面の一部である。

導体層１２３と隣接した第１絶縁層１２０１が有する第２凹部の底面は、図２に示すように、導体層１２３の表面の一部である。導体層１２３と隣接していない第１絶縁層１２０１が有する第２凹部の底面は、図２及び図４に示すように、その第１絶縁層１２０１を含んだ層１２０と隣接した層１２０が含む導体層１２０３の表面の一部である。

第２絶縁層１２０２は、図３及び図４に示すように、第２面Ｓ２と接した第３面Ｓ３と、その裏面である第４面Ｓ４とを有している。第２絶縁層１２０２は、第１絶縁層１２０１の第１凹部を埋め込んでいる。第２絶縁層１２０２には、第３面Ｓ３から第４面Ｓ４まで貫通し、１以上が第１絶縁層１２０１の第２凹部と連通した第３凹部が設けられている。各層１２０が含む第２絶縁層１２０２が有する第３凹部の底面は、図２乃至図４に示すように、その層１２０が含む第１絶縁層１２０１の表面の一部である。

第１絶縁層１２０１及び第２絶縁層１２０２は、例えば、有機絶縁体を含んだ材料からなる。第１絶縁層１２０１及び第２絶縁層１２０２の材料は、無機材料であってもよいが、好ましくは有機材料を含む。一例によれば、第１絶縁層１２０１及び第２絶縁層１２０２は、絶縁樹脂層である。これら絶縁樹脂層は、好ましくは、フィラーを含んでいない。第１絶縁層１２０１の材料と第２絶縁層１２０２の材料とは、同じであってもよく、異なっていてもよい。第１絶縁層１２０１の材料と第２絶縁層１２０２の材料とが同じであったとしても、厚さ方向に平行な断面を、例えば、走査電子顕微鏡で観察することにより、第１絶縁層１２０１と第２絶縁層１２０２との間の界面を確認することができる。なお、第１乃至第３凹部については、後で更に詳しく説明する。

導体層１２０３は、第２及び第３凹部を埋め込んでいる。導体層１２０３の第４面Ｓ４側の面は、第４面Ｓ４に対して面一である。

導体層１２０３のうち、第２凹部を埋め込んでいる部分は、図２及び図４に示すビア部１２０３Ｖである。導体層１２０３のうち、第３凹部の１以上を埋め込んでいる部分、具体的には、第２凹部と連通した第３凹部を埋め込んでいる部分は、図２及び図４に示すランド部１２０３Ｌである。そして、導体層１２０３のうち、第３凹部の残りを埋め込んでいる部分、具体的には、第２凹部と連通していない第３凹部を埋め込んでいる部分は、図２及び図３に示す配線部１２０３Ｗである。

導体層１２０３は、銅などの金属又は合金からなる。導体層１２０３は、単層構造を有していてもよく、多層構造を有していてもよい。

密着層１２０４ａは、図２乃至図４に示すように、導体層１２０３と第１絶縁層１２０１との間に介在した部分と、導体層１２０３と第２絶縁層１２０２との間に介在した部分と、導体層１２０３の第１面側の面を被覆した部分とを含んでいる。即ち、密着層１２０４ａは、第１乃至第３凹部の底面及び側壁上に設けられている。密着層１２０４ａは、第１絶縁層１２０１及び第２絶縁層１２０２へのシード層１２０４ｂの密着性を向上させて、シード層１２０４ｂの剥離を生じ難くする層である。

シード層１２０４ｂは、密着層１２０４ａ上に設けられている。シード層１２０４ｂは、密着層１２０４ａと導体層１２０３との間に介在している。シード層１２０４ｂは、導体層１２０３の電解めっきによる成膜において、給電層としての役割を果たす。

絶縁層１２１は、図２に示すように、層１２０からなる多層配線構造の一方の主面上に設けられている。絶縁層１２１は、例えば、絶縁樹脂層である。絶縁層１２１には、それと隣接した層１２０が含む第１絶縁層１２０１の第２凹部の位置に、貫通孔が設けられている。

導体層１２３は、絶縁層１２１に設けられた貫通孔を埋め込んでいる。導体層１２３は、銅などの金属又は合金からなる。導体層１２３は、上記多層配線構造の最表面に位置したビア部１２０３Ｖと電気的に接続されている。

密着層１２２ａは、絶縁層１２１に設けられた貫通孔の側壁を被覆した部分と、それら貫通孔の多層配線構造から離間した開口を塞ぐように広がった部分とを含んでいる。密着層１２２ａは、絶縁層１２１へのシード層１２２ｂの密着性を向上させて、シード層１２２ｂの剥離を生じ難くする層である。

シード層１２２ｂは、密着層１２２ａ上に設けられている。シード層１２２ｂは、導体層１２３の電解めっきによる成膜において、給電層としての役割を果たす。

絶縁層１２４は、層１２０からなる多層配線構造の他方の主面上に設けられている。絶縁層１２４は、例えば、絶縁樹脂層である。絶縁層１２４には、それと隣接した層１２０が含む第２絶縁層１２０２の、第２凹部と連通した第３凹部の位置に、貫通孔が設けられている。

導体層１２６は、絶縁層１２１に設けられた貫通孔を埋め込むとともに、絶縁層１２１の主面のうち貫通孔の周囲の領域を被覆している。導体層１２６は、銅などの金属又は合金からなる。導体層１２６は、上記多層配線構造の最表面に位置したランド部１２０３Ｌと電気的に接続されている。

密着層１２５ａは、絶縁層１２４に設けられた貫通孔の側壁を被覆した部分と、ランド部１２０３Ｌのうちそれら貫通孔の位置で露出した領域を被覆した部分と、絶縁層１２１の主面のうち貫通孔の周囲の領域を被覆した部分とを含んでいる。密着層１２５ａは、絶縁層１２４へのシード層１２５ｂの密着性を向上させて、シード層１２５ｂの剥離を生じ難くする層である。

シード層１２５ｂは、密着層１２５ａ上に設けられている。シード層１２５ｂは、導体層１２６の電解めっきによる成膜において、給電層としての役割を果たす。

絶縁層１２８は、絶縁層１２４上に設けられている。絶縁層１２８は、例えば、絶縁樹脂層である。絶縁層１２８には、導体層１２６の位置に貫通孔が設けられている。

表面処理層１２７は、導体層１２６上に設けられている。表面処理層１２７は、導体層１２６の表面の酸化防止及びはんだに対する濡れ性向上のために設ける。

＜製造方法＞
このパッケージ化デバイス１が含む多層配線基板１２は、例えば、以下の方法により製造することができる。

図５乃至図１５は、本発明の一実施形態に係る多層配線基板の製造方法を概略的に示す断面図である。

この方法では、先ず、図５に示す構造を得る。以下に、図５の構造を得るための工程を順次説明する。

（１）支持体２上への剥離層３の形成
先ず、支持体２の一方の面に剥離層３を形成する。
支持体２は、支持体２を通じて剥離層３に光を照射する場合もあるため、透光性を有していることが有利である。支持体２としては、例えば、矩形のガラス板を用いることができる。矩形のガラス板は、大型化に適している。また、ガラス板は、優れた平坦性及び高い剛性を実現可能である。そのため、支持体２としての矩形のガラス板は、その上に微細なパターンを形成するのに適している。

また、ガラス板はＣＴＥ（coefficient of thermal expansion；熱膨張率）が小さく歪みにくいことから、パターン配置精度及び平坦性の確保に優れている。支持体２としてガラス板を用いる場合、ガラス板の厚さは、製造プロセスにおける反りの発生を抑制する観点から厚い方が望ましく、例えば０．７ｍｍ以上、好ましくは１．１ｍｍ以上である。

ガラス板のＣＴＥは、３ｐｐｍ以上１５ｐｐｍ以下であることが好ましく、ＦＣ－ＢＧＡ基板１１及び機能デバイス２０のＣＴＥとの整合性の観点から９ｐｐｍ程度がより好ましい。

一方、剥離層３に熱によって発泡する樹脂を用いる等、支持体２を剥離する際に支持体２に光の透過性が要求されない場合は、支持体２には、歪みの少ない材料、例えばメタルやセラミックスなどを用いることができる。

以下、一例として、剥離層３の材料は紫外光（ＵＶ光）を吸収して剥離可能となる樹脂であり、支持体２はガラス板であるとする。

剥離層３は、例えば、ＵＶ光などの光を吸収することにより発熱若しくは変質して剥離可能となる樹脂でもよく、又は、熱によって発泡して剥離可能となる樹脂でもよい。

剥離層３は、光分解促進剤、光吸収剤、増感剤、及びフィラー等の添加剤を更に含有していてもよい。

剥離層３は、単層構造を有していてもよく、多層構造を有していてもよい。また、例えば、支持体２上に形成される多層配線構造の保護を目的として、剥離層３上に保護層を設けてもよく、支持体２と剥離層３との間にそれらの密着性を向上させる層を更に設けてもよい。また、剥離層３と多層配線構造との間に、レーザー光反射層や金属層を更に設けてもよい。

なお、剥離層３の材料として、ＵＶ光などの光、例えばレーザー光によって剥離可能となる樹脂を用いる場合、支持体２が透光性であれば、剥離層３へは、支持体２を介して光を照射してもよい。

（２）剥離層３上への絶縁層１２１の形成
支持体２の上面に剥離層３を形成した後、剥離層３の上面に絶縁層１２１を形成する。ここでは、一例として、感光性のエポキシ樹脂をスピンコート法により剥離層３上へ塗布する。感光性のエポキシ樹脂は、比較的低温で硬化させることができ、硬化に伴う収縮が少ないため、その後の微細パターン形成に有利である。

（３）絶縁層１２１のパターン化
次いで、フォトリソグラフィにより、絶縁層１２１に貫通孔を設ける。これら貫通孔に対しては、現像時の残渣除去を目的として、プラズマ処理を行ってもよい。絶縁層１２１の厚さは、貫通孔内に形成する導体層の厚さに応じて設定される。ここでは、一例として、絶縁層１２１の厚さは７μｍとする。

また、平面視による貫通孔の形状、即ち、厚さ方向に対して垂直な平面への貫通孔の正射影の形状は、機能デバイス２０を複合配線基板１０へ接合する接合電極４０のピッチ及び形状に応じて適宜設定される。ここでは、一例として、平面視による貫通孔の形状は直径が２５μｍの円形とし、それら貫通孔のピッチは５５μｍとする。

（４）密着層１２２ａ及びシード層１２２ｂの形成
次いで、真空中で、密着層１２２ａ及びシード層１２２ｂを形成する。密着層１２２ａは、上記の通り、絶縁層１２１へのシード層１２２ｂの密着性を向上させて、シード層１２２ｂの剥離を防止する層である。また、シード層１２２ｂは、上記の通り、導体層１２３を形成するための電解めっきにおいて、給電層としての役割を果たす。

密着層１２２ａ及びシード層１２２ｂは、例えば、スパッタリング法又は蒸着法により形成することができる。密着層１２２ａ及びシード層１２２ｂの材料としては、例えば、Ｃｕ、Ｎｉ、Ａｌ、Ｔｉ、Ｃｒ、Ｍｏ、Ｗ、Ｔａ、Ａｕ、Ｉｒ、Ｒｕ、Ｐｄ、Ｐｔ、ＡｌＳｉ、ＡｌＳｉＣｕ、ＡｌＣｕ、ＮｉＦｅ、ＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zinc Oxide）、ＡＺＯ（Aluminum-doped Zinc Oxide）、ＺｎＯ、ＰＺＴ（チタン酸ジルコン酸鉛）、ＴｉＮ、Ｃｕ_３Ｎ_４、Ｃｕ合金、又はこれらを複数組み合わせたものを使用することができる。ここでは、一例として、電気特性及び製造の容易性の観点並びにコスト面を考慮して、密着層１２２ａ及びシード層１２２ｂにそれぞれにチタン層及び銅層を採用し、それらはスパッタリング法で形成することとする。

密着層１２２ａ及びシード層１２２ｂの合計膜厚は、１μｍ以下とすることが好ましい。ここでは、一例として、密着層１２２ａとして厚さが５０ｎｍのチタン層を形成するとともに、シード層１２２ｂとして厚さが３００ｎｍの銅層を形成することとする。

次に、シード層１２２ｂ上に、電解めっきにより導体層１２３’を形成する。導体層１２３’のうち絶縁層１２１の貫通孔内に位置した部分は、機能デバイス２０との接合用の電極となる。電解めっきとしては、電解ニッケルめっき、電解銅めっき、電解クロムめっき、電解Ｐｄめっき、電解金めっき、電解ロジウムめっき、及び電解イリジウムめっき等が挙げられる。簡便且つ安価であり、電気伝導性が良好な導体層１２３が得られることから、電解銅めっきが望ましい。

導体層１２３’の厚さは、絶縁層１２１の貫通孔を完全に埋め込む観点では１μｍ以上であることが望ましく、生産性の観点では３０μｍ以下であることが望ましい。ここでは、一例として、導体層１２３’として、絶縁層１２１の貫通孔の位置で９μｍの厚さを有し、絶縁層１２１の上面で２μｍの厚さを有する銅層を形成することとする。

次に、図６の構造を得るために以下の工程を行う。

（６）導体層１２３’の研磨
図５に示す構造を化学機械研磨（ＣＭＰ）等によって研磨して、導体層１２３’及びシード層１２２ｂのうち、絶縁層１２１に設けられた貫通孔外に位置した部分を除去する。即ち、絶縁層１２１の上面の位置では密着層１２２ａの表面が最表面となり、絶縁層１２１に設けられた貫通孔の位置では導体層１２３’の表面が最表面となるように研磨を行う。ここでは、一例として、導体層１２３’のうち表面からの距離が２μｍ以下の部分と、シード層１２２ｂのうち絶縁層１２１の上面に位置した部分（厚さ３００ｎｍ）とを研磨により除去する。

（７）密着層１２２ａ及び絶縁層１２１の研磨
次に、ＣＭＰ等の研磨を再度行い、密着層１２２ａのうち絶縁層１２１の上面に位置した部分と、絶縁層１２１の一部とを除去する。なお、密着層１２２ａと絶縁層１２１とは材料が異なるので、密着層１２２ａの一部を除去するための化学的な研磨が、絶縁層１２１の一部の除去へ及ぼす影響は小さい。絶縁層１２１の一部の除去には、研磨剤による物理的な研磨が主に寄与する。

密着層１２２ａ及び絶縁層１２１の研磨には、工程を簡略化するために、前述の導体層１２３’及びシード層１２２ｂの研磨と同様の手法を用いてもよい。或いは、研磨の効率化を目的として、密着層１２２ａ及び絶縁層１２１の研磨には、それらの材料に適しており、且つ、導体層１２３’及びシード層１２２ｂの研磨とは異なる研磨手法を用いてもよい。

図５に示す導体層１２３’のうち、上記の研磨を行った後に残った部分が、図６に示す導体層１２３である。上記の通り、導体層１２３は、機能デバイス２０との接合用の電極として使用する。

（８）第１絶縁層１２０１の形成
次に、研磨された表面に、図６に示す第１絶縁層１２０１を形成する。第１絶縁層１２０１は、絶縁層１２１等と接した第１面Ｓ１と、その裏面である第２面Ｓ２とを有している。第１絶縁層１２０１には、第１面Ｓ１から第２面Ｓ２まで各々が貫通した第１凹部Ｒ１及び第２凹部Ｒ２が設けられている。第１凹部Ｒ１は、絶縁層１２１の上面上に位置している。第２凹部Ｒ２は、導体層１２３上に位置している。ここでは、第１凹部Ｒ１及び第２凹部Ｒ２の各々は貫通孔である。これら凹部は、第１絶縁層１２０１の全体に亘って略均一に分布している。

第１絶縁層１２０１は、例えば、感光性樹脂を用いて形成することができる。例えば、感光性樹脂をスピンコート法により研磨面へ塗布し、フォトリソグラフィにより、第１凹部Ｒ１及び第２凹部Ｒ２を有する第１絶縁層１２０１を得る。後述するように、第２凹部Ｒ２内にビア部１２０３Ｖを形成する。

第１凹部Ｒ１及び第２凹部Ｒ２の各々の深さ、即ち、第１絶縁層１２０１の厚さは、第２凹部Ｒ２内に形成するビア部１２０３Ｖの厚さに応じて設定される。第１絶縁層１２０１の厚さは、１乃至５μｍの範囲内にあることが好ましく、１乃至３μｍの範囲内にあることがより好ましい。ここでは、一例として、第１絶縁層１２０１は、２μｍの厚さに形成することとする。

第２面Ｓ２における第１凹部Ｒ１の開口径は、第１絶縁層１２０１の少なくとも一部において、例えば、配線部１２０３Ｗが最も高密度に配置された部分において、０．５乃至５μｍの範囲内にあることが好ましく、１乃至２μｍの範囲内にあることがより好ましい。また、第２面Ｓ２における第２凹部Ｒ２の開口径は、第１絶縁層１２０１の少なくとも一部において、例えば、配線部１２０３Ｗが最も高密度に配置された部分において、５乃至５０μｍの範囲内にあることが好ましく、１０乃至２０μｍの範囲内にあることがより好ましい。第２面Ｓ２における第１凹部Ｒ１の開口径を小さくすると、導体層１２０３の層間接続の信頼性が低下する。第２面Ｓ２における第１凹部Ｒ１又は第２凹部Ｒ２の開口径を大きくすると、ランド部１２０３Ｌ及び配線部１２０３Ｗを高密度に配置することが難しくなる。

ここで、第２面Ｓ２における第１凹部Ｒ１の開口径は、第２面Ｓ２における第１凹部Ｒ１の開口の平均円相当径である。また、第２面Ｓ２における第２凹部Ｒ２の開口径は、第２面Ｓ２における第２凹部Ｒ２の開口の平均円相当径である。凹部の開口の平均円相当径は、それら開口の面積と同じ面積を有する円の直径を算術平均することにより得られる値である。

平面視による第２凹部Ｒ２の形状、即ち、第２面Ｓ２における第２凹部Ｒ２の開口の、厚さ方向に対して垂直な平面への正射影の形状は、導体層１２３との接続の観点から設定される。ここでは、一例として、上記正射影の形状は、直径が１０μｍの円形とする。

第２凹部Ｒ２の数Ｎ２に対する第１凹部Ｒ１の数Ｎ１の比Ｎ１／Ｎ２は、第１絶縁層１２０１の少なくとも一部において、例えば、配線部１２０３Ｗが最も高密度に配置された部分において、１乃至５の範囲内にあることが好ましい。比Ｎ１／Ｎ２を大きくすると、第１絶縁層１２０１と第２絶縁層１２０２との接触面積はより大きくなる。但し、比Ｎ１／Ｎ２を過剰に大きくすると、十分な線幅を有する配線部１２０３Ｗを形成することが難しくなる可能性がある。

（９）第２絶縁層１２０２の形成
次に、図７に示すように、第１絶縁層１２０１上に、第２絶縁層１２０２を形成する。第２絶縁層１２０２は、第２面Ｓ２と接した第３面Ｓ３と、その裏面である第４面Ｓ４とを有している。第２絶縁層１２０２は、第１絶縁層１２０１の第１凹部Ｒ１を埋め込んでいる。第２絶縁層１２０２には、第３面Ｓ３から第４面Ｓ４まで貫通し、１以上が第１絶縁層１２０１の第２凹部Ｒ２と連通した第３凹部Ｒ３が設けられている。第３凹部Ｒ３の底面は、第１絶縁層１２０１の表面の一部である。

ここでは、第３凹部Ｒ３の一部は第２凹部Ｒ２と連通し、第３凹部Ｒ３の残りは、第２凹部Ｒ２と連通していない。具体的には、第３凹部Ｒ３のうち、導体層１２３の上方に設けられたものは、第２凹部Ｒ２と連通している。そして、第３凹部Ｒ３のうち、絶縁層１２１の上方に設けられたものは、第２凹部Ｒ２と連通していない。第２凹部Ｒ２と連通した第３凹部Ｒ３は貫通孔であり、第２凹部Ｒ２と連通していない第３凹部Ｒ３は溝である。後述するように、第２凹部Ｒ２と連通した第３凹部Ｒ３内にはランド部１２０３Ｌを形成し、第２凹部Ｒ２と連通していない第３凹部内には配線部１２０３Ｗを形成する。

第２絶縁層１２０２は、例えば、感光性樹脂を用いて形成することができる。例えば、図６に示す構造の第１絶縁層１２０１が設けられた面に、感光性樹脂をスピンコート法により塗布し、フォトリソグラフィにより、第３凹部Ｒ３を有する第２絶縁層１２０２を得る。

第２絶縁層１２０２の厚さは、第３凹部Ｒ３内に形成するランド部１２０３Ｌ及び配線部１２０３Ｗの厚さに応じて設定される。ここでは、一例として、第２絶縁層１２０２は、２μｍの厚さに形成することとする。

内部にランド部１２０３Ｌが形成される第３凹部Ｒ３の平面視による形状、即ち、上記第４面における第３凹部Ｒ３の開口の、厚さ方向に対して垂直な平面への正射影の形状は、導体層１２０３の層間接続の観点から設定される。ここでは、一例として、上記正射影の形状は、先の平面への第２凹部Ｒ２の正射影と同心である、直径が２５μｍの円形とする。

（１０）密着層１２０４ａ及びシード層１２０４ｂの形成
次いで、図７に示す構造の第１絶縁層１２０１及び第２絶縁層１２０２を形成した面に、図８及び図９にそれぞれ示す密着層１２０４ａ及びシード層１２０４ｂを順次形成する。密着層１２０４ａ及びシード層１２０４ｂには、それぞれ、密着層１２２ａ及びシード層１２２ｂについて上述したのと同様の材料を使用することができる。また、密着層１２０４ａ及びシード層１２０４ｂは、それぞれ、密着層１２２ａ及びシード層１２２ｂについて上述したのと同様の方法により形成することができる。ここでは、一例として、密着層１２０４ａとして厚さが５０ｎｍのチタン層を形成するとともに、シード層１２０４ｂとして厚さが３００ｎｍの銅層を形成することとする。

（１１）導体層１２０３’の形成
次に、図１０に示すように、シード層１２０４ｂ上に導体層１２０３’を形成する。後述するように、導体層１２０３’のうち、第２凹部Ｒ２内に位置した部分はビア部１２０３Ｖとなり、第３凹部Ｒ３内に位置した部分はランド部１２０３Ｌ又は配線部１２０３Ｗとなる。導体層１２０３’は、導体層１２３’について上述したのと同様の方法により形成することができる。

導体層１２０３’の厚さは、配線部１２０３Ｗの電気抵抗の観点では０．５μｍ以上であることが望ましく、生産性の観点では３０μｍ以下であることが望ましい。ここでは、一例として、導体層１２０３’として、第２凹部Ｒ２の位置で６μｍの厚さを有し、第２凹部Ｒ２と連通していない第３凹部Ｒ３の位置で４μｍの厚さを有し、第４面Ｓ４上で２μｍの厚さを有する銅層を形成することとする。

（１２）導体層１２０３’の研磨
次に、図１１に示すように、導体層１２０３’のうち、第２凹部Ｒ２又は第３凹部Ｒ３外に位置した部分を、研磨によって除去する。この研磨は、導体層１２３’の研磨と同様の方法により行うことができる。ここでは、一例として、導体層１２０３’のうち表面からの距離が２μｍ以下の部分と、シード層１２０４ｂのうち第４面Ｓ４上面に位置した部分（厚さ３００ｎｍ）とを研磨により除去する。

（１３）密着層１２０４ａ及び第２絶縁層１２０２の研磨
続けて、ＣＭＰ等の研磨を再度行い、密着層１２０４ａのうち第４面Ｓ４上に位置した部分と、第２絶縁層１２０２の一部とを除去する。この研磨は、密着層１２２ａ及び絶縁層１２１の研磨と同様の方法により行うことができる。

図１０に示す導体層１２０３’のうち、上記の研磨を行った後に残った部分が、図１１に示す導体層１２０３である。導体層１２０３は、ビア部１２０３Ｖとランド部１２０３Ｌと配線部１２０３Ｗとを含んでいる。

以上のようにして、第１絶縁層１２０１と、第２絶縁層１２０２と、導体層１２０３と、密着層１２０４ａと、シード層１２０４ｂとを含んだ層１２０を得る。

（１４）工程の繰り返しによる多層配線構造の形成
その後、図６乃至図１１を参照しながら説明した工程（８）乃至（１３）からなるシーケンスを繰り返す。これにより、図１２に示す多層配線構造を得る。図１２では、多層配線構造は２つの層１２０を含んでいる。多層配線構造が含む層１２０の数は３以上であってもよい。

（１５）絶縁層１２４の形成
次に、多層配線構造上に、図１３に示す絶縁層１２４を形成する。絶縁層１２４には、多層配線構造の最表面に位置した層１２０が含んでいるランド部１２０３Ｌの位置に、貫通孔が設けられている。

絶縁層１２４は、例えば、感光性樹脂を用いて形成することができる。例えば、感光性樹脂をスピンコート法により多層配線構造上へ塗布し、フォトリソグラフィにより、貫通孔を有する絶縁層１２４を得る。

（１６）密着層１２５ａ及びシード層１２５ｂの形成
次いで、多層配線構造及びその上の絶縁層１２４上に、密着層１２５ａ及びシード層１２５ｂを順次形成する。密着層１２５ａ及びシード層１２５ｂには、それぞれ、密着層１２２ａ及びシード層１２２ｂについて上述したのと同様の材料を使用することができる。また、密着層１２５ａ及びシード層１２５ｂは、それぞれ、密着層１２２ａ及びシード層１２２ｂについて上述したのと同様の方法により形成することができる。

（１７）導体層１２６の形成
次いで、シード層１２５ｂ上にレジストパターン２２８を形成する。レジストパターン２２８は、絶縁層１２４に設けられた貫通孔の位置に貫通孔を有している。導体層１２６は、導体層１２３’について上述したのと同様の方法により形成することができる。

導体層１２６の厚さは、はんだ接合の観点では１μｍ以上であることが望ましく、生産性の観点では３０μｍ以下であることが望ましい。ここでは、一例として、導体層１２６として、絶縁層１２４の貫通孔の位置で９μｍの厚さを有し、他の位置で７μｍの厚さを有する銅層を形成することとする。

（１８）レジストパターン２２８の除去
図１３の構造を得た後、レジストパターン２２８を除去する。その後、導体層１２６をエッチングマスクとして用いたエッチングにより、密着層１２２ａ及びシード層１２２ｂの露出部を除去する。この状態で残った導体層１２６が、ＦＣ－ＢＧＡ基板１１との接合に使用する電極となる。

（１９）絶縁層１２８の形成
次に、図１４に示すように、絶縁層１２４及び導体層１２６上に絶縁層１２８を形成する。絶縁層１２８は、導体層１２６の位置に貫通孔を有している。絶縁層は、例えば、絶縁層１２４及び導体層１２６上にソルダーレジストを設け、これに露光及び現像を施すことにより形成することができる。なお、ソルダーレジストから得られる絶縁層は、ソルダーレジスト層ともいう。

ソルダーレジストの材料としては、例えば、エポキシ樹脂やアクリル樹脂などの絶縁樹脂を用いることができる。ここでは、一例として、ソルダーレジストとして、フィラーを含有した感光性エポキシ樹脂を使用することとする。

（２０）表面処理層１２７の形成
次に、導体層１２６上に表面処理層１２７を設ける。表面処理層１２７は、導体層１２６の表面の酸化防止及びはんだに対する濡れ性向上の目的で設ける。ここでは、一例として、表面処理層１２７として無電解Ｎｉ／Ｐｄ／Ａｕめっき層を形成することとする。

表面処理層１２７としては、ＯＳＰ（Organic Solderability Preservative）膜、即ち、水溶性プレフラックスによる表面処理層を形成してもよい。或いは、表面処理層１２７として、無電解スズめっき又は無電解Ｎｉ／Ａｕめっき層を形成してもよい。

（２１）接合用導体１２９の形成
次いで、表面処理層１２７上に、接合用導体１２９を形成する。接合用導体１２９は、例えば、はんだバンプなどの金属バンプである。接合用導体１２９は、例えば、はんだボールなどのはんだ材料を表面処理層１２７上へ配置し、これらを溶融させ、その後、冷却して表面処理層１２７に固着させることにより形成することができる。

以上のようにして、支持体２によって支持された多層配線基板１２、即ち、支持体付き多層配線基板を得る。

このようにして得られる支持体付き多層配線基板を使用すると、図１に示すパッケージ化デバイス１は、例えば、以下の方法により製造することができる。

先ず、支持体２によって支持された多層配線基板１２とＦＣ－ＢＧＡ基板１１とを接合する。次いで、それらの接合部を、図１に示す封止樹脂層１３で封止する。

封止樹脂層１３の材料としては、例えば、樹脂とフィラーとの混合物を使用することができる。樹脂としては、例えば、エポキシ樹脂、ウレタン樹脂、シリコーン樹脂、ポリエステル樹脂、オキセタン樹脂、及びマレイミド樹脂の１種又はこれらの樹脂の２種以上の混合物を使用することができる。フィラーとしては、例えば、シリカ、酸化チタン、酸化アルミニウム、酸化マグネシウム、及び酸化亜鉛の１種又はこれらの２種以上を使用することができる。封止樹脂層１３は、例えば、液状の材料をＦＣ－ＢＧＡ基板１１と多層配線基板１２との間に充填させることにより形成することができる。

以上のようにして、ＦＣ－ＢＧＡ基板１１と多層配線基板１２とを含んだ複合配線基板１０を得る。なお、この時点では、多層配線基板１２上には、支持体２が設けられたままである。

次いで、図１５に示す剥離層３にレーザー光を照射して、支持体２と複合配線基板１０とを互いから剥離する。剥離層３が複合配線基板１０上に残留した場合には、例えば、エッチングによって除去する。また、密着層１２２ａのうち剥離層３と接触していた部分も、例えば、エッチングにより除去する。シード層１２２ｂのうち、密着層１２２ａを間に挟んで剥離層３と向き合っていた部分も、例えば、エッチングにより除去してもよい。

その後、複合配線基板１０へ、図１に示す機能デバイス２０を接合する。
機能デバイス２０の接合に先立って、表面に露出した導体層１２３上に、酸化防止及びはんだに対する濡れ性向上の目的で、無電解Ｎｉ／Ｐｄ／Ａｕめっき層、ＯＳＰ膜、無電解スズめっき層、及び無電解Ｎｉ／Ａｕめっき層などの表面処理層を設けてよい。

次いで、それらの接合部を、封止樹脂層３０で封止する。
封止樹脂層３０の材料としては、例えば、封止樹脂層１３の材料として例示したものを使用することができる。封止樹脂層３０は、例えば、封止樹脂層１３について上述したのと同様の方法により形成することができる。
以上のようにして、図１に示すパッケージ化デバイス１が完成する。

上記の方法では、多層配線基板１２をＦＣ－ＢＧＡ基板１１へ接合した後に、機能デバイス２０を多層配線基板１２へ接合している。その代わりに、機能デバイス２０を多層配線基板１２へ接合した後に、多層配線基板１２をＦＣ－ＢＧＡ基板１１へ接合してもよい。

＜効果＞
シリコンインターポーザ技術によって得られるインターポーザ、所謂シリコンインターポーザは、シリコンウェハと半導体前工程用の設備とを用いて製造されている。シリコンウェハは、形状及びサイズに制限があり、１枚のウェハから製造できるインターポーザの数は、必ずしも多くはない。そして、その製造設備も高価である。それ故、シリコンインターポーザは高価である。また、シリコンウェハは半導体であることから、シリコンインターポーザを使用すると、伝送特性が劣化するという問題もある。

上記の多層配線基板１２の製造に、シリコンウェハは不要である。また、多層配線基板１２では、例えば、絶縁層の殆ど又は全てを絶縁樹脂層とすることができる。それ故、上記の多層配線基板１２は、安価な材料及び設備で製造することができ、低コスト化が可能であり、また、優れた伝送特性も達成し得る。

微細な配線パターンを有する導体層を含んだ多層配線構造をＦＣ－ＢＧＡ基板に直接作り込む手法は、シリコンインターポーザに見られる伝送特性の劣化は小さい。しかしながら、この手法には、ＦＣ－ＢＧＡ基板自体の製造歩留まりの問題や、ガラスエポキシ基板などのコア層上に、微細な配線パターンを有する導体層を含んだ多層配線構造を形成する難易度が高いため、全体的に製造歩留まりが低いという課題がある。更に、このＦＣ－ＢＧＡ基板では、その厚さを二等分する平面に対して高い対称性を実現することは難しい。それ故、そのようなＦＣ－ＢＧＡ基板は、加熱時に反りや歪みを生じ易い。

上記の複合配線基板１０及びパッケージ化デバイス１の製造においては、ＦＣ－ＢＧＡ基板１１とは別に、多層配線基板１２を製造し、それらを互いに接合する。微細な配線パターンを有する導体層１２０３を含んだ多層配線構造は、ＦＣ－ＢＧＡ基板１１には作り込まず、多層配線基板１２に作り込む。それ故、上記の複合配線基板１０及びパッケージ化デバイス１は、高い歩留まりで製造可能である。

また、複合配線基板１０の製造において、微細な配線パターンを有する導体層１２０３を含んだ多層配線構造は、ガラスエポキシ基板などのコア層上に形成するのではなく、支持体２上に形成する。支持体２として平滑性に優れたものを使用することができるため、その上に形成する微細パターン等は高い形状精度で形成可能である。このような理由でも、上記の複合配線基板１０及びパッケージ化デバイス１は、高い歩留まりで製造可能である。

更に、上記の複合配線基板１０及びパッケージ化デバイス１では、ＦＣ－ＢＧＡ基板１１において、その厚さを二等分する平面に対して高い対称性を実現することは容易であり、また、多層配線基板１２においても、その厚さを二等分する平面に対して高い対称性を実現することは容易である。それ故、上記の複合配線基板１０及びパッケージ化デバイス１は、加熱時に反りや歪みを生じ難い。

また、上記の多層配線基板１２は、加熱時に層間剥離を生じ難い。これについて、以下に説明する。

図１６は、比較例に係る多層配線基板を概略的に示す断面図である。図１７は、図１６に示す多層配線基板の一部を拡大して示す断面図である。図１８は、図１６に示す多層配線基板の他の一部を拡大して示す断面図である。

図１６乃至図１８に示す多層配線基板１２’は、以下の点を除き、図２乃至図４を参照しながら説明した多層配線基板１２と同様である。

即ち、多層配線基板１２’は、層１２０の代わりに層１２０’を含んでいる。各層１２０’は、絶縁層１２０１’と、絶縁層１２０２’と、密着層１２０４ａと、シード層１２０４ｂとを含んでいる。絶縁層１２０１’は、第１凹部Ｒ１が設けられていないこと以外は、第１絶縁層１２０１と同様である。絶縁層１２０１’には第１凹部Ｒ１が設けられていないので、絶縁層１２０２’は第１凹部Ｒ１を埋め込んでいない。この点を除けば、絶縁層１２０２’は、第２絶縁層１２０２と同様である。

絶縁層１２０１’及び１２０２’が絶縁樹脂層である場合、その材料としては、フィラーを含有してない絶縁樹脂を使用する。一方、封止樹脂層１３としてのアンダーフィル層や絶縁層１１４及び１２８としてのソルダーレジスト層は、絶縁樹脂に加えてフィラーを含有している。フィラーを含有していない絶縁樹脂層は、フィラーを含有した絶縁樹脂層と比較して、弾性率が低く且つＣＴＥが大きい傾向にある。

そのため、多層配線基板１２’及びＦＣ－ＢＧＡ基板１１の各々において、その厚さを二等分する平面に対して高い対称性を実現できたとしても、それらを含んだ複合配線基板又はパッケージ化デバイスは、加熱時に、フィラーを含有していない絶縁樹脂層が、フィラーを含有した絶縁樹脂層などの他の層と比較して大きく膨張し、反りを発生することがある。また、反りを生じなかったとしても、多層配線構造内で大きな応力が発生し得る。それ故、図１６乃至図１８に示す多層配線基板１２’を含んだ複合配線基板又はパッケージ化デバイスには、各層１２０’において、絶縁層１２０１’及び１２０２’間の界面での層間剥離（delamination）を生じ易く、接続信頼性の確保が難しい問題というがある。

これに対し、図２乃至図４に示す多層配線基板１２では、各層１２０において、第１絶縁層１２０１に第１凹部Ｒ１及び第２凹部Ｒ２を設け、第２凹部Ｒ２をビア部１２０３Ｖの形成に利用するとともに、第１凹部Ｒ１を第２絶縁層１２０２で埋め込んでいる。それ故、各層１２０における第１絶縁層１２０１と第２絶縁層１２０２との接触面積は、図１６乃至図１８に示す多層配線基板１２’の各層１２０’における絶縁層１２０１’と絶縁層１２０２’との接触面積と比較して大きい。従って、多層配線基板１２は、多層配線基板１２’と比較して、層間剥離を生じ難く、高い接続信頼性を達成し得る。

＜効果の検証＞
上記の多層配線基板１２が奏する効果を、以下に説明する方法で検証した。

（実施例）
図２乃至図４を参照しながら説明した多層配線基板１２を、図５乃至図１５を参照しながら説明した方法により製造した。ここでは、第１凹部Ｒ１及び第２凹部Ｒ２の第２面Ｓ２における開口径を１０μｍとし、内部にランド部１２０３Ｌが設けられる第３凹部Ｒ３の第４面Ｓ４における開口径を２０μｍとした。

（比較例）
多層配線基板１２’を、図１６乃至図１８を参照しながら説明した構造を採用したことを除き、上記実施例と同様の方法により製造した。

（試験）
実施例に係る多層配線基板１２及び比較例に係る多層配線基板１２’に対して、ＪＥＳＤ２２－Ａ１０６Ｂ（Ｃｏｎｄｉｔｉｏｎ Ｄ）に則って、ビア接続信頼性試験を行った。具体的には、先ず、－６５℃で５分間の冷却を行い、次いで、昇温して常温に１分間保ち、その後、加熱して１５０℃に５分間保った。このサイクルを繰り返し、クラック若しくは層間剥離を生じるか、又は、抵抗値変化率が±３％の範囲を超えるまでのサイクル数を数えた。

その結果、実施例に係る多層配線基板１２については、上記のサイクル数は８００乃至１０００の範囲内にあった。これに対し、比較例に係る多層配線基板１２’については、上記のサイクル数は３００乃至５００の範囲内にあった。比較例に係る多層配線基板１２’では層間剥離を生じ易かったのに対し、実施例に係る多層配線基板１２では層間剥離を生じ難かった。

１…パッケージ化デバイス、２…支持体、３…剥離層、１０…複合配線基板、１１…ＦＣ－ＢＧＡ基板、１２…多層配線基板、１２’…多層配線基板、１３…封止樹脂層、１４…接合電極、２０…機能デバイス、３０…封止樹脂層、４０…接合電極、１１１…コア層、１１２…絶縁層、１１３…導体層、１１４…絶縁層、１１５…接合用導体、１２０…層、１２０’…層、１２１…絶縁層、１２２ａ…密着層、１２２ｂ…シード層、１２３…導体層、１２３’…導体層、１２４…絶縁層、１２５ａ…密着層、１２５ｂ…シード層、１２６…導体層、１２７…表面処理層、１２８…絶縁層、１２９…接合用導体、２２８…レジストパターン、１２０１…第１絶縁層、１２０１’…絶縁層、１２０２…第２絶縁層、１２０２’…絶縁層、１２０３…導体層、１２０３’…導体層、１２０３Ｌ…ランド部、１２０３Ｖ…ビア部、１２０３Ｗ…配線部、１２０４ａ…密着層、１２０４ｂ…シード層、Ｒ１…第１凹部、Ｒ２…第２凹部、Ｒ３…第３凹部、Ｓ１…第１面、Ｓ２…第２面、Ｓ３…第３面、Ｓ４…第４面。

Claims (12)

1. 互いに積層された２以上の層を備え、前記２以上の層の各々は、
   第１面とその裏面である第２面とを有し、前記第１面から前記第２面まで各々が貫通した第１及び第２凹部が設けられた第１絶縁層と、
   前記第２面と接した第３面とその裏面である第４面とを有し、前記第１凹部を埋め込んだ第２絶縁層であって、前記第３面から前記第４面まで貫通し、１以上が前記第２凹部と連通した第３凹部が設けられた第２絶縁層と、
   前記第２及び第３凹部を埋め込んだ導体層と
   を含んだ多層配線基板。
2. 前記導体層は、前記第２凹部内に位置したビア部と、前記第２凹部と連通した前記第３凹部内に位置したランド部と、前記第２凹部と連通していない前記第３凹部内に位置した配線部とを含んだ請求項１に記載の多層配線基板。
3. 前記２以上の層の各々は、
   前記導体層と前記第１絶縁層との間に介在した部分と、前記導体層と前記第２絶縁層との間に介在した部分と、前記導体層の前記第１面側の面を被覆した部分とを含んだ密着層と、
   前記密着層と前記導体層との間に介在したシード層と
   を更に含んだ請求項１又は２に記載の多層配線基板。
4. 前記第１絶縁層の少なくとも一部において、前記第２面における前記第１凹部の開口径は０．５乃至５μｍの範囲内にあり、前記第２面における前記第２凹部の開口径は５乃至５０μｍの範囲内にある請求項１乃至３の何れか１項に記載の多層配線基板。
5. 前記第１絶縁層の少なくとも一部において、前記第２凹部の数Ｎ２に対する前記第１凹部の数Ｎ１の比Ｎ１／Ｎ２は、１乃至５の範囲内にある請求項１乃至４の何れか１項に記載の多層配線基板。
6. 前記第１及び第２絶縁層は有機絶縁体を含んだ材料からなる請求項１乃至５の何れか１項に記載の多層配線基板。
7. 厚さが１０μｍ以上３００μｍ以下の範囲内にある請求項１乃至６の何れか１項に記載の多層配線基板。
8. 前記導体層の前記第４面側の面は、前記第４面に対して面一である請求項１乃至７の何れか１項に記載の多層配線基板。
9. 第１配線基板と、前記第１配線基板に接合された第２配線基板とを備え、前記第１及び第２配線基板は、それらの間に介在した接合電極を介して互いに電気的に接続され、第２配線基板は、請求項１乃至８の何れか１項に記載の多層配線基板である複合配線基板。
10. 前記第１配線基板はフリップチップボールグリッドアレイ用配線基板であり、前記第２配線基板はインターポーザである請求項９に記載の複合配線基板。
11. 請求項９又は１０に記載の複合配線基板と、
    前記第１配線基板の前記第２配線基板とは反対側の面に実装された機能デバイスと
    を備えたパッケージ化デバイス。
12. 互いに積層された２以上の層を支持体上に形成することを含み、前記２以上の層の各々の形成は、
    第１面とその裏面である第２面とを有し、前記第１面から前記第２面まで各々が貫通した第１及び第２凹部が設けられた第１絶縁層を形成することと、
    前記第２面と接した第３面とその裏面である第４面とを有し、前記第１凹部を埋め込んだ第２絶縁層であって、前記第３面から前記第４面まで貫通し、１以上が前記第２凹部と連通した第３凹部が設けられた第２絶縁層を形成することと、
    前記第４面を被覆するとともに、前記第２及び第３凹部を埋め込んだ導体層を形成することと、
    前記導体層を研磨して、前記導体層のうち前記第２又は第３凹部外に位置した部分を除去することと
    を含んだ多層配線基板の製造方法。