JP7590355B2 - ディスプレイ装置 - Google Patents

Description

本開示は、ディスプレイ用発光素子およびディスプレイ装置に関するものであり、特に、複数のＬＥＤの積層構造を有するディスプレイ用発光素子およびそれを有するディスプレイ装置に関する。

発光ダイオードは、無機光源であり、ディスプレイ装置、車両用ランプ、一般照明のような様々な分野で用いられている。発光ダイオードは、寿命が長く、且つ消費電力が低く、応答速度が速いという利点があるため、既存の光源を速い速度で置き換えている。

一方、従来の発光ダイオードは、ディスプレイ装置においてバックライト光源として主に使用されて来た。しかし、近年、発光ダイオードを用いて直接イメージを表示するＬＥＤディスプレイが開発されている。

ディスプレイ装置は、一般的に、青色、緑色および赤色の混合色を用いて多様な色を表示する。ディスプレイ装置は、多様なイメージを表示するために複数のピクセルを含み、各ピクセルは、青色、緑色および赤色のサブピクセルを備え、これらサブピクセルの色を通じて特定のピクセルの色が決められ、これらピクセルの組合せによってイメージが表示される。

ＬＥＤは、その材料によって多様な色の光を放出することができ、青色、緑色および赤色を放出する個別ＬＥＤチップを二次元平面上に配列してディスプレイ装置を提供することができる。しかし、各サブピクセルに一つのＬＥＤチップを配列する場合、ＬＥＤチップの個数が多くなるため実装工程に長い時間がかかる。

また、サブピクセルを二次元平面上に配列するため、青色、緑色および赤色サブピクセルを含む一つのピクセルが占有する面積が相対的に広くなる。よって、限られた面積内にサブピクセルを配列するためには、各ＬＥＤチップの面積を減らす必要がある。しかし、ＬＥＤチップの大きさを減少させることは、ＬＥＤチップの実装を困難にし、さらに、発光面積の減少を招く。

本開示が解決しようとする課題は、限られたピクセル面積内で各サブピクセルの面積を増加させることができるディスプレイ用発光素子およびディスプレイ装置を提供することである。

本開示が解決しようとする他の課題は、実装工程時間を短縮することができるディスプレイ用発光素子およびディスプレイ装置を提供することである。

本開示が解決しようとする他の課題は、工程歩留まりを向上することのできるディスプレイ用発光素子およびディスプレイ装置を提供することである。

本開示の一実施形態にかかるディスプレイ用発光素子は、第１のＬＥＤ積層；前記第１のＬＥＤ積層の下に位置する第２のＬＥＤ積層；前記第２のＬＥＤ積層の下に位置する第３のＬＥＤ積層；前記第２のＬＥＤ積層と前記第３のＬＥＤ積層の間に介在する第１のボンディング層；前記第１のＬＥＤ積層と前記第２のＬＥＤ積層の間に介在する第２のボンディング層；前記第２のボンディング層と前記第２のＬＥＤ積層の間に介在する下部絶縁層；前記下部絶縁層および前記第２のＬＥＤ積層を貫通して前記第３のＬＥＤ積層の第１の導電型半導体層および第２の導電型半導体層にそれぞれ電気的に接続された第１の下部埋立層；前記第１のＬＥＤ積層および第２のボンディング層を貫通して前記第１の下部埋立層に電気的に接続された第１の上部埋立層；及び前記第１のＬＥＤ積層上に配置された複数の上部コネクタを含み、前記上部コネクタは前記第１の上部埋立層を覆って前記第１の上部埋立層にそれぞれ電気的に接続された上部コネクタを含む。

本開示の一実施形態にかかるディスプレイ装置は、回路基板、及び前記回路基板上に整列された複数の発光素子を含み、前記発光素子はそれぞれ上で説明した発光素子であり、前記バンプパッドは前記回路基板に電気的に接続される。

図１は、本開示の一実施形態にかかるディスプレイ装置を説明するための概略斜視図である。 図２は、本開示の一実施形態にかかるディスプレイパネルを説明するための概略平面図である。 図３は、本開示の一実施形態にかかる発光素子を説明するための概略平面図である。 図４Ａは、図３の切り取り線Ａ－Ａ’、Ｂ－Ｂ’及びＣ－Ｃ’に沿って切り取った概略断面図である。 図４Ｂは、図３の切り取り線Ａ－Ａ’、Ｂ－Ｂ’及びＣ－Ｃ’に沿って切り取った概略断面図である。 図４Ｃは、図３の切り取り線Ａ－Ａ’、Ｂ－Ｂ’及びＣ－Ｃ’に沿って切り取った概略断面図である。 図５Ａは、本開示の一実施形態にかかる成長基板上に成長した第１～第３のＬＥＤ積層体を説明するための概略断面図である。 図５Ｂは、本開示の一実施形態にかかる成長基板上に成長した第１～第３のＬＥＤ積層体を説明するための概略断面図である。 図５Ｃは、本開示の一実施形態にかかる成長基板上に成長した第１～第３のＬＥＤ積層体を説明するための概略断面図である。 図６Ａは、本開示の一実施形態にかかるディスプレイ用発光素子を製造する方法を説明するための概略平面図および断面図である。 図６Ｂは、本開示の一実施形態にかかるディスプレイ用発光素子を製造する方法を説明するための概略平面図および断面図である。 図７Ａは、本開示の一実施形態にかかるディスプレイ用発光素子を製造する方法を説明するための概略平面図および断面図である。 図７Ｂは、本開示の一実施形態にかかるディスプレイ用発光素子を製造する方法を説明するための概略平面図および断面図である。 図８Ａは、本開示の一実施形態にかかるディスプレイ用発光素子を製造する方法を説明するための概略平面図および断面図である。 図８Ｂは、本開示の一実施形態にかかるディスプレイ用発光素子を製造する方法を説明するための概略平面図および断面図である。 図９Ａは、本開示の一実施形態にかかるディスプレイ用発光素子を製造する方法を説明するための概略平面図および断面図である。 図９Ｂは、本開示の一実施形態にかかるディスプレイ用発光素子を製造する方法を説明するための概略平面図および断面図である。 図１０Ａは、本開示の一実施形態にかかるディスプレイ用発光素子を製造する方法を説明するための概略平面図および断面図である。 図１０Ｂは、本開示の一実施形態にかかるディスプレイ用発光素子を製造する方法を説明するための概略平面図および断面図である。 図１１Ａは、本開示の一実施形態にかかるディスプレイ用発光素子を製造する方法を説明するための概略平面図および断面図である。 図１１Ｂは、本開示の一実施形態にかかるディスプレイ用発光素子を製造する方法を説明するための概略平面図および断面図である。 図１２は、回路基板上に実装された発光素子を説明するための概略断面図である。 図１３Ａは、本開示の一実施形態にかかる発光素子を回路基板に転写する方法を説明するための概略断面図である。 図１３Ｂは、本開示の一実施形態にかかる発光素子を回路基板に転写する方法を説明するための概略断面図である。 図１３Ｃは、本開示の一実施形態にかかる発光素子を回路基板に転写する方法を説明するための概略断面図である。 図１４は、本開示の他の実施形態にかかる発光素子を回路基板に転写する方法を説明するための概略断面図である。

以下、添付の図面を参照して本開示の実施形態を詳しく説明する。次に紹介する実施形態は、本開示の属する技術分野の通常の技術者に本開示の思想が十分に伝わるようにするために例として提供するものである。よって、本開示は以下で説明する実施形態に限定されるものではなく、他の形態に具現化することもできる。そして、図面において、構成要素の幅、長さ、厚さ等は便宜のために誇張して表現する場合もある。また、一つの構成要素が他の構成要素の「上部に」又は「上に」あると記載されている場合は、各部分が他の部分の「真上部」又は「真上に」ある場合だけでなく、各構成要素と他の構成要素の間にまた別の構成要素が介在する場合も含む。明細書全体に亘って、同じ参照番号は同じ構成要素を表す。

本開示の一実施形態にかかるディスプレイ用発光素子は、第１のＬＥＤ積層；前記第１のＬＥＤ積層の下に位置する第２のＬＥＤ積層；前記第２のＬＥＤ積層の下に位置する第３のＬＥＤ積層；前記第２のＬＥＤ積層と前記第３のＬＥＤ積層の間に介在する第１のボンディング層；前記第１のＬＥＤ積層と前記第２のＬＥＤ積層の間に介在する第２のボンディング層；前記第２のボンディング層と前記第２のＬＥＤ積層の間に介在する下部絶縁層；前記下部絶縁層および前記第２のＬＥＤ積層を貫通して前記第３のＬＥＤ積層の第１の導電型半導体層および第２の導電型半導体層にそれぞれ電気的に接続された下部埋立層；前記第１のＬＥＤ積層および第２のボンディング層を貫通して前記下部埋立層に電気的に接続された上部埋立層；及び前記第１のＬＥＤ積層上に配置された複数の上部コネクタを含み、前記上部コネクタは、前記上部埋立層を覆って前記上部埋立層にそれぞれ電気的に接続された上部コネクタを含む。

本明細書では、説明の便宜上、第１のＬＥＤ積層の下に第２のＬＥＤ積層が配置され、第２のＬＥＤ積層の下に第３のＬＥＤ積層が配置されていると説明しているが、発光素子はフリップボンディングすることができ、よって、これら第１～第３のＬＥＤ積層の上下位置が逆になり得るということに留意する必要がある。

第１～第３のＬＥＤ積層を相互積層することにより、ピクセル面積を増やさないと共に、各サブピクセルの発光面積を増やすことができる。

前記第１のＬＥＤ積層は前記第２のＬＥＤ積層よりも長波長の光を放出し、前記第２のＬＥＤ積層は前記第３のＬＥＤ積層よりも長波長の光を放出してもよい。例えば、前記第１、第２及び第３のＬＥＤ積層は、それぞれ赤色光、緑色光および青色光を発してもよい。

一方、前記第１～第３のＬＥＤ積層は、独立して駆動することができ、前記第１のＬＥＤ積層で生成された光は、前記第２のＬＥＤ積層および前記第３のＬＥＤ積層を透過して外部に放出され、前記第２のＬＥＤ積層で生成された光は、前記第３のＬＥＤ積層を透過して外部に放出してもよい。

一実施形態において、前記上部埋立層は、前記下部埋立層よりも幅が狭くなってもよい。さらに、前記上部埋立層は、それぞれ前記下部埋立層の上面上に位置してもよい。しかし、本開示はこれに限定されるものではない。

前記ディスプレイ用発光素子は、前記第３のＬＥＤ積層の第１の導電型半導体層に電気的に接続するｎ電極パッド；及び前記第３のＬＥＤ積層の第２の導電型半導体層上に配置された下部ｐ電極パッドをさらに含んでもよく、前記下部埋立層はそれぞれ前記ｎ電極パッド及び下部ｐ電極パッドに電気的に接続してもよい。

前記ディスプレイ用発光素子は、前記下部絶縁層を貫通して前記第２のＬＥＤ積層の第１の導電型半導体層に電気的に接続する下部埋立層；及び前記第１のＬＥＤ積層および前記第２のボンディング層を貫通して前記下部埋立層に電気的に接続する上部埋立層をさらに含んでもよく、前記上部コネクタの一つは、前記上部埋立層および前記下部埋立層を介して前記第２のＬＥＤ積層の第１の導電型半導体層に電気的に接続してもよい。

さらに、前記上部コネクタの一つは、前記第１～第３のＬＥＤ積層の第１の導電型半導体層に共通して電気的に接続された上部共通コネクタであってもよい。

前記ディスプレイ用発光素子は、前記第１のＬＥＤ積層、前記第１のボンディング層および前記下部絶縁層を貫通して第２のＬＥＤ積層の第２の導電型半導体層に電気的に接続する上部埋立層をさらに含んでもよく、前記上部コネクタの一つは前記上部埋立層に接続されて前記第２のＬＥＤ積層の第２の導電型半導体層に電気的に接続してもよい。

さらに、前記上部コネクタの一つは、前記第１のＬＥＤ積層の第２の導電型半導体層に電気的に接続されてもよい。

また、前記ディスプレイ用発光素子は、前記第１のＬＥＤ積層と前記上部コネクタの間に配置された中間絶縁層；及び前記中間絶縁層を貫通して前記第１のＬＥＤ積層の第２の導電型半導体層に電気的に接続する上部埋立層をさらに含んでもよく、前記上部コネクタの一つは、前記上部埋立層を介して前記第１のＬＥＤ積層の第２の導電型半導体層に電気的に接続されてもよい。

前記ディスプレイ用発光素子は、前記上部コネクタ上に配置されたバンプパッドをさらに含んでもよく、前記バンプパッドは第１～第３のバンプパッドと共通バンプパッドを含み、前記共通バンプパッドは前記第１～第３のＬＥＤ積層に共通して電気的に接続され、前記第１～第３のバンプパッドはそれぞれ前記第１～第３のＬＥＤ積層に電気的に接続されてもよい。

一方、前記ディスプレイ用発光素子は、前記第１のＬＥＤ積層と前記第２のＬＥＤ積層の間に介在し、前記第１のＬＥＤ積層の下面にオーミック接触する第１の透明電極；

前記第１のＬＥＤ積層と前記第２のＬＥＤ積層の間に介在し、前記第２のＬＥＤ積層の上面にオーミック接触する第２の透明電極；及び前記第２のＬＥＤ積層と前記第３のＬＥＤ積層の間に介在し、前記第３のＬＥＤ積層の上面にオーミック接触する第３の透明電極をさらに含んでもよく、前記第１～第３の透明電極のいずれかは他の透明電極と異なる材料で形成してもよい。

例えば、前記第１の透明電極はＩＴＯ（ｉｎｄｉｕｍ－ｔｉｎ－ｏｘｉｄｅ）で形成され、前記第２及び第３の透明電極はＺｎＯで形成されてもよい。

一実施形態において、前記第１～第３の透明電極は、それぞれ第２の導電型半導体層に接触し、前記第２の透明電極は、第２のＬＥＤ積層の第２の導電型半導体層よりも面積が狭くなるように凹んでおり、前記第３の透明電極は第３のＬＥＤ積層の第２の導電型半導体層よりも面積が狭くなるように凹んでいてもよい。

一方、前記ディスプレイ用発光素子は、前記第２の透明電極上に配置されて前記第２のＬＥＤ積層の第２の導電型半導体層に電気的に接続する上部ｐ電極パッド；および前記第１のＬＥＤ積層を貫通して前記上部ｐ電極パッドに電気的に接続する上部埋立層をさらに含んでもよく、前記上部コネクタの一つは前記上部埋立層に接続されて前記上部ｐ電極パッドに電気的に接続されてもよい。

さらに、前記ディスプレイ用発光素子は、前記下部埋立層の側壁を覆う第１の側壁絶縁層；および前記上部埋立層の側壁を覆う第２の側壁絶縁層をさらに含んでもよい。前記第１及び第２の側壁絶縁層は、Ａｌ２Ｏ３で形成してもよい。

本開示において、前記第１～第３のＬＥＤ積層は、成長基板から分離されてもよい。前記発光素子は、成長基板を保有しない。

前記ディスプレイ用発光素子は、前記第１のＬＥＤ積層を覆う中間絶縁層をさらに含んでもよく、前記下部埋立層の上面は、前記下部絶縁層の上面と並んでおり、前記上部埋立層の上面は中間絶縁層の上面と並んでもよい。

本開示の一実施形態にかかるディスプレイ装置は、回路基板；及び前記回路基板上に整列された複数の発光素子を含み、前記発光素子はそれぞれ上で説明した発光素子であり、前記バンプパッドは前記回路基板に電気的に接続される。

以下、図面を参照して本開示の実施形態について具体的に説明する。

図１は、本開示の実施形態にかかるディスプレイ装置を説明する概略斜視図である。

本開示の発光素子は、特に限定されるものではないが、特に、スマートウォッチ１０００ａ、ＶＲヘッドセット１０００ｂのようなＶＲディスプレイ装置、又は拡張現実眼鏡１０００ｃのようなＡＲディスプレイ装置内に使用される。

ディスプレイ装置内には、イメージを表示するためのディスプレイパネルが実装される。図２は、本開示の一実施形態にかかるディスプレイパネルを説明するための概略平面図である。

図２を参照すると、ディスプレイパネルは回路基板１０１及び発光素子１００を含む。

回路基板１０１は、手動マトリックス駆動または能動マトリックス駆動のための回路を含んでもよい。一実施形態において、回路基板１０１は内部に配線および抵抗を含んでもよい。他の実施形態において、回路基板１０１は、配線、トランジスタ及びキャパシタを含んでもよい。回路基板１０１はまた、内部に配置された回路に電気的接続を許すためのパッドを上面に有してもよい。

複数の発光素子１００は、回路基板１０１上に整列される。それぞれの発光素子１００は一つのピクセルを構成する。発光素子１００は、バンプパッド７３を有し、バンプパッド７３が回路基板１０１に電気的に接続される。例えば、バンプパッド７３は回路基板１０１上に露出されたパッドにボンディングされてもよい。

発光素子１００間の間隔は、少なくとも発光素子の幅よりも広くてもよい。

発光素子１００の具体的な構成について、図３、図４Ａ、図４Ｂ及び図４Ｃを参照して説明する。図３は、本開示の一実施形態にかかる発光素子１００を説明するための概略平面図であり、図４Ａ、図４Ｂ及び図４Ｃは、それぞれ本開示の一実施形態にかかる発光素子１００を説明するための図３の切り取り線Ａ－Ａ’、Ｂ－Ｂ’及びＣ－Ｃ’に沿って切り取った概略断面図である。

説明の便宜のために、バンプパッド７３ｒ，７３ｂ，７３ｇ，７３ｃが上側に配置されていることを図示および説明するが、発光素子１００は、図２に示したように、回路基板１０１上にフリップボンディングされ、この場合、バンプパッド７３ｒ，７３ｂ，７３ｇ，７３ｃが下側に配置される。さらに、特定の実施形態において、バンプパッド７３ｒ，７３ｂ，７３ｇ，７３ｃは省略することもできる。

図３、図４Ａ、図４Ｂ及び図４Ｃを参照すると、発光素子１００は、第１のＬＥＤ積層２３、第２のＬＥＤ積層３３、第３のＬＥＤ積層４３、第１の透明電極２５、第２の透明電極３５、第３の透明電極４５、ｎ電極パッド４７ａ、下部ｐ電極パッド４７ｂ、上部ｐ電極パッド３７ｂ、下部埋立層５５ｂ，５５ｃｂ，５５ｃｇ、上部埋立層６５ｒ，６５ｂ，６５ｇ，６５ｃｒ、第１の側壁絶縁層５３、上部共通コネクタ６７ｃ、第１の上部コネクタ６７ｒ、第２の上部コネクタ６７ｇ、第３の上部コネクタ６７ｂ、第１のボンディング層４９、第２のボンディング層５９、下部絶縁層５１、中間絶縁層６１、上部絶縁層７１及びバンプパッド７３ｒ，７３ｂ，７３ｇ，７３ｃを含んでもよい。さらに、発光素子１００は、第１のＬＥＤ積層２３を貫通する貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４，２３ｈ５、第２のＬＥＤ積層３３を貫通する貫通ホール３３ｈ１，３３ｈ２を含んでもよい。

図４Ａ、図４Ｂ及び図４Ｃに示したように、本開示の実施形態は第１～第３のＬＥＤ積層２３，３３，４３が垂直方向に積層される。一方、各ＬＥＤ積層２３，３３，４３は、互いに異なる成長基板上で成長したものだが、本開示の実施形態において成長基板は、最終発光素子１００に残さず全て除去される。よって、発光素子１００は成長基板を含まない。しかし、本開示が必ずしもこれに限定されるものではなく、少なくとも一つの成長基板が含まれてもよい。

第１のＬＥＤ積層２３、第２のＬＥＤ積層３３及び第３のＬＥＤ積層４３は、それぞれ第１の導電型半導体層２３ａ，３３ａ，又は４３ａ、第２の導電型半導体層２３ｂ，３３ｂ，又は４３ｂ及びこれらの間に介在した活性層（図示せず）を含む。活性層は、特に多重量子井戸構造を有してもよい。

第１のＬＥＤ積層２３の下に第２のＬＥＤ積層３３が配置され、第２のＬＥＤ積層３３の下に第３のＬＥＤ積層４３が配置される。第１～第３のＬＥＤ積層２３，３３，４３で生成された光は、最終的に第３のＬＥＤ積層４３を介して外部に放出される。よって、第１のＬＥＤ積層２３は第２および第３のＬＥＤ積層３３，４３に比べて長波長の光を放出してもよく、第２のＬＥＤ積層３３は第３のＬＥＤ積層４３に比べて長波長の光を放出してもよい。例えば、第１のＬＥＤ積層２３は赤色光を発する無機発光ダイオードで、第２のＬＥＤ積層３３は緑色光を発する無機発光ダイオードで、第３のＬＥＤ積層４３は青色光を発する無機発光ダイオードであってもよい。第１のＬＥＤ積層２３はＡｌＧａＩｎＰ系列の井戸層を含んでもよく、第２のＬＥＤ積層３３はＡｌＧａＩｎＰ系列またはＡｌＧａＩｎＮ系列の井戸層を含んでもよく、第３のＬＥＤ積層４３はＡｌＧａＩｎＮ系列の井戸層を含んでもよい。

第１のＬＥＤ積層２３は、第２および第３のＬＥＤ積層３３，４３に比べて長波長の光を放出するため、第１のＬＥＤ積層２３で生成された光は、第２および第３のＬＥＤ積層３３，４３を透過して外部に放出することができる。また、第２のＬＥＤ積層３３は、第３のＬＥＤ積層４３に比べて長波長の光を放出するため、第２のＬＥＤ積層３３で生成された光は第３のＬＥＤ積層４３を透過して外部に放出することができる。

一方、各ＬＥＤ積層２３，３３又は４３の第１の導電型半導体層２３ａ，３３ａ，４３ａはそれぞれ第１の導電型半導体層であり、第２の導電型半導体層２３ｂ，３３ｂ，４３ｂは第２の導電型半導体層である。また、本実施形態において、第１のＬＥＤ積層２３の上面は第１の導電型半導体層２３ａであり、第２のＬＥＤ積層３３の上面は第２の導電型半導体層３３ｂであり、第３のＬＥＤ積層４３の上面は第２の導電型半導体層４３ｂである。つまり、第１のＬＥＤ積層２３の積層順序が第２のＬＥＤ積層３３及び第３のＬＥＤ積層４３の積層順序と逆になっている。第２のＬＥＤ積層３３の半導体層を第３のＬＥＤ積層４３の半導体層と同じ順序で配置することにより工程安定性を確保することができ、これについては製造方法を説明しながら下記で詳しく説明する。

第２のＬＥＤ積層３３は、第２の導電型半導体層３３ｂが除去されて第１の導電型半導体層３３ａの上面を露出させるメサエッチング領域を含む。図３及び図４Ａに示したように、第２のＬＥＤ積層３３のメサエッチング領域を貫通して下部埋立層５５ｂ，５５ｃｂが形成され、また、第２のＬＥＤ積層３３のメサエッチング領域上に下部埋立層５５ｃｇが形成される。

第３のＬＥＤ積層４３もまた、第２の導電型半導体層４３ｂが除去されて第１の導電型半導体層４３ａの上面を露出させるメサエッチング領域を含む。これに対し第１のＬＥＤ積層２３は、メサエッチング領域を含まなくてもよい。

貫通ホール３３ｈ１，３３ｈ２は、メサエッチング領域に露出した第１の導電型半導体層３３ａを貫通するように形成することができる。一方、貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４，２３ｈ５は、第１のＬＥＤ積層２３を貫通することができ、特に、第１及び第２の導電型半導体層２３ａ，２３ｂを貫通してもよい。

一方、第３のＬＥＤ積層４３は平坦な下部面を有してもよいが、これに限定されるものではない。例えば、第１の導電型半導体層４３ａの表面に凹凸を含んでもよく、この凹凸によって光抽出効率を向上させることができる。第１の導電型半導体層４３ａの表面の凹凸は、パターニングされたサファイア基板を分離することによって形成されたものでもよいが、必ずしもこれに限定されるものではなく、成長基板を分離した後にテクスチャリングによって追加形成されたものでもよい。第２のＬＥＤ積層３３もまた、表面がテクスチャリングされた第１の導電型半導体層３３ａを有してもよい。

さらに、本実施形態において、第１のＬＥＤ積層２３、第２のＬＥＤ積層３３及び第３のＬＥＤ積層４３は、互いに重なり合って、また、ほぼ同じ大きさの発光面積を有してもよい。但し、貫通ホール２３ｈ１，２３ｈ２，２３ｈ３、２３ｈ４，２３ｈ５および貫通ホール３３ｈ１，３３ｈ２によって第１のＬＥＤ積層２３の発光面積が第２のＬＥＤ積層３３の発光面積よりも小さくてもよく、第２のＬＥＤ積層３３の発光面積が第３のＬＥＤ積層４３の発光面積よりも小さくてもよい。また、発光素子１００の側面は、第１のＬＥＤ積層２３から第３のＬＥＤ積層４３に行くほど幅が広くなるように傾斜してもよく、これによって、第３のＬＥＤ積層４３の発光面積は第１のＬＥＤ積層２３の発光面積よりもさらに大きくてもよい。第３のＬＥＤ積層４３の上面に対して発光素子１００の側面が成す傾斜角は、約７５度～９０度であってもよい。傾斜角が７５度よりも小さいと、第１のＬＥＤ積層２３の発光面積が小さくなりすぎることから発光素子１００の大きさを小さくすることが難しい。

第１の透明電極２５は、第１のＬＥＤ積層２３と第２のＬＥＤ積層３３の間に配置される。第１の透明電極２５は、第１のＬＥＤ積層２３の第２の導電型半導体層２３ｂにオーミック接触し、第１のＬＥＤ積層２３で生成された光を透過させる。第１の透明電極２５は、インジウムスズ酸化物（ＩＴＯ）等の透明酸化物層や金属層を用いて形成することができる。第１の透明電極２５は、第１のＬＥＤ積層２３の第２の導電型半導体層２３ｂの前面を覆うことができ、その側面は第１のＬＥＤ積層２３の側面と並んで配置されてもよい。つまり、第１の透明電極２５の側面は、第２のボンディング層５９で覆われなくてもよい。さらに、貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４は、第１の透明電極２５を貫通してもよく、よって、これら貫通ホールの側壁に第１の透明電極２５が露出してもよい。一方、貫通ホール２３ｈ５は第１の透明電極２５の上面を露出させる。しかし、本開示がこれに限定されるものではなく、第１のＬＥＤ積層２３の縁に沿って第１の透明電極２５が部分的に除去されることにより、第１の透明電極２５の側面が第２のボンディング層５９で覆われてもよい。また、貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４が形成される領域で第１の透明電極２５を予めパターニングして除去することにより、貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４の側壁に第１の透明電極２５が露出しないようにすることができる。

一方、第２の透明電極３５は、第２のＬＥＤ積層３３の第２の導電型半導体層３３ｂにオーミック接触する。図示したように、第２の透明電極３５は第１のＬＥＤ積層２３と第２のＬＥＤ積層３３の間で第２のＬＥＤ積層３３の上面に接触する。第２の透明電極３５は、赤色光に透明な金属層または導電性酸化物層で形成することができる。導電性酸化物層の例としては、ＳｎＯ２、ＩｎＯ２、ＩＴＯ、ＺｎＯ、ＩＺＯ等を挙げることができる。特に、第２の透明電極３５はＺｎＯで形成することができ、ＺｎＯは第２のＬＥＤ積層３３上に単結晶で形成することができることから、金属層や他の導電性酸化物層に比べて電気的および光学的特性に優れる。特に、ＺｎＯは第２のＬＥＤ積層３３に対する接合力が強くレーザーリフトオフを用いて成長基板を分離しても損傷せず残っている。

一方、第２の透明電極３５は、第２のＬＥＤ積層３３の縁に沿って部分的に除去することができ、これにより、第２の透明電極３５の外側の側面は外部に露出せず、下部絶縁層５１で覆われる。つまり、第２の透明電極３５の側面は、第２のＬＥＤ積層３３の側面よりも内側に凹んでおり、第２の透明電極３５が凹んだ領域は、下部絶縁層５１及び／又は第２のボンディング層５９で埋められる。一方、第２のＬＥＤ積層３３のメサエッチング領域近くでも第２の透明電極３５が凹んでおり、凹んだ領域は下部絶縁層５１又は第２のボンディング層５９で埋められる。

第３の透明電極４５は、第３のＬＥＤ積層３３の第２の導電型半導体層４３ｂにオーミック接触する。第３の透明電極４５は、第２のＬＥＤ積層３３と第３のＬＥＤ積層４３の間に位置してもよく、第３のＬＥＤ積層４３の上面に接触する。第３の透明電極４５は、赤色光および緑色光に透明な金属層または導電性酸化物層で形成することができる。導電性酸化物層の例としては、ＳｎＯ２、ＩｎＯ２、ＩＴＯ、ＺｎＯ、ＩＺＯ等を挙げることができる。特に、第３の透明電極４５はＺｎＯで形成することができ、ＺｎＯは第３のＬＥＤ積層４３上に単結晶で形成することができることから、金属層や他の導電性酸化物層に比べて電気的および光学的特性に優れる。特に、ＺｎＯは第３のＬＥＤ積層４３に対する接合力が強くレーザーリフトオフを用いて成長基板を分離しても損傷せず残っている。

第３の透明電極４５は、第３のＬＥＤ積層４３の縁に沿って部分的に除去することができ、これにより、第３の透明電極４５の外側の側面は、外部に露出せず、第１のボンディング層４９で覆われる。つまり、第３の透明電極４５の側面は、第３のＬＥＤ積層４３の側面よりも内側に凹んでおり、第３の透明電極４５が凹んだ領域は、第１のボンディング層４９で埋められる。一方、第３のＬＥＤ積層４３のメサエッチング領域近くでも第３の透明電極４５が凹んでおり、凹んだ領域は第１のボンディング層４９で埋められる。

第２の透明電極３５及び第３の透明電極４５を上記のように凹ませることにより、これらの側面がエッチングガスに露出することを防ぎ、発光素子１００の工程歩留まりを向上させることができる。

一方、本実施形態において、第２の透明電極３５及び第３の透明電極４５は、同種の導電性酸化物層、例えば、ＺｎＯで形成することができ、第１の透明電極２５は第２および第３の透明電極３５，４５と異なる種類の導電性酸化物層、例えば、ＩＴＯで形成することができる。しかし、本開示はこれに限定されるものではなく、これら第１～第３の透明電極２５，３５，４５は全て同種であってもよく、少なくとも一つが別の種類であってもよい。

ｎ電極パッド４７ａは、第３のＬＥＤ積層４３の第１の導電型半導体層４３ａにオーミック接触する。ｎ電極パッド４７ａは、第２の導電型半導体層４３ｂによって露出された第１の導電型半導体層４３ａ上に、つまり、メサエッチング領域に配置されてもよい。ｎ電極パッド４７ａは、例えば、Ｃｒ／Ａｕ／Ｔｉに形成することができる。ｎ電極パッド４７ａの上面は、第２の導電型半導体層４３ｂの上面、さらに、第３の透明電極４５の上面よりも高くてもよい。例えば、ｎ電極パッド４７ａの厚さは、約２ｕｍ以上であってもよい。ｎ電極パッド４７ａは、円錐台形状であってもよいが、これに限定されるものではなく、四角錐台、円筒形、四角筒形等の多様な形状を有してもよい。

下部ｐ電極パッド４７ｂは、ｎ電極パッド４７ａと同じ材料で形成することができる。但し、下部ｐ電極パッド４７ｂの上面は、ｎ電極パッド４７ａの上面と同じ高さに位置させることができ、よって、下部ｐ電極パッド４７ｂの厚さはｎ電極パッド４７ａよりも小さくてもよい。つまり、下部ｐ電極パッド４７ｂの厚さは、第２の透明電極４５上に突出したｎ電極パッド４７ａ部分の厚さと大体同じであってもよい。例えば、下部ｐ電極パッド４７ｂの厚さは、約１．２ｕｍ以下であってもよい。下部ｐ電極パッド４７ｂの上面がｎ電極パッド４７ａの上面と同じ高さに位置するようにすることにより、貫通ホール３３ｈ１，３３ｈ２を形成する際、下部ｐ電極パッド４７ｂとｎ電極パッド４７ａが同時に露出させることができる。ｎ電極パッド４７ａと下部ｐ電極パッド４７ｂの高さが異なる場合、いずれかの電極パッドがエッチング工程で大きく損傷し得る。よって、ｎ電極パッド４７ａと下部ｐ電極パッド４７ｂの高さを大体同じに合わせることにより、いずれかの電極パッドが大きく損傷することを防ぐことができる。

第１のボンディング層４９は、第２のＬＥＤ積層３３を第３のＬＥＤ積層４３に結合する。第１のボンディング層４９は、第１の導電型半導体層３３ａと第３の透明電極４５の間でこれらを結合させることができる。第１のボンディング層４９は、第２の導電型半導体層４３ｂに部分的に接することができ、メサエッチング領域に露出された第１の導電型半導体層４３ａに部分的に接することができる。さらに、第１のボンディング層４９は、ｎ電極パッド４７ａ及び下部ｐ電極パッド４７ｂを覆うことができる。

第１のボンディング層４９は、透明有機物層で形成されたり、透明無機物層で形成されてもよい。有機物層は、ＳＵ８、ポリメチルメタアクリレート（ｐｏｌｙ（ｍｅｔｈｙｌｍｅｔｈａｃｒｙｌａｔｅ）：ＰＭＭＡ）、ポリイミド、パリレン、ベンゾシクロブテン（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ：ＢＣＢ）等を例として挙げることができ、無機物層は、Ａｌ２Ｏ３、ＳｉＯ２、ＳｉＮｘ等を例として挙げることができる。また、第１のボンディング層４９はスピン－オン－ガラス（ＳＯＧ）で形成することもできる。

上部ｐ電極パッド３７ｂは、第２の透明電極３５上に配置されてもよい。図３及び図４Ｂに示したように、上部ｐ電極パッド３７ｂは下部絶縁層５１によって覆われてもよい。上部ｐ電極パッド３７ｂは、例えば、Ｎｉ/Ａｕ/Ｔｉに形成することができ、約２ｕｍの厚さに形成することができる。

下部絶縁層５１は、第２のＬＥＤ積層３３上に形成され、第２の透明電極３５を覆う。下部絶縁層５１はまた、第２のＬＥＤ積層３３のメサエッチング領域を覆って平坦な上部面を提供することができる。下部絶縁層５１は、例えば、ＳｉＯ_２で形成することができる。

貫通ホール３３ｈ１及び貫通ホール３３ｈ２は、下部絶縁層５１、第２のＬＥＤ積層３３及び第１のボンディング層４９を貫通して、それぞれｎ電極パッド４７ａおよび下部ｐ電極パッド４７ｂを露出させる。上で説明したように、貫通ホール３３ｈ１，３３ｈ２は、第２のＬＥＤ積層３３のメサエッチング領域内に形成することができる。一方、貫通ホール５１ｈは、図４Ｂに示したように、下部絶縁層５１を貫通して第１の導電型半導体層３３ａを露出させる。

第１の側壁絶縁層５３は、貫通ホール３３ｈ１，３３ｈ２，５１ｈの側壁を覆い、貫通ホールの底を露出させる開口部を有する。第１の側壁絶縁層５３は、例えば、化学蒸着技術または原子層蒸着技術を用いて形成することができ、例えば、Ａｌ２Ｏ３、ＳｉＯ２、Ｓｉ３Ｎ４等で形成することができる。

下部埋立層５５ｃｂ，５５ｂ，５５ｃｇは、それぞれ貫通ホール３３ｈ１，３３ｈ２，５１ｈを埋めることができる。下部埋立層５５ｃｂ，５５ｂは、第１の側壁絶縁層５３によって第２のＬＥＤ積層３３から絶縁される。下部埋立層５５ｃｂは、ｎ電極パッド４７ａに電気的に接続され、下部埋立層５５ｂは下部ｐ電極パッド４７ｂに電気的に接続され、下部埋立層５５ｃｇは第２のＬＥＤ積層３３の第１の導電型半導体層３３ａに電気的に接続されてもよい。

下部埋立層５５ｃｂ，５５ｂ，５５ｃｇは、化学機械研磨技術を用いて形成することができる。例えば、シード層を形成し、めっき技術を用いて貫通ホール３３ｈ１，３３ｈ２，５１ｈを埋めた後、化学機械研磨技術を用いて下部絶縁層５１上の金属層を除去することにより、下部埋立層５５ｃｂ，５５ｂ，５５ｃｇを形成することができる。さらに、シード層を形成する前に金属バリア層が形成されてもよい。

下部埋立層５５ｃｂ，５５ｂ，５５ｃｇは、同じ工程によって一緒に形成することができる。これにより、下部埋立層５５ｃｂ，５５ｂ，５５ｃｇは、上面が下部絶縁層５１と大体並んでもよい。しかし、本開示が本実施形態に限定されるものではなく、互いに異なる工程によって形成することもできる。

第２のボンディング層５９は、第１のＬＥＤ積層２３を第２のＬＥＤ積層３３に結合する。図示したように、第２のボンディング層５９は第１の透明電極２５と下部絶縁層５１の間に配置されてもよい。第２のボンディング層５９は、前述の第１のボンディング層４９について説明した材料と同じ材料で形成することができ、重複を避けるために、詳しい説明は省略する。

中間絶縁層６１は、第１のＬＥＤ積層２３を覆う。中間絶縁層は、アルミニウム酸化膜、シリコン酸化膜またはシリコン窒化膜で形成でき、例えば、約８００ｎｍの厚さに形成することができる。

一方、貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４，２３ｈ５は、第１のＬＥＤ積層２３を貫通する。貫通ホール２３ｈ１は下部埋立層５５ｃｂに電気的接続を可能にするための通路を提供するために形成される。また、貫通ホール２３ｈ２は、下部埋立層５５ｂに電気的接続を可能にするための通路を提供するために形成され、貫通ホール２３ｈ３は、上部ｐ電極パッド３７ｂに電気的接続を可能にするための通路を提供するために形成され、貫通ホール２３ｈ４は、下部埋立層５５ｃｇに電気的接続を可能にするための通路を提供するために形成される。

本実施形態において、貫通ホール２３ｈ１は下部埋立層５５ｃｂの上面を露出させることができ、貫通ホール２３ｈ２は下部埋立層５５ｂの上面を露出させ、貫通ホール２３ｈ３は上部ｐ電極パッド３７ｂを露出させ、貫通ホール２３ｈ４は下部埋立層５５ｃｇの上面を露出させることができる。

一方、貫通ホール２３ｈ５は、第１の透明電極２５に電気的接続を可能にするための通路を提供するために形成される。貫通ホール２３ｈ５は第１の透明電極２５を貫通しない。しかし、本開示はこれに限定されるものではなく、貫通ホール２３ｈ１が第１の透明電極２５への電気的接続のための通路を提供する限り、第１の透明電極２５を貫通してもよい。

貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４は、第１のＬＥＤ積層２３を貫通すると共に、中間絶縁層６１、第１の透明電極２５及び第２のボンディング層５９を貫通してもよい。さらに、貫通ホール２３ｈ３は下部絶縁層５１を貫通することができる。

一方、貫通ホール６１ｈは、中間絶縁層６１を貫通して第１のＬＥＤ積層２３の第１の導電型半導体層２３ａを露出させることができる。

第２の側壁絶縁層６３は、貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４，２３ｈ５，６１ｈの側壁を覆い、貫通ホールの底を露出させる開口部を有する。第２の側壁絶縁層６３は、例えば、化学気相蒸着技術または原子層蒸着技術を用いて形成することができ、例えば、Ａｌ２Ｏ３、ＳｉＯ２、Ｓｉ３Ｎ４等で形成することができる。

上部埋立層６５ｃｂ，６５ｂ，６５ｇ，６５ｃｇ，６５ｒ，６５ｃｒは、それぞれ貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４，２３ｈ５，６１ｈを埋めることができる。上部埋立層６５ｃｂ，６５ｂ，６５ｇ，６５ｃｇ，６５ｒは第２の側壁絶縁層６３によって第１のＬＥＤ積層２３から電気的に絶縁される。

一方、上部埋立層６５ｃｂは、下部埋立層５５ｃｂに電気的に接続され、上部埋立層６５ｂは下部埋立層５５ｂに電気的に接続され、上部埋立層６５ｇは上部ｐ電極パッド３７ｂに電気的に接続され、上部埋立層６５ｃｇは下部埋立層５５ｃｇに電気的に接続される。また、上部埋立層６５ｒは第１の透明電極２５に電気的に接続されてもよく、上部埋立層６５ｃｇは第１のＬＥＤ積層２３の第１の導電型半導体層２３ａに電気的に接続されてもよい。

上部埋立層６５ｃｂ，６５ｂ，６５ｇ，６５ｃｇ，６５ｒ，６５ｃｒは、化学機械研磨技術を用いて形成することができる。例えば、シード層を形成し、めっき技術を用いて貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４，２３ｈ５，６１ｈを埋めた後、化学機械研磨技術を用いて中間絶縁層６１上の金属層を除去することにより、上部埋立層６５ｃｂ，６５ｂ，６５ｇ，６５ｃｇ，６５ｒ，６５ｃｒが形成されてもよい。さらに、シード層を形成する前に金属バリア層が形成されてもよい。

上部埋立層６５ｃｂ，６５ｂ，６５ｇ，６５ｃｇ，６５ｒ，６５ｃｒは、同じ工程によって一緒に形成することができる。これにより、上部埋立層６５ｃｂ，６５ｂ，６５ｇ，６５ｃｇ，６５ｒ，６５ｃｒは上面が中間絶縁層６１と大体並んでもよい。しかし、本開示が本実施形態に限定されるものではなく、互いに異なる工程によって形成することもできる。

第１の上部コネクタ６７ｒ、第２の上部コネクタ６７ｇ、第３の上部コネクタ６７ｂ及び上部共通コネクタ６７ｃは、中間絶縁層６１上に配置される。第１の上部コネクタ６７ｒは、上部埋立層６５ｒに電気的に接続され、第２の上部コネクタ６７ｇは上部埋立層６５ｇに電気的に接続され、第３の上部コネクタ６７ｂは上部埋立層６５ｂに電気的に接続される。一方、共通上部コネクタ６７ｃは上部埋立層６５ｃｂ，６５ｃｇ，６５ｃｒに共通して電気的に接続される。つまり、上部埋立層６５ｃｂ，６５ｃｇ，６５ｃｒは、共通上部コネクタ６７ｃによって互いに電気的に接続され、よって、第１～第３のＬＥＤ積層２３，３３，４３の第１の導電型半導体層２３ａ，３３ａ，４３ａが互いに電気的に接続される。

第１の上部コネクタ６７ｒ、第２の上部コネクタ６７ｇ、第３の上部コネクタ６７ｂ及び上部共通コネクタ６７ｃは、同じ工程で同じ材料により形成することができ、例えば、ＡｕＧｅ／Ｎｉ／Ａｕ／Ｔｉで形成することができる。ＡｕＧｅは、第１の導電型半導体層２３ａにオーミック接触できる。ＡｕＧｅは、約１００ｎｍの厚さに形成することができ、Ｎｉ／Ａｕ／Ｔｉは約２ｕｍの厚さに形成することができる。ＡｕＧｅの代わりにＡｕＴｅを使用することもできる。

上部絶縁層７１は、中間絶縁層６１を覆い、第１の上部コネクタ６７ｒ、第２の上部コネクタ６７ｇ、第３の上部コネクタ６７ｂ及び上部共通コネクタ６７ｃを覆う。上部絶縁層７１はまた、第１～第３のＬＥＤ積層２３，３３，４３の側面を覆うことができる。上部絶縁層７１は、第１の上部コネクタ６７ｒ、第２の上部コネクタ６７ｇ、第３の上部コネクタ６７ｂ及び上部共通コネクタ６７ｃを露出させる開口部７１ａを有してもよい。上部絶縁層７１の開口部７１ａは、概ね、第１の上部コネクタ６７ｒ、第２の上部コネクタ６７ｇ、第３の上部コネクタ６７ｂ及び上部共通コネクタ６７ｃの平らな面上に配置することができる。上部絶縁層７１は、シリコン酸化膜またはシリコン窒化膜で形成することができ、中間絶縁層６１よりも薄く、例えば、約４００ｎｍの厚さに形成することができる。

バンプパッド７３ｒ，７３ｇ，７３ｂ，７３ｃは、それぞれ上部絶縁層７１の開口部７１ａ内で第１の上部コネクタ６７ｒ、第２の上部コネクタ６７ｇ、第３の上部コネクタ６７ｂ及び上部共通コネクタ６７ｃ上に配置されてこれらに電気的に接続することができる。

第１のバンプパッド７３ｒは、第１の上部コネクタ６７ｒ及び第１の透明電極２５を介して第１のＬＥＤ積層２３の第２の導電型半導体層２３ｂに電気的に接続することができる。

第２のバンプパッド７３ｇは、第２の上部コネクタ６７ｇ、上部埋立層６５ｇ、上部ｐ電極パッド３７ｂ及び第２の透明電極３５を介して、第２のＬＥＤ積層３３の第２の導電型半導体層３３ｂに電気的に接続することができる。

第３のバンプパッド７３ｂは、第３の上部コネクタ６７ｂ、上部埋立層６５ｂ、下部埋立層５５ｂ、下部ｐ電極パッド４７ｂ及び第３の透明電極４５を介して第３のＬＥＤ積層４３の第２の導電型半導体層４３ｂに電気的に接続することができる。

共通バンプパッド７３ｃは、上部共通コネクタ６７ｃを介して上部埋立層６５ｃｂ，６５ｃｇ，６５ｃｒに電気的に接続され、これにより第１～第３のＬＥＤ積層２３，３３，４３の第１の導電型半導体層２３ａ，３３ａ，４３ａに電気的に接続される。

つまり、第１～第３のバンプパッド７３ｒ，７３ｇ，７３ｂは、それぞれ第１～第３のＬＥＤ積層２３，３３，４３の第２の導電型半導体層２３ｂ，３３ｂ，４３ｂに電気的に接続され、共通バンプパッド７３ｃは第１～第３のＬＥＤ積層２３，３３，４３の第１の導電型半導体層２３ａ，３３ａ，４３ａに共通して電気的に接続される。

前記バンプパッド７３ｒ，７３ｇ，７３ｂ，７３ｃは、上部絶縁層７１の開口部７１ａ内に配置されてもよく、バンプパッドの上面は平坦な面になってもよい。バンプパッド７３ｒ，７３ｇ，７３ｂ，７３ｃは、第１～第３の上部コネクタ６７ｒ，６７ｇ，６７ｂ及び上部共通コネクタ６７ｃの平坦な面上に位置してもよい。前記バンプパッド７３ｒ，７３ｇ，７３ｂ，７３ｃは、Ａｕ／Ｉｎに形成することができ、例えば、Ａｕは３ｕｍの厚さに形成され、Ｉｎは約１ｕｍの厚さに形成することができる。発光素子１００は、Ｉｎを用いて回路基板１０１上のパッドにボンディングされてもよい。本実施形態において、Ｉｎを用いてバンプパッドをボンディングすることについて説明するが、Ｉｎに限定されるものではなく、Ｐｂ又はＡｕＳｎを用いてボンディングすることもできる。

本実施形態において、バンプパッド７３ｒ，７３ｇ，７３ｂ，７３ｃの上面が平坦であると説明および図示しているが、本開示がこれに限定されるものではない。例えば、バンプパッド７３ｒ，７３ｇ，７３ｂ，７３ｃの上面が不規則な面の場合もあり、バンプパッドの一部が上部絶縁層７１上に位置する場合もある。

本実施形態によると、第１のＬＥＤ積層２３はバンプパッド７３ｒ，７３ｃに電気的に連結され、第２のＬＥＤ積層３３はバンプパッド７３ｇ，７３ｃに電気的に連結され、第３のＬＥＤ積層４３はバンプパッド７３ｂ，７３ｃに電気的に連結される。これにより、第１のＬＥＤ積層２３、第２のＬＥＤ積層３３及び第３のＬＥＤ積層４３のカソードが共通バンプパッド７３ｃに電気的に接続され、アノードが第１～第３のバンプパッド７３ｒ，７３ｇ，７３ｂにそれぞれ電気的に接続する。よって、第１～第３のＬＥＤ積層２３，３３，４３は、独立的に駆動してもよい。

本実施形態において、バンプパッド７３ｒ，７３ｇ，７３ｂ，７３ｃが形成されたことを例に挙げて説明するが、バンプパッドは省略する場合もある。特に異方性伝導性フィルムや異方性伝導性ペースト等を用いて回路基板にボンディングする場合、バンプパッドが省略され、上部コネクタ６７ｒ，６７ｇ，６７ｂ，６７ｃが直接ボンディングされることもある。これにより、ボンディング面積を増やすことができる。

以下では、発光素子１００の製造方法を具体的に説明する。下記で説明する製造方法によって、発光素子１００の構造についてもより詳しく理解できると考える。図５Ａ、図５Ｂ及び図５Ｃは、本開示の一実施形態にかかる成長基板上に成長した第１～第３のＬＥＤ積層２３，３３，４３を説明するための概略断面図である。

先ず、図５Ａを参照すると、第１の基板２１上に第１の導電型半導体層２３ａ及び第２の導電型半導体層２３ｂを含む第１のＬＥＤ積層２３を成長させる。第１の導電型半導体層２３ａと第２の導電型半導体層２３ｂの間には活性層（図示せず）が介在してもよい。

第１の基板２１は、第１のＬＥＤ積層２３を成長させるために使用できる基板、例えば、ＧａＡｓ基板であってもよい。第１の導電型半導体層２３ａ及び第２の導電型半導体層２３ｂは、ＡｌＧａＩｎＡｓ系列またはＡｌＧａＩｎＰ系列の半導体層で形成することができ、活性層は、例えば、ＡｌＧａＩｎＰ系列の井戸層を含んでもよい。第１のＬＥＤ積層２３は、例えば、緑色光を発するようにＡｌＧａＩｎＰの組成比が定められてもよい。

第２の導電型半導体層２３ｂ上に第１の透明電極２５が形成されてもよい。第１の透明電極２５は、上で説明したように、第１のＬＥＤ積層２３で生成された光、例えば、赤色光を透過する金属層または導電性酸化物層で形成することができる。例えば、第１の透明電極２５は、ＩＴＯ（ｉｎｄｉｕｍ－ｔｉｎ ｏｘｉｄｅ）で形成することができる。

図５Ｂを参照すると、第２の基板３１上に第１の導電型半導体層３３ａ及び第２の導電型半導体層３３ｂを含む第２のＬＥＤ積層３３を成長させる。第１の導電型半導体層３３ａと第２の導電型半導体層３３ｂの間には活性層（図示せず）が介在してもよい。

第２の基板３１は、第２のＬＥＤ積層３３を成長させるために使用できる基板、例えば、サファイア基板、ＧａＮ基板またはＧａＡｓ基板であってもよい。第１の導電型半導体層３３ａ及び第２の導電型半導体層３３ｂは、ＡｌＧａＩｎＡｓ系列またはＡｌＧａＩｎＰ系列の半導体層、ＡｌＧａＩｎＮ系列の半導体層で形成することができ、活性層は、例えば、ＡｌＧａＩｎＰ系列の井戸層またはＡｌＧａＩｎＮ系列の井戸層を含んでもよい。第２のＬＥＤ積層３３は、例えば、緑色光を発するようにＡｌＧａＩｎＰ又はＡｌＧａＩｎＮの組成比を定めることができる。

第２の導電型半導体層３３ｂ上に第２の透明電極３５を形成することができる。第２の透明電極３５は、上で説明したように、第１のＬＥＤ積層２３で生成された光、例えば、赤色光を透過する金属層または導電性酸化物層で形成することができる。特に、第２の透明電極３５は、ＺｎＯで形成することができる。

図５Ｃを参照すると、第３の基板４１上に第１の導電型半導体層４３ａ及び第２の導電型半導体層４３ｂを含む第３のＬＥＤ積層４３を成長させる。第１の導電型半導体層４３ａと第２の導電型半導体層４３ｂの間には活性層（図示せず）が介在してもよい。

第３の基板４１は、第３のＬＥＤ積層４３を成長させるために使用できる基板、例えば、サファイア基板、ＳｉＣ基板またはＧａＮ基板であってもよい。一実施形態において、第３の基板４１は平らなサファイア基板であってもよいが、パターニングされたサファイア基板であってもよい。第１の導電型半導体層４３ａ及び第２の導電型半導体層４３ｂは、ＡｌＧａＩｎＮ系列の半導体層で形成することができ、活性層は、例えば、ＡｌＧａＩｎＮ系列の井戸層を含んでもよい。第３のＬＥＤ積層４３は、例えば、青色光を発するようにＡｌＧａＩｎＮの組成比を定めることができる。

第２の導電型半導体層４３ｂ上に第３の透明電極４５が形成されてもよい。第３の透明電極４５は、上で説明したように、第１および第２のＬＥＤ積層２３，３３で生成された光、例えば、赤色光および緑色光を透過する金属層または導電性酸化物層で形成することができる。特に、第３の透明電極４５は、ＺｎＯで形成することができる。

第１～第３のＬＥＤ積層２３，３３，４３は、それぞれ相異なる成長基板２１，３１，４１上で成長させ、よって、その製造工程順序は制限されない。

以下では、成長基板２１，３１，４１上に成長した第１～第３のＬＥＤ積層２３，３３，４３を用いて発光素子１００を製造する方法を説明する。以下では、主に一つの発光素子１００領域について図示および説明するが、当業者であれば成長基板２１，３１，４１上に成長したＬＥＤ積層２３，３３，４３を用いて同じ製造工程で複数の発光素子１００が一括して製造することができることを理解できると考える。

図６Ａ、６Ｂ、７Ａ、７Ｂ、８Ａ、８Ｂ、９Ａ、９Ｂ、１０Ａ、１０Ｂ、１１Ａ、および１１Ｂは、本開示の一実施形態にかかるディスプレイ用発光素子１００を製造する方法を説明するための概略平面図および断面図である。ここで、断面図は、図３の切り取り線Ａ－Ａ’に対応する。

先ず、図６Ａ及び図６Ｂを参照すると、フォトリソグラフィーおよびエッチング技術を用いて第３の透明電極４５及び第２の導電型半導体層４３ｂをパターニングして第１の導電型半導体層４３ａを露出させる。この工程は、例えば、メサエッチング工程に該当する。フォトレジストパターンをエッチングマスクとして使用して行うことができる。例えば、エッチングマスクを形成した後、湿式エッチング技術で第３の透明電極４５を先にエッチングし、次いで、同一エッチングマスクを用いて乾式エッチング技術で第２の導電型半導体層４３ｂをエッチングすることができる。これにより、第３の透明電極４５はメサエッチング領域から凹んでいてもよい。図６Ａには図面を簡略して表すために、メサの縁を図示し、第３の透明電極４５の縁は図示していない。しかし、同じエッチングマスクを使用して第３の透明電極４５を湿式エッチングするため、第３の透明電極４５の縁がメサの縁からメサ内側に凹んでいることを容易に理解することができる。同じエッチングマスクを用いるため、フォトリソグラフィー工程数が増えないことから、工程コストを節約することができる。しかし、本開示はこれに限定されるものではなく、メサエッチング工程のためのエッチングマスクと、第３の透明電極４５をエッチングするためのエッチングマスクを、それぞれ使用することもできる。

続いて、ｎ電極パッド４７ａ及び下部ｐ電極パッド４７ｂがそれぞれ第１の導電型半導体層４３ａ及び第３の透明電極４５上に形成される。ｎ電極パッド４７ａと下部ｐ電極パッド４７ｂは互いに異なる厚さに形成することができる。特に、ｎ電極パッド４７ａと下部ｐ電極パッド４７ｂの上面が同じ高さに位置してもよい。

図７Ａ及び図７Ｂを参照すると、図６Ａ及び図６Ｂを参照して説明した第３のＬＥＤ積層４３上に図５Ｂを参照して説明した第２のＬＥＤ積層３３がボンディングされる。ＴＢＤＢ（ｔｅｍｐｏｒａｒｙ ｂｏｎｄｉｎｇ／ｄｅｂｏｎｄｉｎｇ）技術を用いて一時基板に第２のＬＥＤ積層３３をボンディングし、第２の基板３１が第２のＬＥＤ積層３３から先に除去される。第２の基板３１は、例えば、レーザーリフトオフ技術を用いて除去されてもよい。第２の基板３１が除去された後、第１の導電型半導体層３３ａの表面に粗い面が形成されてもよい。その後、一時基板にボンディングされた第２のＬＥＤ積層３３の第１の導電型半導体層３３ａが、第３のＬＥＤ積層４３に向くように配置して第３のＬＥＤ積層４３にボンディングされてもよい。第２のＬＥＤ積層３３と第３のＬＥＤ積層４３は、第１のボンディング層４９によって互いにボンディングされる。第２のＬＥＤ積層３３をボンディングした後、一時基板もレーザーリフトオフ技術を用いて除去することができる。これにより、第２の透明電極３５が上面に配置された形態で第２のＬＥＤ積層３３が第３のＬＥＤ積層４３に配置されてもよい。

ＩＴＯは、レーザーリフトオフ技術を用いて第２の基板３１を分離する際、第２のＬＥＤ積層３３から剥離されてもよい。よって、レーザーリフトオフ技術を用いて第２の基板３１を除去する場合、第２の透明電極３５は接合力に優れるＺｎＯで形成されたものが有利となる。

次いで、第２の透明電極３５及び第２の導電型半導体層３３ｂをパターニングして第１の導電型半導体層３３ａを露出させる。第２の透明電極３５及び第２の導電型半導体層３３ｂは、フォトリソグラフィーおよびエッチング技術を用いてパターニングすることができる。この工程は、前述の第３の透明電極４５及び第２の導電型半導体層４３ｂをエッチングしたメサエッチング工程と同じ方法で湿式エッチング及び乾式エッチング技術を用いて行うことができる。

例えば、エッチングマスクを形成した後、湿式エッチング技術で第２の透明電極３５を先にエッチングし、次いで同じエッチングマスクを用いて乾式エッチング技術で第２の導電型半導体層３３ｂをエッチングすることができる。これにより、第２の透明電極３５はメサエッチング領域から凹んでいてもよい。図７Ａには図面を簡略に表すためにメサの縁を図示し、第２の透明電極３５の縁は図示していない。しかし、同じエッチングマスクを使用して第２の透明電極３５を湿式エッチングするため、第２の透明電極３５の縁がメサの縁からメサ内側に凹むことが容易に理解できる。同じエッチングマスクを用いるため、フォトリソグラフィー工程数が増えないことから、工程コストを節約することができる。しかし、本開示はこれに限定されるものではなく、メサエッチング工程のためのエッチングマスクと、第２の透明電極３５をエッチングするためのエッチングマスクを、それぞれ使用することもできる。

図７Ａに示した通り、第２のＬＥＤ積層３３のメサエッチング領域は、第３のＬＥＤ積層４３のメサエッチング領域と一部重なっていてもよい。例えば、第２のＬＥＤ積層３３のメサエッチング領域の一部はｎ電極パッド４７ａ上部に形成することができる。また、メサエッチング領域の他の一部は、下部ｐ電極パッド４７ｂ上部に位置してもよい。

また、図７Ａに示したように、上部ｐ電極パッド３７ｂは第２の透明電極３５上に形成されてもよい。

一方、図７Ｂに示したように、下部絶縁層５１は第２のＬＥＤ積層３３および第２の透明電極３５を覆うように形成されてもよい。下部絶縁層５１はまた、上部ｐ電極パッド３７ｂを覆うことができ、さらに平坦な上面を有するように形成することができる。

図８Ａ及び図８Ｂを参照すると、第２のＬＥＤ積層３３を貫通する貫通ホール３３ｈ１，３３ｈ２が形成される。貫通ホール３３ｈ１，３３ｈ２は、第１のボンディング層４９を貫通してｎ電極パッド４７ａ及び下部ｐ電極パッド４７ｂを露出させる。貫通ホール３３ｈ１，３３ｈ２は、メサエッチング領域内に形成することができる。

一方、第２のＬＥＤ積層３３の第１の導電型半導体層３３ａを露出させる貫通ホール５１ｈを形成することができる。貫通ホール５１ｈは、第２の導電型半導体層３３のメサエッチング領域内に位置してもよい。貫通ホール５１ｈは貫通ホール３３ｈ１，３３ｈ２を形成した後、又は前に形成されてもよい。

次いで、第１の側壁絶縁層５３が形成される。第１の側壁絶縁層５３は、例えば、原子層蒸着技術を用いて形成することができる。第１の側壁絶縁層５３は、下部絶縁層５１の上面を覆うことができ、さらに、貫通ホール３３ｈ１，３３ｈ２，５１ｈの側壁および底面を覆うことができる。貫通ホール３３ｈ１，３３ｈ２，５１ｈの底面に形成された第１の側壁絶縁層５３は、エッチング工程によって除去することができ、よって、ｎ電極パッド４７ａ、下部ｐ電極パッド４７ｂおよび第１の導電型半導体層３３ａが露出されてもよい。

次いで、シード層を形成し、めっき技術を用いて金属層を形成した後、化学機械研磨技術を用いて下部絶縁層５１上面に形成された金属層を除去することにより、貫通ホール３３ｈ１，３３ｈ２，５１ｈを埋める下部埋立層５５ｃｂ，５５ｂ，５５ｃｇが完成する。

その後、図５Ａで説明した第１のＬＥＤ積層２３が第２のＬＥＤ積層３３にボンディングされる。第２のボンディング層５９を用いて第１の透明電極２５が第２のＬＥＤ積層３３に向くように、第１のＬＥＤ積層２３と第２のＬＥＤ積層３３がボンディングされてもよい。これにより、第２のボンディング層５９は第１の透明電極２５に接すると共に、下部絶縁層５１および下部埋立層５５ｃｂ，５５ｂ，５５ｃｇに接することができる。

一方、第１の基板２１は、第１のＬＥＤ積層２３から除去される。第１の基板２１は、例えば、エッチング技術を用いて除去されてもよい。第１の基板２１が除去された後、第１の導電型半導体層２３ａ上に中間絶縁層６１が形成されてもよい。

図９Ａおよび図９Ｂを参照すると、第１のＬＥＤ積層２３および第１の透明電極２５を貫通する貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４が形成される。貫通ホール２３ｈ１は下部埋立層５５ｃｂを露出させ、貫通ホール２３ｈ２は下部埋立層５５ｂを露出させ、貫通ホール２３ｈ３は上部ｐ電極パッド３７ｂを露出させ、貫通ホール２３ｈ４は下部埋立層５５ｃｇを露出させてもよい。

一方、貫通ホール２５ｈ５が形成される。貫通ホール２５ｈ５は、第１のＬＥＤ積層２３を貫通して、第１の透明電極２５を露出させる。また、中間絶縁層６１を貫通する貫通ホール６１ｈが形成されてもよい。貫通ホール６１ｈは、第１の導電型半導体層２３ａを露出させる。

貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４は、同一工程で一緒に形成することができる。これら貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４は、中間絶縁層６１、第１のＬＥＤ積層２３、第１の透明電極２５および第２のボンディング層５９を貫通してもよい。さらに、貫通ホール２３ｈ３は下部絶縁層５１を貫通してもよい。

これとは異なり、貫通ホール６１ｈおよび貫通ホール２３ｈ５は、貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４とはエッチングの深さが異なるため、別の工程により形成することができる。貫通ホール６１ｈおよび貫通ホール２３ｈ５も互いに異なる工程によって形成することができる。

次いで、貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４，２３ｈ５，６１ｈを埋める上部埋立層６５ｃｂ，６５ｂ，６５ｇ，６５ｃｇ，６５ｒ，６５ｃｒが形成される。上部埋立層を形成するために、第２の側壁絶縁層６３が貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４，２３ｈ５，６１ｈの側壁を覆うように形成され、シード層および金属めっき層が形成されてもよく、化学機械研磨技術を用いて中間絶縁層６１上の金属層が除去されてもよい。シード層を形成する前に金属障壁層を追加形成してもよい。上部埋立層６５ｃｂ，６５ｂ，６５ｇ，６５ｃｇ，６５ｒ，６５ｃｒを形成する工程は、下部埋立層５５ｃｂ，５５ｂ，５５ｃｇを形成する工程と大体似ているため、詳しい説明は省略する。

図１０Ａおよび図１０Ｂを参照すると、中間絶縁層６１上に第１～第３の上部コネクタ６７ｂ，６７ｇ，６７ｒおよび上部共通コネクタ６７ｃが形成される。第１の上部コネクタ６７ｒは上部埋立層６５ｒに電気的に接続され、第２の上部コネクタ６７ｇは上部埋立層６５ｇに電気的に接続され、第３の上部コネクタ６７ｂは上部埋立層６５ｂに電気的に接続される。一方、上部共通コネクタ６７ｃは上部埋立層６５ｃｂ，６５ｃｇ，６５ｃｒに電気的に接続される。

よって、第１～第３の上部コネクタ６７ｒ，６７ｇ，６７ｂは、それぞれ第１～第３のＬＥＤ積層２３，３３，４３の第２の導電型半導体層２３ｂ，３３ｂ，４３ｂに電気的に接続され、上部共通コネクタ６７ｃは第１～第３のＬＥＤ積層２３，３３，４３の第１の導電型半導体層２３ａ，３３ａ，４３ａに電気的に接続される。

図１１Ａおよび図１１Ｂを参照すると、アイソレーション工程によって発光素子１００領域を定義するための分離溝が形成される。分離溝は、第１～第３のＬＥＤ積層２３，３３，４３の周りに沿って第３の基板４１を露出させることができる。発光素子領域間で第１のＬＥＤ積層２３、第１の透明電極２５、第２のボンディング層５９、下部絶縁層５１、第２のＬＥＤ積層３３、第１のボンディング層４９、第３のＬＥＤ積層４３を順に除去することにより、分離溝が形成されてもよい。第２の透明電極３５及び第３の透明電極４５は、アイソレーション工程を行う間、露出されず、よって、エッチングガスによって損傷しない。第２及び第３の透明電極３５，４５がＺｎＯで形成される場合、ＺｎＯはエッチングガスによって容易に損傷され得る。しかし、本開示は第２及び第３の透明電極３５，４５を予め凹ませることにより、これらがエッチングガスに露出することを防ぐことができる。

本実施形態において、アイソレーション工程によって第１～第３のＬＥＤ積層２３，３３，４３が順にパターニングされることを説明するが、本開示は必ずしもこれに限定されるものではない。第２のＬＥＤ積層３３をボンディングする前に、分離溝が形成される領域で第３のＬＥＤ積層４３が予め除去される場合もあり、第１のＬＥＤ積層２３をボンディングする前に、分離溝が形成される領域で第２のＬＥＤ積層３３が予め除去される場合もある。この場合、第３のＬＥＤ積層４３が除去された領域は、第１のボンディング層４９で埋めることができ、第２のＬＥＤ積層３３が除去された領域は、第２のボンディング層５９で埋めることができる。これにより、アイソレーション工程で第２および第３のＬＥＤ積層３３，４３は、露出されなくなってもよい。

アイソレーション工程は、上部コネクタ６７ｒ，６７ｇ，６７ｂ，６７ｃを形成する前に行うこともでき、この場合、アイソレーション工程によって露出した側壁を保護するために中間絶縁層６１を覆う保護絶縁層が追加されてもよい。保護絶縁層は、上部埋立層６５ｂ，６５ｃｂ，６５ｇ，６５ｃｇ，６５ｒ，６５ｃｒを露出させる開口部を有してもよく、上部コネクタ６７ｒ，６７ｇ，６７ｂ，６７ｃが上部埋立層に電気的に接続するように形成することができる。

一方、上部コネクタ６７ｒ，６７ｇ，６７ｂ，６７ｃを覆う上部絶縁層７１が形成される。上部絶縁層７１は、中間絶縁層６１又は保護絶縁層を覆うことができる。

上部絶縁層７１は、第１～第３のＬＥＤ積層２３，３３，４３の側面を覆うことができる。上部絶縁層７１は、第１～第３の上部コネクタ６７ｒ，６７ｇ，６７ｂおよび上部共通コネクタ６７ｃを露出させる開口部７１ａを有するようにパターニングすることができる。

次いで、前記開口部７１ａ内にそれぞれバンプパッド７３ｒ，７３ｇ，７３ｂ，７３ｃが形成される。第１のバンプパッド７３ｒは、第１の上部コネクタ６７ｒ上に配置され、第２のバンプパッド７３ｇは第２の上部コネクタ６７ｇ上に配置され、第３のバンプパッド７３ｃは第３の上部コネクタ６７ｃ上に配置される。共通バンプパッド７３ｃは上部共通コネクタ６７ｃ上に配置される。

続いて、発光素子１００を回路基板１０１上にボンディングし、第３の基板４１を分離することにより、第３の基板４１から分離された発光素子１００が完成する。回路基板１０１にボンディングされた発光素子１００の概略断面図は図１２に示した。

図１２は、単一の発光素子１００が回路基板１０１上に配置されたことを示しているが、回路基板１０１上には複数の発光素子１００が実装される。それぞれの発光素子１００は、青色光、緑色光および赤色光を放出できる一つのピクセルを構成し、回路基板１０１上に複数のピクセルが整列してディスプレイパネルが提供される。

一方、第３の基板４１上には複数の発光素子１００が形成でき、これら発光素子１００は一つずつ回路基板１０１に転写されるものではなく、集団で回路基板１０１上に転写することができる。図１３Ａ、図１３Ｂ、及び図１３Ｃは、一実施形態にかかる発光素子を回路基板に転写する方法を説明するための概略断面図である。ここでは、第３の基板４１上に形成された発光素子１００を集団で回路基板１０１に転写する方法を説明する。

図１３Ａを参照すると、図１１Ａおよび図１１Ｂで説明したように、第３の基板４１上の発光素子１００の製造工程が完了したら、第３の基板４１上に複数の発光素子１００が分離溝によって分離されて整列される。

一方、上面にパッドを有する回路基板１０１が提供される。パッドはディスプレイのためのピクセルの整列位置に対応するように回路基板１０１上に配列される。一般的に、第３の基板４１上に整列された発光素子１００の間隔は、回路基板１０１内のピクセルの間隔に比べてより稠密になっている。

図１３Ｂを参照すると、発光素子１００のバンプパッドを回路基板１０１上のパッドにボンディングする。バンプパッドとパッドは、Ｉｎボンディングを用いてボンディングすることができる。一方、ピクセル領域間に位置する発光素子１００は、ボンディングされるパッドがないため、回路基板１０１から離れた状態を維持する。

次いで、第３の基板４１上にレーザーを照射する。レーザーは、パッドにボンディングされた発光素子１００に選択的に照射される。そのために、第３の基板４１上に発光素子１００を選択的に露出させる開口部を有するマスクが形成されてもよい。

その後、レーザーが照射された発光素子１００を第３の基板４１から分離することにより、発光素子１００が回路基板１０１に転写される。これにより、図１３Ｃに示したように、回路基板１０１上に発光素子１００が整列したディスプレイパネルが提供される。ディスプレイパネルは、図１を参照して説明したような多様なディスプレイ装置に実装されてもよい。

図１４は、他の実施形態にかかる発光素子の転写方法を説明するための概略断面図である。

図１４を参照すると、本実施形態にかかる発光素子の転写方法は、異方性伝導性接着フィルム、又は異方性伝導性接着ペーストを用いて発光素子をパッドにボンディングすることに違いがある。つまり、異方性伝導性接着フィルム又は接着ペースト１２１がパッド上に提供され、発光素子１００が異方性伝導性接着フィルムや接着ペースト１２１を介してパッドに接着されてもよい。発光素子１００は、異方性伝導性接着フィルムや接着ペースト１２１内の導電物質によって、パッドに電気的に接続される。

本実施形態において、バンプパッド７３ｒ，７３ｇ，７３ｂ，７３ｃは省略することができ、上部コネクタ６７ｒ，６７ｇ，６７ｂ，６７ｃが導電物質を介してパッドに電気的に連結されてもよい。

以上で、本開示の多様な実施形態について説明したが、本開示はこれら実施形態に限定されるものではない。また、一つの実施形態について説明した事項や構成要素は、本開示の技術的思想から外れない限り、別の実施形態にも適用できる。

Claims (19)

1. 回路基板と、
   前記回路基板上に整列した複数の発光素子と、を含み、
   前記発光素子は、それぞれ
   第１の導電型半導体層と第２の導電型半導体層とを含む第１のＬＥＤ積層と、
   前記第１のＬＥＤ積層の下に位置し、第１の導電型半導体層と第２の導電型半導体層とを含む第２のＬＥＤ積層と、
   前記第２のＬＥＤ積層の下に位置し、第１の導電型半導体層と第２の導電型半導体層とを含む第３のＬＥＤ積層と、
   前記第１のＬＥＤ積層の前記第２の導電型半導体層上に配置される第１の透明電極と、
   前記第２のＬＥＤ積層の前記第２の導電型半導体層上に配置される第２の透明電極と、
   前記第３のＬＥＤ積層の前記第２の導電型半導体層上に配置される第３の透明電極と、
   前記第２のＬＥＤ積層と前記第３のＬＥＤ積層の間に介在する第１のボンディング層と、
   前記第１のＬＥＤ積層と前記第２のＬＥＤ積層の間に介在する第２のボンディング層と、
   前記第１のＬＥＤ積層と前記第３のＬＥＤ積層の間に介在する下部絶縁層と、
   前記第２のＬＥＤ積層および前記下部絶縁層を貫通して前記第３のＬＥＤ積層の前記第１の導電型半導体層および前記第２の導電型半導体層にそれぞれ電気的に接続された下部埋立層と、
   前記第１のＬＥＤ積層および前記第２のボンディング層を貫通して前記下部埋立層に電気的に接続された上部埋立層と、
   前記第１のＬＥＤ積層上に配置された複数の上部コネクタを含み、
   前記上部コネクタは、それぞれ前記上部埋立層を覆って前記上部埋立層に電気的に接続され、
   前記発光素子の側面は、前記第１のＬＥＤ積層から前記第３のＬＥＤ積層に行くほど幅が広くなるように傾斜する、ディスプレイ装置。
2. 前記上部埋立層は、前記下部埋立層より幅が狭い、請求項１に記載のディスプレイ装置。
3. 前記上部埋立層は、それぞれ前記下部埋立層の上面上に位置する、請求項２に記載のディスプレイ装置。
4. 前記第３のＬＥＤ積層の前記第１の導電型半導体層に電気的に接続する第１の電極パッドと、
   前記第３のＬＥＤ積層の前記第２の導電型半導体層上に配置された第２の下部電極パッドをさらに含み、
   前記下部埋立層のうち第１および第２の下部埋立層は、それぞれ前記第１の電極パッドおよび第２の下部電極パッドに電気的に接続された、請求項１に記載のディスプレイ装置。
5. 前記下部埋立層のうち第３の下部埋立層は、前記下部絶縁層を貫通して前記第２のＬＥＤ積層の前記第１の導電型半導体層に電気的に接続し、
   前記上部埋立層のうち第１の上部埋立層は、前記第１のＬＥＤ積層および前記第２のボンディング層を貫通して、前記下部埋立層のうちの前記第３の下部埋立層に電気的に接続し、
   前記上部コネクタのうち第１の上部コネクタは、前記上部埋立層のうちの前記第１の上部埋立層および前記下部埋立層のうちの前記第３の下部埋立層を介して、前記第２のＬＥＤ積層の第１の導電型半導体層に電気的に接続する、請求項４に記載のディスプレイ装置。
6. 前記上部コネクタのうちの前記第１の上部コネクタは、前記第１のＬＥＤ積層、前記第２のＬＥＤ積層、および前記第３のＬＥＤ積層の前記第１の導電型半導体層に電気的に接続される、請求項５に記載のディスプレイ装置。
7. 前記上部埋立層のうちの第２の上部埋立層は、前記第１のＬＥＤ積層、前記第２のボンディング層および前記下部絶縁層を貫通して前記第２のＬＥＤ積層の前記第２の導電型半導体層に電気的に接続し、
   前記上部コネクタのうちの第２の上部コネクタは、前記上部埋立層のうちの前記第２の上部埋立層に接続されて前記第２のＬＥＤ積層の前記第２の導電型半導体層に電気的に接続する、請求項６に記載のディスプレイ装置。
8. 前記上部コネクタのうちの第３の上部コネクタは、前記第１のＬＥＤ積層の前記第２の導電型半導体層に電気的に接続された、請求項７に記載のディスプレイ装置。
9. 前記第１のＬＥＤ積層と前記上部コネクタのうちの前記第３の上部コネクタの間に配置された中間絶縁層をさらに含み、
   前記上部埋立層のうちの第３の上部埋立層は、前記中間絶縁層を貫通して前記第１のＬＥＤ積層の前記第２の導電型半導体層に電気的に接続し、
   前記上部コネクタのうちの前記第３の上部コネクタは、前記上部埋立層のうちの前記第３の上部埋立層を介して前記第１のＬＥＤ積層の前記第２の導電型半導体層に電気的に接続する、請求項８に記載のディスプレイ装置。
10. 第１、第２、および第３のバンプパッドと共通バンプパッドをさらに含み、
    前記共通バンプパッドは、前記第１、第２、および第３のＬＥＤ積層に共通して電気的に接続され、
    前記第１、第２、および第３のバンプパッドは、それぞれ前記第１、第２、および第３のＬＥＤ積層に電気的に接続された、請求項８に記載のディスプレイ装置。
11. 前記第１のＬＥＤ積層と前記第２のＬＥＤ積層の間に介在し、前記第１のＬＥＤ積層の下面にオーミック接触する第１の透明電極と、
    前記第１のＬＥＤ積層と前記第２のＬＥＤ積層の間に介在し、前記第２のＬＥＤ積層の上面にオーミック接触する第２の透明電極と、
    前記第２のＬＥＤ積層と前記第３のＬＥＤ積層の間に介在し、前記第３のＬＥＤ積層の上面にオーミック接触する第３の透明電極をさらに含み、
    前記第２および第３の透明電極はそれぞれ、前記第２のＬＥＤ積層の前記第２の導電型半導体層および前記第３のＬＥＤ積層の前記第２の導電型半導体層よりも面積が狭い、請求項１に記載のディスプレイ装置。
12. 前記第１のＬＥＤ積層と前記第２のＬＥＤ積層の間に介在し、前記第１のＬＥＤ積層の下面にオーミック接触する第１の透明電極と、
    前記第１のＬＥＤ積層と前記第２のＬＥＤ積層の間に介在し、前記第２のＬＥＤ積層の上面にオーミック接触する第２の透明電極と、
    前記第２のＬＥＤ積層と前記第３のＬＥＤ積層の間に介在し、前記第３のＬＥＤ積層の上面にオーミック接触する第３の透明電極と、
    前記第２の透明電極上に配置されて前記第２のＬＥＤ積層の前記第２の導電型半導体層に電気的に接続する第２の上部電極パッド、をさらに含み、
    上部埋立層の１つは、前記第１のＬＥＤ積層を貫通して前記第２の上部電極パッドに電気的に接続し、
    前記上部コネクタの一つは前記上部埋立層の１つに接続されて前記第２の上部電極パッドに電気的に接続される、請求項１に記載のディスプレイ装置。
13. 前記下部埋立層の側壁を覆う第１の側壁絶縁層と、
    前記上部埋立層の側壁を覆う第２の側壁絶縁層をさらに含む、請求項１に記載のディスプレイ装置。
14. 前記第１のＬＥＤ積層を覆う中間絶縁層をさらに含み、
    前記下部埋立層の上面は前記下部絶縁層の上面と並んでおり、
    前記上部埋立層の上面は中間絶縁層の上面と並んでいる、請求項１に記載のディスプレイ装置。
15. 前記第１、第２、および第３のＬＥＤ積層は独立して駆動でき、
    前記第１のＬＥＤ積層で生成された光は、前記第２のＬＥＤ積層および前記第３のＬＥＤ積層を透過して外部に放出され、
    前記第２のＬＥＤ積層で生成された光は、前記第３のＬＥＤ積層を透過して外部に放出される、請求項１に記載のディスプレイ装置。
16. 前記第３のＬＥＤ積層の発光面積は前記第１のＬＥＤ積層の発光面積よりも大きい、請求項１に記載のディスプレイ装置。
17. 前記第３のＬＥＤ積層の上面に対して前記発光素子の側面が成す傾斜角は、７５度～９０度である、請求項１に記載のディスプレイ装置。
18. 前記第１のＬＥＤ積層は前記第２のＬＥＤ積層よりも長波長の光を放出し、前記第２のＬＥＤ積層は前記第３のＬＥＤ積層よりも長波長の光を放出する、請求項１に記載のディスプレイ装置。
19. 前記第１～第３のＬＥＤ積層の側面を覆う上部絶縁層をさらに含む、請求項１に記載のディスプレイ装置。

Images