JP7600657B2 - 電子回路、電力変換装置 - Google Patents

Description

本発明は、電子回路及び電力変換装置に関する。

電力変換回路において、スイッチング素子の寄生容量を介して漏洩電流が流れると、入力端子に雑音端子電圧が発生することがある（例えば、特許文献１）。

特開２００９－７７５３３号公報

ところで、特許文献１では、漏洩電流を打ち消すべく、補助電流を発生させるためのコイルが用いられているため、一般に電力変換回路の製造コストが高くなる。

本発明は、上記のような従来の問題に鑑みてなされたものであって、その目的は、安価な構成で漏洩電流を打ち消すことができる電子回路を提供することにある。

前述した課題を解決する本発明の電子回路は、電源側の第１ラインと、接地側の第２ラインと、の間に設けられたスイッチング素子の電源側のノードに接続される第１コンデンサと、前記第１コンデンサにカソードが接続される第１ダイオードと、前記ノードに接続される第２コンデンサと、前記第２コンデンサにカソードが接続される第２ダイオードと、前記スイッチング素子がオフする際の前記第１コンデンサの電流に基づいて、接地された第３コンデンサを放電する第１カレントミラー回路と、前記スイッチング素子がオンする際の前記第２コンデンサの電流に基づいて、前記第３コンデンサを充電する第２カレントミラー回路と、を備える。

安価な構成で漏洩電流を打ち消すことができる電子回路を提供することができる。

電力変換回路１０の一例を示す図である。 電力変換回路１０の構成の一例を示す図である。 電力変換回路１０に流れる電流経路の一例を示す図である。 電力変換回路１０に流れる電流経路の一例を示す図である。 電力変換回路１０の主要な波形を示す図である。 電力変換装置２００の構造の一例を示す図である。 電力変換回路１５の一例を示す図である。

本明細書及び添付図面の記載により、少なくとも以下の事項が明らかとなる。

＝＝＝＝＝本実施形態＝＝＝＝＝
＜＜＜電力変換回路１０の概要＞＞＞
図１は、本発明の一実施形態である電力変換回路１０の構成を示す図である。電力変換回路１０は、例えば、入力電圧Ｖｉｎから、三相（Ｕ，Ｖ，Ｗ）の交流電圧のうち、Ｕ相の交流電圧を生成する回路である。電力変換回路１０は、ラインＬ１，Ｌ２、コンデンサＣｄ，Ｃｅ，Ｃｃ、ＮＭＯＳトランジスタ３０，３１、及び充放電回路３２を含んで構成される。

電源側（Ｐ端子側）のラインＬ１と、接地側（Ｎ端子側）のラインＬ２との間に設けられたコンデンサＣｄは、整流回路（不図示）により整流された電圧を平滑化するための素子である。なお、本実施形態では、コンデンサＣｄに印加される電圧を、入力電圧Ｖｉｎとする。コンデンサＣｅは、電力変換回路１０を接地するための素子である。なお、ラインＬ１は、「第１ライン」に相当し、ラインＬ２は、「第２ライン」に相当する。

ＮＭＯＳトランジスタ３０は、ハイサイド側のスイッチング素子であり、ＮＭＯＳトランジスタ３１は、ローサイド側のスイッチング素子である。本実施形態では、ラインＬ１と、ラインＬ２との間に設けられたＮＭＯＳトランジスタ３０，３１が、駆動回路（不図示）により相補的にオンオフされることにより、Ｕ相の交流電圧が生成される。なお、本実施形態では、ＮＭＯＳトランジスタ３０のソース電極と、ＮＭＯＳトランジスタ３１のドレイン電極と、Ｕ端子（後述）と、が接続されたノードを、ノードＮ０とする。また、ノードＮ０は、「電源側のノード」に相当する。

ところで、ＮＭＯＳトランジスタ３０，３１は、電力変換に用いられるパワートランジスタである。このため、例えば、ＮＭＯＳトランジスタ３１のドレイン電極と、接地との間には、寄生容量Ｃｓが発生する。そして、ＮＭＯＳトランジスタ３０，３１がスイッチングされ、ノードＮ０の電圧が変化すると、寄生容量Ｃｓを介してコンデンサＣｅに漏洩電流ＩＬが流れることになる。

具体的には、ＮＭＯＳトランジスタ３０がオンし、ＮＭＯＳトランジスタ３１がオフすると、ノードＮ０の電圧は、入力電圧Ｖｉｎのレベル（例えば、数百Ｖであり、以降Ｈレベルとする。）まで上昇する。この結果、寄生容量Ｃｓから、コンデンサＣｅに、一点鎖線で示す漏洩電流ＩＬが流れる。一方、ＮＭＯＳトランジスタ３０がオフし、ＮＭＯＳトランジスタ３１がオンすると、ノードＮ０の電圧は、接地レベル（例えば、０Ｖであり、以降Ｌレベルとする。）まで低下する。この結果、コンデンサＣｅから、寄生容量Ｃｓに点線で示す漏洩電流ＩＬが流れる。したがって、ＮＭＯＳトランジスタ３０，３１がオン、オフすると、コンデンサＣｅには、漏洩電流ＩＬに応じた雑音端子電圧が発生することになる。

そして、コンデンサＣｅに発生する雑音端子電圧は、例えば接地側のラインＬ２を介して接続される他の回路や電子機器に悪影響を与えることがある。したがって、コンデンサＣｅに発生する雑音端子電圧を抑制することが好ましい。本実施形態では、このような雑音端子電圧を抑制すべく、漏洩電流ＩＬをキャンセルするための補償電流を生成するコンデンサＣｃ及び充放電回路３２が設けられている。なお、電力変換回路１０においては、実際には漏洩電流ＩＬはキャンセルされるが、図１では、理解を容易にするために、便宜上漏洩電流ＩＬを描いている。

＜＜コンデンサＣｃ及び充放電回路３２の詳細＞＞
ここで、図２を参照しつつ、コンデンサＣｃ及び充放電回路３２の詳細について説明する。コンデンサＣｃは、補償電流を流すための素子であり、一端が接地されている。充放電回路３２は、漏洩電流ＩＬとは逆向きに流れる補償電流を、コンデンサＣｃを介して流すための回路である。充放電回路３２は、電源回路４０、放電回路４１、及び充電回路４２を含んで構成される。なお、本実施形態において、コンデンサＣｃを含む充放電回路３２は、「電子回路」に相当する。

＜＜電源回路４０＞＞
電源回路４０は、ノードＮ０からの電圧に基づいて、充電回路４２が動作するための電源電圧Ｖｄｄを生成する回路である。電源回路４０は、コンデンサ５０，５２、ダイオード５１，５３、及びツェナーダイオード５４を含んで構成される。ノードＮ０と、接地側のラインＬ２との間には、コンデンサ５０、ダイオード５１、及びコンデンサ５２が直列に接続されている。また、ダイオード５１のアノードは、コンデンサ５０に接続され、カソードは、コンデンサ５２に接続されている。なお、詳細は後述するが、本実施形態のコンデンサ５２には、充電回路４２を動作させることができるよう、充電回路４２の充放電電荷に対し、電圧変動を十分に抑制できる容量を有するものとする。

このため、ノードＮ０がＬレベルからＨレベルになると、コンデンサ５０、及びダイオード５１を介してコンデンサ５２が充電される。また、コンデンサ５０と、ラインＬ２との間には、ダイオード５３が接続されている。具体的には、ダイオード５３のカソードは、コンデンサ５０に接続され、アノードは、ラインＬ２に接続されている。したがって、ノードＮ０がＨレベルからＬレベルになると、コンデンサ５０は、ダイオード５３を介してノードＮ０へと放電されることになる。

ここで、上述のようにコンデンサ５２には、カソードが接続されたダイオード５１が接続されている。したがって、ノードＮ０がＨレベルからＬレベルになった場合であっても、コンデンサ５２に充電された電荷を放電されることはない。つまり、コンデンサ５２は、スイッチング周期毎にノードＮ０から充電されるため、コンデンサ５２には、充電回路４２を安定に動作させることができる電源電圧Ｖｄｄが生じることになる。

なお、コンデンサ５２と、接地側のラインＬ２との間には、カソードがコンデンサ５２に接続され、アノードがラインＬ２に接続されたツェナーダイオード５４が接続されている。したがって、ツェナーダイオード５４は、電源電圧Ｖｄｄが所定電圧より高くならないよう、電源電圧Ｖｄｄをクランプする素子として動作する。なお、本実施形態における「所定電圧」は、ツェナーダイオード５４のツェナー電圧（例えば、１０Ｖ）である。このため、電源回路４０は、例えば１０Ｖの電源電圧Ｖｄｄを充電回路４２に供給することになる。

なお、本実施形態では、電源電圧Ｖｄｄが印加される配線を、「ラインＬ３」とし、ラインＬ３は、「第３ライン」に相当する。また、コンデンサ５２は、「第４コンデンサ」に相当し、コンデンサ５０は、「第５コンデンサ」に相当する。さらに、ダイオード５１は、「第３ダイオード」に相当し、ダイオード５３は、「第４ダイオード」に相当し、ツェナーダイオード５４は、「クランプ素子」に相当する。

＜＜放電回路４１＞＞
放電回路４１は、寄生容量Ｃｓが充電される際に、漏洩電流ＩＬがコンデンサＣｅに流れないよう、コンデンサＣｃを放電する回路である。放電回路４１は、コンデンサ６０，ダイオード６１，及びＮＰＮトランジスタ６２，６３を含んで構成される。

コンデンサ６０は、寄生容量Ｃｓと同様に、ノードＮ０の電圧レベルの変化に応じた電流を流す素子である。コンデンサ６０の一端は、ノードＮ０に接続され、他端は、ダイオード６１と、ダイオード接続されたＮＰＮトランジスタ６２と、に接続されている。このため、ノードＮ０がＨレベルになると、コンデンサ６０を介してダイオード接続されたＮＰＮトランジスタ６２に、寄生容量Ｃｓと同様の電流が流れることになる。

図３は、ノードＮ０がＨレベルに変化した際に、電力変換回路１０に流れる電流の経路の一例を説明するための図である。また、図４は、電力変換回路１０の主要は波形の一例を示す図である。まず、図４の時刻ｔ１に、ＮＭＯＳトランジスタ３０がオンし、ＮＭＯＳトランジスタ３１がオフすると、ノードＮ０はＨレベルとなる。この結果、図３に示すように、寄生容量Ｃｓから接地へと一点鎖線に示す電流が流れるとともに、コンデンサ６０を介し、ＮＰＮトランジスタ６２へと、二点鎖線で示す電流が流れる。

ここで、ＮＰＮトランジスタ６２と、ＮＰＮトランジスタ６３とはカレントミラー回路を構成する。したがって、ＮＰＮトランジスタ６３は、ＮＰＮトランジスタ６２に流れる電流に基づいて、コンデンサＣｃを放電する。具体的には、ＮＰＮトランジスタ６３は、ＮＰＮトランジスタ６２に流れる電流に応じた補償電流Ｉｃ（実線）を生成し、コンデンサＣｃからの電荷を吸い込む。この結果、寄生容量Ｃｓから接地へと流れる漏洩電流ＩＬ（一点鎖線）は、補償電流Ｉｃ（ここでは、放電電流）として、コンデンサＣｃを介して、ＮＰＮトランジスタ６３に吸い込まれることになる。

そして、ＮＰＮトランジスタ６２，６３からの電流は、例えば、接地側のラインＬ２、コンデンサＣｄ、電源側のラインＬ１、ＮＭＯＳトランジスタ３０を介してノードＮ０へと循環する。

ここで、本実施形態では、図４の時刻ｔ１の波形の拡大図に示すように、漏洩電流ＩＬ（実線）と、補償電流Ｉｃ（一点鎖線）との大きさ（絶対値）の時間変化が等しくなるよう、コンデンサ６０，Ｃｃの容量値等が定められている。なお、ここでは、電力変換回路１０から、接地へと流れる電流の向きを「正方向」とし、接地から、電力変換回路１０へと流れる電流の向きを「負方向」としている。

したがって、電力変換回路１０においては、ノードＮ０がＨレベルになった際に、漏洩電流ＩＬが、補償電流Ｉｃとして、コンデンサＣｃを介してＮＰＮトランジスタ６３に流れることになる。したがって、漏洩電流ＩＬがコンデンサＣｅに流れることを防ぐことができるため、コンデンサＣｅの電圧Ｖｃｅの変化を抑制できる。なお、図４では、参考波形として、充放電回路３２及びコンデンサＣｃが無い場合の電圧Ｖｃｅの波形を描いている。このように、本実施形態では、ノードＮ０がＨレベルとなる際、コンデンサＣｅに雑音端子電圧が発生することを精度良く抑制できる。

なお、ノードＮ０がＬレベルになると、ダイオード６１がオンするため、コンデンサ６０の電荷は、ダイオード６１、コンデンサ６０、及びノードＮ０を経由する電流により放電される。したがって、コンデンサ６０には、ノードＮ０がＨレベルになる毎に、寄生容量Ｃｓの電流と、波形が相似形となる電流が流れる。

本実施形態のコンデンサ６０は、「第１コンデンサ」に相当し、ダイオード６１は、「第１ダイオード」に相当する。また、コンデンサＣｃは、「第３コンデンサ」に相当し、ＮＰＮトランジスタ６２，６３で構成されるカレントミラー回路は、「第１カレントミラー回路」に相当する。

＜＜充電回路４２＞＞
充電回路４２は、寄生容量Ｃｓが放電される際に、漏洩電流ＩＬがコンデンサＣｅに流れないよう、コンデンサＣｃを充電する回路である。充電回路４２は、コンデンサ７０，ダイオード７１，及びＰＮＰトランジスタ７２，７３を含んで構成される。

コンデンサ７０は、寄生容量Ｃｓと同様に、ノードＮ０の電圧レベルの変化に応じた電流を流す素子である。コンデンサ７０の一端は、ノードＮ０に接続され、他端は、ダイオード７１と、ダイオード接続されたＰＮＰトランジスタ７２と、に接続されている。このため、ノードＮ０がＬレベルになると、コンデンサ７０を介してダイオード接続されたＰＮＰトランジスタ７２に、寄生容量Ｃｓと同様の電流が流れることになる。

図５は、ＮＭＯＳトランジスタ３０がオフし、ＮＭＯＳトランジスタ３１がオンすることによりノードＮ０がＬレベルに変化した際に、電力変換回路１０に流れる電流の経路の一例を説明するための図である。例えば、図４の時刻ｔ２に、ＮＭＯＳトランジスタ３０がオフし、ＮＭＯＳトランジスタ３１がオンすると、ノードＮ０はＬレベルとなる。この結果、図５に示すように、寄生容量ＣｓからノードＮ０（または、ＮＭＯＳトランジスタ３１のドレイン電極）へと一点鎖線に示す電流が流れる。また、この際には、ＰＮＰトランジスタ７２から、コンデンサ７０を介してノードＮ０へと二点鎖線で示す電流が流れる。

ここで、ＰＮＰトランジスタ７２と、ＰＮＰトランジスタ７３とはカレントミラー回路を構成する。したがって、ＰＮＰトランジスタ７３は、ＰＮＰトランジスタ７２に流れる電流に基づいて、コンデンサＣｃを充電する。具体的には、ＰＮＰトランジスタ７３は、ＰＮＰトランジスタ７２に流れる電流に応じた補償電流Ｉｃ（実線）を生成し、コンデンサＣｃへ供給する。この結果、ＰＮＰトランジスタ７３からコンデンサＣｃを介して接地へと流れる補償電流Ｉｃ（ここでは、充電電流）が、寄生容量Ｃｓを介して流れる漏洩電流ＩＬとして供給されることになる。

そして、ノードＮ０への電流は、例えば、ＮＭＯＳトランジスタ３１、接地側のラインＬ２、コンデンサ５２、を介して電源回路４０のラインＬ３へと循環する。なお、上述のように、コンデンサ５２は充電回路４２の充放電電荷に対し、電圧変動を十分に抑制できる容量を有する。このため、コンデンサ５２から、充電回路４２のカレントミラー回路に電流が供給されても、電源回路４０は、安定した電圧Ｖｄｄを生成することができる。

ここで、本実施形態では、図４の時刻ｔ２の波形の拡大図に示すように、漏洩電流ＩＬ（実線）と、補償電流Ｉｃ（一点鎖線）との大きさ（絶対値）の時間変化が等しくなるよう、コンデンサ７０，Ｃｃの容量値等が定められている。したがって、電力変換回路１０においては、ノードＮ０がＬレベルになった際に、補償電流Ｉｃが、漏洩電流ＩＬとして、コンデンサＣｓを介して流れることになる。したがって、漏洩電流ＩＬがコンデンサＣｅに流れることを防ぐことができるため、コンデンサＣｅの電圧Ｖｃｅの変化を抑制できる。このように、本実施形態では、ノードＮ０がＬレベルとなる際、コンデンサＣｅに雑音端子電圧が発生することを精度良く抑制できる。

なお、本実施形態のコンデンサ７０は、「第２コンデンサ」に相当し、ダイオード７１は、「第２ダイオード」に相当する。また、ＰＮＰトランジスタ７２，７３で構成されるカレントミラー回路は、「第２カレントミラー回路」に相当する。

＜＜＜電力変換装置の一例＞＞＞
図６は、電力変換回路１０を含む電力変換装置２００の平面図の一例である。なお、電力変換回路１０と、電力変換装置２００とで同じ符号が付された構成は同じである。電力変換装置２００は、筐体２１０、ヒートシンク２２０、半導体モジュール２３０、及び回路基板２４０を含んで構成される。

筐体２１０は、例えば樹脂で形成され、おもて面に開口を有する略矩形の箱状部材であり、ヒートシンク２２０、半導体モジュール２３０、及び回路基板２４０を収納する。筐体の底面には、例えば銅で形成された金属製のヒートシンク２２０が取り付けられ、ヒートシンク２２０のおもて面には、半導体モジュール２３０が取り付けられている。

半導体モジュール２３０は、ＮＭＯＳトランジスタ３０，３１を内部に含む電子部品であり、おもて面には、端子Ｐ，Ｎ，Ｕが設けられている。なお、端子Ｐは、例えば、ＮＭＯＳトランジスタ３０のドレイン電極と、電源側のラインＬ１に接続される端子であり、端子Ｎは、ＮＭＯＳトランジスタ３１のソース電極と、接地側のラインＬ２に接続される端子である。また、端子Ｕは、ＮＭＯＳトランジスタ３０，３１が接続されたノードＮ０に接続される端子である。

回路基板２４０は、電力変換回路１０のうち、充放電回路３２と、コンデンサＣｃとが実装された矩形状のプリント基板であり、端子Ｕに接続された金属板２５０と、端子Ｎに接続された金属板２５１と、を介して半導体モジュール２３０に固定されている。なお、回路基板２４０には、端子Ｕと、端子Ｎとの夫々に接続される導電パターン（不図示）が形成されている。

また、回路基板２４０のおもて面には、端子Ｕの辺側の領域には、放電回路４１のコンデンサ６０と、充電回路４２のコンデンサ７０と、コンデンサＣｃと、が実装されている。そして、回路基板２４０の中央付近には、コンデンサ６０を除く放電回路４１を構成する部品と、コンデンサ７０を除く充電回路４２を構成する部品と、が実装されている。さらに、回路基板２４０の端子Ｕから遠い辺側の領域には、電源回路４０を構成する部品が実装されている。なお、コンデンサＣｃの一端は、金属製のワイヤ２５２と、端子２５３とを介して、接地として機能するヒートシンク２２０に取り付けられている。

このように、コンデンサ６０，７０を、放電回路４１、充電回路４２のそれぞれのカレントミラー回路より、端子Ｕに近い領域に配置しているため、端子Ｕと、コンデンサ６０，７０との間のインピーダンスを小さくすることができる。したがって、コンデンサ６０，７０に印加される電圧と、ＮＭＯＳトランジスタ３０の寄生容量Ｃｓに印加される電圧とを略等しくなる。このため、電力変換装置２００では、補償電流Ｉｃの波形と、漏洩電流ＩＬの波形とを精度良く一致させることが可能となる。

なお、電力変換装置２００において、端子Ｕは、「第１端子」に相当し、端子Ｎは、「第２端子」に相当し、端子２５３は、「接地端子」に相当する。

＜＜＜電力変換回路１５の一例＞＞＞
図７は、電力変換回路１５の一例を示す図である。電力変換回路１５は、例えば３レベルインバータのＵ相の電圧を生成する際に用いられる回路である。電力変換回路１５は、ラインＬ１，Ｌ２、コンデンサＣｄｐ，Ｃｄｎ，Ｃｅ，Ｃｃ、ＮＭＯＳトランジスタ３５～３８、ダイオードＤ１，Ｄ２、及び充放電回路３９を含んで構成される。なお、図２等に図示した電力変換回路１０と、電力変換回路１５とで同じ符号が付された回路や素子は同じである。このため、ここでは、電力変換回路１０と異なる回路や素子を中心に説明する。

電源側（Ｐ端子側）のラインＬ１と、接地側（Ｎ端子側）のラインＬ２との間には、直列接続されたコンデンサＣｄｐ，Ｃｄｎが設けられている。コンデンサＣｄｐ，Ｃｄｎが接続されたノードは、Ｍ端子（不図示）に接続されるノードであり、例えば、入力電圧Ｖｉｎの半分の電圧（Ｖｉｎ／２）が、電圧Ｖｍとして印加される。

また、ラインＬ１と、ラインＬ２との間には、４つのＮＭＯＳトランジスタ３５～３８が直列に接続されている。そして、本実施形態では、ＮＭＯＳトランジスタ３５のソース電極と、ＮＭＯＳトランジスタ３６のドレイン電極とが接続されたノードＮ１には、ＮＭＯＳトランジスタ３５～３８を含む半導体モジュールの端子Ｕｐ（不図示）が接続される。

また、ＮＭＯＳトランジスタ３６のソース電極と、ＮＭＯＳトランジスタ３７のドレイン電極とが接続されたノードＮ２には、半導体モジュールの端子Ｕ（不図示）が接続される。さらに、ＮＭＯＳトランジスタ３７のソース電極と、ＮＭＯＳトランジスタ３８のドレイン電極とが接続されたノードＮ３には、半導体モジュールの端子Ｕｎ（不図示）が接続される。

また、直列に接続されたダイオードＤ１，Ｄ２は、ノードＮ１と、ノードＮ３との間に接続され、ダイオードＤ１，Ｄ２の接続ノードには、電圧Ｖｍが印加されている。そして、ＮＭＯＳトランジスタ３５～３８が、駆動回路（不図示）に所定のタイミングでオンオフされることにより、３つのレベル（０，Ｖｉｎ／２，Ｖｉｎ）に応じたＵ相の電圧が、ノードＮ１～Ｎ３から出力される。

ところで、ＮＭＯＳトランジスタ３５～３８は、電力変換に用いられるパワートランジスタである。このため、例えば、ＮＭＯＳトランジスタ３６のドレイン電極と、接地との間には、寄生容量Ｃｓ１が発生する。そして、例えば、ＮＭＯＳトランジスタ３５，３６が相補的にスイッチングされ、ノードＮ１の電圧が変化すると、寄生容量Ｃｓ１を介してコンデンサＣｅに漏洩電流ＩＬが流れることになる。

本実施形態では、ＮＭＯＳトランジスタ３７のドレイン電極と、接地との間には、寄生容量Ｃｓ２が発生し、ＮＭＯＳトランジスタ３８のドレイン電極と、接地との間には、寄生容量Ｃｓ３が発生する。このため、上述した漏洩電流ＩＬは、ノードＮ２，Ｎ３の電圧が変化した際にも発生する。そこで、電力変換回路１５には、電力変換回路１０と同様に、漏洩電流ＩＬをキャンセル（または、抑制）するためのコンデンサＣｃ及び充放電回路３９が設けられている。

＜＜コンデンサＣｃ及び充放電回路３９の詳細＞＞
コンデンサＣｃは、補償電流を流すための素子であり、一端が接地されている。充放電回路３９は、漏洩電流ＩＬとは逆向きに流れる補償電流を、コンデンサＣｃを介して流すための回路である。充放電回路３９は、電源回路４０、放電回路４５、及び充電回路４６を含んで構成される。なお、電源回路（ＰＳ）４０は、上述した図２の回路と同じであるため、ここでは詳細な説明は省略する。

＜＜放電回路４５＞＞
放電回路４５は、寄生容量Ｃｓ１～Ｃｓ３の夫々が充電される際に、漏洩電流ＩＬがコンデンサＣｅに流れないよう、コンデンサＣｃを放電する回路である。放電回路４５は、ダイオード６１，ＮＰＮトランジスタ６２，６３、及びコンデンサ６４～６６を含んで構成される。なお、ダイオード６１，ＮＰＮトランジスタ６２，６３は、上述した図２の素子と同じであるため、ここでは詳細な説明は省略する。

コンデンサ６４は、寄生容量Ｃｓ１と同様に、ノードＮ１の電圧レベルの変化に応じた電流を流す素子である。コンデンサ６４の一端は、ノードＮ１に接続され、他端は、ダイオード６１と、ダイオード接続されたＮＰＮトランジスタ６２と、に接続されている。このため、ノードＮ１のレベルが高くなると、コンデンサ６４を介してダイオード接続されたＮＰＮトランジスタ６２に、寄生容量Ｃｓ１と同様の電流が流れることになる。

コンデンサ６５は、寄生容量Ｃｓ２と同様に、ノードＮ２の電圧レベルの変化に応じた電流を流す素子である。コンデンサ６５の一端は、ノードＮ２に接続され、他端は、ダイオード６１と、ダイオード接続されたＮＰＮトランジスタ６２と、に接続されている。このため、ノードＮ２のレベルが高くなると、コンデンサ６５を介してダイオード接続されたＮＰＮトランジスタ６２に、寄生容量Ｃｓ２と同様の電流が流れることになる。

コンデンサ６６は、寄生容量Ｃｓ３と同様に、ノードＮ３の電圧レベルの変化に応じた電流を流す素子である。コンデンサ６６の一端は、ノードＮ３に接続され、他端は、ダイオード６１と、ダイオード接続されたＮＰＮトランジスタ６２と、に接続されている。このため、ノードＮ３のレベルが高くなると、コンデンサ６６を介してダイオード接続されたＮＰＮトランジスタ６２に、寄生容量Ｃｓ３と同様の電流が流れることになる。

このように、本実施形態では、ＮＭＯＳトランジスタ３６～３８の寄生容量Ｃｓ１～Ｃｓ３に流れる漏洩電流ＩＬと同様の電流を生成可能なコンデンサ６４～６６が、ノードＮ１～Ｎ３に接続されている。そして、これらのコンデンサ６４～６６に生成される電流に基づいて、コンデンサＣｃには、漏洩電流ＩＬとは逆向きの補償電流Ｉｃが生成される。したがって、本実施形態では、ノードＮ１～Ｎ３の夫々の電圧レベルが高くなった際、コンデンサＣｅに雑音端子電圧が発生することを精度良く抑制できる。

＜＜充電回路４６＞＞
充電回路４６は、寄生容量Ｃｓ１～Ｃｓ３の夫々が放電される際に、漏洩電流ＩＬがコンデンサＣｅに流れないよう、コンデンサＣｃを充電する回路である。充電回路４６は、ダイオード７１，ＰＮＰトランジスタ７２，７３、及びコンデンサ７４～７６を含んで構成される。なお、ダイオード７１，ＰＮＰトランジスタ７２，７３は、上述した図２の素子と同じであるため、ここでは詳細な説明は省略する。

コンデンサ７４は、寄生容量Ｃｓ１と同様に、ノードＮ１の電圧レベルの変化に応じた電流を流す素子である。コンデンサ７４の一端は、ノードＮ１に接続され、他端は、ダイオード７１と、ダイオード接続されたＰＮＰトランジスタ７２と、に接続されている。このため、ノードＮ１のレベルが低くなると、コンデンサ７４を介してダイオード接続されたＰＮＰトランジスタ７２に、寄生容量Ｃｓ１と同様の電流が流れることになる。

コンデンサ７５は、寄生容量Ｃｓ２と同様に、ノードＮ２の電圧レベルの変化に応じた電流を流す素子である。コンデンサ７５の一端は、ノードＮ２に接続され、他端は、ダイオード７１と、ダイオード接続されたＰＮＰトランジスタ７２と、に接続されている。このため、ノードＮ２のレベルが低くなると、コンデンサ７５を介してダイオード接続されたＰＮＰトランジスタ７２に、寄生容量Ｃｓ２と同様の電流が流れることになる。

コンデンサ７６は、寄生容量Ｃｓ３と同様に、ノードＮ３の電圧レベルの変化に応じた電流を流す素子である。コンデンサ７６の一端は、ノードＮ３に接続され、他端は、ダイオード７１と、ダイオード接続されたＰＮＰトランジスタ７２と、に接続されている。このため、ノードＮ３のレベルが低くなると、コンデンサ７６を介してダイオード接続されたＰＮＰトランジスタ７２に、寄生容量Ｃｓ３と同様の電流が流れることになる。

このように、本実施形態では、ＮＭＯＳトランジスタ３６～３８の寄生容量Ｃｓ１～Ｃｓ３に流れる漏洩電流ＩＬと同様の電流を生成可能なコンデンサ７４～７６が、ノードＮ１～Ｎ３に接続されている。そして、これらのコンデンサ７４～７６に生成される電流に基づいて、コンデンサＣｃには、漏洩電流ＩＬとは逆向きの補償電流Ｉｃが生成される。したがって、本実施形態では、ノードＮ１～Ｎ３の夫々の電圧レベルが低くなった際、コンデンサＣｅに雑音端子電圧が発生することを精度良く抑制できる。

＝＝＝＝まとめ＝＝＝＝
以上、本実施形態の電力変換回路１０，１５について説明した。例えば、電力変換回路１０においては、コンデンサ６０，７０が、ＮＭＯＳトランジスタ３１の対地間の寄生容量Ｃｓが発生するノードＮ０に接続されている。そして、充放電回路３２は、コンデンサ６０，７０に流れる電流に基づいて、漏洩電流ＩＬをキャンセルする補償電流ＩｃをコンデンサＣｃに生成する。したがって、電力変換回路１０は、例えば補助コイル等の電子部品を用いる必要がないため、安価な構成で漏洩電流ＩＬを抑制することができる。

また、ダイオード６１，７１の夫々のアノードはラインＬ２に接続されているため、ダイオード６１，７１は、コンデンサ６０，７０を適切に放電することができる。なお、例えば、ダイオード６１，７１の夫々のアノードは接地しても良い。しかしながら、例えば、電力変換装置２００においてダイオード６１，７１を接地する場合、夫々のアノードを例えば、ワイヤ（不図示）を介してヒートシンク２２０に接続する必要がある。本実施形態では、ダイオード６１，７１の夫々のアノードを回路基板２４０のラインＬ２（つまり、端子Ｎ）に接続された導電パターン（不図示）に接続できるため、ワイヤ等の部品点数を削減できる。

また、例えば、図５に示すように、充電回路４２から出力される補償電流Ｉｃは、コンデンサＣｃ、ＮＭＯＳトランジスタ３１、ラインＬ２、コンデンサ５２、ラインＬ３を介して、ＰＮＰトランジスタ７２，７３のカレントミラー回路へと流れる。このような経路で電流が流れることにより、漏洩電流ＩＬがコンデンサＣｅに流れることを防ぐことができる。

また、例えば、充電回路４２を動作させる電源電圧Ｖｄｄは、例えばラインＬ１，Ｌ２を分圧する分圧回路を用いて生成しても良い。しかしながら、そのような分圧回路を用いると、分圧回路で消費する電力が大きくなってしまう。本実施形態の電源回路４０は、Ｈレベルと、Ｌレベルとの間で変化するノードＮ０の電圧に基づいて、電源電圧Ｖｄｄを生成しているため、消費電力を削減できる。

また、電源回路４０は、ノードＮ０の電圧を分圧するコンデンサ５０，５２と、コンデンサ５２の放電を防止するダイオード５１と、を含んでいる。さらに、コンデンサ５２がスイッチング周期毎に充電されるよう、ノードＮ０がＬレベルになるとコンデンサ５０を放電するダイオード５３を含んでいる。このような構成の電源回路４０を用いることにより、ノードＮ０の電圧に基づいて、安定な電源電圧Ｖｄｄを生成することができる。

また、コンデンサ５０を放電するダイオード５３のアノードは、接地でなく、接地側のラインＬ２に接続されている。このため、例えば、電力変換装置２００において、ワイヤ等の部品点数を削減することができる。

また、電源回路４０には、電源電圧Ｖｄｄがツェナー電圧（例えば、１０Ｖ）より高くならないよう、電源電圧Ｖｄｄをクランプするツェナーダイオード５４が設けられている。したがって、本実施形態では、ＰＮＰトランジスタ７２，７３に高い電圧が印加されることを防ぐことができる。

また、一般に、スイッチング素子を含む装置を動作させた際、漏洩電流が発生し、大きな雑音端子電圧が発生してしまうことがある。このような場合、例えば、図６の電力変換装置２００に示すように、コンデンサＣｃ及び充放電回路３２が実装された回路基板２４０を、半導体モジュール２３０に取り付けても良い。このような回路基板２４０を半導体モジュール２３０に取り付けることにより、確実に漏洩電流はキャンセルされるため、雑音端子電圧の発生を抑制できる。

また、寄生容量Ｃｓと同様の機能を有するコンデンサ６０，７０は、回路基板２４０において、端子Ｕの近くに実装することが好ましい。そのような位置にコンデンサ６０，７０を配置することにより、より高い精度で補償電流Ｉｃと、漏洩電流ＩＬと、を一致させることができる。

なお、本実施形態では、ラインＬ１と、ラインＬ２との間に設けられる電力変換用のスイッチング素子として、ＭＯＳトランジスタが用いられることとしたが、例えば、バイポーラトランジスタ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）であっても良い。また、ＮＭＯＳトランジスタ３０，３１の夫々には、例えば、ドレイン―ソース間、ゲート―ソース間に寄生容量があるが、本実施形態では省略している。

また、充放電回路３２のカレントミラー回路には、バイポーラトランジスタが用いられているが、例えばＭＯＳトランジスタを用いても良い。

上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。また、本発明は、その趣旨を逸脱することなく、変更や改良され得るとともに、本発明にはその等価物が含まれるのはいうまでもない。

１０，１５ 電力変換回路
３０，３１，３５～３８ ＮＭＯＳトランジスタ
３２，３９ 充放電回路
４０ 電源回路
４１ 放電回路
４２ 充電回路
５０，５２，６０，６５，６６，７０，７５，７６，Ｃｄ，Ｃｄｐ，Ｃｄｎ，Ｃｅ，Ｃｃ，Ｃｓ，Ｃｓ１～Ｃｓ３ コンデンサ
５１，５３，６１，７１，Ｄ１，Ｄ２ ダイオード
５４ ツェナーダイオード
６２，６３ ＮＰＮトランジスタ
７２，７３ ＰＮＰトランジスタ
２００ 電力変換装置
２１０ 筐体
２２０ ヒートシンク
２３０ 半導体モジュール
２４０ 回路基板
２５０，２５１ 金属板
２５２ ワイヤ
２５３，Ｕ，Ｎ，Ｐ 端子
Ｌ１～Ｌ３ ライン
Ｎ０～Ｎ３ ノード

Claims (9)

1. 電源側の第１ラインと、接地側の第２ラインと、の間に設けられた前記電源側の第１スイッチング素子及び前記接地側の第２スイッチング素子の前記第２スイッチング素子の出力側のノードに接続される第１コンデンサと、
   前記第１コンデンサにカソードが接続される第１ダイオードと、
   前記ノードに接続される第２コンデンサと、
   前記第２コンデンサにカソードが接続される第２ダイオードと、
   前記第１スイッチング素子がオンし、前記第２スイッチング素子がオフする際の前記第１コンデンサの電流に基づいて、接地された第３コンデンサを放電する第１カレントミラー回路と、
   前記第１スイッチング素子がオフし、前記第２スイッチング素子がオンする際の前記第２コンデンサの電流に基づいて、前記第３コンデンサを充電する第２カレントミラー回路と、
   を備え、
   前記第１カレントミラー回路は、前記第１コンデンサを介して流れる電流が供給されることにより動作し、前記第３コンデンサを放電し、
   前記第２カレントミラー回路は、前記第２コンデンサを介して流れる電流が出力されることにより動作し、前記第３コンデンサを充電する、
   電子回路。
2. 請求項１に記載の電子回路であって、
   前記第１ダイオードのアノードは、前記第２ラインに接続され、
   前記第２ダイオードのアノードは、前記第２ラインに接続される、
   電子回路。
3. 請求項１または請求項２に記載の電子回路であって、
   前記第２カレントミラー回路の電源電圧が印加される第３ラインに一端が接続され、前記第２ラインに他端が接続される第４コンデンサを備える、
   電子回路。
4. 請求項３に記載の電子回路であって、
   前記ノードの電圧に基づいて、前記電源電圧を生成する電源回路を備える、
   電子回路。
5. 請求項４に記載の電子回路であって、
   前記電源回路は、
   前記第４コンデンサと、
   前記ノードに接続される第５コンデンサと、
   前記第５コンデンサにアノードが接続され、前記第４コンデンサにカソードが接続される第３ダイオードと、
   前記第５コンデンサにカソードが接続される第４ダイオードと、
   を含む電子回路。
6. 請求項５に記載の電子回路であって、
   前記第４ダイオードのアノードは、前記第２ラインに接続される、
   電子回路。
7. 請求項５または請求項６に記載の電子回路であって、
   前記電源回路は、
   前記電源電圧が所定電圧より高くならないよう、前記電源電圧をクランプするクランプ素子をさらに含む、
   電子回路。
8. 請求項１～請求項７の何れか一項に記載の電子回路と、
   前記第１及び第２スイッチング素子を含む半導体モジュールと、
   接地される接地端子と、
   を備える電力変換装置。
9. 請求項８に記載の電力変換装置は、
   前記電子回路が実装された回路基板を備え、
   前記半導体モジュールは、前記ノードに接続された第１端子と、前記第２ラインに接続された第２端子と、を有し、
   前記回路基板において、前記第１及び第２コンデンサは、前記第１及び第２カレントミラー回路を構成する素子より前記第１端子側に設けられる、
   電力変換装置。

Images