JP7600848B2

JP7600848B2 - 半導体装置

Info

Publication number: JP7600848B2
Application number: JP2021075293A
Authority: JP
Inventors: 浩一村上
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2021-04-27
Filing date: 2021-04-27
Publication date: 2024-12-17
Anticipated expiration: 2041-04-27
Also published as: US20230420453A1; JP2022169322A; WO2022230216A1; CN117203777A

Description

本明細書に開示の技術は、半導体装置に関する。

特許文献１に、絶縁ゲートバイポーラトランジスタ（以下、ＩＧＢＴ（insulated gate bipolar transistor）という場合がある。）とダイオードを有する半導体装置が開示されている。この半導体装置の半導体基板は、ＩＧＢＴ範囲とダイオード範囲を有している。半導体基板の下面には下部電極が設けられている。ＩＧＢＴ範囲内には、下部電極に接するｐ型のコレクタ領域が設けられている。ダイオード範囲内には、下部電極に接するｎ型のカソード領域が設けられている。コレクタ領域とカソード領域は隣接している。コレクタ領域とカソード領域上には、ｎ型のバッファ層及びドリフト層が設けられている。ＩＧＢＴ範囲の上部に、ｐ型のボディ領域とｎ型のソース領域が設けられている。ボディ領域は、ゲート絶縁膜を介してゲート電極に対向している。ダイオード範囲の上部に、ｐ型のアノード領域が設けられている。ＩＧＢＴ範囲内にＩＧＢＴが形成されており、ダイオード範囲内にダイオードが形成されている。ＩＧＢＴが動作する場合には、上部電極がエミッタ電極として機能し、下部電極がコレクタ電極として機能する。ダイオードが動作する場合には、上部電極がアノード電極として機能し、下部電極がカソード電極として機能する。

特開２０１４－１３２６２０号公報

特許文献１の半導体装置では、上部電極の電位が下部電極の電位よりも高くなると、ダイオードがオンする。すなわち、ダイオード範囲内において、アノード領域からカソード領域に向かって電流が流れる。このときに、ＩＧＢＴ範囲内のボディ領域からダイオード範囲内のカソード領域に向かってホールが流れる。すなわち、ＩＧＢＴ範囲とダイオード範囲の境界を跨ってホールが流れる。その後、半導体装置への印加電圧が反転すると、ドリフト領域内に存在するホールが逆流して上部電極へ排出される。これによって、逆回復損失が発生する。このとき、ＩＧＢＴ範囲とダイオード範囲の境界近傍のドリフト領域内に存在するホールも逆流して上部電極へ排出される。このように、ＩＧＢＴ範囲とダイオード範囲の境界でホールが逆流すると、高い逆回復損失が生じる。したがって、本明細書では、ＩＧＢＴ範囲とダイオード範囲の境界におけるホールの逆流を抑制する技術を提案する。

本明細書が開示する半導体装置は、半導体基板と、前記半導体基板の下面に接する下部電極と、ゲート絶縁膜と、ゲート電極、を有する。前記半導体基板が、前記下部電極に接するｐ型のコレクタ領域と、前記コレクタ領域に隣接する位置で前記下部電極に接するｎ型のカソード領域、を有する。前記半導体基板が、前記半導体基板の厚み方向に沿って見たときに前記コレクタ領域と重複する絶縁ゲートバイポーラトランジスタ範囲と、前記半導体基板の厚み方向に沿って見たときに前記カソード領域と重複するダイオード範囲、を有する。前記半導体基板が、バッファ領域と、ドリフト領域と、ボディ領域と、ソース領域と、アノード領域と、電流制限領域を有する。前記バッファ領域は、前記絶縁ゲートバイポーラトランジスタ範囲と前記ダイオード範囲に跨って分布しており、前記コレクタ領域の上面と前記カソード領域の上面に接しており、前記カソード領域よりもｎ型不純物濃度が低いｎ型領域である。前記ドリフト領域は、前記絶縁ゲートバイポーラトランジスタ範囲と前記ダイオード範囲に跨って分布しており、前記バッファ領域の上面に接しており、前記バッファ領域よりもｎ型不純物濃度が低いｎ型領域である。前記ボディ領域は、前記絶縁ゲートバイポーラトランジスタ範囲内に配置されており、前記ドリフト領域に接しているｐ型領域である。前記ソース領域は、前記絶縁ゲートバイポーラトランジスタ範囲内に配置されており、前記ボディ領域によって前記ドリフト領域から分離されているｎ型領域である。前記アノード領域は、前記ダイオード範囲内に配置されており、前記ドリフト領域に接しているｐ型領域である。前記電流制限領域は、前記コレクタ領域と前記カソード領域の境界の上部に配置されており、前記バッファ領域の上面に接しており、前記ドリフト領域に接しており、前記バッファ領域と前記ドリフト領域によって構成されるｎ型領域内でフローティングしているｐ型領域である。前記ゲート電極が、前記ゲート絶縁膜を介して前記ボディ領域に対向している。

この半導体装置では、ｐ型の電流制限領域が、バッファ領域とドリフト領域によって構成されるｎ型領域内でフローティングしている。このため、ダイオードがオンしているときに、ホールがドリフト領域から電流制限領域に流入できない。電流制限領域がコレクタ領域とカソード領域の境界の上部に配置されているので、コレクタ領域とカソード領域の境界近傍においてドリフト領域からカソード領域にホールが流入することが抑制される。すなわち、ダイオードがオンしている状態において、ＩＧＢＴ範囲とダイオード範囲の境界にホールが流れることが抑制される。したがって、その後に半導体装置への印加電圧が反転した場合に、ＩＧＢＴ範囲とダイオード範囲の境界おいてホールが逆流することが抑制される。したがって、この半導体装置では、逆回復損失が抑制される。

半導体装置１０の断面図。比較例の半導体装置の断面図。幅Ｌ１と逆回復損失Ｅｒｒと順電圧ＶＦＰの関係を示すグラフ。変形例１の半導体装置の断面図。変形例２の半導体装置の断面図。参考例１の半導体装置の断面図。参考例２の半導体装置の断面図。参考例３の半導体装置の断面図。

本明細書が開示する一例の半導体装置では、前記電流制限領域の側面に前記ドリフト領域が接していてもよい。

本明細書が開示する一例の半導体装置では、前記バッファ領域と前記ドリフト領域によって構成される前記ｎ型領域内でフローティングしているｐ型の領域が、前記電流制限領域以外に存在しなくてもよい。

本明細書が開示する一例の半導体装置では、前記コレクタ領域と前記カソード領域の前記境界から前記カソード領域の上部の前記電流制限領域の側面までの前記半導体基板の前記下面に沿う方向における距離が２０μｍ以上であってもよい。

この構成によれば、逆回復損失を効果的に抑制することができる。

図１に示す実施形態の半導体装置１０は、半導体基板１２を有している。半導体基板１２の下面１２ｂは、下部電極１８によって覆われている。半導体基板１２の内部であって下部電極１８に接する範囲内に、ｐ型のコレクタ領域３２とｎ型のカソード領域５２が設けられている。以下では、半導体基板１２のうち、半導体基板１２の厚み方向に沿って見たときにコレクタ領域３２と重複する範囲を、絶縁ゲートバイポーラトランジスタ範囲３０（すなわち、ＩＧＢＴ範囲３０）という。また、半導体基板１２のうち、半導体基板１２の厚み方向に沿って見たときにカソード領域５２と重複する範囲をダイオード範囲５０という。

半導体基板１２の上面１２ａは、層間絶縁膜１４によって覆われている。層間絶縁膜１４は、ＩＧＢＴ範囲３０とダイオード範囲５０に跨る範囲で上面１２ａを覆っている。層間絶縁膜１４の上面は、上部電極１６によって覆われている。上部電極１６は、ＩＧＢＴ範囲３０とダイオード範囲５０に跨る範囲で層間絶縁膜１４の上面を覆っている。層間絶縁膜１４には、複数のコンタクトホール１４ａが設けられている。ＩＧＢＴ範囲３０とダイオード範囲５０のそれぞれに、複数のコンタクトホール１４ａが設けられている。上部電極１６は、コンタクトホール１４ａ内に配置された埋め込み金属層１６ａと、層間絶縁膜１４上に配置された表層金属層１６ｂを有している。各埋め込み金属層１６ａは、主にタングステンにより構成されている。表層金属層１６ｂは、主にアルミニウムにより構成されている。上部電極１６は、各コンタクトホール１４ａ内で半導体基板１２の上面１２ａに接している。

半導体基板１２の上面１２ａには、複数のトレンチ２０が設けられている。各トレンチ２０は、略平行に伸びている。ＩＧＢＴ範囲３０とダイオード範囲５０のそれぞれに、複数のトレンチ２０が設けられている。各トレンチ２０の内面は、ゲート絶縁膜２２によって覆われている。各トレンチ２０内に、ゲート電極２４が設けられている。各ゲート電極２４は、ゲート絶縁膜２２によって半導体基板１２から絶縁されている。各ゲート電極２４の上面は、層間絶縁膜１４によって覆われている。各ゲート電極２４は、層間絶縁膜１４によって上部電極１６から絶縁されている。

コレクタ領域３２は、高いｐ型不純物濃度を有するｐ型領域である。上述したように、コレクタ領域３２は、ＩＧＢＴ範囲３０内で下部電極１８に接している。コレクタ領域３２は、下部電極１８にオーミック接触している。

カソード領域５２は、高いｎ型不純物濃度を有するｎ型領域である。上述したように、カソード領域５２は、ダイオード範囲５０内で下部電極１８に接している。より詳細には、カソード領域５２は、コレクタ領域３２に隣接する範囲で下部電極１８に接している。カソード領域５２は、下部電極１８にオーミック接触している。コレクタ領域３２とカソード領域５２の間の境界６０は、ＩＧＢＴ範囲３０とダイオード範囲５０の境界と一致している。

半導体基板１２は、バッファ領域３４、ドリフト領域３６、電流制限領域３８、上部ｐ型領域４０、及び、複数のエミッタ領域４２を有している。

バッファ領域３４は、カソード領域５２よりもｎ型不純物濃度が低いｎ型領域である。バッファ領域３４は、ＩＧＢＴ範囲３０からダイオード範囲５０まで分布している。バッファ領域３４は、コレクタ領域３２の上面とカソード領域５２の上面に接している。

ドリフト領域３６は、バッファ領域３４よりもｎ型不純物濃度が低いｎ型領域である。ドリフト領域３６は、ＩＧＢＴ範囲３０からダイオード範囲５０まで分布している。ドリフト領域３６は、ＩＧＢＴ範囲３０内及びダイオード範囲５０内において、バッファ領域３４の上面に接している。

電流制限領域３８は、バッファ領域３４とドリフト領域３６によって構成されるｎ型領域３５内に配置されている。電流制限領域３８の周囲全体は、ｎ型領域３５によって囲まれている。したがって、電流制限領域３８は、ｎ型領域３５内でフローティングしている。ｎ型領域３５内には、電流制限領域３８以外に、フローティングしているｐ型領域が存在しない。電流制限領域３８は、コレクタ領域３２とカソード領域５２の境界６０の上部に配置されている。すなわち、電流制限領域３８は、ＩＧＢＴ範囲３０とダイオード範囲５０に跨って分布している。電流制限領域３８は、バッファ領域３４の上面に接している。ドリフト領域３６は、電流制限領域３８の上面に接している。すなわち、境界６０の上部において、バッファ領域３４上に電流制限領域３８が配置されており、電流制限領域３８上にドリフト領域３６が配置されている。電流制限領域３８の側面には、ドリフト領域３６が接している。電流制限領域３８は、ＩＧＢＴ範囲３０内よりもダイオード範囲５０内に広く分布している。すなわち、半導体基板１２の下面１２ｂに平行であって境界６０に直交する方向において、境界６０からカソード領域５２上の電流制限領域３８の端部（すなわち、側面）までの距離（以下、幅Ｌ１という）は、境界６０からコレクタ領域３２上の電流制限領域３８の端部（すなわち、側面）までの距離（以下、幅Ｌ２という）よりも長い。幅Ｌ１は、２０μｍよりも長い。

各エミッタ領域４２は、ｎ型領域であり、半導体基板１２の上面１２ａの一部を含む範囲に配置されている。各エミッタ領域４２は、対応するコンタクトホール１４ａ内の上部電極１６にオーミック接触している。各エミッタ領域４２は、対応するトレンチ２０の側面においてゲート絶縁膜２２に接している。本実施形態では、ＩＧＢＴ範囲３０内とダイオード範囲５０内のそれぞれに複数のエミッタ領域４２が設けられている。但し、他の実施形態では、ダイオード範囲５０内にエミッタ領域４２が設けられていなくてもよい。

上部ｐ型領域４０は、半導体基板１２の上面１２ａの一部を含む範囲に配置されている。上部ｐ型領域４０は、ＩＧＢＴ範囲３０からダイオード範囲５０まで分布している。以下では、ＩＧＢＴ範囲３０内の上部ｐ型領域４０をボディ領域４４といい、ダイオード範囲５０内の上部ｐ型領域４０をアノード領域５４という。

ボディ領域４４は、ＩＧＢＴ範囲３０内において、エミッタ領域４２の側方からエミッタ領域４２の下側まで分布しており、各エミッタ領域４２をドリフト領域３６から分離している。ボディ領域４４は、複数のコンタクト領域４４ａと低濃度領域４４ｂを有している。各コンタクト領域４４ａのｐ型不純物濃度は、低濃度領域４４ｂのｐ型不純物濃度よりも高い。各コンタクト領域４４ａは、エミッタ領域４２の側方であって、半導体基板１２の上面１２ａの一部を含む範囲に配置されている。各コンタクト領域４４ａは、対応するコンタクトホール１４ａ内の上部電極１６にオーミック接触している。低濃度領域４４ｂは、コンタクト領域４４ａ及びエミッタ領域４２の下側に配置されている。低濃度領域４４ｂは、エミッタ領域４２の下側でゲート絶縁膜２２に接している。低濃度領域４４ｂは、ドリフト領域３６の上面に接している。

アノード領域５４は、ダイオード範囲５０内において、エミッタ領域４２の側方からエミッタ領域４２の下側まで分布しており、各エミッタ領域４２をドリフト領域３６から分離している。アノード領域５４は、複数のコンタクト領域５４ａと低濃度領域５４ｂを有している。各コンタクト領域５４ａのｐ型不純物濃度は、低濃度領域５４ｂのｐ型不純物濃度よりも高い。各コンタクト領域５４ａは、エミッタ領域４２の側方であって、半導体基板１２の上面１２ａの一部を含む範囲に配置されている。各コンタクト領域５４ａは、対応するコンタクトホール１４ａ内の上部電極１６にオーミック接触している。低濃度領域５４ｂは、コンタクト領域５４ａ及びエミッタ領域４２の下側に配置されている。低濃度領域５４ｂは、エミッタ領域４２の下側でゲート絶縁膜２２に接している。低濃度領域５４ｂは、ドリフト領域３６の上面に接している。

ドリフト領域３６は、低濃度領域４４ｂ及び５４ｂの下側でゲート絶縁膜２２に接している。

ＩＧＢＴ範囲３０内には、エミッタ領域４２、ボディ領域４４、ドリフト領域３６、バッファ領域３４、コレクタ領域３２、ゲート電極２４、及び、ゲート絶縁膜２２等によって、ＩＧＢＴが形成されている。ＩＧＢＴを動作させるときには、下部電極１８に上部電極１６よりも高い電位を印加する。ゲート電極２４にゲート閾値以上の電位を印加すると、ボディ領域４４の低濃度領域４４ｂにチャネルが形成され、チャネルによってエミッタ領域４２とドリフト領域３６が接続される。これによって、ＩＧＢＴがオンし、下部電極１８から上部電極１６へ向かって電流が流れる。

ダイオード範囲５０内には、アノード領域５４、ドリフト領域３６、バッファ領域３４、及び、カソード領域５２によってＰＩＮ型のダイオードが形成されている。上部電極１６に下部電極１８よりも高い電位を印加すると、ダイオードがオンし、上部電極１６から下部電極１８へ電流が流れる。

ダイオード範囲５０内のダイオードの動作について、詳細に説明する。上部電極１６に下部電極１８よりも高い電位を印加すると、図１の矢印１００に示すように、アノード領域５４（すなわち、コンタクト領域５４ａと低濃度領域５４ｂ）からドリフト領域３６へホールが流入する。矢印１００に示すように、アノード領域５４からドリフト領域３６へ流入したホールは、バッファ領域３４を介してカソード領域５２へ流れる。また、この状態では、カソード領域５２からバッファ領域３４とドリフト領域３６を介してアノード領域５４へ電子が流れる。すなわち、矢印１００の逆向きに電子が流れる。このようにホール及び電子が流れるので、ダイオード範囲５０内に上部電極１６から下部電極１８に向かって電流が流れる。その後、上部電極１６の電位が下部電極１８の電位よりも低くなると、ダイオードが逆回復動作を行う。すなわち、ドリフト領域３６内に存在するホールが、アノード領域５４を介して上部電極１６へ排出される。このため、ダイオードに瞬間的に逆方向に電流（いわゆる、逆回復電流）が流れる。このように逆回復電流が流れることで、ダイオードで逆回復損失Ｅｒｒが発生する。

また、図２は、比較例の半導体装置を示している。比較例の半導体装置は、電流制限領域３８を有していない点で、図１に示す実施形態の半導体装置とは異なる。比較例の半導体装置でも、実施例１の半導体装置と同様に、ダイオードのオン状態において矢印１００に示すようにダイオード範囲５０内にホールが流れる。また、比較例の半導体装置では、図２の矢印１０２に示すように、ダイオードがオンしているときに、ＩＧＢＴ範囲３０とダイオード範囲５０の境界にホールが流れる。すなわち、ダイオードがオンしているときに、ＩＧＢＴ範囲３０とダイオード範囲５０の境界近傍のボディ領域４４からドリフト領域３６へホールが流入する。矢印１０２に示すように、ボディ領域４４からドリフト領域３６へ流入したホールは、バッファ領域３４を介して、境界６０近傍のカソード領域５２へ流入する。このように、電流制限領域３８が存在しないと、ＩＧＢＴ範囲３０内のボディ領域４４からダイオード範囲５０内のカソード領域５２へホールが流れる。その後、上部電極１６の電位が下部電極１８の電位よりも低くなると、ダイオードが逆回復動作を行う。比較例の半導体装置の逆回復動作でも、実施例の半導体装置１０の逆回復動作と同様に、ダイオード範囲５０内に逆回復電流が流れる。また、比較例の半導体装置では、ＩＧＢＴ範囲３０とダイオード範囲５０の境界近傍のドリフト領域３６内に存在するホール（すなわち、矢印１０２に示す経路上に存在するホール）が、ボディ領域４４を介して上部電極１６へ流れる。すなわち、比較例の半導体装置では、ダイオード範囲５０内だけでなく、ＩＧＢＴ範囲３０とダイオード範囲５０の境界にも逆回復電流が流れる。このため、比較例の半導体装置では、逆回復損失Ｅｒｒが生じやすい。

これに対し、図１に示す実施形態の半導体装置１０では、コレクタ領域３２とカソード領域５２の境界６０の上部に、ｐ型の電流制限領域３８が設けられている。したがって、ダイオードがオンしているときに、電流制限領域３８とドリフト領域３６の界面のｐｎ接合が障壁となり、ドリフト領域３６から電流制限領域３８にホールが流入することが防止される。すなわち、実施形態の半導体装置１０では、矢印１０２に示すホールの流れ（すなわち、ＩＧＢＴ範囲３０とダイオード範囲５０の境界におけるホールの流れ）が、電流制限領域３８によって防止される。このため、ダイオードがオンしているときに、ＩＧＢＴ範囲３０とダイオード範囲５０の境界近傍のドリフト領域３６内に存在するホールが極めて少ない。したがって、逆回復動作において、ＩＧＢＴ範囲３０とダイオード範囲５０の境界に流れる逆回復電流が極めて小さい。したがって、実施形態の半導体装置１０では、逆回復損失Ｅｒｒが生じ難い。

図３は、電流制限領域３８のダイオード範囲５０内における幅Ｌ１及び電流制限領域３８のｐ型不純物濃度Ｎｐが異なる半導体装置のサンプルを作成し、各サンプルについてダイオードの順電圧ＶＦＰと逆回復損失Ｅｒｒを測定した結果を示している。図３に示すように、ｐ型不純物濃度Ｎｐが何れであっても、電流制限領域３８の幅Ｌ１が広いほど、逆回復損失Ｅｒｒが少なくなる。これは、電流制限領域３８の幅Ｌ１が広いほど、図１、２の矢印１０２に示すホールの流れが抑制されるためであると考えられる。また、図３に示すように、ｐ型不純物濃度Ｎｐが何れであっても、電流制限領域３８の幅Ｌ１が広いほど、ダイオードの順電圧ＶＦＰが高くなる。これは、電流制限領域３８の幅Ｌ１が広いほど、ダイオード範囲５０内で電流が流れる範囲が狭くなるためであると考えられる。図３から明らかなように、幅Ｌ１を１０μｍから２０μｍに増加させたときの逆回復損失Ｅｒｒの減少量は、幅Ｌ１を０μｍから１０μｍに増加させたときの逆回復損失Ｅｒｒの減少量、及び、幅Ｌ１を２０μｍから３０μｍに増加させたときの逆回復損失Ｅｒｒの減少量のいずれよりも大きい。このように、幅Ｌ１を２０μｍ以上とすることで、逆回復損失Ｅｒｒをより効果的に抑制できる。

以上に説明したように、コレクタ領域３２とカソード領域５２の境界６０の上部に電流制限領域３８を有する実施形態の半導体装置１０によれば、ダイオードの逆回復損失Ｅｒｒを抑制することができる。

なお、他の実施形態では、図４に示すように、上部ｐ型領域４０を上下に分割するｎ型領域４１が設けられていてもよい。ｎ型領域４１によって、低濃度領域４４ｂが、ｎ型領域４１の上側に位置する第１低濃度領域４４ｂ－１と、ｎ型領域４１の下側に位置する第２低濃度領域４４ｂ－２に分割されている。また、ｎ型領域４１によって、低濃度領域５４ｂが、ｎ型領域４１の上側に位置する第１低濃度領域５４ｂ－１と、ｎ型領域４１の下側に位置する第２低濃度領域５４ｂ－２に分割されている。このような構成でも、ｎ型領域４１のｎ型不純物濃度を調整することで、第１低濃度領域４４ｂ－１と第２低濃度領域４４ｂ－２の間、及び、第１低濃度領域５４ｂ－１と第２低濃度領域５４ｂ－２の間に電流を流すことができる。したがって、第１低濃度領域４４ｂ－１と第２低濃度領域４４ｂ－２がボディ領域４４として機能し、第１低濃度領域５４ｂ－１と第２低濃度領域５４ｂ－２がアノード領域５４として機能することができる。

また、他の実施形態では、図５に示すように、電流制限領域３８の側面にバッファ領域３４が接していてもよい。この構成でも、電流制限領域３８によって逆回復損失Ｅｒｒを抑制できる。

以下に、参考例１～３として、電流制限領域３８以外によって境界部の逆回復電流を抑制する構成について説明する。すなわち、参考例１～３の半導体装置は、電流制限領域３８を有さない。

（参考例１）
図６に示す参考例１の半導体装置では、ＩＧＢＴ範囲３０内の表層金属層１６ｂうちのダイオード範囲５０に隣接する部分１６ｂ－２が、その他の部分１６ｂ－１よりも抵抗率が高い金属により構成されている。より詳細には、部分１６ｂ－１がアルミニウムにより構成されており、部分１６ｂ－２がアルミニウムよりも抵抗率が高い金属により構成されている。したがって、ダイオードがオンしているときに、図６の矢印１０２に示す経路（すなわち、ＩＧＢＴ範囲３０とダイオード範囲５０の境界）にホールが流れることが抑制される。したがって、ダイオードの逆回復動作において、ＩＧＢＴ範囲３０とダイオード範囲５０の境界に逆回復電流が流れることが抑制される。したがって、逆回復損失Ｅｒｒを抑制することができる。

（参考例２）
図７に示す参考例２の半導体装置では、バッファ領域３４が、高濃度領域３４ａと低濃度領域３４ｂを有している。低濃度領域３４ｂのｎ型不純物濃度は、高濃度領域３４ａのｎ型不純物濃度よりも低い。低濃度領域３４ｂは、ダイオード範囲５０内であって、コレクタ領域３２とカソード領域５２の境界６０に隣接する位置に配置されている。高濃度領域３４ａは、ＩＧＢＴ範囲３０内のバッファ領域３４の全体と、ダイオード範囲５０内のバッファ領域３４の境界６０近傍以外の部分を構成している。低濃度領域３４ｂのｎ型不純物濃度が高濃度領域３４ａのｎ型不純物濃度よりも低いので、低濃度領域３４ｂの抵抗率は高濃度領域３４ａの抵抗率よりも低い。したがって、ダイオードがオンしているときに、図７の矢印１０２に示す経路（すなわち、ＩＧＢＴ範囲３０とダイオード範囲５０の境界）にホールが流れることが抑制される。したがって、ダイオードの逆回復動作において、ＩＧＢＴ範囲３０とダイオード範囲５０の境界に逆回復電流が流れることが抑制される。したがって、逆回復損失Ｅｒｒを抑制することができる。

（参考例３）
図８に示す参考例３の半導体装置では、ＩＧＢＴ範囲３０内のうちのＩＧＢＴ範囲３０とダイオード範囲５０の境界に隣接する範囲３０ｘにおいて、その他の範囲よりもトレンチ２０の間の間隔が狭い。このため、範囲３０ｘ内において、トレンチ２０に挟まれた部分のボディ領域４４の幅が狭い。このため、ダイオードがオンしているときに、範囲３０ｘ内のボディ領域４４からドリフト領域３６にホールが流入し難い。また、範囲３０ｘ内においてコンタクトホール１４ａの幅が細いことによっても、範囲３０ｘ内のボディ領域４４からドリフト領域３６にホールが流入することが抑制される。したがって、ダイオードがオンしているときに、図８の矢印１０２に示す経路（すなわち、ＩＧＢＴ範囲３０とダイオード範囲５０の境界）にホールが流れることが抑制される。したがって、ダイオードの逆回復動作において、ＩＧＢＴ範囲３０とダイオード範囲５０の境界に逆回復電流が流れることが抑制される。したがって、逆回復損失Ｅｒｒを抑制することができる。

以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。

１０：半導体装置
１２：半導体基板
１４：層間絶縁膜
１６：上部電極
１８：下部電極
２０：トレンチ
２２：ゲート絶縁膜
２４：ゲート電極
３０：ＩＧＢＴ範囲
３２：コレクタ領域
３４：バッファ領域
３６：ドリフト領域
３８：電流制限領域
４２：エミッタ領域
４４：ボディ領域
５０：ダイオード範囲
５２：カソード領域
５４：アノード領域
６０：境界

Claims

半導体装置であって、
半導体基板と、
前記半導体基板の下面に接する下部電極と、
ゲート絶縁膜と、
ゲート電極、
を有し、
前記半導体基板が、
前記下部電極に接するｐ型のコレクタ領域と、
前記コレクタ領域に隣接する位置で前記下部電極に接するｎ型のカソード領域、
を有し、
前記半導体基板が、
前記半導体基板の厚み方向に沿って見たときに前記コレクタ領域と重複する絶縁ゲートバイポーラトランジスタ範囲と、
前記半導体基板の厚み方向に沿って見たときに前記カソード領域と重複するダイオード範囲、
を有し、
前記半導体基板が、
前記絶縁ゲートバイポーラトランジスタ範囲と前記ダイオード範囲に跨って分布しており、前記コレクタ領域の上面と前記カソード領域の上面に接しており、前記カソード領域よりもｎ型不純物濃度が低いｎ型のバッファ領域と、
前記絶縁ゲートバイポーラトランジスタ範囲と前記ダイオード範囲に跨って分布しており、前記バッファ領域の上面に接しており、前記バッファ領域よりもｎ型不純物濃度が低いｎ型のドリフト領域と、
前記絶縁ゲートバイポーラトランジスタ範囲内に配置されており、前記ドリフト領域に接しているｐ型のボディ領域と、
前記絶縁ゲートバイポーラトランジスタ範囲内に配置されており、前記ボディ領域によって前記ドリフト領域から分離されているｎ型のソース領域と、
前記ダイオード範囲内に配置されており、前記ドリフト領域に接しているｐ型のアノード領域と、
前記コレクタ領域と前記カソード領域の境界の上部に配置されており、前記バッファ領域の上面に接しており、前記ドリフト領域に接しており、前記バッファ領域と前記ドリフト領域によって構成されるｎ型領域内でフローティングしているｐ型の電流制限領域、
を有し、
前記ゲート電極が、前記ゲート絶縁膜を介して前記ボディ領域に対向している、
半導体装置。
前記電流制限領域の側面に前記ドリフト領域が接している、請求項１に記載の半導体装置。
前記バッファ領域と前記ドリフト領域によって構成される前記ｎ型領域内でフローティングしているｐ型の領域が、前記電流制限領域以外に存在しない、請求項１または２に記載の半導体装置。
前記コレクタ領域と前記カソード領域の前記境界から前記カソード領域の上部の前記電流制限領域の側面までの前記半導体基板の前記下面に沿う方向における距離が２０μｍ以上である、請求項１～３のいずれか一項に記載の半導体装置。