JP7601335B2 - 駆動基板及びその製作方法、表示装置 - Google Patents

駆動基板及びその製作方法、表示装置 Download PDF

Info

Publication number
JP7601335B2
JP7601335B2 JP2021572618A JP2021572618A JP7601335B2 JP 7601335 B2 JP7601335 B2 JP 7601335B2 JP 2021572618 A JP2021572618 A JP 2021572618A JP 2021572618 A JP2021572618 A JP 2021572618A JP 7601335 B2 JP7601335 B2 JP 7601335B2
Authority
JP
Japan
Prior art keywords
layer
metal layer
pattern
driving
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021572618A
Other languages
English (en)
Other versions
JP2023533880A (ja
Inventor
占鋒 曹
英偉 劉
珂 王
鼕ニ 劉
明花 玄
廣才 袁
蕾 陳
學 董
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2023533880A publication Critical patent/JP2023533880A/ja
Application granted granted Critical
Publication of JP7601335B2 publication Critical patent/JP7601335B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/03—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays
    • G09G3/035—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays for flexible display surfaces
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0212—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or coating of substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2380/00—Specific applications
    • G09G2380/02—Flexible displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0364—Manufacture or treatment of packages of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

本開示は、表示技術分野に係り、特に駆動基板及びその製作方法、表示装置に係る。
Ｍｉｃｒｏ－ＬＥＤ（マイクロ発光ダイオード）表示技術は、従来のＬＥＤ（発光ダイオード）のサイズを１００ｕｍ以下に縮小させ、これを巨大転写技術によって駆動基板に転写することによって、様々な異なるサイズのＭｉｃｒｏ－ＬＥＤディスプレイを形成する。Ｍｉｃｒｏ－ＬＥＤは、自発光高輝度、高コントラスト、超高解像度と色飽和度、長寿命、応答速度が速く、省エネルギー、環境への適応が広い等の多くとの利点を有し、各分野においても、良好な応用が期待されている。
本開示の実施例は、駆動基板の製作におけるパターニング工程の回数を減らすことができる駆動基板及びその製作方法、表示装置を提供する。
１つの態様として、本開示の実施例は、下地基板と、前記下地基板の第１面に設けられ、複数の駆動薄膜トランジスタと、少なくとも１本が単層構造からなり且つ厚さが閾値よりも大きい複数本の信号配線を含む第１駆動機能層と、前記第１駆動機能層の前記下地基板から遠い側に設けられ、対応する前記駆動薄膜トランジスタの第１極に接続される第１パッドと、前記信号配線のうちの共通電極線に接続される第２パッドとをそれぞれ複数含むパッド層とを含む駆動基板を提供する。
一部の実施例において、前記駆動基板は、前記下地基板の前記第１面に対向する第２面に設けられ、リード線ガスケットと前記リード線ガスケットに接続される接合ピンを含む第２駆動機能層を更に含む。前記下地基板の側面に複数の溝が設けられており、前記溝の各々は、前記下地基板に垂直な方向に延び、且つ前記下地基板の第１面と第２面を貫通する。前記溝と一対一で対応し、対応する前記信号配線と前記リード線ガスケットとを接続するための導電接続部の少なくとも一部は、対応する前記溝内に位置する。
一部の実施例において、前記複数本の信号配線は、電源電圧信号線と、前記共通電極線とを含み、前記電源電圧信号線及び前記共通電極線の厚みは、いずれも前記閾値よりも大きい。
一部の実施例において、前記電源電圧信号線と前記共通電極線とは、同じ材料で同じ層に設けられている。
一部の実施例において、駆動基板は、前記信号配線と格子状構造をなすように前記信号配線に接続される信号伝送線を更に含む。
一部の実施例において、前記第１駆動機能層は、前記第１面から離れる方向に、活性層、第１ゲート絶縁層、第１ゲート金属層、第２ゲート絶縁層、第２ゲート金属層、第１平坦層、第１ソースドレイン金属層、第２平坦層、前記信号配線を含むパターンの第２ソースドレイン金属層、及び第３平坦層をこの順に含む。
一部の実施例において、前記第２ソースドレイン金属層は、積層された銅層と金属層を含む。前記金属層は、前記銅層の前記下地基板に近い側に設けられている。前記金属層と前記第２平坦層との粘着力は、前記銅層と前記第２平坦層との粘着力よりも大きい。
一部の実施例において、前記銅層の厚さは、２～３０ｕｍである。
一部の実施例において、前記駆動基板は、前記銅層と前記第１平坦層との間に位置し、無機絶縁材料を用いる第１パッシベーション層を更に含む。
一部の実施例において、前記駆動基板は、前記銅層と前記第２平坦層との間に位置し、無機絶縁材料を用いる第２パッシベーション層を更に含む。
別の態様として、上記の駆動基板と、第１極が前記第１パッドに接合されて接続され、第２極が前記第２パッドに接合されて接続されるように、前記パッド層に固定された電子素子とを含む表示装置を提供する。
別の態様として、下地基板を用意するステップと、複数の駆動薄膜トランジスタと、少なくとも１本が単層構造からなり且つ厚さが閾値よりも大きい複数本の信号配線を含む第１駆動機能層を、前記下地基板の第１面に形成するステップと、対応する前記駆動薄膜トランジスタの第１極に接続される第１パッドと、前記信号配線のうちの共通電極線に接続される第２パッドとをそれぞれ複数含むパッド層を、前記第１駆動機能層の前記下地基板から遠い側に形成するステップとを含む駆動基板の製作方法を提供する。
一部の実施例において、前記駆動基板は、第１ソースドレイン金属層のパターンと、第２ソースドレイン金属層のパターンとを含み、前記第２ソースドレイン金属層のパターンは、前記信号配線を含む。前記信号配線を形成することは、閾値未満の厚さを有するシード層を形成するステップと、電気めっき法により前記シード層上に導電層を成長させ、前記シード層と前記導電層とにより第２ソースドレイン金属層を構成するステップと、前記第２ソースドレイン金属層をパターニングして前記信号配線を形成するステップとを含む。
一部の実施例において、前記駆動基板は、第１ソースドレイン金属層のパターンと、第２ソースドレイン金属層のパターンとを含み、前記第２ソースドレイン金属層のパターンは、前記信号配線を含む。前記信号配線を形成することは、閾値未満の厚さを有するシード層を形成するステップと、前記シード層をパターニングして、信号配線が形成される領域にシード層のパターンを形成するステップと、前記シード層のパターン上に無電解めっきにより導体層のパターンを成長させ、前記導体層のパターンと前記シード層のパターンとにより前記信号配線を構成するステップとを含む。
一部の実施例において、前記シード層を形成することは、銅層と、前記銅層の前記下地基板に近い側に設けられ、絶縁層との粘着力が、前記銅層と前記絶縁層との粘着力よりも大きい金属層とが積層するように形成するステップを含む。
従来技術における駆動基板の構造を示す図である。 本開示の実施例に係る駆動基板の構造を示す図である。 本開示の実施例に係る駆動基板の表示領域における配線を示す図である。 図３の部分拡大図である。 図４のＡＡ’方向の断面図である。 図４のＢＢ’方向の断面図である。 図４のＣＣ’方向の断面図である。 図４のＤＤ’方向の断面図である。 本開示の実施例に係る駆動基板のパッド領域を示す図である。 図９のＥＥ’方向の断面図である。
本開示の実施例の解決しようとする技術課題、技術手段及び利点を、より明確化させるために、以下、図面及び具体的な実施例を通じて詳細に説明する。
Ｍｉｃｒｏ－ＬＥＤディスプレイの駆動基板は、電流負荷が大きく、数十ミリアンペアにも達するため、信号配線の線幅及び抵抗値に高い要求があり、信号配線の抵抗値が大きすぎると、信号配線での電気信号の損失が大きくなり、駆動基板の消費電力が高くなってしまう。
図１は、従来技術における駆動基板の構造を示す図である。図１に示すように、駆動基板は、下地基板１０と、下地基板１０の第１面に位置する第１駆動機能層と、下地基板１０の第２面に位置する第２駆動機能層とを含み、第１面と第２面は、対向する２つの面である。ここで、第１駆動機能層は、多結晶シリコンからなり、厚さがほぼ４００～５００オングストロームの範囲内である活性層１１と、窒化ケイ素、酸化ケイ素、酸窒化ケイ素等の無機絶縁材料からなり、厚さがほぼ４００～８００オングストロームの範囲内である第１ゲート絶縁層１２と、Ｍｏからなり、厚さがほぼ２５００～３６００オングストロームの範囲内である第１ゲート金属層１３と、窒化ケイ素、酸化ケイ素、酸窒化ケイ素等の無機絶縁材料からなり、厚さがほぼ１０００～２０００オングストロームの範囲内である第２ゲート絶縁層１４と、Ｍｏからなり、厚さがほぼ２５００～３６００オングストロームの範囲内である第２ゲート金属形成層１５と、窒化ケイ素、酸化ケイ素、酸窒化ケイ素等の無機絶縁材料からなり、厚さがほぼ２０００～３０００オングストロームの範囲内である層間絶縁層１６と、チタン／アルミニウム／チタンの積層構造からなり、厚さがそれぞれ５００オングストローム／５０００オングストローム／５００オングストロームである第１ソースドレイン金属層１７と、有機樹脂からなり、厚さがほぼ１８０００～２２０００オングストロームの範囲内である第１平坦層１８と、チタン／アルミニウム／チタンの積層構造からなり、厚さがそれぞれ５００オングストローム／６５００オングストローム／５００オングストロームである第２ソースドレイン金属層１９と、有機樹脂からなり、厚さがほぼ１８０００～２２０００オングストロームの範囲内である第２平坦層２０と、窒化ケイ素、酸化ケイ素、酸窒化ケイ素等の無機絶縁材料からなり、厚さがほぼ２０００～３０００オングストロームの範囲内である第１パッシベーション層２１と、銅からなり、厚さがほぼ５５００～６５００オングストロームの範囲内である第３ソースドレイン金属層２２と、窒化ケイ素、酸化ケイ素、酸窒化ケイ素等の無機絶縁材料からなり、厚さがほぼ２０００～３０００オングストロームの範囲内である第２パッシベーション層２３と、有機樹脂からなり、厚さがほぼ１８０００～２２０００オングストロームの範囲内である第３平坦層２４とを含む。更に、第１駆動機能層は、活性層１１と下地基板１０との間に位置するバッファ層（図示せず）を更に含む。バッファ層は、窒化ケイ素、酸化ケイ素、酸窒化ケイ素等の無機絶縁材料からなり、具体的には窒化ケイ素／酸化ケイ素の積層構造からなり、厚さがそれぞれ５００オングストローム／３０００オングストロームである。
データ線を製作するための第１ソースドレイン金属層１７は、ＶＤＤ（電源電圧）信号を伝達するための第１サブパターン１７１と、駆動電圧信号を伝達するための第２サブパターン１７２を更に含む。第２ソースドレイン金属層１９は、ＶＤＤ信号を伝達するための第３サブパターン１９１と、ＶＳＳ（低電圧）信号を伝達するための第４サブパターン１９２を含む。第３ソースドレイン金属層２２は、ＶＤＤ信号を伝達するための第５サブパターン２２１と、ＶＳＳ信号を伝達するための第６のサブパターン２２２と、駆動電圧信号を伝達するための第７サブパターン２２３を含む。第３平坦層２４は、パッドを兼ねる第６サブパターン２２２とパッドを兼ねる第７サブパターン２２３を露出するビアを含む。ＬＥＤ２５のＮ ｐａｄ２５２は、第６サブパターン２２２に接合されて接続され、ＬＥＤ２５のＰ ｐａｄ２５１は、第７サブパターン２２３に接合されて接続される。
第２駆動機能層は、Ａｌ／Ｍｏの積層構造からなり、厚さがそれぞれ６０００オングストローム／６００オングストロームであるファンアウト配線構造２６と、窒化ケイ素、酸化ケイ素、酸窒化ケイ素等の無機絶縁材料からなり、厚さがほぼ５０００～７０００オングストロームの範囲内であるパッシベーション層２７と、フレキシブル回路板に接合するための接合ピン２８２及びファンアウト配線構造２６を介して接合ピン２８２に接続されるリード線ガスケット２８１を含む。接合ピン２８２及びリード線ガスケット２８１は、ＩＴＯ等の透明導電材料からなり、厚さがほぼ４００～６００オングストロームの範囲内である。
複数の接合ピン２８２は、後にフレキシブル回路板の端子に接合されるが、複数のリード線ガスケット２８１は、第１導電サブパターン３１２と第２導電サブパターン３４４との並列接続による導電構造に一対一で対応し、且つ、複数のリード線ガスケット２８１の基板平面への正射影が導電構造にほぼ一致するため、複数のリード線ガスケット２８１のうちの隣接する２つのリード線ガスケット２８１の配列ピッチは、複数の接合ピン２８２のうちの隣接する２つの接合ピン２８２の配列ピッチよりも大きい。
また、第１ソースドレイン金属層１７は、第８サブパターン１７３を更に含み、第２ソースドレイン金属層１９は、第９サブパターン１９３を更に含み、第３ソースドレイン金属層２２は、第１０サブパターン２２４を更に含む。第８サブパターン１７３、第９サブパターン１９３、第１０サブパターン２２４は、下地基板１０の側面の溝に沿ってリード線ガスケット２８１に接続し、フレキシブル回路板から出力される信号をＶＤＤ配線、ＶＳＳ配線に伝達するための導電構造を構成する。
図１に示す駆動基板では、ＩＲ Ｄｒｏｐを低減するために、２層の金属（第３サブパターン１９１及び第５サブパターン２２１）を並列に接続してＶＤＤ配線を構成し、駆動基板に３層のソースドレイン金属層が設けられていることから、駆動基板の構造が複雑になり、駆動基板の製作におけるパターニング工程の回数が多くなり、駆動基板の生産タクトに影響を与えて、駆動基板の生産コストが高くなることがわかる。
本開示の実施例は、駆動基板の製作におけるパターニング工程の回数を減らすことができる駆動基板及びその製作方法、表示装置を提供する。
本願の実施例による駆動基板は、下地基板と、前記下地基板の第１面に設けられ、複数の駆動薄膜トランジスタと、少なくとも１本が単層構造からなり且つ厚さが閾値よりも大きい複数本の信号配線を含む第１駆動機能層と、前記第１駆動機能層の前記下地基板から遠い側に設けられ、対応する前記駆動薄膜トランジスタの第１極に接続される第１パッドと、前記信号配線のうちの共通電極線に接続される第２パッドとをそれぞれ複数含むパッド層とを含む。
本実施例において、信号配線自体の厚みが比較的大きく、ＩＲ Ｄｒｏｐを効果的に低減できるので、信号配線を並列に形成する必要がなく、駆動基板に含まれる金属層の層数を減らすことができ、駆動基板の作製におけるパターニング工程の回数を減らし、駆動基板の生産コストを低減することができる。
具体的には、上記閾値は、２μｍである。
駆動基板の信号配線は、第１固定レベル信号を伝送するための電源電圧信号線ＶＤＤ配線と、第１固定レベル信号とは幅の値が異なる第２固定レベル信号を伝送するためのＶＳＳ配線とを含む。ＶＤＤ配線及びＶＳＳ配線の抵抗値が大きいと、駆動基板の消費電力が大きくなる（ＩＲ Ｄｒｏｐが大きい）。
図１に示す従来技術では、第２ソースドレイン金属層１９として、チタン／アルミニウム／チタンの積層構造からなり、厚さがそれぞれ５００オングストローム／６５００オングストローム／５００オングストロームであり、第３ソースドレイン金属層２２として、厚さ６０００オングストロームの銅からなり、第２ソースドレイン金属層１９と第３ソースドレイン金属層２２とを並列接続して信号配線（例えば、ＶＤＤ配線とＶＳＳ配線）を構成し、信号配線の抵抗率が０．００３５Ωｍ程度である。本実施例において、信号配線を、銅のような、２ｕｍよりも大きい厚さを有する導電材料から単層で直接形成することにより、信号配線の比抵抗を０．００１Ωｍ程度まで下げることができ、信号配線の比抵抗を大幅に下げることができ、信号配線のＩＲ Ｄｒｏｐを下げることができるとともに、プロセスフローを節約することができる。
一部の実施例において、前記電源電圧信号線と前記共通電極配線は、同じ材料で同じ層に設けられている。これにより、１回のパターニング工程で電源電圧信号線と共通電極線を形成することができ、駆動基板の製作におけるパターニング工程の回数を少なくすることができる。
図２に示すように、１つの具体例において、電子素子がＬＥＤであることを例として、駆動基板は、下地基板１０と、下地基板１０の第１面に位置する第１駆動機能層と、下地基板１０の第２面に位置する第２駆動機能層とを含み、第１面と第２面は、対向する２つの面である。
ここで、第１駆動機能層は、活性層１１と、第１ゲート絶縁層１２と、第１ゲート金属層１３と、第２ゲート絶縁層１４と、第２ゲート金属形成層１５と、第１平坦層３０と、第１ソースドレイン金属層３１と、第２平坦層３２と、第２ソースドレイン金属層３４と、第３平坦層３６とを含む。活性層１１は、Ｐ－Ｓｉからなり、厚さがほぼ４００～５００オングストロームの範囲内にあり、具体的には４７０オングストロームであってもよい。第１ゲート絶縁層１２は、窒化ケイ素、酸化ケイ素、酸窒化ケイ素等の無機絶縁材料からなり、厚さがほぼ４００～８００オングストロームの範囲内にあり、具体的には酸化ケイ素／窒化ケイ素の積層構造からなり、厚さがそれぞれ８００オングストロームと４００オングストロームであってもよい。第１ゲート金属層１３は、そのパターンが、ゲート線と薄膜トランジスタのゲート電極等を含む。第１ゲート金属層１３は、Ｍｏからなり、厚さがほぼ２５００～３６００オングストロームの範囲内にあり、具体的には３１００オングストロームであってもよい。第２ゲート絶縁層１４は、窒化ケイ素、酸化ケイ素、酸窒化ケイ素等の無機絶縁材料からなり、厚さがほぼ１０００～２０００オングストロームの範囲内にあり、具体的には１４００オングストロームであってもよい。第２ゲート金属形成層１５は、そのパターンが、蓄積キャパシタの電極板を含む。第２ゲート金属形成層１５は、Ｍｏからなり、厚さがほぼ２５００～３６００オングストロームの範囲内にあり、具体的には３１００オングストロームであってもよい。第１平坦層３０は、有機樹脂からなり、厚さがほぼ１８０００～２２０００オングストロームの範囲内にある。第１ソースドレイン金属層３１は、そのパターンが、ＶＤＤ信号を伝達するための接続線３１１と駆動用薄膜トランジスタの第１極３１２とを含む。第１極は、ソース又はドレインである。第１ソースドレイン金属層３１は、データ線を製作するためにも用いられる。第１ソースドレイン金属層３１は、チタン／アルミニウム／チタンの積層構造からなり、その厚さがそれぞれ５００オングストローム／５０００オングストローム／５００オングストロームである。第２平坦層３２は、有機樹脂からなり、厚さがほぼ１８０００～２２０００オングストロームの範囲内にある。閾値よりも大きい厚さを有する第２ソースドレイン金属層３４のパターンは、信号配線と、駆動薄膜トランジスタの第１極３１２に接続される第２パッド３４３を含む。信号配線は、ＶＤＤ配線３４１と、第１パッドを兼ねるＶＳＳ配線３４２を含む。第３平坦層３６は、有機樹脂からなり、厚さがほぼ１８０００～２２０００オングストロームの範囲内にある。
更に、第１駆動機能層は、活性層１１と下地基板１０との間に位置するバッファ層（図示せず）を更に含む。バッファ層は、窒化ケイ素、酸化ケイ素、酸窒化ケイ素等の無機絶縁材料、具体的には窒化ケイ素／酸化ケイ素の積層構造からなり、その厚さがそれぞれ５００オングストローム／３０００オングストロームであってもよい。バッファ層は、下地基板１０上の不純物が活性層１１に侵入して薄膜トランジスタの性能に影響を及ぼすことを避けることができる。
その中、第３平坦層３６は、ＶＳＳ配線３４２及び第２パッド３４３の表面の一部を露出するビアを含む。ＬＥＤ２５のＮ ｐａｄ２５２は、ＶＳＳ配線３４２に接合されて接続され、ＬＥＤ２５のＰ ｐａｄ２５１は、第２パッド３４３に接合されて接続される。
駆動基板の電流負荷が大きく、数十ミリアンペアにも達するため、信号配線の抵抗性能に高く要求されており、抵抗の小さい金属を用いる必要があり、そうでなければ配線の発熱量が大きいため、温度が高くなりすぎる。一方、銅は、導電性能に優れているため、信号配線の主体として採用されている。もちろん、信号配線は、銅に限らず、銀、アルミニウム等の他の金属を用いてもよい。銅層の厚さは、電流負荷の大きさに応じて調節することができる。電流負荷が大きいほど、銅層の厚さは、大きくなる。銅層の厚さは、２～３０ｕｍである。一部の実施例において、具体的に２ｕｍである。銅層は、スパッタリング、電気めっき、無電解めっき等の方式で形成されることができる。
第２平坦層３２にスパッタリング方式で銅層を形成する場合、スパッタリング時のプラズマによって第２平坦層３２にダメージが与えられ、第２平坦層３２からくずが落ちる現象を起こし、落ちたくずによってスパッタリングチャンバーが汚染される。これを避けるために、図２に示すように、駆動基板は、第２平坦層３２に位置する第１パッシベーション層３３を更に含む。第１パッシベーション層３３は、第２平坦層３２を保護することができる。第１パッシベーション層３３は、窒化ケイ素、酸化ケイ素、酸窒化ケイ素等の無機絶縁材料を用いてもよい。第１パッシベーション層３３の厚さは、ほぼ５００～３０００オングストロームの範囲内にある。
低温堆積により銅層を形成すれば、低温堆積により第２平坦層３２にダメージを与えないので、この場合は、第１パッシベーション層３３の設置を省略することができる。
また、信号配線が銅からなる場合、信号配線に第３平坦層３６を形成する際に、第３平坦層３６が高温で硬化すると銅の表面が酸化する。これを避けるために、図２に示すように、駆動基板は、第２ソースドレイン金属層３４に位置する第２パッシベーション層３５を更に含む。第２パッシベーション層３５は、銅を保護し、第３平坦層３６が高温で硬化する際に銅の表面が酸化することを避けることができる。第２パッシベーション層３５は、窒化ケイ素、酸化ケイ素、酸窒化ケイ素等の無機絶縁材料を用いてもよい。第２パッシベーション層３５の厚さは、ほぼ５００～３０００オングストロームの範囲内にある。後続の工程でＬＥＤ２５のＮ ｐａｄ２５２を第１パッド３４２に接合して接続し、ＬＥＤ２５のＰ ｐａｄ２５１を第２パッド３４３に接合して接続する必要があるので、第２パッシベーション層３５は、第１パッド３４２及び第２パッド３４３には設置されない。又は、第２パッシベーション層３５は、第１パッド３４２及び第２パッド３４３にも設置されるが、ＬＥＤ２５を接合する前に、第１パッド３４２及び第２パッド３４３上の第２パッシベーション層３５を除去する。
一部の実施例において、第２ソースドレイン金属層３４は、銅層に加えて、銅層の下地基板に近い側に位置する金属層を更に含む。前記金属層と前記第２平坦層３２との粘着力は、前記銅層と第２平坦層３２との粘着力よりも大きいので、銅層が下地基板から脱落することを防止させる。具体的には、金属層は、Ｍｏ、ＭｏＮｂ、ＭｏＴｉ、ＭｏＷｕ、ＭｏＮｉ、ＭｏＮｉＴｉの少なくとも１種からなり、ＩＧＺＯ、ＩＺＯ、ＧＺＯ、ＩＴＯ等の金属酸化物からなってもよい。金属層の厚さは、ほぼ２００～５００オングストロームの範囲内にある。
第２駆動機能層は、Ａｌ／Ｍｏの積層構造からなり、その厚さがそれぞれ６０００オングストローム／６００オングストロームであるファンアウト配線構造２６と、窒化ケイ素、酸化ケイ素、酸窒化ケイ素等の無機絶縁材料からなり、厚さがほぼ５０００～７０００オングストロームの範囲内にあるパッシベーション層２７と、フレキシブル回路板に接合するための接合ピン２８２及びファンアウト配線構造２６を介して接合ピン２８２に接続されるリード線ガスケット２８１を含む。接合ピン２８２及びリード線ガスケット２８１は、ＩＴＯ等の透明導電材料からなり、厚さがほぼ４００～６００オングストロームの範囲内にある。
また、第１駆動機能層は、第１ソースドレイン金属層３１が第１導電サブパターン３１２を更に含み、第２ソースドレイン金属層３４が第２導電サブパターン３４４を更に含み、第１導電サブパターン３１２と第２導電サブパターン３４４とが並列に接続されて導電構造を構成し、表示領域の信号線に接続される。導電構造は、基板の側面（楕円形の点線枠で示す領域）の導電接続部を介してリード線ガスケット２８１に接続されて、リード線ガスケット２８１と信号配線との接続を可能にすることによって、フレキシブル回路板から出力される信号を信号配線に伝達させる。導電接続部が基板の外部に露出していると、ダメージを受けやすい。導電接続部のダメージを避けるために、楕円形の点線枠で示す領域のように、導電接続部に対応する溝を基板の側面に設け、導電接続部の少なくとも一部が溝内に位置することによって、導電接続部がダメージを受けるリスクを低減することができる。
従来技術において、信号配線のＩＲ Ｄｒｏｐを低減するために、３層のソースドレイン金属層のうち、信号配線を形成するためのソースドレイン金属層の１層は、基板の表示領域のほぼ全体を覆い、且つ、２層のソースドレイン金属層の間の絶縁層の厚さが小さく、２層のソースドレイン金属層間で短絡不良が発生する確率が高く、その後の製作工程、例えば、化学気相成長法により第３平坦層３６を形成する場合、大面積の金属層に静電気が溜まり、アーク放電が発生し、ステージにダメージを与え、駆動基板の歩留まりに影響を与える。
図３に示すように、本実施例において、第１ソースドレイン金属層３１を用いて信号伝送線を製作し、信号伝送線は、第２ソースドレイン金属層３４で製作される信号配線に接続されて格子状構造を形成する。ここで、第２ソースドレイン金属層３４で製作される信号配線は、ＶＳＳ配線とＶＤＤ配線とを含む。一部の信号伝送線は、ＶＳＳ配線に接続されて格子状構造を形成し、ＶＳＳ信号を伝達する。ここで、ＶＳＳ信号を伝達する信号伝送線と、対応するＶＳＳ配線とは、交差する部分において、第２平坦層３２を貫通するビアによって接続される。信号伝送線の他の一部は、ＶＤＤ配線に接続されて格子状構造を形成し、ＶＤＤ信号を伝達する。ここで、ＶＤＤ信号を伝達する信号伝送線と、対応するＶＤＤ配線とは、交差する部分において、第２平坦層３２を貫通するビアによって接続される。本実施例は、単層のソースドレイン金属層を用いて信号配線を製作しているため、短絡不良発生率を１％以下に低減でき、駆動基板の歩留まりが保証されている。また、本実施例において、駆動基板に含まれるソースドレイン金属層の層数が少ないため、第２ソースドレイン金属パターン３４で製作される信号配線の幅が大きくなって占有面積が大きくなっても、短絡不良発生率が大幅に増大することはない。
図４は、図３の部分拡大図であり、図５は、図４のＡＡ’方向の断面図であり、図６は、図４のＢＢ’方向の断面図であり、図７は、図４のＣＣ’方向の断面図であり、図８は、図４のＤＤ’方向の断面図である。
図５に示すように、第１ソースドレイン金属層３１からなる信号伝送線の線幅をａとし、図７に示すように、第２ソースドレイン金属層３４からなる信号配線の線幅をｂとし、信号配線間の間隔をｃとしたとき、ａ／ｂの値は、１～１．２、具体的には１．１であり、ｂ／ｃの値は、１．８～２．２、具体的には２である。上記パラメータを用いて信号伝送線の線幅、信号配線の線幅及びピッチを設計することにより、ＶＳＳ信号及びＶＤＤ信号の伝送損失を低減するとともに、短絡不良発生率を低減することができる。
図９は、本開示の実施例に係る駆動基板のパッド領域を示す図である。図１０は、図９のＥＥ’方向の断面図である。パッド領域は、第１パッドが設置される第１パッド領域Ｈ１と、第２パッドが設置される第２パッド領域Ｈ２とを含む。図１０に示すように、ｄは、第１ソースドレイン金属層３１のエッジと第２ソースドレイン金属層３４のエッジとの水平方向の距離であり、ｅは、第２ソースドレイン金属層３４のエッジと第２平坦層３２のエッジとの水平方向の距離であり、ｆは、第２平坦層３２のエッジと第１パッシベーション層３３のエッジとの水平方向の距離であり、ｇは、第１パッシベーション層３３のエッジと第３平坦層３６のエッジとの水平方向の距離であり、ｈは、第３平坦層３６のエッジと第２パッシベーション層３５のエッジとの水平方向の距離である。ここで、ｅ／ｄの値は、１．４～１．６、具体的には１．５であり、ｆ／ｅの値は、１．４～１．６、具体的には１．５であり、ｆ／ｇの値は、１．４～１．６、具体的には１．５であり、ｈ／ｇの値は、１．４～１．８、具体的には１．６７である。以上のパラメータを用いて第１ソースドレイン金属層３１と第２ソースドレイン金属層３４とのオーバーラップ部の構造を設計することにより、第１ソースドレイン金属層３１と第２ソースドレイン金属層３４との接続歩留まりを確保することができる。
本開示の実施例は、上述した駆動基板と、第１極が前記第１パッドに接合されて接続され、第２極が前記第２パッドに接合されて接続されるように、前記パッド層に固定された電子素子とを含む表示装置を更に提供する。
具体的には、前記電子素子は、ＬＥＤである。図２に示すように、ＬＥＤ２５のＮ ｐａｄ２５２は、第１パッド３４２に接合されて接続され、ＬＥＤ２５のＰ ｐａｄ２５１は、第２パッド３４３に接合されて接続される。
前記表示装置は、テレビ、ディスプレイ、デジタルフォトフレーム、携帯電話、タブレット等の表示機能を有する製品又は部品である。前記表示装置は、接合ピン２８２に接合されるフレキシブル回路板、プリント回路板、及びバックプレーンを更に含んでもよい。
本願の実施例による駆動基板の製作方法は、下地基板を用意するステップと、複数の駆動薄膜トランジスタと、少なくとも１本が単層構造からなり且つ厚さが閾値よりも大きい複数本の信号配線を含む第１駆動機能層を、前記下地基板の第１面に形成するステップと、対応する前記駆動薄膜トランジスタの第１極に接続される第１パッドと、前記信号配線のうちの共通電極線に接続される第２パッドとをそれぞれ複数含むパッド層を、前記第１駆動機能層の前記下地基板から遠い側に形成するステップとを含む。
本実施例において、信号配線自体の厚みが比較的大きく、ＩＲ Ｄｒｏｐを効果的に低減できるので、信号配線を並列に形成する必要がなく、駆動基板に含まれる金属層の層数を減らすことができ、駆動基板の製作におけるパターニング工程の回数を減らし、駆動基板の生産コストを低減することができる。
本願の実施例による駆動基板の製作方法は、上記実施例における駆動基板を製作するためのものである。
駆動基板の電流負荷が大きく、数十ミリアンペアにも達するため、信号配線の抵抗性能に高く要求され、抵抗の小さい金属を用いる必要があり、そうでなければ配線の発熱量が大きいため、温度が高くなりすぎる。一方、銅は、導電性能に優れているため、信号配線の主体として採用されている。もちろん、信号配線は、銅に限られず、銀、アルミニウム等の他の金属を用いてもよい。銅層の厚さは、電流負荷の大きさに応じて調節することができる。電流負荷が大きいほど、銅層の厚さは、大きくなる。銅層の厚さは、２～３０ｕｍである。一部の実施例において、具体的に２ｕｍである。銅層は、スパッタリング、電気めっき、無電解めっき等の方式で形成することができる。
１つの実施例において、銅を用いて信号配線を製作し、スパッタリング方式を用いて厚さの大きい銅層を形成し、電子素子がＬＥＤである例を挙げ、駆動基板の製作方法は、具体的には、以下のステップを含む。
ステップ１において、下地基板１０を用意し、下地基板１０にバッファ層、活性層１１を形成する。
ここで、下地基板１０は、ガラス基板、石英基板又はフレキシブル基板であってもよい。
プラズマ強化化学気相成長（ＰＥＣＶＤ）法を用いてバッファ層を下地基板１０に形成する。バッファ層は、酸化物、窒化物又は酸窒化物を選択し、対応する反応ガスがＳｉＨ４、ＮＨ３、Ｎ２又はＳｉＨ２Ｃｌ２、ＮＨ３、Ｎ２である。バッファ層は、具体的には窒化ケイ素／酸化ケイ素の積層構造からなり、厚さがそれぞれ５００オングストローム／３０００オングストロームである。
バッファ層に半導体材料を形成し、半導体材料をパターニングして活性層１１を形成する。活性層１１は、Ｐ－Ｓｉからなり、厚さが４００～５００オングストロームであり、具体的には４７０オングストロームである。
ステップ２において、第１ゲート絶縁層１２を形成する。
具体的には、ＰＥＣＶＤ法を用いて厚さ４００～８００オングストロームの第１ゲート絶縁層１２を形成する。第１ゲート絶縁層１２は、酸化物、窒化物又は酸窒化物を選択し、対応する反応ガスがＳｉＨ４、ＮＨ３、Ｎ２又はＳｉＨ２Ｃｌ２、ＮＨ３、Ｎ２である。
ステップ３において、第１ゲート金属層１３のパターンを形成する。
具体的には、厚さ２５００～３６００オングストロームの第１ゲート金属層１３をスパッタリング法又は熱蒸着法により堆積する。第１ゲート金属層１３は、Ｃｕ、Ａｌ、Ａｇ、Ｍｏ、Ｃｒ、Ｎｄ、Ｎｉ、Ｍｎ、Ｔｉ、Ｔａ、Ｗ等の金属及びこれらの合金であり、具体的にはＭｏからなる。第１ゲート金属層１３にレジストを塗布し、マスクを用いてレジストを露光して、第１ゲート金属層１３のパターンが存在する領域に対応するレジスト保持領域と、前記パターン以外の領域に対応するレジスト未保持領域とを形成する。現像処理を行い、レジスト未保持領域のレジストを完全に除去し、レジスト保持領域のレジストの厚さをそのままにする。エッチング工程によりレジスト未保持領域の第１ゲート金属層１３を完全に除去し、残ったレジストを剥離して、第１ゲート金属層１３のパターンを形成する。第１ゲート金属層１３のパターンは、ゲート線と薄膜トランジスタのゲート等を含む。
ステップ４において、第２ゲート絶縁層１４を形成する。
具体的には、ＰＥＣＶＤ法を用いて、厚さが１０００～２０００オングストロームである第２ゲート絶縁層１４を形成する。第２ゲート絶縁層１４は、酸化物、窒化物又は酸窒化物を選択し、対応する反応ガスがＳｉＨ４、ＮＨ３、Ｎ２又はＳｉＨ２Ｃｌ２、ＮＨ３、Ｎ２である。
ステップ５において、第２ゲート金属形成層１５のパターンを形成する。
具体的には、厚さが２５００～３６００オングストロームである第２ゲート金属形成層１５をスパッタリング法又は熱蒸着法により堆積する。第２ゲート金属形成層１５は、Ｃｕ、Ａｌ、Ａｇ、Ｍｏ、Ｃｒ、Ｎｄ、Ｎｉ、Ｍｎ、Ｔｉ、Ｔａ、Ｗ等の金属及びこれらの合金であり、具体的にはＭｏからなる。第２ゲート金属形成層１５にレジストを塗布し、マスクを用いてレジストを露光して、第２ゲート金属形成層１５のパターンが存在する領域に対応するレジスト保持領域と、前記パターン以外の領域に対応するレジスト未保持領域とを形成する。現像処理を行い、レジスト未保持領域のレジストを完全に除去し、レジスト保持領域のレジストの厚さをそのままにする。エッチング工程によりレジスト未保持領域の第２ゲート金属形成層１５を完全に除去し、残ったレジストを剥離して第２ゲート金属形成層１５のパターンを形成する。第２ゲート金属形成層１５のパターンは、蓄積キャパシタの電極板等を含む。
ステップ６において、第１平坦層３０を形成する。
具体的には、厚さ１８０００～２２０００オングストロームの有機樹脂を塗布し、高温硬化させて第１平坦層３０を形成する。
ステップ７において、第１ソースドレイン金属層３１のパターンを形成する。
具体的には、厚さが約５０００～６０００オングストロームであるソースドレイン金属層をマグネトロンスパッタリング法、熱蒸着法又は他の成膜法により堆積する。ソースドレイン金属層は、Ｃｕ、Ａｌ、Ａｇ、Ｍｏ、Ｃｒ、Ｎｄ、Ｎｉ、Ｍｎ、Ｔｉ、Ｔａ、Ｗ等の金属及びこれらの合金である。ソースドレイン金属層は、単層構造又は多層構造である。多層構造は、例えばＣｕ／Ｍｏ、Ｔｉ／Ｃｕ／Ｔｉ、Ｍｏ／Ａｌ／Ｍｏ等であり、具体的にはＴｉ／Ａｌ／Ｔｉの積層構造からなり、厚さがそれぞれ５００オングストローム／５０００オングストローム／５００オングストロームである。第１ソースドレイン金属層３１にレジストを塗布し、マスクを用いてレジストを露光して、第１ソースドレイン金属層３１のパターンが存在する領域に対応するレジスト保持領域と、前記パターン以外の領域に対応するレジスト未保持領域とを形成する。現像処理を行い、レジスト未保持領域のレジストを完全に除去し、レジスト保持領域のレジストの厚さをそのままにする。エッチング工程によりレジスト未保持領域の第１ソースドレイン金属層３１を完全に除去し、残ったレジストを剥離して第１ソースドレイン金属層３１のパターンを形成する。第１ソースドレイン金属層３１のパターンは、ＶＤＤ信号を伝達するための接続線３１１と駆動薄膜トランジスタの第１極３１２を含む。ここで、第１極は、ソース又はドレインである。第１ソースドレイン金属層３１のパターンは、データ線を更に含む。
ステップ８において、第２平坦層３２を形成する。
具体的には、厚さが１８０００～２２０００オングストロームである有機樹脂を塗布し、高温硬化させて第２平坦層３２を形成する。
ステップ９において、第２ソースドレイン金属層３４のパターンを形成する。
第２平坦層３２に第２ソースドレイン金属層３４をスパッタリング法により形成する。第２ソースドレイン金属層３４は、金属層／銅の積層構造からなる。金属層と第２平坦層３２との粘着力を、銅と第２平坦層３２との粘着力よりも大きくすることで、銅と第２平坦層３２との粘着力を高め、銅が剥離しにくくなるようにする。具体的には、金属層は、Ｍｏからなる。第２ソースドレイン金属層３４には、Ｍｏの厚さが３００オングストロームであり、銅の厚さが２ｕｍ程度である。
第２ソースドレイン金属層３４にレジストを塗布し、マスクを用いてレジストを露光して、第２ソースドレイン金属層３４のパターンが存在する領域に対応するレジスト保持領域と、前記パターン以外の領域に対応するレジスト未保持領域とを形成する。現像処理を行い、レジスト未保持領域のレジストを完全に除去し、レジスト保持領域のレジストの厚さをそのままにする。エッチング工程によりレジスト未保持領域の第２ソースドレイン金属層３４を完全に除去し、残ったレジストを剥離して第２ソースドレイン金属層３４のパターンを形成する。第２ソースドレイン金属層３４のパターンは、信号配線と第２パッド３４３を含む。信号配線は、ＶＤＤ配線３４１とＶＳＳ配線３４２を含む。ここで、ＶＳＳ配線３４２は、第１パッドを兼ねる。第２パッド３４３は、駆動薄膜トランジスタの第１極３１２に接続される。
ステップ１０において、第３平坦層３６を形成する。
具体的には、厚さが１８０００～２２０００オングストロームである有機樹脂を塗布し、高温硬化させて第３平坦層３６を形成する。
その後、第３平坦層３６にパターニングを行い、ＶＳＳ配線３４２及び第２パッド３４３を露出するビアを形成する。
上記ステップ１～１０を経て第１駆動機能層を製作した後、下地基板１０を裏返して、下地基板１０の他方の面に第２駆動機能層を製作することにより、駆動基板を完成させることができる。
また、第２平坦層３２にスパッタリング方式で銅層を形成する場合、スパッタリング時のプラズマによって第２平坦層３２にダメージが与えられ、第２平坦層３２からくずが落ちる現象を起こし、落ちたくずによってスパッタリングチャンバーが汚染される。これを避けるために、第２平坦層３２を形成した後、第２平坦層３２に位置する第１パッシベーション層３３を更に形成し、第１パッシベーション層３３が第２平坦層３２を保護することができる。第１パッシベーション層３３は、窒化ケイ素、酸化ケイ素、酸窒化ケイ素等の無機絶縁材料からなり、厚さが５００～３０００オングストロームである。
銅層を低温堆積方式で形成すると、低温堆積方式では第２平坦層３２にダメージを与えないので、第１パッシベーション層３３を形成するステップを省略することができる。
また、銅層に第３平坦層３６を形成する場合、第３平坦層３６が高温硬化すると、銅の表面が酸化されてしまう。これを避けるために、第２ソースドレイン金属層３４のパターンを形成した後、第２ソースドレイン金属層３４のパターンに第２パッシベーション層３５を形成し、第２パッシベーション層３５が銅を保護して、第３平坦層３６が高温硬化する際に銅の表面が酸化してしまうことを避けることができる。第２パッシベーション層３５は、窒化ケイ素、酸化ケイ素、酸窒化ケイ素等の無機絶縁材料からなり、厚さが５００～３０００オングストロームである。
他の実施例において、銅を用いて信号配線を製作し、電気めっき方式を用いて厚さの大きい銅層を形成し、電子素子がＬＥＤである例を挙げ、駆動基板の製作方法は、具体的には、以下のステップを含む。
ステップ１において、下地基板１０を用意し、下地基板１０にバッファ層、活性層１１を形成する。
ここで、下地基板１０は、ガラス基板、石英基板又はフレキシブル基板である。
プラズマ強化化学気相成長（ＰＥＣＶＤ）法を用いてバッファ層を下地基板１０に形成する。バッファ層は、酸化物、窒化物又は酸窒化物を選択し、対応する反応ガスがＳｉＨ４、ＮＨ３、Ｎ２又はＳｉＨ２Ｃｌ２、ＮＨ３、Ｎ２である。バッファ層は、具体的には窒化ケイ素／酸化ケイ素の積層構造からなり、厚さがそれぞれ５００オングストローム／３０００オングストロームである。
バッファ層に半導体材料を形成し、半導体材料をパターニングして活性層１１を形成する。活性層１１は、Ｐ－Ｓｉからなり、厚さが４００～５００オングストロームであり、具体的には４７０オングストロームである。
ステップ２において、第１ゲート絶縁層１２を形成する。
具体的には、ＰＥＣＶＤ法を用いて、厚さが４００～８００オングストロームである第１ゲート絶縁層１２を形成する。第１ゲート絶縁層１２は、酸化物、窒化物又は酸窒化物を選択し、対応する反応ガスがＳｉＨ４、ＮＨ３、Ｎ２又はＳｉＨ２Ｃｌ２、ＮＨ３、Ｎ２である。
ステップ３において、第１ゲート金属層１３を形成する。
具体的には、厚さが２５００～３６００オングストロームである第１ゲート金属層１３をスパッタリング法又は熱蒸着法により堆積する。第１ゲート金属層１３は、Ｃｕ、Ａｌ、Ａｇ、Ｍｏ、Ｃｒ、Ｎｄ、Ｎｉ、Ｍｎ、Ｔｉ、Ｔａ、Ｗ等の金属及びこれらの合金であり、具体的にはＭｏからなる。第１ゲート金属層１３にレジストを塗布し、マスクを用いてレジストを露光して、第１ゲート金属層１３のパターンが存在する領域に対応するレジスト保持領域と、前記パターン以外の領域に対応するレジスト未保持領域とを形成する。現像処理を行い、レジスト未保持領域のレジストを完全に除去し、レジスト保持領域のレジストの厚さをそのままにする。エッチング工程によりレジスト未保持領域の第１ゲート金属層１３を完全に除去し、残ったレジストを剥離して第１ゲート金属層１３のパターンを形成する。第１ゲート金属層１３のパターンは、ゲート線と薄膜トランジスタのゲート等を含む。
ステップ４において、第２ゲート絶縁層１４を形成する。
具体的には、ＰＥＣＶＤ法を用いて、厚さが１０００～２０００オングストロームである第２ゲート絶縁層１４を形成する。第２ゲート絶縁層１４は、酸化物、窒化物又は酸窒化物を選択し、対応する反応ガスがＳｉＨ４、ＮＨ３、Ｎ２又はＳｉＨ２Ｃｌ２、ＮＨ３、Ｎ２である。
ステップ５において、第２ゲート金属形成層１５のパターンを形成する。
具体的には、厚さが２５００～３６００オングストロームである第２ゲート金属形成層１５をスパッタリング法又は熱蒸着法により堆積する。第２ゲート金属形成層１５は、Ｃｕ、Ａｌ、Ａｇ、Ｍｏ、Ｃｒ、Ｎｄ、Ｎｉ、Ｍｎ、Ｔｉ、Ｔａ、Ｗ等の金属及びこれらの合金であり、具体的にはＭｏからなる。第２ゲート金属形成層１５にレジストを塗布し、マスクを用いてレジストを露光して、第２ゲート金属形成層１５のパターンが存在する領域に対応するレジスト保持領域と、前記パターン以外の領域に対応するレジスト未保持領域とを形成する。現像処理を行い、レジスト未保持領域のレジストを完全に除去し、レジスト保持領域のレジストの厚さをそのままにする。エッチング工程によりレジスト未保持領域の第２ゲート金属形成層１５を完全に除去し、残ったレジストを剥離して第２ゲート金属形成層１５のパターンを形成する。第２ゲート金属形成層１５のパターンは、蓄積キャパシタの電極板等を含む。
ステップ６において、第１平坦層３０を形成する。
具体的には、厚さが１８０００～２２０００オングストロームである有機樹脂を塗布し、高温硬化させて第１平坦層３０を形成する。
ステップ７において、第１ソースドレイン金属層３１のパターンを形成する。
具体的には、厚さが約５０００～６０００オングストロームであるソースドレイン金属層をマグネトロンスパッタリング法、熱蒸着法又は他の成膜法により堆積する。ソースドレイン金属層は、Ｃｕ、Ａｌ、Ａｇ、Ｍｏ、Ｃｒ、Ｎｄ、Ｎｉ、Ｍｎ、Ｔｉ、Ｔａ、Ｗ等の金属及びこれらの合金である。ソースドレイン金属層は、単層構造又は多層構造である。多層構造は、例えばＣｕ／Ｍｏ、Ｔｉ／Ｃｕ／Ｔｉ、Ｍｏ／Ａｌ／Ｍｏ等であり、具体的にはＴｉ／Ａｌ／Ｔｉの積層構造からなり、その厚さがそれぞれ５００オングストローム／５０００オングストローム／５００オングストロームである。第１ソースドレイン金属層３１にレジストを塗布し、マスクを用いてレジストを露光して、第１ソースドレイン金属層３１のパターンが存在する領域に対応するレジスト保持領域と、前記パターン以外の領域に対応するレジスト未保持領域とを形成する。現像処理を行い、レジスト未保持領域のレジストを完全に除去し、レジスト保持領域のレジストの厚さをそのままにする。エッチング工程によりレジスト未保持領域の第１ソースドレイン金属層３１を完全に除去し、残ったレジストを剥離して第１ソースドレイン金属層３１のパターンを形成する。第１ソースドレイン金属層３１のパターンは、ＶＤＤ信号を伝達するための接続線３１１と駆動薄膜トランジスタの第１極３１２を含む。ここで、第１極は、ソース又はドレインである。第１ソースドレイン金属層３１のパターンは、データ線を更に含む。
ステップ８において、第２平坦層３２を形成する。
具体的には、厚さが１８０００～２２０００オングストロームである有機樹脂を塗布し、高温硬化させて第２平坦層３２を形成する。
ステップ９において、第２ソースドレイン金属層３４のパターンを形成する。
第２平坦層３２にシード層をスパッタリング法により形成する。シード層は、金属層／銅の積層構造からなる。金属層と第２平坦層３２との粘着力を、銅と第２平坦層３２との粘着力よりも大きくすることで、銅と第２平坦層３２との粘着力を高め、銅が剥離しにくくなるようにする。具体的には、金属層は、Ｍｏからなる。シード層の厚さは、閾値未満である。具体的には、シード層におけるＭｏの厚さは、３００オングストロームであり、シード層における銅の厚さは、３０００オングストロームである。
電気めっき方式によって金属銅を２ｕｍ以上の厚さにシード層に成長させる。成長させた銅とシード層により第２ソースドレイン金属層３４を構成する。
第２ソースドレイン金属層３４にレジストを塗布し、マスクを用いてレジストを露光して、第２ソースドレイン金属層３４のパターンが存在する領域に対応するレジスト保持領域と、前記パターン以外の領域に対応するレジスト未保持領域とを形成する。現像処理を行い、レジスト未保持領域のレジストを完全に除去し、レジスト保持領域のレジストの厚さをそのままにする。エッチング工程によりレジスト未保持領域の第２ソースドレイン金属層３４を完全に除去し、残ったレジストを剥離して第２ソースドレイン金属層３４のパターンを形成する。第２ソースドレイン金属層３４のパターンは、信号配線と第２パッド３４３を含む。信号配線は、ＶＤＤ配線３４１とＶＳＳ配線３４２を含む。ここで、ＶＳＳ配線３４２は、第１パッドを兼ねる。第２パッド３４３は、駆動薄膜トランジスタの第１極３１２に接続される。
ステップ１０において、第３平坦層３６を形成する。
具体的には、厚さが１８０００～２２０００オングストロームである有機樹脂を塗布し、高温硬化させて第３平坦層３６を形成する。
その後、第３平坦層３６をパターニングして、ＶＳＳ配線３４２及び第２パッド３４３を露出するビアを形成する。
上記ステップ１～１０を経て第１駆動機能層を製作した後、下地基板１０を裏返して、下地基板１０の他方の面に第２駆動機能層を製作することにより、駆動基板を完成させることができる。
また、第２平坦層３２にスパッタリング方式で銅層を形成する場合、スパッタリング時のプラズマによって第２平坦層３２にダメージが与えられ、第２平坦層３２からくずが落ちる現象を起こし、落ちたくずによってスパッタリングチャンバーが汚染される。これを避けるために、第２平坦層３２を形成した後、第２平坦層３２に位置する第１パッシベーション層３３を更に形成し、第１パッシベーション層３３が第２平坦層３２を保護することができる。第１パッシベーション層３３は、窒化ケイ素、酸化ケイ素、酸窒化ケイ素等の無機絶縁材料からなり、厚さが５００～３０００オングストロームである。
銅層を低温堆積方式で形成すると、低温堆積方式では第２平坦層３２にダメージを与えないので、第１パッシベーション層３３を形成するステップを省略することができる。
また、銅層に第３平坦層３６を形成する場合、第３平坦層３６が高温硬化すると、銅の表面が酸化されてしまう。これを避けるために、第２ソースドレイン金属層３４のパターンを形成した後、第２ソースドレイン金属層３４のパターンに第２パッシベーション層３５を形成し、第２パッシベーション層３５が銅を保護して、第３平坦層３６が高温硬化する際に銅の表面が酸化してしまうことを避けることができる。第２パッシベーション層３５は、窒化ケイ素、酸化ケイ素、酸窒化ケイ素等の無機絶縁材料からなり、厚さが５００～３０００オングストロームである。
他の実施例において、銅を用いて信号配線を製作し、無電解めっき方式を用いて厚さの大きい銅層を形成し、電子素子がＬＥＤである例を挙げ、駆動基板の製作方法は、具体的には、以下のステップを含む。
ステップ１において、下地基板１０を用意し、下地基板１０にバッファ層、活性層１１を形成する。
ここで、下地基板１０は、ガラス基板、石英基板又はフレキシブル基板である。
プラズマ強化化学気相成長（ＰＥＣＶＤ）法を用いてバッファ層を下地基板１０に形成する。バッファ層は、酸化物、窒化物又は酸窒化物を選択し、対応する反応ガスがＳｉＨ４、ＮＨ３、Ｎ２又はＳｉＨ２Ｃｌ２、ＮＨ３、Ｎ２である。バッファ層は、具体的には窒化ケイ素／酸化ケイ素の積層構造からなり、厚さがそれぞれ５００オングストローム／３０００オングストロームである。
バッファ層に半導体材料を形成し、半導体材料をパターニングして活性層１１を形成する。活性層１１は、Ｐ－Ｓｉからなり、厚さが４００～５００オングストロームであり、具体的には４７０オングストロームである。
ステップ２において、第１ゲート絶縁層１２を形成する。
具体的には、ＰＥＣＶＤ法を用いて、厚さが４００～８００オングストロームである第１ゲート絶縁層１２を形成する。第１ゲート絶縁層１２は、酸化物、窒化物又は酸窒化物を選択し、対応する反応ガスがＳｉＨ４、ＮＨ３、Ｎ２又はＳｉＨ２Ｃｌ２、ＮＨ３、Ｎ２である。
ステップ３において、第１ゲート金属層１３のパターンを形成する。
具体的には、厚さが２５００～３６００オングストロームである第１ゲート金属層１３をスパッタリング法又は熱蒸着法により堆積する。第１ゲート金属層１３は、Ｃｕ、Ａｌ、Ａｇ、Ｍｏ、Ｃｒ、Ｎｄ、Ｎｉ、Ｍｎ、Ｔｉ、Ｔａ、Ｗ等の金属及びこれらの合金であり、具体的にはＭｏからなる。第１ゲート金属層１３にレジストを塗布し、マスクを用いてレジストを露光して、第１ゲート金属層１３のパターンが存在する領域に対応するレジスト保持領域と、前記パターン以外の領域に対応するレジスト未保持領域とを形成する。現像処理を行い、レジスト未保持領域のレジストを完全に除去し、レジスト保持領域のレジストの厚さをそのままにする。エッチング工程によりレジスト未保持領域の第１ゲート金属層１３を完全に除去し、残ったレジストを剥離して第１ゲート金属層１３のパターンを形成する。第１ゲート金属層１３のパターンは、ゲート線と薄膜トランジスタのゲート等を含む。
ステップ４において、第２ゲート絶縁層１４を形成する。
具体的には、ＰＥＣＶＤ法を用いて、厚さが１０００～２０００オングストロームである第２ゲート絶縁層１４を形成する。第２ゲート絶縁層１４は、酸化物、窒化物又は酸窒化物を選択し、対応する反応ガスがＳｉＨ４、ＮＨ３、Ｎ２又はＳｉＨ２Ｃｌ２、ＮＨ３、Ｎ２である。
ステップ５において、第２ゲート金属形成層１５のパターンを形成する。
具体的には、厚さが２５００～３６００オングストロームである第２ゲート金属形成層１５をスパッタリング法又は熱蒸着法により堆積する。第２ゲート金属形成層１５は、Ｃｕ、Ａｌ、Ａｇ、Ｍｏ、Ｃｒ、Ｎｄ、Ｎｉ、Ｍｎ、Ｔｉ、Ｔａ、Ｗ等の金属及びこれらの合金であり、具体的にはＭｏからなる。第２ゲート金属形成層１５にレジストを塗布し、マスクを用いてレジストを露光して、第２ゲート金属形成層１５のパターンが存在する領域に対応するレジスト保持領域と、前記パターン以外の領域に対応するレジスト未保持領域とを形成する。現像処理を行い、レジスト未保持領域のレジストを完全に除去し、レジスト保持領域のレジストの厚さをそのままにする。エッチング工程によりレジスト未保持領域の第２ゲート金属形成層１５を完全に除去し、残ったレジストを剥離して第２ゲート金属形成層１５のパターンを形成する。第２ゲート金属形成層１５のパターンは、蓄積キャパシタの電極板等を含む。
ステップ６において、第１平坦層３０を形成する。
具体的には、厚さが１８０００～２２０００オングストロームである有機樹脂を塗布し、高温硬化させて第１平坦層３０を形成する。
ステップ７において、第１ソースドレイン金属層３１のパターンを形成する。
具体的には、厚さが約５０００～６０００オングストロームであるソースドレイン金属層をマグネトロンスパッタリング法、熱蒸着法又は他の成膜法により堆積する。ソースドレイン金属層は、Ｃｕ、Ａｌ、Ａｇ、Ｍｏ、Ｃｒ、Ｎｄ、Ｎｉ、Ｍｎ、Ｔｉ、Ｔａ、Ｗ等の金属及びこれらの合金である。ソースドレイン金属層は、単層構造又は多層構造である。多層構造は、例えばＣｕ／Ｍｏ、Ｔｉ／Ｃｕ／Ｔｉ、Ｍｏ／Ａｌ／Ｍｏ等であり、具体的にはＴｉ／Ａｌ／Ｔｉの積層構造からなり、厚さがそれぞれ５００オングストローム／５０００オングストローム／５００オングストロームである。第１ソースドレイン金属層３１にレジストを塗布し、マスクを用いてレジストを露光して、第１ソースドレイン金属層３１のパターンが存在する領域に対応するレジスト保持領域と、前記パターン以外の領域に対応するレジスト未保持領域とを形成する。現像処理を行い、レジスト未保持領域のレジストを完全に除去し、レジスト保持領域のレジストの厚さをそのままにする。エッチング工程によりレジスト未保持領域の第１ソースドレイン金属層３１を完全に除去し、残ったレジストを剥離して第１ソースドレイン金属層３１のパターンを形成する。第１ソースドレイン金属層３１のパターンは、ＶＤＤ信号を伝達するための接続線３１１と駆動薄膜トランジスタの第１極３１２を含む。ここで、第１極は、ソース又はドレインである。第１ソースドレイン金属層３１のパターンは、データ線を更に含む。
ステップ８において、第２平坦層３２を形成する。
具体的には、厚さ１８０００～２２０００オングストロームの有機樹脂を塗布し、高温硬化させて第２平坦層３２を形成する。
ステップ９において、第２ソースドレイン金属層３４のパターンを形成する。
第２平坦層３２にシード層をスパッタリング法により形成する。シード層は、金属層／銅の積層構造からなる。金属層と第２平坦層３２との粘着力を、銅と第２平坦層３２との粘着力よりも大きくすることで、銅と第２平坦層３２との粘着力を高め、銅が剥離しにくくなるようにする。具体的には、金属層は、Ｍｏからなる。シード層の厚さは、閾値未満である。具体的には、シード層におけるＭｏの厚さが３００オングストロームであり、シード層における銅の厚さが３０００オングストロームである。
シード層にレジストを塗布し、マスクを用いてレジストを露光して、第２ソースドレイン金属層３４のパターンが存在する領域に対応するレジスト保持領域と、前記パターン以外の領域に対応するレジスト未保持領域とを形成する。現像処理を行い、レジスト未保持領域のレジストを完全に除去し、レジスト保持領域のレジストの厚さをそのままにする。エッチング工程によりレジスト未保持領域のシード層を完全に除去し、シード層のパターンを形成する。
シード層のパターンに、無電解めっき方式により、金属銅を２～３ｕｍの厚さに成長させる。成長させた銅とシード層のパターンにより、第２ソースドレイン金属層３４のパターンを構成する。第２ソースドレイン金属層３４のパターンは、信号配線と第２パッド３４３を含む。信号配線は、ＶＤＤ配線３４１とＶＳＳ配線３４２を含む。ここで、ＶＳＳ配線３４２は、第１パッドを兼ねる。第２パッド３４３は、駆動薄膜トランジスタの第１極３１２に接続される。
ステップ１０において、第３平坦層３６を形成する。
具体的には、厚さが１８０００～２２０００オングストロームである有機樹脂を塗布し、高温硬化させて第３平坦層３６を形成する。
その後、第３平坦層３６にパターニングを行い、ＶＳＳ配線３４２及び第２パッド３４３を露出するビアを形成する。
上記ステップ１～１０を経て第１駆動機能層を製作した後、下地基板１０を裏返して、下地基板１０の他方の面に第２駆動機能層を製作することにより、駆動基板を完成させることができる。
また、第２平坦層３２にスパッタリング方式で銅層を形成する場合、スパッタリング時のプラズマによって第２平坦層３２にダメージが与えられ、第２平坦層３２からくずが落ちる現象を起こし、落ちたくずによってスパッタリングチャンバーが汚染される。これを避けるために、第２平坦層３２を形成した後、第２平坦層３２に位置する第１パッシベーション層３３を更に形成し、第１パッシベーション層３３が第２平坦層３２を保護することができる。第１パッシベーション層３３は、窒化ケイ素、酸化ケイ素、酸窒化ケイ素等の無機絶縁材料からなり、厚さが５００～３０００オングストロームである。
銅層を低温堆積方式で形成すると、低温堆積方式では第２平坦層３２にダメージを与えないので、第１パッシベーション層３３を形成するステップを省略することができる。
また、銅層に第３平坦層３６を形成する場合、第３平坦層３６が高温硬化すると、銅の表面が酸化されてしまう。これを避けるために、第２ソースドレイン金属層３４のパターンを形成した後、第２ソースドレイン金属層３４のパターンに第２パッシベーション層３５を形成し、第２パッシベーション層３５が銅を保護して、第３平坦層３６が高温硬化する際に銅の表面が酸化してしまうことを避けることができる。第２パッシベーション層３５は、窒化ケイ素、酸化ケイ素、酸窒化ケイ素等の無機絶縁材料からなり、厚さが５００～３０００オングストロームである。
本開示の各方法の実施例において、前記各ステップの番号は、各ステップの前後の順序を規定するために用いられるものではない。当業者にとって、創造的な労働を伴うことなく、各ステップの前後の順序の変更も、本開示の保護範囲内である。
別途に定義することを除き、本開示に使用される技術用語や科学用語は、本開示の所属する分野の一般技能を持つ者が理解する通常の意味である。本開示に使用される「第１」、「第２」及び類似用語は、単に異なる構成部分を区別するためのものであり、順番、数量又は重要度をいっさい表さない。「含む」や「含有」等の類似用語は、該用語の前に現れる素子又は部材が、該用語の後に列挙されている素子又は部材及びそれらの均等物をカバーし、ほかの素子又は部材を排除しないことを意味する。「接続」又は「連結」等その他の類似用語は、物理や機械的接続に限定するのではなく、直接か間接かを関係なしに電気的接続も含む。「上」、「下」、「左」、「右」等は、相対的位置関係を表すものであり、記載対象の絶対位置が変わると、当該相対的位置関係も対応的に変わる。
なお、層、フィルム、領域又は基板のような素子が別の素子の「上」又は「下」に位置するように記載される場合、その素子が「直接」別の素子の「上」又は「下」に位置するか、又は、中間素子が介在してもよい。
以上記載されたのは、本開示の好適な実施形態である。なお、当業者にとって、本開示に記載されている原理を逸脱せずに様々な改良や修飾をすることもできる。これらの改良や修飾も、本開示の保護範囲として見なされるべきである。

Claims (12)

  1. 下地基板と、
    前記下地基板の第１面に設けられ、複数の駆動薄膜トランジスタと、少なくとも１本が単層構造からなり且つ厚さが２μｍである閾値よりも大きい複数本の信号配線を含む第１駆動機能層と、前記第１駆動機能層の前記下地基板から遠い側に設けられ、対応する前記駆動薄膜トランジスタの第１極に接続される第１パッドと、前記信号配線のうちの共通電極線に接続される第２パッドとをそれぞれ複数含むパッド層とを含み、
    前記第１駆動機能層は、前記第１面から離れる方向に、活性層、第１ゲート絶縁層、第１ゲート金属層、第２ゲート絶縁層、第２ゲート金属層、第１平坦層、第１ソースドレイン金属層、第２平坦層、前記信号配線を含むパターンの第２ソースドレイン金属層、及び第３平坦層をこの順に含み、
    前記第２ソースドレイン金属層は、積層された銅層と金属層を含み、
    前記金属層は、前記銅層の前記下地基板に近い側に設けられ、
    前記金属層と前記第２平坦層との粘着力は、前記銅層と前記第２平坦層との粘着力よりも大きいことを特徴とする駆動基板。
  2. 前記下地基板の前記第１面に対向する第２面に設けられ、リード線ガスケットと前記リード線ガスケットに接続される接合ピンを含む第２駆動機能層を更に含み、
    前記下地基板の側面に複数の溝が設けられており、前記溝の各々は、前記下地基板に垂直な方向に延び、且つ前記下地基板の第１面と第２面を貫通し、
    前記溝と一対一で対応し、対応する前記信号配線と前記リード線ガスケットとを接続するための導電接続部の少なくとも一部は、対応する前記溝内に位置することを特徴とする請求項１に記載の駆動基板。
  3. 前記複数本の信号配線は、電源電圧信号線と、前記共通電極線とを含み、
    前記電源電圧信号線及び前記共通電極線の厚みは、いずれも前記閾値よりも大きいことを特徴とする請求項１に記載の駆動基板。
  4. 前記電源電圧信号線と前記共通電極線とは、同じ材料で同じ層に設けられていることを特徴とする請求項３に記載の駆動基板。
  5. 前記信号配線と格子状構造をなすように前記信号配線に接続される信号伝送線を更に含むことを特徴とする請求項３に記載の駆動基板。
  6. 前記銅層の厚さは、２～３０ｕｍであることを特徴とする請求項１に記載の駆動基板。
  7. 前記銅層と前記第１平坦層との間に位置し、無機絶縁材料を用いる第１パッシベーション層を更に含むことを特徴とする請求項１に記載の駆動基板。
  8. 前記銅層と前記第２平坦層との間に位置し、無機絶縁材料を用いる第２パッシベーション層を更に含むことを特徴とする請求項１に記載の駆動基板。
  9. 請求項１～８のいずれか１項に記載の駆動基板と、
    第１極が前記第１パッドに接合されて接続され、第２極が前記第２パッドに接合されて接続されるように、前記パッド層に固定された電子素子とを含むことを特徴とする表示装置。
  10. 下地基板を用意するステップと、
    複数の駆動薄膜トランジスタと、少なくとも１本が単層構造からなり且つ厚さが２μｍである閾値よりも大きい複数本の信号配線を含む第１駆動機能層を、前記下地基板の第１面に形成するステップと、
    対応する前記駆動薄膜トランジスタの第１極に接続される第１パッドと、前記信号配線のうちの共通電極線に接続される第２パッドとをそれぞれ複数含むパッド層を、前記第１駆動機能層の前記下地基板から遠い側に形成するステップとを含み、
    駆動基板は、第１ソースドレイン金属層のパターンと、第２ソースドレイン金属層のパターンとを含み、前記第２ソースドレイン金属層のパターンは、前記信号配線を含み、前記信号配線を形成することは、閾値未満の厚さを有するシード層を形成するステップとを含み、
    前記シード層を形成することは、銅層と、前記銅層の前記下地基板に近い側に設けられ、絶縁層との粘着力が、前記銅層と前記絶縁層との粘着力よりも大きい金属層とが積層するように形成するステップを含むことを特徴とする駆動基板の製作方法。
  11. 前記信号配線を形成することは、さらに、
    電気めっき法により前記シード層上に導電層を成長させ、前記シード層と前記導電層とにより第２ソースドレイン金属層を構成するステップと、
    前記第２ソースドレイン金属層をパターニングして前記信号配線を形成するステップとを含むことを特徴とする請求項１０に記載の駆動基板の製作方法。
  12. 前記信号配線を形成することは、さらに、
    前記シード層をパターニングして、信号配線が形成される領域にシード層のパターンを形成するステップと、
    前記シード層のパターン上に無電解めっきにより導体層のパターンを成長させ、前記導体層のパターンと前記シード層のパターンとにより前記信号配線を構成するステップとを含むことを特徴とする請求項１０に記載の駆動基板の製作方法。
JP2021572618A 2020-05-13 2020-05-13 駆動基板及びその製作方法、表示装置 Active JP7601335B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/090001 WO2021226868A1 (zh) 2020-05-13 2020-05-13 驱动基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
JP2023533880A JP2023533880A (ja) 2023-08-07
JP7601335B2 true JP7601335B2 (ja) 2024-12-17

Family

ID=78511890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021572618A Active JP7601335B2 (ja) 2020-05-13 2020-05-13 駆動基板及びその製作方法、表示装置

Country Status (6)

Country Link
US (1) US11495718B2 (ja)
EP (1) EP4006890A4 (ja)
JP (1) JP7601335B2 (ja)
KR (1) KR102740408B1 (ja)
CN (1) CN114026631B (ja)
WO (1) WO2021226868A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230113452A (ko) * 2022-01-21 2023-07-31 삼성디스플레이 주식회사 표시 장치 및 이를 포함한 타일형 표시 장치
CN115224052B (zh) * 2022-07-28 2025-10-31 京东方科技集团股份有限公司 驱动背板及其制备方法、显示基板及显示装置
WO2024239337A1 (zh) * 2023-05-25 2024-11-28 京东方科技集团股份有限公司 驱动基板、发光装置及其制备方法
CN116632031A (zh) * 2023-05-31 2023-08-22 惠科股份有限公司 显示面板及其制作方法和显示装置
CN118198078B (zh) * 2024-03-26 2026-03-10 上海显耀显示科技股份有限公司 微显示面板及其形成方法、近眼显示设备
WO2025199874A1 (zh) * 2024-03-28 2025-10-02 京东方科技集团股份有限公司 一种显示基板、其制作方法及显示装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109494208A (zh) 2017-09-11 2019-03-19 南茂科技股份有限公司 薄膜覆晶封装结构
KR20190068113A (ko) 2017-12-08 2019-06-18 엘지디스플레이 주식회사 베젤리스 마이크로led 표시장치
CN110148606A (zh) 2018-04-18 2019-08-20 友达光电股份有限公司 显示面板及其制造方法
US20190341439A1 (en) 2018-05-04 2019-11-07 Samsung Display Co., Ltd. Organic light-emitting display device
KR20200004402A (ko) 2018-02-28 2020-01-13 쿄세라 코포레이션 표시 장치, 유리 기판 및 유리 기판의 제조 방법
KR20200004751A (ko) 2018-07-04 2020-01-14 삼성전자주식회사 디스플레이 패널 및 이를 이용한 대형 디스플레이 장치
US20200028044A1 (en) 2018-07-18 2020-01-23 Au Optronics Corporation Light-emitting device and manufacturing method thereof
KR20200008433A (ko) 2018-07-16 2020-01-28 삼성전자주식회사 디스플레이 패널
CN110910774A (zh) 2019-11-04 2020-03-24 深圳市华星光电半导体显示技术有限公司 显示面板、制造方法以及拼接显示面板

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100695303B1 (ko) * 2000-10-31 2007-03-14 삼성전자주식회사 제어 신호부 및 그 제조 방법과 이를 포함하는 액정 표시장치 및 그 제조 방법
US7095460B2 (en) * 2001-02-26 2006-08-22 Samsung Electronics Co., Ltd. Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same
KR100470208B1 (ko) * 2003-04-03 2005-02-04 엘지.필립스 엘시디 주식회사 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
US7336336B2 (en) * 2003-10-14 2008-02-26 Lg. Philips Co. Ltd. Thin film transistor array substrate, method of fabricating the same, liquid crystal display panel having the same and fabricating method thereof
KR101085136B1 (ko) * 2004-12-04 2011-11-18 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
CN102473734B (zh) * 2009-07-31 2015-08-12 株式会社半导体能源研究所 半导体装置及其制造方法
CN102707523A (zh) * 2012-04-20 2012-10-03 京东方科技集团股份有限公司 一种阵列基板的制造方法、阵列基板及显示装置
CN104035615B (zh) * 2014-05-20 2016-03-02 京东方科技集团股份有限公司 一种触摸显示面板和显示装置
CN104393001B (zh) * 2014-10-24 2017-10-31 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制作方法、显示装置
JP6995739B2 (ja) * 2015-07-23 2022-01-17 ソウル セミコンダクター カンパニー リミテッド ディスプレイ装置及びその製造方法
CN106887488B (zh) * 2015-12-15 2019-06-11 群创光电股份有限公司 发光二极管及使用此发光二极管所制得的显示装置
KR102582059B1 (ko) * 2016-12-30 2023-09-21 엘지디스플레이 주식회사 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
US10516081B1 (en) * 2017-04-20 2019-12-24 Apple Inc. High efficiency hexagon LED for micro LED application
KR102502176B1 (ko) * 2017-10-13 2023-02-21 삼성전자주식회사 디스플레이 장치 및 그 제조방법
KR102469299B1 (ko) * 2018-01-03 2022-11-23 삼성디스플레이 주식회사 표시 장치
EP3788655A4 (en) * 2018-04-30 2022-01-26 Ostendo Technologies, Inc. QUANTUM PHOTONIC IMAGING SOLID-STATE COLOR-TUNABLE LIGHT-emitting micropixels
US11037980B2 (en) * 2018-08-10 2021-06-15 Sharp Kabushiki Kaisha Image display device
CN109147654A (zh) * 2018-10-30 2019-01-04 京东方科技集团股份有限公司 显示基板及显示装置
KR102622421B1 (ko) * 2018-12-31 2024-01-05 엘지디스플레이 주식회사 발광 다이오드 디스플레이 장치 및 이를 이용한 멀티 스크린 디스플레이 장치
JP2020109452A (ja) * 2019-01-07 2020-07-16 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
CN109859647B (zh) * 2019-03-29 2022-04-08 上海天马微电子有限公司 一种显示面板及显示装置
CN109979981B (zh) * 2019-03-29 2021-05-14 上海天马微电子有限公司 一种显示面板及其制作方法、显示装置
CN110504282B (zh) * 2019-08-27 2021-11-23 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN110544704B (zh) * 2019-09-25 2022-04-08 京东方科技集团股份有限公司 驱动基板及制作方法、微led绑定方法
CN110649042B (zh) * 2019-09-30 2021-12-14 厦门天马微电子有限公司 显示面板和显示装置
EP4135039A4 (en) * 2020-04-10 2023-05-10 BOE Technology Group Co., Ltd. DRIVE SUBSTRATE, METHOD OF MANUFACTURE THEREOF AND DISPLAY DEVICE

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109494208A (zh) 2017-09-11 2019-03-19 南茂科技股份有限公司 薄膜覆晶封装结构
KR20190068113A (ko) 2017-12-08 2019-06-18 엘지디스플레이 주식회사 베젤리스 마이크로led 표시장치
KR20200004402A (ko) 2018-02-28 2020-01-13 쿄세라 코포레이션 표시 장치, 유리 기판 및 유리 기판의 제조 방법
CN110148606A (zh) 2018-04-18 2019-08-20 友达光电股份有限公司 显示面板及其制造方法
US20190341439A1 (en) 2018-05-04 2019-11-07 Samsung Display Co., Ltd. Organic light-emitting display device
KR20200004751A (ko) 2018-07-04 2020-01-14 삼성전자주식회사 디스플레이 패널 및 이를 이용한 대형 디스플레이 장치
KR20200008433A (ko) 2018-07-16 2020-01-28 삼성전자주식회사 디스플레이 패널
US20200028044A1 (en) 2018-07-18 2020-01-23 Au Optronics Corporation Light-emitting device and manufacturing method thereof
CN110910774A (zh) 2019-11-04 2020-03-24 深圳市华星光电半导体显示技术有限公司 显示面板、制造方法以及拼接显示面板

Also Published As

Publication number Publication date
WO2021226868A1 (zh) 2021-11-18
EP4006890A1 (en) 2022-06-01
KR20230008016A (ko) 2023-01-13
US20210359184A1 (en) 2021-11-18
CN114026631B (zh) 2023-12-22
JP2023533880A (ja) 2023-08-07
EP4006890A4 (en) 2022-10-19
CN114026631A (zh) 2022-02-08
KR102740408B1 (ko) 2024-12-11
US11495718B2 (en) 2022-11-08

Similar Documents

Publication Publication Date Title
JP7601335B2 (ja) 駆動基板及びその製作方法、表示装置
JP7485467B2 (ja) 駆動基板及びその製作方法並びに表示装置
CN112133729B (zh) 一种显示基板及其制备方法、显示装置
CN109037282A (zh) 一种阵列基板及其制作方法、显示面板、显示装置
CN112366220B (zh) 一种显示基板及其制备方法、显示装置
CN112151445A (zh) 一种显示基板的制备方法及显示基板、显示装置
CN113809095B (zh) 阵列基板及其制备方法
US12501793B2 (en) Display device and method of manufacturing the same
WO2019100478A1 (zh) 触控显示面板及其制造方法
CN211238254U (zh) 显示基板、显示基板母板及显示装置
CN103295996A (zh) 封装基板及其制作方法
TWI759839B (zh) 微型發光二極體顯示元件與其製造方法
CN111862886A (zh) 驱动基板及其制作方法和显示装置
WO2021169568A1 (zh) 显示母板及其制备方法、显示基板和显示装置
CN116417472A (zh) 一种显示面板及其制备方法、显示装置
WO2022048538A1 (zh) 阵列基板及其制备方法、显示面板和背光模组
CN114447080A (zh) 显示面板
WO2022057542A1 (zh) 一种显示背板及其制备方法、显示装置
CN111128942B (zh) 一种微发光二极管显示基板及其制备方法
CN112993117A (zh) 微发光二极管显示面板及其制备方法、显示装置
CN114156395A (zh) 阵列基板及其制备方法、显示面板和背光模组
CN113421903B (zh) 显示基板及其制备方法、显示面板、显示装置
US8138548B2 (en) Thin film transistor array substrate and method for manufacturing the same
CN113851489B (zh) 驱动背板的制作方法、驱动背板及显示装置
CN113421894B (zh) 一种显示面板及其制作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230508

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240312

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241011

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20241023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20241105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20241126

R150 Certificate of patent or registration of utility model

Ref document number: 7601335

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150