JP7601696B2 - フォトダイオードアレイ及びイメージセンサ - Google Patents

Description

本開示は、フォトダイオードアレイに関する。

Ｘ線センサ等に用いられるＦｌａｔ Ｐａｎｅｌ Ｄｅｔｅｃｔｏｒ（ＦＰＤ）の高精細化が進展している。Ｘ線センサに利用されるＦＰＤは、一般に、直接変換型と間接変換型に分類される。間接変換型のＦＰＤは、Ｘ線検出パネルにＸ線を光、例えば可視光や紫外光に変換する蛍光体（シンチレータ）と、光を電気信号に変換するフォトダイオードアレイを用いている。

米国特許出願公開第２０１６／０３１６１５９号 米国特許第７２０８７４２号

ＦＰＤの高精細化に伴い、フォトダイオードアレイにおいて効率的かつ正確に光を検出することができる技術が望まれている。

本開示の一態様は、基板上に配列された複数の素子を含む、フォトダイオードアレイである。前記複数の素子の各素子は、上部電極と、下部電極と、前記上部電極と前記下部電極との間の光電変換部と、前記下部電極より下層に位置する、下層導体部と、前記下部電極と前記下層導体部との間の絶縁層と、を含む。前記下層導体部の少なくとも一部は、平面視において前記下部電極の少なくとも一部と前記絶縁層を介して重なる。

本開示の一態様によれば、フォトダイオードアレイの特性を改善できる。

実施形態のイメージセンサの構成を示したブロック図である。 実施形態のイメージセンサの画素の等価回路を示した回路図である。 画素、ゲート線及び信号線の構造の例を模式的に示す平面図である。 図３ＡのＩＩＩＢ－ＩＩＩＢ´切断線における断面図を示す。 図３ＡのＩＩＩＣ－ＩＩＩＣ´切断線における断面図を示す。 図３Ａから３Ｃを参照して説明した構成における、画素容量を示す。 画素、ゲート線及び信号線の構造の例を模式的に示す平面図である。 図５ＡのＶＢ－ＶＢ´切断線における断面図を示す。 図５ＡのＶＣ－ＶＣ´切断線における断面図を示す。 画素、ゲート線及び信号線の構造の例を模式的に示す平面図である。 図６ＡのＶＩＢ－ＶＩＢ´切断線における断面図を示す。 画素、ゲート線及び信号線の構造の例を模式的に示す平面図である。 図７ＡのＶＩＩＢ－ＶＩＩＢ´切断線における断面図を示す。 画素、ゲート線及び信号線の構造の例を模式的に示す平面図である。 図８ＡのＶＩＩＩＢ－ＶＩＩＩＢ´切断線における断面図を示す。 画素、ゲート線及び信号線の構造の例を模式的に示す平面図である。 図９ＡのＩＸＢ－ＩＸＢ´切断線における断面図を示す。 画素、ゲート線及び信号線の構造の例を模式的に示す平面図である。 図１０ＡのＸＢ－ＸＢ´切断線における断面図を示す。 画素、ゲート線及び信号線の構造の例を模式的に示す平面図である。 図１１ＡのＸＩＢ－ＸＩＢ´切断線における断面図を示す。 画素、ゲート線及び信号線の構造の例を模式的に示す平面図である。 図１２ＡのＸＩＩＢ－ＸＩＩＢ´切断線における断面図を示す。 画素、ゲート線及び信号線の構造の例を模式的に示す平面図である。 図１３ＡのＸＩＩＩＢ－ＸＩＩＩＢ´切断線における断面図を示す。

以下において、イメージセンサに使用できる、本明細書の一実施形態に係るフォトダイオードアレイについて、図面を参照して詳細に説明する。なお、本開示のフォトダイオードアレイの構成は、イメージセンサと異なる装置に適用することができる。

各図面における各構成要素の大きさや縮尺は、図の視認性を確保するために適宜変更して記載している。また、各図面におけるハッチングは、各構成要素を区別するためのものであり、必ずしも切断面を意味するものではない。また、スイッチング素子あるいは増幅素子として用いられる非線形素子についてトランジスタという呼称を用いるが、トランジスタはＴｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ（ＴＦＴ）を含む。

本明細書の一実施形態に係るフォトダイオードアレイは、基板上にレイアウトされた複数の画素を含む。画素は、下部電極及び上部電極に挟まれたフォトダイオードに加え、下層導体部を含む。下層導体部は、下部電極より下層に位置し、それらの間に絶縁層が存在する。画素容量は、下部電極及び上部電極の間の接合容量に加えて、下部電極と下層導体部の間の付加容量を含む。このため、画素容量が増加し、画素特性が改善される。

本開示のイメージセンサは、例えば、医療、産業用非破壊検査分野における放射線撮影装置に利用可能である。イメージセンサにより検出される光は、任意の周波数を有する電磁波であり、赤外線や可視光のほか、Ｘ線を含む。

［イメージセンサの構成］
図１は、本明細書の一実施形態に係るイメージセンサの構成例を示したブロック図である。イメージセンサ１０は、センサ基板１１と制御回路を含む。制御回路は、駆動回路１４、信号検出回路１６、主制御回路１８を含む。

センサ基板１１は、絶縁基板（たとえばガラス基板）と、絶縁基板上に画素１３が縦横のマトリクス状に配置された画素領域１２を含む。画素１３は、フォトダイオードを含む基板上の素子の例である。なお、画素１３のレイアウトは図１に示すマトリクスレイアウトに限定されない。画素領域１２には、検出光である放射線を受けて蛍光を発するシンチレータが配置されている場合がある。

画素１３は、図１における縦方向に延び横方向に配列された複数の信号線１０６と、横方向に延び縦方向に配列された複数のゲート線（走査線）１０５との各交点に配置されている。画素１３は、それぞれ、図１の縦方向に延び横方向に配列されたバイアス線１０７に接続されている。図１において、一つの画素、一つの信号線、一つのゲート線及び一つのバイアス線のみが、それぞれ、符号１３、１０６、１０５及び１０７で指示されている。

信号線１０６は、それぞれ、異なる画素列に接続されている。ゲート線１０５は、それぞれ、異なる画素行に接続されている。信号線１０６は信号検出回路１６に接続され、ゲート線は駆動回路１４に接続される。バイアス線１０７は、共通バイアス線１０８に接続されている。共通バイアス線１０８のパッド１０９にバイアス電位が与えられる。駆動回路１４は、画素１３による光検出のため、画素１３のゲート線１０５を駆動する。信号検出回路１６は、信号線それぞれからの信号を検出する。主制御回路１８は、駆動回路１４及び信号検出回路１６を制御する。

［画素の回路構成］
図２は一つの画素１３の等価回路を示した回路図である。画素１３は、光電変換素子であるフォトダイオード１２１と、スイッチング素子である薄膜トランジスタ（ＴＦＴ）１２２とを含む。薄膜トランジスタ１２２のゲート端子は、ゲート線１０５に接続され、ソース／ドレイン端子の一方は信号線１０６に接続され、ソース／ドレイン端子の他方はフォトダイオード１２１のカソード端子に接続される。図２の例において、フォトダイオード１２１のアノード端子は、バイアス線１０７に接続されている。

薄膜トランジスタ１２２は、ａ－Ｓｉ（アモルファスシリコン）薄膜トランジスタ、ポリシリコン薄膜トランジスタ又は、酸化物半導体薄膜トランジスタであってよい。薄膜トランジスタ１２２は、例えば、ｎ型の導電型である。

画素１３は、さらに、フォトダイオード１２１の接合容量１２５及び容量素子１２６を含む。接合容量１２５及び容量素子１２６は、スイッチＴＦＴ１２２とバイアス線１０７との間において、フォトダイオード１２１と並列に接続されている。

Ｘ線の撮像装置として用いられるイメージセンサ１０は、フォトダイオード１２１への光の照射量に対応する信号電荷を、接合容量１２５及び容量素子１２６に蓄積する。画素１３が、フォトダイオード１２１の接合容量１２５に加えて、容量素子１２６を含むことで、フォトダイオードの製造条件をほとんど変えることなく飽和信号量を向上できる。

主制御回路１８は、画素１３に配置された薄膜トランジスタ１２２を導通させ、接合容量１２５及び容量素子１２６に蓄積された電荷を外部に取り出すことにより、信号を読み出す。

具体的には、駆動回路１４は、ゲート線１０５を順次選択し、薄膜トランジスタ１２２を導通状態とするパルスを印加する。フォトダイオード１２１のアノード端子はバイアス線１０７に接続されており、信号線１０６には、信号検出回路１６によりリファレンス電位が印加される。そのため、フォトダイオード１２１にはバイアス線１０７のバイアス電位とリファレンス電位との差分電圧が充電される。一般に、この差分電圧は、アノード電位に対しカソード電位の方が高くなる逆バイアス電圧に設定される。

フォトダイオード１２１を、この逆バイアス電圧にまで再充電するために必要な電荷は、フォトダイオード１２１に照射された光量に依存する。信号検出回路１６は、フォトダイオード１２１が逆バイアスまで再充電される際に流れる電流を積分することで、信号電荷を読み出す。

信号電荷の読出しにおいて、薄膜トランジスタ１２２の信号線１０６に接続される端子の電圧は、フォトダイオード１２１に接続されている端子の電圧以上である。つまり、信号電荷の検出において、薄膜トランジスタ１２２の信号線１０６に接続される端子がドレインであり、フォトダイオード１２１に接続されている端子がソースである。なお、画素１３は、図２に示す構成要素に不図示の追加構成要素、例えば追加の薄膜トランジスタを含んでもよい。

［画素構造例］
以下において、画素１３のデバイス構造のいくつかの例を説明する。画素１３に含まれる、フォトダイオード１２１、薄膜トランジスタ１２２及び容量素子１２６は、それぞれ、絶縁基板上で、積層構造を有している。

図３Ａは、画素１３、ゲート線１０５及び信号線１０６の構造を模式的に示す平面図である。図３Ａにおいて、信号線１０６は縦方向に延び、ゲート線１０５は横方向に延びており、その交差位置に薄膜トランジスタ１２２が配置されている。

画素１３は、下部電極２０１及び上部電極２０５を含む。図３Ａの構成例において、上部電極２０５の全域が、平面視において、下部電極２０１と重なっている。つまり、平面視において、上部電極２０５の全域が、下部電極２０１の領域内に含まれている。後述するように、フォトダイオード１２１は、下部電極２０１及び上部電極２０５に挟まれている。

画素１３は、さらに、薄膜トランジスタ１２２、下層導体部２１０、及びバイアス電極２２１を含む。薄膜トランジスタ１２２は、ゲート電極２５１、半導体部２５２、ソース電極２５３及びドレイン電極２５４を含む。

後述するように、下層導体部２１０は、下部電極２０１より下層に位置する。図３Ａにおいて、下層導体部２１０の下部電極２０１により覆われている部分は、破線で示されている。下層導体部２１０は、電極形状部２１１及び連結部２１２、２１３を含む。電極形状部２１１は幅広な部分であり、連結部２１２、２１３の幅（横方向における長さ）は、電極形状部２１１の幅より小さい。連結部２１２、２１３は、電極形状部２１１から上及び下方向に延びている。

電極形状部２１１の全域は、下部電極２０１に覆われている。つまり、電極形状部２１１の全域は、下部電極２０１に対向している。連結部２１２、２１３それぞれの一部は、下部電極２０１に対向し、他の一部は下部電極２０１の外側に延びている。下層導体部２１０は、下部電極２０１に対向する部分である容量電極部を含む。

図３Ａの例において、容量電極部は、電極形状部２１１の全域及び連結部２１２、２１３の一部を含む。図３Ａの構成例において、容量電極部は、実質的に、電極形状部２１１で構成されている。容量電極部と、下部電極２０１の対向部分と、それら部分の間の絶縁部とは、容量素子１２６を構成する。図３Ａの構成例において、電極形状部２１１の全域は、平面視において、下部電極２０１及び上部電極２０５の領域内にある。

バイアス電極２２１は、下層導体部２１０と上部電極２０５とを相互接続する。具体的には、コンタクト部（相互接続部）２２５は、下層導体部２１０の連結部２１２と、バイアス電極２２１とを、相互接続する。また、コンタクト部２２６は、上部電極２０５と、バイアス電極２２１とを、相互接続する。

図３Ａの構成例において、信号線に沿って配列された下層導体部２１０は連結されており、バイアス電位を伝送する。図３Ａの構成例において、縦方向に隣接する下層導体部２１０は連結部２１２又は連結部２１３を介して連結されている。横方向に隣接する下層導体部２１０は連結されておらず、離間している。各バイアス線１０７は、連結された下層導体部２１０からなる各下層導体部群に含まれる。バイアス電位は、画素１３の下層導体部２１０から、バイアス電極２２１を介して、上部電極２０５に与えられる。

バイアス電極２２１は、コンタクト部２２５において下層導体部２１０と接続され、コンタクト部２２６において上部電極２０５と接続されている。バイアス電極２２１は上部電極２０５の領域を通過していない。コンタクト部２２５からコンタクト部２２６へと向かう方向でのバイアス電極２２１の端は、平面視において上部電極２０５の上にある。つまり、図３Ａにおいて、コンタクト部２２６の下側のバイアス電極２２１の端は上部電極２０５の上にある。

コンタクト部２２５は、上部電極２０５及び下部電極２０１の外側に存在する。上部電極２０５及び下部電極２０１は、それぞれ凹部を有する。コンタクト部２２５は、下部電極２０１の凹部の領域内に存在している。コンタクト部２２６の中心から、コンタクト部２２５とコンタクト部２２６の中心を結ぶ仮想線が最初にまたぐ上部電極２０５の端までの距離は、当該仮想線が上部電極２０５の端から端まで通過する距離より短く、例えば、その半分未満である。

また、コンタクト部２２６から左右それぞれの方向における端は、平面視において上部電極２０５の上にある。このように、バイアス電極２２１と上部電極２０５とが重なる領域を小さくすることで、フォトダイオード１２１の受光面積を増加させることができる。

図３Ａの構成例において、下層導体部２１０は、平面視において、ゲート線１０５及び信号線１０６と重なることなく、それらから離間している。下部電極２０１及び上部電極２０５は、平面視において、ゲート線１０５及び信号線１０６と重なることなく、それらから離間している。さらに、下層導体部２１０は、平面視において、半導体部２５２と重なることなく、それから離間している。下部電極２０１及び上部電極２０５も、平面視において、半導体部２５２と重なることなく、それから離間している。

次に、図３Ａに示す画素１３の断面構造を説明する。図３Ｂは、図３ＡのＩＩＩＢ－ＩＩＩＢ´切断線における断面図を示し、図３Ｃは、図３ＡのＩＩＩＣ－ＩＩＩＣ´切断線における断面図を示す。なお、以下において、図面において一部要素の符号が省略されていることがある。

図３Ｂ及び３Ｃを参照して、薄膜トランジスタ１２２（図３Ａ参照）は、絶縁性の基板２７１上に形成されているゲート電極２５１、ゲート電極２５１上のゲート絶縁層２７２、ゲート絶縁層２７２上の半導体部２５２を含む。

図３Ａに示すように、ゲート電極２５１は、横方向に延びるゲート線１０５から上方向に突出する部分であり、ゲート電極２５１はゲート線１０５に連続している。ゲート電極２５１及びゲート線１０５は絶縁基板（絶縁層）２７１上に形成され、それらは同一の導体層に含まれる。なお、絶縁基板２７１とゲート電極２５１及びゲート線１０５との間に、シリコン絶縁層が存在してもよい。

同一導体層に含まれている連続する又は分離された導体部は、同一絶縁層上に、当該絶縁層と直接接触して、同一材料で構成されている。製造において、同一導体層の導体部は同一工程において形成される。導体層は、単一層構造又は積層構造を有し得る。

本構成例において、薄膜トランジスタ１２２は、ボトムゲート構造を有しており、ゲート電極２５１は、半導体部２５２の下側に存在する。薄膜トランジスタ１２２は、さらに、ゲート絶縁層２７２上の電極２５３及び２５４を含む。電極２５３及び２５４は、同一の導体層に含まれる。

キャリアの流れに応じて、電極２５３及び２５４の一方がソース電極であり他方がドレイン電極である。フォトダイオード１２１の電荷の検出において、電極２５３がソース電極であり、電極２５４がドレイン電極である。そのため、以下においては、電極２５３をソース電極、電極２５４をドレイン電極と呼ぶ。

ソース電極２５３及びドレイン電極２５４は、それぞれ、半導体部２５２に直接接触している。島状の半導体部２５２の側面、及び、上面の一部に接するようにソース電極２５３及びドレイン電極２５４が形成されている。

ゲート絶縁層２７２は、ゲート電極２５１の全面を覆うように形成されている。ゲート絶縁層２７２は、ゲート電極２５１と半導体部２５２との間に形成されている。第１層間絶縁層２７３は、薄膜トランジスタ１２２の全体を覆う。具体的には、第１層間絶縁層２７３は、半導体部２５２の上面、及び、ソース電極２５３及びドレイン電極２５４の上面を覆っている。

基板２７１は、例えば、ガラス又は樹脂で形成されている。ゲート電極２５１は導体であり、金属又は不純物ドープされたシリコンで形成することができる。ゲート絶縁層２７２は、例えば、シリコン熱酸化物で形成される。半導体部２５２を構成する半導体は、例えば、酸化物半導体又はアモルファスシリコンである。酸化物半導体は、例えば、Ｉｎ、Ｇａ、およびＺｎの少なくともいずれかを含み、その例は、アモルファスＩｎＧａＺｎＯ（ａ－ＩｎＧａＺｎＯ）や微結晶ＩｎＧａＺｎＯである。

ソース電極２５３及びドレイン電極２５４は、それぞれ導体であり、例えば、Ｍｏ、Ｔｉ、Ａｌ、Ｃｒ等の金属、それらの合金、又はそれらの積層体で形成することができる。第１層間絶縁層２７３は、無機又は有機絶縁体である。図３Ａ及び３Ｂに示す薄膜トランジスタ１２２は、ボトムゲート構造を有するが、これと異なり、薄膜トランジスタ１２２は、トップゲート構造を有してもよく、トップゲート電極部及びボトムゲート電極の双方を含んでもよい。

第１層間絶縁層２７３上に、下層導体部２１０が形成されている。下層導体部２１０は、第１層間絶縁層２７３に直接接触している。下層導体部２１０は、ゲート電極２５１及びゲート線１０５より上層に位置し、下部電極２０１より下層に位置する。下層導体部２１０とゲート電極２５１及びゲート線１０５との間に、第１層間絶縁層２７３が存在する。下層導体部２１０と下部電極２０１との間に第２層間絶縁層２７４が存在する。第２層間絶縁層２７４は、無機又は有機絶縁体である。本例において、第２層間絶縁層２７４は、下部電極２０１及び下層導体部２１０に直接接触している。

図３Ａ～３Ｃに示すように、下部電極２０１の少なくとも一部は、下層導体部２１０の少なくとも一部と、絶縁層２７４を介して、平面視において重なる。つまり、下部電極２０１の少なくとも一部は、平面視において、下層導体部２１０の少なくとも一部を覆う。本構成例において、下部電極２０１の一部が下層導体部２１０の一部と重なる。

図３Ｂに示すように、下部電極２０１は、第２層間絶縁層２７４及び第１層間絶縁層２７３のビアホール内のコンタクト部２２７を介して、薄膜トランジスタ１２２のソース電極２５３に接続されている。下部電極２０１は、導体であり、例えば、Ｃｒ、Ｍｏ、Ａｌ等の金属、それらの合金、又はそれらの積層体で形成することができる。

フォトダイオード１２１は、下部電極２０１及び上部電極２０５の間の光電変換部と、当該光電変換部と接触している下部電極２０１及び上部電極２０５の部分で構成されている。図３Ｂ及び３Ｃに示すフォトダイオード１２１の例は、ＰＩＮダイオードである。ＰＩＮダイオードは、膜厚方向に広い空乏層が形成されることにより、効率的に光を検出することができる。上部電極２０５はシンチレータからの光に対して透明な電極であり、例えば、ＩＴＯである。

フォトダイオード１２１の光電変換部は、下部電極２０１上のｎ型アモルファスシリコン層（膜）２０２、ｎ型アモルファスシリコン層２０２上の真性アモルファスシリコン層（膜）２０３、真性アモルファスシリコン層２０３上のｐ型アモルファスシリコン層（膜）２０４を含む。本構成例において、ｎ型アモルファスシリコン層２０２は、下部電極２０１に直接接触している。

上部電極２０５はｐ型アモルファスシリコン層２０４上に形成されている。本構成例において、上部電極２０５はｐ型アモルファスシリコン層２０４に直接接触している。検出する光は、上部電極２０５側からフォトダイオード１２１に入射する。なお、ｎ型アモルファスシリコン層２０２とｐ型アモルファスシリコン層２０４の位置が逆でもよく、真性アモルファスシリコン層２０３が省略されてもよい。

第３層間絶縁層２７５が、下部電極２０１、シリコン層２０２－２０４、及び上部電極２０５を覆うように形成されている。第３層間絶縁層２７５は、無機又は有機絶縁体である。バイアス電極２２１及び信号線１０６が、第３層間絶縁層２７５上に形成されている。本例において、バイアス電極２２１及び信号線１０６は、第３層間絶縁層２７５に直接接触している。信号線１０６は、第３層間絶縁層２７５、第２層間絶縁層２７４及び第１層間絶縁層２７３のビアホール内のコンタクト部２２８を介して、薄膜トランジスタ１２２のドレイン電極２５４に接続されている。

バイアス電極２２１は、第３層間絶縁層２７５のビアホールに形成されているコンタクト部２２６によって、上部電極２０５に接続されている。また、バイアス電極２２１は、第３層間絶縁層２７５及び第２層間絶縁層２７４のビアホールに形成されているコンタクト部２２５によって、下層導体部２１０に接続されている。バイアス電極２２１は、導体であり、例えば、Ｍｏ、Ｔｉ、Ａｌ等の金属、それらの合金、又はそれらの積層体で形成することができる。

信号線１０６、バイアス電極２２１及び第３層間絶縁層２７５を覆うようにパッシベーション層（膜）２７６が形成されている。パッシベーション層２７６は、画素領域１２の全域を覆う。パッシベーション層２７６は、無機又は有機絶縁体である。パッシベーション層２７６上に不図示のシンチレータが配置される。

シンチレータは、画素領域１２の全域を覆う。シンチレータは、放射線に励起されることにより発光する。具体的には、シンチレータは、入射したＸ線をフォトダイオード１２１が検出する波長の光に変換する。フォトダイオード１２１は、シンチレータからの光に応じて、信号電荷を生成し、接合容量１２５及び容量素子１２６（図２参照）に蓄積する。

上記構成例において、フォトダイオード１２１は、薄膜トランジスタ１２２よりも上層にある。この配置は、絶縁層等による入射光の減衰を少なくすることができることに加え、半導体プロセスにおける薄膜トランジスタとフォトダイオードの製造を容易とすることができる。

図３Ａから３Ｃを参照して説明した構成において、バイアス電位は、上部電極２０５より下層に位置する下層導体部２１０から、バイアス電極２２１を介して、上部電極２０５に与えられる。図３Ａに示すように、バイアス電極２２１は、上部電極２０５の端の一部のみを覆うのみである。本構成は、バイアス線が上部電極２０５の上を端から端まで通過する構成と比較して、上部電極２０５が導体によって覆われる面積を小さくし、フォトダイオード１２１の受光面積を増加させることができる。

フォトダイオードアレイに対しては、高解像化及び高精細化に対するニーズがあり、画素サイズを小さくすることで、その要求を満たすことができる。しかし画素サイズが小さくなると、フォトダイオードの面積が小さくなり、その接合容量も小さくなり、飽和信号量が低下する。

飽和信号量は、ダイナミックレンジを決定づける要素の一つであり、ダイナミックレンジの上限は、飽和信号量で決まる。飽和信号量は、画素容量とバイアス電位で決まる。ダイナミックレンジは、飽和信号量の他、フォトダイオードの暗電流をはじめとする様々な要因から生じるノイズの大きさにも依存する。ダイナミックレンジの下限は、ノイズの大きさで決まる。

暗電流はバイアス電位に依存するため、バイアス電位を小さくすれば暗電流を小さくできる。しかし、飽和信号量も低下するため、ダイナミックレンジは拡大しない。飽和信号量が小さくなると、これを超える強度の光（Ｘ線）が照射された際に、強度に応じた信号を出力できなくなる。

そのため、画素サイズを小さくするという制約の下、飽和信号量を上げることが求められる。上述のように、飽和信号量は画素容量とバイアス電位に依存するため、画素容量を増加させることで、飽和信号量を増加させることができる。

図４は、図３Ａから３Ｃを参照して説明した構成における、画素容量を示す。画素１３は、フォトダイオード１２１の接合容量Ｃｐｄに加えて、下部電極２０１と下層導体部２１０との間の容量Ｃａｄｄを含む。つまり、下部電極２０１と下層導体部２１０とは、それらの間の絶縁層（層間絶縁層２７４の一部）と共に、付加容量素子を構成する。

このように、下部電極２０１より下層に電極状の下層導体部２１０を配置することで、下部電極２０１と下層導体部２１０との間に容量が形成される。フォトダイオード１２１の接合容量１２５に並列に、追加の容量素子１２６形成されたことになる（図２参照）。これにより、画素容量は増大し、画素の飽和信号量を向上させることができる。

特に画素サイズが小さい製品において、製造条件によって接合容量を変えることは、量子効率や暗電流など他の特性にも影響を与えるため困難である。しかし本構造は、下部電極２０１より下層の導体層を利用して容量素子を形成するため、フォトダイオード１２１の製造条件をほとんど変えることなく飽和信号量を向上できる。さらに、用途や目的に応じて、下層導体部２１０の大きさや下部電極２０１との距離を変えることで、付加容量Ｃａｄｄを任意に変えることができる。

本構成においては、フォトダイオード１２１と並列に容量素子１２６を追加し、バイアス電位を小さく設定することで、暗電流を低下させつつ飽和信号量の低下を抑制できる。このため、ダイナミックレンジを増加させることができる。

下層導体部２１０は、下部電極２０１より下層にあるので、受光領域に影響を与えることなく面積を大きくすることができる。このため、断線の可能性を低減すると共に、ゲート線１０５に起因するノイズを効果的に低減させることができる。

図３Ｂ及び３Ｃを参照して説明した構成において、ゲート線１０５と、下部電極２０１との間の層に、下層導体部２１０が存在する。画素電極とゲート線１０５とが形成する寄生容量を小さくできる（固定電位の電極による静電遮蔽効果）。そして寄生容量が小さくなると、ゲート線１０５から下部電極２０１に加わるノイズを小さくできる。

詳細は以下の通りである。例えば下部電極２０１が寄生容量を介してゲート線１０５と接続される場合、ゲート線１０５はノイズ電圧Ｖｎの大きさをもつノイズ源になりうる。そのため、寄生容量を介してノイズ電流が下部電極２０１に流れ、下部電極２０１ではノイズが静電誘導により生じる。このとき、ノイズの大きさは寄生容量の大きさに比例する。

ゲート線１０５と下部電極２０１の中間に位置する下層導体部２１０は、ゲート線１０５と下部電極２０１との間の寄生容量を、三つの容量に分割する。これらは、ゲート線１０５と下部電極２０１との間の容量、ゲート線１０５と下層導体部２１０との間の容量、及び下層導体部２１０と下部電極２０１との間の容量である。また下層導体部２１０は、常にバイアス電位に固定されている。これにより、ゲート線由来のノイズ電流がゲート線１０５と下層導体部２１０との間で主に流れるため、下部電極２０１へのノイズ電流は小さくなる。

このように、下部電極２０１よりも下層にバイアス電位を伝送する下層導体部２１０を配置することで、画素１３の飽和信号量を増加させ、ゲート線由来のノイズを低減することができる。

上述のように、画素のスイッチトランジスタは、任意の特性の半導体を利用することができる。本明細書の一実施形態において、移動度が５ｃｍ²／Ｖｓを超える半導体部を含むスイッチトランジスタが利用される。

上述のように容量素子１２６が追加されると、画素容量が大きくなるため、トランジスタがＯＮになったときの書込率が低下する。これにより、画素１３の信号電荷を十分に読み出すことができずに、残像特性を悪化し得る。したがって、上記移動度の特性を有するスイッチ素子を使用することで、より確実に、適切な信号読み取りが可能となる。上記特性を有する薄膜トランジスタは、例えば、酸化物半導体や低温ポリシリコンなど、移動度の高い半導体を使用したスイッチトランジスタである。

［他の画素構造例］
以下において、画素の他の構成例を説明する。図５Ａは、画素１３、ゲート線１０５及び信号線１０６の構造を模式的に示す平面図である。図５Ｂは、図５ＡのＶＢ－ＶＢ´切断線における断面図を示し、図５Ｃは、図５ＡのＶＣ－ＶＣ´切断線における断面図を示す。以下においては、図３Ａから３Ｃを参照して説明した構成との相違点を主に説明する。

本構成例は、図３Ａから３Ｃにおけるバイアス電極２２１に代えて、バイアス線３２１を含む。バイアス線３２１は、図３Ａの縦方向において延びており、複数の画素１３の上部電極３０５それぞれに、コンタクト部３２３を介して接続されている。バイアス線３２１は、上部電極３０５の上を、上部電極３０５の端から反対側の端まで通過している。バイアス線３２１は、例えば、バイアス電極２２１と同様の材料で形成できる。

図５Ａに示す構成例において、上部電極３０５及び下部電極３０１は、図３Ａに示す上部電極２０５及び下部電極２０１のような凹部を有していない。図５Ｂ及び５Ｃに示すように、バイアス線３２１は、第３層間絶縁層２７５に形成されており、第３層間絶縁層２７５と直接接触している。バイアス線３２１は、第３層間絶縁層２７５を貫通するコンタクト部３２３によって、上部電極２０５に接続されている。

下層導体部３１０は、画素１３内において、上部電極３０５と相互接続されておらず、電気的に分離されている。図５Ｃに示すように、下層導体部３１０は、電極形状部３１１と、電極形状部から縦方向の延びる連結部３１２、３１３とを含む。本構成例において、連結部３１２、３１３の幅は、バイアス線３２１の幅以下である。縦方向に隣接する画素１３の下層導体部３１０は連結部３１２、３１３において連結されている。なお、画素領域１２よりも外側で下層導体部３１０とバイアス線３２１が相互接続されていてもよい。

本構成例において、下層導体部３１０の各列には、例えば信号検出回路１６から、バイアス電位又はバイアス電位と異なる定電位が与えられる。下層導体部３１０は、下部電極３０１及び第２層間絶縁層２７４と共に、付加容量素子１２６を構成する。また、下層導体部３１０は、ゲート線１０５から下部電極３０１へのノイズを低減できる。

図６Ａは、画素１３、ゲート線１０５及び信号線１０６の構造を模式的に示す平面図である。図６Ｂは、図６ＡのＶＩＢ－ＶＩＢ´切断線における断面図を示す。以下においては、図３Ａから３Ｃを参照して説明した構成との相違点を主に説明する。本構成例において、下層導体部は、ソース電極及びドレイン電極と同一の導体層に含まれている。これにより、製造プロセスをより簡便なものとすることができる。

図６Ｂに示すように、下層導体部４００は、ゲート絶縁層２７２上に形成されており、ゲート絶縁層２７２と直接接触している。下層導体部４００は、薄膜トランジスタのソース電極２５３及びドレイン電極２５４と同一の材料で形成されている。下層導体部４００は、ソース電極２５３及びドレイン電極２５４と同一層に含まれる。下層導体部４００の平面形状は、図３Ａに示す下層導体部２１０と同様でよい。

図７Ａは、画素１３、ゲート線１０５及び信号線１０６の構造を模式的に示す平面図である。図７Ｂは、図７ＡのＶＩＩＢ－ＶＩＩＢ´切断線における断面図を示す。以下においては、図３Ａから３Ｃを参照して説明した構成との相違点を主に説明する。図７Ａに示すように、本構成例において、下層導体部４１０は、付加容量素子１２６の電極部分に加えて、トップゲート電極部４１３を含む。

トップゲート電極部４１３は、電極形状部２１１から薄膜トランジスタ１２２に向かって延びている。トップゲート電極部４１３は、平面視において、ソース電極２５３及びドレイン電極２５４の間のチャネル部を覆う。なお、トップゲート電極部４１３は、チャネル部の一部のみを覆ってもよい。

図７Ｂに示すように、トップゲート電極部４１３と半導体部２５２との間に、第１層間絶縁層２７３（の一部）が存在する。トップゲート電極部４１３は、薄膜トランジスタ１２２の閾値を制御することができる。また、トップゲート電極部４１３は、半導体部２５２への光入射を低減することができる。

上述のように、薄膜トランジスタ１２２として、高移動度な酸化物半導体ＴＦＴを使用することができる。酸化物半導体の閾値は、外部刺激（例えば光や電圧、応力など）によって容易に変動する。そのため、図７Ａに示す構成例のように、ボトム側のゲート電極２５１とトップ側のゲート電極４１３を伴うＤｕａｌ Ｇａｔｅ構造を有することで、薄膜トランジスタ１２２は、トップゲート電位で閾値を制御することができる。

フォトダイオードアレイにおいて、フォトダイオード１２１は、一般に、逆バイアスモードで固定される。トップゲート電極部４１３に負の電位が与えられる場合、トップゲート電位は閾値を、Ｓｉｎｇｌｅ Ｇａｔｅ構造よりも正方向にシフトさせる。そのため、外部刺激で負シフトする場合には、これを相殺する効果がある。

図８Ａは、画素１３、ゲート線１０５及び信号線１０６の構造を模式的に示す平面図である。図８Ｂは、図８ＡのＶＩＩＩＢ－ＶＩＩＩＢ´切断線における断面図を示す。以下においては、図３Ａから３Ｃを参照して説明した構成との相違点を主に説明する。

図８Ａに示すように、下層導体部４２０は、縦方向それぞれに隣接する画素１３の下層導体部に加えて、横方向それぞれに隣接する画素１３の下層導体部に連結されている。下層導体部４２０は、連結部２１４、２１５を介して、横方向に隣接する画素１３の下層導体部に連結されている。連結部２１４、２１５は、下層導体部４２０の一部である。この構成により、バイアス電位を伝送するバイアス線の断線をより効果的に避けることができる。

図９Ａは、画素１３、ゲート線１０５及び信号線１０６の構造を模式的に示す平面図である。図９Ｂは、図９ＡのＩＸＢ－ＩＸＢ´切断線における断面図を示す。以下においては、図７Ａ及び７Ｂに示す構成例との差異を主に説明する。

図９Ａに示すように、バイアス電極４３５は、下層導体部４３０のトップゲート電極部４３３と、コンタクト部４３７（第１コンタクト部）を介して接続される。バイアス電極４３５は、上部電極４３９と、コンタクト部４３６（第２コンタクト部）を介して接続される。バイアス電極４３５は、図７Ａに示すバイアス電極と同様の形状を有してよい。

図９Ｂに示すように、コンタクト部４３６は、第３層間絶縁層２７５を貫通して、バイアス電極４３５と上部電極４３９を相互接続する。コンタクト部４３７は、第３層間絶縁層２７５及び第２層間絶縁層２７４を貫通して、バイアス電極４３５とトップゲート電極部４３３（下層導体部４３０）を相互接続する。

図７Ａに示す構成例と比較して、図９Ａに示す下部電極４３８及び上部電極４３９は、薄膜トランジスタ１２２と反対側の凹部を有してない。そのため、フォトダイオード１２１の受光面積（開口率）を向上できる。図９Ａに示すように、下層導体部４３０は、連結部４３２、２１３において、縦方向の隣接画素の下層導体部と連結される。

図１０Ａは、画素１３、ゲート線１０５及び信号線１０６の構造を模式的に示す平面図である。図１０Ｂは、図１０ＡのＸＢ－ＸＢ´切断線における断面図を示す。以下においては、図７Ａ及び７Ｂに示す構成例との差異を主に説明する。本構成例において、薄膜トランジスタの一部又は全部を平面視において覆うように、フォトダイオードが配置されている。フォトダイオードの一部は、薄膜トランジスタの直上にある。これにより、フォトダイオードの受光面積（開口率）を向上できる。

図１０Ａに示すように、下部電極４４６及び上部電極４４５は、薄膜トランジスタ１２２の一部を覆う。本例において、半導体部２５２の全部が下部電極４４６及び上部電極４４５により覆われている。図１０Ｂに示すように、光電変換部４４３も、薄膜トランジスタ１２２の一部を覆う。本例において、光電変換部４４３はＰＩＮシリコン積層体であり、上部電極４４５と同一の領域を平面視において覆う。

図１１Ａは、画素１３、ゲート線１０５及び信号線１０６の構造を模式的に示す平面図である。図１１Ｂは、図１１ＡのＸＩＢ－ＸＩＢ´切断線における断面図を示す。以下においては、図３Ａから３Ｃに示す構成例との差異を主に説明する。

本構成例において、下層導体部４４０は、電極形状部４４１内に開口４４４を有する。開口４４４は、平面視において下部電極２０１と重なる領域に形成されている。そのため、開口４４４のサイズを調整することで、所望の追加容量を得ることができる。

図１１Ａに示す構成例において、電極形状部４４１の一部は、平面視において、上部電極２０５の外側まで広がっている。電極形状部４４１の全域は、平面視において、下部電極２０１の領域内にある。下層導体部４４０は、連結部４４２及び４４３において、縦方向に隣接する画素１３の下層導体部に連結されている。

図１２Ａは、画素１３、ゲート線１０５及び信号線１０６の構造を模式的に示す平面図である。図１２Ｂは、図１２ＡのＸＩＩＢ－ＸＩＩＢ´切断線における断面図を示す。以下においては、図３Ａから３Ｃに示す構成例との差異を主に説明する。

図１２Ａ及び１２Ｂに示す構成例において、下層導体部４５０の電極形状部４５１の一部は、平面視において、上部電極２０５及び下部電極２０１より外側に広がっている。電極形状部４５１の下部電極２０１の外側の部分は、ゲート線１０５と部分的に重なっている。この構成は、ゲート線１０５からのノイズをより効果的に低減できる。

図１３Ａは、画素１３、ゲート線１０５及び信号線１０６の構造を模式的に示す平面図である。図１３Ｂは、図１３ＡのＸＩＩＩＢ－ＸＩＩＩＢ´切断線における断面図を示す。以下においては、図１２Ａ及び１２Ｂに示す構成例との差異を主に説明する。

下部電極４６１の一部は、下層導体部４５０の電極形状部４５１の一部を挟んで、ゲート線１０５の直上に存在する。上部電極４６５及び光電変換部４６７の一部も、下部電極４６１の一部を挟んで、ゲート線１０５の直上に存在する。下部電極４６１、上部電極４６５及び光電変換部４６７が、平面視においてゲート線１０５の一部を覆う領域まで広がっている。このため、光電変換部の受光面積（開口率）をさらに向上できる。

以上、本開示の実施形態を説明したが、本開示が上記の実施形態に限定されるものではない。当業者であれば、上記の実施形態の各要素を、本開示の範囲において容易に変更、追加、変換することが可能である。ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、ある実施形態の構成に他の実施形態の構成を加えることも可能である。

１０ イメージセンサ、１１ センサ基板、１２ 画素領域、１３ 画素、１４ 駆動回路、１６ 信号検出回路、１８ 主制御回路、１０５ ゲート線、１０６ 信号線、１０７ バイアス線、１２１ フォトダイオード、１２２ 薄膜トランジスタ、１２５ 接合容量、１２６ 容量素子、２０１、３０１、４３８、４４６、４６１ 下部電極、２０５、３０５、４３９、４４５、４６５ 上部電極、２１０、３１０、４００、４１０、４２０、４３０、４４０、４５０ 下層導体部、２１１、３１１、４４１、４５１ 電極形状部、２１２－２１５、３１２、３１３、４３２、４４２、４４３、４５２，４５３ 連結部、２２１、４３５ バイアス電極、２２５、２２６、２２７、２２８、３２３、４３６、４３７ コンタクト部、２５１ ゲート電極、２５２ 半導体部、２５３ ソース電極、２５４ ドレイン電極、２７１ 絶縁基板、２７２－２７６ 絶縁層、４１３、４３３ トップゲート電極部、４４３、４６７ 光電変換部、４４４ 開口

Claims (7)

1. 基板上に配列された複数の素子を含む、フォトダイオードアレイであって、
   前記複数の素子の各素子は、
   上部電極と、
   下部電極と、
   前記上部電極と前記下部電極との間の光電変換部と、
   前記下部電極より下層に位置する、下層導体部と、
   前記下部電極と前記下層導体部との間の絶縁層と、
   を含み、
   前記フォトダイオードアレイは、
   信号線と、
   前記信号線と前記素子との導通の有無を切り替えるスイッチトランジスタと、
   バイアス電極と、
   前記バイアス電極及び前記下層導体部の前記スイッチトランジスタのチャネルの少なくとも一部を平面視において覆う部分を導通する、第１コンタクト部と、
   前記バイアス電極及び前記上部電極を導通する、第２コンタクト部と、
   を含み、
   前記スイッチトランジスタは、前記下部電極より下層に位置するゲート電極を含み、
   前記下層導体部の少なくとも一部は、平面視において前記下部電極の少なくとも一部と前記絶縁層を介して重なり、
   前記下層導体部の一部は、前記スイッチトランジスタのチャネルの少なくとも一部を、平面視において覆う、
   フォトダイオードアレイ。
2. 請求項１に記載のフォトダイオードアレイであって、
   前記複数の素子はマトリクス状にレイアウトされ、
   前記下層導体部は、横方向及び縦方向において隣接する他の下層導体部と連結されている、
   フォトダイオードアレイ。
3. 請求項１に記載のフォトダイオードアレイであって、
   前記スイッチトランジスタのソース／ドレイン電極と前記下層導体部は、同一絶縁層上に同一材料で構成されている、
   フォトダイオードアレイ。
4. 請求項１に記載のフォトダイオードアレイであって、
   前記下層導体部は、平面視において前記下部電極と対向する領域に開口を有する、
   フォトダイオードアレイ。
5. 請求項１に記載のフォトダイオードアレイであって、
   前記下層導体部の一部は、前記ゲート電極に信号を伝送するゲート線の少なくとも一部を、平面視において覆う、
   フォトダイオードアレイ。
6. 請求項５に記載のフォトダイオードアレイであって、
   前記光電変換部の一部は、前記ゲート線の少なくとも一部を、平面視において覆う、
   フォトダイオードアレイ。
7. 請求項１に記載のフォトダイオードアレイと、
   前記フォトダイオードアレイを駆動及び制御する回路と、
   を含む、イメージセンサ。

Images