JP7612968B2 - 半導体装置、半導体装置用のパッケージ及び半導体装置用のパッケージの製造方法 - Google Patents

Description

本開示は、半導体装置、半導体装置用のパッケージ及び半導体装置用のパッケージの製造方法に関する。

特許文献１には、半導体装置用のパッケージの構成が開示されている。この半導体装置用のパッケージは、金属基体と、絶縁基板と、金属化層と、絶縁物枠とを有する。絶縁基板は金属基体上に形成されている。金属化層は、絶縁基板の表面に形成され、一端に半導体素子の電極が接続され、他端に外部接続端子が固着される。絶縁物枠は、絶縁基板上に配設されて半導体素子を囲む。

実開昭５８－９９８４１号公報

半導体装置用のパッケージでは、金属製のベースプレート上に、絶縁性の壁部が設けられる。そして、壁部上に、半導体素子の電極に接続する外部接続端子が設けられる。絶縁性の壁部を挟んで、ベースプレートをグラウンド電位とし、外部接続端子を信号線路とするマイクロストリップ線路が構成される。

高周波且つ高出力の半導体装置において、絶縁性の壁部は、例えばセラミックにより形成される。一方、絶縁性の壁部を、セラミックに代えて、例えば樹脂によって形成することも考えられる。一般的に、樹脂の誘電率は、セラミックの誘電率よりも低い。ゆえに、外部接続端子とベースプレートとの間においてインピーダンス整合に好適な容量を確保する為に、樹脂製の壁部の厚さをセラミック製の場合と比較して小さくすることが考えられる。しかし、ベースプレートの裏面から壁部上面の外部接続端子までの高さを変更することが許容されない場合には、壁部の厚さを小さくした分、ベースプレートの厚さを大きくすることとなる。その場合、ベースプレートの加工がより難しくなる。

そこで、本開示は、樹脂を含む壁部を有し、ベースプレートの加工性を良好にしつつ、インピーダンス整合を好適に行うことが可能な半導体装置用のパッケージを提供することを目的とする。

本開示の半導体装置用のパッケージは、金属製のベースプレートと、壁部と、第１の金属膜と、リード部と、を備える。ベースプレートは、第１領域と、第１領域を囲む第２領域とを有する。壁部は、金属製の第１の枠体と、樹脂製の第２の枠体と、を有する。第１の枠体は第２領域上に設けられる。第２の枠体は第１の枠体上に設けられる。第１の金属膜は第２の枠体上に設けられる。リード部は第１の金属膜に導電接合される。第１の枠体は、ベースプレートと導電接合される。第１の枠体及び第２の枠体が並ぶ方向である第１方向に沿った第１の枠体の厚さは、第１方向に沿った第１の金属膜の厚さよりも大きい。

本開示による半導体装置用のパッケージの製造方法は、第１工程及び第２工程を備える。第１工程では、第１領域と、第１領域を囲む第２領域とを有する金属製のベースプレートの第２領域に、底面及び底面とは反対を向く天面を有する金属製の第１の枠体の底面を導電接合する。第２工程では、底面及び底面とは反対を向く天面を有し、天面上に第１の金属膜が形成され、第１の金属膜にリード部が導電接合された樹脂製の第２の枠体の底面を、第１の枠体の天面に接合する。第１の枠体及び第２の枠体が並ぶ方向である第１方向に沿った第１の枠体の厚さは、第１方向に沿った第１の金属膜の厚さよりも大きい。

本開示によれば、樹脂を含む壁部を有し、ベースプレートの加工性を良好にしつつ、インピーダンス整合を好適に行うことが可能な半導体装置用のパッケージを提供できる。

図１は、一実施形態に係る半導体装置用のパッケージの平面図である。 図２は、図１のII－II線に沿った断面を模式的に示す図である。 図３は、図１のIII－III線に沿った断面を模式的に示す図である。 図４は、第１の枠体を示す平面図である。 図５は、第２の枠体を示す平面図である。 図６は、一実施形態のパッケージを備える半導体装置の構成を示す平面図である。 図７は、パッケージ及び半導体装置の製造方法における一工程を示す平面図である。 図８は、図７におけるVIII－VIII線に沿った断面を模式的に示す図である。 図９は、パッケージ及び半導体装置の製造方法における一工程を示す平面図である。 図１０は、図９におけるX－X線に沿った断面を模式的に示す図である。 図１１は、パッケージ及び半導体装置の製造方法における一工程を示す平面図である。 図１２は、図１１におけるXII－XII線に沿った断面を模式的に示す図である。 図１３は、パッケージ及び半導体装置の製造方法における一工程を示す平面図である。 図１４は、図１３におけるXIV－XIV線に沿った断面を模式的に示す図である。 図１５は、パッケージ及び半導体装置の製造方法における一工程を示す平面図である。 図１６は、図１５におけるXVI－XVI線に沿った断面を模式的に示す図である。 図１７は、パッケージ及び半導体装置の製造方法における一工程を示す平面図である。 図１８は、図１７におけるXVIII－XVIII線に沿った断面を模式的に示す図である。 図１９は、パッケージ及び半導体装置の製造方法における一工程を示す平面図である。 図２０は、図１９におけるXX－XX線に沿った断面を模式的に示す図である。 図２１は、比較例に係る半導体装置用のパッケージの構成を模式的に示す図である。 図２２は、比較例に係る半導体装置用のパッケージの構成を模式的に示す図である。 図２３は、第１変形例に係る半導体装置用のパッケージ及び半導体装置を示す平面図である。 図２４は、図２３のXXIV－XXIV線に沿った断面を模式的に示す図である。 図２５は、第２変形例に係る半導体装置用のパッケージ及び半導体装置を示す平面図である。 図２６は、リード部を除いたパッケージの構成を示す平面図である。 図２７は、図２５におけるXXVII－XXVII線に沿った断面を模式的に示す図である。 図２８は、第３変形例に係る半導体装置用のパッケージの断面を模式的に示す図である。 図２９は、第４変形例に係る半導体装置用のパッケージの断面を模式的に示す図である。

［本開示の実施形態の説明］

一実施形態に係る半導体装置用のパッケージは、金属製のベースプレートと、壁部と、第１の金属膜と、リード部と、を備える。ベースプレートは、第１領域と、第１領域を囲む第２領域とを有する。壁部は、金属製の第１の枠体と、樹脂製の第２の枠体と、を有する。第１の枠体は第２領域上に設けられる。第２の枠体は第１の枠体上に設けられる。第１の金属膜は第２の枠体上に設けられる。リード部は第１の金属膜に導電接合される。第１の枠体は、ベースプレートと導電接合される。第１の枠体及び第２の枠体が並ぶ方向である第１方向に沿った第１の枠体の厚さは、第１方向に沿った第１の金属膜の厚さよりも大きい。

この半導体装置用のパッケージでは、金属製のベースプレート上に、金属製の第１の枠体及び樹脂製の第２の枠体を有する壁部が設けられ、壁部上面にリード部が設けられる。これにより、第１の枠体をグラウンド電位とし、リード部を信号線路とするマイクロストリップ線路が構成され得る。そして、金属製の第１の枠体の厚さを大きくすることにより、壁部の厚さを保ちつつ、樹脂製の第２の枠体の厚さを小さくすることができる。これにより、ベースプレートの裏面から壁部上面のリード部までの高さを保ちつつ、インピーダンス整合に好適な容量を確保することが可能となる。したがって、この半導体装置用のパッケージによれば、樹脂を含む壁部を用いる際にベースプレートの厚さを大きくする必要が無く、ベースプレートの加工性を良好に維持できる。また、第１の枠体の天面とリード部との距離を近づけて、インピーダンス整合を好適に行うことが可能となる。

また、マイクロストリップ線路の絶縁部分に誘電率の高いセラミックが用いられている場合、絶縁部分における電気長が長くなり、位相回転が大きくなる。これに対し、上記の半導体装置用のパッケージでは、マイクロストリップ線路の絶縁部分すなわち第２の枠体が、セラミックよりも誘電率が低い樹脂製である。したがって、絶縁部分における電気長が短くなり、位相回転が小さくなるので、理想的な整合に近づけることが可能になる。

第１方向に沿った第１の枠体の厚さは、１００μｍ以上５００μｍ以下であってもよい。第１の枠体の厚さが１００μｍ以上である場合、第１の枠体が十分な強度を有するので、パッケージの組み立ての際に第１の枠体の形状がより確実に保持される。さらに、第２の枠体の厚さを十分に小さくして、インピーダンス整合に好適な容量を確保することが可能となる。また、第１の枠体の厚さが５００μｍ以下である場合、第１の枠体をエッチング等によって容易に形成することが可能となる。したがって、半導体装置用のパッケージを容易に製造することが可能となる。

リード部は、リードフレームと、第２の金属膜と、第３の金属膜とを有してもよい。リードフレームは、第２の枠体と対向する第１主面、及び第１主面とは反対を向く第２主面を含んでもよい。第２の金属膜は、第１主面上に設けられ、第１の金属膜に導電接合されてもよい。第３の金属膜は、第２主面上に設けられてもよい。

リードフレームは、第２の金属膜と第３の金属膜とを電気的に接続する複数のビアを含んでもよい。この場合、半導体装置の内部の半導体素子が第２の金属膜及び第３の金属膜の一方に電気的に接続され、半導体装置の外部の素子が第２の金属膜及び第３の金属膜の他方に電気的に接続されたとしても、これらの素子が電気的に互いに接続され得る。したがって、半導体装置の設計の自由度、及び半導体装置を含めた回路の設計の自由度が向上する。

リード部は、第２の枠体上に設けられるとともに第１の金属膜に導電接合される金属板を含んでもよい。この場合、リード部の外形は、エッチングにより容易に形成される。したがって、半導体装置を容易に製造することができる。

第２の枠体は、第１の枠体又は第１の金属膜と電気的に接続されるビアを有さなくてもよい。この場合、第２の枠体の形状がより単純なものとなる。したがって、第２の枠体がビアを有する場合と比較して、半導体装置用のパッケージを容易に製造することができる。

第２の枠体の外側面は、第１の枠体の外側面よりも第１領域側と反対側に突出してもよい。この場合、半導体装置の外部に配置される電子部品が壁部に接近したとき、当該電子部品が金属製の第１の枠体より先に樹脂製の第２の枠体と接触する可能性が高い。したがって、半導体装置の外部に配置される電子部品と第１の枠体とが短絡することを抑制できる。

第２の枠体の内側面は、第１の枠体の内側面よりも第１領域側に突出してもよい。この場合、半導体装置内部の半導体素子が壁部に接近したとき、半導体素子が金属製の第１の枠体より先に樹脂製の第２の枠体と接触する可能性が高い。したがって、ベースプレートに電気的に接続されない半導体素子の端子と第１の枠体とが短絡することを抑制できる。

ベースプレートと第１の枠体とは、導電性を有する接合材を介して導電接合されてもよい。この場合、第１の枠体は、ベースプレートに対してより強固に固定されると同時に、ベースプレートと電気的に接続される。

第１の枠体と第２の枠体とが、絶縁性接着材又は樹脂接着剤を介して互いに接合されていてもよい。この場合、第２の枠体は、第１の枠体に対してより強固に且つ簡易に固定される。

一実施形態に係る半導体装置は、上記いずれかのパッケージと、半導体素子と、を備える。半導体素子は、パッケージ内に搭載される。リードは、パッケージ内の配線を介して半導体素子と電気的に接続されている。この半導体装置によれば、上記いずれかのパッケージを備えることによって、樹脂を含む壁部を有し、ベースプレートの加工性を良好にしつつ、インピーダンス整合を好適に行うことが可能となる。

一実施形態に係る半導体装置用のパッケージの製造方法は、第１工程及び第２工程を備える。第１工程では、第１領域と、第１領域を囲む第２領域とを有する金属製のベースプレートの第２領域に、底面及び底面とは反対を向く天面を有する金属製の第１の枠体の底面を導電接合する。第２工程では、底面及び底面とは反対を向く天面を有し、天面上に第１の金属膜が形成され、第１の金属膜にリード部が導電接合された樹脂製の第２の枠体の底面を、第１の枠体の天面に接合する。そして、第１の枠体及び第２の枠体が並ぶ方向である第１方向に沿った第１の枠体の厚さは、第１方向に沿った第１の金属膜の厚さよりも大きい。この製造方法によれば、樹脂を含む壁部を有し、ベースプレートの加工性を良好にしつつ、インピーダンス整合を好適に行うことが可能な半導体装置用のパッケージを作製できる。

別の実施形態に係る半導体装置用のパッケージの製造方法は、第１工程、第２工程及び第３工程を備える。第１工程では、第１領域と、第１領域を囲む第２領域とを有する金属製のベースプレートの第２領域に、底面及び底面とは反対を向く天面を有する金属製の第１の枠体の底面を導電接合する。第２工程では、底面及び底面とは反対を向く天面を有し、天面上に第１の金属膜が形成された樹脂製の第２の枠体の底面を、第１の枠体の天面に接合する。第３工程では、第１の金属膜にリード部を導電接合する。そして、第１の枠体及び第２の枠体が並ぶ方向である第１方向に沿った第１の枠体の厚さは、第１方向に沿った第１の金属膜の厚さよりも大きい。この製造方法によれば、樹脂を含む壁部を有し、ベースプレートの加工性を良好にしつつ、インピーダンス整合を好適に行うことが可能な半導体装置用のパッケージを作製できる。

［本開示の実施形態の詳細］
本開示の半導体装置用のパッケージ及び半導体装置の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。以下の説明では、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。

図１は、一実施形態に係る半導体装置用のパッケージ１Ａの平面図である。図２は、図１のII－II線に沿った断面を模式的に示す図である。図３は、図１のIII－III線に沿った断面を模式的に示す図である。図１、図２及び図３に示すように、本実施形態のパッケージ１Ａは、ベースプレート２と、第１の枠体４及び第２の枠体５を有する壁部３と、金属膜６（第１の金属膜）と、リード部７と、第１接合材１４と、第２接合材１５と、接着部材１６と、を備える。図１において、略長方形を呈するベースプレート２の短辺方向を方向Ｘ、長辺方向を方向Ｙ、方向Ｘ及び方向Ｙに直交する方向を方向Ｚとする。以下、図１、図２及び図３を参照しつつ、本実施形態のパッケージ１Ａの各構成について説明する。

ベースプレート２は、金属製の平坦な主面２ａと、平坦な裏面２ｂとを有する部材であり、例えば板状の部材である。ベースプレート２は、第１領域Ｒ１と、第１領域Ｒ１を囲む第２領域Ｒ２と、を主面２ａに有する。第２領域Ｒ２は、主面２ａの外周に沿って延在している。ベースプレート２は、例えば銅、銅とモリブデンの合金、又は銅とタングステンの合金から成る。あるいは、ベースプレート２は、銅板、モリブデン板、タングステン板、銅とモリブデンの合金板、及び銅とタングステンの合金板のうち少なくとも２つの板を含む積層材から成る。図に示す例では、ベースプレート２は、銅、アルミ、モリブデン、タングステン等からなる合金である。ベースプレート２の方向Ｚに沿った厚さＴ２（図３参照）は、例えば、０．５ｍｍ以上１．５ｍｍ以下であり、例えば、１．０ｍｍである。なお、ベースプレート２は、パッケージ１Ａ内部において生じた熱を放出する放熱器であってもよい。

第１の枠体４は、金属製の部材である。第１の枠体４は、例えば純銅（タフピッチ銅，無酸素銅等）により形成されてもよいし、リードフレーム材のような銅合金により形成されていてもよい。第１の枠体４は、ベースプレート２の主面２ａ上の第２領域Ｒ２に設けられる。図４は、第１の枠体４を示す平面図である。図４に示すように、第１の枠体４は、例えば略長方形状の枠状を呈する。第１の枠体４は、方向Ｘにおいて互いに対向する一対の部分４１，４２を有する。第１の枠体４は、方向Ｙにおいて互いに対向する一対の部分４３，４４を有する。部分４１，４２は方向Ｙに沿って互いに平行に延在しており、部分４３，４４は方向Ｘに沿って互いに平行に延在している。延在方向に垂直な各部分４１，４２，４３，４４の断面は長方形状または正方形状である。方向Ｚにおける第１の枠体４の厚さＴ４（図３参照）は、後述する金属膜６の厚さＴ６（図３参照）より大きく、例えば、厚さＴ６の４倍以上であってもよい。また、第１の枠体４の厚さＴ４は、例えば１００μｍ以上５００μｍ以下であり、より好ましくは２００μｍ以上４００μｍ以下であり、例えば２５０μｍである。

第１の枠体４は、図２及び図３に示すように、ベースプレート２の主面２ａと対向する平坦な底面４ａと、底面４ａとは反対を向く天面４ｂとを有する。第１の枠体４は、内側面４ｃと、外側面４ｄとを有する。内側面４ｃは、第１の枠体４の内周に沿って延在している。外側面４ｄは、内側面４ｃと対向するとともに第１の枠体４の外周に沿って延在している。内側面４ｃ及び外側面４ｄは、底面４ａと天面４ｂとを連結している。底面４ａの全面には、タングステン（Ｗ）が成膜された後にニッケル（Ｎｉ）のメッキが施されている。図２及び図３に示すように、底面４ａの全面は、第１接合材１４を介してベースプレート２の主面２ａに導電接合されている。第１接合材１４は、導電性を有し、例えば半田又は銀（Ａｇ）を含む接合材である。Ａｇを含む接合材としては、例えば銀ロウ又は他の銀系接合材が挙げれられる。また、第１接合材１４は、例えば半田ペースト、金属フィラー含有エポキシ接着剤、又は焼結型ナノ金属ペーストであってもよい。つまり、ベースプレート２と第１の枠体４とは、導電性を有する第１接合材１４を介して導電接合されている。

第２の枠体５は、樹脂製の部材である。第２の枠体５は、第１の枠体４上に設けられ、接着部材１６を介して第１の枠体と接合されている。図５は、第２の枠体５を示す平面図である。図５に示すように、第２の枠体５は、例えば略長方形状の枠状を呈する。第２の枠体５は、方向Ｘにおいて互いに対向する一対の部分５１，５２を有する。第２の枠体５は、方向Ｙにおいて互いに対向する一対の部分５３，５４を有する。部分５１，５２は方向Ｙに沿って互いに平行に延在しており、部分５３，５４は方向Ｘに沿って互いに平行に延在している。延在方向に垂直な各部分５１，５２，５３，５４の断面は長方形状または正方形状である。方向Ｚにおける第２の枠体５の厚さＴ５（図３参照）は、例えば１００μｍ以上５００μｍ以下であり、より好ましくは、２００μｍ以上４００μｍ以下であり、例えば２５０μｍである。

なお、第２の枠体５は、第１の枠体４又は後述する金属膜６と電気的に接続されるビアを有していない。具体的には、第２の枠体５の内部に金属膜が埋め込まれ、該金属膜と第１の枠体４又は金属膜６との間をビアが貫通するような構成は、第２の枠体５には設けられていない。また、第２の枠体５の内部に金属膜が埋め込まれ、第２の枠体５の内側面５ｃ及び外側面５ｄの少なくとも一方に該金属膜と第１の枠体４又は金属膜６とを接続する金属膜が形成されるような構成も、第２の枠体５には設けられていない。

第２の枠体５は、図２及び図３に示すように、底面５ａと、天面５ｂとを有する。底面５ａは、方向Ｚにおいて第１の枠体４の天面４ｂと対向する。天面５ｂは、底面５ａとは反対を向く面である。第２の枠体５は、内側面５ｃと、外側面５ｄとを有している。内側面５ｃは、第２の枠体５の内周に沿って延在している。外側面５ｄは、内側面５ｃと対向するとともに、第２の枠体５の外周に沿って延在している。内側面５ｃ及び外側面５ｄは、底面５ａと天面５ｂとを連結している。図２及び図３に示すように、第２の枠体５の底面５ａの全面は、接着部材１６を介して第１の枠体４の天面４ｂに接合される。接着部材１６は、絶縁性を有し、例えば絶縁性接着剤又は樹脂接着剤（例えば熱硬化性樹脂もしくは熱可塑性樹脂）である。つまり、第１の枠体４と第２の枠体５とは、絶縁性を有する接着部材１６を介して互いに接合されている。接着部材１６の第１方向に沿った厚さＴ１６（図３参照）は、例えば１０μｍである。

本実施形態において、第１の枠体４の内側面４ｃは、第２の枠体５の内側面５ｃと面一である。すなわち、内側面４ｃ及び内側面５ｃは、互いに対して壁部３の内側へ突出していない。本実施形態において、第１の枠体４の外側面４ｄは、第２の枠体５の外側面５ｄと面一である。すなわち、外側面４ｄ及び外側面５ｄは、互いに対して壁部３の外側へ突出していない。

金属膜６は、第２の枠体５の天面５ｂ上に設けられる。金属膜６は、第２の枠体５の天面５ｂに沿って方向Ｘ及び方向Ｙに延在している。方向Ｘ及び方向Ｙにおいて、金属膜６の一端は、第２の枠体５の内側面５ｃに達しており、内側面５ｃから露出している。方向Ｘ及び方向Ｙにおいて、金属膜６の他端は、第２の枠体５の外側面５ｄに達しており、外側面５ｄから露出している。金属膜６は、例えば銅により形成される。方向Ｚにおける金属膜６の厚さＴ６（図３参照）は、例えば８μｍ以上１２０μｍ以下であり、より好ましくは１２μｍ以上７０μｍ以下であり、例えば３５μｍである。

リード部７は、金属膜６上に設けられる。図１及び図２に示すように、リード部７は、リードフレーム８と、金属膜９（第２の金属膜）と、金属膜１０，１１，１２，１３（第３の金属膜）と、を有する。リードフレーム８は、第２の枠体５と対向する第１主面８ａと、第１主面８ａとは反対を向く第２主面８ｂとを有する。金属膜９は、第１主面８ａ上に設けられる。金属膜１０，１１，１２，１３は、第２主面８ｂ上に設けられる。

リードフレーム８は、樹脂製であり、例えば略長方形状の枠状を呈する。リードフレーム８は、第２の枠体５に沿って方向Ｘ及び方向Ｙに延在している。リードフレーム８の第１主面８ａは、第２の枠体５の天面５ｂと対向している。本実施形態では、リードフレーム８は、方向Ｘにおいて互いに対向する一対の部分８１，８２と、方向Ｙにおいて互いに対向する一対の部分８３，８４とを有する。部分８１，８２は方向Ｙに沿って互いに平行に延在しており、部分８３，８４は方向Ｘに沿って互いに平行に延在している。さらに、図１に示すように、リードフレーム８は、一対の突出部８５，８６と、一対の突出部８７，８８とを有する。図１に示すように、一対の突出部８５，８６は、方向Ｘに沿ったパッケージ１Ａの中心線Ｌ１から部分８３側に偏倚して配置され、一対の突出部８７，８８は、中心線Ｌ１から部分８４側に偏倚して配置されている。突出部８５，８７は、方向Ｘに沿って部分８１から第１領域Ｒ１側とは反対側に突出している。突出部８６，８８は、方向Ｘに沿って部分８２から第１領域Ｒ１側とは反対側に突出している。

金属膜９は、リードフレーム８の第１主面８ａに沿って延在している。金属膜９は、第２の枠体５の天面５ｂと対向している。本実施形態では、金属膜９は、部分８１，８２，８３，８４、及び突出部８５，８６，８７，８８に沿って延在しており、天面５ｂと対向する第１主面８ａの少なくとも一部を覆っている。

図２及び図３に示すように、金属膜９は、金属膜６と対向する下面９ａを有する。金属膜６は、第２の枠体５と対向する面とは反対を向く上面６ａを有する。金属膜６の上面６ａは、第２接合材１５を介して金属膜９の下面９ａに接合されている。第２接合材１５は、導電性を有し、例えば半田又は銀（Ａｇ）を含む接合材である。Ａｇを含む接合材としては、例えば銀ロウ又は他の銀系接合材が挙げれられる。また、第２接合材１５は、例えば半田ペースト、金属フィラー含有エポキシ接着剤、又は焼結型ナノ金属ペーストであってもよい。

金属膜１０，１１，１２，１３は、リードフレーム８に沿って並んでいる。具体的には、金属膜１０，１１，１２，１３は、リードフレーム８の第２主面８ｂ上に設けられる。本実施形態では、金属膜１０は、中心線Ｌ１により区切られた２つの領域のうち部分８３側に位置する領域において、部分８１及び突出部８５における第２主面８ｂ上に設けられている。金属膜１１は、中心線Ｌ１により区切られた２つの領域のうち部分８３側に位置する領域において、部分８２及び突出部８６における第２主面８ｂ上に設けられている。金属膜１２は、中心線Ｌ１により区切られた２つの領域のうち部分８４側に位置する領域において、部分８１及び突出部８７における第２主面８ｂ上に設けられている。金属膜１３は、中心線Ｌ１により区切られた２つの領域のうち部分８４側に位置する領域において、部分８２及び突出部８８における第２主面８ｂ上に設けられている。金属膜１０，１１，１２，１３は、互いに離間しており、電気的に互いに絶縁されている。

図６は、上述した本実施形態のパッケージ１Ａを備える半導体装置１００Ａの構成を示す平面図である。図６では、半導体装置１００Ａの蓋部（リッド）を外した状態を示している。この半導体装置１００Ａは、パッケージ１Ａに加えて、整合回路１０１、整合回路１０２、複数の半導体素子１０３、及び複数の半導体素子１０４を備える。整合回路１０１、整合回路１０２、複数の半導体素子１０３、及び複数の半導体素子１０４は、ベースプレート２の主面２ａにおける壁部３に囲まれる第１領域Ｒ１上に搭載されている。複数の半導体素子１０３の信号入力電極は、整合回路１０１及びボンディングワイヤ１０５，１０７を介して、金属膜１０と電気的に接続される。複数の半導体素子１０３の信号出力電極は、ボンディングワイヤ１０９を介して、金属膜１１と電気的に接続される。複数の半導体素子１０４の信号入力電極は、整合回路１０２及びボンディングワイヤ１０６，１０８を介して、金属膜１２と電気的に接続される。複数の半導体素子１０４の信号出力電極は、ボンディングワイヤ１１０を介して、金属膜１３と電気的に接続される。

整合回路１０１及び各半導体素子１０３は、方向Ｘにおいてリードフレーム８の部分８１からこの順に並んで設けられる。整合回路１０１及び複数の半導体素子１０３は、第１領域Ｒ１において中心線Ｌ１から部分８３側に偏倚した領域に配置される。整合回路１０１は、例えば長尺状を呈し、方向Ｙに沿って延在している。複数の半導体素子１０３は、方向Ｙに沿って並んで配置されている。整合回路１０１及び複数の半導体素子１０３は、導電性ペーストによりベースプレート２上に固定される。

金属膜１０と整合回路１０１の金属膜１０側の一端とは、複数のボンディングワイヤ１０５により電気的に接続されている。整合回路１０１の半導体素子１０３側の他端と各半導体素子１０３とは、複数のボンディングワイヤ１０７により電気的に接続されている。整合回路１０１は、金属膜１０と半導体素子１０３との間におけるインピーダンスのマッチングを行う。

整合回路１０２及び各半導体素子１０４は、方向Ｘにおいてリードフレーム８の部分８１からこの順に並んで設けられる。整合回路１０２及び複数の半導体素子１０４は、第１領域Ｒ１において中心線Ｌ１から部分８４側に偏倚した領域に配置される。整合回路１０２は、例えば長尺状を呈し、方向Ｙに沿って延在している。複数の半導体素子１０４は、方向Ｙに沿って並んで配置されている。整合回路１０２及び複数の半導体素子１０４は、導電性ペーストによりベースプレート２上に固定される。

金属膜１２と整合回路１０２の金属膜１２側の一端とは、複数のボンディングワイヤ１０６により電気的に接続されている。整合回路１０２の半導体素子１０４側の他端と各半導体素子１０４とは、複数のボンディングワイヤ１０８により電気的に接続されている。整合回路１０２は、金属膜１２と半導体素子１０４との間におけるインピーダンスのマッチングを行う。

ここで、本実施形態のパッケージ１Ａの製造方法について説明する。図７から図２０は、パッケージ１Ａ及び半導体装置１００Ａを製造する方法を説明する図である。図７、図９、図１１、図１３、図１５、図１７、及び図１９は、パッケージ１Ａ及び半導体装置１００Ａの製造方法における各工程を示す平面図であり、図８、図１０、図１２、図１４、図１６、図１８、及び図２０は、パッケージ１Ａ及び半導体装置１００Ａの製造方法における各工程を示す断面図である。図８は、図７におけるVIII－VIII線に沿った断面を模式的に示す図である。図１０、図１２、図１４、図１６、図１８、及び図２０は、図８と同様に、図９におけるX－X線、図１１におけるXII－XII線、図１３におけるXIV－XIV線、図１５におけるXVI－XVI線、図１７におけるXVIII－XVIII線、及び図１９におけるXX－XX線にそれぞれ沿った断面を模式的に示す図である。

最初に、第２の枠体５、金属膜６、リード部７、及び第２接合材１５が、図１５に示す組立体１７として一体に組み立てられる。具体的には、まず、第２の枠体５及びリードフレーム８が準備される。そして、リードフレーム８の第１主面８ａにおいて金属膜９が形成される。リードフレーム８の第２主面８ｂにおいて、金属膜１０，１１，１２，１３が形成される。一方、第２の枠体５の天面５ｂ上に、金属膜６が形成される。続いて、金属膜６の上面６ａ上に第２接合材１５を塗布し、第２接合材１５を介して金属膜９の下面９ａを上面６ａに固定する。このようにして、組立体１７が形成される。なお、金属膜６，９，１０，１１，１２，１３は、例えば蒸着によって形成される。

次に、図７及び図８に示される工程において、主面２ａ及び裏面２ｂを有するベースプレート２を準備する。

続いて、図９及び図１０に示される工程において、ベースプレート２の主面２ａの第２領域Ｒ２上に第１接合材１４が塗布される。第１接合材１４は、例えば印刷によって塗布される。この場合、第１接合材１４は、図９に示すように、例えば島状に分布して断続的に配置される。或いは、第１接合材１４は、例えばディスペンサによって塗布されてもよい。この場合、第１接合材１４は、第２領域Ｒ２の周方向に沿って連続的に分布する。続いて、図１１及び図１２に示す工程において、ベースプレート２の第２領域Ｒ２に、第１接合材１４を介して第１の枠体４の底面４ａが導電接合される。

続いて、図１３及び図１４に示される工程において、第１の枠体４の天面４ｂに接着部材１６が塗布される。接着部材１６は、例えば印刷によって塗布される。この場合、接着部材１６は、図１３に示すように、例えば島状に分布して断続的に配置される。或いは、接着部材１６は、例えばディスペンサによって塗布されてもよい。この場合、接着部材１６は、第２領域Ｒ２の周方向に沿って連続的に分布する。続いて、図１５及び図１６に示す工程において、最初に組み立てた組立体１７が第１の枠体４上に配置される。このとき、組立体１７の第２の枠体５の底面５ａが、接着部材１６を挟んで、第１の枠体４の天面４ｂと対向する。その後、接着部材１６が硬化することにより、第２の枠体５の底面５ａが第１の枠体４の天面４ｂに接合される。なお、接着部材１６は、例えば２段階の熱処理によって硬化されてもよいし、連続的な温度プロファイルによる熱処理によって硬化されてもよい。以上の工程を経て、パッケージ１Ａが完成する。

続いて、図１７及び図１８に示される工程において、ベースプレート２の主面２ａに金属ペーストが塗布される。金属ペーストは例えば焼結型である。具体的には、主面２ａのうち整合回路１０１を搭載する領域Ｒ１１と、整合回路１０２を搭載する領域Ｒ１２と、複数の半導体素子１０３を搭載する領域Ｒ１３と、複数の半導体素子１０４を搭載する領域Ｒ１４とに、金属ペーストが例えばスクリーン印刷により一括して塗布される。そして、領域Ｒ１１，Ｒ１２，Ｒ１３，Ｒ１４に塗布された金属ペースト上に、整合回路１０１、整合回路１０２、複数の半導体素子１０３、及び複数の半導体素子１０４、がそれぞれ配置される。そして、金属ペーストが硬化される。その後、ボンディングワイヤ１０５，１０６，１０７，１０８，１０９，１１０によりワイヤボンディングが行われる。具体的には、パッケージ１Ａ全体が２００℃程度に加熱されつつ、超音波ボンディングが行われる。

最後に、図１９及び図２０に示される工程において、リードフレーム８の第２主面８ｂ上に接着剤が塗布される。そして、蓋部１１２がリードフレーム８に被せられる。さらに、リードフレーム８の第２主面８ｂと蓋部１１２とが接着剤を介して対向する。また、リードフレーム８の第２主面８ｂ上に設けられた金属膜１０，１１，１２，１３と蓋部１１２とが接着材を介して対向する。その後、接着剤が硬化される。なお、接着剤は、例えば２段階の熱処理によって硬化されてもよいし、連続的な温度プロファイルによる熱処理によって硬化されてもよい。以上の工程を経て、半導体装置１００Ａが完成する。

なお、上述した製造方法では、まず組立体１７が準備された後に、組立体１７が第１の枠体４に接合されているが、形成及び接合の順序はこれに限定されない。例えば、第２の枠体５の底面５ａが第１の枠体４の天面４ｂに接合された後に、第２の枠体５の天面５ｂ上の金属膜６の上面６ａに第２接合材１５が塗布され、リード部７が固定されてもよい。

以上の構成を備える本実施形態のパッケージ１Ａ及び半導体装置１００Ａによって得られる効果について説明する。図２に示すように、パッケージ１Ａでは、金属製のベースプレート２上に、金属製の第１の枠体４と樹脂製の第２の枠体５とを有する壁部３が設けられる。そして、壁部３上に、半導体素子１０３又は半導体素子１０４の電極に接続する金属膜１０，１１，１２，１３が形成される。これにより、第２の枠体５を挟んで、第１の枠体４をグラウンド電位とし、金属膜１０，１１，１２，１３を信号線路とするマイクロストリップ線路が構成される。したがって、本実施形態によれば、高周波の信号を入出力することが可能なパッケージ１Ａを提供できる。

ここで、比較例について説明する。図２１は、比較例に係る半導体装置用のパッケージ１Ｆの構成の一部を模式的に示す図である。パッケージ１Ｆは、本実施形態の壁部３に代えて、セラミック製の壁部３１を備える。また、図２２は、別の比較例に係る半導体装置用のパッケージ１Ｇの構成の一部を模式的に示す図である。パッケージ１Ｇは、本実施形態の壁部３に代えて、樹脂製の壁部３２を備える。

図２１に示すセラミック製の壁部３１は、樹脂等の他の材料と比較して高い信頼性を有し、また、リード部７を強固に支えることができる。一方、半導体装置において気密封止が必要ではない場合（例えば半導体装置に搭載する半導体素子が耐湿性を有している場合）などにおいて、図２２に示す樹脂製の壁部３２が用いられる。

ここで、樹脂の誘電率はセラミックの誘電率よりも格段に小さい。例えば、セラミックの一つであるアルミナの誘電率は９．８である。これに対し、例えばＦＲ４（Flame Retardant Type 4）の誘電率は４ないし５であり、高周波用途において多く用いられるＢＴ（ビスマレイミド・トリアジン）材及びＰＰＥ（Poly Phenylene Ether）材の誘電率は３ないし４であり、超高周波用のテフロン（登録商標）系材料の誘電率は２ないし３である。壁部の誘電率が小さいと、壁部上のリード部７のインピーダンスが大きくなり、スミスチャートではインダクタンスと同様に外側へ移動することになる。

ゆえに、樹脂製の壁部３２上に設けられたリード部７においてインピーダンス整合に好適な容量を確保してインピーダンスを小さくするには、壁部３２の厚さＴ３２（図２２参照）を、壁部３１の厚さＴ３１（図２１参照）と比較して小さくするとよい。しかしながら、設計上、ベースプレート２の裏面２ｂからリード部７までの高さＨを変更することが許容されない場合がある。そのような場合には、壁部３２の厚さＴ３２を小さくした分だけ、ベースプレート２の厚さを大きくすることが考えられる。すなわち、図２２に示すように、壁部３２の厚さＴ３２から壁部３１の厚さＴ３１を減じた分だけ、ベースプレート２の厚さＴ２が大きくなる。ここで、ベースプレート２の構成材料としては、Ｓｉ又はＳｉＣを用いた半導体素子１０３，１０４と線膨張係数を合わせるために、モリブデン又はタングステンなどの低線膨張係数の材料が用いられる。これらの金属は、硬度及び融点が高い故に加工が難しい。したがって、ベースプレート２の厚さＴ２が大きくなるほど、ベースプレート２の加工がより難しくなる。

上記の課題を解決するために、本実施形態のパッケージ１Ａでは、金属製の第１の枠体４の厚さＴ４を大きくすることにより、ベースプレート２の裏面２ｂからリード部７までの高さを保ちつつ、樹脂製の第２の枠体５の厚さＴ５を小さくすることができる。これにより、壁部３の厚さを保ちつつ、リード部７において、インピーダンス整合に好適な容量を確保することが可能となる。したがって、本実施形態のパッケージ１Ａによれば、樹脂を含む壁部３を用いる際にベースプレート２の厚さＴ２を大きくする必要が無く、ベースプレート２の加工性を良好に維持できる。また、第１の枠体４の天面４ｂとリード部７との距離を近づけて、インピーダンス整合を好適に行うことが可能となる。

また、マイクロストリップ線路の絶縁部分に誘電率の高いセラミックが用いられている場合（例えば図２１の壁部３１）、絶縁部分における電気長が長くなり、位相回転が大きくなる。これに対し、本実施形態のパッケージ１Ａでは、マイクロストリップ線路の絶縁部分すなわち第２の枠体５が、セラミックよりも誘電率が低い樹脂製である。したがって、絶縁部分における電気長が短くなり、位相回転が小さくなるので、理想的な整合に近づけることが可能になる。

ここで、第１の枠体４の厚さＴ４が金属膜６の厚さＴ６よりも大きい理由について説明する。第１の枠体４は、ベースプレート２と第２の枠体５との接合を主な目的として設けられるので、微細且つ複雑な平面形状に加工される必要はない。第１の枠体４は、例えば四角形の枠状といった単純な平面形状を有するので、或る程度厚くてもエッチング等による加工が可能である。また、第１の枠体４が或る程度の厚さを有することにより、第１の枠体４の形状を保持するための強度を確保することができる。これに対し、金属膜６は、その大きさ及び平面形状が工夫されることによって、高周波におけるインピーダンス特性を調整することができる。したがって、金属膜６は、微細且つ複雑な平面形状をエッチングにより加工し易くするために薄い膜状であることが望ましい。

本実施形態のように、方向Ｚに沿った第１の枠体４の厚さＴ４は、１００μｍ以上５００μｍ以下であってもよい。第１の枠体４の厚さＴ４が１００μｍ以上である場合、第１の枠体４が十分な強度を有するので、パッケージ１Ａの組み立ての際に第１の枠体４の形状がより確実に保持される。さらに、第２の枠体５の厚さＴ５を十分に小さくして、インピーダンス整合に好適な容量を確保することが可能となる。

さらに、第１の枠体４は、接合を目的とした部材であり、微細あるいは複雑な配線形状ではなく、単純な形状を呈している。そして、第１の枠体４の厚さＴ４が５００μｍ以下であるとき、第１の枠体４をエッチングにより形成することが可能となる。したがって、パッケージ１Ａを容易に製造することが可能となる。

本実施形態のように、第２の枠体５は、第１の枠体４又は金属膜６と電気的に接続されるビアを有さなくてもよい。この場合、第２の枠体５の形状がより単純なものとなる。したがって、第２の枠体５がビアを有する場合と比較して、パッケージ１Ａを容易に製造することができる。

本実施形態のように、ベースプレート２と第１の枠体４とは、導電性を有する第１接合材１４を介して導電接合されてもよい。この場合、第１の枠体４は、ベースプレート２に対してより強固に固定されると同時に、ベースプレート２と電気的に接続される。

本実施形態のように、第１の枠体４と第２の枠体５とが、絶縁性接着材又は樹脂接着剤である接着部材１６を介して互いに接合されてもよい。この場合、第２の枠体５は、第１の枠体４に対してより強固に且つ簡易に固定される。

本実施形態に係る半導体装置１００Ａは、パッケージ１Ａと、複数の半導体素子１０３と、複数の半導体素子１０４と、を備える。複数の半導体素子１０３及び複数の半導体素子１０４は、パッケージ１Ａ内に搭載される。リード部７の金属膜１０，１１，１２，１３それぞれは、パッケージ１Ａ内の配線であるボンディングワイヤ１０５，１０６，１０７，１０８，１０９，１１０のいずれか少なくとも一つを介して、半導体素子１０３又は半導体素子１０４と電気的に接続される。この半導体装置１００Ａによれば、パッケージ１Ａを備えることによって、樹脂を含む壁部３を有し、ベースプレート２の加工性を良好にしつつ、インピーダンス整合を好適に行うことが可能となる。

本実施形態に係るパッケージ１Ａの製造方法は、少なくとも２つの工程を備える。第１の工程では、ベースプレート２の第２領域Ｒ２に、第１の枠体４の底面４ａが導電接合される。第２の工程では、第２の枠体５及びリード部７を含む組立体１７における第２の枠体５の底面５ａが、第１の枠体４の天面４ｂに接合される。そして、第１の枠体４の厚さＴ４は、金属膜６の厚さＴ６よりも大きい。この製造方法によれば、樹脂を含む壁部３を有し、ベースプレート２の加工性を良好にしつつ、インピーダンス整合を好適に行うことが可能なパッケージ１Ａを作製できる。なお、第２の工程において、リード部７が金属膜６と接合されていない状態で、第２の枠体５の底面５ａが、第１の枠体４の天面４ｂに接合されてもよい。そして、その後にリード部７が金属膜６に接合されてもよい。この場合であっても、同様の効果を奏することができる。

（第１変形例）
図２３は、上記実施形態の第１変形例に係る半導体装置用のパッケージ１Ｂ及び半導体装置１００Ｂを示す平面図である。図２４は、図２３のXXIV－XXIV線に対応する断面を模式的に示す図であって、パッケージ１Ｂの一部の断面を示している。

本変形例のパッケージ１Ｂ及び半導体装置１００Ｂは、下記の点で上記実施形態のパッケージ１Ａ及び半導体装置１００Ａと相違し、他の点で一致する。以下、図２３及び図２４を参照して説明する。

パッケージ１Ａは、上記実施形態のリード部７に代えて、複数のリード部７１，７２，７３，７４を備える。リード部７１，７２，７３，７４は、金属膜６上に設けられる。リード部７１，７２，７３，７４は、金属膜１０，１１，１２，１３をそれぞれ有する。また、リード部７１，７２，７３，７４は、リードフレーム８９及び金属膜９を有する。リード部７１，７２，７３，７４のリードフレーム８９は、第２の枠体５と対向する第１主面８９ａと、第１主面８９ａとは反対を向く第２主面８９ｂとを有する。第１主面８９ａは、第２の枠体５の天面５ｂと対向している。金属膜９は、リードフレーム８９の第１主面８９ａ上に設けられ、第２の枠体５の天面５ｂと対向している。金属膜９は、第２接合材１５を介して金属膜６に接合されている。金属膜１０，１１，１２，１３は、リードフレーム８９の第２主面８９ｂ上に設けられる。

リードフレーム８９の構成材料は、上記実施形態のリードフレーム８と同様である。リード部７１のリードフレーム８９の平面形状及び配置は、上記実施形態の突出部８５に部分８１の一部を加えたものと同様である。リード部７２のリードフレーム８９の平面形状及び配置は、上記実施形態の突出部８６に部分８２の一部を加えたものと同様である。リード部７３のリードフレーム８９の平面形状及び配置は、上記実施形態の突出部８７に部分８１の一部を加えたものと同様である。リード部７４のリードフレーム８９の平面形状及び配置は、上記実施形態の突出部８８に部分８２の一部を加えたものと同様である。

なお、本変形例では、上記実施形態と異なり、第２の枠体５の部分５３，５４と、第２の枠体５の部分５１のうち平面視にてリード部７１，７３の間に位置する部分と、第２の枠体５の部分５２のうち平面視にてリード部７２，７４の間に位置する部分とは、リードフレーム８９から露出している。

リード部７１，７２，７３，７４のリードフレーム８９は、複数のビアＶを有する。複数のビアＶは、第１主面８９ａと第２主面８９ｂとの間を貫通している。リード部７１では、各ビアＶの一端は金属膜１０に接続され、他端は金属膜９に接続されている。これにより、金属膜１０と金属膜９とが複数のビアＶを介して電気的に接続される。リード部７２では、各ビアＶの一端は金属膜１１に接続され、他端は金属膜９に接続されている。これにより、金属膜１１と金属膜９とが複数のビアＶを介して電気的に接続される。リード部７３では、各ビアＶの一端は金属膜１２に接続され、他端は金属膜９に接続されている。これにより、金属膜１２と金属膜９とが複数のビアＶを介して電気的に接続される。リード部７４では、各ビアＶの一端は金属膜１３に接続され、他端は金属膜９に接続されている。これにより、金属膜１３と金属膜９とが複数のビアＶを介して電気的に接続される。なお、複数のビアＶは、リードフレーム８９に形成された貫通孔の内側を充填する中実な金属部材によって構成されてもよく、リードフレーム８９に形成された貫通孔の内側面上に形成された膜状を呈してもよい。

本変形例においても、上記実施形態と同様に、ベースプレート２の加工性を良好に維持でき、また、インピーダンス整合を好適に行うことが可能となる。加えて、本変形例では、リードフレーム８９が、金属膜９と金属膜１０，１１，１２，１３とを電気的に接続する複数のビアＶを含んでいる。この場合、半導体装置１００Ｂの内部の半導体素子１０３，１０４が金属膜９と金属膜１０，１１，１２，又は１３とのうち一方に電気的に接続され、半導体装置１００Ｂの外部の素子が金属膜９と金属膜１０，１１，１２，又は１３とのうち他方に電気的に接続されたとしても、これらの素子が電気的に互いに接続され得る。したがって、半導体装置１００Ｂの設計の自由度、及び半導体装置１００Ｂを含めた回路の設計の自由度が向上する。

（第２変形例）
図２５は、上記実施形態の第２変形例に係る半導体装置用のパッケージ１Ｃ及び半導体装置１００Ｃを示す平面図である。なお、図２５では、パッケージ１Ｃが備える蓋部（リッド）の図示を省略している。図２６は、リード部７５，７６，７７，７８を除いたパッケージ１Ｃの構成を示す平面図である。図２７は、図２５のXXVII－XXVII線に対応する断面を模式的に示している。

本変形例のパッケージ１Ｃ及び半導体装置１００Ｃは、下記の点で上記実施形態のパッケージ１Ａ及び半導体装置１００Ａと相違し、他の点で一致する。以下、図２５、図２６及び図２７を参照して説明する。

図２６に示すように、パッケージ１Ｃは、上記実施形態の金属膜６に代えて、金属膜６１，６２，６３，６４（第１の金属膜）を備える。金属膜６１は、第２の枠体５の部分５１の天面５ｂにおいて、方向Ｘに沿ったパッケージ１Ｃの中心線Ｌ２から部分５３側に偏倚した領域に位置する。金属膜６２は、第２の枠体５の部分５２の天面５ｂにおいて、中心線Ｌ２から部分５３側に偏倚した領域に位置する。金属膜６３は、第２の枠体５の部分５１の天面５ｂにおいて、中心線Ｌ２から部分５４側に偏倚した領域に位置する。金属膜６４は、第２の枠体５の部分５２の天面５ｂにおいて、中心線Ｌ２から部分５４側に偏倚した領域に位置する。

リード部７５，７６，７７，７８は、金属板を含む。一例では、リード部７５，７６，７７，７８は、金属板からなる。リード部７５，７６，７７，７８は、基端部７５ａ，７６ａ，７７ａ，７８ａをそれぞれ有する。また、リード部７５，７６，７７，７８は、突出部７５ｂ，７６ｂ，７７ｂ，７８ｂをそれぞれ有する。基端部７５ａ，７６ａ，７７ａ，７８ａは、金属膜６１，６２，６３，６４上にそれぞれ配置されている。突出部７５ｂ，７６ｂ，７７ｂ，７８ｂそれぞれは、基端部７５ａ，７６ａ，７７ａ，７８ａそれぞれから、Ｘ方向に沿ってパッケージ１Ｃの外側へ向けて突出している。

図２７に示すように、リード部７５の基端部７５ａは、第２の枠体５の天面５ｂと対向する第１主面７５ｃと、第１主面７５ｃとは反対を向く第２主面７５ｄとを有する。基端部７５ａの第１主面７５ｃは、第２接合材１５を介して金属膜６１と導電接合されている。リード部７６，７７，７８の基端部７６ａ，７７ａ，７８ａも基端部７５ａと同様に、第２の枠体５の天面５ｂと対向する第１主面と、該第１主面とは反対を向く第２主面とを有する。基端部７６ａ，７７ａ，７８ａそれぞれの第１主面は、第２接合材１５を介して、金属膜６２，６３，６４それぞれと導電接合されている。

なお、本変形例のパッケージ１Ｃ及び半導体装置１００Ｃの製造方法では、上記実施形態と異なり、金属膜６に代えて金属膜６１，６２，６３，６４を形成し、上記実施形態のリード部７に代えてリード部７５，７６，７７，７８を金属膜６１，６２，６３，６４に接合する。本変形例のパッケージ１Ｃ及び半導体装置１００Ｃの製造方法は、これらの点を除いて、上記実施形態の製造方法と同様である。

本変形例においても、上記実施形態と同様に、ベースプレート２の加工性を良好に維持でき、また、インピーダンス整合を好適に行うことが可能となる。加えて、本変形例では、リード部７５，７６，７７，７８が、第２の枠体５上に設けられるとともに金属膜６１，６２，６３，６４にそれぞれ導電接合される金属板を含む。この場合、リード部７５，７６，７７，７８の外形は、エッチングにより容易に形成される。したがって、パッケージ１Ｃ及び半導体装置１００Ｃを容易に製造することができる。

（第３変形例）
図２８は、上記実施形態の第３変形例に係る半導体装置用のパッケージ１Ｄの部分断面を示す模式図である。図２８は、図１のIII－III線に対応する断面を示している。本変形例のパッケージ１Ｄは、下記の点で上記実施形態のパッケージ１Ａと相違し、他の点で一致する。

本変形例において、第２の枠体５の外側面５ｄの少なくとも一部は、第１の枠体４の外側面４ｄよりも第１領域Ｒ１と反対側に突出している。そして、第２の枠体５の底面５ａの少なくとも一部は、パッケージ１Ｄの外部に露出している。なお、図２８には第２の枠体５の部分５３の外側面５ｄが、第１の枠体４の部分４３の外側面４ｄよりも突出している例を示しているが、第２の枠体５の部分５１，５２，５４それぞれの外側面５ｄもまた、第１の枠体４の部分４１，４２，４４それぞれの外側面４ｄよりも突出していてもよい。第２の枠体５の外側面５ｄの突出長さＷｅは、例えば５０μｍ以上５００μｍ以下であり、より好ましくは１００μｍ以上３００μｍ以下であり、例えば２００μｍである。

半導体装置及び他の電子部品を基板上に実装する際、他の電子部品が誤って半導体装置の壁部３に過度に接近することがある。本変形例においては、他の電子部品が壁部３に接近したとき、当該電子部品が第１の枠体４より先に第２の枠体５と接触する可能性が高い。したがって、電子部品と第１の枠体４とが短絡することを抑制できる。なお、本変形例においても上述した第１実施形態と同様の作用効果が奏され、課題が解決される。なお、本変形例において、第２の枠体５の内側面５ｃは、第１の枠体４の内側面４ｃと面一であってもよい。

（第４変形例）
図２９は、上記実施形態の第４変形例に係る半導体装置用のパッケージ１Ｅの部分断面を示す模式図である。図２９は、図１のIII－III線に対応する断面を示している。本変形例のパッケージ１Ｅは、下記の点で上記実施形態のパッケージ１Ａと相違し、他の点で一致する。

本変形例において、第２の枠体５の内側面５ｃの少なくとも一部は、第１の枠体４の内側面４ｃよりも第１領域Ｒ１側に突出している。そして、第２の枠体５の底面５ａの少なくとも一部は、パッケージ１Ｅの内部に露出している。なお、図２９には第２の枠体５の部分５３の内側面５ｃが、第１の枠体４の部分４３の内側面４ｃよりも突出している例を示しているが、第２の枠体５の部分５１，５２，５４それぞれの内側面５ｃもまた、第１の枠体４の部分４１，４２，４４それぞれの内側面４ｃよりも突出していてもよい。第２の枠体５の内側面５ｃの突出長さＷｆは、例えば５０μｍ以上５００μｍ以下であり、より好ましくは１００μｍ以上３００μｍ以下であり、例えば２００μｍである。

本変形例においても、第３変形例と同様に、第２の枠体５の外側面５ｄの少なくとも一部は、第１の枠体４の外側面４ｄよりも第１領域Ｒ１と反対側に突出していてもよい。或いは、第２の枠体５の外側面５ｄは、第１の枠体４の外側面４ｄと面一であってもよい。

半導体装置のパッケージ内に半導体素子１０３，１０４を配置する際、半導体素子１０３，１０４が誤って壁部３に過度に接近することがある。本変形例においては、半導体素子１０３，１０４が壁部３に接近したとき、半導体素子１０３，１０４が第１の枠体４より先に第２の枠体５と接触する可能性が高い。したがって、半導体素子１０３，１０４の信号入力電極（又は信号出力電極）と第１の枠体４とが短絡することを抑制できる。なお、本変形例においても上述した第１実施形態と同様の作用効果が奏され、課題が解決される。

本開示による半導体装置用のパッケージ及び半導体装置は、上述した実施形態及び各変形例の例示に限定されるものではなく、他に様々な変形が可能である。例えば、上述した各実施形態及び各変形例を、必要な目的及び効果に応じて互いに組み合わせてもよい。

１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆ，１Ｇ…パッケージ
２…ベースプレート
２ａ…主面
２ｂ…裏面
３…壁部
４…第１の枠体
４ａ…底面
４ｂ…天面
４ｃ…内側面
４ｄ…外側面
５…第２の枠体
５ａ…底面
５ｂ…天面
５ｃ…内側面
５ｄ…外側面
６…金属膜（第１の金属膜）
６ａ…上面
７…リード部
８…リードフレーム
８ａ…第１主面
８ｂ…第２主面
９…金属膜（第２の金属膜）
９ａ…下面
１０，１１，１２，１３…金属膜（第３の金属膜）
１４…第１接合材
１５…第２接合材
１６…接着部材
１７…組立体
３１，３２…壁部
４１，４２，４３，４４，５１，５２，５３，５４…部分
６１，６２，６３，６４…金属膜（第１の金属膜）
７１，７２，７３，７４，７５，７６，７７，７８…リード部
７５ａ，７６ａ，７７ａ，７８ａ…基端部
７５ｂ，７６ｂ，７７ｂ，７８ｂ…突出部
７５ｃ…第１主面
７５ｄ…第２主面
８１，８２，８３，８４…部分
８５，８６，８７，８８…突出部
８９…リードフレーム
８９ａ…第１主面
８９ｂ…第２主面
１００Ａ，１００Ｂ，１００Ｃ…半導体装置
１０１，１０２…整合回路
１０３，１０４…半導体素子
１０５，１０６，１０７，１０８，１０９，１１０…ボンディングワイヤ
１１２…蓋部
Ｌ１，Ｌ２…中心線
Ｒ１…第１領域
Ｒ２…第２領域
Ｒ１１，Ｒ１２，Ｒ１３，Ｒ１４…領域
Ｖ…ビア

Claims (13)

1. 第１領域と、前記第１領域を囲む第２領域とを有する金属製のベースプレートと、
   前記第２領域上に設けられる金属製の第１の枠体と、前記第１の枠体上に設けられ、樹脂製の第２の枠体と、を有する壁部と、
   前記第２の枠体上に設けられる第１の金属膜と、
   前記第１の金属膜に導電接合されるリード部と、を備え、
   前記第１の枠体は、前記ベースプレートと導電接合されており、
   前記第１の枠体及び前記第２の枠体が並ぶ方向である第１方向に沿った前記第１の枠体の厚さは、前記第１方向に沿った前記第１の金属膜の厚さよりも大きい、半導体装置用のパッケージ。
2. 前記第１方向に沿った前記第１の枠体の厚さは、１００μｍ以上５００μｍ以下である、請求項１に記載の半導体装置用のパッケージ。
3. 前記リード部は、
   前記第２の枠体と対向する第１主面、及び前記第１主面とは反対を向く第２主面を含む樹脂製のリードフレームと、
   前記第１主面上に設けられ、前記第１の金属膜に導電接合される第２の金属膜と、
   前記第２主面上に設けられる第３の金属膜と、
   を有する、請求項１又は請求項２に記載の半導体装置用のパッケージ。
4. 前記リードフレームは、前記第２の金属膜と前記第３の金属膜とを電気的に接続する複数のビアを含む、請求項３に記載の半導体装置用のパッケージ。
5. 前記リード部は、前記第２の枠体上に設けられるとともに前記第１の金属膜に導電接合される金属板を含む、請求項１又は請求項２に記載の半導体装置用のパッケージ。
6. 前記第２の枠体は、前記第１の枠体又は前記第１の金属膜と電気的に接続されるビアを有さない、請求項１から請求項５のいずれか１項に記載の半導体装置用のパッケージ。
7. 前記第２の枠体の外側面は、前記第１の枠体の外側面よりも前記第１領域側とは反対側に突出する、請求項１から請求項６のいずれか１項に記載の半導体装置用のパッケージ。
8. 前記第２の枠体の内側面は、前記第１の枠体の内側面よりも前記第１領域側に突出する、請求項１から請求項７のいずれか１項に記載の半導体装置用のパッケージ。
9. 前記ベースプレートと前記第１の枠体とは、導電性を有する接合材を介して導電接合されている、請求項１から請求項８のいずれか１項に記載の半導体装置用のパッケージ。
10. 前記第１の枠体と前記第２の枠体とが、絶縁性接着材又は樹脂接着剤を介して互いに接合されている、請求項１から請求項９のいずれか１項に記載の半導体装置用のパッケージ。
11. 請求項１から請求項１０のいずれか１項に記載のパッケージと、
    前記パッケージ内に搭載された半導体素子と、
    を備え、
    前記リード部は、前記パッケージ内の配線を介して前記半導体素子と電気的に接続されている、半導体装置。
12. 第１領域と、前記第１領域を囲む第２領域とを有する金属製のベースプレートの前記第２領域に、底面及び前記底面とは反対を向く天面を有する金属製の第１の枠体の前記底面を導電接合する工程と、
    底面及び前記底面とは反対を向く天面を有し、前記天面上に第１の金属膜が形成され、前記第１の金属膜にリード部が導電接合された樹脂製の第２の枠体の前記底面を、前記第１の枠体の前記天面に接合する工程と、を備え、
    前記第１の枠体及び前記第２の枠体が並ぶ方向である第１方向に沿った前記第１の枠体の厚さは、前記第１方向に沿った前記第１の金属膜の厚さよりも大きい、半導体装置用のパッケージの製造方法。
13. 第１領域と、前記第１領域を囲む第２領域とを有する金属製のベースプレートの前記第２領域に、底面及び前記底面とは反対を向く天面を有する金属製の第１の枠体の前記底面を導電接合する工程と、
    底面及び前記底面とは反対を向く天面を有し、前記天面上に第１の金属膜が形成された樹脂製の第２の枠体の前記底面を、前記第１の枠体の前記天面に接合する工程と、
    前記第１の金属膜にリード部を導電接合する工程と、を備え、
    前記第１の枠体及び前記第２の枠体が並ぶ方向である第１方向に沿った前記第１の枠体の厚さは、前記第１方向に沿った前記第１の金属膜の厚さよりも大きい、半導体装置用のパッケージの製造方法。

Images