JP7613149B2 - 半導体チップの製造方法 - Google Patents

Description

本発明は、窒化ガリウム（以下では、単にＧａＮともいう）を含んで構成される半導体チップの製造方法に関するものである。

従来より、半導体ウェハにエピタキシャル膜を形成して加工ウェハを形成し、当該加工ウェハに半導体素子を形成した後にチップ単位に分割することで半導体チップを製造する製造方法が提案されている（例えば、特許文献１参照）。具体的には、この製造方法では、加工ウェハのうちのエピタキシャル膜側の面を一面とし、加工ウェハのうちの半導体ウェハ側の面を他面とすると、まず、加工ウェハの一面側に拡散層や表面電極等の半導体素子の一面側の部分を構成する一面側素子構成部分を形成する。次に、加工ウェハの他面側を研削して所定の厚さまで薄くし、加工ウェハの他面側に、裏面電極等の半導体素子の他面側の部分を構成する他面側素子構成部分を形成する。その後、加工ウェハをチップ単位に分割する。

特開２０１６－２０７９０８号公報

ところで、本発明者らは、バンドギャップが広く、電子の飽和速度が大きい等の利点を有するＧａＮを含んで構成される半導体チップについて検討している。そして、このような半導体チップを上記製造方法を利用して製造する場合、以下のようになる。

すなわち、半導体ウェハとしてＧａＮウェハを用意し、ＧａＮウェハ上にＧａＮで構成されるエピタキシャル膜を成長させて加工ウェハを構成する。そして、加工ウェハに一面側素子構成部分を形成した後、加工ウェハの他面から研削する。その後、他面側素子部分を形成し、加工ウェハをチップ単位に分割する。

しかしながら、この製造方法では、加工ウェハを他面から研削する。つまり、ＧａＮウェハを研削する。このため、半導体チップを製造する毎にＧａＮウェハを用意する必要があり、生産性が低くなる可能性がある。

本発明は上記点に鑑み、生産性の向上を図ることができる半導体チップの製造方法を提供することを目的とする。

上記目的を達成するための請求項１では、半導体素子が形成された半導体チップの製造方法であって、ＧａＮで構成され、一面（１ａ）および一面と反対側の他面（１ｂ）を有するＧａＮウェハ（１）を用意することと、ＧａＮウェハの一面上にエピタキシャル膜（３）を形成することにより、エピタキシャル膜側の面を一面（１０ａ）とすると共にＧａＮウェハ側の面を他面（１０ｂ）とし、一面側に複数のチップ形成領域（ＲＡ）を有する加工ウェハ（１０）を構成することと、複数のチップ形成領域に対し、半導体素子の一面側素子構成部分（１１）を形成することと、加工ウェハの他面側から当該加工ウェハの内部にレーザ光（Ｌ）を照射することにより、加工ウェハの内部に、加工ウェハの面方向に沿った変質層（１５）を形成することと、変質層を境界として加工ウェハを分割することにより、加工ウェハを、加工ウェハの一面側のチップ構成ウェハ（３０）と、加工ウェハの他面側のリサイクルウェハ（４０）とに分割することと、チップ構成ウェハから半導体チップ（Ｓ１）を取り出すことと、リサイクルウェハを再びＧａＮウェハとして利用することと、を行う。そして、ＧａＮウェハを用意することでは、ＧａＮで構成され、第１主面（１００ａ）がガリウム面とされると共に第１主面と反対側の第２主面（１００ｂ）が窒素面とされたバルクウェハ（１００）を用意することと、ＧａＮと別の材料で構成される基礎ウェハ（１１１）上に、ＧａＮ層（１１２）が積層された補助ウェハ（１１０）を用意することと、補助ウェハからＧａＮ層を分離し、第１主面（１１４ａ）がガリウム面とされると共に第１主面と反対側の第２主面（１１４ｂ）が窒素面とされた接合ウェハ（１１４）を構成することと、バルクウェハの窒素面と接合ウェハの窒素面とを接合することにより、一面および他面がガリウム面とされたＧａＮウェハを用意することと、を行う。

これによれば、リサイクルウェハを再びＧａＮウェハとして利用する。このため、半導体チップを製造する度にＧａＮウェハを新たに用意する必要がなく、ＧａＮウェハを有効利用できる。したがって、半導体チップの生産性の向上を図ることができる。また、ＧａＮウェハとして、一面および他面がガリウム面とされたものを用意する。このため、レーザ光を照射して変質層を形成する前の各工程を実行した際、加工ウェハの他面に微細な凹凸が形成されることを抑制できる。したがって、レーザ光を加工ウェハの他面側から照射した際、レーザ光が加工ウェハの他面で乱反射することが抑制される。これにより、加工ウェハの内部に好適に変質層を形成することができ、さらに生産性の向上を図ることができる。

なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。

第１実施形態における半導体チップの製造工程を示す断面図である。 図１Ａに続く半導体チップの製造工程を示す断面図である。 図１Ｂに続く半導体チップの製造工程を示す断面図である。 図１Ｃに続く半導体チップの製造工程を示す断面図である。 図１Ｄに続く半導体チップの製造工程を示す断面図である。 図１Ｅに続く半導体チップの製造工程を示す断面図である。 図１Ｆに続く半導体チップの製造工程を示す断面図である。 図１Ｇに続く半導体チップの製造工程を示す断面図である。 図１Ｈに続く半導体チップの製造工程を示す断面図である。 図１Ｉに続く半導体チップの製造工程を示す断面図である。 図１Ｊに続く半導体チップの製造工程を示す断面図である。 図１Ａに示すＧａＮウェハの製造工程を示す断面図である。 図２Ａに続くＧａＮウェハの製造工程を示す断面図である。 図２Ｂに続くＧａＮウェハの製造工程を示す断面図である。 図２Ｃに続くＧａＮウェハの製造工程を示す断面図である。 第２実施形態におけるＧａＮウェハの製造工程を示す断面図である。 図３Ａに続くＧａＮウェハの製造工程を示す断面図である。 図３Ｂに続くＧａＮウェハの製造工程を示す断面図である。 図３Ｃに続くＧａＮウェハの製造工程を示す断面図である。 図３Ｄに続くＧａＮウェハの製造工程を示す断面図である。 第３実施形態におけるＧａＮウェハの製造工程を示す断面図である。 図４Ａに続くＧａＮウェハの製造工程を示す断面図である。 図４Ｂに続くＧａＮウェハの製造工程を示す断面図である。 図４Ｃに続くＧａＮウェハの製造工程を示す断面図である。 図４Ｄに続くＧａＮウェハの製造工程を示す断面図である。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。

（第１実施形態）
第１実施形態について、図面を参照しつつ説明する。以下では、ＧａＮを用いて構成された半導体チップＳ１の製造方法について説明する。

まず、図１Ａに示されるように、一面１ａおよび他面１ｂを有し、バルクウェハ状とされているＧａＮウェハ１を用意する。例えば、ＧａＮウェハ１は、シリコン、酸素、ゲルマニウム等がドーパントされ、不純物濃度が５×１０^１７～５×１０^１９ｃｍ^－３とされたものが用いられる。但し、本実施形態のＧａＮウェハ１は、後述するが、厚さ方向における所定箇所において、不純物濃度が不連続に変化している。ＧａＮウェハ１の厚みについては任意であるが、例えば４００μｍ程度のものを用意している。なお、本実施形態のＧａＮウェハ１は、一面１ａがガリウム面とされると共に他面１ｂがガリウム面とされている。また、このＧａＮウェハ１は、下記半導体チップＳ１の製造工程を行った後では、後述する図１Ｋのリサイクルウェハ４０を再利用することで用意される。

ここで、本実施形態のＧａＮウェハ１を用意する工程について、具体的に説明する。

本実施形態では、図２Ａに示されるように、ＧａＮで構成され、第１主面１００ａがガリウム面とされると共に第２主面１００ｂが窒素面とされているバルクウェハ１００を用意する。そして、特に図示しないが、必要に応じ、第２主面１００ｂを研磨等する。

また、図２Ａとは別工程において、図２Ｂに示されるように、基礎ウェハ１１１上にＧａＮ層１１２が配置された補助ウェハ１１０を用意する。本実施形態では、基礎ウェハ１１１は、シリコンウェハ、サファイアウェハ、炭化珪素ウェハ、または窒化アルミニウム多結晶ウェハ等で構成されている。そして、ＧａＮ層１１２は、基礎ウェハ１１１上に、バッファ層１１３を介してエピタキシャル成長されることで構成されている。本実施形態のバッファ層１１３は、Ｓｉ（１１１）層等で構成される第１下地層１１３ａ上に、ＡｌＧａＮ等の第２下地層１１３ｂが積層されることで構成されている。なお、バッファ層１１３は、ＧａＮ層１１２の結晶性を良好にして膜厚を大きくするためのものである。

次に、図２Ｃに示されるように、補助ウェハ１１０からＧａＮ層１１２を分離し、ＧａＮ層１１２で構成され、第１主面１１４ａがガリウム面とされると共に第２主面１１４ｂが窒素面とされている接合ウェハ１１４を構成する。なお、この接合ウェハ１１４は、例えば、基礎ウェハ１１１等を研削、研磨等してＧａＮ層１１２を分離することで構成される。また、接合ウェハ１１４は、例えば、レーザスライス等でＧａＮ層１１２を基礎ウェハ１１１から分離することで構成される。

その後、図２Ｄに示されるように、バルクウェハ１００の第２主面１００ｂと接合ウェハ１１４の第２主面１１４ｂとを直接接合等で接合する。つまり、バルクウェハ１００の窒素面と接合ウェハ１１４の窒素面とを直接接合等で接合する。これにより、一面１ａおよび他面１ｂがガリウム面とされたＧａＮウェハ１が構成される。

なお、直接接合は、例えば、次のように行われる。すなわち、まず、バルクウェハ１００の第２主面１００ｂおよび接合ウェハ１１４の第２主面１１４ｂにＮ_２プラズマ、Ｏ_２プラズマ、またはＡｒイオンビーム等を照射し、各主面１００ｂ、１１４ｂを活性化させる。そして、適宜形成されたアライメントマークを用いて赤外顕微鏡等によるアライメントを行い、室温～５５０℃において、バルクウェハ１００の第２主面１００ｂと接合ウェハ１１４の第２主面１１４ｂとを貼り合わせる。これにより、バルクウェハ１００と接合ウェハ１１４とが直接接合されてＧａＮウェハ１が構成される。

そして、このようなＧａＮウェハ１は、バルクウェハ１００および接合ウェハ１１４の２つの異なるウェハを接合して構成される。このため、このＧａＮウェハ１は、バルクウェハ１００と接合ウェハ１１４との界面において、不純物濃度が不連続に変化したウェハとなる。また、このＧａＮウェハ１は、バルクウェハ１００と接合ウェハ１１４との界面において、結晶欠陥密度が不連続に変化したウェハとなる。なお、不連続に変化するとは、言い換えると、急峻に値が変化することである。

次に、図１Ｂに示されるように、ＧａＮウェハ１の一面１ａ上に、１０～１００μｍ程度のＧａＮで構成されるエピタキシャル膜３を形成することにより、複数のチップ形成領域ＲＡを有する加工ウェハ１０を用意する。本実施形態では、エピタキシャル膜３は、ｎ^＋型エピタキシャル層３ａと、ｎ^－型エピタキシャル層３ｂとがＧａＮウェハ１側から順に成膜されて構成される。例えば、ｎ^＋型エピタキシャル層３ａは、シリコン、酸素、ゲルマニウム等がドーパントされ、不純物濃度が５×１０^１７～５×１０^１９ｃｍ^－３程度とされる。ｎ^－型エピタキシャル層３ｂは、シリコン等がドーパントされ、不純物濃度が１×１０^１７～４×１０^１７ｃｍ^－３程度とされる。

なお、ｎ^－型エピタキシャル層３ｂは、後述する拡散層１２等の一面側素子構成部分１１が形成される部分であり、例えば、厚さが８～１０μｍ程度とされる。ｎ^＋型エピタキシャル層３ａは、後述する半導体チップＳ１の厚さを確保するための部分であり、例えば、厚さが４０～１００μｍ程度とされる。また、ｎ^＋型エピタキシャル層３ａとｎ^－型エピタキシャル層３ｂとの厚みの大小については任意であるが、ここでは半導体チップＳ１の厚みを確保できるようにｎ^＋型エピタキシャル層３ａをｎ^－型エピタキシャル層３ｂよりも厚くしてある。

以下では、加工ウェハ１０のうちのエピタキシャル膜３側の面を加工ウェハ１０の一面１０ａとし、加工ウェハ１０のうちのＧａＮウェハ１側の面を加工ウェハ１０の他面１０ｂとする。また、上記のように、本実施形態では、ＧａＮウェハ１の一面１ａおよび他面１０ｂがガリウム面とされているため、加工ウェハ１０は、一面１０ａおよび他面１０ｂがガリウム面となる。そして、各チップ形成領域ＲＡは、加工ウェハ１０の一面１０ａ側に構成される。

ここで、この工程では、エピタキシャル膜３を成長させる場合等のプロセス温度が１０００℃程度になる。このため、各エピタキシャル膜３を成膜する際、加工ウェハ１０から窒素がガス化して抜け易くなる。具体的には、窒素は、化学的に活性化し易い窒素面から抜け易くなる。しかしながら、本実施形態の加工ウェハ１０は、一面１０ａおよび他面１０ｂがガリウム面とされている。このため、本実施形態の加工ウェハ１０は、窒素が加工ウェハ１０から抜け難くなっており、一面１０ａおよび他面１０ｂに微小な凹凸が形成されることが抑制される。

次に、図１Ｃに示されるように、一般的な半導体製造プロセスのうちの一面１０ａ側に対するプロセスである表面側プロセスを行う。具体的には、表面側プロセスとして、イオン注入、蒸着、ウェットプロセス等を適宜行い、各チップ形成領域ＲＡに、拡散層１２やゲート電極１３、図示しない表面電極や配線パターンやパッシベーション膜等の半導体素子における一面側素子構成部分１１を形成する工程を行う。なお、ここでの半導体素子は、種々の構成のものが採用され、例えば、縦型ＭＯＳトランジスタ等のパワーデバイスや、発光ダイオード等の光半導体素子、半導体レーザ等が採用される。その後、必要に応じ、加工ウェハ１０の一面１０ａ側に、レジスト等で構成される表面保護膜を形成する。

ここで、この工程では、ウェットプロセスによる薬液と加工ウェハ１０とが反応する可能性がある。具合的には、化学的に活性し易い窒素面が薬液と反応する可能性がある。しかしながら、本実施形態の加工ウェハ１０は、一面１０ａおよび他面１０ｂがガリウム面とされている。このため、本実施形態の加工ウェハ１０は、一面１０ａおよび他面１０ｂが薬液と反応し難く、一面１０ａおよび他面１０ｂに微小な凹凸が形成されることが抑制される。

続いて、図１Ｄに示されるように、加工ウェハ１０の一面１０ａ側に保持部材２０を配置する。保持部材２０は、例えば、支持台２１と粘着剤２２とを有するダイシングテープ等が用いられる。支持台２１は、製造工程中に反り難い材料で構成され、例えば、ガラス、シリコン基板、セラミックス等で構成される。粘着剤２２は、粘着力を変化させることができる材料で構成され、例えば、温度や光によって粘着力が変化するものが用いられる。この場合、粘着剤２２は、例えば、紫外線硬化樹脂、ワックス、両面テープ等で構成される。但し、粘着剤２２は、後述する図１Ｇの他面側素子構成部分６０を形成する際にも粘着力を維持する材料で構成される。

次に、図１Ｅに示されるように、加工ウェハ１０の他面１０ｂからレーザ光Ｌを照射し、加工ウェハ１０の一面１０ａから所定深さＤとなる位置に、加工ウェハ１０の面方向に沿った変質層１５を形成する。

具体的には、図示しない、レーザ光Ｌを発振するレーザ光源、レーザ光の光軸、すなわち光路の向きを変えるように配置されたダイクロイックミラー、レーザ光を集光するための集光レンズ、および変位可能なステージ等を有するレーザ装置を用意する。そして、変質層１５を形成する際には、レーザ光Ｌの集光点が加工ウェハ１０の面方向に沿って相対的に走査されるように、ステージ等の位置を調整する。これにより、加工ウェハ１０には、面方向に沿った変質層１５が形成される。より詳しくは、レーザ光Ｌを照射することにより、窒素がガスとして蒸発すると共にガリウムが析出された変質層１５が形成される。

この場合、上記のように、本実施形態の加工ウェハ１０は、レーザ光Ｌを照射する前の各工程を実行しても、他面１０ｂに微細な凹凸が形成され難くなっている。このため、レーザ光Ｌを加工ウェハ１０の他面１０ｂ側から照射した際、レーザ光Ｌが加工ウェハ１０の他面１０ｂで乱反射することが抑制される。したがって、加工ウェハ１０の内部に好適に変質層１５を形成することができる。

なお、特に限定されるものではないが、本実施形態では、変質層１５を形成する際のレーザ光Ｌは、赤外線から可視光線の波長領域を有するものであって、対象となるウェハの透過率（すなわち、ＧａＮの透過率）を考慮して設定されたものが用いられる。そして、本実施形態では、このようなレーザ光Ｌの加工点出力やパルス幅等を適宜調整して変質層１５を形成する。

また、変質層１５を形成する際の所定深さＤは、半導体チップＳ１のハンドリングのし易さや耐圧等に応じて設定され、１０～２００μｍ程度とされる。この場合、変質層１５は、エピタキシャル膜３の厚さに応じて形成される場所が変更され、エピタキシャル膜３の内部、エピタキシャル膜３とＧａＮウェハ１との境界、またはＧａＮウェハ１の内部のいずれかに形成される。なお、図１Ｅ中では、エピタキシャル膜３とＧａＮウェハ１との境界に変質層１５を形成する例を示している。

但し、後述するように、加工ウェハ１０におけるＧａＮウェハ１の少なくとも一部は、リサイクルウェハ４０として再利用される。このため、変質層１５は、エピタキシャル膜３の内部、またはエピタキシャル膜３とＧａＮウェハ１との境界に形成されることが好ましい。また、変質層１５がＧａＮウェハ１の内部に形成される場合には、変質層１５は、ＧａＮウェハ１の一面１ａ側に形成されることが好ましい。そして、変質層１５がエピタキシャル膜３の内部に形成される場合には、変質層１５は、半導体素子を構成するｎ^－型エピタキシャル層３ｂではなく、ｎ^＋型エピタキシャル層３ａの内部に形成されることが好ましい。

以下では、加工ウェハ１０のうちの変質層１５より一面１０ａ側の部分をチップ構成ウェハ３０とし、加工ウェハ１０のうちの変質層１５より他面１０ｂ側の部分をリサイクルウェハ４０として説明する。

続いて、図１Ｆに示されるように、加工ウェハ１０の他面１０ｂ側に補助部材５０を配置する。補助部材５０は、図１Ｆでは簡略化して示しているが、例えば、基材と、粘着力を変化させることのできる粘着剤とで構成される。この場合、補助部材５０における基材は、例えば、ガラス、シリコン基板、セラミックス等で構成され、補助部材５０における粘着剤は、例えば、紫外線硬化樹脂、ワックス、両面テープ等で構成される。そして、支持台２１および補助部材５０を把持して加工ウェハ１０の厚さ方向に引張力等を印加し、変質層１５を境界（すなわち分岐の起点）としてチップ構成ウェハ３０とリサイクルウェハ４０とに分割する。

なお、以下では、チップ構成ウェハ３０のうちの一面側素子構成部分１１が形成されている側の面を一面３０ａとし、チップ構成ウェハ３０のうちの分割された面側を他面３０ｂとし、リサイクルウェハ４０のうちの分割された面側を一面４０ａとして説明する。また、図１Ｆ以降の各図では、チップ構成ウェハ３０の他面３０ｂおよびリサイクルウェハ４０の一面４０ａに残存する変質層１５等を適宜省略して示している。

その後、図１Ｇに示されるように、残りの半導体製造プロセスとして、チップ構成ウェハ３０の他面３０ｂに、裏面電極を構成する金属膜６１等の半導体素子における他面側素子構成部分６０を形成するという裏面側プロセスを行う。

なお、この他面側素子構成部分６０を形成する工程の前に、必要に応じて、ＣＭＰ（chemical mechanical polishingの略)法等でチップ構成ウェハ３０の他面３０ｂを平坦化する工程を行うようにしてもよい。図１Ｇは、チップ構成ウェハ３０の他面３０ｂを平坦化した場合の図を示している。また、他面側素子構成部分６０を形成する工程を行った後、必要に応じて、金属膜６１とチップ構成ウェハ３０の他面３０ｂとをオーミック接触とするためのレーザアニールなどの加熱処理を行うようにしてもよい。

続いて、図１Ｈに示されるように、チップ構成ウェハ３０のうちの他面３０ｂ側、つまり金属膜６１側に保持部材５１を配置する。保持部材５１は、例えば、基材５２と粘着剤５３とを有するダイシングテープ等が用いられる。なお、粘着剤５３は、粘着力を変化させることができる材料で構成され、例えば、温度や光によって粘着力が変化するものが用いられる。

その後、図１Ｉに示されるように、チップ構成ウェハ３０のうちの一面３０ａ側に貼り付けてある支持台２１を剥離する。ここでは、支持台２１をチップ構成ウェハ３０に貼り付けている粘着剤２２の接着力を低下させる処理、例えば、粘着剤２２をＵＶ樹脂接着材で構成している場合にはＵＶ照射を行う。

続いて、図１Ｊに示されるように、ダイシングソー、またはレーザダイシングなどにより、チップ構成ウェハ３０をチップ単位に個片化することで、各半導体チップＳ１を構成する。この際、チップ構成ウェハ３０をチップ単位に分割しつつも、保持部材５１については切断されること無く繋がったままの状態となるように、ダイシング深さを調整することが好ましい。

半導体チップＳ１に関するこの後の工程については図示しないが、保持部材５１をエキスパンドし、ダイシングカットした部分にて各半導体チップＳ１の間隔を広げる。その後、加熱処理や光を照射する等して粘着剤５３の粘着力を弱まらせ、半導体チップＳ１をピックアップする。これにより、半導体チップＳ１が製造される。

また、図１Ｋに示されるように、図１Ｆで構成されたリサイクルウェハ４０には、一面４０ａに対して研磨装置７０等を用いたＣＭＰ法を行うことにより、当該一面４０ａを平坦化する。そして、平坦化したリサイクルウェハ４０をＧａＮウェハ１とし、再び上記図１Ａ以降の工程を行う。これにより、ＧａＮウェハ１は、半導体チップＳ１を構成するのに複数回利用されることができる。

以上説明した本実施形態によれば、リサイクルウェハ４０を再びＧａＮウェハ１として利用する。このため、半導体チップＳ１を製造する度にＧａＮウェハ１を新たに用意する必要がなく、ＧａＮウェハ１を有効利用できる。したがって、半導体チップＳ１の生産性の向上を図ることができる。

また、本実施形態では、ＧａＮウェハ１として、一面１ａおよび他面１ｂがガリウム面とされたものを用意している。このため、レーザ光Ｌを照射して変質層１５を形成する前の各工程を実行した際、加工ウェハ１０の他面１０ｂに微細な凹凸が形成されることを抑制できる。したがって、レーザ光Ｌを加工ウェハ１０の他面１０ｂ側から照射した際、レーザ光Ｌが加工ウェハ１０の他面１０ｂで乱反射することが抑制される。これにより、加工ウェハ１０の内部に好適に変質層１５を形成することができ、さらに生産性の向上を図ることができる。

（１）本実施形態では、基礎ウェハ１１１上にバッファ層１１３を介してＧａＮ層１１２を配置している。このため、ＧａＮ層１１２の厚さを厚くし易くなり、ＧａＮ層１１２で構成される接合ウェハ１１４の厚さを厚くし易くなる。したがって、ＧａＮウェハ１の厚さを厚くし易くなり、ＧａＮウェハ１を有効利用できる回数の増加を図ることができる。

（第２実施形態）
第２実施形態について説明する。本実施形態は、第１実施形態に対し、ＧａＮウェハ１を用意する工程を変更したものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。

本実施形態では、図３Ａに示されるように、補助ウェハ１１０として、基礎ウェハ１１１上にＧａＮ層１１２が直接配置されたものを用意する。つまり、補助ウェハ１１０として、バッファ層１１３を備えないものを用意する。なお、本実施形態では、基礎ウェハ１１１上にＧａＮ層１１２を直接配置するため、基礎ウェハ１１１とＧａＮ層１１２との熱膨張係数の差によって補助ウェハ１１０が反り易くなっている。このため、本実施形態のＧａＮ層１１２は、上記第１実施形態のＧａＮ層１１２と比較すると、厚さが薄くなっている。

次に、図３Ｂに示されるように、保持基板１２０を用意し、ＧａＮ層１１２と保持基板１２０とを接合する。なお、この保持基板１２０は、薄いＧａＮ層１１２を保持するためのものであり、例えば、ガラス基板等で構成され、ＧａＮ層１１２と直接接合等で接合される。

続いて、図３Ｃに示されるように、ＧａＮ層１１２を保持基板１２０に保持した状態で、補助ウェハ１１０からＧａＮ層１１２を分離する。これにより、第１主面１１４ａがガリウム面とされると共に第２主面１１４ｂが窒素面とされている接合ウェハ１１４が保持基板１２０に保持された状態で用意される。なお、この接合ウェハ１１４は、例えば、基礎ウェハ１１１等を研削、研磨等してＧａＮ層１１２を分離することで構成される。また、接合ウェハ１１４は、例えば、レーザスライス等でＧａＮ層１１２を基礎ウェハ１１１から分離することで構成される。

次に、図３Ｄに示されるように、バルクウェハ１００の第２主面１００ｂと接合ウェハ１１４の第２主面１１４ｂとを直接接合等で接合する。

そして、図３Ｅに示されるように、研削、研磨、レーザスライス、ウェットエッチング等によって保持基板１２０を除去することにより、一面１ａおよび他面１ｂがガリウム面とされたＧａＮウェハ１が用意される。

その後は、各ＧａＮウェハ１に対して図１Ｂ以降の工程を行うことにより、半導体チップＳ１が製造される。

以上説明した本実施形態によれば、ＧａＮウェハ１は、一面１ａおよび他面１ｂがガリウム面とされているため、上記第１実施形態と同様の効果を得ることができる。

（第３実施形態）
第３実施形態について説明する。本実施形態は、第１実施形態に対し、ＧａＮウェハ１を用意する工程を変更したものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。

本実施形態では、図４Ａに示されるように、バルクウェハ１００を用意した後、第２主面１００ｂ側からレーザ光Ｌを照射して内部に変質層１００Ｃを形成する。なお、このレーザ光Ｌを照射して変質層１００Ｃを形成する工程は、上記図１Ｅの変質層１５を形成する工程と同様の条件によって行われる。

次に、図４Ｂに示されるように、変質層１００ｃを境界（すなわち分岐の起点）とし、バルクウェハ１００を第１分割バルクウェハ１０１と第２分割バルクウェハ１０２とに分離する。なお、この工程では、特に図示しないが、バルクウェハ１００の第１主面１００ａおよび第２主面１００ｂに補助部材等を適宜配置する。そして、上記図１Ｆと同様に、厚さ方向に引張力等を印加することにより、バルクウェハ１００を第１分割バルクウェハ１０１と第２分割バルクウェハ１０２とに分割する。

以下では、第１分割バルクウェハ１０１において、バルクウェハ１００の第１主面１００ａであった面を第１分割バルクウェハ１０１の第１分割主面１０１ａとし、分割された面を第１分割バルクウェハ１０１の第２分割主面１０２ｂとする。このため、第１分割バルクウェハ１０１は、第１分割主面１０１ａがガリウム面となり、第２分割主面１０１ｂが窒素面となる。

また、第２分割バルクウェハ１０２において、分割された面を第２分割バルクウェハ１０２の第１分割主面１０２ａとし、バルクウェハ１００の第２主面１００ｂであった面を第２分割バルクウェハ１０２の第２分割主面１０２ｂとする。このため、第２分割バルクウェハ１０２は、第１分割主面１０２ａがガリウム面となり、第２分割主面１０２ｂが窒素面となる。

その後、特に図示しないが、ＣＭＰ法等により、残存する変質層１００ｃを除去しつつ、分割した面を平坦化する。具体的には、第１分割バルクウェハ１０１の第２分割主面１０１ｂを平坦化し、第２分割バルクウェハ１０２の第１分割主面１０２ａを平坦化する。

また、図４Ｃに示されるように、上記図２Ｂと同様の補助ウェハ１１０を用意する。但し、本実施形態の補助ウェハ１１０は、上記第１実施形態と比較すると、口径がバルクウェハ１００より大きくされた大口径基板とされている。具体的には、補助ウェハ１１０は、バルクウェハ１００と同等の大きさのウェハを面方向に複数枚得られる口径とされている。

次に、図４Ｄに示されるように、補助ウェハ１１０からＧａＮ層１１２を分離し、第１主面１１４ａがガリウム面とされると共に第２主面１１４ｂが窒素面とされている接合ウェハ１１４を構成する。この場合、本実施形態では、補助ウェハ１１０から、第１分割バルクウェハ１０１および第２分割バルクウェハ１０２の口径に対応する２つの接合ウェハ１１４を構成する。なお、この接合ウェハ１１４は、例えば、基礎ウェハ１１１等を研削、研磨等してＧａＮ層１１２を分離すると共に所定の口径となるように加工することで構成される。また、接合ウェハ１１４は、例えば、レーザスライス等でＧａＮ層１１２を基礎ウェハ１１１から分離すると共に所定の口径となるように加工することで構成される。

その後、図４Ｅに示されるように、第１分割バルクウェハ１０１の第２分割主面１０１ｂと接合ウェハ１１４の第２主面１１４ｂを直接接合等で接合することにより、一面１ａおよび他面１ｂがガリウム面とされたＧａＮウェハ１を構成する。同様に、第２分割バルクウェハ１０２の第２分割主面１０２ｂと接合ウェハ１１４の第２主面１１４ｂを直接接合等で接合することにより、一面１ａおよび他面１ｂがガリウム面とされたＧａＮウェハ１を構成する。つまり、本実施形態では、複数のＧａＮウェハ１を同時に形成する。

その後は、各ＧａＮウェハ１に対して図１Ｂ以降の工程を行うことにより、半導体チップＳ１が製造される。

以上説明した本実施形態によれば、ＧａＮウェハ１は、一面１ａおよび他面１ｂがガリウム面とされているため、上記第１実施形態と同様の効果を得ることができる。

（１）本実施形態では、１つのバルクウェハ１００と１つの補助ウェハ１１０から複数のＧａＮウェハ１を構成することができる。このため、さらに生産性の向上を図ることができる。

（他の実施形態）
本開示は、実施形態に準拠して記述されたが、本開示は当該実施形態や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

例えば、上記各実施形態において、エピタキシャル膜３は、ｎ^－型エピタキシャル層３ｂのみで構成されていてもよい。

また、上記各実施形態において、図１Ｇの工程では、チップ構成ウェハ３０の他面３０ｂを研磨せずに金属膜６１を形成するようにしてもよい。例えば、半導体素子として光半導体素子等を形成する場合には、半導体チップＳ１の他面側に凹凸構造を形成することにより、他面側から効果的に光を取り出すことが可能となる。そして、加工ウェハ１０をチップ構成ウェハ３０とリサイクルウェハ４０とに分割した直後においては、チップ構成ウェハ３０の他面３０ｂは、変質層１５が残存した状態となっており、微小な凹凸が形成された状態となっている。このため、光半導体素子を形成する場合には、チップ構成ウェハ３０の他面３０ｂを研磨せず、変質層１５の凹凸を利用するようにしてもよい。

さらに、上記各実施形態において、図１Ｂのエピタキシャル膜３を形成する工程では、ＧａＮウェハ１の他面１ｂ側にもエピタキシャル膜が形成されるようにしてもよい。これによれば、例えば、変質層１５をＧａＮウェハ１内に形成する場合においても、リサイクルウェハ４０として所定以上の厚さを残し易くなり、再利用できる回数の増加を図ることができる。

また、上記第３実施形態において、バルクウェハ１００を３つ以上のバルクウェハに分割すると共に、補助ウェハ１１０から３つ以上の接合ウェハ１１４を構成するようにし、３つ以上のＧａＮウェハ１を同時に形成するようにしてもよい。

そして、上記各実施形態を適宜組み合わせることもできる。例えば、上記第２実施形態に上記第３実施形態を組み合わせ、補助ウェハ１１０は、基礎ウェハ１１１上にＧａＮ層１１２が直接配置されて構成されていてもよい。

１ａ 一面
１ｂ 他面
１ ＧａＮウェハ
３ エピタキシャル膜
１０ 加工ウェハ
１０ａ 一面
１０ｂ 他面
１１ 一面側素子構成部分
１５ 変質層
３０ チップ構成ウェハ
４０ リサイクルウェハ
１００ バルクウェハ
１００ａ 第１主面
１００ｂ 第２主面
１１０ 補助ウェハ
１１１ 基礎ウェハ
１１２ ＧａＮ層
１１４ 接合ウェハ
１１４ａ 第１主面
１１４ｂ 第２主面
Ｌ レーザ光
Ｓ１ 半導体チップ

Claims (4)

1. 半導体素子が形成された半導体チップの製造方法であって、
   窒化ガリウムで構成され、一面（１ａ）および前記一面と反対側の他面（１ｂ）を有する窒化ガリウムウェハ（１）を用意することと、
   前記窒化ガリウムウェハの前記一面上にエピタキシャル膜（３）を形成することにより、前記エピタキシャル膜側の面を一面（１０ａ）とすると共に前記窒化ガリウムウェハ側の面を他面（１０ｂ）とし、前記一面側に複数のチップ形成領域（ＲＡ）を有する加工ウェハ（１０）を構成することと、
   前記複数のチップ形成領域に対し、前記半導体素子の一面側素子構成部分（１１）を形成することと、
   前記加工ウェハの他面側から当該加工ウェハの内部にレーザ光（Ｌ）を照射することにより、前記加工ウェハの内部に、前記加工ウェハの面方向に沿った変質層（１５）を形成することと、
   前記変質層を境界として前記加工ウェハを分割することにより、前記加工ウェハを、前記加工ウェハの一面側のチップ構成ウェハ（３０）と、前記加工ウェハの他面側のリサイクルウェハ（４０）とに分割することと、
   前記チップ構成ウェハから半導体チップ（Ｓ１）を取り出すことと、
   前記リサイクルウェハを再び前記窒化ガリウムウェハとして利用することと、を行い、
   前記窒化ガリウムウェハを用意することでは、
   窒化ガリウムで構成され、第１主面（１００ａ）がガリウム面とされると共に前記第１主面と反対側の第２主面（１００ｂ）が窒素面とされたバルクウェハ（１００）を用意することと、
   窒化ガリウムと別の材料で構成される基礎ウェハ（１１１）上に、窒化ガリウム層（１１２）が積層された補助ウェハ（１１０）を用意することと、
   前記補助ウェハから前記窒化ガリウム層を分離し、第１主面（１１４ａ）がガリウム面とされると共に前記第１主面と反対側の第２主面（１１４ｂ）が窒素面とされた接合ウェハ（１１４）を構成することと、
   前記バルクウェハの窒素面と前記接合ウェハの窒素面とを接合することにより、前記一面および前記他面がガリウム面とされた前記窒化ガリウムウェハを用意することと、を行う半導体チップの製造方法。
2. 前記補助ウェハを用意することでは、前記基礎ウェハ上に、バッファ層（１１３）を介して前記窒化ガリウム層が積層された前記補助ウェハを用意する請求項１に記載の半導体チップの製造方法。
3. 前記基礎ウェハは、シリコンウェハ、サファイアウェハ、炭化珪素ウェハ、または窒化アルミニウム多結晶ウェハである請求項１または２に記載の半導体チップの製造方法。
4. 前記バルクウェハを用意することの後、
   前記バルクウェハの内部にレーザ光（Ｌ）を照射することにより、前記バルクウェハの内部に、前記バルクウェハの面方向に沿った変質層（１００ｃ）を形成することと、
   前記変質層を境界として前記バルクウェハを分割することにより、前記バルクウェハを、前記バルクウェハの第１主面側の面を第１分割主面（１０１ａ、１０２ａ）とすると共に前記バルクウェハの第２主面側の面を第２分割主面（１０１ｂ、１０２ｂ）とし、前記第１分割主面がガリウム面とされる共に前記第２分割主面が窒素面とされた複数の分割バルクウェハ（１０１、１０２）を構成することと、
   前記分割バルクウェハにおける分割した面を平坦化することと、を行い、
   前記補助ウェハを用意することでは、口径が前記バルクウェハの口径より大きいものを用意し、
   前記接合ウェハを用意することでは、前記分割バルクウェハの口径に対応する口径の前記接合ウェハを複数用意し、
   前記窒化ガリウムウェハを用意することでは、前記複数の分割バルクウェハの窒素面と前記接合ウェハの窒素面とをそれぞれ接合する請求項１ないし３のいずれか１つに記載の半導体チップの製造方法。

Images