JP7621099B2 - プリント配線板 - Google Patents

Description

本開示は、絶縁層と導体層とが交互に複数積層されるプリント配線板に関する。

スマートフォンや携帯電話など携帯通信装置等の小型電子機器では、多数の電子部品がプリント配線板に取り付けられる。このため、プリント配線板の限られたスペースに高密度に電子部品を配置可能にするため、プリント配線板に実装される半導体集積回路（ＩＣ）として、ＢＧＡ（Ball Grid Array）に代表されるアレイ端子構造のＩＣが増加している。

このような小型電子機器に使用されるプリント配線板が特許文献１に示されている。
特許文献１に示されたプリント配線板は、複数の層から構成され、表面から順に、Ｌ１層に伝送線路や信号層が、Ｌ２層にグラウンドパターンが、Ｌ３層にグラウンドパターンおよび伝送線路が、Ｌ４層に電源パターンが、Ｌ５層にグラウンドパターンが、Ｌ６層に伝送線路や信号層がそれぞれ設けられ、Ｌ１層とＬ４層とＬ６層とを電気的に接続する電源接続用のビアが、Ｌ１層とＬ２層とＬ３層とＬ５層とＬ６層とを電気的に接続するグラウンド接続用のビアが設けられ、Ｌ６層にバイパスコンデンサが配置されている。

特開２００８－２１８４４４号公報

近年、上記した小型電子機器に用いられる半導体集積回路装置は、データの読み書きが高速化する一方で、低消費電力化の要求から動作電圧が低下している。
データの読み書きの高速化及び動作電圧の低下に伴い、スイッチングノイズ等による悪影響で電源電圧が変動し、誤動作が生じるのを防止するため、より一層、高周波の領域まで半導体集積回路装置に対する電源端子とグラウンド端子間のインピーダンスを低く保つプリント配線板が望まれている。

本開示は、上記した点に鑑みてなされたものであり、半導体集積回路装置に対する電源端子とグラウンド端子間のインピーダンスを高周波の領域まで低く保つことができるプリント配線板を得ることを目的とする。

本開示に係るプリント配線板は、絶縁層と導体層が交互に複数積層され、表面の導体層に、半導体集積回路装置の電源端子が接続される電源用パッドと、半導体集積回路装置のグラウンド端子が接続されるグラウンド用パッドを有し、裏面の導体層に、半導体集積回路装置の電源端子とグラウンド端子との間に電気的に接続されるバイパスコンデンサの端子が接続される電源側パッドとグラウンド側パッドを有し、表面から２番目以降の導体層にグラウンドパターンを有し、グラウンドパターンを有する導体層より裏面側であり、かつ、表面の導体層から裏面の導体層までの厚さの中心より表面側に位置する導体層に電源パターンを有し、半導体集積回路装置の電源端子が接続される電源用パッドと、電源パターンと、バイパスコンデンサの一方の端子が接続される電源側パッドに電気的に接続される電源用スルーホールを有し、半導体集積回路装置のグラウンド端子が接続されるグラウンド用パッドと、グラウンドパターンと、バイパスコンデンサの他端が接続されるグラウンド側パッドに電気的に接続されるグラウンド用スルーホールを有し、表面の導体層において、電源用スルーホールとグラウンド用スルーホールが隣接して配置された。

本開示によれば、絶縁層と導体層とが交互に複数積層されるプリント配線板において、半導体集積回路装置に対するプリント配線板における電源端子とグラウンド端子間のインピーダンスを高周波の領域まで低く保つことができる。

実施の形態１に係るプリント配線板を示す要部拡大断面図である。 実施の形態１に係るプリント配線板を示す要部拡大表面模式図である。 実施の形態１に係るプリント配線板を示す要部拡大裏面図（表面からの透視図）である。 周波数に対するバイパスコンデンサのインピーダンスの関係を示す図である。 実施の形態１に係るプリント配線板において、電源系の電流経路を説明するための要部拡大断面図である。 実施の形態１に係るプリント配線板において、電源系の電流経路を示す等価回路図である。 実施の形態１に係るプリント配線板において、電源用スルーホールとグラウンド用スルーホールの間の相互インダクタンスを説明する図である。 実施の形態２に係るプリント配線板を示す要部拡大表面図である。 実施の形態２に係るプリント配線板を示す要部拡大裏面図（表面からの透視図）である。

実施の形態１．
実施の形態１に係るプリント配線板を図１から図３に基づいて説明する。
実施の形態１に係るプリント配線板は、絶縁層と導体層とが交互に複数積層されるプリント配線板を対象とし、表面にＢＧＡ（Ball Grid Array）に代表されるアレイ端子構造の半導体集積回路装置（ＩＣ）が実装されるプリント配線板を対象としている。

半導体集積回路装置４０は、底面に外部端子としてのはんだボールを複数有し、複数のはんだボールは縦横０．６５mmピッチで格子状に配置される。複数のはんだボールの内一部の複数のはんだボールは、複数の電源端子４０ａと複数のグラウンド端子４０ｂと複数の信号端子４０ｃを構成する。複数の電源端子４０ａと複数のグラウンド端子４０ｂは固まって格子状に配置されている。

図１から図３は、実施の形態１に係るプリント配線板の特徴部分である、複数の電源用パッド１１ａ及び複数のグラウンド用パッド１１ｂが固まって配置された部分、並びに電源パターンを有する導体層とグラウンドパターンを有する導体層を主として説明するための要部を示す図である。
なお、説明を簡略化するため、半導体集積回路装置４０については、１つの電源端子４０ａと１つのグラウンド端子４０ｂと２つの信号端子４０ｃを示している。
プリント配線板の他の部分における関係については、一般に知られている多層構造のプリント配線板と同様であるので、説明を省略する。

実施の形態１に係るプリント配線板は、導体層が８層である場合を示している。なお、導体層が８層である場合に限られるものではなく、少なくとも導体層が６層以上あればよい。
図１に示すように、複数の導体層は、表面から順に、表面の導体層１１、２番目の導体層１２、３番目の導体層１３、４番目の導体層１４、５番目の導体層１５、６番目の導体層１６、７番目の導体層１７、裏面の導体層１８が積層される。

複数の絶縁層はそれぞれ導体層間に介在される。
すなわち、裏面の絶縁層２７は、裏面に、裏面の導体層１８が銅メッキあるいは蒸着により形成され、表面に７番目の導体層１７が銅メッキあるいは蒸着により形成される。
６番目の絶縁層２６は、裏面の絶縁層２７の表面に７番目の導体層１７の表面を覆うようにエポキシ樹脂又はポリイミドなどの樹脂を被覆し固化させて形成し、表面に６番目の導体層１６が銅メッキあるいは蒸着により形成される。

５番目から２番目の絶縁層２５～２２は、順次同様に、すぐ下の層の絶縁層２６～２３の表面に各層に形成された導体層１６～１３の表面を覆うようにエポキシ樹脂又はポリイミドなどの樹脂を被覆し固化させて形成し、表面に導体層１５～１２が銅メッキあるいは蒸着により形成される。
表面の絶縁層２１は、２番目の絶縁層２２の表面に２番目の導体層１２を覆うようにエポキシ樹脂又はポリイミドなどの樹脂を被覆し固化させて形成し、表面に、表面の導体層１１が銅メッキ、あるいは蒸着により形成される。

なお、表面の導体層１１と表面の絶縁層２１、２番目の導体層１２と２番目の絶縁層２２、３番目の導体層１３と３番目の絶縁層２３、４番目の導体層１４と４番目の絶縁層２４、５番目の導体層１５と５番目の絶縁層２５、６番目の導体層１６と６番目の絶縁層２６と、７番目の導体層１７と裏面の絶縁層２７と裏面の導体層１８は、それぞれ銅箔付き絶縁体シートとし、銅箔付き絶縁体シートを重ね合わせたもの、つまり、積層したものでもよい。

表面の導体層１１は、電源配線用パターン１１A及びグラウンド配線用パターン１１Ｂと信号配線パターン１１Cを有し、かつ、複数の電源用パッド１１ａ及び複数のグラウンド用パッド１１ｂと複数の信号用パッド１１ｃを有する。複数の電源用パッド１１ａ及び複数のグラウンド用パッド１ｂはそれぞれ、半導体集積回路装置４０における複数の電源端子４０ａと複数のグラウンド端子４０ｂそれぞれに対応して配置される。

半導体集積回路装置４０における複数の電源端子４０ａと複数のグラウンド端子４０ｂはそれぞれ、プリント配線板に実装時、複数の電源用パッド１１ａと複数のグラウンド用パッド１ｂそれぞれとはんだ付けによって電気的及び機械的に接続される。
図２は、複数の電源用パッド１１ａ及び複数のグラウンド用パッド１１ｂが集中的に配置された図を示す。

図２に示すように、複数の電源用パッド１１ａ及び複数のグラウンド用パッド１１ｂは、複数行及び複数列に格子状に配置されたパッドにより構成され、複数の電源用パッド１１ａ及び複数のグラウンド用パッド１１ｂは列単位で配置され、第１列、第４列、第５列に電源用パッド１１ａが配列され、第２列、第３列、第６列にグラウンド用パッド１１ｂが配列される。
すなわち、複数の電源用パッド１１ａ及び複数のグラウンド用パッド１１ｂは、２列毎に交互に配列される。

複数行及び複数列の格子状に配列されたパッドの行方向及び列方向のピッチ（円の中心間距離）は共に０．６５mmである。
複数の電源用パッド１１ａ及び複数のグラウンド用パッド１１ｂそれぞれは、平面が直径０．３０mmの略円形である。

２番目の導体層１２はグラウンドパターンを有する。グラウンドパターンは、後述する電源用スルーホール３１との間にクリアランス４１を、信号配線用スルーホール（図示せず）との間にクリアランス（図示せず）を介して２番目の絶縁層２２の表面の全面に施され、グラウンド用スルーホール３２の側壁と電気的に接続された導体層パターンである。

３番目の導体層１３は電源パターンを有する。電源パターンは、グラウンド用スルーホール３２との間にクリアランス４２を、信号配線用スルーホールとの間にクリアランス（図示せず）を介して３番目の絶縁層２３の表面に施され、電源用スルーホール３１の側壁と電気的に接続された導体層パターンである。
３番目の導体層１３と２番目の導体層１２との間は厚さが薄い２番目の絶縁層２２が介在するだけであるので、２番目の導体層１２におけるグラウンドパターンと３番目の導体層１３における電源パターンとの間に高周波に対する寄生容量が存在する。

４番目の導体層１４はグラウンドパターンを有する。グラウンドパターンは、電源用スルーホール３１との間にクリアランス４１を、信号配線用スルーホールとの間にクリアランス（図示せず）を介して４番目の絶縁層２４の表面の全面に施され、グラウンド用スルーホール３２の側壁と電気的に接続された導体層パターンである。

５番目の導体層１５及び６番目の導体層１６はそれぞれ、複数の配線が形成された信号配線パターンを有する。信号配線パターンにおける複数の配線それぞれは、対応する信号配線用スルーホールの側壁と電気的に接続され、対応する信号配線用スルーホール以外の信号配線用スルーホールと電源用スルーホール３１及びグラウンド用スルーホール３２とは離隔して形成される。

７番目の導体層１７はグラウンドパターンを有する。グラウンドパターンは、電源用スルーホール３１との間にクリアランス４１を、信号配線用スルーホールとの間にクリアランス（図示せず）を介して裏面の絶縁層２７の表面の全面に施され、グラウンド用スルーホール３２の側壁と電気的に接続された導体層パターンである。

裏面の導体層１８は、電源配線側パターン１８Ａ及びグラウンド配線側パターン１８Ｂと信号配線パターン１８Ｃを有し、かつ、複数の電源側パッド１８ａ及び複数のグラウンド側パッド１８ｂと複数の信号用パッド（図示せず）を有する。
図３は表面からの透視図であり、重なり部分についても全て実線にて示している。

複数の電源側パッド１８ａ及び複数のグラウンド側パッド１８ｂは、図３に示すように複数行及び複数列に格子状に配置され、列においては、電源側パッド１８ａとグラウンド側パッド１８ｂが交互に配置され、行においては、第１列、第４列、第５列にグラウンド側パッド１８ｂが配置され、第２列、第３列、第６列に電源側パッド１８ａが配置される。

すなわち、複数の電源側パッド１８ａ及び複数のグラウンド側パッド１８ｂは、列においては交互に、行においては２列毎に交互に配列される。
また、各行において、隣接する電源側パッド１８ａとグラウンド側パッド１８ｂは、電源側パッド１８ａとグラウンド側パッド１８ｂを結ぶ線分が行に対して３０度傾斜し、当該線分の中点が隣接する電源側パッド１８ａとグラウンド側パッド１８ｂを結ぶ線上に位置して配置される。
隣接する列の隣接する行の電源側パッド１８ａ間は電源配線側パターン１８Ａにおける電源配線により接続され、隣接する列の隣接する行のグラウンド側パッド１８ｂ間はグラウンド配線側パターン１８Ｂにおけるグラウンド配線により接続される。

複数行及び複数列の格子状に配列された複数の電源側パッド１８ａ及びグラウンド側パッド１８ｂにおける行方向及び列方向のピッチ（円の中心間距離）は共に０．６５mmである。
複数の電源側パッド１８ａ及びグラウンド側パッド１８ｂそれぞれは、平面が直径０．３０mmの略円形である。

各行において、隣接する電源側パッド１８ａとグラウンド側パッド１８ｂとの間にバイパスコンデンサ５０が接続される。
バイパスコンデンサ５０は表面実装型の０６０３型角チップ構造の積層セラミックコンデンサであり、寸法は、縦０．３mm、横０．３mm、長さ０．６mmの略直方体であり、両端にそれぞれ端子５０ａ、５０ｂを有する。

バイパスコンデンサ５０の一方の端子５０ａと他方の端子５０ｂはそれぞれ、プリント配線板に実装時、複数の電源側パッド１８ａと複数のグラウンド側パッド１８ｂそれぞれとはんだ付けによって電気的及び機械的に接続される。
バイパスコンデンサ５０は、長さ方向の中点が隣接する電源側パッド１８ａとグラウンド側パッド１８ｂを結ぶ線上に位置し、行に対して３０度傾斜してプリント配線板の裏面に実装される。

このように構成された導体層が８層のプリント配線板の板厚ｔは１．０mm～１．６mmである。この時の板厚は、図１に示すように、表面の導体層１１の表面から裏面の導体層１８の裏面までの厚さである。

次に、電源用スルーホール３１とグラウンド用スルーホール３２について説明する。
実施の形態１に係るプリント配線板において、スルーホールは、表面に位置する絶縁層の表面に形成される表面ランドと、裏面に位置する絶縁層の裏面に形成される裏面ランドと、表面に導体層が形成された内層の絶縁層の表面に形成され、内層の導体層に接続される中間層ランドと、表面に位置する絶縁層から裏面に位置する絶縁層までに達する貫通穴の内壁に施され、表面ランドと裏面ランドと中間層ランドを電気的に接続する貫通導体層（ビア）を有するものである。
貫通導体層は、ドリル加工によって表面に位置する絶縁層の表面から裏面に位置する絶縁層の裏面まで貫通して形成された貫通穴の内壁に沿って、表面に位置する導体層の表面から、裏面に位置する導体層の裏面まで、導体めっきによって形成される。

複数の電源用スルーホール３１それぞれは、図１に示すように、表面の絶縁層２１の表面に形成され、表面の絶縁層２１の表面に形成された電源用パッド１１ａに電源配線用パターン１１Aにおける電源配線層を介して接続される表面ランド３１ａと、裏面の絶縁層２１の裏面に形成され、裏面の絶縁層２７の裏面に形成された電源側パッド１８ａに電源配線側パターン１８Ａにおける電源側配線層を介して接続される裏面ランド３１ｂと、表面の絶縁層２１の表面から裏面の絶縁層２７の裏面までに達する貫通穴の内壁に施され、表面ランド３１ａと裏面ランド３１ｂとを電気的に接続する貫通導体層（ビア）３１ｃを有する。

複数のグラウンド用スルーホール３２それぞれは、図１に示すように、表面の絶縁層２１の表面に形成され、表面の絶縁層２１の表面に形成されたグラウンド用パッド１１ｂにグラウンド配線用パターン１１Ｂにおけるグラウンド配線層を介して接続される表面ランド３２ａと、裏面の絶縁層２７の裏面に形成され、裏面の絶縁層２７の裏面に形成されたグラウンド側パッド１８ｂにグラウンド配線側パターン１８Ｂにおけるグラウンド側配線層を介して接続される裏面ランド３２ｂと、表面の絶縁層２１の表面から裏面の絶縁層２７の裏面までに達する貫通穴の内壁に施され、表面ランド３２ａと裏面ランド３２ｂとを電気的に接続する貫通導体層（ビア）３２ｃを有する。

複数の電源用スルーホール３１と複数のグラウンド用スルーホール３２は、図２に示すように、格子状に配置された電源用パッド１１ａ及びグラウンド用パッド１１ｂに対して行数が１行少なく、列に対しては奇数列ごとに配置されている。
すなわち、電源用スルーホール３１とグラウンド用スルーホール３２は、列方向に配列された複数の電源用パッド１１ａと隣接する列方向に配列された複数のグラウンド用パッド１１ｂとの間に列方向に交互に配置されている。

列方向に交互に配置された電源用スルーホール３１とグラウンド用スルーホール３２はそれぞれ、隣接する行の間、言い換えれば、列方向に隣接して配列された電源用パッド１１ａの間であり、列方向に隣接して配列されたグラウンド用パッド１１ｂの間に位置する。
つまり、隣接する２つの電源用パッド１１ａと隣接する２つのグラウンド用パッド１１ｂにより構成される正方形の中心に電源用スルーホール３１又はグラウンド用スルーホール３２が配置される。

複数の電源用スルーホール３１と複数のグラウンド用スルーホール３２は、列方向に０．６５mmピッチ（円の中心間距離）で交互に配置され、行方向に列方向のピッチの２倍である１．３０mmピッチ（円の中心間距離）で交互に配置される。
複数の電源用スルーホール３１と複数のグラウンド用スルーホール３２それぞれは、貫通導体層３１ｃ、貫通導体層３２ｃそれぞれが形成される貫通穴の直径が０．２０mmである。

電源用スルーホール３１はそれぞれ、表面ランド３１ａが、図２に示すように、隣接する列の隣接する２つの行に位置する電源用パッド１１ａに電源配線用パターン１１Ａにおける電源配線層を介して接続され、裏面ランド３１ｂが、図３に示すように、隣接する列の隣接する行に位置する電源側パッド１８ａに電源配線側パターン１８Ａにおける電源側配線層を介して接続される。
つまり、電源用スルーホール３１はそれぞれ、表面ランド３１ａが最も近い位置にある２つの電源用パッド１１ａに電気的に接続され、裏面ランド３１ｂが最も近い位置にある２つの電源側パッド１８ａに電気的に接続される。

グラウンド用スルーホール３２はそれぞれ、表面ランド３２ａが、図２に示すように、隣接する列の隣接する２つの行に位置するグラウンド用パッド１１ｂにグラウンド配線用パターン１１Ｂにおけるグラウンド配線層を介して接続され、裏面ランド３２ｂが、図３に示すように、隣接する列の隣接する行に位置するグラウンド側パッド１８ｂにグラウンド配線側パターン１８Ｂにおけるグラウンド側配線層を介して接続される。
つまり、グラウンド用スルーホール３２はそれぞれ、表面ランド３２ａが最も近い位置にあるグラウンド用パッド１１ｂに電気的に接続され、裏面ランド３２ｂが最も近い位置にあるグラウンド側パッド１８ｂに電気的に接続される。

このように構成されることにより、電源用パッド１１ａは隣接する列の隣接する行に配置された電源用スルーホール３１に電源配線用パターン１１Ａにおける電源配線を介して接続され、電源配線側パターン１８Ａにおける電源配線を介して隣接する列の隣接する行に配置された電源側パッド１８ａに接続される。
また、グラウンド用パッド１１ｂは隣接する列の隣接する行に配置されたグラウンド用スルーホール３２にグラウンド配線用パターン１１Ｂにおけるグラウンド配線を介して接続され、グラウンド配線側パターン１８Ｂにおけるグラウンド配線を介して隣接する列の隣接する行に配置されたグラウンド側パッド１８ｂに接続される。

半導体集積回路装置４０及びバイパスコンデンサ５０がプリント配線板に実装されると、半導体集積回路装置４０の電源端子４０ａそれぞれから、対応する電源用パッド１１ａ－電源配線用パターン１１Ａにおける電源配線－隣接する列の隣接する行に配置された電源用スルーホール３１－電源配線側パターン１８Ａにおける電源配線－隣接する列の隣接する行に配置された電源側パッド１８ａ－バイパスコンデンサ５０－隣接する列の隣接する行に配置されたグラウンド側パッド１８ｂ－グラウンド配線側パターン１８Ｂにおけるグラウンド配線－グラウンド用スルーホール３２－グラウンド配線用パターン１１Ｂにおけるグラウンド配線－グラウンド用パッド１１ｂを介して半導体集積回路装置４０のグラウンド端子４０ｂそれぞれに至る高周波に対する電流経路が形成される。

次に、半導体集積回路装置４０及びバイパスコンデンサ５０がプリント配線板に実装され、半導体集積回路装置４０が動作した際、実施の形態１に係るプリント配線板が、電源用パッド１１ａとグラウンド用パッド１１ｂとの間のインピーダンスを高周波の領域まで低く保つことができる点について説明する。

半導体集積回路装置４０の電源端子４０ａとグラウンド端子４０ｂとの間に、スイッチングノイズ等の高周波による電源電圧変動を抑制するために、バイパスコンデンサ５０を接続した場合、電源端子４０ａが接続される電源用パッド１１ａとグラウンド端子４０ｂが接続されるグラウンド用パッド１１ｂとの間の系全体のインピーダンスを低くする必要がある。インピーダンスを低くするには、キャパシタンスを大きくし、インダクタンスを小さくする必要がある。

まず、インピーダンスを高周波の領域まで低く保つことができる点について、コンデンサの周波数特性を示す図４を用いて説明する。図４において、横軸が周波数の対数、縦軸がインピーダンスの対数である。
コンデンサは、自己共振周波数以下の周波数に対しては理想的なキャパシタンスＣに近い特性を示し、インピーダンスＺは下式（１）で表せ、周波数（ω）に反比例する。
Z=1/jωC （１）
図４において、直線Ｃ１はキャパシタンスＣが大きい場合の式（１）に基づいた特性直線を、直線Ｃ２はキャパシタンスＣが小さい場合の式（１）に基づいた特性直線を示す。
この直線Ｃ１及び直線Ｃ２により、キャパシタンスＣが大きい方がインピーダンスＺは低くなることが分かる。

一方、自己共振周波数以上の周波数に対しては、コンデンサが接続された系におけるインダクタンスＬが支配的となり、インピーダンスＺは下式（２）で表せ、周波数（ω）に比例する。
Z＝jωL （２）
図４において、直線Ｌ１はインダクタンスＬが小さい場合の式（２）に基づいた特性直線を、直線Ｌ２はインダクタンスＬが大きい場合の式（２）に基づいた特性直線を示す。
この直線Ｌ１及び直線Ｌ２より、インダクタンスＬが小さい方がインピーダンスＺは低くなることが分かる。

近年の半導体集積回路装置４０は、データの読み書き速度が高速化しており、半導体集積回路装置４０における高速なデータの読み書きなどによって生ずるスイッチングノイズ等による高周波がバイパスコンデンサ５０の自己共振周波数以上であり、インダクタンスＬの支配的な領域で使用している場合が多い。
従って、実施の形態１に係るプリント配線板は、バイパスコンデンサによる特性がバイパスコンデンサの自己共振周波数以下のキャパシタンス特性と、自己共振周波数以上のインダクタンス特性を合成した特性を示し、図４に太線Ｒで示すように、キャパシタンスＣが大きい値Ｃ１を、インダクタンスＬが小さい値Ｌ１をとる構成にしている。

上記した点を踏まえ、実施の形態１に係るプリント配線板において、半導体集積回路装置４０の電源端子４０ａとグラウンド端子４０ｂとの間に流れる電流経路について説明する。
すなわち、半導体集積回路装置４０への電源供給源からの電流経路と、半導体集積回路装置４０における高速なデータの読み書きなどによって生ずるスイッチングノイズ等による高周波に対する電流経路とを、図５及び図６を用いて説明する。

半導体集積回路装置４０への電源供給源からの電流経路は、図５に矢印ｉ１として示すように、電源供給源（図示せず）から３番目の導体層１３における電源パターン－複数の電源用スルーホール３１－電源配線用パターン１１Ａにおける複数の電源配線－複数の電源用パッド１１ａを介して半導体集積回路装置４０の複数の電源端子４０ａに至る経路である。
電流経路ｉ１は、半導体集積回路装置４０へ直流電力を供給するための直流的な電流の最も主要な経路である。

高周波に対する電流経路は、図５に矢印ｉ２及び矢印ｉ３として示すように２つの電流経路がある。
電流経路ｉ２は、半導体集積回路装置４０のグラウンド端子４０ｂから、グラウンド端子４０ｂが対応するグラウンド用パッド１１ｂ－グラウンド配線用パターン１１Ｂにおけるグラウンド配線－グラウンド用スルーホール３２－グラウンド配線側パターン１８Ｂにおけるグラウンド配線－グラウンド側パッド１８ｂ－バイパスコンデンサ５０－電源側パッド１８ａ－電源配線側パターン１８Ａにおける電源配線－電源用スルーホール３１－電源配線用パターン１１Ａにおける電源配線－電源用パッド１１ａを介して半導体集積回路装置４０の電源端子４０ａに至る経路である。

半導体集積回路装置４０の複数のグラウンド端子４０ｂと複数の電源端子４０ａとの間にはそれぞれ同様の電流経路ｉ２が形成される。
バイパスコンデンサ５０が半導体集積回路装置４０の電源端子４０ａとグラウンド端子４０ｂとの間に接続されるため、半導体集積回路装置４０における高速なデータの読み書きなどによって生ずるスイッチングノイズ等による高周波による電源電圧変動に対する応答が速い。

電流経路ｉ２は、等価回路で言えば、図６に示すように、半導体集積回路装置４０のグラウンド端子４０ｂから、グラウンド用スルーホール３２における表面ランド３２ａからグラウンド用スルーホール３２における２番目の導体層１２におけるグラウンドパターンとの接続点までのインダクタンス成分Ｌ３２１－グラウンド用スルーホール３２における２番目の導体層１２におけるグラウンドパターンとの接続点から裏面ランド３２ｂまでのインダクタンス成分Ｌ３２２－バイパスコンデンサ５０のキャパシタンス成分Ｃ５０－電源用スルーホール３１における裏面ランド３１ｂから３番目の導体層１３における電源パターンとの接続点までのインダクタンス成分Ｌ３１２－電源用スルーホール３１における３番目の導体層１３における電源パターンとの接続点から表面ランド３１ａまでのインダクタンス成分Ｌ３１１を介して半導体集積回路装置４０の電源端子４０ａに至る経路である。

電流経路ｉ２に配置されるバイパスコンデンサ５０は、図３に示すように、列においては交互に、行においては２列毎に交互に配列される複数の電源側パッド１８ａ及び複数のグラウンド側パッド１８ｂにおける、各行に位置する隣接する電源側パッド１８ａとグラウンド側パッド１８ｂとの間に配置される構成としたので、バイパスコンデンサ５０を密に多数配置でき、電源用パッド１１ａとグラウンド用パッド１１ｂとの間のキャパシタンスＣは大きい。

一方、半導体集積回路装置４０の複数のグラウンド端子４０ｂと複数の電源端子４０ａとの間にはそれぞれ同様の電流経路ｉ２が形成されるため、複数の電流経路ｉ２全体としてのインダクタンス成分Ｌ３２１、インダクタンス成分Ｌ３２２、インダクタンス成分Ｌ３１２、インダクタンス成分Ｌ３１１はそれぞれ低下する。

しかも、複数の電源用スルーホール３１と複数のグラウンド用スルーホール３２は列方向及び行方向に交互に近接して配置されているので、図７に示すように、隣接する電源用スルーホール３１とグラウンド用スルーホール３２に流れる高周波電流Ｉ１、Ｉ２による相互誘導が強く働き、しかも、高周波電流の向きが反対方向であるので、各々の高周波電流で生じる磁束Φ１、Φ２を打ち消しあうため、相互インダクタンスＭ１及び相互インダクタンスＭ２が作用し、インダクタンス成分Ｌ３２１、インダクタンス成分Ｌ３２２、インダクタンス成分Ｌ３１２、インダクタンス成分Ｌ３１１はさらに低下する。

２番目の絶縁層２２の厚さが薄いので、２番目の導体層１２におけるグラウンドパターンと３番目の導体層１３における電源パターンとの間に高周波に対する寄生容量が存在する。その結果、高周波に対する電流経路ｉ３が存在する。
電流経路ｉ３は、半導体集積回路装置４０のグラウンド端子４０ｂから、複数のグラウンド端子４０ｂが対応するグラウンド用パッド１１ｂ－グラウンド配線用パターン１１Ｂにおけるグラウンド配線－グラウンド用スルーホール３２－２番目の導体層１２におけるグラウンドパターン－２番目の導体層１２におけるグラウンドパターンと３番目の導体層１３における電源パターンとの間の寄生容量－３番目の導体層１３における電源パターン－電源用スルーホール３１－電源配線用パターン１１Ａにおける電源配線－電源用パッド１１ａを介して半導体集積回路装置４０の複数の電源端子４０ａに至る経路である。
半導体集積回路装置４０の複数のグラウンド端子４０ｂと複数の電源端子４０ａとの間にはそれぞれ同様の電流経路ｉ３が形成される。

電流経路ｉ３は、等価回路で言えば、図６に示すように、半導体集積回路装置４０の複数のグラウンド端子４０ｂから、複数のグラウンド用スルーホール３２における表面ランド３２ａから複数のグラウンド用スルーホール３２における２番目の導体層１２におけるグラウンドパターンとの接続点までのインダクタンス成分Ｌ３２１－２番目の導体層１２におけるグラウンドパターンと３番目の導体層１３における電源パターンとの間のキャパシタンス成分Ｃ２２－複数の電源用スルーホール３１における３番目の導体層１３における電源パターンとの接続点から表面ランド３１ａまでのインダクタンス成分Ｌ３１１を介して半導体集積回路装置４０の複数の電源端子４０ａに至る経路である。
電流経路ｉ３は、電流経路が短く、インダクタンス成分Ｌ３２１及びインダクタンス成分Ｌ３１１が小さいため、高周波に対する電流経路全体としてのインダクタンス成分が小さい。

従って、実施の形態１に係るプリント配線板では、バイパスコンデンサ５０を多数配置でき、キャパシタンスＣを大きく設定でき、かつ、高周波に対する電流経路ｉ２及び電流経路ｉ３全体としてのインダクタンスＬが小さく設定されるため、電源用パッド１１ａとグラウンド用パッド１１ｂとの間のインピーダンスＺが低くでき、スイッチングノイズ等の高周波による悪影響で電源電圧が変動し、誤動作が生じるのを抑制する。

以上に述べたように、実施の形態１に係るプリント配線板では、第１に、絶縁層と導体層が交互に複数積層されたプリント配線板において、表面から２番目の導体層にグラウンドパターンを、表面から３番目以降であり、かつ、表面の導体層から裏面の導体層までの厚さの中心より表面側に位置する導体層に電源パターンを有する構造としたので、表面の導体層に形成された電源用パッドとグラウンド用パッドとの間に、高周波に対する電流経路ｉ３が形成され、高周波に対する電流経路全体としてのインダクタンス成分を小さくできる。
その結果、スイッチングノイズ等の高周波による悪影響で電源電圧が変動し、誤動作が生じるのを抑制できる。

第２に、複数の電源用スルーホールと複数のグラウンド用スルーホールは、列方向に配列された複数の電源用パッドと隣接する列方向に配列された複数のグラウンド用パッドとの間に列方向に交互に配置されたものとしたので、電源用スルーホールとグラウンド用スルーホールとの間に高周波電流による相互誘導が強く働いて相互インダクタンスが作用し、高周波に対する電流経路ｉ２及び電流経路ｉ３におけるインダクタンスを小さくできる。
その結果、スイッチングノイズ等の高周波による悪影響で電源電圧が変動し、誤動作が生じるのを抑制できる。

第３に、複数の電源用スルーホールと複数のグラウンド用スルーホールは、列方向に配列された複数の電源用パッドと隣接する列方向に配列された複数のグラウンド用パッドとの間に列方向に交互に配置され、かつ、行方向に交互に配置されたものとしたので、バイパスコンデンサを密に多数配置でき、電流経路ｉ２におけるキャパシンタスを大きくできる。
その結果、スイッチングノイズ等の高周波による悪影響で電源電圧が変動し、誤動作が生じるのを抑制できる。

第４に、バイパスコンデンサが行方向に対して傾斜して配置される電源側パッドとグラウンド側パッドを配置したので、バイパスコンデンサを密に多数配置でき、電流経路ｉ２におけるキャパシンタスを大きくできる。
その結果、スイッチングノイズ等の高周波による悪影響で電源電圧が変動し、誤動作が生じるのを抑制できる。

第５に、電源用スルーホール及びグラウンド用スルーホールはそれぞれ、表面に位置する絶縁層に、半導体集積回路装置の電源端子が接続される電源用パッドに接続される表面ランドを、裏面に位置する絶縁層に、バイパスコンデンサの一方の端子が接続される電源側パッドに接続される裏面ランドを、表面に位置する絶縁層の表面から裏面に位置する絶縁層の裏面までに達する貫通穴の内壁に施され、表面ランドと裏面パッドとを電気的に接続し、側壁にて電源パターン又はグラウンドパターンに電気的に接続される貫通導体層を有するものとしたので、プリント配線板として安価にできる。

実施の形態２．
実施の形態２に係るプリント配線板を図８及び図９に基づいて説明する。
実施の形態２に係るプリント配線板は、実施の形態１に係るプリント配線板が、複数の電源用パッド１１ａ及び複数のグラウンド用パッド１１ｂを複数行及び複数列に、行方向のピッチと列方向のピッチを同じとした格子状に配置されたパッドにより構成され、複数の電源用パッド１１ａ及び複数のグラウンド用パッド１１ｂの配置に対応して、複数の電源用パッド１１ａ及び複数のグラウンド用パッド１１ｂ並びに複数の電源用スルーホール３１及びグラウンド用スルーホール３２を配置したものに対して電源用パッド１１ａ及びグラウンド用パッド１１ｂを、行方向のピッチを列方向のピッチに対して長くして格子状に配置されたパッドにより構成され、電源用パッド１１ａ及びグラウンド用パッド１１ｂの配置に対応して、電源用パッド１１ａ及びグラウンド用パッド１１ｂ並びに電源用スルーホール３１及びグラウンド用スルーホール３２を配置した点が相違し、その他の点については同じである。
なお、各図中、同一符号は同一又は相当部分を示す。

実施の形態２に係るプリント配線板は、半導体集積回路装置４０として高速メモリであるＬＰＤＤＲ４－ＳＤＲＡＭ（Low Power Double Data Rate Synchronous Dynamic Random Access Memory）を実装するためのプリント配線板である。
ＬＰＤＤＲ４－ＳＤＲＡＭは、底面に外部端子としてのはんだボールを複数有し、複数のはんだボールは縦方向０．６５mmピッチ、横方向０．８０mmピッチで格子状に配置されるＢＧＡパッケージとなっている。複数のはんだボールの内一部の複数のはんだボールは、電源端子４０ａとグラウンド端子４０ｂと複数の信号端子４０ｃを構成する。電源端子４０ａとグラウンド端子４０ｂは固まって配置されている。

図８は、２つの電源用パッド１１ａと１つのグラウンド用パッド１１ｂと１つの電源用スルーホール３１と1つのグラウンド用スルーホール３２を示している。
半導体集積回路装置４０における２つの電源端子４０ａとグラウンド端子４０ｂはそれぞれ、プリント配線板に実装時、2つの電源用パッド１１ａと1つのグラウンド用パッド１ｂそれぞれとはんだ付けによって電気的及び機械的に接続される。
２つの電源用パッド１１ａは、互いに隣接する列及び隣接する行に配置される。２つの電源用パッド１１ａの行方向の間隔は０．８０mm、列方向の間隔は０．６５mmである。

グラウンド用パッド１１ｂは２つの電源用パッド１１ａの一方の電源用パッドと行方向において隣接し、２つの電源用パッド１１ａの他方の電源用パッドと列方向において隣接して配置される。
グラウンド用パッド１１ｂと行方向において隣接する一方の電源用パッドとの行方向の間隔は０．８０mm、グラウンド用パッド１１ｂと列方向において隣接する他方の電源用パッドとの列方向の間隔は０．６５mmである。
電源用パッド１１ａとグラウンド用パッド１１ｂそれぞれは、平面が直径０．３０mmの略円形である。

電源用スルーホール３１は２つの電源用パッド１１ａを結ぶ線分の中点に配置される。
電源用スルーホール３１は、表面ランド３１ａが２つの電源用パッド１１ａに電源配線用パターン１１Aにおける電源配線層を介して接続される。
電源用スルーホール３１は、表面ランド３１ａが最も近い位置にある２つの電源用パッド１１ａに電気的に接続される。

グラウンド用スルーホール３２は、グラウンド用パッド１１ｂ側に電源用スルーホール３１と行方向に隣接して配置される。
グラウンド用スルーホール３２は、表面ランド３２ａがグラウンド用パッド１１ｂにグラウンド配線用パターン１１Ｂにおけるグラウンド配線層を介して接続される。
グラウンド用スルーホール３２は、表面ランド３２ａが最も近い位置にあるグラウンド用パッド１１ｂに電気的に接続される。

電源用スルーホール３１とグラウンド用スルーホール３２は行方向に０．８０mm離隔して配置されており、近接しているため、図７に示すように、隣接する電源用スルーホール３１とグラウンド用スルーホール３２に流れる高周波電流による相互誘導が強く働き、しかも、高周波電流の向きが反対方向であるので、各々の高周波電流で生じる磁束を打ち消しあうため、電源用スルーホール３１とグラウンド用スルーホール３２のインダクタンスは小さい。

図９は表面からの透視図であり、重なり部分についても全て実線にて示しており、電源側パッド１８ａとグラウンド側パッド１８ｂと電源用スルーホール３１とグラウンド用スルーホール３２とバイパスコンデンサ５０を示している。
図９に示された電源用スルーホール３１とグラウンド用スルーホール３２は、図８に示された電源用スルーホール３１とグラウンド用スルーホール３２と同じである。

電源側パッド１８ａとグラウンド側パッド１８ｂは、行方向に直線上に隣接して配置され、電源用スルーホール３１とグラウンド用スルーホール３２と列方向に近接し、電源用スルーホール３１とグラウンド用スルーホール３２との間に位置する。
電源側パッド１８ａとグラウンド側パッド１８ｂの行方向の間隔は、バイパスコンデンサ５０の長さ０．６mmと同じである。

電源用スルーホール３１は、裏面ランド３１ｂが電源側パッド１８ａに電源配線側パターン１８Ａにおける電源配線層を介して接続される。
電源用スルーホール３１は、裏面ランド３１ｂが最も近い位置にある電源側パッド１８ａに電気的に接続される。

グラウンド用スルーホール３２は、裏面ランド３２ｂがグラウンド側パッド１８ｂにグラウンド配線側パターン１８Ｂにおけるグラウンド配線層を介して接続される。
グラウンド用スルーホール３２は、裏面ランド３２ｂが最も近い位置にあるグラウンド側パッド１８ｂに電気的に接続される。

プリント配線板にバイパスコンデンサ５０を実装時、電源側パッド１８ａはバイパスコンデンサ５０の一方の端子５０ａと、グラウンド側パッド１８ｂはバイパスコンデンサ５０の他方の端子５０ｂとはんだ付けによって電気的及び機械的に接続される。

このように構成された実施の形態２に係るプリント配線板においても、半導体集積回路装置４０及びバイパスコンデンサ５０がプリント配線板に実装されると、半導体集積回路装置４０の２つの電源端子４０ａから、２つの電源用パッド１１ａ－電源配線用パターン１１Ａにおける２つの電源配線－電源用スルーホール３１－電源配線側パターン１８Ａにおける電源配線－電源側パッド１８ａ－バイパスコンデンサ５０－グラウンド側パッド１８ｂ－グラウンド配線側パターン１８Ｂにおけるグラウンド配線－グラウンド用スルーホール３２－グラウンド配線用パターン１１Ｂにおけるグラウンド配線－グラウンド用パッド１１ｂを介して半導体集積回路装置４０のグラウンド端子４０ｂに至る高周波に対する電流経路が形成される

以上に述べたように、実施の形態２に係るプリント配線板では、実施の形態１に係るプリント配線板で述べた第１及び第５と同様の効果を奏するとともに、電源用スルーホール３１とグラウンド用スルーホール３２を近接して配置しているので、電源用スルーホール３１とグラウンド用スルーホール３２との間に高周波電流による相互誘導が強く働いて相互インダクタンスが作用し、高周波に対する電流経路ｉ２及び電流経路ｉ３におけるインダクタンスを小さくできる。
その結果、スイッチングノイズ等の高周波による悪影響で電源電圧が変動し、誤動作が生じるのを抑制できる。

実施の形態１及び実施の形態２において示したピッチの値、パッドの形状及び寸法は一例を示したものであり、これらに限定されるものではない。

なお、各実施の形態の自由な組み合わせ、各実施の形態の任意の構成要素の変形、または各実施の形態の任意の構成要素の省略が可能である。

特に、ＢＧＡ）に代表されるアレイ端子構造の半導体集積回路装置が実装される、絶縁層と導体層とが交互に複数積層されるプリント配線板に好適である。

１１～１８ 導体層、１１ａ 電源用パッド、１１ｂ グラウンド用パッド、１８ａ 電源側パッド、１８ｂ グラウンド側パッド、２１～２７ 絶縁層、３１ 電源用スルーホール、３１ａ 表面ランド、３１ｂ 裏面ランド、３１ｃ 貫通導体層、３２ グラウンド用スルーホール、３２ａ 表面ランド、３２ｂ 裏面ランド、３２ｃ 貫通導体層、４０ 半導体集積回路装置、４０ａ 電源端子、４０ｂ グラウンド端子、５０ バイパスコンデンサ、５０ａ 一方の端子、５０ｂ 他方の端子。

Claims (13)

1. 絶縁層と導体層が交互に複数積層され、
   表面の導体層に、半導体集積回路装置の電源端子が接続される電源用パッドと、前記半導体集積回路装置のグラウンド端子が接続されるグラウンド用パッドを有し、
   裏面の導体層に、前記半導体集積回路装置の電源端子とグラウンド端子との間に電気的に接続されるバイパスコンデンサの端子が接続される電源側パッドとグラウンド側パッドを有し、
   前記表面から２番目以降の導体層にグラウンドパターンを有し、
   前記グラウンドパターンを有する導体層より裏面側であり、かつ、前記表面の導体層から前記裏面の導体層までの厚さの中心より表面側に位置する導体層に電源パターンを有し、
   前記半導体集積回路装置の電源端子が接続される電源用パッドと、前記電源パターンと、前記バイパスコンデンサの一方の端子が接続される電源側パッドに電気的に接続される電源用スルーホールを有し、
   前記半導体集積回路装置のグラウンド端子が接続されるグラウンド用パッドと、前記グラウンドパターンと、前記バイパスコンデンサの他端が接続されるグラウンド側パッドに電気的に接続されるグラウンド用スルーホールを有し、
   前記表面の導体層において、前記電源用スルーホールと前記グラウンド用スルーホールが隣接して配置されたプリント配線板。
2. 絶縁層と導体層が交互に複数積層され、
   表面の導体層に、半導体集積回路装置の複数の電源端子のそれぞれが接続される複数の電源用パッドと、前記半導体集積回路装置の複数のグラウンド端子のそれぞれが接続される複数のグラウンド用パッドを有し、
   裏面の導体層に、前記半導体集積回路装置の電源端子それぞれとグラウンド端子それぞれとの間にそれぞれが電気的に接続されるバイパスコンデンサのそれぞれの端子が接続される電源側パッドとグラウンド側パッドを複数有し、
   前記表面から２番目以降の導体層にグラウンドパターンを有し、
   前記グラウンドパターンを有する導体層より裏面側であり、かつ、前記表面の導体層から前記裏面の導体層までの厚さの中心より表面側に位置する導体層に電源パターンを有し、
   前記半導体集積回路装置の電源端子が接続される電源用パッドと、前記電源パターンと、前記バイパスコンデンサの一方の端子が接続される電源側パッドに電気的に接続される電源用スルーホールを複数有し、
   前記半導体集積回路装置のグラウンド端子が接続されるグラウンド用パッドと、前記グラウンドパターンと、前記バイパスコンデンサの他端が接続されるグラウンド側パッドに電気的に接続されるグラウンド用スルーホールを複数有し、
   前記表面の導体層において、前記電源用スルーホールと前記グラウンド用スルーホールが交互に隣接して配置されたプリント配線板。
3. 前記複数の電源用パッドと前記複数のグラウンド用パッドは、複数行及び複数列に格子状に配置されたパッドにより構成され、前記複数の電源用パッドと前記複数のグラウンド用パッドは列単位で配置され、
   前記電源用スルーホールと前記グラウンド用スルーホールは、列方向に配列された複数の電源用パッドと隣接する列方向に配列された複数のグラウンド用パッドとの間に列方向に交互に配置された請求項２に記載のプリント配線板。
4. 列方向に交互に配列された前記電源用スルーホールと前記グラウンド用スルーホールは、列方向に隣接して配列された電源用パッドの間に位置する請求項３に記載のプリント配線板。
5. 行方向に配列される前記電源用スルーホールと前記グラウンド用スルーホールは行方向に交互に配置された請求項３又は請求項４に記載のプリント配線板。
6. 行方向に交互に配列された前記電源用スルーホールと前記グラウンド用スルーホールは、行方向に隣接して配列された電源用パッドとグラウンド用パッドの間に位置する請求項５に記載のプリント配線板。
7. 前記複数の電源用パッドと前記複数のグラウンド用パッドの行方向及び列方向の少なくとも一方向のパッド間のビッチは０．６５mmである請求項３から請求項６のいずれか１項に記載のプリント配線板。
8. 前記複数の電源用パッドと前記複数のグラウンド用パッドの行方向のパッド間のビッチと、前記複数の電源用パッドと前記複数のグラウンド用パッドの列方向のパッド間のビッチが異なる請求項３から請求項６のいずれか１項に記載のプリント配線板。
9. 前記電源用スルーホールに一端が接続され、他端が前記グラウンド用スルーホールに接続される前記バイパスコンデンサが行方向に対して傾斜して配置される請求項１から請求項８のいずれか１項に記載のプリント配線板。
10. 前記バイパスコンデンサが配置される行方向に対する傾斜角度は３０°である請求項９に記載のプリント配線板。
11. 前記グラウンドパターンを有する導体層は前記表面から２番目の導体層であり、
    前記電源パターンを有する導体層は前記表面から３番目の導体層である請求項１から請求項１０のいずれか１項に記載のプリント配線板。
12. 前記表面から４番目の導体層にグラウンドパターンを有する請求項１１に記載のプリント配線板。
13. 前記電源用スルーホールは、表面の絶縁層の表面に、前記半導体集積回路装置の電源端子が接続される電源用パッドに接続される表面ランドを、裏面の絶縁層の裏面に、前記バイパスコンデンサの一方の端子が接続される電源側パッドに接続される裏面ランドを、前記表面の絶縁層の表面から前記裏面の絶縁層の裏面まで達する貫通穴の内壁に施され、前記表面ランドと前記裏面ランドとを電気的に接続し、側壁にて前記電源パターンに電気的に接続される貫通導体層を有し、
    前記グラウンド用スルーホールは、前記表面の絶縁層の表面に、前記半導体集積回路装置のグラウンド端子が接続されグラウンド用パッドに接続される表面ランドを、前記裏面の絶縁層に、前記バイパスコンデンサの他方の端子が接続されるグラウンド側パッドに接続される裏面ランドを、前記表面の絶縁層の表面から前記裏面の絶縁層の裏面までに達する貫通穴の内壁に施され、前記表面ランドと前記裏面ランドとを電気的に接続し、側壁にて前記グラウンドパターンに電気的に接続される貫通導体層を有する、
    請求項１から請求項１２のいずれか１項に記載のプリント配線板。

Images