JP7623267B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP7623267B2
JP7623267B2 JP2021181263A JP2021181263A JP7623267B2 JP 7623267 B2 JP7623267 B2 JP 7623267B2 JP 2021181263 A JP2021181263 A JP 2021181263A JP 2021181263 A JP2021181263 A JP 2021181263A JP 7623267 B2 JP7623267 B2 JP 7623267B2
Authority
JP
Japan
Prior art keywords
contact hole
etching
semiconductor device
insulating film
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021181263A
Other languages
English (en)
Other versions
JP2023069425A (ja
Inventor
隆弘 丸山
琢也 萩原
卓也 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2021181263A priority Critical patent/JP7623267B2/ja
Priority to US17/964,276 priority patent/US12414346B2/en
Priority to CN202211264715.9A priority patent/CN116092934A/zh
Publication of JP2023069425A publication Critical patent/JP2023069425A/ja
Application granted granted Critical
Publication of JP7623267B2 publication Critical patent/JP7623267B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/0698—Local interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)

Description

本開示は、半導体装置の製造方法に関する。
例えば特開２０１３－１４０８８５号公報（特許文献１）には、ＩＧＢＴ（Insulated Gate Bipolar Transistor）を有する半導体装置が記載されている。特許文献１に記載の半導体装置は、半導体基板と、層間絶縁膜とを有している。
半導体基板は、第１主面と、第２主面とを有している。第２主面は、第１主面の反対面である。半導体基板は、ソース領域と、チャネル領域とを有している。ソース領域は、第１主面に配置されている。チャネル領域は、ソース領域の第２主面側に接して配置されている。層間絶縁膜は、第１主面上に配置されている。層間絶縁膜には、コンタクトホール（以下「第１コンタクトホール」とする）が形成されている。第１コンタクトホールは、層間絶縁膜を貫通しているとともに、チャネル領域に達している。
特開２０１３－１４０８８５号公報
半導体装置は、ＩＧＢＴに加えて、温度検知用又は電流検知用のダイオードをさらに有していることがある。特許文献１に記載の半導体装置がこのようなダイオードをさらに有する場合、第１主面上に配置されている絶縁膜及び絶縁膜上に形成されているポリシリコン膜がさらに形成されることになる。また、この場合、層間絶縁膜には、第１コンタクトホールとは別のコンタクトホール（以下「第２コンタクトホール」とする）がさらに形成されることになる。
第１コンタクトホール及び第２コンタクトホールは、例えば、以下の方法により形成される。第１に、第１主面上に層間絶縁膜が形成されるとともに、層間絶縁膜の上面がＣＭＰ（Chemical Mechanical Polishing）等により平坦化される。第２に、層間絶縁膜上に、第１レジストが形成される。第１レジストは、第１コンタクトホールに対応する位置が開口するようにパターンニングされている。第３に、層間絶縁膜は、第１レジストをマスクとして、第１主面が露出するまでエッチングされる。これにより、層間絶縁膜中に第１コンタクトホールが形成される。第４に、半導体基板の第１主面側が、第１レジスト及び層間絶縁膜をマスクとして、エッチングされる。このエッチングにより第１コンタクトホールが半導体基板中へと延び、第１コンタクトホールからチャネル領域が露出する。なお、この後、第１レジストは、除去される。
第５に、層間絶縁膜上に、第２レジストが形成される。第２レジストは、第２コンタクトホールに対応する位置が開口するようにパターンニングされている。第６に、層間絶縁膜は、第２レジストをマスクとして、ポリシリコン膜が露出するまでエッチングされる。これにより、層間絶縁膜中に第２コンタクトホールが形成される。このように第１コンタクトホール及び第２コンタクトホールを別々に形成するのは、ソース領域上における層間絶縁膜の厚さとポリシリコン膜上における層間絶縁膜の厚さが大きく異なり、第１コンタクトホールをチャネル領域に達するように形成する必要があるため、第１コンタクトホール及び第２コンタクトホールを同時に形成すると、第２コンタクトホールがポリシリコン膜を貫通してしまうおそれがあるからである。
上記の方法により第１コンタクトホール及び第２コンタクトホールを形成する場合、レジストの形成が２回必要になり、製造コストが増大してしまうことになる。
本開示は、第２コンタクトホールがポリシリコン膜を貫通することを抑制しつつ、第１コンタクトホール及び第２コンタクトホールを形成するための製造コストを削減することが可能な半導体装置の製造方法を提供するものである。
その他の課題及び新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
一実施形態に係る半導体装置の製造方法は、第１主面及び第２主面を有する半導体基板を準備する工程と、第１主面にリセスを形成し、リセスに絶縁膜を埋め込む工程と、絶縁膜上にポリシリコン膜を形成する工程と、絶縁膜及びポリシリコン膜を覆うように第１主面上に層間絶縁膜を形成する工程と、第１コンタクトホール及び第２コンタクトホールを形成する工程とを備えている。半導体基板は、第１主面に形成されている第１不純物拡散領域と、第１不純物拡散領域の第２主面側に接している第２不純物拡散領域とを有している。第１コンタクトホールは、層間絶縁膜を貫通して第１コンタクトホールから第２不純物拡散領域が露出するように形成されている。第２コンタクトホールは、層間絶縁膜を貫通して第２コンタクトホールからポリシリコン膜が露出するように形成されている。第１コンタクトホール及び第２コンタクトホールを形成する工程では、第１エッチング、第２エッチング及び第３エッチングが行われる。第２エッチングは、第１エッチングの後に行われる。第３エッチングは、第２エッチングの後に行われる。第１エッチングが行われた後であって第２エッチングが行われる前において、第１コンタクトホールから第１主面が露出しているとともに、第２コンタクトホールの底面に層間絶縁膜が残存している。第２エッチングが行われた後であって第３エッチングが行われる前において、第１コンタクトホールから第２不純物拡散領域が露出しているとともに、第２コンタクトホールの底面に層間絶縁膜が残存している。第３エッチングが行われた後において、第２コンタクトホールからポリシリコン膜が露出している。
一実施形態に係る半導体装置の製造方法によると、第２コンタクトホールがポリシリコン膜を貫通することを抑制しつつ、第１コンタクトホール及び第２コンタクトホールを形成するための製造コストを削減することが可能である。
半導体装置ＤＥＶ１の断面図である。 半導体装置ＤＥＶ１の平面図である。 半導体装置ＤＥＶ１の製造方法を示す工程図である。 準備工程Ｓ１を説明する断面図である。 第１不純物拡散領域形成工程Ｓ２を説明する断面図である。 絶縁膜形成工程Ｓ３を説明する断面図である。 第１トレンチ形成工程Ｓ４を説明する断面図である。 ゲート絶縁膜形成工程Ｓ５を説明する断面図である。 第１ポリシリコン膜形成工程Ｓ６を説明する断面図である。 第２ポリシリコン膜形成工程Ｓ７を説明する断面図である。 第２不純物拡散領域形成工程Ｓ８を説明する断面図である。 第３不純物拡散領域形成工程Ｓ９を説明する断面図である。 層間絶縁膜形成工程Ｓ１０を説明する断面図である。 レジスト形成工程Ｓ１１１を説明する断面図である。 レジストパターンニング工程Ｓ１１２を説明する第１断面図である。 レジストパターンニング工程Ｓ１１２を説明する第２断面図である。 第１エッチング工程Ｓ１１３を説明する断面図である。 第２エッチング工程Ｓ１１４を説明する断面図である。 第３エッチング工程Ｓ１１５を説明する断面図である。 第４不純物拡散領域形成工程Ｓ１２を説明する断面図である。 コンタクトプラグ形成工程Ｓ１３を説明する断面図である。 配線形成工程Ｓ１４を説明する断面図である。 ポリイミド膜形成工程Ｓ１５を説明する断面図である。 第５不純物拡散領域形成工程Ｓ１６を説明する断面図である。 第６不純物拡散領域形成工程Ｓ１７を説明する断面図である。 半導体装置ＤＥＶ１ａの断面図である。 半導体装置ＤＥＶ１ａの平面図である。 半導体装置ＤＥＶ１ｂの断面図である。 半導体装置ＤＥＶ１ｂの平面図である。 半導体装置ＤＥＶ１ｃの断面図である。 半導体装置ＤＥＶ１ｃの平面図である。 半導体装置ＤＥＶ１ｃの製造方法のレジストパターンニング工程を説明する第１断面図である。 半導体装置ＤＥＶ１ｃの製造方法のレジストパターンニング工程を説明する第２断面図である。 半導体装置ＤＥＶ２の断面図である。 半導体装置ＤＥＶ２の製造方法を示す工程図である。 半導体装置ＤＥＶ２の製造方法の第２トレンチ形成工程Ｓ１９を説明する断面図である。 半導体装置ＤＥＶ２の製造方法の第２ポリシリコン膜形成工程Ｓ７を説明する断面図である。 半導体装置ＤＥＶ２の製造方法の第２不純物拡散領域形成工程Ｓ８を説明する断面図である。 半導体装置ＤＥＶ２の製造方法の第３不純物拡散領域形成工程Ｓ９を説明する断面図である。 半導体装置ＤＥＶ２の製造方法の層間絶縁膜形成工程Ｓ１０を説明する断面図である。 半導体装置ＤＥＶ２の製造方法の第１エッチング工程Ｓ１１３を説明する断面図である。 半導体装置ＤＥＶ２の製造方法の第２エッチング工程Ｓ１１４を説明する断面図である。 半導体装置ＤＥＶ２ａの断面図である。 半導体装置ＤＥＶ２ａの製造方法を示す工程図である。 半導体装置ＤＥＶ２ａの製造方法の第２トレンチ形成工程Ｓ１９を説明する断面図である。 半導体装置ＤＥＶ２ａの製造方法の第１トレンチ形成工程Ｓ４を説明する断面図である。 半導体装置ＤＥＶ２ａの製造方法の第１ポリシリコン膜形成工程Ｓ６を説明する断面図である。 半導体装置ＤＥＶ２ｂの断面図である。 半導体装置ＤＥＶ２ｂの製造方法を示す工程図である。 半導体装置ＤＥＶ２ｂの製造方法の第２トレンチ形成工程Ｓ１９を説明する断面図である。 半導体装置ＤＥＶ２ｂの製造方法の第１トレンチ形成工程Ｓ４を説明する断面図である。 半導体装置ＤＥＶ２ｂの製造方法の第１ポリシリコン膜形成工程Ｓ６を説明する断面図である。 半導体装置ＤＥＶ２ｂの製造方法の第２ポリシリコン膜形成工程Ｓ７を説明する断面図である。
本開示の実施形態の詳細を、図面を参照しながら説明する。以下の図面では、同一又は相当する部分に同一の参照符号を付し、重複する説明は繰り返さないものとする。
（第１実施形態）
第１実施形態に係る半導体装置を説明する。第１実施形態に係る半導体装置を、半導体装置ＤＥＶ１とする。
＜半導体装置ＤＥＶ１の構成＞
以下に、半導体装置ＤＥＶ１の構成を説明する。
図１は、半導体装置ＤＥＶ１の断面図である。図１に示されているように、半導体装置ＤＥＶ１は、半導体基板ＳＵＢと、ゲート絶縁膜ＧＩと、ポリシリコン膜ＰＳＦ１、ポリシリコン膜ＰＳＦ２、ポリシリコン膜ＰＳＦ３、ポリシリコン膜ＰＳＦ４及びポリシリコン膜ＰＳＦ５と、絶縁膜ＩＦと、ポリシリコン膜ＰＳＦ６と、層間絶縁膜ＩＬＤとを有している。半導体装置ＤＥＶ１は、コンタクトプラグＣＰ１、コンタクトプラグＣＰ２、コンタクトプラグＣＰ３、コンタクトプラグＣＰ４及びコンタクトプラグＣＰ５と、配線ＷＬ１、配線ＷＬ２、配線ＷＬ３及び配線ＷＬ４と、ポリイミド膜ＰＦと、電極ＥＬとを有している。
半導体基板ＳＵＢは、第１主面ＭＳ１と、第２主面ＭＳ２とを有している。第１主面ＭＳ１及び第２主面ＭＳ２は、半導体基板ＳＵＢの厚さ方向における端面である。第２主面ＭＳ２は、第１主面ＭＳ１の反対面である。半導体基板ＳＵＢは、例えば、単結晶のシリコン（Ｓｉ）により形成されている。
第１主面ＭＳ１には、トレンチＴＲ１と、トレンチＴＲ２と、トレンチＴＲ３と、トレンチＴＲ４と、トレンチＴＲ５とが形成されている。トレンチＴＲ１、トレンチＴＲ２、トレンチＴＲ３、トレンチＴＲ４及びトレンチＴＲ５は、第２主面ＭＳ２側に向かって延びている。トレンチＴＲ１及びトレンチＴＲ２は、隣り合っている。トレンチＴＲ３及びトレンチＴＲ４は、隣り合っている。トレンチＴＲ３及びトレンチＴＲ４は、トレンチＴＲ２とトレンチＴＲ５との間に配置されている。トレンチＴＲ２は、トレンチＴＲ１よりもトレンチＴＲ３の近くにある。トレンチＴＲ４は、トレンチＴＲ３よりもトレンチＴＲ５の近くにある。
半導体基板ＳＵＢは、コレクタ領域ＣＬＲと、フィールドストップ領域ＦＳＲと、ドリフト領域ＤＲと、チャネル領域ＣＨＲと、エミッタ領域ＥＭＲと、コンタクト領域ＣＴＲと、ホールバリア領域ＨＢＲと、ウェル領域ＷＲとを有している。
コレクタ領域ＣＬＲは、第２主面ＭＳ２に形成されている。フィールドストップ領域ＦＳＲは、コレクタ領域ＣＬＲ上に配置されている。ドリフト領域ＤＲは、フィールドストップ領域ＦＳＲ上に配置されている。チャネル領域ＣＨＲは、第１主面ＭＳ１に形成されている。トレンチＴＲ１とトレンチＴＲ２との間では、第１主面ＭＳ１にエミッタ領域ＥＭＲが配置されており、エミッタ領域ＥＭＲの第２主面ＭＳ２側にチャネル領域ＣＨＲが接している。
コンタクト領域ＣＴＲは、トレンチＴＲ１とトレンチＴＲ２との間にあるチャネル領域ＣＨＲ中に配置されている。ホールバリア領域ＨＢＲは、トレンチＴＲ１とトレンチＴＲ２との間及びトレンチＴＲ３及びトレンチＴＲ４との間において、ドリフト領域ＤＲとチャネル領域ＣＨＲとの間に配置されている。ウェル領域ＷＲは、トレンチＴＲ２とトレンチＴＲ３との間において、ドリフト領域ＤＲとチャネル領域ＣＨＲとの間に配置されている。ウェル領域ＷＲは、トレンチＴＲ５よりも外側（トレンチＴＲ４と反対側）においても、ドリフト領域ＤＲとチャネル領域ＣＨＲとの間に配置されている。
フィールドストップ領域ＦＳＲ、ドリフト領域ＤＲ、ホールバリア領域ＨＢＲ及びエミッタ領域ＥＭＲの導電型は、ｎ型である。コレクタ領域ＣＬＲ、チャネル領域ＣＨＲ、コンタクト領域ＣＴＲ及びウェル領域ＷＲの導電型は、ｐ型である。エミッタ領域ＥＭＲ中のドーパント濃度は、フィールドストップ領域ＦＳＲ中のドーパント濃度よりも高くなっている。フィールドストップ領域ＦＳＲ中のドーパント濃度は、ドリフト領域ＤＲ中のドーパント濃度よりも高くなっている。ホールバリア領域ＨＢＲ中のドーパント濃度は、ドリフト領域ＤＲ中のドーパント濃度よりも高くなっている。コレクタ領域ＣＬＲ中及びコンタクト領域ＣＴＲ領域中のドーパント濃度は、チャネル領域ＣＨＲ中のドーパント濃度よりも高くなっている。チャネル領域ＣＨＲ中のドーパント濃度は、ウェル領域ＷＲ中のドーパント濃度よりも高くなっている。
ポリシリコン膜ＰＳＦ１、ポリシリコン膜ＰＳＦ２、ポリシリコン膜ＰＳＦ３、ポリシリコン膜ＰＳＦ４及びポリシリコン膜ＰＳＦ５は、それぞれ、トレンチＴＲ１、トレンチＴＲ２、トレンチＴＲ３、トレンチＴＲ４及びトレンチＴＲ５に埋め込まれている。ポリシリコン膜ＰＳＦ１、ポリシリコン膜ＰＳＦ２、ポリシリコン膜ＰＳＦ３、ポリシリコン膜ＰＳＦ４及びポリシリコン膜ＰＳＦ５は、ｎ型のドーパントを含有するポリシリコンにより形成されている。
ゲート絶縁膜ＧＩは、ポリシリコン膜ＰＳＦ１とトレンチＴＲ１の側面及び底面との間に配置されている。同様に、ゲート絶縁膜ＧＩは、ポリシリコン膜ＰＳＦ２とトレンチＴＲ２の側面及び底面との間、ポリシリコン膜ＰＳＦ３とトレンチＴＲ３の側面及び底面との間、ポリシリコン膜ＰＳＦ４とトレンチＴＲ４の側面及び底面との間、ポリシリコン膜ＰＳＦ５とトレンチＴＲ５の側面及び底面との間にも配置されている。ゲート絶縁膜ＧＩは、例えば、酸化シリコン（ＳｉＯ２）により形成されている。
トレンチＴＲ１及びトレンチＴＲ２の側面からは、エミッタ領域ＥＭＲ、チャネル領域ＣＨＲ及びホールバリア領域ＨＢＲが露出している。ポリシリコン膜ＰＳＦ１及びポリシリコン膜ＰＳＦ２は、ゲート絶縁膜ＧＩを介在させて、エミッタ領域ＥＭＲ及びホールバリア領域ＨＢＲに挟み込まれているチャネル領域ＣＨＲの部分と対向している。このことを別の観点から言えば、ポリシリコン膜ＰＳＦ１及びポリシリコン膜ＰＳＦ２は、ＩＧＢＴのゲートになっている。図示されていないが、ポリシリコン膜ＰＳＦ１及びポリシリコン膜ＰＳＦ２は、ポリシリコン膜ＰＳＦ５に接続されている。
絶縁膜ＩＦは、第１主面ＭＳ１上に配置されている。より具体的には、第１主面ＭＳ１には、リセスＲＣＳが形成されている。第１主面ＭＳ１は、リセスＲＣＳにおいて、第２主面ＭＳ２側に窪んでいる。絶縁膜ＩＦは、リセスＲＣＳに埋め込まれている。なお、リセスＲＣＳは、トレンチＴＲ５よりも外側に配置されている。すなわち、絶縁膜ＩＦは、リセスＬＯＣＯＳ（LOCal Oxidation of Silicon）構造になっている。
ポリシリコン膜ＰＳＦ６は、絶縁膜ＩＦ上に配置されている。ポリシリコン膜ＰＳＦ６は、ドーパントを含有しているポリシリコンにより形成されている。ポリシリコン膜ＰＳＦ６は、第１部分ＰＳＦ６ａと、第２部分ＰＳＦ６ｂとを有している。第１部分ＰＳＦ６ａはコンタクト部ＰＳＦ６ｃを有しており、第２部分ＰＳＦ６ｂはコンタクト部ＰＳＦ６ｄを有している。
第１部分ＰＳＦ６ａ及び第２部分ＰＳＦ６ｂは、互いに異なる導電型になっている。例えば、第１部分ＰＳＦ６ａの導電型はｐ型であり、第２部分ＰＳＦ６ｂの導電型はｎ型である。そのため、第１部分ＰＳＦ６ａと第２部分ＰＳＦ６ｂとはｐｎ接合しており、ポリシリコン膜ＰＳＦ６は、ダイオードになっている。
コンタクト部ＰＳＦ６ｃ及びコンタクト部ＰＳＦ６ｄは、それぞれ、第１部分ＰＳＦ６ａにあるポリシリコン膜ＰＳＦ６の上面及び第２部分ＰＳＦ６ｂにあるポリシリコン膜ＰＳＦ６の上面にある。コンタクト部ＰＳＦ６ｃ中のドーパント濃度は、第１部分ＰＳＦ６ａ中のドーパント濃度よりも高くなっている。コンタクト部ＰＳＦ６ｃの導電型は、第１部分ＰＳＦ６ａの導電型と同一になっている。コンタクト部ＰＳＦ６ｄ中のドーパント濃度は、第２部分ＰＳＦ６ｂ中のドーパント濃度よりも高くなっている。コンタクト部ＰＳＦ６ｄの導電型は、第２部分ＰＳＦ６ｂの導電型と同一になっている。
層間絶縁膜ＩＬＤは、絶縁膜ＩＦ及びポリシリコン膜ＰＳＦ５を覆うように、第１主面ＭＳ１上に配置されている。層間絶縁膜ＩＬＤは、例えば、酸化シリコンにより形成されている。層間絶縁膜ＩＬＤの上面は、平坦化されている。層間絶縁膜ＩＬＤには、コンタクトホールＣＨ１、コンタクトホールＣＨ２、コンタクトホールＣＨ３、コンタクトホールＣＨ４及びコンタクトホールＣＨ５が形成されている。
コンタクトホールＣＨ１は、層間絶縁膜ＩＬＤを貫通している。コンタクトホールＣＨ１の下端は、トレンチＴＲ１とトレンチＴＲ２との間にあるチャネル領域ＣＨＲに達している。コンタクトホールＣＨ２は、層間絶縁膜ＩＬＤを貫通している。コンタクトホールＣＨ２の下端は、トレンチＴＲ３とトレンチＴＲ４との間にあるチャネル領域ＣＨＲ及びポリシリコン膜ＰＳＦ３に達している。
コンタクトホールＣＨ３は、層間絶縁膜ＩＬＤを貫通している。コンタクトホールＣＨ３の下端は、ポリシリコン膜ＰＳＦ５に達している。なお、コンタクトホールＣＨ１の底面、コンタクトホールＣＨ２の底面及びコンタクトホールＣＨ３からは、コンタクト領域ＣＴＲが露出している。
コンタクトホールＣＨ４は、層間絶縁膜ＩＬＤを貫通している。コンタクトホールＣＨ４からは、コンタクト部ＰＳＦ６ｃが露出している。コンタクトホールＣＨ５は、層間絶縁膜ＩＬＤを貫通している。コンタクトホールＣＨ５からは、コンタクト部ＰＳＦ６ｄが露出している。コンタクトホールＣＨ１、コンタクトホールＣＨ２、コンタクトホールＣＨ３及びコンタクトホールＣＨ４の内壁面上には、図示しないバリアメタルが配置されていてもよい。このバリアメタルは、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）等により形成されている。
図２は、半導体装置ＤＥＶ１の平面図である。図２中では、配線ＷＬ１、配線ＷＬ２、配線ＷＬ３及び配線ＷＬ４並びにポリイミド膜ＰＦの図示が省略されている。図２に示されているように、コンタクトホールＣＨ１の数は複数であり、複数のコンタクトホールＣＨ１の各々は、平面視において矩形状である。複数のコンタクトホールＣＨ１の各々は、平面視において、第１方向Ｄ１に沿って列をなすように並んでいる。コンタクトホールＣＨ２及びコンタクトホールＣＨ３についても、同様である。
コンタクトホールＣＨ４は、平面視において、第１方向Ｄ１に沿って延びている。平面視におけるコンタクトホールＣＨ４の開口面積は、平面視におけるコンタクトホールＣＨ１（コンタクトホールＣＨ２、コンタクトホールＣＨ３）の開口面積よりも大きい。コンタクトホールＣＨ５についても、同様である。
図１に示されているように、コンタクトプラグＣＰ１は、コンタクトホールＣＨ１に埋め込まれている。コンタクトプラグＣＰ１の下端は、エミッタ領域ＥＭＲ及びトレンチＴＲ１とトレンチＴＲ２との間にあるチャネル領域ＣＨＲに電気的に接続されている。コンタクトプラグＣＰ２は、コンタクトホールＣＨ２に埋め込まれている。コンタクトプラグＣＰ２の下端は、トレンチＴＲ３とトレンチＴＲ４との間にあるチャネル領域ＣＨＲ及びポリシリコン膜ＰＳＦ３に電気的に接続されている。
コンタクトプラグＣＰ３は、コンタクトホールＣＨ３に埋め込まれている。コンタクトプラグＣＰ３の下端は、ポリシリコン膜ＰＳＦ５に電気的に接続されている。コンタクトプラグＣＰ４は、コンタクトホールＣＨ４に埋め込まれている。コンタクトプラグＣＰ５は、コンタクトホールＣＨ５に埋め込まれている。コンタクトプラグＣＰ４の下端及びコンタクトプラグＣＰ５の下端は、それぞれ、第１部分ＰＳＦ６ａ及び第２部分ＰＳＦ６ｂに電気的に接続されている。すなわち、コンタクトプラグＣＰ４の下端及びコンタクトプラグＣＰ５の下端は、ダイオードに電気的に接続されている。コンタクトプラグＣＰ１、コンタクトプラグＣＰ２、コンタクトプラグＣＰ３、コンタクトプラグＣＰ４及びコンタクトプラグＣＰ５は、例えば、タングステン（Ｗ）により形成されている。
配線ＷＬ１は、層間絶縁膜ＩＬＤ上に配置されている。配線ＷＬ１は、コンタクトプラグＣＰ１の上端及びコンタクトプラグＣＰ２の上端に電気的に接続されている。配線ＷＬ１は、エミッタ電位になっている。そのため、エミッタ領域ＥＭＲ、トレンチＴＲ１とトレンチＴＲ２との間にあるチャネル領域ＣＨＲ、トレンチＴＲ３とトレンチＴＲ４との間にあるチャネル領域ＣＨＲ及びポリシリコン膜ＰＳＦ３も、エミッタ電位になっている。
配線ＷＬ２は、層間絶縁膜ＩＬＤ上に配置されている。配線ＷＬ２は、コンタクトプラグＣＰ３の上端に電気的に接続されている。配線ＷＬ２は、ゲート電位になっている。そのため、ポリシリコン膜ＰＳＦ５、ポリシリコン膜ＰＳＦ１及びポリシリコン膜ＰＳＦ２も、ゲート電位になっている。配線ＷＬ３及び配線ＷＬ４は、層間絶縁膜ＩＬＤ上に配置されている。配線ＷＬ３及び配線ＷＬ４は、それぞれ、コンタクトプラグＣＰ４の上端及びコンタクトプラグＣＰ５の上端に電気的に接続されている。配線ＷＬ１、配線ＷＬ２、配線ＷＬ３及び配線ＷＬ４は、例えばアルミニウム（Ａｌ）合金により形成されている。
ポリイミド膜ＰＦは、配線ＷＬ１、配線ＷＬ２、配線ＷＬ３及び配線ＷＬ４を覆うように、層間絶縁膜ＩＬＤ上に配置されている。図示されていないが、配線ＷＬ１、配線ＷＬ２、配線ＷＬ３及び配線ＷＬ４の各々は電極パッド部を有しており、ポリイミド膜ＰＦにはそれらの電極パッド部を露出させる開口が形成されている。電極ＥＬは、第２主面ＭＳ２上に配置されている。電極ＥＬは、コレクタ領域ＣＬＲに電気的に接続されている。電極ＥＬは、例えばアルミニウム合金より形成されている。
＜半導体装置ＤＥＶ１の製造方法＞
以下に、半導体装置ＤＥＶ１の製造方法を説明する。
図３は、半導体装置ＤＥＶ１の製造方法を示す工程図である。図３に示されているように、半導体装置ＤＥＶ１の製造方法は、準備工程Ｓ１と、第１不純物拡散領域形成工程Ｓ２と、絶縁膜形成工程Ｓ３と、第１トレンチ形成工程Ｓ４と、ゲート絶縁膜形成工程Ｓ５と、第１ポリシリコン膜形成工程Ｓ６と、第２ポリシリコン膜形成工程Ｓ７と、第２不純物拡散領域形成工程Ｓ８と、第３不純物拡散領域形成工程Ｓ９と、層間絶縁膜形成工程Ｓ１０と、コンタクトホール形成工程Ｓ１１と、第４不純物拡散領域形成工程Ｓ１２と、コンタクトプラグ形成工程Ｓ１３と、配線形成工程Ｓ１４と、ポリイミド膜形成工程Ｓ１５と、第５不純物拡散領域形成工程Ｓ１６と、第６不純物拡散領域形成工程Ｓ１７と、電極形成工程Ｓ１８とを有している。
図４は、準備工程Ｓ１を説明する断面図である。図４に示されているように、準備工程Ｓ１では、半導体基板ＳＵＢが準備される。図５は、第１不純物拡散領域形成工程Ｓ２を説明する断面図である。図５に示されているように、第１不純物拡散領域形成工程Ｓ２では、ホールバリア領域ＨＢＲ及びウェル領域ＷＲが形成される。第１不純物拡散領域形成工程Ｓ２では、第１に、ホールバリア領域ＨＢＲが形成される半導体基板ＳＵＢの部分の第１主面ＭＳ１側及びウェル領域ＷＲが形成される半導体基板ＳＵＢの部分の第１主面ＭＳ１側に、イオン注入が行われる。このイオン注入の際、ホールバリア領域ＨＢＲ及びウェル領域ＷＲが形成されない半導体基板ＳＵＢの部分の第１主面ＭＳ１上には、レジストが配置される。このレジストは、上記のイオン注入が行われた後に除去される。第２に、半導体基板ＳＵＢに対して、熱処理が行われる。これにより、注入されたドーパントが第２主面ＭＳ２側に向かって拡散し、ホールバリア領域ＨＢＲ及びウェル領域ＷＲが形成される。
図６は、絶縁膜形成工程Ｓ３を説明する断面図である。図６に示されているように、絶縁膜形成工程Ｓ３では、リセスＲＣＳが形成されるとともに、リセスＲＣＳに絶縁膜ＩＦが埋め込まれる。絶縁膜形成工程Ｓ３では、第１に、半導体基板ＳＵＢの第１主面ＭＳ１側がエッチングされることにより、リセスＲＣＳが形成される。このエッチングは、例えば、第１主面ＭＳ１上に配置されている酸化シリコン膜及び当該酸化シリコン膜上に配置されている窒化シリコン（ＳｉＮ）膜により構成されているハードマスクを用いて行われる。このハードマスクは、リセスＲＣＳが形成される部分に、第１主面ＭＳ１を露出させる開口が形成されている。第２に、半導体基板ＳＵＢの第１主面ＭＳ１側に対して熱酸化が行われることにより、リセスＲＣＳが絶縁膜ＩＦにより埋め込まれる。なお、絶縁膜ＩＦが形成された後、上記のハードマスクは、除去される。
図７は、第１トレンチ形成工程Ｓ４を説明する断面図である。図７に示されているように、第１トレンチ形成工程Ｓ４では、半導体基板ＳＵＢの第１主面ＭＳ１側がエッチングされることにより、トレンチＴＲ１、トレンチＴＲ２、トレンチＴＲ３、トレンチＴＲ４及びトレンチＴＲ５が形成される。このエッチングは、例えば、第１主面ＭＳ１上に配置されている酸化シリコン膜及び当該酸化シリコン膜上に配置されている窒化シリコン膜により構成されているハードマスクを用いて行われる。このハードマスクは、トレンチＴＲ１、トレンチＴＲ２、トレンチＴＲ３、トレンチＴＲ４及びトレンチＴＲ５が形成される部分に、第１主面ＭＳ１を露出させる開口が形成されている。なお、トレンチＴＲ１、トレンチＴＲ２、トレンチＴＲ３、トレンチＴＲ４及びトレンチＴＲ５が形成された後、上記のハードマスクは、除去される。
図８は、ゲート絶縁膜形成工程Ｓ５を説明する断面図である。図８に示されているように、ゲート絶縁膜形成工程Ｓ５では、半導体基板ＳＵＢの第１主面ＭＳ１側が熱酸化されることにより、トレンチＴＲ１、トレンチＴＲ２、トレンチＴＲ３、トレンチＴＲ４及びトレンチＴＲ５の内壁面（側面、底面）上に、ゲート絶縁膜ＧＩが形成される。
図９は、第１ポリシリコン膜形成工程Ｓ６を説明する断面図である。図９に示されているように、第１ポリシリコン膜形成工程では、ポリシリコン膜ＰＳＦ１、ポリシリコン膜ＰＳＦ２、ポリシリコン膜ＰＳＦ３、ポリシリコン膜ＰＳＦ４及びポリシリコン膜ＰＳＦ５が形成される。第１ポリシリコン膜形成工程では、第１に、ポリシリコンが、トレンチＴＲ１、トレンチＴＲ２、トレンチＴＲ３、トレンチＴＲ４及びトレンチＴＲ５内に埋め込まれる。このポリシリコンの埋め込みは、例えば、ＣＶＤ（Chemical Vapor Deposition）により行われる。このポリシリコンは、ドーパントを含有している。第２に、トレンチＴＲ１、トレンチＴＲ２、トレンチＴＲ３、トレンチＴＲ４及びトレンチＴＲ５からはみ出したポリシリコンが、例えばＣＭＰにより除去される。
図１０は、第２ポリシリコン膜形成工程Ｓ７を説明する断面図である。図１０に示されているように、第２ポリシリコン膜形成工程Ｓ７では、絶縁膜ＩＦを覆うように、第１主面ＭＳ１上にポリシリコン膜ＰＳＦ６が形成される。この時点では、ポリシリコン膜ＰＳＦ６はドーパントを含有していない。
図１１は、第２不純物拡散領域形成工程Ｓ８を説明する断面図である。図１１に示されているように、第２不純物拡散領域形成工程Ｓ８では、第１に、イオン注入により、チャネル領域ＣＨＲが形成される。また、このイオン注入の際、ポリシリコン膜ＰＳＦ６にもドーパントが注入される。第２に、ポリシリコン膜ＰＳＦ６がパターンニングされる。このパターンニングは、フォトリソグラフィによりパターンニングされたレジストをマスクとするエッチングにより行われる。
図１２は、第３不純物拡散領域形成工程Ｓ９を説明する断面図である。図１２に示されているように、第３不純物拡散領域形成工程Ｓ９では、イオン注入により、エミッタ領域ＥＭＲが形成される。このイオン注入の際、第２部分ＰＳＦ６ｂとなるポリシリコン膜ＰＳＦ６の部分にもドーパントが注入される。この際にドーパントが注入されなかったポリシリコン膜ＰＳＦ６の部分が、第１部分ＰＳＦ６ａとなる。このイオン注入の際、エミッタ領域ＥＭＲが形成されない半導体基板ＳＵＢの部分の第１主面ＭＳ１上及び第２部分ＰＳＦ６ｂが形成されないポリシリコン膜ＰＳＦ６の部分上には、レジストが配置される。このレジストは、上記のイオン注入が行われた後に除去される。
図１３は、層間絶縁膜形成工程Ｓ１０を説明する断面図である。図１３に示されているように、層間絶縁膜形成工程Ｓ１０では、層間絶縁膜ＩＬＤが形成される。層間絶縁膜形成工程Ｓ１０では、第１に、層間絶縁膜ＩＬＤの構成材料（酸化シリコン）が、例えばＣＶＤにより、ポリシリコン膜ＰＳＦ６及び絶縁膜ＩＦを覆うように第１主面ＭＳ１上に成膜される。第２に、成膜された酸化シリコンが、ＣＭＰ等により平坦化される。
コンタクトホール形成工程Ｓ１１は、図３に示されているように、レジスト形成工程Ｓ１１１と、レジストパターンニング工程Ｓ１１２と、第１エッチング工程Ｓ１１３と、第２エッチング工程Ｓ１１４と、第３エッチング工程Ｓ１１５とを有している。
図１４Ａは、レジスト形成工程Ｓ１１１を説明する断面図である。図１４Ａに示されているように、レジスト形成工程Ｓ１１１では、層間絶縁膜ＩＬＤ上に、レジストＰＲが形成される。図１４Ｂは、レジストパターンニング工程Ｓ１１２を説明する第１断面図である。図１４Ｂに示されているように、レジストパターンニング工程Ｓ１１２では、レチクルＲＥＴを用いて、レジストＰＲが露光される。レチクルＲＥＴは、ガラス基板ＧＳＵＢと、第１層ＦＬと、第２層ＳＬとを有している。第１層ＦＬはガラス基板ＧＳＵＢ上に配置されており、第２層ＳＬは第１層ＦＬ上に配置されている。第１層ＦＬ及び第２層ＳＬは、それぞれ、珪化モリブデン（ＭｏＳｉ）及びクロム（Ｃｒ）により形成されている。レチクルＲＥＴは第１層ＦＬ及び第２層ＳＬが除去されている部分を有しており、当該部分を透過した光により、レジストＰＲが露光される。
図１４Ｃは、レジストパターンニング工程Ｓ１１２を説明する第２断面図である。図１４Ｃに示されているように、レジストパターンニング工程Ｓ１１２では、第２に、露光されたＰＲが、現像される。これにより、コンタクトホールＣＨ１、コンタクトホールＣＨ２、コンタクトホールＣＨ３、コンタクトホールＣＨ４及びコンタクトホールＣＨ５に対応する位置において開口するように、レジストＰＲがパターンニングされる。
図１４Ｄは、第１エッチング工程Ｓ１１３を説明する断面図である。図１４Ｄに示されているように、第１エッチング工程Ｓ１１３では、層間絶縁膜ＩＬＤ中にコンタクトホールＣＨ１、コンタクトホールＣＨ２、コンタクトホールＣＨ３及びコンタクトホールＣＨ４が形成される。第１エッチング工程Ｓ１１３のエッチング条件は、エッチングしようとするコンタクトホールの開口面積が大きくなるにつれてエッチング中のデポジション量が多くなるように設定される。そのため、第１エッチング工程Ｓ１１３が行われた後において、コンタクトホールＣＨ１、コンタクトホールＣＨ２及びコンタクトホールＣＨ３は層間絶縁膜ＩＬＤを貫通しているが、コンタクトホールＣＨ４及びコンタクトホールＣＨ５は層間絶縁膜ＩＬＤを貫通していない。
より具体的には、このエッチングに用いられるエッチングガスは、フルオロカーボン系ガス（ＣＦ系ガス）である。このエッチングガスのＣ／Ｆ比は、０．５以上である。このエッチングガスは、例えば、ヘキサフルオロブタジエン（Ｃ４Ｆ６）、オクタフルオロシクロブタン（Ｃ４Ｆ８）又はオクタフルオロシクロペンテン（Ｃ５Ｆ８）である。また、このエッチングガスは、アルゴン（Ａｒ）及び酸素（Ｏ２）とともに用いられる。第１エッチング工程Ｓ１１３が行われている際には、半導体基板ＳＵＢの温度は、２０℃以下とされる。
図１４Ｅは、第２エッチング工程Ｓ１１４を説明する断面図である。図１４Ｅに示されているように、第２エッチング工程Ｓ１１４では、コンタクトホールＣＨ１が、トレンチＴＲ１とトレンチＴＲ２との間にあるチャネル領域ＣＨＲに達するように延びる。また、第２エッチング工程Ｓ１１４では、コンタクトホールＣＨ２がトレンチＴＲ３とトレンチＴＲ４との間のチャネル領域ＣＨＲ及びポリシリコン膜ＰＳＦ３に達するように延びるとともに、コンタクトホールＣＨ３がポリシリコン膜ＰＳＦ５に達するように延びる。しかしながら、第２エッチング工程Ｓ１１４のエッチングは層間絶縁膜ＩＬＤに対する選択比の大きいエッチングガスが用いられるため、第２エッチング工程Ｓ１１４が行われた後において、コンタクトホールＣＨ４及びコンタクトホールＣＨ５は、層間絶縁膜ＩＬＤを貫通していない。上記のエッチングガスは、例えば、６フッ化硫黄（ＳＦ６）である。
図１４Ｆは、第３エッチング工程Ｓ１１５を説明する断面図である。図１４Ｆに示されているように、第３エッチング工程Ｓ１１５では、コンタクトホールＣＨ４及びコンタクトホールＣＨ５が、ポリシリコン膜ＰＳＦ６に向かって延び、層間絶縁膜ＩＬＤを貫通する。第３エッチング工程Ｓ１１５のエッチングガスには、エッチング中のデポジション性が低いエッチングガス、例えばテトラフルオロメタン（ＣＦ４）が用いられる。このエッチングガスは、アルゴンとともに用いられる。
図１５は、第４不純物拡散領域形成工程Ｓ１２を説明する断面図である。図１５に示されているように、第４不純物拡散領域形成工程Ｓ１２では、コンタクトホールＣＨ１から露出しているチャネル領域ＣＨＲに、コンタクト領域ＣＴＲが形成される。コンタクト領域ＣＴＲは、コンタクトホールＣＨ２から露出しているチャネル領域ＣＨＲ及びポリシリコン膜ＰＳＦ３並びにコンタクトホールＣＨ３から露出しているポリシリコン膜ＰＳＦ５にも形成される。また、第４不純物拡散領域形成工程Ｓ１２では、コンタクト部ＰＳＦ６ｃ及びコンタクト部ＰＳＦ６ｄも形成される。チャネル領域ＣＨＲ、コンタクト部ＰＳＦ６ｃ及びコンタクト部ＰＳＦ６ｄは、イオン注入により形成される。
図１６は、コンタクトプラグ形成工程Ｓ１３を説明する断面図である。図１６に示されているように、コンタクトプラグ形成工程Ｓ１３では、コンタクトプラグＣＰ１、コンタクトプラグＣＰ２、コンタクトプラグＣＰ３、コンタクトプラグＣＰ４及びコンタクトプラグＣＰ５が形成される。コンタクトプラグ形成工程Ｓ１３では、コンタクトプラグＣＰ１、コンタクトプラグＣＰ２、コンタクトプラグＣＰ３、コンタクトプラグＣＰ４及びコンタクトプラグＣＰ５の構成材料（タングステン）が、例えばＣＶＤによりコンタクトホールＣＨ１、コンタクトホールＣＨ２、コンタクトホールＣＨ３、コンタクトホールＣＨ４及びコンタクトホールＣＨ５に埋め込まれる。第２に、コンタクトホールＣＨ１、コンタクトホールＣＨ２、コンタクトホールＣＨ３、コンタクトホールＣＨ４及びコンタクトホールＣＨ５からはみ出したタングステンが、例えばＣＭＰにより除去される。
図１７は、配線形成工程Ｓ１４を説明する断面図である。配線形成工程Ｓ１４では、図１７に示されているように、配線ＷＬ１、配線ＷＬ２、配線ＷＬ３及び配線ＷＬ４が形成される。配線形成工程Ｓ１４では、第１に、配線ＷＬ１、配線ＷＬ２、配線ＷＬ３及び配線ＷＬ４の構成材料（アルミニウム合金）が、層間絶縁膜ＩＬＤ上にスパッタリング等により成膜される。第２に、成膜されたアルミニウム合金が、フォトリソグラフィを用いて形成されたレジストをマスクとするエッチングにより、パターンニングされる。
図１８は、ポリイミド膜形成工程Ｓ１５を説明する断面図である。図１８に示されているように、ポリイミド膜形成工程Ｓ１５では、配線ＷＬ１、配線ＷＬ２、配線ＷＬ３及び配線ＷＬ４を覆うように、層間絶縁膜ＩＬＤ上にポリイミド膜ＰＦが形成される。ポリイミド膜ＰＦが形成された後、ポリイミド膜ＰＦには、フォトリソグラフィを用いてパターンニングされることにより、配線ＷＬ１、配線ＷＬ２、配線ＷＬ３及び配線ＷＬ４の電極パッド部を露出させる開口が形成される。
図１９は、第５不純物拡散領域形成工程Ｓ１６を説明する断面図である。図２０は、第６不純物拡散領域形成工程Ｓ１７を説明する断面図である。図１９及び図２０に示されているように、第５不純物拡散領域形成工程Ｓ１６ではフィールドストップ領域ＦＳＲが第２主面ＭＳ２に形成され、第６不純物拡散領域形成工程Ｓ１７ではコレクタ領域ＣＬＲが第２主面ＭＳ２に形成される。フィールドストップ領域ＦＳＲ及びコレクタ領域ＣＬＲの形成は、第２主面ＭＳ２側からのイオン注入により行われる。
電極形成工程Ｓ１８では、第２主面ＭＳ２上に、電極ＥＬが形成される。電極ＥＬの形成は、例えばスパッタリングにより行われる。以上により、図１及び図２に示される構造の半導体装置ＤＥＶ１が形成される。
＜半導体装置ＤＥＶ１の製造方法の効果＞
上記のとおり、半導体装置ＤＥＶ１の製造方法では、コンタクトホールＣＨ１、コンタクトホールＣＨ２、コンタクトホールＣＨ３、コンタクトホールＣＨ４及びコンタクトホールＣＨ５を形成するためのレジストの形成は、１回のみである。そのため、半導体装置ＤＥＶ１の製造方法によると、コンタクトホールＣＨ１、コンタクトホールＣＨ２、コンタクトホールＣＨ３、コンタクトホールＣＨ４及びコンタクトホールＣＨ５を形成するための製造コストを低減することが可能である。
また、半導体装置ＤＥＶ１の製造方法では、コンタクトホールＣＨ４及びコンタクトホールＣＨ５からポリシリコン膜ＰＳＦ６が露出していない状態で第２エッチング工程Ｓ１１４が行われ、その後に第３エッチング工程Ｓ１１５によりコンタクトホールＣＨ４及びコンタクトホールＣＨ５からポリシリコン膜ＰＳＦ６が露出されるため、コンタクトホールＣＨ４及びコンタクトホールＣＨ５がポリシリコン膜ＰＳＦ６を貫通することが抑制される。
（変形例１）
変形例１に係る半導体装置ＤＥＶ１を、半導体装置ＤＥＶ１ａとする。ここでは、半導体装置ＤＥＶ１と異なる点を主に説明し、重複する説明は繰り返さないものとする。
＜半導体装置ＤＥＶ１ａの構成＞
以下に、半導体装置ＤＥＶ１ａの構成を説明する。
図２１は、半導体装置ＤＥＶ１ａの断面図である。図２２は、半導体装置ＤＥＶ１ａの平面図である。図２２中では、配線ＷＬ１、配線ＷＬ２、配線ＷＬ３及び配線ＷＬ４並びにポリイミド膜ＰＦの図示が省略されている。図２１及び図２２に示されているように、半導体装置ＤＥＶ１ａでは、コンタクトホールＣＨ１、コンタクトホールＣＨ２、コンタクトホールＣＨ３、コンタクトホールＣＨ４及びコンタクトホールＣＨ５が、平面視において第１方向Ｄ１に沿って延びている。
半導体装置ＤＥＶ１ａでは、第２方向Ｄ２におけるコンタクトホールＣＨ１の幅、第２方向Ｄ２におけるコンタクトホールＣＨ２の幅及び第２方向Ｄ２におけるコンタクトホールＣＨ３の幅は、第２方向Ｄ２におけるコンタクトホールＣＨ４及び第２方向Ｄ２におけるコンタクトホールＣＨ５の幅よりも大きい。第２方向Ｄ２は、第１方向Ｄ１に直交する方向である。
第２方向Ｄ２におけるコンタクトホールＣＨ１の幅、第２方向Ｄ２におけるコンタクトホールＣＨ２の幅、第２方向Ｄ２におけるコンタクトホールＣＨ３の幅、第２方向Ｄ２におけるコンタクトホールＣＨ４の幅及び第２方向Ｄ２におけるコンタクトホールＣＨ５の幅は、層間絶縁膜ＩＬＤの上面から離れるにつれて小さくなっている。すなわち、コンタクトホールＣＨ１、コンタクトホールＣＨ２、コンタクトホールＣＨ３、コンタクトホールＣＨ４及びコンタクトホールＣＨ５は、順テーパ状に形成されている。但し、層間絶縁膜ＩＬＤよりも下方にあるコンタクトホールＣＨ１の部分、層間絶縁膜ＩＬＤよりも下方にあるコンタクトホールＣＨ２の部分及び層間絶縁膜ＩＬＤよりも下方にあるコンタクトホールＣＨ３の部分は、順テーパ状になっていなくてもよい。
＜半導体装置ＤＥＶ１ａの製造方法＞
以下に、半導体装置ＤＥＶ１ａの製造方法を説明する。
半導体装置ＤＥＶ１ａの製造方法では、第１エッチング工程Ｓ１１３のエッチング条件が、コンタクトホールＣＨ１、コンタクトホールＣＨ２、コンタクトホールＣＨ３、コンタクトホールＣＨ４及びコンタクトホールＣＨ５が順テーパ状に形成されるように選択される。そのため、半導体装置ＤＥＶ１ａの製造方法では、コンタクトホールＣＨ４及びコンタクトホールＣＨ５が、コンタクトホールＣＨ１、コンタクトホールＣＨ２及びコンタクトホールＣＨ３よりも、第１エッチング工程Ｓ１１３が行われている途中で閉塞されやすい。その結果、半導体装置ＤＥＶ１ａの製造方法でも、第１エッチング工程Ｓ１１３が行われた後において、コンタクトホールＣＨ１、コンタクトホールＣＨ２及びコンタクトホールＣＨ３は層間絶縁膜ＩＬＤを貫通しているが、コンタクトホールＣＨ４及びコンタクトホールＣＨ５は層間絶縁膜ＩＬＤを貫通していない。
より具体的には、半導体装置ＤＥＶ１ａの製造方法では、第１エッチング工程Ｓ１１３に用いられるエッチングガスが、水素を含むフルオロカーボン系ガスである。このエッチングガスは、例えばトリフルオロメタン（ＣＨＦ３）又はジフルオロメタン（ＣＨ２Ｆ２）である。このようなエッチングガスが用いられる場合、エッチング中のデポジションの付着係数が低いことからコンタクトホールの側壁にデポジションが起こりやすくなり、コンタクトホールＣＨ１、コンタクトホールＣＨ２、コンタクトホールＣＨ３、コンタクトホールＣＨ４及びコンタクトホールＣＨ５が順テーパ状に形成される。
＜半導体装置ＤＥＶ１ａの製造方法の効果＞
半導体装置ＤＥＶ１ａの製造方法では、半導体装置ＤＥＶ１の製造方法と同様に、コンタクトホールＣＨ１、コンタクトホールＣＨ２、コンタクトホールＣＨ３、コンタクトホールＣＨ４及びコンタクトホールＣＨ５を形成するためのレジストの形成が１回のみとなるため、コンタクトホールＣＨ１、コンタクトホールＣＨ２、コンタクトホールＣＨ３、コンタクトホールＣＨ４及びコンタクトホールＣＨ５を形成するための製造コストを低減することが可能である。
（変形例２）
変形例２に係る半導体装置ＤＥＶ１を、半導体装置ＤＥＶ１ｂとする。ここでは、半導体装置ＤＥＶ１と異なる点を主に説明し、重複する説明は繰り返さないものとする。
＜半導体装置ＤＥＶ１ｂの構成＞
以下に、半導体装置ＤＥＶ１ｂの構成を説明する。
図２３は、半導体装置ＤＥＶ１ｂの断面図である。図２４は、半導体装置ＤＥＶ１ｂの平面図である。図２４中では、配線ＷＬ１、配線ＷＬ２、配線ＷＬ３及び配線ＷＬ４並びにポリイミド膜ＰＦの図示が省略されている。図２３及び図２４に示されているように、半導体装置ＤＥＶ１ｂでは、コンタクトホールＣＨ１、コンタクトホールＣＨ２、コンタクトホールＣＨ３、コンタクトホールＣＨ４及びコンタクトホールＣＨ５が、平面視において第１方向Ｄ１に沿って延びている。
半導体装置ＤＥＶ１ｂでは、第２方向Ｄ２におけるコンタクトホールＣＨ１の幅、第２方向Ｄ２におけるコンタクトホールＣＨ２の幅及び第２方向Ｄ２におけるコンタクトホールＣＨ３の幅は、第２方向Ｄ２におけるコンタクトホールＣＨ４及び第２方向Ｄ２におけるコンタクトホールＣＨ５の幅よりも大きい。
＜半導体装置ＤＥＶ１ｂの製造方法＞
以下に、半導体装置ＤＥＶ１ｂの製造方法を説明する。
半導体装置ＤＥＶ１ｂの製造方法では、第１エッチング工程Ｓ１１３のエッチング条件が、第２方向Ｄ２におけるコンタクトホールＣＨ１の幅（第２方向Ｄ２におけるコンタクトホールＣＨ２の幅、第２方向Ｄ２におけるコンタクトホールＣＨ３の幅、第２方向Ｄ２におけるコンタクトホールＣＨ４、第２方向Ｄ２におけるコンタクトホールＣＨ５の幅）が小さくなるにつれてエッチングレートが小さくなるように選択される。その結果、半導体装置ＤＥＶ１ｂの製造方法でも、第１エッチング工程Ｓ１１３が行われた後において、コンタクトホールＣＨ１、コンタクトホールＣＨ２及びコンタクトホールＣＨ３は層間絶縁膜ＩＬＤを貫通しているが、コンタクトホールＣＨ４及びコンタクトホールＣＨ５は層間絶縁膜ＩＬＤを貫通していない。
より具体的には、半導体装置ＤＥＶ１ｂの製造方法では、第１エッチング工程Ｓ１１３に用いられるエッチングガスがフルオロカーボン系ガスであり、第１エッチング工程Ｓ１１３が行われている際のチャンバ内の圧力が５０ｍＴｏｒｒ以上である。このエッチングガスは、例えば、フルオロメタンである。このようなエッチング条件が用いられると、第１エッチング工程Ｓ１１３が行われている際に、第２方向Ｄ２における幅が小さいコンタクトホールにエッチングガスが入り込みにくくなるため、第２方向Ｄ２における幅が小さいコンタクトホールＣＨ４及びコンタクトホールＣＨ５に対するエッチングレートが、第２方向Ｄ２における幅が大きいコンタクトホールＣＨ１、コンタクトホールＣＨ２及びコンタクトホールＣＨ３に対するエッチングレートよりも低くなる。
＜半導体装置ＤＥＶ１ｂの製造方法の効果＞
以下に、半導体装置ＤＥＶ１ｂの製造方法の効果を説明する。
半導体装置ＤＥＶ１ｂの製造方法は、半導体装置ＤＥＶ１の製造方法と同様に、コンタクトホールＣＨ１、コンタクトホールＣＨ２、コンタクトホールＣＨ３、コンタクトホールＣＨ４及びコンタクトホールＣＨ５を形成するためのレジストの形成が１回のみとなるため、コンタクトホールＣＨ１、コンタクトホールＣＨ２、コンタクトホールＣＨ３、コンタクトホールＣＨ４及びコンタクトホールＣＨ５を形成するための製造コストを低減することが可能である。
（変形例３）
変形例３に係る半導体装置ＤＥＶ１を、半導体装置ＤＥＶ１ｃとする。ここでは、半導体装置ＤＥＶ１と異なる点を主に説明し、重複する説明は繰り返さないものとする。
＜半導体装置ＤＥＶ１ｃの構成＞
以下に、半導体装置ＤＥＶ１ｃの構成を説明する。
図２５は、半導体装置ＤＥＶ１ｃの断面図である。図２６は、半導体装置ＤＥＶ１ｃの平面図である。図２６中では、配線ＷＬ１、配線ＷＬ２、配線ＷＬ３及び配線ＷＬ４並びにポリイミド膜ＰＦの図示が省略されている。図２５及び図２６に示されているように、半導体装置ＤＥＶ１ｃでは、コンタクトホールＣＨ１、コンタクトホールＣＨ２、コンタクトホールＣＨ３、コンタクトホールＣＨ４及びコンタクトホールＣＨ５が、平面視において第１方向Ｄ１に沿って延びている。但し、半導体装置ＤＥＶ１ｃでは、平面視におけるコンタクトホールＣＨ１、コンタクトホールＣＨ２、コンタクトホールＣＨ３、コンタクトホールＣＨ４及びコンタクトホールＣＨ５の形状は、これに限られない。
＜半導体装置ＤＥＶ１ｃの製造方法＞
以下に、半導体装置ＤＥＶ１ｃの製造方法を説明する。
図２７Ａは、半導体装置ＤＥＶ１ｃの製造方法のレジストパターンニング工程を説明する第１断面図である。半導体装置ＤＥＶ１ｃの製造方法のレジストパターンニング工程Ｓ１１２に用いられるレチクルＲＥＴは、図２７Ａに示されているように、透光部ＲＥＴ１と、透光部ＲＥＴ２と、透光部ＲＥＴ３と、透光部ＲＥＴ４と、透光部ＲＥＴ５とを有している。コンタクトホールＣＨ１、コンタクトホールＣＨ２、コンタクトホールＣＨ３、コンタクトホールＣＨ４及びコンタクトホールＣＨ５に対応する位置にあるレジストＰＲの部分は、それぞれ、透光部ＲＥＴ１、透光部ＲＥＴ２、透光部ＲＥＴ３、透光部ＲＥＴ４及び透光部ＲＥＴ５を透過した光により露光される。
透光部ＲＥＴ１、透光部ＲＥＴ２及び透光部ＲＥＴ３における光の透過率は、透光部ＲＥＴ４及び透光部ＲＥＴ５における光の透過率よりも大きい。透光部ＲＥＴ１、透光部ＲＥＴ２及び透光部ＲＥＴ３における光の透過率は、例えば１００パーセントである。他方で、透光部ＲＥＴ４及び透光部ＲＥＴ５における光の透過率は、例えば５０パーセント以上８０パーセント以下である。すなわち、透光部ＲＥＴ４及び透光部ＲＥＴ５では、レチクルＲＥＴが、ハーフトーンになっている。透光部ＲＥＴ１、透光部ＲＥＴ２及び透光部ＲＥＴ３では、第１層ＦＬ及び第２層ＳＬが除去されている。他方で、透光部ＲＥＴ４及び透光部ＲＥＴ５では、第２層ＳＬが除去されているが、第１層ＦＬは残存している。
図２７Ｂは、半導体装置ＤＥＶ１ｃの製造方法のレジストパターンニング工程を説明する第２断面図である。半導体装置ＤＥＶ１ｃの製造方法のレジストパターンニング工程Ｓ１１２では、透光部ＲＥＴ１、透光部ＲＥＴ２及び透光部ＲＥＴ３における光の透過率が透光部ＲＥＴ４及び透光部ＲＥＴ５における光の透過率よりも大きくなっているため、露光後の現像が行われることにより、コンタクトホールＣＨ１、コンタクトホールＣＨ２及びコンタクトホールＣＨ３に対応する位置にあるレジストＰＲの部分に層間絶縁膜ＩＬＤを露出させる開口が形成されるが、コンタクトホールＣＨ４及びコンタクトホールＣＨ５に対応する位置にあるレジストＰＲの開口の底面にはレジストＰＲが残存する。
半導体装置ＤＥＶ１ｃの製造方法では、層間絶縁膜ＩＬＤに対するエッチングレートがレジストＰＲに対するエッチングレートよりも大きくなるように、第１エッチング工程Ｓ１１３のエッチング条件が設定される。その結果、コンタクトホールＣＨ４及びコンタクトホールＣＨ５を形成する位置における層間絶縁膜ＩＬＤのエッチングがコンタクトホールＣＨ１、コンタクトホールＣＨ２及びコンタクトホールＣＨ３を形成する位置における層間絶縁膜ＩＬＤのエッチングよりも遅れることになり、半導体装置ＤＥＶ１ｃの製造方法でも、コンタクトホールＣＨ１、コンタクトホールＣＨ２及びコンタクトホールＣＨ３が層間絶縁膜ＩＬＤを貫通した時点で、コンタクトホールＣＨ４及びコンタクトホールＣＨ５は、層間絶縁膜ＩＬＤを貫通していない。
より具体的には、半導体装置ＤＥＶ１ｃの製造方法では、第１エッチング工程Ｓ１１３に用いられるエッチングガスがフルオロカーボン系ガスであり、そのＣ／Ｆ比が、例えば０．５以上である。このエッチングガスは、酸素及びアルゴンとともに用いられる。このエッチングガスは、例えばオクタフルオロシクロブタン（Ｃ４Ｆ８）である。
＜半導体装置ＤＥＶ１ｃの製造方法の効果＞
以下に、半導体装置ＤＥＶ１ｃの製造方法の効果を説明する。
半導体装置ＤＥＶ１ｃの製造方法は、半導体装置ＤＥＶ１の製造方法と同様に、コンタクトホールＣＨ１、コンタクトホールＣＨ２、コンタクトホールＣＨ３、コンタクトホールＣＨ４及びコンタクトホールＣＨ５を形成するためのレジストの形成が１回のみとなるため、コンタクトホールＣＨ１、コンタクトホールＣＨ２、コンタクトホールＣＨ３、コンタクトホールＣＨ４及びコンタクトホールＣＨ５を形成するための製造コストを低減することが可能である。
（第２実施形態）
第２実施形態に係る半導体装置を説明する。第２実施形態に係る半導体装置を、半導体装置ＤＥＶ２とする。ここでは、半導体装置ＤＥＶ１と異なる点を説明し、重複する説明は繰り返さないものとする。
＜半導体装置ＤＥＶ２の構成＞
以下に、半導体装置ＤＥＶ２の構成を説明する。
図２８は、半導体装置ＤＥＶ２の断面図である。図２８に示されているように、半導体装置ＤＥＶ２は、半導体基板ＳＵＢと、ゲート絶縁膜ＧＩと、ポリシリコン膜ＰＳＦ１、ポリシリコン膜ＰＳＦ２、ポリシリコン膜ＰＳＦ３、ポリシリコン膜ＰＳＦ４及びポリシリコン膜ＰＳＦ５と、絶縁膜ＩＦと、ポリシリコン膜ＰＳＦ６と、層間絶縁膜ＩＬＤとを有している。半導体装置ＤＥＶ１は、さらに、コンタクトプラグＣＰ１、コンタクトプラグＣＰ２、コンタクトプラグＣＰ３、コンタクトプラグＣＰ４及びコンタクトプラグＣＰ５と、配線ＷＬ１、配線ＷＬ２、配線ＷＬ３及び配線ＷＬ４と、ポリイミド膜ＰＦと、電極ＥＬとを有している。この点に関し、半導体装置ＤＥＶ２の構成は、半導体装置ＤＥＶ１の構成と共通している。
半導体装置ＤＥＶ２では、絶縁膜ＩＦの上面に、トレンチＴＲ６が形成されている。トレンチＴＲ６は、絶縁膜ＩＦの底面側に向かって延びている。トレンチＴＲ６には、ポリシリコン膜ＰＳＦ６が埋め込まれている。半導体装置ＤＥＶ２では、コンタクトホールＣＨ４及びコンタクトホールＣＨ５の下端が、ポリシリコン膜ＰＳＦ６まで達している。これらの点に関し、半導体装置ＤＥＶ２の構成は、半導体装置ＤＥＶ１の構成と異なっている。なお、半導体装置ＤＥＶ２では、図示されていないが、コンタクトホールＣＨ１、コンタクトホールＣＨ２、コンタクトホールＣＨ３、コンタクトホールＣＨ４及びコンタクトホールＣＨ５が、平面視において第１方向Ｄ１に沿って延びていてもよい。
＜半導体装置ＤＥＶ２の製造方法＞
以下に、半導体装置ＤＥＶ２の製造方法を説明する。
図２９は、半導体装置ＤＥＶ２の製造方法を示す工程図である。図２９に示されているように、準備工程Ｓ１と、第１不純物拡散領域形成工程Ｓ２と、絶縁膜形成工程Ｓ３と、第１トレンチ形成工程Ｓ４と、ゲート絶縁膜形成工程Ｓ５と、第１ポリシリコン膜形成工程Ｓ６と、第２ポリシリコン膜形成工程Ｓ７と、第２不純物拡散領域形成工程Ｓ８と、第３不純物拡散領域形成工程Ｓ９と、層間絶縁膜形成工程Ｓ１０と、コンタクトホール形成工程Ｓ１１と、第４不純物拡散領域形成工程Ｓ１２と、コンタクトプラグ形成工程Ｓ１３とを有している。半導体装置ＤＥＶ２の製造方法は、配線形成工程Ｓ１４と、ポリイミド膜形成工程Ｓ１５と、第５不純物拡散領域形成工程Ｓ１６と、第６不純物拡散領域形成工程Ｓ１７と、電極形成工程Ｓ１８とをさらに有している。この点に関し、半導体装置ＤＥＶ２の製造方法は、半導体装置ＤＥＶ１の製造方法と共通している。
半導体装置ＤＥＶ２の製造方法は、第２トレンチ形成工程Ｓ１９をさらに有している点が、半導体装置ＤＥＶ１の製造方法と異なっている。半導体装置ＤＥＶ２の製造方法は、第２ポリシリコン膜形成工程Ｓ７、第２不純物拡散領域形成工程Ｓ８、第３不純物拡散領域形成工程Ｓ９、層間絶縁膜形成工程Ｓ１０及びコンタクトホール形成工程Ｓ１１の詳細も、半導体装置ＤＥＶ１の製造方法と異なっている。なお、第２トレンチ形成工程Ｓ１９は、第１ポリシリコン膜形成工程Ｓ６の後であって第２ポリシリコン膜形成工程Ｓ７の前に行われる。
図３０は、半導体装置ＤＥＶ２の製造方法の第２トレンチ形成工程Ｓ１９を説明する断面図である。図３０に示されているように、半導体装置ＤＥＶ２の製造方法の第２トレンチ形成工程Ｓ１９では、トレンチＴＲ６が形成される。トレンチＴＲ６は、第１主面ＭＳ１上に形成されているレジストをマスクとするエッチングにより形成される。なお、このレジストは、エッチング後に除去される。
図３１は、半導体装置ＤＥＶ２の製造方法の第２ポリシリコン膜形成工程Ｓ７を説明する断面図である。図３１に示されているように、第２ポリシリコン膜形成工程Ｓ７では、ポリシリコン膜ＰＳＦ６が形成される。第２に、トレンチＴＲ６を埋め込むように、第１主面ＭＳ１上にポリシリコン膜ＰＳＦ６が形成される。この時点では、ポリシリコン膜ＰＳＦ６はドーパントを含有していない。
図３２は、半導体装置ＤＥＶ２の製造方法の第２不純物拡散領域形成工程Ｓ８を説明する断面図である。図３２に示されているように、半導体装置ＤＥＶ２の製造方法の第２不純物拡散領域形成工程Ｓ８では、第１に、イオン注入により、チャネル領域ＣＨＲが形成される。このイオン注入の際、ポリシリコン膜ＰＳＦ６にも、ドーパントが注入される。第２に、トレンチＴＲ６からはみ出しているポリシリコン膜ＰＳＦ６が、例えばＣＭＰにより除去される。
図３３は、半導体装置ＤＥＶ２の製造方法の第３不純物拡散領域形成工程Ｓ９を説明する断面図である。図３３に示されているように、半導体装置ＤＥＶ２の製造方法の第３不純物拡散領域形成工程Ｓ９では、イオン注入により、エミッタ領域ＥＭＲが形成される。このイオン注入の際、第２部分ＰＳＦ６ｂとなるポリシリコン膜ＰＳＦ６の部分にもドーパントが注入される。この際にドーパントが注入されなかったポリシリコン膜ＰＳＦ６の部分が、第１部分ＰＳＦ６ａとなる。このイオン注入の際、エミッタ領域ＥＭＲが形成されない半導体基板ＳＵＢの部分の第１主面ＭＳ１上及び第２部分ＰＳＦ６ｂが形成されないポリシリコン膜ＰＳＦ６の部分上には、レジストが配置される。このレジストは、上記のイオン注入が行われた後に除去される。
図３４は、半導体装置ＤＥＶ２の製造方法の層間絶縁膜形成工程Ｓ１０を説明する断面図である。図３４に示されているように、半導体装置ＤＥＶ２の製造方法の層間絶縁膜形成工程Ｓ１０では、層間絶縁膜ＩＬＤが形成される。層間絶縁膜形成工程Ｓ１０では、第１に、層間絶縁膜ＩＬＤの構成材料（酸化シリコン）が、ポリシリコン膜ＰＳＦ６及び絶縁膜ＩＦを覆うように、第１主面ＭＳ１上に成膜される。但し、層間絶縁膜ＩＬＤが成膜された後、層間絶縁膜ＩＬＤの上面は、ＣＭＰ等により平坦化されなくてもよい。
図３５Ａは、半導体装置ＤＥＶ２の製造方法の第１エッチング工程Ｓ１１３を説明する断面図である。図３５Ａに示されているように、半導体装置ＤＥＶ２の製造方法の第１エッチング工程Ｓ１１３では、層間絶縁膜ＩＬＤ中にコンタクトホールＣＨ１、コンタクトホールＣＨ２、コンタクトホールＣＨ３、コンタクトホールＣＨ４及びコンタクトホールＣＨ５が形成される。
半導体装置ＤＥＶ２の製造方法の第１エッチング工程Ｓ１１３では、第１エッチング工程Ｓ１１３が行われた後において、コンタクトホールＣＨ１、コンタクトホールＣＨ２及びコンタクトホールＣＨ３のみならず、コンタクトホールＣＨ４及びコンタクトホールＣＨ５も、層間絶縁膜ＩＬＤを貫通している。そのため、半導体装置ＤＥＶ２の製造方法では、第３エッチング工程Ｓ１１５が不要となる。
図３５Ｂは、半導体装置ＤＥＶ２の製造方法の第２エッチング工程Ｓ１１４を説明する断面図である。図３５Ｂに示されているように、半導体装置ＤＥＶ２の製造方法の第２エッチング工程Ｓ１１４では、コンタクトホールＣＨ１が、トレンチＴＲ１とトレンチＴＲ２との間にあるチャネル領域ＣＨＲに達するように延びる。半導体装置ＤＥＶ２の製造方法の第２エッチング工程Ｓ１１４では、コンタクトホールＣＨ２がトレンチＴＲ３とトレンチＴＲ４との間のチャネル領域ＣＨＲ及びポリシリコン膜ＰＳＦ３に達するように延びるとともに、コンタクトホールＣＨ３がポリシリコン膜ＰＳＦ５に達するように延びる。
さらに、半導体装置ＤＥＶ２の製造方法の第２エッチング工程Ｓ１１４では、コンタクトホールＣＨ４及びコンタクトホールＣＨ５が、ポリシリコン膜ＰＳＦ６に達するように延びる。
＜半導体装置ＤＥＶ２の製造方法の効果＞
以下に、半導体装置ＤＥＶ２の製造方法の効果を説明する。
上記のとおり、半導体装置ＤＥＶ２の製造方法でも、コンタクトホールＣＨ１、コンタクトホールＣＨ２、コンタクトホールＣＨ３、コンタクトホールＣＨ４及びコンタクトホールＣＨ５を形成するためのレジストの形成は、１回のみである。そのため、半導体装置ＤＥＶ２の製造方法によると、コンタクトホールＣＨ１、コンタクトホールＣＨ２、コンタクトホールＣＨ３、コンタクトホールＣＨ４及びコンタクトホールＣＨ５を形成するための製造コストを低減することが可能である。
また、半導体装置ＤＥＶ２の製造方法では、コンタクトホールＣＨ１、コンタクトホールＣＨ２及びコンタクトホールＣＨ３が形成される部分における層間絶縁膜ＩＬＤの厚さがコンタクトホールＣＨ４及びコンタクトホールＣＨ４が形成される部分における層間絶縁膜ＩＬＤの厚さと異ならないため、コンタクトホール形成工程Ｓ１１が行われている際にポリシリコン膜ＰＳＦ６がコンタクトホールＣＨ４及びコンタクトホールＣＨ５により貫通されることが抑制される。
（変形例１）
変形例１に係る半導体装置ＤＥＶ２を、半導体装置ＤＥＶ２ａとする。ここでは、半導体装置ＤＥＶ２と異なる点を主に説明し、重複する説明は繰り返さないものとする。
＜半導体装置ＤＥＶ２ａの構成＞
以下に、半導体装置ＤＥＶ２ａの構成を説明する。
図３６は、半導体装置ＤＥＶ２ａの断面図である。図３６に示されているように、半導体装置ＤＥＶ２ａは、ハードマスクＨＭ１をさらに有している。ハードマスクＨＭ１は、第１主面ＭＳ１上及び絶縁膜ＩＦ上に配置されている。ハードマスクＨＭ１上には、層間絶縁膜ＩＬＤが配置されている。トレンチＴＲ１、トレンチＴＲ２、トレンチＴＲ３、トレンチＴＲ４、トレンチＴＲ５及びトレンチＴＲ６は、ハードマスクＨＭ１を貫通するように延びている。ハードマスクＨＭ１は、例えば酸化シリコンにより形成されている。
＜半導体装置ＤＥＶ２ｂの製造方法＞
以下に、半導体装置ＤＥＶ２ａの製造方法を説明する。
図３７は、半導体装置ＤＥＶ２ａの製造方法を示す工程図である。図３７に示されているように、半導体装置ＤＥＶ２ａの製造方法では、第２トレンチ形成工程Ｓ１９が、絶縁膜形成工程Ｓ３の後であって第１トレンチ形成工程Ｓ４の前に行われる。半導体装置ＤＥＶ２ａの製造方法は、第２ポリシリコン膜形成工程Ｓ７を有していない。
図３８は、半導体装置ＤＥＶ２ａの製造方法の第２トレンチ形成工程Ｓ１９を説明する断面図である。図３８に示されているように、半導体装置ＤＥＶ２ａの製造方法の第２トレンチ形成工程Ｓ１９では、ハードマスクＨＭ１及びトレンチＴＲ６が形成される。半導体装置ＤＥＶ２ａの製造方法の第２トレンチ形成工程Ｓ１９では、第１に、第１主面ＭＳ１上に、ハードマスクＨＭ１が形成される。
第２に、ハードマスクＨＭ１が、フォトリソグラフィを用いてパターンニングされたレジストをマスクとしてエッチングされる。エッチング後のハードマスクＨＭ１は、トレンチＴＲ１、トレンチＴＲ２、トレンチＴＲ３、トレンチＴＲ４及びトレンチＴＲ５に対応する位置に開口が形成される。また、このエッチングにより、ハードマスクＨＭ１を貫通して絶縁膜ＩＦにトレンチＴＲ６が形成される。
図３９は、半導体装置ＤＥＶ２ａの製造方法の第１トレンチ形成工程Ｓ４を説明する断面図である。図３９に示されているように、半導体装置ＤＥＶ２ａの製造方法の第１トレンチ形成工程Ｓ４では、トレンチＴＲ１、トレンチＴＲ２、トレンチＴＲ３、トレンチＴＲ４及びトレンチＴＲ５が形成される。トレンチＴＲ１、トレンチＴＲ２、トレンチＴＲ３、トレンチＴＲ４及びトレンチＴＲ５は、ハードマスクＨＭ１をマスクとするエッチングにより形成される。
図４０は、半導体装置ＤＥＶ２ａの製造方法の第１ポリシリコン膜形成工程Ｓ６を説明する断面図である。図４０に示されるように、半導体装置ＤＥＶ２ａの製造方法の第１ポリシリコン膜形成工程Ｓ６では、ポリシリコン膜ＰＳＦ１、ポリシリコン膜ＰＳＦ２、ポリシリコン膜ＰＳＦ３、ポリシリコン膜ＰＳＦ４及びポリシリコン膜ＰＳＦ５に加え、ポリシリコン膜ＰＳＦ６が形成される。半導体装置ＤＥＶ２ａの製造方法の第１ポリシリコン膜形成工程Ｓ６では、第１に、ポリシリコンが、トレンチＴＲ１、トレンチＴＲ２、トレンチＴＲ３、トレンチＴＲ４、トレンチＴＲ５及びトレンチＴＲ６に埋め込まれる。このポリシリコンの埋め込みは、例えば、ＣＶＤにより行われる。このポリシリコンは、ｐ型のドーパントを含有している。
第２に、イオン注入が行われる。これにより、ポリシリコン膜ＰＳＦ１、ポリシリコン膜ＰＳＦ２、ポリシリコン膜ＰＳＦ３、ポリシリコン膜ＰＳＦ４及びポリシリコン膜ＰＳＦ５の上方にあるポリシリコンにｎ型のドーパントが注入される。このｎ型のドーパントは、イオン注入後の熱処理により、ポリシリコン膜ＰＳＦ１、ポリシリコン膜ＰＳＦ２、ポリシリコン膜ＰＳＦ３、ポリシリコン膜ＰＳＦ４及びポリシリコン膜ＰＳＦ５中に拡散し、ポリシリコン膜ＰＳＦ１、ポリシリコン膜ＰＳＦ２、ポリシリコン膜ＰＳＦ３、ポリシリコン膜ＰＳＦ４及びポリシリコン膜ＰＳＦ５の導電型がｎ型となる。第３に、トレンチＴＲ１、トレンチＴＲ２、トレンチＴＲ３、トレンチＴＲ４、トレンチＴＲ５及びトレンチＴＲ６からはみ出したポリシリコンが、例えばＣＭＰにより除去される。
＜半導体装置ＤＥＶ２ａの製造方法の効果＞
以下に、半導体装置ＤＥＶ２ａの製造方法の効果を説明する。
半導体装置ＤＥＶ２ａの製造方法は、半導体装置ＤＥＶ２の製造方法と同様に、コンタクトホールＣＨ１、コンタクトホールＣＨ２、コンタクトホールＣＨ３、コンタクトホールＣＨ４及びコンタクトホールＣＨ５を形成するためのレジストの形成が１回のみとなるため、コンタクトホールＣＨ１、コンタクトホールＣＨ２、コンタクトホールＣＨ３、コンタクトホールＣＨ４及びコンタクトホールＣＨ５を形成するための製造コストを低減することが可能である。
半導体装置ＤＥＶ２ａの製造方法では、絶縁膜ＩＦ上にハードマスクＨＭ１が形成されているため、絶縁膜ＩＦの厚さを小さくしても、トレンチＴＲ６の深さを確保することが可能となる。半導体装置ＤＥＶ２ａの製造方法では、トレンチＴＲ１、トレンチＴＲ２、トレンチＴＲ３、トレンチＴＲ４、トレンチＴＲ５及びトレンチＴＲ６を形成するためのレジストの形成が１回のみとなるため、トレンチＴＲ１、トレンチＴＲ２、トレンチＴＲ３、トレンチＴＲ４、トレンチＴＲ５及びトレンチＴＲ６を形成するための製造コストを低減することが可能である。
また、半導体装置ＤＥＶ２ａの製造方法では、ポリシリコン膜ＰＳＦ１、ポリシリコン膜ＰＳＦ２、ポリシリコン膜ＰＳＦ３、ポリシリコン膜ＰＳＦ４、ポリシリコン膜ＰＳＦ５及びポリシリコン膜ＰＳＦ６の埋め込みを１回の工程で行うことができるため、工程の簡略化が可能である。
（変形例２）
変形例２に係る半導体装置ＤＥＶ２を、半導体装置ＤＥＶ２ｂとする。ここでは、半導体装置ＤＥＶ２と異なる点を主に説明し、重複する説明は繰り返さないものとする。
＜半導体装置ＤＥＶ２ｂの構成＞
以下に、半導体装置ＤＥＶ２ｂの構成を説明する。
図４１は、半導体装置ＤＥＶ２ｂの断面図である。図４１に示されているように、半導体装置ＤＥＶ２ｂは、ハードマスクＨＭ１と、ポリシリコン膜ＰＳＦ７及びポリシリコン膜ＰＳＦ８とをさらに有している。
ハードマスクＨＭ１は、第１主面ＭＳ１上及び絶縁膜ＩＦ上に配置されている。ハードマスクＨＭ１上には、層間絶縁膜ＩＬＤが配置されている。半導体装置ＤＥＶ２ｂでは、トレンチＴＲ６に代えて、トレンチＴＲ７及びトレンチＴＲ８が形成されている。トレンチＴＲ７及びトレンチＴＲ８は、絶縁膜ＩＦの上面に形成されており、絶縁膜ＩＦの底面側に向かって延びている。トレンチＴＲ７及びトレンチＴＲ７は、それぞれ、平面視においてコンタクトホールＣＨ４及びコンタクトホールＣＨ５に重なる位置にある。
トレンチＴＲ７及びトレンチＴＲ８には、それぞれ、ポリシリコン膜ＰＳＦ７及びポリシリコン膜ＰＳＦ８が埋め込まれている。トレンチＴＲ１、トレンチＴＲ２、トレンチＴＲ３、トレンチＴＲ４、トレンチＴＲ５、トレンチＴＲ７及びトレンチＴＲ８は、ハードマスクＨＭ１を貫通するように延びている。ポリシリコン膜ＰＳＦ６は、ハードマスクＨＭ１（ポリシリコン膜ＰＳＦ７及びポリシリコン膜ＰＳＦ８）上に配置されている。
＜半導体装置ＤＥＶ２ｂの製造方法＞
以下に、半導体装置ＤＥＶ２ｂの製造方法を説明する。
図４２は、半導体装置ＤＥＶ２ｂの製造方法を示す工程図である。図４２に示されているように、半導体装置ＤＥＶ２ｂの製造方法では、第２トレンチ形成工程Ｓ１９が、絶縁膜形成工程Ｓ３の後であって第１トレンチ形成工程Ｓ４の前に行われる。
図４３は、半導体装置ＤＥＶ２ｂの製造方法の第２トレンチ形成工程Ｓ１９を説明する断面図である。図４３に示されているように、半導体装置ＤＥＶ２ｂの製造方法の第２トレンチ形成工程Ｓ１９では、ハードマスクＨＭ１、トレンチＴＲ７及びトレンチＴＲ８が形成される。半導体装置ＤＥＶ２ｂの製造方法の第２トレンチ形成工程Ｓ１９では、第１に、第１主面ＭＳ１上に、ハードマスクＨＭ１が形成される。
第２に、ハードマスクＨＭ１が、フォトリソグラフィを用いてパターンニングされたレジストをマスクとしてエッチングされる。エッチング後のハードマスクＨＭ１は、トレンチＴＲ１、トレンチＴＲ２、トレンチＴＲ３、トレンチＴＲ４及びトレンチＴＲ５に対応する位置に、開口が形成される。また、このエッチングにより、ハードマスクＨＭ１を貫通して絶縁膜ＩＦにトレンチＴＲ７及びＴＲ８が形成される。
図４４は、半導体装置ＤＥＶ２ｂの製造方法の第１トレンチ形成工程Ｓ４を説明する断面図である。図４４に示されているように、半導体装置ＤＥＶ２ｂの製造方法の第１トレンチ形成工程Ｓ４では、トレンチＴＲ１、トレンチＴＲ２、トレンチＴＲ３、トレンチＴＲ４及びトレンチＴＲ５が形成される。トレンチＴＲ１、トレンチＴＲ２、トレンチＴＲ３、トレンチＴＲ４及びトレンチＴＲ５は、ハードマスクＨＭ１をマスクとするエッチングにより形成される。
図４５は、半導体装置ＤＥＶ２ｂの製造方法の第１ポリシリコン膜形成工程Ｓ６を説明する断面図である。図４５に示されるように、半導体装置ＤＥＶ２ｂの製造方法の第１ポリシリコン膜形成工程Ｓ６では、ポリシリコン膜ＰＳＦ１、ポリシリコン膜ＰＳＦ２、ポリシリコン膜ＰＳＦ３、ポリシリコン膜ＰＳＦ４及びポリシリコン膜ＰＳＦ５に加え、ポリシリコン膜ＰＳＦ７及びポリシリコン膜ＰＳＦ８が形成される。
半導体装置ＤＥＶ２ｂの製造方法の第１ポリシリコン膜形成工程Ｓ６では、第１に、ポリシリコンが、トレンチＴＲ１、トレンチＴＲ２、トレンチＴＲ３、トレンチＴＲ４、トレンチＴＲ５、トレンチＴＲ７及びトレンチＴＲ８に埋め込まれる。このポリシリコンの埋め込みは、例えば、ＣＶＤにより行われる。このポリシリコンは、ｎ型のドーパントを含有している。第２に、トレンチＴＲ１、トレンチＴＲ２、トレンチＴＲ３、トレンチＴＲ４、トレンチＴＲ５、トレンチＴＲ７及びトレンチＴＲ８からはみ出したポリシリコンが、例えばＣＭＰにより除去される。
図４６は、半導体装置ＤＥＶ２ｂの製造方法の第２ポリシリコン膜形成工程Ｓ７を説明する断面図である。図４６に示されているように、半導体装置ＤＥＶ２ｂの製造方法の第２ポリシリコン膜形成工程Ｓ７では、ポリシリコン膜ＰＳＦ７及びポリシリコン膜ＰＳＦ８を覆うように、ハードマスクＨＭ１上にポリシリコン膜ＰＳＦ６が配置される。
なお、ポリシリコン膜ＰＳＦ６は、半導体装置ＤＥＶ２ｂの製造方法の第２不純物拡散領域形成工程Ｓ８において、ｐ型のドーパンドがイオン注入されるとともに、フォトリソグラフィを用いてパターンニングされたレジストをマスクとするエッチングによりパターンニングされる。ポリシリコン膜ＰＳＦ６は、半導体装置ＤＥＶ２ｂの製造方法の第３不純物拡散領域形成工程Ｓ９においてｎ型のドーパントがイオン注入されることにより第２部分ＰＳＦ６ｂが形成され、当該イオン注入が行われなかった部分が第１部分ＰＳＦ６ａとなる。半導体装置ＤＥＶ２ｂの製造方法の層間絶縁膜形成工程Ｓ１０では、層間絶縁膜ＩＬＤの上面が、例えばＣＭＰにより平坦化される。
＜半導体装置ＤＥＶ２ｂの製造方法の効果＞
以下に、半導体装置ＤＥＶ２ｂの製造方法の効果を説明する。
半導体装置ＤＥＶ２ｂの製造方法は、半導体装置ＤＥＶ２の製造方法と同様に、コンタクトホールＣＨ１、コンタクトホールＣＨ２、コンタクトホールＣＨ３、コンタクトホールＣＨ４及びコンタクトホールＣＨ５を形成するためのレジストの形成が１回のみとなるため、コンタクトホールＣＨ１、コンタクトホールＣＨ２、コンタクトホールＣＨ３、コンタクトホールＣＨ４及びコンタクトホールＣＨ５を形成するための製造コストを低減することが可能である。
半導体装置ＤＥＶ２ｂの製造方法では、コンタクトホールＣＨ１、コンタクトホールＣＨ２及びコンタクトホールＣＨ３が形成される部分における層間絶縁膜ＩＬＤの厚さがコンタクトホールＣＨ４及びコンタクトホールＣＨ４が形成される部分における層間絶縁膜ＩＬＤの厚さと異なっている。しかしながら、半導体装置ＤＥＶ２ｂの製造方法では、ポリシリコン膜ＰＳＦ６の下方にポリシリコン膜ＰＳＦ７及びポリシリコン膜ＰＳＦ８があるため、コンタクトホール形成工程Ｓ１１が行われている際に、コンタクトホールＣＨ４によりポリシリコン膜ＰＳＦ６及びポリシリコン膜ＰＳＦ７が貫通されることが抑制されるとともに、コンタクトホールＣＨ５によりポリシリコン膜ＰＳＦ６及びポリシリコン膜ＰＳＦ８が貫通されることが抑制される。
第２実施形態に係る説明は、以下に付記する特徴を含む。
＜付記１＞
第１主面及び第２主面を有する半導体基板を準備する工程と、
前記第１主面上にリセスを形成し、前記リセスに絶縁膜を埋め込む工程と、
前記絶縁膜に第１トレンチを形成する工程と、
前記第１トレンチに第１ポリシリコン膜を埋め込む工程と、
前記絶縁膜及び前記第１ポリシリコン膜を覆うように前記第１主面上に層間絶縁膜を形成する工程と、
第１コンタクトホール及び第２コンタクトホールを形成する工程とを備え、
前記半導体基板は、前記第１主面に形成されている第１不純物拡散領域と、前記第１不純物拡散領域の前記第２主面側に接している第２不純物拡散領域とを有し、
前記第１コンタクトホールは、前記層間絶縁膜を貫通して前記第１コンタクトホールから前記第２不純物拡散領域が露出するように形成されており、
前記第２コンタクトホールは、前記層間絶縁膜を貫通して前記第２コンタクトホールから前記第１ポリシリコン膜が露出するように形成されており、
前記第１コンタクトホール及び前記第２コンタクトホールを形成する工程では、第１エッチング及び第２エッチングが行われ、
前記第２エッチングは、前記第１エッチングの後に行われ、
前記第１エッチングが行われた後であって前記第２エッチングが行われる前において、前記第１コンタクトホールから前記第１主面が露出しているとともに前記第２コンタクトホールから前記第１ポリシリコン膜が露出している、半導体装置の製造方法。
＜付記２＞
前記絶縁膜を覆うように前記第１主面上にハードマスクを形成する工程と、
前記第１主面に第２トレンチを形成する工程とをさらに備え、
前記絶縁膜に前記第１トレンチを形成する工程では、前記ハードマスクを用いたエッチングにより、前記ハードマスクを貫通して前記絶縁膜に前記第１トレンチが形成されるとともに、前記ハードマスクに前記ハードマスクを貫通する開口が形成され、
前記第１主面に前記第２トレンチを形成する工程では、前記ハードマスクを用いたエッチングにより、前記開口に対応する位置に前記第２トレンチが形成され、
前記第１トレンチに前記第１ポリシリコン膜を埋め込む工程では、前記第２トレンチに第２ポリシリコン膜がさらに埋め込まれ、
前記第１コンタクトホールは、前記層間絶縁膜及び前記ハードマスクを貫通して前記第１コンタクトホールから前記第２不純物拡散領域が露出するように形成されており、
前記第２コンタクトホールは、前記層間絶縁膜を貫通して前記第２コンタクトホールから前記第１ポリシリコン膜が露出するように形成されている、付記１に記載の半導体装置の製造方法。
＜付記３＞
第１主面及び第２主面を有する半導体基板を準備する工程と、
前記第１主面上にリセスを形成し、前記リセスに絶縁膜を埋め込む工程と、
前記絶縁膜を覆うように前記絶縁膜上にハードマスクを形成する工程と、
前記ハードマスクを貫通して前記絶縁膜に第１トレンチを形成するとともに、前記ハードマスクに前記ハードマスクを貫通する開口を形成する工程と、
前記第１主面に第２トレンチを形成する工程と、
前記第１トレンチ及び前記第２トレンチにそれぞれ第１ポリシリコン膜及び第２ポリシリコン膜を埋め込む工程と、
前記第１ポリシリコン膜を覆うように前記ハードマスク上に第３ポリシリコン膜を形成する工程と、
前記絶縁膜及び前記第３ポリシリコン膜を覆うように前記第１主面上に層間絶縁膜を形成する工程と、
第１コンタクトホール及び第２コンタクトホールを形成する工程とを備え、
前記半導体基板は、前記第１主面に形成されている第１不純物拡散領域と、前記第１不純物拡散領域の前記第２主面側に接している第２不純物拡散領域とを有し、
前記第２トレンチは、前記ハードマスクを用いたエッチングにより、前記開口に対応する位置に形成され、
前記第１コンタクトホールは、前記層間絶縁膜及び前記ハードマスクを貫通して前記第１コンタクトホールから前記第２不純物拡散領域が露出するように形成されており、
前記第２コンタクトホールは、前記層間絶縁膜を貫通して前記第２コンタクトホールから前記第３ポリシリコン膜が露出するように形成されており、
前記第１コンタクトホール及び前記第２コンタクトホールを形成する工程では、第１エッチング及び第２エッチングが行われ、
前記第２エッチングは、前記第１エッチングの後に行われ、
前記第１エッチングが行われた後であって前記第２エッチングが行われる前において、前記第１コンタクトホールから前記第１主面が露出しているとともに、前記第２コンタクトホールから前記第３ポリシリコン膜が露出している、半導体装置の製造方法。
以上、本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
ＣＨ１，ＣＨ２，ＣＨ３，ＣＨ４，ＣＨ５ コンタクトホール、ＣＰ１，ＣＰ２，ＣＰ３，ＣＰ４，ＣＰ５ コンタクトプラグ、ＣＴＲ コンタクト領域、ＣＨＲ チャネル領域、ＣＬＲ コレクタ領域、Ｄ１ 第１方向、Ｄ２ 第２方向、ＤＥＶ１，ＤＥＶ１ａ，ＤＥＶ１ｂ，ＤＥＶ１ｃ，ＤＥＶ２，ＤＥＶ２ａ，ＤＥＶ２ｂ 半導体装置、ＤＲ ドリフト領域、ＥＬ 電極、ＥＭＲ エミッタ領域、ＦＬ 第１層、ＦＳＲ フィールドストップ領域、ＧＩ ゲート絶縁膜、ＧＳＵＢ ガラス基板、ＨＢＲ ホールバリア領域、ＨＭ１ ハードマスク、ＩＦ 絶縁膜、ＩＬＤ 層間絶縁膜、ＭＳ１ 第１主面、ＭＳ２ 第２主面、ＰＦ ポリイミド膜、ＰＲ レジスト、ＰＳＦ１，ＰＳＦ２，ＰＳＦ３，ＰＳＦ４，ＰＳＦ５，ＰＳＦ６，ＰＳＦ７，ＰＳＦ８ ポリシリコン膜、ＰＳＦ６ｃ，ＰＳＦ６ｄ コンタクト部、ＰＳＦ６ａ 第１部分、ＰＳＦ６ｂ 第２部分、ＲＣＳ リセス、ＲＥＴ レチクル、ＲＥＴ１，ＲＥＴ２，ＲＥＴ３，ＲＥＴ４，ＲＥＴ５ 透光部、Ｓ１ 準備工程、Ｓ２ 第１不純物拡散領域形成工程、Ｓ３ 絶縁膜形成工程、Ｓ４ 第１トレンチ形成工程、Ｓ５ ゲート絶縁膜形成工程、Ｓ６ 第１ポリシリコン膜形成工程、Ｓ７ 第２ポリシリコン膜形成工程、Ｓ８ 第２不純物拡散領域形成工程、Ｓ９ 第３不純物拡散領域形成工程、Ｓ１０ 層間絶縁膜形成工程、Ｓ１１ コンタクトホール形成工程、Ｓ１２ 第４不純物拡散領域形成工程、Ｓ１３ コンタクトプラグ形成工程、Ｓ１４ 配線形成工程、Ｓ１５ ポリイミド膜形成工程、Ｓ１６ 第５不純物拡散領域形成工程、Ｓ１７ 第６不純物拡散領域形成工程、Ｓ１８ 電極形成工程、Ｓ１９ 第２トレンチ形成工程、Ｓ１１１ レジスト形成工程、Ｓ１１２ レジストパターンニング工程、Ｓ１１３ 第１エッチング工程、Ｓ１１４ 第２エッチング工程、Ｓ１１５ 第３エッチング工程、ＳＬ 第２層、ＳＵＢ 半導体基板、ＴＲ１，ＴＲ２，ＴＲ３，ＴＲ４，ＴＲ５，ＴＲ６，ＴＲ７，ＴＲ８ トレンチ、ＷＬ１，ＷＬ２，ＷＬ３，ＷＬ４ 配線、ＷＲ ウェル領域。

Claims (10)

  1. 第１主面及び第２主面を有する半導体基板を準備する工程と、
    前記第１主面にリセスを形成し、前記リセスに絶縁膜を埋め込む工程と、
    前記絶縁膜上にポリシリコン膜を形成する工程と、
    前記絶縁膜及び前記ポリシリコン膜を覆うように前記第１主面上に層間絶縁膜を形成する工程と、
    第１コンタクトホール及び第２コンタクトホールを形成する工程とを備え、
    前記半導体基板は、前記第１主面に形成されている第１不純物拡散領域と、前記第１不純物拡散領域の前記第２主面側に接している第２不純物拡散領域とを有し、
    前記第１コンタクトホールは、前記層間絶縁膜を貫通して前記第１コンタクトホールから前記第２不純物拡散領域が露出するように形成されており、
    前記第２コンタクトホールは、前記層間絶縁膜を貫通して前記第２コンタクトホールから前記ポリシリコン膜が露出するように形成されており、
    前記第１コンタクトホール及び前記第２コンタクトホールを形成する工程では、第１エッチング、第２エッチング及び第３エッチングが行われ、
    前記第２エッチングは、前記第１エッチングの後に行われ、
    前記第３エッチングは、前記第２エッチングの後に行われ、
    前記第１エッチングが行われた後であって前記第２エッチングが行われる前において、前記第１コンタクトホールから前記第１主面が露出しているとともに、前記第２コンタクトホールの底面に前記層間絶縁膜が残存しており、
    前記第２エッチングが行われた後であって前記第３エッチングが行われる前において、前記第１コンタクトホールから前記第２不純物拡散領域が露出しているとともに、前記第２コンタクトホールの底面に前記層間絶縁膜が残存しており、
    前記第３エッチングが行われた後において、前記第２コンタクトホールから前記ポリシリコン膜が露出している、半導体装置の製造方法。
  2. 平面視における前記第２コンタクトホールの開口面積は、平面視における前記第１コンタクトホールの開口面積よりも大きく、
    前記第１エッチングの条件は、平面視における前記第２コンタクトホールの開口面積が大きくなるにつれて前記第１エッチング中のデポジション量が多くなるように設定されている、請求項１に記載の半導体装置の製造方法。
  3. 前記第１エッチングに用いられるエッチングガスは、Ｃ／Ｆ比が０．５０以上のフルオロカーボン系ガスであり、かつアルゴン及び酸素とともに用いられ、
    前記第１エッチングが行われている際の前記半導体基板の温度は、２０℃以下である、請求項２に記載の半導体装置の製造方法。
  4. 前記第１コンタクトホール及び前記第２コンタクトホールは、平面視において第１方向に延びており、
    前記第１方向に直交する第２方向における前記第１コンタクトホールの幅は、前記第２方向における前記第２コンタクトホールの幅よりも大きく、
    前記第１エッチングの条件は、前記第２方向における前記第１コンタクトホールの幅及び前記第２方向における前記第２コンタクトホールの幅が前記層間絶縁膜の上面から離れるにつれて小さくなるように設定されている、請求項１に記載の半導体装置の製造方法。
  5. 前記第１エッチングに用いられるエッチングガスは、フルオロカーボン系ガスであり、かつ水素を含有している、請求項４に記載の半導体装置の製造方法。
  6. 前記第１コンタクトホール及び前記第２コンタクトホールは、平面視において第１方向に延びており、
    前記第１方向に直交する第２方向における前記第１コンタクトホールの幅は、前記第２方向における前記第２コンタクトホールの幅よりも大きく、
    前記第１エッチングの条件は、前記第２方向における前記第２コンタクトホールの幅が小さくなるにつれてエッチングレートが小さくなるように設定されている、請求項１に記載の半導体装置の製造方法。
  7. 前記第１エッチングに用いられるエッチングガスは、フルオロカーボン系ガスであり、
    前記第１エッチングが行われている際のチャンバ内の圧力は、５０ｍＴｏｒｒ以上である、請求項６に記載の半導体装置の製造方法。
  8. レジストを前記層間絶縁膜上に形成する工程と、
    前記第１コンタクトホールに対応する位置にある第１開口及び前記第２コンタクトホールに対応する位置にある第２開口を有するように前記レジストをフォトリソグラフィによりパターンニングする工程とをさらに備え、
    前記第１エッチングが行われる前において、前記第１開口から前記層間絶縁膜が露出しているとともに、前記第２開口の底面に前記レジストが残存しており、
    前記第１エッチングの条件は、前記層間絶縁膜に対するエッチングレートが前記レジストに対するエッチングレートよりも大きくなるように設定されている、請求項１に記載の半導体装置の製造方法。
  9. 前記フォトリソグラフィにおいて、前記レジストは、第１透光部及び第２透光部を有するレチクルを用いて露光され、
    前記第１開口及び前記第２開口が形成される前記レジストの部分は、それぞれ、前記第１透光部を透過した光及び前記第２透光部を透過した光により露光され、
    前記第１透光部の透過率は、前記第２透光部の透過率よりも高い、請求項８に記載の半導体装置の製造方法。
  10. 前記第１エッチングに用いられるエッチングガスは、Ｃ／Ｆ比が０．５以上のフルオロカーボン系ガスであり、かつアルゴン及び酸素とともに用いられる、請求項９に記載の半導体装置の製造方法。
JP2021181263A 2021-11-05 2021-11-05 半導体装置の製造方法 Active JP7623267B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021181263A JP7623267B2 (ja) 2021-11-05 2021-11-05 半導体装置の製造方法
US17/964,276 US12414346B2 (en) 2021-11-05 2022-10-12 Manufacturing method of semiconductor device
CN202211264715.9A CN116092934A (zh) 2021-11-05 2022-10-17 半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021181263A JP7623267B2 (ja) 2021-11-05 2021-11-05 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2023069425A JP2023069425A (ja) 2023-05-18
JP7623267B2 true JP7623267B2 (ja) 2025-01-28

Family

ID=86187527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021181263A Active JP7623267B2 (ja) 2021-11-05 2021-11-05 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US12414346B2 (ja)
JP (1) JP7623267B2 (ja)
CN (1) CN116092934A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024078471A (ja) * 2022-11-30 2024-06-11 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050029584A1 (en) 2003-08-04 2005-02-10 Renesas Technology Corp. Semiconductor device and a method of manufacturing the same
JP2013115166A (ja) 2011-11-28 2013-06-10 Renesas Electronics Corp 半導体装置
JP2015179707A (ja) 2014-03-19 2015-10-08 三菱電機株式会社 半導体装置およびその製造方法
US20160035844A1 (en) 2014-08-04 2016-02-04 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2944185B2 (ja) * 1990-10-16 1999-08-30 沖電気工業株式会社 コンタクトエッチング方法
JP3086747B2 (ja) * 1992-05-07 2000-09-11 三菱電機株式会社 半導体装置およびその製造方法
US7897997B2 (en) * 2008-02-23 2011-03-01 Force Mos Technology Co., Ltd. Trench IGBT with trench gates underneath contact areas of protection diodes
JP5973730B2 (ja) 2012-01-05 2016-08-23 ルネサスエレクトロニクス株式会社 Ｉｅ型トレンチゲートｉｇｂｔ
JP5960000B2 (ja) * 2012-09-05 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
EP3905335A1 (en) * 2020-04-28 2021-11-03 Infineon Technologies AG Group iii nitride-based transistor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050029584A1 (en) 2003-08-04 2005-02-10 Renesas Technology Corp. Semiconductor device and a method of manufacturing the same
JP2005057050A (ja) 2003-08-04 2005-03-03 Renesas Technology Corp 半導体装置およびその製造方法
JP2013115166A (ja) 2011-11-28 2013-06-10 Renesas Electronics Corp 半導体装置
JP2015179707A (ja) 2014-03-19 2015-10-08 三菱電機株式会社 半導体装置およびその製造方法
US20160035844A1 (en) 2014-08-04 2016-02-04 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same
JP2016035996A (ja) 2014-08-04 2016-03-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20230146858A1 (en) 2023-05-11
CN116092934A (zh) 2023-05-09
JP2023069425A (ja) 2023-05-18
US12414346B2 (en) 2025-09-09

Similar Documents

Publication Publication Date Title
TW201820457A (zh) 半導體裝置及其製造方法
US10991828B2 (en) Semiconductor structure and method of forming the same
KR102520058B1 (ko) 반도체 디바이스 및 이의 제조 방법
JP3205306B2 (ja) 半導体装置およびその製造方法
CN111223932A (zh) 一种半导体器件及其形成方法
JP7623267B2 (ja) 半導体装置の製造方法
TWI795703B (zh) 半導體記憶體結構及其形成方法
JP2012059781A (ja) 半導体装置及びその製造方法
JP2019212663A (ja) 半導体装置の製造方法
US6255218B1 (en) Semiconductor device and fabrication method thereof
TWI604620B (zh) 肖特基二極體以及其製造方法
US12431401B2 (en) Semiconductor device
JP3483090B2 (ja) 半導体装置の製造方法
TWI892745B (zh) 半導體裝置及其形成方法
JP5220988B2 (ja) 半導体装置
JP7657697B2 (ja) 半導体装置
JP2006100378A (ja) 半導体装置及びその製造方法
KR20010018687A (ko) 반도체장치의 제조방법
JP2006049684A (ja) 半導体装置の製造方法
JP2006147768A (ja) 半導体装置およびその製造方法
KR20010053647A (ko) 반도체장치의 콘택 형성방법
KR20020019141A (ko) 반도체 소자 및 그 제조 방법
KR100498593B1 (ko) 매립 게이트전극을 갖는 반도체 소자의 제조 방법
JP2013038273A (ja) 半導体装置の製造方法
JP2007123850A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240307

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20241219

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20241224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250116

R150 Certificate of patent or registration of utility model

Ref document number: 7623267

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150