JP7630163B2 - 基準電流源 - Google Patents

Description

本開示は、基準電流源に関する。

基準電流源は、集積回路（ＩＣ）に用いられている。基準電流源は、１又は複数の基準電流を生成することができる。基準電流は、カレントミラーを用いて、半導体チップ内の複数の回路に供給される。基準電流は、ＩＣ内の各回路の動作点を決めるために用いることができる。基準電流源は、ＰＶＴ（プロセス／電圧／温度）のバラつき／変動の影響を受けにくい構造を有することが好ましい。

非特許文献１は、Ｂａｎｄ－Ｇａｐ Ｒｅｆｅｒｅｎｃｅ（ＢＧＲ）、すなわち半導体のエネルギーバンドギャップを利用した電流源を開示している。この電流源は、温度等に対する変動耐性が高い。ＢＧＲ方式においては、原理的にバイポーラトランジスタが用いられる。半導体チップが、相補型金属酸化膜半導体（ＣＭＯＳ）回路に加えて、バイポーラトランジスタも含む場合、半導体チップの製造コストが増加する。

非特許文献２は、β‐マルチプライヤ・リファレンス（ＢＭＲ）回路を開示している。従来の基準電流源は、電源電位が変動しても、実用的な安定性を有する基準電流を生成することができる。しかし、ＢＭＲは原理回路のままでは、温度特性は補償できない。

非特許文献３は、複数の電界効果トランジスタを有するＷｉｄｌａｒ電流源（ＣＭＯＳ回路を備えたＢＭＲ回路）を開示している。温度補償を行うには、複雑な回路が必要とされている。

特許文献１は、カレントミラーを備えた基準電流源を開示している。この基準電流源は、スタートアップ回路が必要であると考えられる。

特開２００２－２４４７４８号公報

Behzad Razavi, "TheBandgap Reference,"IEEE Solid-State Circuit Magazine, Vol. 8, Issue 3, pp. 9-12, Summer2016. R. Jacob Baker,"CMOSCircuit Design, Layout, and Simulation, Fourth Edition,"John Wiley &Sons, Chapter 23, July 2019. Yen-Ting Wang, Degang Chen, Randall L.Geiger, "A CMOS Supply-Insensitive with 13ppm/°CTemperature Coefficient Current Reference," 2014 IEEE 57thInternational Midwest Symposium on Circuits and Systems (MWSCAS), pp. 475-478,August 2014.

しかしながら、半導体構造が微細化された場合においては、内部回路へ供給される基準電流の電源電圧変動除去比(以下、ＰＳＲＲ:Power Supply Rejection Ratio)が低下する。そこで、簡易な構造で、基準電流を安定して供給可能な基準電流源が求められる。

第１の基準電流源は、第１固定電位と第２固定電位との間において、直列接続された、ダイオード接続の第１トランジスタ、ダイオード接続の第２トランジスタ、及び、第１抵抗を含む参照電流経路と、前記第２トランジスタのゲートに接続されたゲートを有し、前記第２トランジスタと共にカレントミラーを構成する第３トランジスタを含み、前記第３トランジスタと前記第１固定電位との間に介在する第２抵抗を含む第１出力電流経路と、前記第１出力電流経路における前記第３トランジスタと前記第２抵抗との間の節点の電位が与えられ、基準電流が流れる電圧電流変換回路を備えた第２出力電流経路と、を備え、前記電圧電流変換回路は、前記節点に接続されたゲートを有する第４トランジスタと、前記第４トランジスタと前記第２固定電位との間に接続された出力抵抗とを備える。

第２の基準電流源においては、前記第２トランジスタ及び前記第３トランジスタのゲート長は等しく、前記第２トランジスタのゲート幅は、前記第３トランジスタのゲート幅よりも大きい。

第３の基準電流源においては、前記第２トランジスタは、Ｎ個（１≦Ｎ）のトランジスタであって複数の場合は並列接続されたトランジスタからなり、前記第３トランジスタは、Ｍ個（１≦Ｍ）のトランジスタであって複数の場合は並列接続されたトランジスタからなり、前記第２トランジスタ及び前記第３トランジスタのゲート長は等しく、前記第２トランジスタを構成するＮ個のトランジスタのゲート幅の合計は、前記第３トランジスタを構成するＭ個のトランジスタのゲート幅の合計のＫ倍（１＜Ｋ）である。

上述のように、前記電圧電流変換回路は、前記節点に接続されたゲートを有する第４トランジスタと、前記第４トランジスタと前記第２固定電位との間に接続された出力抵抗と、を備える。

第４の基準電流源においては、前記第４トランジスタ及び前記第１トランジスタのゲート長は等しく、前記第４トランジスタのゲート幅は、前記第１トランジスタのゲート幅よりも大きい。

第５の基準電流源においては、前記第３トランジスタを構成する１つのトランジスタのゲート長は、１００ｎｍ以下５ｎｍ以上である。

本発明の基準電流源によれば、基準電流の安定性を向上させることができる。

図１は、比較例に係る基準電流源の回路図である。 図２は、実施形態に係る基準電流源を示す回路図である。 図３は、並列接続された複数の同一トランジスタにより、各トランジスタＭ２，Ｍ４，Ｍ５を構成した基準電流源ＳＣＳの回路図である。 図４は、第１固定電位ＶＤＤ（Ｖ）と基準電流Ｉｓ（μＡ）との関係を示すグラフである。 図５は、１つのトランジスタのゲートソース間電圧Ｖｇｓ（ｍＶ）とドレイン電流Ｉｄ（μＡ）との関係を示すグラフである。 図６は、第１固定電位ＶＤＤ（Ｖ）と、参照電流Ｉａ（μＡ）及び第１出力電流Ｉｂ（μＡ）との関係を示すグラフである。 図７は、回路素子に与えられる電圧Ｖと電流Ｉとの関係を示す概念的なグラフである。 図８は、基準電流源ＳＣＳから基準電流Ｉｓを取り出す回路を含む装置の回路図である。 図９は、別の実施形態に係る基準電流源の回路図である。

以下、図面を参照して種々の例示的実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附することとし、重複する説明は省略する。

図１は、比較例に係る基準電流源の回路図である。

図１に示される基準電流源は、ＣＭＯＳ回路を備えたβ‐マルチプライヤ・リファレンス（ＢＭＲ）回路（Ｗｉｄｌａｒカレントミラー電流源）である。この基準電流源は、第１上流側トランジスタＭ１１と、第２上流側トランジスタＭ１２と、第１下流側トランジスタＭ２１と、第２下流側トランジスタＭ２２とを備えている。なお、各図面に示されるトランジスタは、金属‐酸化物‐半導体（ＭＯＳ）電界効果トランジスタである。

第１上流側トランジスタＭ１１は、Ｐ型ＭＯＳトランジスタであり、ソースが第１固定電位ＶＤＤに接続されている。第１下流側トランジスタＭ２１は、Ｎ型ＭＯＳトランジスタであり、ドレインが第１上流側トランジスタＭ１１のドレインに接続され、ソースが第２固定電位ＧＮＤに接続されている。第１下流側トランジスタＭ２１は、ゲートとドレインが接続されており、すなわち、ダイオード接続されたトランジスタを構成している。

第２上流側トランジスタＭ１２は、Ｐ型ＭＯＳトランジスタであり、ソースが第１固定電位ＶＤＤに接続されている。第２下流側トランジスタＭ２２は、Ｎ型ＭＯＳトランジスタであり、ドレインが第２上流側トランジスタＭ１２のドレインに接続され、ソースが抵抗Ｒを介して、第２固定電位ＧＮＤに接続されている。第２上流側トランジスタＭ１２は、ゲートとドレインが接続されており、すなわち、ダイオード接続されたトランジスタを構成している。

第１上流側トランジスタＭ１１のゲートと、第２上流側トランジスタＭ１２のゲートとは接続されており、これらのトランジスタ対は、上部のカレントミラーを構成している。第１下流側トランジスタＭ２１のゲートと、第２下流側トランジスタＭ２２のゲートとは接続されており、これらのトランジスタ対と抵抗Ｒは、下部のカレントミラーを構成している。なお、Ｗｉｄｌａｒ電流源においては、抵抗Ｒが、第１下流側トランジスタＭ２１ではなく、ダイオード接続されていない方の第２下流側トランジスタＭ２２に接続されている。

ここで、第１下流側トランジスタＭ２１のゲート幅Ｗ２１と、第２下流側トランジスタＭ２２のゲート幅Ｗ２２とは、Ｗ２２＝Ｋ×Ｗ２１の関係を有する。なお、Ｋ＞１であり、第２下流側トランジスタＭ２２のサイズは、第１下流側トランジスタＭ２１のサイズよりも大きい。トランジスタの利得係数βは、β＝μ×Ｃ_ＯＸ×（Ｗ／Ｌ）で与えられる。なお、μはキャリアの移動度、Ｃ_ＯＸはゲート酸化膜の単位面積当たりの容量、Ｗはゲート幅、Ｌはゲート長を示す。例示されるトランジスタのゲート長Ｌは全て等しいものとすると、利得係数βの値、或いは、（Ｗ／Ｌ）の値は、ゲート幅Ｗに比例する。第２下流側トランジスタＭ２２は、第１下流側トランジスタＭ２１のＫ倍の利得係数βを有する。利得係数βは、キャリアの流れるチャネルの幅（ゲート幅Ｗ）に比例している。

一方、上流側のカレントミラーは、左右のラインに同じ大きさの第１参照電流Ｉｒｅｆ１及び第２参照電流Ｉｒｅｆ２を流す。したがって、第１下流側トランジスタＭ２１を流れる第１参照電流Ｉｒｅｆ１と、第２下流側トランジスタＭ２２を流れる第２参照電流Ｉｒｅｆ２は、等しくなる。

なお、利得係数βが大きなトランジスタのドレイン電流Ｉｄと、利得係数βが小さなトランジスタのドレイン電流Ｉｄとを等しくするためには、利得係数βが大きな方のトランジスタのゲートソース間電圧Ｖｇｓを小さくすればよい。すなわち、利得係数βの大きな第２下流側トランジスタＭ２２のゲートソース間電圧Ｖｇｓ（Ｍ２２）は、利得係数βの小さな第１下流側トランジスタＭ２１のゲートソース間電圧Ｖｇｓ（Ｍ２１）よりも小さくなる。これらのゲートソース間電圧の差分をδＶｇｓとすると、Ｖｇｓ（Ｍ２２）＋δＶｇｓ＝Ｖｇｓ（Ｍ２１）を満たす。

また、第１下流側トランジスタＭ２１のゲートソース間電圧Ｖｇｓ（Ｍ２１）と、第２下流側トランジスタＭ２２のゲートソース間電圧Ｖｇｓ（Ｍ２２）と、抵抗Ｒの両端間の電圧Ｖ（Ｒ）は、これらの回路要素を含む閉ループの電圧則から、Ｖｇｓ（Ｍ２１）―Ｖｇｓ（Ｍ２２）―Ｖ（Ｒ）＝０を満たす。

したがって、抵抗Ｒの両端間に印加される電圧Ｖ（Ｒ）＝Ｖｇｓ（Ｍ２１）―Ｖｇｓ（Ｍ２２）＝δＶｇｓとなる。このように、抵抗Ｒの両端間の電圧Ｖ（Ｒ）＝δＶｇｓは、トランジスタのサイズを示すパラメータＫに依存するが、第１固定電位ＶＤＤには依存しない。抵抗Ｒの抵抗値をｒとすると、第２参照電流Ｉｒｅｆ２＝Ｖ（Ｒ）／ｒ＝δＶｇｓ／ｒである。このように、比較例に係る基準電流源によれば、第１固定電位ＶＤＤが変化しても、第２参照電流Ｉｒｅｆ２が変化しない。ところが、特に、半導体構造が微細化された場合、比較例に係る基準電流源においては、改良の余地がある。すなわち、ＢＭＲ回路は、単独では温度依存性を補償することができない。また、微細化により、アーリー電圧が小さくなり、基準電流の電源電圧（第１固定電位ＶＤＤ）の依存性が大きくなる。また、内部回路へ供給される基準電流のＰＳＲＲが低下する。そこで、電源電位や温度が変動した場合に、簡易な構造で、基準電流を安定して供給できる基準電流源が求められる。

図２は、実施形態に係る基準電流源の回路図である。実施形態に係る基準電流源ＳＣＳは、以下の構造を有する。

第１に、基準電流源ＳＣＳにおいては、電源電位変動（或いはグランド電位変動）に対する基準電流Ｉｓの変動が抑制されるだけでなく、温度変化に対する基準電流の変動が小さく、且つ、簡易な構造を有する。比較例の基準電流源は、ＢＭＲ回路を用いて、電源電位変動に対する第２参照電流Ｉｒｅｆ２の変動を抑制しているが、ＢＭＲ回路は、単独では温度依存性が大きい。比較例の基準電流源においては、温度変化に対して、第２参照電流Ｉｒｅｆ２が大きく変動してしまう。比較例の基準電流源において、温度依存性を低下させるためには、複雑な構造を有する温度補償回路を追加する必要があると考えられた。一方、実施形態に係る基準電流源ＳＣＳは、簡易な構造により、温度補償を行うことができる。

第２に、基準電流源ＳＣＳは、起動回路が無くても動作する構造を有する。すなわち、比較例の基準電流源においては、第２参照電流Ｉｒｅｆ２＝０の場合においても、安定状態が存在するので、この安定状態から脱するためには、起動回路が必要あった。一方、実施形態に係る基準電流源は、起動回路が無くても動作する。

以下、実施形態に係る基準電流源ＳＣＳについて、詳説する。

実施形態に係る基準電流源ＳＣＳは、第１固定電位ＶＤＤを与える電源ラインと、第２固定電位ＧＮＤを与えるグランドラインとの間に、参照電流経路Ｐ０と、第１出力電流経路Ｐ１と、第２出力電流経路Ｐ２を備えている。

参照電流経路Ｐ０は、第１固定電位ＶＤＤと第２固定電位ＧＮＤとの間において、直列接続された、第１トランジスタＭ１、第２トランジスタＭ２、及び、第１抵抗Ｒ１を備えている。さらに、参照電流経路Ｐ０は、第１固定電位ＶＤＤと第１トランジスタＭ１との間に接続された第３抵抗Ｒ３を備えている。なお、第３抵抗Ｒ３と第１トランジスタＭ１の位置は、入れ替えてもよい。

第３抵抗Ｒ３は、第１固定電位ＶＤＤと第１トランジスタＭ１のドレインとの間に介在している。第１トランジスタＭ１は、Ｎ型ＭＯＳトランジスタであり、ドレインが第３抵抗Ｒ３に接続され、ソースが第２トランジスタＭ２のドレインに接続されている。第１トランジスタＭ１は、そのゲートがドレインに接続されており、ダイオード接続されたトランジスタを構成している。なお、第１トランジスタＭ１は、ダイオード接続されたＰ型ＭＯＳトランジスタであってもよく、この場合は、ソースを第３抵抗Ｒ３に接続する。第３抵抗Ｒ３と第１トランジスタＭ１の位置を入れ替えた場合において、第１トランジスタＭ１がダイオード接続されたＰ型ＭＯＳトランジスタである場合、第１トランジスタＭ１のソースを第１固定電位ＶＤＤに接続し、ドレイン及びゲートを第３抵抗Ｒ３に接続する。

第２トランジスタＭ２は、Ｎ型ＭＯＳトランジスタであり、ドレインが第１トランジスタＭ１のソースに接続され、ソースが第１抵抗Ｒ１に接続されている。第２トランジスタＭ２は、そのゲートがドレインに接続されており、ダイオード接続されたトランジスタを構成している。第１抵抗Ｒ１は、第２トランジスタＭ２のソースと、第２固定電位ＧＮＤとの間に接続されている。

第１出力電流経路Ｐ１は、第１固定電位ＶＤＤと第２固定電位ＧＮＤとの間において、直列接続された、第２抵抗Ｒ２と第３トランジスタＭ３を備えている。

第２抵抗Ｒ２は、第１固定電位ＶＤＤと第３トランジスタＭ３のドレインとの間に介在している。第３トランジスタＭ３は、第２トランジスタＭ２のゲートに接続されたゲートを有しており、第２トランジスタＭ２と共にカレントミラーを構成している。第３トランジスタＭ３のソースは、第２固定電位ＧＮＤに接続されている。基準電流源ＳＣＳは、逆Ｗｉｄｌａｒ電流源を備えている。逆Ｗｉｄｌａｒ電流源においては、第１抵抗Ｒ１が、カレントミラーを構成する一方の第３トランジスタＭ３ではなく、ダイオード接続された方の第２トランジスタＭ２に接続されている。

第２出力電流経路Ｐ２は、第１固定電位ＶＤＤと第２固定電位ＧＮＤとの間において、直列接続された、第５トランジスタＭ５、第４トランジスタＭ４、及び、第４抵抗Ｒ４を含んでいる。なお、第５トランジスタＭ５は、基準電流源ＳＣＳの構成要素というよりも、むしろ、第４トランジスタＭ４を流れるドレイン電流（基準電流）の負荷である。換言すれば、第２出力電流経路Ｐ２において、基準電流源ＳＣＳに属する回路は、電圧電流変換回路４０である。

第５トランジスタＭ５は、Ｐ型ＭＯＳトランジスタであり、ソースが第１固定電位ＶＤＤに接続され、ドレインが第４トランジスタＭ４のドレインに接続されている。第５トランジスタＭ５は、そのゲートがドレインに接続され、ダイオード接続されたトランジスタを構成している。第４トランジスタＭ４は、Ｎ型ＭＯＳトランジスタであり、ドレインが第５トランジスタＭ５のドレインに接続され、ソースが第４抵抗Ｒ４に接続されている。第４トランジスタＭ４のゲートは、第１出力電流経路Ｐ１における第３トランジスタＭ３と第２抵抗Ｒ２との間の第３節点Ｎ３に接続されている。第４抵抗Ｒ４（出力抵抗）は、第４トランジスタＭ４のソースと、第２固定電位ＧＮＤとの間に接続されている。

電圧電流変換回路４０は、第４トランジスタＭ４と第４抵抗Ｒ４により構成されている。具体的には、電圧電流変換回路４０は、第３節点Ｎ３に接続されたゲートを有する第４トランジスタＭ４と、第４トランジスタＭ４と第２固定電位ＧＮＤとの間に接続された第４抵抗Ｒ４とを備えている。電圧電流変換回路４０には、第４トランジスタＭ４のゲートを介して、第１出力電流経路Ｐ１における第３節点Ｎ３の電位が与えられ、基準電流Ｉｓが流れる。

ここで、トランジスタサイズの関係の一例について説明するが、本発明は、これらの関係のみに限定されるものではない。第２トランジスタＭ２のサイズ（ゲート幅Ｗ２）は、第１トランジスタＭ１のサイズ（ゲート幅Ｗ１）よりも大きい。さらに、第２トランジスタＭ２のサイズ（ゲート幅Ｗ２）は、第３トランジスタＭ３のサイズ（ゲート幅Ｗ３）よりも大きい。第４トランジスタＭ４のサイズ（ゲート幅Ｗ４）は、第２トランジスタＭ２のサイズ（ゲート幅Ｗ２）と同一であるが、第１トランジスタＭ１のサイズ（ゲート幅Ｗ１）よりも大きい。負荷としての第５トランジスタＭ５のサイズ（ゲート幅Ｗ５）は、第３トランジスタＭ３のサイズ（ゲート幅Ｗ３）よりも大きい。なお、各トランジスタのサイズは、ゲート長が等しいものとすると、ゲート幅の大きさに比例する。

本例では、Ｗ１＝１μｍ、Ｗ２＝４μｍ、Ｗ３＝１μｍ、Ｗ４＝４μｍ、Ｗ５＝５μｍであり、Ｗ１＝Ｗ３＜Ｗ２＝Ｗ４＜Ｗ５の関係が満たされている。Ｋ＝４とすると、Ｗ２＝Ｋ×Ｗ３＝Ｋ×Ｗ１であり、Ｗ４＝Ｋ×Ｗ３＝Ｋ×Ｗ１である。これらのトランジスタの中で、最も小さなトランジスタは、第１トランジスタＭ１又は第３トランジスタＭ３である。各トランジスタＭ１～Ｍ５が、複数の同一トランジスタからなる場合もある。各トランジスタＭ１～Ｍ５が、複数の同一トランジスタからなる場合、各トランジスタＭ１～Ｍ５に含まれる同一トランジスタのゲート幅の合計を、各トランジスタＭ１～Ｍ５のゲート幅とする。各トランジスタ単独の利得係数βもゲート幅と同じ関係を有する。

最も小さなサイズの第３トランジスタＭ３を構成する１つのトランジスタのゲート長Ｌは、１００ｎｍ以下５ｎｍ以上である。すなわち、トランジスタの微細化により、アーリー電圧が低下し、生成される基準電流Ｉｓが大きな影響を受けるようになる。ゲート長Ｌが１００ｎｍ以下に微細化された場合、特に、５０ｎｍ以下に微細化された場合、生成される基準電流Ｉｓが大きな影響を受けるようになる。基準電流源ＳＣＳは、微細化した場合における、基準電流の安定性の向上を目的している。したがって、ゲート長Ｌが１００ｎｍ以下である場合、基準電流のＰＳＲＲ向上の効果は、顕著になる。ゲート長Ｌが５０ｎｍ以下である場合、基準電流のＰＳＲＲ向上の効果は、さらに顕著になる。ゲート長Ｌが３０ｎｍ以下である場合、基準電流のＰＳＲＲ向上の効果は、さらに顕著になる。

一般に、ゲート長Ｌは、５ｎｍ以上のトランジスタが知られているので、本形態は、ゲート長Ｌは５ｎｍ以上のトランジスタに適用されうる。もちろん、ゲート長Ｌが５ｎｍ未満のトランジスタに、本形態の回路を適用した場合においても、原理的に、基準電流Ｉｓの安定性向上効果が期待できる。なお、ゲート長Ｌが２０ｎｍ以下になると、ＦｉｎＦＥＴ構造のトランジスタを採用することも可能である。ゲート長Ｌが３ｎｍ以下のトランジスタにおいて、現在のＦｉｎＦＥＴ構造とは異なる構造（改良版のＦｉｎＦＥＴ、Ｎａｎｏｓｈｅｅｔ ＦＥＴ、Ｆｏｒｋｓｈｅｅｔ ＦＥＴ、ＣＦＥＴ等）のトランジスタを採用することも可能である。なお、各トランジスタＭ１～Ｍ５は、一例として、飽和領域で使用するものとするが、電源電圧の低下に伴い、非飽和領域で動作させてもよい。

各回路要素のパラメータは、後述のように設計される値を目安として、上述の非特許文献２に開示されているshort channel modelsを用いた最適化を行うことで求めた。

各回路要素のパラメータの一例は、以下の通りである。

第１トランジスタＭ１のゲート幅Ｗ１＝１μｍ
第１トランジスタＭ１のゲート長Ｌ１＝１００ｎｍ
第２トランジスタＭ２のゲート幅Ｗ２＝４μｍ
第２トランジスタＭ２のゲート長Ｌ２＝１００ｎｍ
第３トランジスタＭ３のゲート幅Ｗ３＝１μｍ
第３トランジスタＭ３のゲート長Ｌ３＝１００ｎｍ
第４トランジスタＭ４のゲート幅Ｗ４＝４μｍ
第４トランジスタＭ４のゲート長Ｌ４＝１００ｎｍ
第５トランジスタＭ５のゲート幅Ｗ５＝５μｍ
第５トランジスタＭ５のゲート長Ｌ５＝１００ｎｍ
第１抵抗Ｒ１の抵抗値ｒ１＝５ｋΩ
第２抵抗Ｒ２の抵抗値ｒ２＝１５ｋΩ
第３抵抗Ｒ３の抵抗値ｒ３＝１５ｋΩ
第４抵抗Ｒ４の抵抗値ｒ４＝１７ｋΩ
第１固定電位ＶＤＤ＝１．２Ｖ
第２固定電位ＧＮＤ＝０Ｖ

上記では、第１固定電位ＶＤＤ（電源電圧）として、１．２Ｖを採用したが、１．０Ｖを用いても基準電流Ｉｓを安定させることができる。パラメータの設定においては、まず、そのプロセスにおけるトランジスタの特性を把握しておく。抵抗値やトランジスタの実装面積が合理的な範囲において、目的の電流が得られるパラメータを選択する。なお、実際の設計においては、トランジスタサイズのバラつきが大きくなり過ぎないように考える。

第１トランジスタＭ１における電圧降下をＶｆ１、第２トランジスタＭ２における電圧降下をＶｆ２とすると、第２固定電位ＧＮＤから第１固定電位ＶＤＤに至る経路における関係は、０Ｖ＋（Ｉａ×ｒ１）＋Ｖｆ２＋Ｖｆ１＋（Ｉａ×ｒ３）＝ＶＤＤである。すなわち、この式を変形すると、参照電流Ｉａは、Ｉａ＝（ＶＤＤ－Ｖｆ１－Ｖｆ２）／（ｒ１＋ｒ３）で与えられる。実施形態に係る基準電流源ＳＣＳは、従来のβ－マルチプライヤーとは違い、異なる平衡点がないので、起動回路（スタートアップ回路）は不要である。参照電流Ｉａは、第１固定電位ＶＤＤに対して単調に増加するが、各トランジスタにおける電圧降下Ｖｆ（＝Ｖｆ１、Ｖｆ２）も、参照電流Ｉａに対しそれほどは変化しないため、参照電流Ｉａの増加率は、第１固定電位ＶＤＤの増加率よりも大きくなる。

一例として、第１節点Ｎ１の電位の変動量が、第１固定電位ＶＤＤの変動量のおよそ半分になるように設計する。例えば、第１固定電位ＶＤＤの電位の変動量ΔＶ（ＶＤＤ）＝１０ｍＶとする。この場合、参照電流Ｉａが変わらなければ、第３抵抗Ｒ３による電圧降下の値は変わらないので、第１節点Ｎ１の電位も１０ｍＶ上昇する。第１節点Ｎ１の電位の変動量を、１０ｍＶの半分（＝５ｍＶ）にするには、第３抵抗Ｒ３による電圧降下を、５ｍＶだけ増加させる必要がある。この時、参照電流Ｉａは、ΔＩａ＝５ｍＶ／１５ｋΩ＝１／３μＡだけ増加する。参照電流Ｉａが約１５μＡであると仮定すると、参照電流Ｉａの変化率ΔＩａ／Ｉａ＝約２％となる。第１固定電位ＶＤＤが１．２Ｖの場合、第１固定電位ＶＤＤの変動率ΔＶ（ＶＤＤ）／ＶＤＤ＝１０ｍＶ／１．２Ｖ＝０．８％となる。

一方、第２トランジスタＭ２と第３トランジスタＭ３から構成されるカレントミラーにより、第１出力電流Ｉｂの変動は、参照電流Ｉａの変動の２倍になるように設計する。第３抵抗Ｒ３と第２抵抗Ｒ２の抵抗値を一致させておくと（ｒ３＝ｒ２）、第３節点Ｎ３の電位が、第１固定電位ＶＤＤに依存しなくなる。例えば、上述のように、第１固定電位ＶＤＤが１０ｍＶ上昇し、参照電流Ｉａが増加し、第３抵抗Ｒ３における電圧降下が５ｍＶ増加すると、第１節点Ｎ１の電位は、５ｍＶ上昇する。一方、第１出力電流Ｉｂの増加量は、参照電流Ｉａの増加量の２倍であるので、第２抵抗Ｒ２における電圧降下の増加量は、１０ｍＶとなる。すなわち、第１固定電位ＶＤＤが１０ｍＶ上昇する場合、第２抵抗Ｒ２における電圧降下が１０ｍＶ増加するので、これらの電圧変化量が相殺し、第３節点Ｎ３の電位は、変化しない。

以上の電圧変動補償条件をまとめると、以下の通りである。

（条件１）
第３抵抗Ｒ３の下端の第１節点Ｎ１の電位の変動量ΔＶ（Ｎ１）は、好適には、第１固定電位ＶＤＤの電位の変動量ΔＶ（ＶＤＤ）の１／２になるように設定される（ΔＶ（Ｎ１）＝ΔＶ（ＶＤＤ）／２）。この場合、参照電流Ｉａの変化量ΔＩａは、第３抵抗Ｒ３の両端における電圧を抵抗値ｒ３で割ったものであり、以下の関係式が成立する。条件１を満たすためには、参照電流経路Ｐ０における回路素子のパラメータを調整する。
ΔＩａ＝（ΔＶ（ＶＤＤ）／２）÷ｒ３ …（式１）

（条件２）
第３抵抗Ｒ３の抵抗値ｒ３と、第２抵抗Ｒ２の抵抗値ｒ２は、同一に設定される。この場合、以下の関係式が成立する。
ｒ２＝ｒ３ …（式２）

（条件３）
第１出力電流Ｉｂの変化量ΔＩｂは、参照電流Ｉａの変化量ΔＩａの２倍に設定される。この場合、（式１）を用いて、以下の関係式が成立する。
ΔＩｂ＝２×ΔＩａ＝２×（ΔＶ（ＶＤＤ）／２）÷ｒ３＝ΔＶ（ＶＤＤ）／ｒ３
…（式３）

これらの（条件１）～（条件３）を満たす場合、第３節点Ｎ３の電位の変化量は、ゼロとなる。すなわち、第３節点Ｎ３の電位の変化量ΔＶ（Ｎ３）は、（第１固定電位ＶＤＤの増加分）―（第２抵抗Ｒ２による電圧降下）で与えれるので、ΔＶ（Ｎ３）＝ΔＶ（ＶＤＤ）―（ｒ２×ΔＩｂ）で表される。この式において、（式３）の値（ΔＩｂ＝ΔＶ（ＶＤＤ）／ｒ３）と、（式２）の値（ｒ２＝ｒ３）を代入すると、ΔＶ（Ｎ３）＝ΔＶ（ＶＤＤ）―（ｒ３×ΔＶ（ＶＤＤ）／ｒ３）＝０となる。

もちろん、このような設計思想に基づいて、各回路要素のパラメータは、さらに微調整されることが好ましく、また、各パラメータに関しては、他の比率の設定も可能である。本例の基準電流源ＳＣＳにおいては、各パラメータの設定により、電源電圧変動による基準電流Ｉｓの変動補償のみならず、温度変化に伴う基準電流Ｉｓの変動補償も可能である。なお、これらの条件は、基準電流Ｉｓの安定化をさせるための回路設計の一例であり、各条件を満たすようなパラメータを目安として、シミュレータを用いて、最適化することにより、これらの条件から、少しずれた条件を満たすようなパラメータに設定されることもある。

図４に示した例では、基準電流Ｉｓは、２５μＡ以上が使用範囲になるように設計した。また、第１抵抗Ｒ１の抵抗値ｒ１＝５ｋΩ、第２抵抗Ｒ２の抵抗値ｒ２＝１５ｋΩ、第３抵抗Ｒ３の抵抗値ｒ３＝１５ｋΩとし、これらの値は、それぞれ第１抵抗Ｒ１の抵抗値ｒ１の３倍の値に設定した。また、第２トランジスタＭ２のサイズを示すパラメータ（Ｋ倍）は、Ｋ＝４に設定した。この値は、Ｉａ＝Ｉｂとなる条件からは、ずれているが、第１固定電位ＶＤＤの変動に対する基準電流Ｉｓの変動を抑制することができる。

図３は、並列接続された複数の同一トランジスタにより、各トランジスタＭ２，Ｍ４，Ｍ５を構成した基準電流源ＳＣＳの回路図である。

本例は、図２に示した各トランジスタＭ１～Ｍ５を、１又は並列接続された複数の同一トランジスタから構成したものである。各トランジスタのサイズは、同一である。残りの構造は、図２に示したものと同一である。したがって、図３に示した基準電流源ＳＣＳは、図２に示した基準電流源ＳＣＳと等価な回路である。

各トランジスタＭ１～Ｍ５が、それぞれ１又は複数の同一トランジスタからなる場合、各トランジスタＭ１～Ｍ５に含まれる同一トランジスタのゲート幅の合計を、各トランジスタＭ１～Ｍ５のゲート幅とする。これらの合計のゲート幅を比較することで、各トランジスタＭ１～Ｍ５のサイズを比較することができる。すなわち、第２トランジスタＭ２が、Ｎ個（１≦Ｎ）のトランジスタからなり、第３トランジスタＭ３が、Ｍ個（１≦Ｍ）のトランジスタからなる場合、第２トランジスタＭ２を構成するＮ個の同一トランジスタのゲート幅の合計は、第３トランジスタＭ３を構成するＭ個の同一トランジスタのゲート幅の合計のＫ倍（１＜Ｋ）である（Ｎ＝Ｋ×Ｍ、本例ではＫ＝４）。同図では、第２トランジスタＭ２は、４個の同一トランジスタからなり、第４トランジスタＭ４は、４個の同一トランジスタからなり、第５トランジスタＭ５は、５個の同一トランジスタからなる。個々の同一トランジスタのゲート幅は、例えば、全て１μｍである。

図４は、図２に示した基準電流源において、第１固定電位ＶＤＤ（Ｖ）と基準電流Ｉｓ（μＡ）との関係を示すグラフである。

基準電流Ｉｓが、２５．４μＡ～２５．６μＡの範囲を第１許容基準電流範囲ΔＩｓ１とする。基準電流Ｉｓが、２５．２μＡ～２５．６μＡの範囲を第２許容基準電流範囲ΔＩｓ２とする。

０℃（実線）において、第１固定電位ＶＤＤが、１．１４Ｖ～１．２６Ｖまで変動した場合において、基準電流Ｉｓは、第１許容基準電流範囲ΔＩｓ１内にある。０℃（実線）において、第１固定電位ＶＤＤが、１．１１Ｖ～１．２９Ｖまで変動した場合において、基準電流Ｉｓは、第２許容基準電流範囲ΔＩｓ２内にある。

５０℃（一点鎖線）において、第１固定電位ＶＤＤが、１．１７Ｖ～１．３０Ｖまで変動した場合において、基準電流Ｉｓは、第１許容基準電流範囲ΔＩｓ１内にある。５０℃（一点鎖線）において、第１固定電位ＶＤＤが、１．１３Ｖ～１．３５Ｖまで変動した場合において、基準電流Ｉｓは、第２許容基準電流範囲ΔＩｓ２内にある。

１００℃（点線）において、第１固定電位ＶＤＤが、１．２０Ｖ～１．３４Ｖまで変動した場合において、基準電流Ｉｓは、第１許容基準電流範囲ΔＩｓ１内にある。１００℃（点線）において、第１固定電位ＶＤＤが、１．１６Ｖ～１．３９Ｖまで変動した場合においても、基準電流Ｉｓは、第２許容基準電流範囲ΔＩｓ２内にある。

第１固定電位ＶＤＤが、１．２０Ｖ～１．２６Ｖまで変動し、且つ、温度が０℃～１００℃まで変化した場合においても、基準電流Ｉｓは、第１許容基準電流範囲ΔＩｓ１内にある。第１固定電位ＶＤＤが、１．１６Ｖ～１．２９Ｖまで変動し、且つ、温度が０℃～１００℃まで変化した場合においても、基準電流Ｉｓは、第２許容基準電流範囲ΔＩｓ２内にある。なお、０～１００℃の温度範囲内において、第１固定電位ＶＤＤが、１．００Ｖ～１．４Ｖまで変化した場合においても、基準電流Ｉｓは、２３．４μＡ以上２５．６μＡ以下の基準電流範囲内にある。

図４の結果から、電源電位変動に関しては、１．２Ｖ×（１００－１０）％≦ＶＤＤ≦１．２Ｖ×（１００＋１０）％の範囲内に抑えており、０℃から１００℃の温度範囲内において、基準電流Ｉｓの変動を±２％の範囲内に抑えている。

次に、上述の（条件１）～（条件３）を満たす各回路要素のパラメータの目安について、説明する。

まず、（条件１）を規定する参照電流経路Ｐ０を構成する第１トランジスタＭ１について、考察する。

図５は、ダイオード接続したトランジスタのゲートソース間電圧Ｖｇｓ（ｍＶ）とドレイン電流Ｉｄ（μＡ）との関係を示すグラフである。このグラフは、０℃（実線）、５０℃（一点鎖線）、１００℃（点線）におけるデータを示している。図５は、第１トランジスタＭ１の特性に関するグラフであるが、第３トランジスタＭ３の特性について考える場合にも利用することができる。

ゲートソース間電圧Ｖｇｓが増加すると、ドレイン電流Ｉｄが増加する。実施形態に係る基準電流源では、ゲートソース間電圧Ｖｇｓは、基準電圧Ｖｇｓ_０を用いるように設計する。ゲートソース間電圧Ｖｇｓの基準電圧Ｖｇｓ_０からの変動幅を｜ΔＶｇｓ｜とする。トランジスタをＯＮする場合のゲートソース間電圧Ｖｇｓの利用範囲の好適な一例は、（｜Ｖｇｓ_０｜－｜ΔＶｇｓ｜）≦｜Ｖｇｓ｜≦（｜Ｖｇｓ_０｜＋｜ΔＶｇｓ｜）である。例えば、基準電圧Ｖｇｓ_０が４４０ｍＶであり、変動幅｜ΔＶｇｓ｜が１２０ｍＶの場合、３２０ｍＶ≦｜Ｖｇｓ｜≦５６０ｍＶが例示される。例えば、基準電圧Ｖｇｓ_０が４００ｍＶの場合、２８０ｍＶ≦｜Ｖｇｓ｜≦５２０ｍＶが例示される。これらの利用範囲は、一例であり、取り扱う電流を小さくする場合、基準電圧｜Ｖｇｓ_０｜及び変動幅｜ΔＶｇｓ｜を更に小さくすることもできる。トランジスタがＮチャネル型の場合にはゲートソース間電圧は正であり、トランジスタがＰチャネル型の場合にはゲートソース間電圧は負であるので、ゲートソース間電圧の大きさ（絶対値）は、上述のように設定する。

利用範囲内のゲートソース間電圧Ｖｇｓよりも高いゲートソース間電圧Ｖｇｓにおいて、温度変化に対して、ドレイン電流Ｉｄが変動しない不動点Ｘ１が存在する。換言すれば、実施形態に係る基準電流源ＳＣＳにおいては、不動点Ｘ１を与えるゲートソース間電圧Ｖｇｓよりも小さなゲートソース間電圧Ｖｇｓを利用する。この場合、温度変化に対して、ドレイン電流Ｉｄが変動するが、上述のように、基準電流源ＳＣＳの全体としては、基準電流Ｉｓの変化を抑制することができる。

不動点Ｘ１について、補足的に説明する。

トランジスタのドレイン電流Ｉｄは、概ね、Ｉｄ＝β／２×（Ｖｇｓ－ＶＴ）^２に従う。ＶＴはトランジスタの閾値電圧である。二つの定数βとＶＴは、高温になるほど、小さくなることが知られている。高温になるほど、ＩＶ曲線の立ち上がり電圧が低く、傾きが小さくなる。したがって、トランジスタのソースが第２固定電位ＧＮＤに接続されている場合、Ｖｇｓが特定の電圧以上になると、温度毎のＩＶ曲線の位置が逆転する。その逆転点が、ほぼ不動点Ｘ１となる。

不動点Ｘ１以下のゲートソース間電圧Ｖｇｓにおいては、高温になるほど、ドレイン電流Ｉｄが増加し、不動点Ｘ１以上のゲートソース間電圧Ｖｇｓにおいては、高温になるほど、ドレイン電流Ｉｄが減少する。図示される不動点Ｘ１の電圧を利用する回路も考えられるが、電圧が高すぎるので、使いにくい。

図５に示す電流電圧特性のデータ曲線において、Ｖｇｓ＝５００ｍＶ付近で接線を引くと、データ曲線の接線は、横軸と３５０ｍＶ付近で交差し、接線の傾きは約０．２５ｍＳとなる。これは第３トランジスタＭ３の電流電圧特性に適用できる。第１出力電流Ｉｂの変化量ΔＩｂが、参照電流Ｉａの変化量ΔＩａの２倍に設定されるためには、特定の動作点（例：図７の交点Ｘ０）において、第３トランジスタＭ３の相互コンダクタンス（上記接線の傾き（約０．２５ｍＳ））の逆数に近い値に、第１抵抗Ｒ１の抵抗値ｒ１を設定するのが適切である。したがって、第１抵抗Ｒ１の抵抗値ｒ１は、この傾きの逆数が目安として適切で、合わせこみの初期値として約４ｋΩに設定される。この値は、目安の値であり、図４の特性を得るために、最終的に最適化された数値（例：５ｋΩ）ではないが、最適化の目安として利用することができる。

次に、第２トランジスタＭ２と第１抵抗Ｒ１の直列合成抵抗について考える。例えば、第２トランジスタＭ２のオン抵抗ｒＭ２と、第１抵抗Ｒ１の抵抗値ｒ１との直列合成抵抗値（ｒＭ２＋ｒ１）の目安は、第１トランジスタＭ１のオン抵抗ｒＭ１の２倍程度に設定する（ｒＭ２＋ｒ１＝ｒＭ１×２＝８ｋΩ）。第２トランジスタＭ２は、第３トランジスタＭ３の４倍の電流を流すことが可能なので、オン抵抗ｒＭ２は、例えば、１ｋΩに設定する。これらの値は、目安であり、実際にシミュレータで最適化された第１抵抗Ｒ１の抵抗値ｒ１は５ｋΩである。

次に、第３抵抗Ｒ３について考える。第２トランジスタＭ２と第１抵抗Ｒ１の直列合成抵抗が８ｋΩの場合、上述の（条件１）を満たすように、第３抵抗Ｒ３の抵抗値ｒ３の目安は、ｒ３＝ｒＭ１＋ｒＭ２＋ｒ１＝４ｋΩ＋８ｋΩ＝１２ｋΩに設定する。

次に、第２抵抗Ｒ２について考える。上述の（条件２）により、第２抵抗Ｒ２の抵抗値ｒ２の目安は、ｒ２＝ｒ３＝１２ｋΩとなる。これらの値は、目安であり、実際にシミュレータで最適化された抵抗値ｒ２及び抵抗値ｒ３は、共に１５ｋΩである。

なお、これらのパラメータの目安を用いた場合、第１トランジスタＭ１と、第３トランジスタＭ３のＶｇｓが、それぞれ０．５Ｖだとすると、ＶＤＤ＝１．２Ｖの場合、第３抵抗Ｒ３の両端には、０．２Ｖがかかる。この場合、参照電流Ｉａは、オームの法則により、１６．７μＡになる。図５を参照すると、この電流値は、想定より少し小さい。そこで、これらのパラメータを目安として、各回路要素のパラメータを調整して合わせこんでゆく。実際には、かかる数値を目安として、「ＬＴｓｐｉｃｅ」などのシミュレータを用いて、電圧変動及び温度変動に対する基準電流Ｉｓの変動が最小化するように、各回路要素のパラメータの最適化を行い、上述の各回路要素のパラメータを求めた。図４のグラフを求めるために最適化されたパラメータを用いた場合、図６の特性が得られる。

図６は、第１固定電位ＶＤＤ（Ｖ）と、参照電流Ｉａ（μＡ）及び第１出力電流Ｉｂ（μＡ）との関係を示すグラフである。

０℃（細い実線）において、参照電流Ｉａ（μＡ）は、第１固定電位ＶＤＤ（Ｖ）の上昇に伴って増加する。０℃（太い実線）において、第１出力電流Ｉｂ（μＡ）は、参照電流Ｉａ（μＡ）よりも大きな傾きで増加し、第２抵抗Ｒ２における電圧降下が増加する。第１固定電位ＶＤＤの上昇と、第２抵抗Ｒ２における電圧降下は、第３節点Ｎ３において、相殺する傾向にある。したがって、第１固定電位ＶＤＤの変動による第３節点Ｎ３の電位変動が抑制される。

５０℃（細い一点鎖線）において、参照電流Ｉａ（μＡ）は、第１固定電位ＶＤＤ（Ｖ）の上昇に伴って増加する。５０℃（太い一点鎖線）において、第１出力電流Ｉｂ（μＡ）は、参照電流Ｉａ（μＡ）よりも大きな傾きで増加し、第２抵抗Ｒ２における電圧降下が増加する。したがって、５０℃の場合においても、０℃の場合と同様に、第１固定電位ＶＤＤの変動による第３節点Ｎ３の電位変動を抑制することができる。

１００℃（細い点線）において、参照電流Ｉａ（μＡ）は、第１固定電位ＶＤＤ（Ｖ）の上昇に伴って増加する。１００℃（太い点線）において、第１出力電流Ｉｂ（μＡ）は、参照電流Ｉａ（μＡ）よりも大きな傾きで増加し、第２抵抗Ｒ２における電圧降下が増加する。したがって、１００℃の場合においても、０℃の場合と同様に、第１固定電位ＶＤＤの変動による第３節点Ｎ３の電位変動が抑制される。

第３節点Ｎ３の電位変動が抑制されると、第４トランジスタＭ４のゲートに与えられる電位変動が抑制されるので、第４トランジスタＭ４を流れる基準電流Ｉｓの変動が抑制される。

さて、上述の（条件３）では、第１出力電流の変化量ΔＩｂは、参照電流Ｉａの変化量ΔＩａの２倍に設定した。このような条件を満たすため、本形態の基準電流源においては、逆Ｗｉｄｌａｒカレントミラーを用いている。逆Ｗｉｄｌａｒカレントミラーにおいては、第２トランジスタＭ２の下流側に第１抵抗Ｒ１を配置し、第２トランジスタＭ２のサイズと、第３トランジスタＭ３のサイズを異ならせている。図２に示した例では、第３トランジスタＭ３のサイズが、第２トランジスタＭ２よりも小さく、参照電流Ｉａの変化量のほぼ２倍を、第１出力電流Ｉｂの変化量とすることができる。以下、逆Ｗｉｄｌａｒカレントミラーの動作について、補足説明する。

図７は、回路素子に与えられる電圧Ｖと電流Ｉとの関係を示す概念的なグラフであり、逆Ｗｉｄｌａｒカレントミラーを説明するための図である。

図７の太い実線（Ｍ３）は第３トランジスタＭ３のゲートソース間電圧Ｖｇｓの変化に対するドレイン電流Ｉｄの特性を示す。第２トランジスタＭ２のサイズが、第３トランジスタＭ３のＫ倍であれば、図７の点線が示す電流（第２トランジスタＭ２）は、図７の太線が示す電流（第３トランジスタＭ３）のＫ倍になる。これが図７の点線（Ｍ２）で示される。

第１抵抗Ｒ１を流れる電流Ｉは、抵抗両端間の電圧Ｖに比例して、直線的に増加する（図７の細い実線（Ｒ１））。基準電流源ＳＣＳのように、第１抵抗Ｒ１及び第２トランジスタＭ２を直列接続した場合、これらには同一の電流が流れるので、合成ＩＶ特性は同じ縦軸（電流）の所の横軸（Ｖ）を足し合わせることで求まる。これが、図７の一点鎖線（Ｍ２＋Ｒ１）で示される。第３トランジスタＭ３のゲートソース間電圧Ｖｇｓ（図７の太い実線（Ｍ３））は、第２トランジスタＭ２のゲート（図２の第２節点Ｎ２）と第２固定電位ＧＮＤとの間の電圧（図７の一点鎖線（Ｍ２＋Ｒ１））と、交点Ｘ０（電圧Ｖ０）において、一致する。すなわち、共通のゲート電位Ｖ０において、第２トランジスタＭ２を流れるドレイン電流Ｉｄと、第３トランジスタＭ３を流れるドレイン電流Ｉｄは等しくなる。第２トランジスタＭ２のサイズを大きくする（Ｋ倍にする）と、交点Ｘ０の位置は、太い実線（Ｍ３）上を右側に移動し、電圧Ｖ０は増加していく。

第１抵抗Ｒ１の抵抗値ｒ１と、第３トランジスタＭ３の相互コンダクタンスの逆数ｒＭ３とを同じにしたところから始め、Ｋとｒ１を調整して行くことで、交点Ｘ０における一点鎖線（Ｍ２＋Ｒ１）の接線の傾きを、点線（Ｍ２）の接線の傾きの大体半分にできる。この場合、参照電流Ｉａの変化のほぼ２倍が、第１出力電流Ｉｂの変化となる。

交点Ｘ０の条件を満たす場合において、電圧変化量ΔＶに対する、参照電流経路Ｐ０（第２トランジスタＭ２）を流れる参照電流Ｉａの変化量ΔＩａの比率ｋａ＝（ΔＩａ／ΔＶ）とする。電圧変化量ΔＶに対する、第１出力電流経路Ｐ１（第３トランジスタＭ３）を流れる第１出力電流Ｉｂの変化量ΔＩｂの比率ｋｂ＝（ΔＩｂ／ΔＶ）とする。一例として、これらの比率ｋａ：ｋｂ＝１：２になるように設定する。要するに、第１固定電位ＶＤＤ（電源電位）が上昇して、参照電流経路Ｐ０を流れる参照電流Ｉａが増加すると、第１出力電流Ｉｂは、参照電流Ｉａの２倍で増加しようとする。第１固定電位ＶＤＤが上昇し、第３トランジスタＭ３のドレイン（図２の第３節点Ｎ３）の電位が上昇しようとすると、第３トランジスタＭ３を流れる第１出力電流Ｉｂが増加し、第２抵抗Ｒ２における電圧降下が大きくなり、第３節点Ｎ３の電位変動が抑制される。

また、トランジスタ１つ分の電圧降下をＶｆとすると、２×Ｖｆ＋α≦第１固定電位ＶＤＤ（αは抵抗等による電圧効果）に設定すると、この最低電圧で、基準電流源は、動作する。

なお、これらは設計の目安であり、実際には、図４のグラフが得られるように、回路シミュレータを使って、回路要素のパラメータをさらに調整する。

上述の実施形態に係る基準電流源においては、概略動作として、第２固定電位ＧＮＤから、第２トランジスタＭ２と、第１トランジスタＭ１によって、２×Ｖｆだけ上昇させた第１節点Ｎ１の電位を、第２トランジスタＭ２と第３トランジスタＭ３と第１抵抗Ｒ１とからなるカレントミラーを用いて、第２抵抗Ｒ２の下流に位置する第３節点Ｎ３に移し、第３節点Ｎ３の電位を、第４トランジスタＭ４で、Ｖｆだけ下げた電圧を、第４抵抗Ｒ４（出力抵抗）に印加している。

温度変動に関する基準電流Ｉｓの変動補償に関して説明する。この基準電流源ＳＣＳでは、電源電位変動の補償も行い、各回路要素のパラメータをシミュレータを使って微調整することにより、上述のように、温度補償も行うことができるようになる優れた回路である。

なお、図４の特性を得るために使用した抵抗は、温度上昇に対して、抵抗値が殆ど変化しない理想的な抵抗である。なお、各種の抵抗をトランジスタのオン抵抗から構成した場合、温度上昇に対して、抵抗値が増加する特性を有するが、抵抗値の変化が、基準電流Ｉｓに変化を与える場合は、必要に応じて、シミュレータを用いて、温度変化に対する基準電流Ｉｓが変化が抑制されるように、回路素子のパラメータを再計算し、設定すればよい。

以上のように、上述の基準電流源ＳＣＳは、電源電位変動（第１固定電位ＶＤＤの変動）に対して、簡易な構造で、基準電流Ｉｓの変動を抑えることができる。また、基準電流源ＳＣＳは、温度依存性を低くすることができる。すなわち、参照電流Ｉａは、参照電流経路Ｐ０において、トランジスタが２個分の電圧降下（２×Ｖｆとする）に関する温度特性を有している。第３節点Ｎ３は、第１出力電流経路Ｐ１において、トランジスタが１個分の電圧降下（１×Ｖｆとする）に関する温度特性を有している。この回路は、第４抵抗Ｒ４が温度特性を有していない場合、第４トランジスタＭ４のソースの電位の温度特性を無くし、温度依存性の小さな基準電流Ｉｓを得ることができる。上述のように、参照電流Ｉａ≒第１出力電流Ｉｂであり、且つ、第３抵抗Ｒ３の抵抗値ｒ３＝第２抵抗Ｒ２の抵抗値ｒ２である場合、第２節点Ｎ２の電位の温度特性と、第３節点Ｎ３の電位の温度特性とが、大体、同一になる。この温度特性は、トランジスタ１個分のＶｆに相当する電圧変動の特性を有するため、第４トランジスタＭ４において、Ｖｆだけ電位を低下させると、第４抵抗Ｒ４の両端に印加される電圧には、ほぼ温度依存性が無くなる。

図８は、基準電流源ＳＣＳから基準電流Ｉｓを取り出す回路を含む装置の回路図である。基準電流源ＳＣＳの使用形態は、無数にあるが、ここでは一例を示している。

図２に示した第５トランジスタＭ５に代えて、差動回路ＤＩＦが、第１固定電位ＶＤＤと第４トランジスタＭ４との間に設けられている。差動回路ＤＩＦは、正入力トランジスタＭ５１と、負入力トランジスタＭ５２と、参照トランジスタＭ５３と、出力トランジスタＭ５４とを備えている。

正入力トランジスタＭ５１はＮ型ＭＯＳトランジスタであり、ゲートに正の入力信号が与えられ、ソースが第４トランジスタＭ４のドレインに接続されている。負入力トランジスタＭ５２はＮ型ＭＯＳトランジスタであり、ゲートに負の入力信号が与えられ、ソースが第４トランジスタＭ４のドレインに接続されている。参照トランジスタＭ５３は、Ｐ型ＭＯＳトランジスタであり、ゲートがドレイン及び正入力トランジスタＭ５１のドレインに接続されており、ソースが第１固定電位ＶＤＤに接続されている。出力トランジスタＭ５４は、Ｐ型ＭＯＳトランジスタであり、ゲートが参照トランジスタＭ５３のゲートに接続されており、ソースが第１固定電位ＶＤＤに接続され、ドレインが負入力トランジスタＭ５２のドレインに接続されている。出力トランジスタＭ５４のドレインは、出力端子Ｖｏｕｔに接続されており、出力端子Ｖｏｕｔと第２固定電位ＧＮＤとの間にはキャパシタＣｏｕｔが介在している。

基準電流Ｉｓは、第４トランジスタＭ４及び第４抵抗Ｒ４を流れる。基準電流源ＳＣＳは、差動回路ＤＩＦを流れる基準電流Ｉｓを提供しており、差動入力に応じて、出力端子Ｖｏｕｔから差動信号が出力される。基準電流源ＳＣＳに接続可能な回路は、差動回路ＤＩＦに限らず、その他の増幅器などを接続することができる。

図９は、別の実施形態に係る基準電流源の回路図である。

図９に示す基準電流源ＳＣＳは、図２に示した基準電流源ＳＣＳにおけるＮ型ＭＯＳトランジスタと、Ｐ型ＭＯＳトランジスタとを互いに置換したものである。すなわち、図２に示した第１固定電位ＶＤＤは、固定電位ＧＮＤ（グランド電位）に置換した。図２に示した第２固定電位ＧＮＤは、固定電位ＶＤＤ（電源電位）に置換した。その他の構造は、図２に示したものと同一である。このように、トランジスタには、Ｎチャネル型（ＮＭＯＳ型）トランジスタと、Ｐチャネル型（ＰＭＯＳ型）トランジスタがあり、これらは互いに置換しても、同様に動作することができる。

以上、説明したように、実施形態に係る基準電流源ＳＣＳは、第１固定電位ＶＤＤと第２固定電位ＧＮＤとの間において、直列接続された、ダイオード接続の第１トランジスタＭ１、ダイオード接続の第２トランジスタＭ２、及び、第１抵抗Ｒ１を含む参照電流経路Ｐ０と、第２トランジスタＭ２のゲートに接続されたゲートを有し、第２トランジスタＭ２と共にカレントミラーを構成する第３トランジスタＭ３を含み、第３トランジスタＭ３と第１固定電位ＶＤＤ（図９においては第１固定電位はグランド電位）との間に介在する第２抵抗Ｒ２を含む第１出力電流経路Ｐ１と、第１出力電流経路Ｐ１における第３トランジスタＭ３と第２抵抗Ｒ２との間の第３節点Ｎ３の電位が与えられ、基準電流が流れる電圧電流変換回路４０を備えた第２出力電流経路Ｐ２とを備えている。

基準電流源ＳＣＳによれば、回路要素のパラメータを適切に設定することにおり、基準電流Ｉｓの安定性を向上させることができる。すなわち、電源電位又はグランド電位が変動しても、温度が変動しても、第３節点Ｎ３の電位は比較的抑制され、第３節点Ｎ３の電位に依存する基準電流Ｉｓの変動を抑制することができる。また、基準電流源ＳＣＳは、複雑な温度補償回路を備えなくても、温度補償を行うことができるが、別途、温度補償回路を設けることを妨げるものではない。

実施形態に係る基準電流源ＳＣＳにおいては、第２トランジスタＭ２のサイズは、第３トランジスタＭ３のサイズよりも大きい。第１固定電位ＶＤＤが変動すると、第２トランジスタＭ２を流れる参照電流Ｉａよりも、第３トランジスタＭ３を流れる第１出力電流Ｉｂが大きく変化する。したがって、第２抵抗Ｒ２における電圧降下が増加し、第３節点Ｎ３における電位変動がさらに抑制される。したがって、基準電流Ｉｓの安定性を向上させることができる。

実施形態に係る基準電流源ＳＣＳにおいては、第２トランジスタＭ２は、Ｎ個（１≦Ｎ）のトランジスタからなり、第３トランジスタＭ３は、Ｍ個（１≦Ｍ）のトランジスタからなり、第２トランジスタＭ２を構成するＮ個のトランジスタのゲート幅の合計は、第３トランジスタＭ３を構成するＭ個のトランジスタのゲート幅の合計のＫ倍（１＜Ｋ）である。すなわち、１つのトランジスタは、複数の副トランジスタを並列接続して構成してもよい。

実施形態に係る基準電流源ＳＣＳにおいては、電圧電流変換回路４０は、第３節点Ｎ３に接続されたゲートを有する第４トランジスタＭ４と、第４トランジスタＭ４と第２固定電位ＧＮＤとの間に接続された第４抵抗（出力抵抗）とを備えている。電圧電流変換回路４０の構造としては、種々の構造が知られているが、この構造は、単純であるという利点がある。

実施形態に係る基準電流源ＳＣＳにおいては、第４トランジスタＭ４のサイズは、第１トランジスタＭ１のサイズよりも大きい。第４トランジスタＭ４のサイズは、第１トランジスタＭ１のサイズよりも大きくし、第２トランジスタＭ２のサイズと同じ程度にすると、基準電流Ｉｓの温度依存性が低下する傾向がある。したがって、基準電流Ｉｓの安定性を向上させることができる。

実施形態に係る基準電流源ＳＣＳにおいては、第３トランジスタＭ３を構成する１つのトランジスタのゲート長は、１００ｎｍ以下５ｎｍ以上である。すなわち、半導体構造が微細化された場合に、外的要因による基準電流Ｉｓの変動が大きくなる傾向があるので、実施形態に係る基準電流源ＳＣＳは、このような条件下において、その効果がより顕著に発揮される。

上述のように、実施形態に係る基準電流源は、簡単な回路で、電源電圧変動と温度変動の両方に不感な基準電流を得ることができる。基準電流源は、抵抗と電界効果トランジスタのみで構成されており、したがって、ＢＧＲ回路では必須であったバイポーラトランジスタが不要である。したがって、基準電流源は、通常のＣＭＯＳプロセスで製造することができる。なお、上述のトランジスタは、エンハンスメント型トランジスタであるが、デプレッション型トランジスタを用いることもできる。また、第１抵抗Ｒ１、第２抵抗Ｒ２、第３抵抗Ｒ３を、トランジスタのオン抵抗などを用いて構成することもできる。なお、上述の回路要素の接続は、直接的な電気的接続であるが、回路動作に実質的な影響を与えない場合は、回路素子間に別の素子が介在してもよい。また、上述の数値は、少なくとも、±１０％の誤差を含んでも、所望の効果を奏する。

４０…電圧電流変換回路、Ｃｏｕｔ…キャパシタ、ＤＩＦ…差動回路、Ｍ１…第１トランジスタ、Ｍ２…第２トランジスタ、Ｍ３…第３トランジスタ、Ｍ４…第４トランジスタ、Ｍ５…第５トランジスタ、Ｍ１１…第１上流側トランジスタ、Ｍ１２…第２上流側トランジスタ、Ｍ２１…第１下流側トランジスタ、Ｍ２２…第２下流側トランジスタ、Ｍ５１…正入力トランジスタ、Ｍ５２…負入力トランジスタ、Ｍ５３…参照トランジスタ、Ｍ５４…出力トランジスタ、Ｐ０…参照電流経路、Ｐ１…第１出力電流経路、Ｐ２…第２出力電流経路、Ｒ１…第１抵抗、Ｒ２…第２抵抗、Ｒ３…第３抵抗、Ｒ４…第４抵抗（出力抵抗）、ＳＣＳ…基準電流源、ＶＤＤ…第１固定電位、ＧＮＤ…第２固定電位、Ｖｏｕｔ…出力端子。

Claims (5)

1. 第１固定電位と第２固定電位との間において、直列接続された、ダイオード接続の第１トランジスタ、ダイオード接続の第２トランジスタ、及び、第１抵抗を含む参照電流経路と、
   前記第２トランジスタのゲートに接続されたゲートを有し、前記第２トランジスタと共にカレントミラーを構成する第３トランジスタを含み、前記第３トランジスタと前記第１固定電位との間に介在する第２抵抗を含む第１出力電流経路と、
   前記第１出力電流経路における前記第３トランジスタと前記第２抵抗との間の節点の電位が与えられ、基準電流が流れる電圧電流変換回路を備えた第２出力電流経路と、
   を備え、
   前記電圧電流変換回路は、
   前記節点に接続されたゲートを有する第４トランジスタと、
   前記第４トランジスタと前記第２固定電位との間に接続された出力抵抗と、
   を備える、
   基準電流源。
2. 前記第２トランジスタ及び前記第３トランジスタのゲート長は等しく、
   前記第２トランジスタのゲート幅は、前記第３トランジスタのゲート幅よりも大きい、
   請求項１に記載の基準電流源。
3. 前記第２トランジスタは、Ｎ個（１≦Ｎ）のトランジスタであって複数の場合は並列接続されたトランジスタからなり、
   前記第３トランジスタは、Ｍ個（１≦Ｍ）のトランジスタであって複数の場合は並列接続されたトランジスタからなり、
   前記第２トランジスタ及び前記第３トランジスタのゲート長は等しく、
   前記第２トランジスタを構成するＮ個のトランジスタのゲート幅の合計は、前記第３トランジスタを構成するＭ個のトランジスタのゲート幅の合計のＫ倍（１＜Ｋ）である、
   請求項１に記載の基準電流源。
4. 前記第４トランジスタ及び前記第１トランジスタのゲート長は等しく、
   前記第４トランジスタのゲート幅は、前記第１トランジスタのゲート幅よりも大きい、
   請求項１に記載の基準電流源。
5. 前記第３トランジスタを構成する１つのトランジスタのゲート長は、１００ｎｍ以下５ｎｍ以上である、
   請求項１～４のいずれか一項に記載の基準電流源。

Images