JP7634010B2 - 電気システムのための制御信号生成デバイス - Google Patents

Description

本発明は、電気システムのための制御信号生成デバイスに関する。本発明は同様に、このようなデバイスを含むオーディオシステムにも関する。本発明は同様に、付随する方法にも関する。

受動性（passivite’）とは、システムが自然発生的にエネルギを生み出すことができず、エネルギを単に貯蔵しおよび／または消散することしかできないという事実を説明する（de’crit）。一例として、スピーカに接続された抵抗、ダイオード、コイルまたはコンデンサ（線形または非線形）のネットワークは、スピーカの機械的および音響的挙動を修正するものの、持続的振動（ラーセン効果（effet Larsen））または不安定性（instabilite’s）を発生させることはない。受動性は、このロバスト性を保証する。より一般的には、受動的物理システムは、正の消散済み出力（puissance）Ｐｄｉｓ（または、保守的な（conservative）ケースではゼロ）で、ｄＥ（ｔ）／ｄｔ＝Ｐｅｘｔ（ｔ）－Ｐｄｉｓ（ｔ）（貯蔵エネルギの時間的変動＝外部から寄与される出力－消散出力）タイプの出力バランスを満たす。

複雑な制御の場合、制御は、リアルタイムデジタル形態で、すなわちアナログ－デジタル変換器、電気信号発生器およびハードウェアデジタルコンピュータを含む組み込み型システムを用いて実装され得る。このとき、制御信号の計算は、ここではＴと記される遅延と等価である待ち時間の後にレンダリングされる。このような遅延は、計算のために費される時間に起因してデジタルハードウェアシステム（マイクロプロセッサ、ＤＳＰ、マイクロコントローラ、ＦＰＧＡ）によって行なわれるあらゆる制御に固有のものである。

ここで、フィードバックループ内に遅延を含めることで、受動性特性が劣化し、ひいては制御が効果の無いものとなり、さらにはその不安定化がひき起こされる可能性がある。

したがって、システムの受動制御を可能にするデバイスに対する必要性が存在する。

このために、本発明は、電気システム用の制御信号の生成デバイスであって、
－ 電気システムに由来する入力信号用の入力端（entre’e）であって、入力信号がそれぞれ電圧、電流を表わす（repre’sentatif d’une tension, respectivement d’un courant）アナログ信号である、入力端と、
－ 制御信号用の出力端（sortie）であって、制御信号が、それぞれ電流、電圧を表わすアナログ信号であり、制御信号が第１の成分および第２の成分を有している、出力端と、
－ 生成デバイスの入力端および出力端に接続されたアナログブロックであって、第１の特徴的受動インピーダンス（impe’dance caracte’ristique passive）を有する受動アナログ構成要素とそれぞれ電流、電圧の測定構成要素とそれぞれ電流、電圧の発生器とを有する電気回路を有しているアナログブロックと、
－ 少なくとも１つのデジタル制御可能な構成要素を有するデジタルブロックと、
－ アナログブロックとデジタルブロックとの間に接続されたアナログ－デジタル変換器と、
－ アナログブロックとデジタルブロックとの間に接続されたデジタル－アナログ変換器と、を有し、
電気回路の受動アナログ構成要素（composant）は、制御信号の第１の成分（composante）を生成するように構成されており、電気回路の発生器は、制御信号の第２の成分を生成するように構成されており、電気回路は、制御信号を得るために生成される第１の成分および第２の成分を合計するように構成されており、
アナログ－デジタル変換器は、アナログブロックの測定構成要素により行なわれた入力信号の測定（値）（mesure）をデジタルに変換して、変換済み入力信号を得るように構成されており、
デジタルブロックの制御可能な構成要素は、変換済み入力信号および第２の特徴的受動インピーダンスを有する受動デジタル構成要素に接続されたデジタルコントローラのモデル（mode’lisation）の関数として（en fonction de）、デジタル出力信号を生成するように構成されており、第２の特徴的インピーダンスの値は、第１の特徴的インピーダンスの値の関数として選択され、
デジタル－アナログ変換器は、発生器の制御を得るためにデジタル出力信号をアナログに変換するように構成されており、発生器によって生成された制御信号の第２の成分は、デジタルブロックから得た制御の関数である、生成デバイスに関する。

他の有利な態様によると、生成デバイスは、単独でまたは技術的に可能な全ての組合せにしたがって、以下の特徴のうちの１つまたは複数を有している。
－ 受動アナログ構成要素と受動デジタル構成要素とは、同じ性質のものである。
－ 受動アナログ構成要素および受動デジタル構成要素の各々は、抵抗である。
－ 入力信号が電圧を表わし、制御信号が電流を表わす場合、第２の特徴的インピーダンスは、第１の特徴的インピーダンス以上である。
－ 入力信号が電流を表わし、制御信号が電圧を表わす場合、第２の特徴的インピーダンスは、第１の特徴的インピーダンス以下である。
－ 入力信号が電圧を表わし、制御信号が電流を表わす場合、測定構成要素は電圧測定構成要素であり、発生器は電流発生器であり、受動アナログ構成要素は、入力端および出力端と並列に、発生器および測定構成要素と並列に、接続されている。
－ 入力信号が電流を表わし、制御信号が電圧を表わす場合、測定構成要素は電流測定構成要素であり、発生器は電圧発生器であり、受動アナログ構成要素は、入力端と出力端との間で、発生器および測定構成要素と直列に接続されている。
－ 入力信号が電圧を表わし、制御信号が電流を表わす場合、モデルは、受動デジタル構成要素と直列に接続されたデジタルコントローラのモデルであり、
－ 入力信号が電流を表わし、制御信号が電圧を表わす場合、モデルは、受動デジタル構成要素と並列に接続されたデジタルコントローラのモデルである。
－ 制御可能な構成要素は、
・ アナログ－デジタル変換器由来の変換済み入力信号を、第２の特徴的インピーダンスの関数としての、出力波を表わす第１の中間信号へと変換し、
・ 第１の中間信号を、第２の特徴的インピーダンスの関数としての、それぞれ電圧、電流を表わす第２の中間信号へと変換し、
・ 第２の中間信号およびモデルの関数として、第３の中間信号を計算し、
・ 第３の中間信号を、第２の特徴的インピーダンスの関数としての、出力波を表わす第４の中間信号へと変換し、
・ それぞれ電圧、電流を表わしている第４の中間信号を、第２の特徴的インピーダンスの関数として制御可能な構成要素のデジタル出力信号（Ｓ_s-num）へと変換する、ように構成されている。
－ 制御可能な構成要素７０は、マイクロプロセッサ、デジタル信号プロセッサ、マイクロコントローラおよびプログラマブルゲートアレイからなるリストの中から選択される。

本発明は同様に、先に説明されたデバイスを有する、スピーカなどのオーディオシステムに関する。

本発明は同様に、先に説明された生成デバイスから電気システム用の制御信号を生成する方法であって、
－ 生成デバイスの入力端で電気システムに由来する入力信号を受信するステップであって、入力信号が、それぞれ電圧、電流を表わすアナログ信号であるステップと、
－ アナログブロックの測定構成要素により行なわれた入力信号の測定をデジタルに変換して、変換済み入力信号を得るステップと、
－ デジタルブロックの制御可能な構成要素を介してデジタル出力信号を生成するステップと、
－ デジタル出力信号をアナログに変換して、電気回路の発生器の制御を得るステップと、
－ 電気回路の受動アナログ構成要素を介して制御信号の第１の成分を生成するステップと、
－ デジタルブロックから得た制御の関数として電気回路の発生器を介して制御信号の第２の成分を生成するステップと、
－ 電気回路によって生成された第１の成分および第２の成分を合計して、制御信号を得るステップと、を有する方法にも関する。

物理システムＳとデジタルコントローラＳｃとの間の直接接続の概略図である。 遅延（アウトバウンドＴ／２およびインバウンドＴ／２）を導入する受動的伝送ライン（ligne de transmission passive）を介したデジタルコントローラＳｃに対する図１の物理システムＳの接続の概略図である。 ハードウェアアナログブロックおよびハードウェアデジタルブロックによって形成される遅延型受動コントローラに対する物理システムＳの接続の概略図である。 アドミタンスタイプのコントローラの場合における図３のアナログブロックの概略図である。 インピーダンスタイプのコントローラの場合における図３のアナログブロックの概略図である。 アドミタンスタイプのコントローラの場合における受動アナログ構成要素に接続されたコントローラＳｃを含むシステムＳｃｒの概略図である。 インピーダンスタイプのコントローラの場合における受動アナログ構成要素に接続されたコントローラＳｃを含むシステムＳｃｒの概略図である。 図３のデジタルブロックの構成要素によって実装される方法の概略図である。

本発明の他の特徴および利点は、図面を参照しながら単なる一例として本発明の実施形態についての以下の説明を読んだ時点で明らかになるものである。

図１は、技術的現状を概略的に例示する。この図１において、電気的に制御すべき物理システムＳは、リアルタイムハードウェアデジタルコンピュータ２０およびアナログ－デジタル変換器２２およびデジタル－アナログ変換器２４を介して、離散的時間型受動デジタルコントローラＳｃ（contro^leur nume’rique passif Sc a` temps discret）に対し直接接続されている。この図１に示されているように、システムＳに戻された信号内の遅延Ｔは、受動性特性を劣化させる。

本発明の原理は、図２に示されている仮想の受動電気伝送ライン３０内に、ハードウェアコンピュータに固有の遅延Ｔを人工的に封入することからなる。このような伝送ラインは、アウトバウンドＴ／２およびインバウンドＴ／２の遅延を導入する。伝送ライン内への遅延Ｔの人工的封入の原点にある原理を以下に要約する。

システムＳ（それぞれＳｃ）は、電圧Ｖｓおよび電流Ｉｓ（それぞれ電圧Ｖｓｃおよび電流Ｉｓｃ）によって特徴付けられる（少なくとも）１つの電気ポートを有する。これら２つのシステムを伝送ラインのいずれかの側に仮想的に接続してみる。伝播は、２つの輸送方程式（e’quations de transport）によって記述され、その解は、Ｗ^+/-と記されるアウトバウンド／リターン波（ここで、所与のシステムＳまたはＳｃについて、Ｗ⁺はアウトバウンド波を、Ｗ^-はインバウンド波を示す）。ここでは、特徴的インピーダンスｒ（オーム単位）の媒体で、無損失の一次元伝送が考慮される。

ＳおよびＳｃに結び付けられたアウトバウンドリターン波の変数は、それぞれＷｓ^+/-およびＷｓｃ^+/-と記される。瞬間ｔにおけるＳｃ内の到来波（onde entrante）は、瞬間ｔ－Ｔ／２におけるＳの外向き波（onde sortante）に等しい、つまりＷｓｃ^-（ｔ）＝Ｗｓ⁺（ｔ－Ｔ／２）であり、相互に、ＳからＳｃへＷｓ^-（ｔ）＝Ｗｓｃ⁺（ｔ－Ｔ／２）であり、これは、合計往復持続時間Ｔを含意する。

電圧（Ｖｓ、Ｖｓｃ）および電流（Ｉｓ、Ｉｓｃ）は、以下の変数変化を介してインバウンド／アウトバウンド波の変数Ｗｓ^+/-およびＷｓｃ^+/-へと変換され、
これは、選択された特徴的インピーダンスｒに依存し、詳細には、Ｓの電気ポートにおける変換は、以下の式で表現される。

式（２）中、瞬間的関係（遅延無し）がｒを通してＶｓとＩｓとの間に出現する。この関係は、Ｓとコンピュータとの間に受動アナログ構成要素を置くことによって物理的に実現されるものである。

変換の残りの部分、すなわち（ｉ）ＶｓとＩｓとの間の瞬間的関係から除去される変換（２）、（ｉｉ）（Ｖｃ、Ｉｃ）を（Ｗｓｃ⁺、Ｗｓｃ^-）に結び付けるＳｃについての変換（１）、はコンピュータ内にデジタル移植される。

さらに、静止システムＳｃについては、Ｗｓ⁺とＷｓｃ^-との間の遅延Ｔ／２をＷｓｃ⁺とＷｓ^-との間に伝播させて、Ｗｓｃ⁺とＷｓ^-との間の遅延Ｔ（そしてＷｓ⁺およびＷｓｃ^-の間の遅延無し）を同等に考慮することができる。

したがって、物理システムＳを受動デジタルコントローラＳｃと直接インタフェースするのではなくむしろ、本発明は、以下のことからなる。
－ 物理システムＳを、発生器と受動アナログ構成要素とを含むアナログ回路とインタフェースすること。ここで、受動アナログ構成要素のインピーダンスは、仮想電気伝送ラインの特徴的インピーダンスを表わすように意図されている、
－ コントローラＳｃが伝送ラインを通して見られるような形で、ハードウェアデジタルコンピュータ２０を（適切なアルゴリズムにしたがって）修正すること。この修正は、先の方程式（１）を再現する一連の代数的演算の中に封入されたシステムＳｃｒ（もはやＳｃではなく）をシミュレートすることからなる。

この構成は、受動形態でハードウェアコンピュータ内に固有の遅延を組込むことを可能にする。

一般的原理の実装
図３は、電気システムＳの制御信号を生成するデバイス４０を例示する。「電気システム」は、電気的に制御されるシステムを意味する。

生成デバイス４０は、アドミタンスタイプまたはインピーダンスタイプのシステムである。アドミタンスタイプのシステムは、電圧を受取り、電流を戻すことのできるシステムである。インピーダンスタイプのシステムは、電流を受取り、電圧を戻すことのできるシステムである（Un syste`me de type impe’dance est un syste`me propre a` recevoir un courant et a` retourner une tension.）。

生成デバイス４０は、入力端４２、出力端４４、アナログブロック４６、アナログ－デジタル変換器４８、デジタルブロック５０およびデジタル－アナログ変換器５２を含む。

入力端４２は、電気システムＳ由来の入力信号Ｖｃ、Ｉｃを受信することができる。入力信号Ｖｃ、Ｉｃは、生成デバイス４０がアドミタンスタイプのものである場合には電圧Ｖｃを表わすアナログ信号であり、生成デバイス４０がインピーダンスタイプのものである場合には電流Ｉｃを表わすアナログ信号である。

出力端４４は、電気システムＳに対して制御信号Ｉｓ、Ｖｓを送ることができる。制御信号Ｉｓ、Ｖｓは、生成デバイス４０がアドミタンスタイプのものである場合は電流Ｉｓを表わすアナログ信号であり、生成デバイス４０がインピーダンスタイプのものである場合は電圧Ｖｓを表わすアナログ信号である。

アナログブロック４６は、生成デバイス４０の入力端４２および出力端４４に接続されている。

図４および５によって例示されているように、アナログブロック４６は、受動アナログ構成要素６２、入力信号Ｖｃ、Ｉｃを測定する構成要素６４、および発生器６６を含むハードウェア電気回路６０を含む。

詳細には、図４（ノートンタイプ（Type Norton））によって例示されているように、生成デバイス４０がアドミタンスタイプのものである場合、測定構成要素６４は、電圧測定構成要素、例えば電圧計であり、発生器６６は、電流発生器である。受動アナログ構成要素６２は、入力端４２と出力端４４との間で並列に、そして発生器６６および測定構成要素６４と並列に接続されている。

図５（テブナンタイプ（Type The’venin））によって例示されている実施例においては、生成デバイス４０がインピーダンスタイプのものである場合、測定構成要素６４は、電流測定構成要素、例えば電流計であり、発生器６６は電圧発生器である。受動アナログ構成要素６２は、入力端４２と出力端４４との間で、発生器６６および測定構成要素６４と直列に接続されている。

図４および５に例示されている実施例では、受動アナログ構成要素６２は、消散性構成要素（composant dissipatif）、例えば抵抗である。

変形形態において、受動アナログ構成要素６２は、コンデンサまたはコイルである。

電気回路６０は、共に電気回路６０の構成要素によって生成される第１の成分と第２の成分との合計から結果としてもたらされる電気システムＳの制御信号Ｉｓ、Ｖｓを生成するように構成されている。

より具体的には、電気回路６０の受動アナログ構成要素６２は、受動アナログ構成要素６２内を入力信号Ｖｃ、Ｉｃが通過した結果としてもたらされる制御信号Ｉｓ、Ｖｓの第１の成分を生成するように構成されている。ノートンの場合、第１の成分は電流Ｉ１である。テブナンの場合、第１の成分は電圧Ｔ１である。

電気回路６０の発生器６６は、発生器６６が受信した制御の関数として制御信号Ｉｓ、Ｖｓの第２の成分を生成するように構成されている。制御は、本明細書の残りの部分で説明されるように、デジタルブロック５０によって生成される。こうして発生器６６は、デジタルブロック５０によって制御され、デジタルブロック５０に由来する受信した制御の関数として第２の成分を生成する。ノートンの場合には、第２の成分は、電流Ｉ２である。テブナンの場合には、第２の成分は、電圧Ｔ２である。

アナログ－デジタル変換器４８は、アナログブロック４６の出力端とデジタルブロック５０の入力端との間に接続される。

アナログ－デジタル変換器４８は、アナログブロック４６の測定構成要素６４によって行なわれた入力信号Ｖｃ、Ｉｃの測定をデジタルへと変換して、デジタルブロック５０によって読取り可能な変換済み入力信号Ｓ_E-Cを得るように構成されている。

デジタルブロック５０は、少なくとも１つのデジタル制御可能な構成要素７０を含む。制御可能な構成要素７０は物理要素である。より具体的には、制御可能な構成要素７０は、コンピュータである。

例えば、デジタル制御可能な構成要素７０は、マイクロプロセッサ、デジタル信号プロセッサ（”Digital Signal Processor”；ＤＳＰ）、マイクロコントローラまたはフィールドプログラマブルゲートアレイ（”Field-Programmable Gate Array”；ＦＰＧＡ）である。

制御可能な構成要素７０は、変換済み入力信号Ｓ_E-Cと第２の特徴的インピーダンスを有する受動デジタル構成要素に接続されたデジタルコントローラＳｃのモデルＳｃｒとの関数として、（電気回路６０の発生器６６のデジタル制御に対応する）デジタル出力信号Ｓ_s-numを生成するように構成されている。

受動アナログ構成要素および受動デジタル構成要素は、同じ性質のものである。例えば、受動アナログ構成要素６２および受動デジタル構成要素の各々は、抵抗である。

第２の特徴的インピーダンスの値は、第１の特徴的インピーダンスの値の関数として選択される。

詳細には、生成デバイス４０がアドミタンスタイプのものである場合、第２の特徴的インピーダンスは、第１の特徴的インピーダンス以上である。生成デバイス４０がインピーダンスタイプのものである場合、第２の特徴的インピーダンスは、第１の特徴的インピーダンス以下である。

事実上、第１の特徴的インピーダンスと第２の特徴的インピーダンスとが等しい場合、伝送ラインは、保守的なものである。それでも、実際には、第１の特徴的インピーダンスは、一定の精度範囲内でしか知られておらず、これが厳密な同等性を妨げている。例えば、抵抗の場合、第１の特徴的インピーダンスはＲと記され、第２の特徴的インピーダンスはｒと記される。アドミタンスの場合には、ｒ≧Ｒであり、仮想ラインにより消散される出力は、（１／Ｒ－１／ｒ）^*Ｓ_s-num ²≧０から求められ、式中Ｓ_s-numは、デジタル出力信号である。インピーダンスの場合には、ｒ≦Ｒであり、仮想ラインにより消散される出力は、（Ｒ－ｒ）^*Ｓ_s-num ²≧０から求められる。

デジタルコントローラＳｃは、電気システムＳを制御するように意図された、線形または非線形の離散時間動的システム（syste`me dynamique a` temps discret）である。このデジタルコントローラＳｃは、アドミタンスタイプのもの（電圧入力ｖ（ｎ）および電流入力ｉ（ｎ））であるかまたはインピーダンスタイプのもの（電流入力ｉ（ｎ）および電圧出力ｖ（ｎ））である。

有利には、デジタルコントローラＳｃは受動的である、すなわち、Ｐｄｉｓ（ｎ）≧０として、［Ｅ（ｎ＋１）－Ｅ（ｎ）］／Ｔ＝Ｐｅｘｔ（ｎ）－Ｐｄｉｓ（ｎ）という方程式を満たす。なお、式中、外部から寄与される出力Ｐｅｘｔ（ｎ）は、「入力・出力」の積、すなわち、両方の場合においてｖ（ｎ）・ｉ（ｎ）である。

受動デジタル構成要素に接続されたデジタルコントローラＳｃのモデルＳｃｒは、コントローラＳｃに対するフィードバックループの追加に対応する。このモデルは、新しい「電圧ｗ（ｎ）および電流ｊ（ｎ）」対を関係付ける。

詳細には、図６により例示されている実施例において、受動デジタル構成要素は、インピーダンス抵抗ｒであり、生成デバイス４０は、アドミタンスタイプのものである。この場合、モデルＳｃｒは、インピーダンスｒを有する受動デジタル構成要素と直列に接続されたデジタルコントローラＳｃのモデルである。ループは、ｗ（ｎ）＝ｖ（ｎ）＋ｒ．ｉ（ｎ）＆ｊ（ｎ）＝ｉ（ｎ）の形で表現される。受動デジタル構成要素により消散される出力は、Ｐｒ（ｎ）＝ｒ．ｉ（ｎ）²から得られる。

図７によって例示されている実施例においては、受動デジタル構成要素はインピーダンスｒの抵抗であり、生成デバイス４０はインピーダンスタイプのものである。この場合、モデルＳｃｒは、インピーダンスｒを有する受動デジタル構成要素と並列に接続されたデジタルコントローラＳｃのモデルである。ループは、ｗ（ｎ）＝ｖ（ｎ）＆ｊ（ｎ）＝ｉ（ｎ）＋ｖ（ｎ）／ｒの形で表現される。受動デジタル構成要素により消散される出力は、Ｐｒ（ｎ）＝ｖ（ｎ）²／ｒから得られる。

これらの実施例において、アセンブリＳｃｒは、インピーダンスｒを有する受動デジタル構成要素がコントローラＳｃに消散を加えることから、受動的である。実際、ｖ（ｎ）ｉ（ｎ）＝－Ｐｒ（ｎ）＋ｗ（ｎ）ｊ（ｎ）であることから、出力バランスは、以下のようになる。
［Ｅ（ｎ＋１）－Ｅ（ｎ）］／Ｔ＝－［Ｐｄｉｓ（ｎ）＋Ｐｒ（ｎ）］＋ｗ（ｎ）．ｊ（ｎ）
式中、ｗ（ｎ）．ｊ（ｎ）は、外部からアセンブリＳｃｒに寄与された出力を表わし、ここで、アセンブリＳｃｒによって消散された出力は、Ｐｄｉｓ（ｎ）＋Ｐｒ（ｎ）≧Ｐｄｉｓ（ｎ）≧０である。

一実施例において、デジタルコントローラＳｃは、以下の方程式によって記述される。これらの方程式は、入力ｖ（ｎ）および出力ｉ（ｎ）でアドミタンスタイプのものであるデジタルコントローラの場合に提供される。このようなコントローラは、以下のものにより表現される。
－ サイズＮｘの状態ベクトルｘ（ｎ）、
－ 入力ｖ（ｎ）の関数としてのその状態のダイナミクスについての方程式
δｘ（ｎ）／Ｔ＝［Ｊ（ｘ（ｎ））－Ｍ（ｘ（ｎ））］▽_dＨ（ｘ（ｎ），δｘ（ｎ））＋Ｇ（ｘ（ｎ））ｖ（ｎ） （ｅ．１）
式中、
・ ｘ（ｎ＋１）＝ｘ（ｎ）＋δｘ（ｎ）
・ Ｊ：サイズＮ_x×Ｎ_xの反対称行列（matrice antisyme’trique）
・ Ｍ：サイズＮ_x×Ｎ_xの正の対称行列（matrice syme’trique positive）
・ Ｇ：サイズＮ_xのベクトル
・ Ｈ：正の定義済み正規スカラー関数（fonction re’gulie`re scalaire）
・ ▽_d：▽_dＨ（ｘ（ｎ），δｘ（ｎ））．δｘ（ｎ）＝Ｈ（ｘ（ｎ＋１））－Ｈ（ｘ（ｎ））であるような演算子
－ その出力ｉ（ｎ）についての方程式
ｉ（ｎ）＝Ｇ（ｘ（ｎ））^T▽_dＨ（ｘ（ｎ），δｘ（ｎ）） （ｅ．２）

コントローラＳｃのエネルギは、Ｅ（ｎ）＝Ｈ（ｘ（ｎ））により定義される。（ｅ．１）および（ｅ．２）によると、このとき以下のように記すことができる。
［Ｅ（ｎ＋１）－Ｅ（ｎ）］／Ｔ＝ｉ（ｎ）ｖ（ｎ）－∇_dＨ（ｘ（ｎ），δｘ（ｎ））^TＭ（ｘ（ｎ））∇_dＨ（ｘ（ｎ），δｘ（ｎ））
式中、▽_dＨ（ｘ（ｎ）、δｘ（ｎ））^TＭ（ｘ（ｎ））▽_dＨ（ｘ（ｎ），δｘ（ｎ））≧０（正またはゼロの消散出力）

離散時間システムの受動性は、以下により保証される。
［Ｅ（ｎ＋１）－Ｅ（ｎ）］／Ｔ≦ｉ（ｎ）．ｖ（ｎ）

方程式（ｅ．１）および（ｅ．２）のための解法の構築は、文献中に見い出すことができる（例えばＩｔｏｈ Ｔ．，＆ Ａｂｅ，Ｋ．による論文（１９８８年）、Ｈａｍｉｌｔｏｎｉａｎ－ｃｏｎｓｅｒｖｉｎｇ ｄｉｓｃｒｅｔｅ ｃａｎｏｎｉｃａｌ ｅｑｕａｔｉｏｎｓ ｂａｓｅｄ ｏｎ ｖａｒｉａｔｉｏｎａｌ ｄｉｆｆｅｒｅｎｃｅ ｑｕｏｔｉｅｎｔｓ．「Ｊｏｕｒｎａｌ ｏｆ Ｃｏｍｐｕｔａｔｉｏｎａｌ Ｐｈｙｓｉｃｓ」，７６（１），８５～１０２、または、Ｆａｌａｉｚｅ，Ａ．，＆ Ｈｅｌｉｅ，Ｔ．による論文（２０１６年）、Ｐａｓｓｉｖｅ ｇｕａｒａｎｔｅｅｄ ｓｉｍｕｌａｔｉｏｎ ｏｆ ａｎａｌｏｇ ａｕｄｉｏ ｃｉｒｃｕｉｔｓ： ａ ｐｏｒｔ－Ｈａｍｉｌｔｏｎｉａｎ ａｐｐｒｏａｃｈ．「Ａｐｐｌｉｅｄ Ｓｃｉｅｎｃｅｓ」，６（１０），２７３）を参照のこと）。

この場合、インピーダンスｒを有する受動デジタル構成要素に接続されたコントローラＳｃを含むシステムＳｃｒのモデルは、以下の方程式によって提供される。まず、システムＳｃｒと結び付けられた入出力ループは、以下のように記される（図６を参照のこと）。
ｖ（ｎ）＝ｗ（ｎ）－ｒ．ｉ（ｎ）
これを、方程式（ｅ．１）に代入すると以下のようになる。
δｘ（ｎ）／Ｔ＝［Ｊ（ｘ（ｎ））－Ｍ^*（ｘ（ｎ））］▽_dＨ（ｘ（ｎ），δｘ（ｎ））＋Ｇ（ｘ（ｎ））ｗ（ｎ）
なお、Ｍ^*（ｘ（ｎ））＝Ｍ（ｘ（ｎ））＋ｒＧ^T（ｘ（ｎ））Ｇ（ｘ（ｎ））≧０である。

したがって、同じ解法が、ＳｃおよびＳｃｒをシミュレートするために使用可能である。実際、ＳｃからＳｃｒに行くためには、同じ特性を有するＭとＭ^*（正の対称行列）とを置換するだけで充分である。

デジタル出力信号Ｓｓ－ｎｕｍを生成するために、制御可能な構成要素７０は、例えば図８の流れ図に例示されているステップを含む方法を実装するように構成されている。

該方法は、アナログ－デジタル変換器４８に由来する変換済み入力信号Ｓ_E-Cを、第２の特徴的インピーダンスの関数としての出力波を表わす第１の中間信号Ｓ_int1へと変換するステップ１００を含むように構成されている。より具体的には、第１の中間信号Ｓ_int1は、仮想伝送ラインの出力波、すなわち物理システムＳからデジタルコントローラＳｃまで特徴的インピーダンスｒの仮想伝送ラインによって伝送される波動を表わす。

例えば、生成デバイス４０がアドミタンスタイプのものであり、受動デジタル構成要素がインピーダンスｒの抵抗である場合、第１の中間信号Ｓ_int1は、変換済み入力信号Ｓ_E-Cに
を乗算し、先行する瞬間において得られた第４の中間信号Ｓ_int4を減算することによって得られる。現瞬間における第４の中間信号Ｓ_int4の獲得は、本明細書の残りの部分で説明される。

例えば、生成デバイス４０がインピーダンスタイプのものであり、受動デジタル構成要素がインピーダンスｒの抵抗である場合、第１の中間信号Ｓ_int1は、変換済み入力信号Ｓ_E-Cに
を乗算し、先行する瞬間において得られた第４の中間信号Ｓ_int4を加算することによって得られる。現瞬間における第４の中間信号Ｓ_int4の獲得は、本明細書の残りの部分で説明される。

該方法は、第１の中間信号Ｓ_int1を、コントローラＳｃに対して印加すべき電圧または電流を表わす第２の特徴的インピーダンスの関数としての第２の中間信号Ｓ_int2へと変換するステップ１１０を含む。

例えば、生成デバイス４０がアドミタンスタイプのものであり、受動デジタル構成要素がインピーダンスｒの抵抗である場合、第２の中間信号Ｓ_int2は、第１の中間信号Ｓ_int1に
を乗算することによって得られる。

例えば、生成デバイス４０がインピーダンスタイプのものであり、受動デジタル構成要素がインピーダンスｒの抵抗である場合、第２の中間信号Ｓ_int2は、第１の中間信号Ｓ_int1に

を乗算することによって得られる。

該方法は、第３の中間信号Ｓ_int3を、第２の中間信号Ｓ_int2およびモデルＳｃｒの関数として計算するステップ１２０を含む。したがって、第３の中間信号Ｓ_int3は、特徴的インピーダンスｒの伝送ラインとインタフェースされた元の受動システムＳｃを再現するデジタル信号Ｓｃｒのシミュレーションによって得られる。したがって、このステップにより、受動デジタル構成要素に接続されたコントローラＳｃにより形成されたアセンブリによって出力される電流または電圧の値を得ることが可能になる。

生成デバイス４０がアドミタンスタイプのものである場合、第３の中間信号Ｓ_int3は電流を表わす。生成デバイス４０がインピーダンスタイプのものである場合、第３の中間信号Ｓ_int3は電圧を表わす。

該方法は、第３の中間信号Ｓ_int3を、第２の特徴的インピーダンスｒの関数としての出力波を表わす第４の中間信号Ｓ_int4へと変換するステップ１３０を含む。

例えば、生成デバイス４０がアドミタンスタイプのものであり、受動デジタル構成要素がインピーダンスｒの抵抗である場合、第４の中間信号Ｓ_int4は、第３の中間信号Ｓ_int3に
を乗算しかつ第１の中間信号Ｓ_int1を加算することによって得られる。

例えば、生成デバイス４０がインピーダンスタイプのものであり、受動デジタル構成要素がインピーダンスｒの抵抗である場合、第４の中間信号Ｓ_int4は、第３の中間信号Ｓ_int3に
を乗算しかつ第１の中間信号Ｓ_int1を減算することによって得られる。

該方法は、第４の中間信号Ｓ_int4を、第２の特徴的インピーダンスｒの関数としての制御可能な構成要素７０のデジタル出力信号Ｓ_s-numへと変換するステップ１４０を含む。

例えば、生成デバイス４０がアドミタンスタイプのものであり、受動デジタル構成要素がインピーダンスｒの抵抗である場合、デジタル出力信号Ｓ_s-numは、第３の中間信号Ｓ_int+3に
を乗算することによって得られる。

例えば、生成デバイス４０がインピーダンスタイプのものであり、受動デジタル構成要素がインピーダンスｒの抵抗である場合、デジタル出力信号Ｓ_s-numは、第３の中間信号Ｓ_int3に
を乗算することによって得られる。

デジタル－アナログ変換器５２は、アナログブロック４６の入力端とデジタルブロック５０の出力端との間に接続される。

有利には、アナログ－デジタル変換器４８とデジタル－アナログ変換器５２とは、共通のクロック信号について同期化される。

デジタル－アナログ変換器５２は、デジタル出力信号Ｓ_s-numをアナログに変換して、発生器６６による制御信号Ｉｓ、Ｖｓの第２の成分の生成を誘発する発生器６６のアナログ制御を得るように構成されている。

ここで、生成デバイス４０の動作について説明する。

最初に、生成デバイス４０は、入力として電気システムＳ由来の入力信号Ｖｃ、Ｉｃを受信する。

電気回路６０の受動アナログ構成要素６２は、入力信号Ｖｃ、Ｉｃの関数として、制御信号Ｉｓ、Ｖｓの第１の成分を生成する。

電気回路６０の発生器６６は、デジタルブロック５０に由来する受信した制御の関数として、制御信号Ｉｓ、Ｖｓの第２の成分を生成する。

生成された第１の成分および第２の成分は、電気回路６０の出力端で合計されて、制御信号Ｉｓ、Ｖｓを形成する。

発生器６６の制御は、以下のステップによって得られる。入力信号Ｖｃ、Ｉｃの測定を、アナログ－デジタル変換器４８によってデジタルに変換して、変換済み入力信号Ｓ_E-Cを得る。

デジタルブロック５０の制御可能な構成要素７０が次に、発生器６６のデジタル制御に対応するデジタル出力信号Ｓ_s-numを生成する。

デジタル出力信号Ｓ_s-numは、デジタル－アナログ変換器５２によってアナログに変換され、これにより、発生器６６のアナログ制御を得ることが可能になる。受信した制御の関数として、発生器６６は、制御信号Ｉｓ、Ｖｓの第２の成分を生成する。

したがって、生成デバイス４０は、電気制御式システムＳを受動的に調節するように設計されている。これにより、特に、制御すべき連続時間システムと離散時間システムとの間の遅延の存在下で接続の受動性を保つことが可能となる。技術的現状の結果は連続領域のみかまたはデジタル領域のみに関わることから、「連続時間／離散時間」の特異性のためにこれらの結果があてはまらないことになる。

アナログハードウェア要素（連続時間部分上）、デジタルハードウェア要素およびアルゴリズム要素（離散時間部分上）を組合わせることによって、生成デバイス４０は、「半物理的、半デジタル」の受動的仮想伝送ラインの実現を可能にする。

生成デバイス４０は同様に、該方法の開発において、その物理ハードウェア形態Ｒとそのデジタルクローンｒとを人工的に区別することによって、これらの形態における伝送ラインの特徴的インピーダンスを組合わせることのむずかしさを考慮に入れている。このアプローチと消散性分析とを組合わせることでＲとｒとの間の順序関係が導かれる。すなわち、該方法は、Ｒに関する不確実性（温度、経時的変動などに対する潜在的感応性）を考慮して、受動性を保証することを可能にする条件を提供する。

生成デバイス４０は、特に、オーディオシステム、例えばスピーカ、特に、ＨｉＦｉ用に補正されたスピーカ、スタジオおよびコンサートホール用の吸音装置、拡張楽器を制御するため、または、仮想楽器の線形もしくは非線形インピーダンス負荷の物理的再構築のために使用されるように意図されている。

より一般的には、生成デバイス４０は、作動されるあらゆる物理システム、例えば航空および輸送用の吸振器および吸音装置、振動表面コントローラ（スピーカ無しの音響拡散）またはメカトロニクスシステムスタビライザに対し適応可能である。

当業者であれば、本発明が本明細書中に記載の実施例に限定されないことを理解するものである。例えば、物理システムＳから収集されたかもしくはそうでない物理センサからの追加情報（条件付けされデジタルに変換された信号）またはデジタル信号（標的軌道、設定値または他のタイプの情報）をコントローラＳｃに提供することができるという点に留意すべきである。同様に、デジタルコントローラを、デジタル接続ポートを有する均衡のとれた出力システムまたは受動システムで置換することも可能であると思われる、という点にも留意すべきである。

Claims (10)

1. 電気システム（Ｓ）のための制御信号（Ｉｓ；Ｖｓ）の生成デバイス（４０）であって、
   － 前記電気システム（Ｓ）に由来する入力信号（Ｖｃ；Ｉｃ）用の入力端（４２）であって、前記入力信号（Ｖｃ；Ｉｃ）がそれぞれ電圧、電流を表わすアナログ信号である、入力端（４２）と、
   － 前記制御信号（Ｉｓ；Ｖｓ）用の出力端（４４）であって、前記制御信号（Ｉｓ；Ｖｓ）が、それぞれ電流、電圧を表わすアナログ信号であり、前記制御信号（Ｉｓ；Ｖｓ）が第１の成分および第２の成分を有している、出力端（４４）と、
   － 前記生成デバイス（４０）の前記入力端（４２）および前記出力端（４４）に接続されたアナログブロック（４６）であって、第１の特徴的受動インピーダンス（Ｒ）を有する受動アナログ構成要素（６２）とそれぞれ電流、電圧の測定構成要素（６４）とそれぞれ電流、電圧の発生器（６６）とを有する電気回路（６０）を有しているアナログブロック（４６）と、
   － 少なくとも１つのデジタル制御可能な構成要素（７０）を有するデジタルブロック（５０）と、
   － 前記アナログブロック（４６）と前記デジタルブロック（５０）との間に接続されたアナログ－デジタル変換器（４８）と、
   － 前記アナログブロック（４６）と前記デジタルブロック（５０）との間に接続されたデジタル－アナログ変換器（５２）と、を有し、
   前記電気回路（６０）の前記受動アナログ構成要素（６２）は、前記制御信号（Ｉｓ；Ｖｓ）の前記第１の成分を生成するように構成されており、
   前記電気回路（６０）の前記発生器（６６）は、前記制御信号（Ｉｓ；Ｖｓ）の前記第２の成分を生成するように構成されており、
   前記電気回路（６０）は、前記制御信号（Ｉｓ；Ｖｓ）を得るために生成される前記第１の成分および第２の成分を合計するように構成されており、
   前記アナログ－デジタル変換器（４８）は、前記アナログブロック（４６）の前記測定構成要素（６４）により行なわれた前記入力信号（Ｖｃ；Ｉｃ）の測定をデジタルに変換して、変換済み入力信号（Ｓ_E-C）を得るように構成されており、
   前記デジタルブロック（５０）の前記制御可能な構成要素（７０）は、前記変換済み入力信号（Ｓ_E-C）および第２の特徴的受動インピーダンス（ｒ）を有する受動デジタル構成要素に接続されたデジタルコントローラ（Ｓｃ）のモデル（Ｓｃｒ）の関数として、デジタル出力信号（Ｓ_s-num）を生成するように構成されており、
   前記第２の特徴的インピーダンス（ｒ）の値は、前記第１の特徴的インピーダンス（Ｒ）の値の関数として選択され、
   前記デジタル－アナログ変換器（５２）は、前記発生器（６６）の制御を得るためにデジタル出力信号（Ｓ_s-num）をアナログに変換するように構成されており、
   前記発生器（６６）によって生成された前記制御信号（Ｉｓ；Ｖｓ）の前記第２の成分は、前記デジタルブロック（５０）から得た前記制御の関数である、生成デバイス（４０）。
2. 前記受動アナログ構成要素（６２）と前記受動デジタル構成要素とが同じ性質のものである、請求項１に記載のデバイス（４０）。
3. 前記受動アナログ構成要素（６２）および前記受動デジタル構成要素の各々が抵抗である、請求項１または２に記載のデバイス（４０）。
4. － 前記入力信号（Ｖｃ）が電圧を表わし、前記制御信号（Ｉｓ）が電流を表わす場合、前記第２の特徴的インピーダンス（ｒ）は、前記第１の特徴的インピーダンス（Ｒ）以上であり、
   － 前記入力信号（Ｉｃ）が電流を表わし、前記制御信号（Ｖｓ）が電圧を表わす場合、前記第２の特徴的インピーダンス（ｒ）は、前記第１の特徴的インピーダンス（Ｒ）以下である、請求項１ないし３のいずれか一項に記載のデバイス（４０）。
5. － 前記入力信号（Ｖｃ）が電圧を表わし、前記制御信号（Ｉｓ）が電流を表わす場合、前記測定構成要素（６４）が電圧測定構成要素であり、前記発生器（６６）が電流発生器であり、前記受動アナログ構成要素（６２）は、前記入力端（４２）および前記出力端（４４）と並列に、前記発生器（６６）および前記測定構成要素（６４）と並列に接続されており、
   － 前記入力信号（Ｉｃ）が電流を表わし、前記制御信号（Ｖｓ）が電圧を表わす場合、前記測定構成要素（６４）が電流測定構成要素であり、前記発生器（６６）が電圧発生器であり、前記受動アナログ構成要素（６２）は、前記入力端（４２）と前記出力端（４４）との間で、前記発生器（６６）および前記測定構成要素（６４）と直列に接続されている、請求項１ないし４のいずれか一項に記載のデバイス（４０）。
6. － 前記入力信号（Ｖｃ）が電圧を表わし、前記制御信号（Ｉｓ）が電流を表わす場合、前記モデル（Ｓｃｒ）が、前記受動デジタル構成要素と直列に接続された前記デジタルコントローラ（Ｓｃ）のモデルであり、
   － 前記入力信号（Ｉｃ）が電流を表わし、前記制御信号（Ｖｓ）が電圧を表わす場合、前記モデル（Ｓｃｒ）が、前記受動デジタル構成要素と並列に接続された前記デジタルコントローラ（Ｓｃ）のモデルである、請求項１ないし５のいずれか一項に記載のデバイス（４０）。
7. 前記制御可能な構成要素（７０）が、
   － 前記アナログ－デジタル変換器（４８）由来の前記変換済み入力信号（Ｓ_E-C）を、前記第２の特徴的インピーダンス（ｒ）の関数としての、出力波を表わす第１の中間信号（Ｓ_int1）へと変換し、
   － 前記第１の中間信号（Ｓ_int1）を、前記第２の特徴的インピーダンス（ｒ）の関数としての、それぞれ電圧、電流を表わす第２の中間信号（Ｓ_int2）へと変換し、
   － 前記第２の中間信号（Ｓ_int2）および前記モデル（Ｓｃｒ）の関数として、第３の中間信号（Ｓ_int3）を計算し、
   － 前記第３の中間信号（Ｓ_int3）を、前記第２の特徴的インピーダンス（ｒ）の関数としての、出力波を表わす第４の中間信号（Ｓ_int4）へと変換し、
   － それぞれ電圧、電流を表わしている前記第４の中間信号（Ｓ_int4）を、前記第２の特徴的インピーダンス（ｒ）の関数として前記制御可能な構成要素（７０）の前記デジタル出力信号（Ｓ_s-num）へと変換する、ように構成されている、請求項１ないし６のいずれか一項に記載のデバイス（４０）。
8. 前記制御可能な構成要素７０は、マイクロプロセッサ、デジタル信号プロセッサ、マイクロコントローラおよびプログラマブルゲートアレイからなるリストの中から選択される、請求項７に記載のデバイス（４０）。
9. 請求項１ないし８のいずれか一項に記載のデバイス（４０）を有する、スピーカなどのオーディオシステム。
10. 請求項１ないし８のいずれか一項に記載の生成デバイス（４０）から電気システム（Ｓ）用の制御信号（Ｉｓ；Ｖｓ）を生成する方法であって、
    － 前記生成デバイス（４０）の前記入力端（４２）で前記電気システム（Ｓ）に由来する入力信号（Ｖｃ；Ｉｃ）を受信するステップであって、前記入力信号（Ｖｃ；Ｉｃ）が、それぞれ電圧、電流を表わすアナログ信号であるステップと、
    － 前記アナログブロック（４６）の前記測定構成要素（６４）により行なわれた前記入力信号（Ｖｃ；Ｉｃ）の測定をデジタルに変換して、変換済み入力信号（Ｓ_E-C）を得るステップと、
    － 前記デジタルブロック（５０）の前記制御可能な構成要素（７０）を介してデジタル出力信号（Ｓ_s-num）を生成するステップと、
    － 前記デジタル出力信号（Ｓ_s-num）をアナログに変換して、前記電気回路（６０）の前記発生器（６６）の制御を得るステップと、
    － 前記電気回路（６０）の前記受動アナログ構成要素（６２）を介して前記制御信号（Ｉｓ；Ｖｓ）の前記第１の成分を生成するステップと、
    － 前記デジタルブロック（５０）から得た前記制御の関数として前記電気回路（６０）の前記発生器（６６）を介して前記制御信号（Ｉｓ；Ｖｓ）の前記第２の成分を生成するステップと、
    － 前記電気回路（６０）によって生成された前記第１の成分および前記第２の成分を合計して、前記制御信号（Ｉｓ；Ｖｓ）を得るステップと、を有する方法。

Images