JP7642663B2 - 通信装置、通信システム及び通信方法 - Google Patents
通信装置、通信システム及び通信方法 Download PDFInfo
- Publication number
- JP7642663B2 JP7642663B2 JP2022550557A JP2022550557A JP7642663B2 JP 7642663 B2 JP7642663 B2 JP 7642663B2 JP 2022550557 A JP2022550557 A JP 2022550557A JP 2022550557 A JP2022550557 A JP 2022550557A JP 7642663 B2 JP7642663 B2 JP 7642663B2
- Authority
- JP
- Japan
- Prior art keywords
- gpio
- sampling
- information
- packet
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/02—Capturing of monitoring data
- H04L43/022—Capturing of monitoring data by sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
- H04L43/0823—Errors, e.g. transmission errors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/10—Active monitoring, e.g. heartbeat, ping or trace-route
- H04L43/106—Active monitoring, e.g. heartbeat, ping or trace-route using time related information in packets, e.g. by adding timestamps
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2212/00—Encapsulation of packets
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Health & Medical Sciences (AREA)
- Cardiology (AREA)
- General Health & Medical Sciences (AREA)
- Environmental & Geological Engineering (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
本開示は、通信装置、通信システム及び通信方法に関する。
MasterとSlaveの間でデータ通信を行う場合に、Master用のSerDes（以下、M_SerDes）とSlave用のSerDes（以下、S_SerDes）との間で、シリアル通信を行う技術が提案されている。２つのSerDes間のシリアル通信は、所定の通信プロトコルによるパケットを送受して行われる。
これに対して、MasterとM_SerDesとの間、及びSlaveとS_SerDesとの間では、例えばGPIO（General Purpose Input/Output）通信が行われる。
MasterからGPIO通信にてデータを受信したM_SerDesは、受信したデータをサンプリングして所定の通信プロトコルのパケットに変換してからS_SerDesに送信する。しかしながら、GPIO通信で受信されるデータが膨大な量を有する場合、一定の周期でサンプリングすると、サンプリングのデータ量が大きくなる。
GPIO通信で受信されるデータには、信号論理が稀にしか変化しない場合もあるが、このようなデータも一定の周期でサンプリングする限りは、サンプリング後のデータ量を減らすことはできず、M_SerDesとS_SerDes間で送受されるパケットの総量が増大してしまう。
そこで、本開示では、効率よくシリアル通信を行うことが可能な通信装置、通信システム及び通信方法を提供するものである。
上述の課題を解決するために、本開示によれば、開始点となるタイムスタンプと、前記開始点を起点とする前記タイムスタンプの単位周期とを決定するコントローラと、
前記開始点を起点として、MasterからのGPIO (General Purpose Input/Output)信号を、前記タイムスタンプに同期させて、一定のサンプリング周期でサンプリングされた全てのサンプリングデータ又は前記GPIO信号の論理変化の頻度に応じたサンプリング間隔でサンプリングされたサンプリングデータ及びサンプリング位置情報を含む第１のGPIOパケットを生成するエンカプセレータと、
前記第１のGPIOパケットを含むUp linkパケットを生成するLINKと、
前記Up linkパケットを含む所定の通信プロトコルに準拠した伝送信号を通信相手装置に送信するPHYと、を備える、通信装置が提供される。
前記開始点を起点として、MasterからのGPIO (General Purpose Input/Output)信号を、前記タイムスタンプに同期させて、一定のサンプリング周期でサンプリングされた全てのサンプリングデータ又は前記GPIO信号の論理変化の頻度に応じたサンプリング間隔でサンプリングされたサンプリングデータ及びサンプリング位置情報を含む第１のGPIOパケットを生成するエンカプセレータと、
前記第１のGPIOパケットを含むUp linkパケットを生成するLINKと、
前記Up linkパケットを含む所定の通信プロトコルに準拠した伝送信号を通信相手装置に送信するPHYと、を備える、通信装置が提供される。
前記コントローラは、第１のモードまたは第２のモードを指定するサンプリングモード情報とタイムスタンプとサンプリング周期とを含むGPIO設定情報を前記Masterから受信し、
前記エンカプセレータは、
前記第１のモードでは、前記開始点を起点とする前記サンプリング周期で、前記Masterから受信した第１のGPIO信号をサンプリングした全ての前記サンプリングデータを含む前記第１のGPIOパケットを生成し、
前記第２のモードでは、第１のサンプリングタイミングでサンプリングした前記サンプリングデータの値が、前記第１のサンプリングタイミングから前記サンプリング周期が経過した第２のサンプリングタイミングでサンプリングした前記サンプリングデータの値と異なる場合に、前記第２のサンプリングタイミングでサンプリングした前記サンプリングデータと、前記第２のサンプリングタイミングを示す第１の時間情報と、を含む前記第１のGPIOパケットを生成してもよい。
前記エンカプセレータは、
前記第１のモードでは、前記開始点を起点とする前記サンプリング周期で、前記Masterから受信した第１のGPIO信号をサンプリングした全ての前記サンプリングデータを含む前記第１のGPIOパケットを生成し、
前記第２のモードでは、第１のサンプリングタイミングでサンプリングした前記サンプリングデータの値が、前記第１のサンプリングタイミングから前記サンプリング周期が経過した第２のサンプリングタイミングでサンプリングした前記サンプリングデータの値と異なる場合に、前記第２のサンプリングタイミングでサンプリングした前記サンプリングデータと、前記第２のサンプリングタイミングを示す第１の時間情報と、を含む前記第１のGPIOパケットを生成してもよい。
第２のGPIO信号を再生して前記Masterに送信するデエンカプセレータをさらに備え、
前記PHYは、前記所定の通信プロトコルに準拠した伝送信号を前記通信相手装置から受信し、
前記LINKは、第２のGPIOパケットを前記伝送信号から分離し、
前記デエンカプセレータは、前記モード情報と前記開始点と前記サンプリング周期と前記第２のGPIOパケットとに基づいて、前記第２のGPIO信号を再生してもよい。
前記PHYは、前記所定の通信プロトコルに準拠した伝送信号を前記通信相手装置から受信し、
前記LINKは、第２のGPIOパケットを前記伝送信号から分離し、
前記デエンカプセレータは、前記モード情報と前記開始点と前記サンプリング周期と前記第２のGPIOパケットとに基づいて、前記第２のGPIO信号を再生してもよい。
前記デエンカプセレータは、
前記第１のモードでは、１以上のサンプリングデータが前記第２のGPIOパケットに含まれており、前記開始点を起点として前記サンプリング周期が経過するたびにサンプリングするサンプリングデータのそれぞれに、前記第２のGPIOパケットに含まれるサンプリングデータのそれぞれを割り当てて、前記第２のGPIO信号を再生し、
前記第２のモードでは、１以上のサンプリングデータのそれぞれがサンプリングタイミングを示す第２の時間情報と紐づけて前記第２のGPIOパケットに含まれており、前記第２の時間情報が示すサンプリングタイミングで、前記第２の時間情報に対応する前記サンプリングデータを割り当てて、前記第２のGPIOパケット内の次の前記第２の時間情報のサンプリングタイミングまでは、前記サンプリング周期ごとに同一の前記サンプリングデータを割り当てる処理を繰り返して、前記第２のGPIO信号を再生してもよい。
前記第１のモードでは、１以上のサンプリングデータが前記第２のGPIOパケットに含まれており、前記開始点を起点として前記サンプリング周期が経過するたびにサンプリングするサンプリングデータのそれぞれに、前記第２のGPIOパケットに含まれるサンプリングデータのそれぞれを割り当てて、前記第２のGPIO信号を再生し、
前記第２のモードでは、１以上のサンプリングデータのそれぞれがサンプリングタイミングを示す第２の時間情報と紐づけて前記第２のGPIOパケットに含まれており、前記第２の時間情報が示すサンプリングタイミングで、前記第２の時間情報に対応する前記サンプリングデータを割り当てて、前記第２のGPIOパケット内の次の前記第２の時間情報のサンプリングタイミングまでは、前記サンプリング周期ごとに同一の前記サンプリングデータを割り当てる処理を繰り返して、前記第２のGPIO信号を再生してもよい。
前記Master内の第１タイマと同期した時間情報を出力する第２タイマを備え、
前記デエンカプセレータは、前記第２のGPIO信号を記憶するメモリを有し、
前記第２のGPIOパケットは、前記第２のGPIO信号の出力タイミングに関するタイムスタンプ情報を含んでおり、
前記デエンカプセレータは、前記タイムスタンプ情報が第１の値のときは、前記第２のGPIO信号を前記メモリに記憶することなく前記Masterに送信し、前記タイムスタンプ情報が第２の値のときは、前記第２のGPIO信号を前記メモリに記憶し、前記第２タイマの時間情報が前記第２のGPIOパケット内の前記タイムスタンプ情報の後に挿入される時間情報と一致すると、前記メモリから前記第２のGPIO信号を読み出して、前記Masterに送信してもよい。
前記デエンカプセレータは、前記第２のGPIO信号を記憶するメモリを有し、
前記第２のGPIOパケットは、前記第２のGPIO信号の出力タイミングに関するタイムスタンプ情報を含んでおり、
前記デエンカプセレータは、前記タイムスタンプ情報が第１の値のときは、前記第２のGPIO信号を前記メモリに記憶することなく前記Masterに送信し、前記タイムスタンプ情報が第２の値のときは、前記第２のGPIO信号を前記メモリに記憶し、前記第２タイマの時間情報が前記第２のGPIOパケット内の前記タイムスタンプ情報の後に挿入される時間情報と一致すると、前記メモリから前記第２のGPIO信号を読み出して、前記Masterに送信してもよい。
前記コントローラは、前記MasterとのGPIO通信を開始する前に、前記MasterからGPIO通信とは異なる通信方式にて送信された前記GPIO設定情報に基づいて、前記エンカプセレータが前記パケットを生成する制御を行ってもよい。
前記GPIO設定情報は、前記GPIO信号のサンプリング周波数情報と、GPIOピン設定情報と、GPIO構成情報と、前記サンプリングされたデータのデータ長情報と、の少なくとも一つを含んでもよい。
前記エンカプセレータは、前記サンプリングモード情報と、前記サンプリング周波数情報と、前記GPIOピン設定情報と、GPIO構成情報と、前記データ長情報との少なくとも一つを含むヘッダ情報を含む前記第１のGPIOパケットを生成してもよい。
前記GPIO構成情報は、GPIO通信を行うピンの数と、前記GPIOピン設定情報と、GPIO通信情報を格納するタイムスロットとを含んでもよい。
前記エンカプセレータは、前記サンプリングされたデータを含むパケットを前記通信相手装置に送信する前に、前記サンプリングされたデータを含まずに前記ヘッダ情報を含む前記第１のGPIOパケットを生成してもよい。
前記エンカプセレータは、前記サンプリングされたデータを含まずに前記ヘッダ情報を含む前記第１のGPIOパケットと、前記ヘッダ情報と前記サンプリングされたデータとを含む前記第１のGPIOパケットと、前記ヘッダ情報を含まずに前記サンプリングされたデータを含む前記第１のGPIOパケットとの少なくとも一つを生成してもよい。
前記エンカプセレータは、前記第１のGPIOパケットにタイムスタンプ情報と誤り検知情報との少なくとも一方を付加してもよい。
前記通信プロトコルは、TDD (Time Division Duplex)通信方式の通信プロトコルであり、
前記単位周期は、前記TDD通信方式の１フレーム期間であってもよい。
前記単位周期は、前記TDD通信方式の１フレーム期間であってもよい。
本開示によれば、所定の通信プロトコルに準拠した伝送信号を通信相手装置から受信するPHYと、
時刻制御命令を含む第１のGPIOパケットを前記伝送信号から分離するLINKと、
前記時刻制御命令に基づいて開始点を決定するコントローラと、
前記第１のGPIOパケット内のヘッダ情報に含まれるサンプリングモード情報が、Masterから送信されたGPIO (General Purpose Input/Output)信号を一定のサンプリング周期でサンプリングした全てのサンプリングデータを含むことを示す第１のモードであるか、又は前記GPIO信号の論理変化の頻度に応じたサンプリング間隔でサンプリングされたサンプリングデータ及びサンプリング位置情報を含むことを示す第２のモードであるかを判別して、前記第１のGPIOパケットを第１のGPIO信号に変換してSlaveに送信するデエンカプセレータと、を備える、通信装置が提供される。
時刻制御命令を含む第１のGPIOパケットを前記伝送信号から分離するLINKと、
前記時刻制御命令に基づいて開始点を決定するコントローラと、
前記第１のGPIOパケット内のヘッダ情報に含まれるサンプリングモード情報が、Masterから送信されたGPIO (General Purpose Input/Output)信号を一定のサンプリング周期でサンプリングした全てのサンプリングデータを含むことを示す第１のモードであるか、又は前記GPIO信号の論理変化の頻度に応じたサンプリング間隔でサンプリングされたサンプリングデータ及びサンプリング位置情報を含むことを示す第２のモードであるかを判別して、前記第１のGPIOパケットを第１のGPIO信号に変換してSlaveに送信するデエンカプセレータと、を備える、通信装置が提供される。
前記デエンカプセレータは、
前記第１のモードでは、１以上のサンプリングデータが前記第１のGPIOパケットに含まれており、前記開始点を起点として前記サンプリング周期が経過するたびにサンプリングするサンプリングデータのそれぞれに、前記第１のGPIOパケットに含まれるサンプリングデータのそれぞれを割り当てて、前記第１のGPIO信号を再生し、
前記第２のモードでは、１以上のサンプリングデータのそれぞれがサンプリングされたサンプリングタイミングを示す第１の時間情報と紐づけて前記第１のGPIOパケットに含まれており、前記第１の時間情報が示すサンプリングタイミングで、前記第１の時間情報に対応する前記サンプリングデータを割り当てて、前記第１のGPIOパケット内の次の前記第１の時間情報のサンプリングタイミングまでは、前記サンプリング周期ごとに同一の前記サンプリングデータを割り当てる処理を繰り返して、前記第１のGPIO信号を再生してもよい。
前記第１のモードでは、１以上のサンプリングデータが前記第１のGPIOパケットに含まれており、前記開始点を起点として前記サンプリング周期が経過するたびにサンプリングするサンプリングデータのそれぞれに、前記第１のGPIOパケットに含まれるサンプリングデータのそれぞれを割り当てて、前記第１のGPIO信号を再生し、
前記第２のモードでは、１以上のサンプリングデータのそれぞれがサンプリングされたサンプリングタイミングを示す第１の時間情報と紐づけて前記第１のGPIOパケットに含まれており、前記第１の時間情報が示すサンプリングタイミングで、前記第１の時間情報に対応する前記サンプリングデータを割り当てて、前記第１のGPIOパケット内の次の前記第１の時間情報のサンプリングタイミングまでは、前記サンプリング周期ごとに同一の前記サンプリングデータを割り当てる処理を繰り返して、前記第１のGPIO信号を再生してもよい。
前記Master内の第１タイマと同期した時間情報を出力する第２タイマを備え、
前記デエンカプセレータは、前記第１のGPIO信号を記憶するメモリを有し、
前記第１のGPIOパケットは、前記第１のGPIO信号の出力タイミングに関するタイムスタンプ情報を含んでおり、
前記デエンカプセレータは、前記タイムスタンプ情報が第１の値のときは、前記第１のGPIO信号を前記メモリに記憶することなく前記Slaveに送信し、前記タイムスタンプ情報が第２の値のときは、前記第１のGPIO信号を前記メモリに記憶し、前記第２タイマの時間情報が前記第１のGPIOパケット内の前記タイムスタンプ情報の後に挿入される時間情報と一致すると、前記メモリから前記第１のGPIO信号を読み出して、前記Slaveに送信してもよい。
前記デエンカプセレータは、前記第１のGPIO信号を記憶するメモリを有し、
前記第１のGPIOパケットは、前記第１のGPIO信号の出力タイミングに関するタイムスタンプ情報を含んでおり、
前記デエンカプセレータは、前記タイムスタンプ情報が第１の値のときは、前記第１のGPIO信号を前記メモリに記憶することなく前記Slaveに送信し、前記タイムスタンプ情報が第２の値のときは、前記第１のGPIO信号を前記メモリに記憶し、前記第２タイマの時間情報が前記第１のGPIOパケット内の前記タイムスタンプ情報の後に挿入される時間情報と一致すると、前記メモリから前記第１のGPIO信号を読み出して、前記Slaveに送信してもよい。
開始点を起点として、前記Slaveからの第２のGPIO信号を、一定のサンプリング周期又は前記GPIO信号の論理変化の頻度に応じたサンプリング間隔でサンプリングされたサンプリングデータ及びサンプリング位置情報を含む第２のGPIOパケットを生成するエンカプセレータを備えてもよい。
前記エンカプセレータは、
前記第１のモードでは、前記開始点を起点とする前記サンプリング周期で、前記Slaveから受信した前記第２のGPIO信号をサンプリングした全ての前記サンプリングデータを含む前記第２のGPIOパケットを生成し、
前記第２のモードでは、第１のサンプリングタイミングでサンプリングした前記サンプリングデータの値が、前記第１のサンプリングタイミングから前記サンプリング周期が経過した第２のサンプリングタイミングでサンプリングした前記サンプリングデータの値と異なる場合に、前記第２のサンプリングタイミングでサンプリングした前記サンプリングデータと、前記第２のサンプリングタイミングを示す時間情報と、を含む前記第２のGPIOパケットを生成してもよい。
前記第１のモードでは、前記開始点を起点とする前記サンプリング周期で、前記Slaveから受信した前記第２のGPIO信号をサンプリングした全ての前記サンプリングデータを含む前記第２のGPIOパケットを生成し、
前記第２のモードでは、第１のサンプリングタイミングでサンプリングした前記サンプリングデータの値が、前記第１のサンプリングタイミングから前記サンプリング周期が経過した第２のサンプリングタイミングでサンプリングした前記サンプリングデータの値と異なる場合に、前記第２のサンプリングタイミングでサンプリングした前記サンプリングデータと、前記第２のサンプリングタイミングを示す時間情報と、を含む前記第２のGPIOパケットを生成してもよい。
前記コントローラは、前記SlaveとGPIO通信を開始する前に、前記Masterから前記通信相手装置を介して送信されたGPIOピン設定情報に基づいて、GPIOピンの入出力制御を行ってもよい。
前記ヘッダ情報は、サンプリング周波数情報と、GPIOピン設定情報と、GPIO構成情報と、前記サンプリングされたデータのデータ長情報と、の少なくとも一つを含んでもよい。
前記通信プロトコルは、TDD (Time Division Duplex)通信方式の通信プロトコルであってもよい。
本開示によれば、所定の通信プロトコルによりシリアル通信を行うMaster SerDes及びSlave SerDesを備え、
前記Master SerDesは、
開始点となるタイムスタンプと、前記開始点を起点とする前記タイムスタンプの単位周期とを決定する第１コントローラと、
前記開始点を起点として、MasterからのGPIO (General Purpose Input/Output)信号を、前記タイムスタンプに同期させて、一定のサンプリング周期でサンプリングされた全てのサンプリングデータ又は前記GPIO信号の論理変化の頻度に応じたサンプリング間隔でサンプリングされたサンプリングデータ及びサンプリング位置情報を含む第１のGPIOパケットを生成する第１エンカプセレータと、
前記第１のGPIOパケットを含むUp linkパケットを生成する第１LINKと、
前記Up linkパケットを含む所定の通信プロトコルに準拠した伝送信号を通信相手装置に送信する第１PHYと、を有し、
前記Slave SerDesは、
前記所定の通信プロトコルに準拠した伝送信号を通信相手装置から受信する第２PHYと、
時刻制御命令を含む第２のGPIOパケットを前記伝送信号から分離する第２LINKと、
時刻制御命令に基づいて開始点を決定する第２コントローラと、
前記第２のGPIOパケット内のヘッダ情報に含まれるサンプリングモード情報が、Masterから送信された第２のGPIO信号を一定のサンプリング周期でサンプリングした全てのサンプリングデータを含むことを示す第１のモードであるか、又は前記GPIO信号の論理変化の頻度に応じたサンプリング間隔でサンプリングされたサンプリングデータ及びサンプリング位置情報を含むことを示す第２のモードであるかを判別して、前記第２のGPIOパケットを前記第２のGPIO信号に変換してSlaveに送信する第１デエンカプセレータと、を有する、通信システムが提供される。
前記Master SerDesは、
開始点となるタイムスタンプと、前記開始点を起点とする前記タイムスタンプの単位周期とを決定する第１コントローラと、
前記開始点を起点として、MasterからのGPIO (General Purpose Input/Output)信号を、前記タイムスタンプに同期させて、一定のサンプリング周期でサンプリングされた全てのサンプリングデータ又は前記GPIO信号の論理変化の頻度に応じたサンプリング間隔でサンプリングされたサンプリングデータ及びサンプリング位置情報を含む第１のGPIOパケットを生成する第１エンカプセレータと、
前記第１のGPIOパケットを含むUp linkパケットを生成する第１LINKと、
前記Up linkパケットを含む所定の通信プロトコルに準拠した伝送信号を通信相手装置に送信する第１PHYと、を有し、
前記Slave SerDesは、
前記所定の通信プロトコルに準拠した伝送信号を通信相手装置から受信する第２PHYと、
時刻制御命令を含む第２のGPIOパケットを前記伝送信号から分離する第２LINKと、
時刻制御命令に基づいて開始点を決定する第２コントローラと、
前記第２のGPIOパケット内のヘッダ情報に含まれるサンプリングモード情報が、Masterから送信された第２のGPIO信号を一定のサンプリング周期でサンプリングした全てのサンプリングデータを含むことを示す第１のモードであるか、又は前記GPIO信号の論理変化の頻度に応じたサンプリング間隔でサンプリングされたサンプリングデータ及びサンプリング位置情報を含むことを示す第２のモードであるかを判別して、前記第２のGPIOパケットを前記第２のGPIO信号に変換してSlaveに送信する第１デエンカプセレータと、を有する、通信システムが提供される。
本開示によれば、Master SerDes及びSlave SerDesが所定の通信プロトコルによりシリアル通信を行う通信方法であって、
前記Master SerDesは、
開始点となるタイムスタンプと、前記開始点を起点とする前記タイムスタンプの単位周期とを決定し、
前記開始点を起点として、MasterからのGPIO信号を、前記タイムスタンプに同期させて、一定のサンプリング周期でサンプリングされた全てのサンプリングデータ又は前記GPIO信号の論理変化の頻度に応じたサンプリング間隔でサンプリングされたサンプリングデータ及びサンプリング位置情報を含む第１のGPIOパケットを生成し、
前記第１のGPIOパケットを含むUp linkパケットを生成し、
前記Up linkパケットを含む所定の通信プロトコルに準拠した伝送信号を前記Slave SerDesに送信し、
前記Slave SerDesは、
前記所定の通信プロトコルに準拠した伝送信号を通信相手装置から受信し、
時刻制御命令を含む第２のGPIOパケットを前記伝送信号から分離し、
時刻制御命令に基づいて開始点を決定する第２コントローラと、
前記第２のGPIOパケットに含まれるヘッダ情報に含まれるサンプリングモード情報が、Masterからの第２のGPIO信号を一定のサンプリング周期でサンプリングされた全てのサンプリングデータを含むことを示す第１のモードであるか、又は前記GPIO信号の論理変化の頻度に応じたサンプリング間隔でサンプリングされたサンプリングデータ及びサンプリング位置情報を含むことを示す第２のモードであるかを判別して、前記第２のGPIOパケットを前記第２のGPIO信号に変換してSlaveに送信する、通信方法が提供される。
前記Master SerDesは、
開始点となるタイムスタンプと、前記開始点を起点とする前記タイムスタンプの単位周期とを決定し、
前記開始点を起点として、MasterからのGPIO信号を、前記タイムスタンプに同期させて、一定のサンプリング周期でサンプリングされた全てのサンプリングデータ又は前記GPIO信号の論理変化の頻度に応じたサンプリング間隔でサンプリングされたサンプリングデータ及びサンプリング位置情報を含む第１のGPIOパケットを生成し、
前記第１のGPIOパケットを含むUp linkパケットを生成し、
前記Up linkパケットを含む所定の通信プロトコルに準拠した伝送信号を前記Slave SerDesに送信し、
前記Slave SerDesは、
前記所定の通信プロトコルに準拠した伝送信号を通信相手装置から受信し、
時刻制御命令を含む第２のGPIOパケットを前記伝送信号から分離し、
時刻制御命令に基づいて開始点を決定する第２コントローラと、
前記第２のGPIOパケットに含まれるヘッダ情報に含まれるサンプリングモード情報が、Masterからの第２のGPIO信号を一定のサンプリング周期でサンプリングされた全てのサンプリングデータを含むことを示す第１のモードであるか、又は前記GPIO信号の論理変化の頻度に応じたサンプリング間隔でサンプリングされたサンプリングデータ及びサンプリング位置情報を含むことを示す第２のモードであるかを判別して、前記第２のGPIOパケットを前記第２のGPIO信号に変換してSlaveに送信する、通信方法が提供される。
以下、図面を参照して、通信装置、通信システム及び通信方法の実施形態について説明する。以下では、通信装置、通信システム及び通信方法の主要な構成部分を中心に説明するが、通信装置、通信システム及び通信方法には、図示又は説明されていない構成部分や機能が存在しうる。以下の説明は、図示又は説明されていない構成部分や機能を除外するものではない。
図１は一実施形態に係る通信装置を備えた通信システムの概略構成を示すブロック図である。図１の通信システムは、例えばADAS（Advanced Driver Assistance System）の一部のシステムであるカメラ映像認識システムである。
図１の通信システム1は、Master 10と、Master SerDes（M_SerDes）100と、Slaveと、Slave SerDes（S_SerDes）200とを備えている。このうち、M_SerDes 100とS_SerDes 200の少なくとも一方が、本開示の一実施形態に係る通信装置である。
M_SerDes 100とS_SerDes 200は、所定の通信規格（以降では、「通信規格X」と呼ぶ）により互いに通信可能に接続される。所定の通信規格Ｘとしては、例えばFPD-Link III、A-phy、ASAなどがあり、限定されるものではない。M_SerDes 100とS_SerDes 200のそれぞれは、本実施形態による通信装置に該当する。本明細書では、M_SerDes 100とS_SerDes 200がTDD方式にてシリアル信号伝送を行う例を主に説明する。
Master 10とM_SerDes 100とは、少なくともGPIO（General Purpose Input/Output）通信にてシリアル信号を送受することができる。なお、Master 10とM_SerDes 100とは、GPIO通信の他に、I2C（Inter-Integrated Circuit）通信やSPI（Serial Peripheral Interface）通信などでシリアル信号を送受する機能を備えていてもよい。
図１では、S_SerDes 200からM_SerDes 100に情報をシリアル信号伝送する伝送経路（ケーブル）６上の信号経路をDown Linkと呼び、M_SerDes 100からS_SerDes 200に情報をシリアル信号伝送する伝送経路６上の信号経路をUP Linkと呼ぶ。
図１のMaster 10は、コントローラ 11と、タイマ12と、GPIO通信用の入出力バッファ13, 14とを有する。図１には、Master 10内部のGPIO通信に関連するブロック構成のみが図示されている。Master 10は、GPIO通信以外の機能を持っていてもよいが、図１では省略している。コントローラ11は、M_SerDes 100に送信するべきGPIO信号の生成と、入出力バッファ13, 14を介してGPIO信号を送受する制御とを行う。タイマ12は、後述するように、M_SerDes 100、Slave 20、及びS_SerDes 200と時刻同期を取るために使用される。
M_SerDes 100は、コントローラ101と、エンカプセレータ（Enc）150と、Link Layer Block（以下、DLL又はLINKと呼ぶこともある）120と、PHY Layer Block（PHY） 110と、デエンカプセレータ（DeEnc）160と、タイマ102と、入出力バッファ103, 104とを有する。
コントローラ101は、タイマ102からの時間情報に基づいて、開始点となるタイムスタンプと、開始点を起点とするタイムスタンプの単位周期とを決定する。この他、コントローラ101は、Enc150がUP Linkパケットを生成する制御や、DeEnc160がDown Linkパケットからを取り出す制御を行う。また、コントローラ101は、I2C通信にて、Master 10からのGPIO設定情報や単位周期、サンプリング周期の設定値を取得する。すなわち、コントローラ101は、Master 10とのI2Cコントローラ機能を含む。さらに、コントローラ101は、S_SerDes 200から受信されたDown Linkパケットから抜き出されたGPIOパケット内のヘッダ情報に基づいて、受信されたGPIOパケット内のデータが一定のサンプリング周期でサンプリングされた全てのサンプリングデータを含むか、又はGPIO信号の論理変化に応じたサンプリング間隔でサンプリングされたサンプリングデータとサンプリング位置を含むかを判断する。
ここで、単位周期とは、タイムスタンプの時間間隔である。M_SerDes 100とS_SerDes 200は予め単位周期を設定情報として与えられていてもよい。あるいは、Master 10は、I2C通信にて、M_SerDes 100内のコントローラ101とS_SerDes 200内のコントローラ201に単位周期の情報を送信してもよい。
エンカプセレータ150は、コントローラ101から指定された単位周期ごとに、Master 10からのGPIO信号を、タイムスタンプに同期させて、一定のサンプリング周期でサンプリングされた全てのサンプリングデータ又はGPIO信号の論理変化に応じたサンプリング間隔でサンプリングされたサンプリングデータとサンプリング位置含む所定の通信プロトコルのパケットを生成する。エンカプセレータ150は、フルサンプリングモード（第１のモード）では、開始点を起点とするサンプリング周期で、Masterから受信した第１のGPIO信号をサンプリングした全てのサンプリングデータを含む第１のGPIOパケットを生成する。エンカプセレータ150は、エッジサンプリングモード（第２のモード）では、第１のサンプリングタイミングでサンプリングしたサンプリングデータの値が、第１のサンプリングタイミングからサンプリング周期が経過した第２のサンプリングタイミングでサンプリングしたサンプリングデータの値と異なる場合に、第２のサンプリングタイミングでサンプリングしたサンプリングデータと、第２のサンプリングタイミングを示す第１の時間情報と、を含む第１のGPIOパケットを生成する。
DLL 120は、Encが生成したパケット（GPIOパケットとも呼ぶ）を他の伝送パケットとまとめてUP Linkパケットを生成する。また、DLL 120は、Down Linkを介してS_SerDes 200から送信されたDown Linkパケットを受信し、Down LinkパケットからGPIOパケットを抜き出してデエンカプセレータ160に送信する。
PHY 110は、DLL 120からのUP LinkパケットをTDDによるUP Link出力タイミングに従って、伝送経路に出力する。また、PHY 110は、S_SerDes 200から送信されたDown Linkパケットを受信して、DLL 120に送信する。
デエンカプセレータ160は、コントローラ101の制御の下で、DLL 120がDown Linkパケットから抜き出したGPIOパケットを受信して、GPIO信号に変換する。デエンカプセレータ160は、変換したGPIO信号を入出力バッファを介してMaster 10に送信する。デエンカプセレータ160は、モード情報と前記開始点とサンプリング周期と第２のGPIOパケットとに基づいて、第２のGPIO信号を再生する。より詳細には、デエンカプセレータ160は、モード情報と開始点とサンプリング周期と第２のGPIOパケットとに基づいて、第２のGPIO信号を再生する。より具体的には、デエンカプセレータ160は、フルサンプリングモード（第１のモード）では、１以上のサンプリングデータが第２のGPIOパケットに含まれており、開始点を起点としてサンプリング周期が経過するたびにサンプリングするサンプリングデータのそれぞれに、第２のGPIOパケットに含まれるサンプリングデータのそれぞれを割り当てて、第２のGPIO信号を再生する。エンカプセレータ150は、エッジサンプリングモード（第２のモード）では、１以上のサンプリングデータのそれぞれがサンプリングタイミングを示す第２の時間情報と紐づけて第２のGPIOパケットに含まれており、第２の時間情報が示すサンプリングタイミングで、第２の時間情報に対応するサンプリングデータを割り当てて、第２のGPIOパケット内の次の第２の時間情報のサンプリングタイミングまでは、サンプリング周期ごとに同一のサンプリングデータを割り当てる処理を繰り返して、第２のGPIO信号を再生する。
タイマ102は、時間情報を出力する。タイマ102からの時間情報はコントローラ101、エンカプセレータ150、及びデエンカプセレータ160に入力される。後述するように、エンカプセレータ150は、タイマ102からの時間情報に基づいて、GPIOパケットにタイムスタンプ情報や時間情報を付加する。
Slave 20は、コントローラ21と、タイマ22と、入出力バッファ23, 24とを有する。図１には、Slave 20内部のGPIO通信に関連するブロック構成のみが図示されている。Slave 20は、GPIO通信以外の機能を持っていてもよいが、図１では省略している。コントローラ21は、入出力バッファ23, 24を介してS_SerDes 200との間でGPIO信号を送受する制御とを行う。タイマ22は、後述するように、S_SerDes 200、Master 10、及びM_SerDes 100と時刻同期を取ることができる。
S_SerDes 200は、コントローラ201と、エンカプセレータ（Enc）250と、Link Layer Block（DLL）220と、PHY Layer Block（PHY）210と、デエンカプセレータ（DeEnc）260と、タイマ202と、入出力バッファ203, 204と、I2Cコントローラ270とを有する。
コントローラ201は、M_SerDes 100から受信されたUP Linkパケットから抜き出されたGPIOパケット内のヘッダ情報に基づいて、受信されたGPIOパケット内のデータが一定のサンプリング周期でサンプリングされた全てのサンプリングデータを含むか、又はGPIO信号の論理変化に応じたサンプリング間隔でサンプリングされたサンプリングデータとサンプリング位置を含むかを判断する。また、コントローラ201は、Enc 250がパケットを生成する制御や、DeEnc 260がパケットからGPIO信号を取り出す制御を行う。コントローラ201は、I2Cコントローラ270を介してSlave 20との間でI2C通信を行う機能を持つ。I2Cコントローラ270の機能は、コントローラ201に含まれていてもよい。
Enc 250は、単位周期ごとに、Slave 20からのGPIO信号を、タイムスタンプに同期させて、一定のサンプリング周期でサンプリングされた全てのサンプリングデータ、又はGPIO信号の論理変化に応じたサンプリング間隔でサンプリングされたサンプリングデータとサンプリング位置を含む所定の通信プロトコルのパケット（GPIOパケット）を生成する。
DLL 220は、Enc 250が生成したGPIOパケットを他の伝送パケットとまとめてDown Linkパケットを生成する。また、DLL 220は、UP Linkを介してM_SerDes 100から受信されたUP LinkパケットからGPIOパケットを抜き出してDeEnc 260に送信する。
PHY 210は、DLL 220からのDown LinkパケットをTDDによるDown Link出力タイミングに従って、伝送経路に出力する。また、PHY 210は、M_SerDes 100から送信されたUP Linkパケットを受信して、DLL 220に送信する。
DeEnc 260は、コントローラ201の制御の下で、DLL 220がUP Linkパケットから抜き出したGPIOパケットを受信して、GPIO信号に変換する。DeEnc 260は、変換したGPIO信号を入出力バッファ203, 204を介してSlave 20に送信する。
タイマ202は、時間情報を出力する。タイマ202からの時間情報はコントローラ、Enc 250、及びDeEnc 260に入力される。後述するように、Enc 250は、タイマ202からの時間情報に基づいて、GPIOパケットにタイムスタンプを付加する。
図２ＡはM_SerDes 100内のエンカプセレータ150の内部構成を示すブロック図である。なお、S_SerDes 200内のEnc 250の内部構成も図２Ａと同様である。図２Ａに示すように、エンカプセレータ150は、サンプラ 53と、エンコーダ 52と、Encコア51とを有する。
サンプラ53は、Master 10から送信されたGPIO信号を一定のサンプリング周期でサンプリングして、サンプリングされたすべてのサンプリングデータを伝送するか、又はGPIO信号の論理変化に応じたサンプリング間隔でサンプリングされたサンプリングデータとサンプリング位置を伝送する。後述するように、本明細書では、GPIO信号を一定のサンプリング周期でサンプリングすることをフルサンプリングと呼び、GPIO信号の論理変化に応じたサンプリング間隔でサンプリングすることをエッジサンプリングと呼ぶ。より詳細には、フルサンプリングでは、GPIO信号をサンプリング周期ごとにサンプリングし、サンプリングされた全てのサンプリングデータを伝送する。エッジサンプリングでは、GPIO信号をサンプリング周期ごとにサンプリングし、その中で、GPIO信号が論理変化したサンプリング間隔でサンプリングされたサンプリングデータとサンプリング位置とを組にして伝送する。
エンコーダ52は、サンプラ53がサンプリングしたデータを符号化する。Encコア51は、エンコーダ52が符号化した符号化データにヘッダ情報やタイプスタンプを付加してGPIOパケットを生成する。Encコア51が生成したGPIOパケットは、DLL 120に送信される。
図２ＢはM_SerDes 100内のデエンカプセレータ160の内部構成を示すブロック図である。なお、S_SerDes 200内のDeEnc 260の内部構成も図２Ｂと同様である。図２Ｂに示すように、デエンカプセレータ160は、DeEncコア61と、デコーダ62と、メモリ（mem）63と、セレクタ（sel）64とを有する。
DeEncコア61は、伝送経路を介してS_SerDes 200から受信されたDown LinkパケットからDLLが抜き出したGPIOパケットを分離して符号化データを出力する。デコーダ62は、DeEncコア61から出力された符号化データを符号化前のサンプリングデータに復号して、メモリ63にいったん記憶する。セレクタ64は、メモリ63に記憶されたサンプリングデータとデコーダ62で復号されたサンプリングデータとに基づいて、元のGPIO信号を復元する。セレクタ64から出力されたGPIO信号は、入出力バッファ103, 104を介してMaster 10に送信される。
図１では、Master 10が１つのM_SerDes 100とGPIO通信を行い、Slave 20が１つのS_SerDes 200とGPIO通信を行う例を示したが、Master 10が複数のM_SerDes 100とGPIO通信を行い、複数のSlave 20が複数のS_SerDes 200とGPIO通信を行うことも想定されうる。すなわち、１台のMaster 10は、複数のM＿SerDes 100と複数のS＿SerDes 200を介して、複数のSlave 20とシリアル信号伝送を行うことができる。
図３は、Master 10とGPIO通信を行う複数のM_SerDes 100, 400と、複数のSlave 20, 90とGPIO通信を行う複数のS_SerDes 200, 500とを備える通信システム1の概略構成を示すブロック図である。各M_SerDes 100, 400の内部構成と、各S_SerDes 200, 500の内部構成と、各Slave 20, 90の内部構成は図１と同様である。Master 10は複数のM_SerDes 100, 400と少なくともGPIO通信を行う。複数のM_SerDes 100, 400のそれぞれは、複数のS_SerDes 200, 500のうちの一つと例えばTDD方式にてシリアル信号伝送を行う。複数のSlave 20, 90のそれぞれは、複数のS_SerDes 200, 500のうちの一つと少なくともGPIO通信を行う。
図４はTDDサイクルとM_SerDes 100内のエンカプセレータ150のサンプリング周期との関係を示す図である。なお、S_SerDes 200内のEnc 250のサンプリング周期も、M_SerDes 100内のエンカプセレータ150のサンプリング周期と同様である。
M_SerDes 100内のコントローラ101は、GPIO信号をサンプリングするための開始点であるタイムスタンプを、タイマ102からの時間情報により設定する。また、コントローラ101は、TDD方式のTDDサイクル（単位区間）ごとにタイプスタンプを設定する。図４には、一例として、３つのタイムスタンプが図示されており、これらのタイムスタンプの時間間隔がTDDサイクルと一致する。
エンカプセレータ150内のサンプラ53は、コントローラ101が設定したタイムスタンプと同期してGPIO信号のサンプリングを行う。上述したように、M_SerDes 100は、Master 10からのGPIO設定情報に基づいて、フルサンプリングを行うか、エッジサンプリングを行うかを選択する。より詳細には、コントローラ101は、Master 10からI2C通信で送信されたGPIO設定情報を取得し、取得されたGPIO設定情報に基づいて、M_SerDes 100に対して、フルサンプリングを行うか、エッジサンプリングを行うかを指示する。GPIO設定情報は、GPIO信号のサンプリング周波数情報と、GPIOピン設定情報と、GPIO構成情報と、サンプリングされたデータのデータ長情報と、の少なくとも一つを含んでいる。GPIO構成情報は、GPIO構成情報は、GPIO通信を行うピンの数と、GPIOピン設定情報と、GPIO通信情報を格納するタイムスロットとを含んでいる。
M_SerDes 100がフルサンプリングを行う場合は、エンカプセレータ150内のサンプラ53は、タイムスタンプに同期してサンプリングを開始し、その後、一定の周期でGPIO信号をサンプリングする。より詳細には、サンプラ53は、フルサンプリングを行う場合には、タイムスタンプに同期した不図示のクロックの立ち上がりエッジ又は立ち下がりエッジに同期して、GPIO信号をサンプリングする。
また、サンプラ53は、エッジサンプリングを行う場合には、タイムスタンプに同期してサンプリングを開始し、サンプリング周期ごとにサンプリングを行う点ではフルサンプリングと同じであるが、GPIO信号に論理変化があったときのサンプリングデータを、サンプリング位置とともに伝送する。よって、図４の後半期間に示すように、１TDDサイクル内にGPIO信号の論理が変化しない場合には、サンプリングデータが伝送されないため、サンプリングデータのデータ量を削減できる。
Master 10は、M_SerDes 100とS_SerDes 200がGPIO信号をフルサンプリングするか、エッジサンプリングするかをGPIO設定情報にて指定する。後述するように、GPIO設定情報は、GPIOモード情報を含んでおり、GPIOモード情報がフルサンプリングモードであれば、M_SerDes 100とS_SerDes 200はフルサンプリングを行い、GPIOモード情報がエッジサンプリングモードであれば、M_SerDes 100とS_SerDes 200はエッジサンプリングを行う。
図５はフルサンプリングを詳細に説明する図である。Master 10がフルサンプリングモードを設定した場合には、M_SerDes 100とS_SerDes 200はフルサンプリングを行う。フルサンプリングでは、隣接する２つのタイムスタンプの間に、一定の時間間隔でGPIO信号をサンプリングする。M_SerDes 100とS_SerDes 200がTDD方式でシリアル信号伝送を行う場合、隣接する２つのタイムスタンプの間隔は１TDDサイクルである。サンプラ53は、開始点となるタイムスタンプに同期してGPIO信号のサンプリングを開始する。
図５の例では、先頭のタイムスタンプに同期してサンプリングを開始し、サンプリングデータdata0を取得する。サンプリングデータは、０か１の１ビットデータである。以降、１TDDサイクル内に例えば計500回サンプリングする。サンプリングされた500個のサンプリングデータdata0、data10、…、data4990が順に配置されて500ビットのシリアルデータを含むパケットが生成される。後述するように、実際のパケットは、図５に示すシリアルデータの他に、ヘッダ情報やタイムスタンプが付加される。
サンプラ53のサンプリング周波数は、後述するように、Master 10がGPIO設定情報にて指定する。サンプリング周波数が高いほど、GPIO信号をより精度よくサンプリングできるが、サンプリングデータのデータ量が増え、M_SerDes 100とS_SerDes 200の間で送受されるパケット量が多くなる。Master 10は、GPIO信号に適した最適なサンプリング周波数を設定する。
なお、図５の例では、500個のサンプリングデータを順に配置してパケットを生成しているが、各サンプリングデータの位置情報とサンプリングデータを含むパケットを生成してもよい。また、サンプラ53は、クロックの立ち上がりエッジでGPIO信号をサンプリングしてもよいし、立下りエッジでGPIO信号をサンプリングしてもよい。
図６はエッジサンプリングを詳細に説明する図である。Master 10がエッジサンプリングモードを設定した場合には、M_SerDes 100とS_SerDes 200はエッジサンプリングを行う。エッジサンプリングでは、隣接する２つのタイムスタンプの間に、GPIO信号の論理変化が起きたタイミングでサンプリングされたサンプリングデータをサンプリング位置とともに伝送する。より詳細には、開始点となるタイムスタンプ(a)に同期してサンプリングを開始し、サンプリングデータdata0を取得する。その後は、一定のサンプリング周期でサンプリングが行われるが、GPIO信号の論理が変化したときのみ（(b), (c), (d), (e))、サンプリングデータとサンプリング位置とを組にして伝送される。図６の例では、隣接する２つのタイムスタンプの時間間隔は１TDDサイクルであり、この１TDDサイクル内に一定間隔のサンプリング周期が設けられる。複数のサンプリングデータのうち、GPIO信号の論理が変化したタイミングの直後に位置するサンプリングタイミングにおけるサンプリングデータがサンプリング位置とともに伝送される。図６では、GPIO信号の論理変化が生じたサンプリングタイミングを実線矢印線で示し、論理変化が生じないサンプリングタイミングを破線矢印線で示している。GPIO信号のサンプリングは、クロックの立ち上がりエッジで行ってもよいし、立ち下がりエッジで行ってもよい。
図６では、サンプリング位置とサンプリングデータを組にして並べたシリアルデータを生成する例を示している。先頭のタイムスタンプに同期したサンプリング位置は、GPIO信号に論理変化がなくてもサンプリングデータを伝送する。すなわち、サンプリング位置pos0とサンプリングデータdata0を組にして伝送する。その後は、GPIO信号に論理変化があったタイミングPOS2、POS4、…、POS499に限って、各サンプリング位置とサンプリングデータを組にしてシリアルデータを生成する。図６のシリアルデータにタイムスタンプ情報やヘッダ情報を付加することで、GPIOパケットが生成される。
なお、サンプリング位置とサンプリングデータを組にする代わりに、サンプリングタイミングの時間情報とサンプリングデータを組にしてパケットを生成してもよい。サンプリングタイミングの時間情報は絶対時間である必要はなく、サンプリング開始時間からの相対時間でもよい。
図７はサンプリング位置を単位周期内における絶対時間又は相対時間で表した例を示す図である。図７には、二種類のデータ形式が図示されている。上段のデータ形式は時間情報を１６ビットの絶対時間とする例を示し、下段のデータ形式は時間情報を８ビットの相対時間とする例を示している。相対時間は、サンプリング開始時間からの差分の時間である。あるいは、相対時間は、絶対時間を表すビット列のうち、下位側の一部のビット列でもよい。相対時間で時間情報を表すことで、パケット内のシリアルデータのデータ量を大幅に減らすことができる。
上述したように、M_SerDes 100とS_SerDes 200が伝送経路を介して送受するパケットは、図５～図７に示すデータ形式のシリアルデータの他に、タイムスタンプ情報とGPIOヘッダ情報を含んでいる。図８はGPIOヘッダ情報の一例を示す図である。図８のGPIOヘッダ情報は、後に詳述するように、フルサンプリング時とエッジサンプリング時では異なっているが、図８には両サンプリング時のGPIOヘッダ情報に含まれる個々の情報をまとめて図示している。
図８に示すように、GPIOヘッダ情報は、GPIOモード（GPIO mode (T)）と、GPIOピン情報（GPIO Pin info (U)又は(R)）と、データ配置情報（Data placement (W)）とを含んでいる。
タイムスタンプ情報t_stamp(S)は１ビットであり、０であればタイムスタンプが存在しないことを示し、１であればタイムスタンプ情報t_stamp(S)の直後に時間情報が新たに挿入されることを示す。
GPIOモード(T)は、例えば３ビットの情報であり、最上位ビットが０であればフルサンプリングを示し、最上位ビットが１であればエッジサンプリングを示す。GPIOモード(T)の３ビットのうち下位側２ビットが００であれば、GPIOヘッダ情報の中にGPIOの構成情報（configuration）とデータ情報を含むことを示す。下位側２ビットが０１であれば、GPIOヘッダ情報の中にGPIOの構成情報を含むが、データ情報を含まないことを示す。下位側２ビットが１０であれば、GPIOヘッダ情報の中にデータ情報を含むが、GPIOの構成情報を含まないことを示す。下位側２ビットが１１であれば、GPIOヘッダ情報がユーザ定義情報（User define）を含むことを示す。
GPIOピン情報(U)又は(R)は、ピン番号を含む。ピン番号は、例えばGPIOヘッダ情報の４ビット目から７ビット目までの４ビットで表される。また、GPIOヘッダ情報の下位側２ビットは、ピンがディセーブル状態か、信号入力か、ハイインピーダンス状態の信号入力か、信号出力かを表す。
データ配置情報(W)は、２ビットの情報であり、００であれば１つのピンで８つのタイムスロットを使ってシリアルデータを伝送することを示し、０１であれば最大２つのピンで各ピンが４つのタイムスロットを使ってシリアルデータを伝送することを示す。１０であれば最大４つのピンで各ピンが２つのタイムスロットを使ってシリアルデータを伝送することを示す。１１であれば最大１６個のピンで各ピンが１つのタイムスロットを使ってシリアルデータを伝送することを示す。本データ配置情報(W)の具体例は、後述する図１２に示す。
図８に示す個々の情報の中で、フルサンプリング時のGPIOヘッダ情報は、図８の(T)、(U) を含み、エッジサンプリング時のGPIOヘッダ情報は、図８の(T)、(R) を含む。
図９Ａ、図９Ｂ及び図９ＣはM_SerDes 100又はS_SerDes 200が伝送するパケットのデータ構成を示す図である。
図９Ａは、GPIOヘッダ情報のみを含むパケットを送信する場合であり、この場合のパケットは、タイムスタンプ情報と、ヘッダ情報と、誤り検知信号であるＣＲＣとを含む。図９Ａのパケットはデータを含んでいない。
図９Ｂは、サンプリングデータのみを含むパケットを送信する場合であり、この場合のパケットは、タイムスタンプ情報と、フルサンプリング又はエッジサンプリングのデータと、ＣＲＣとを含む。図９Ｂは、GPIOヘッダ情報を含んでいない。
図９Ｃは、GPIOヘッダ情報とサンプリングデータを含むパケットを送信する場合であり、この場合のパケットは、タイムスタンプ情報と、GPIOヘッダ情報と、フルサンプリング又はエッジサンプリングのデータと、ＣＲＣとを含む。このように、図９Ｃのパケットは、GPIOヘッダ情報とデータとを組み合わせて伝送する場合に使用される。
図９Ｂと図９Ｃのパケットは、フルサンプリング時には複数のサンプリングデータを順に並べたシリアルデータを含んでおり、エッジサンプリング時にはサンプリング位置情報とサンプリングデータを組にして複数組を順に並べたシリアルデータを含んでいる。図９Ａ、図９Ｂ及び図９Ｃのパケットは、タイムスタンプ情報t_stamp(S)が０の例を示している。タイムスタンプ情報t_stamp(S)が１の場合には、図９Ａのパケットでは、タイムスタンプ情報t_stamp(S)とGPIOヘッダ情報の間に時間情報が挿入され、図９Ｂのパケットでは、タイムスタンプ情報t_stamp(S)とサンプリング情報の間に時間情報が挿入され、図９Ｃのパケットでは、タイムスタンプ情報t_stamp(S)とGPIOヘッダ情報の間に時間情報が挿入される。
図１０及び図１１はM_SerDes 100内のエンカプセレータ150又はS_SerDes 200内のEnc 250が生成するGPIOパケットに含まれるGPIOヘッダ情報の詳細を示す図である。
（フルサンプリング時のGPIOヘッダ情報）
図１０はフルサンプリングを行う場合のGPIOヘッダ情報を示し、図１１はエッジサンプリングを行う場合のGPIOヘッダ情報を示している。図１０と図１１を比較すればわかるように、UP Linkで伝送されるGPIOパケットとDown Linkで伝送されるGPIOパケットでは、GPIOヘッダ情報が一部異なる。また、フルサンプリングかエッジサンプリングかによっても、GPIOヘッダ情報が異なる。
図１０はフルサンプリングを行う場合のGPIOヘッダ情報を示し、図１１はエッジサンプリングを行う場合のGPIOヘッダ情報を示している。図１０と図１１を比較すればわかるように、UP Linkで伝送されるGPIOパケットとDown Linkで伝送されるGPIOパケットでは、GPIOヘッダ情報が一部異なる。また、フルサンプリングかエッジサンプリングかによっても、GPIOヘッダ情報が異なる。
M_SerDes 100内のエンカプセレータ150が生成するGPIOパケットのヘッダ情報は、図１０のUP Linkと記載された８バイトである。図１０のUP Link用のGPIOパケットのヘッダ情報は、後述するように２タイムスロットを選択した例を示している。２タイムスロットとは、最大４つのピン（Pin1～Pin4）を使って、各ピンが１ビットずつ同時並行で伝送することで、２つのタイムスロットで１バイトのデータを伝送するものである。なお、タイムスロットとは、同時に何本のGPIO信号のサンプリングデータを伝送するかを示す。
図１０のUP Link用のGPIOパケットのヘッダ情報の１バイト目は、GPIOモード(T)であり、ビット[7]と、ビット[1:0]が使用される。ビット[7]が０であればフルサンプリング、１であればエッジサンプリングである。ビット[1:0]が００であれば２バイト目以降にGPIOの構成情報とデータ情報を含むことを示す。ビット[1:0]が０１であれば２バイト目以降にGPIOの構成情報のみを含むことを示す。ビット[1:0]が１０であれば２バイト目以降にデータ情報のみを含むことを示す。ビット[1:0]が１１であれば２バイト目以降にユーザ定義情報を含むことを示す。
２バイト目は、GPIOピン情報(U)である。ビット[1:0]はPin1の情報、ビット[3:2]はPin2の情報、ビット[5:4]はPin3の情報、ビット[7:6]はPin４の情報である。このように、Pin1～Pin4の各ピンの情報は２ビットで表され、００はディセーブル状態、０１は信号入力、１０はハイインピーダンス状態の信号入力、１１は信号出力を表している。
２タイムスロットの場合、最大４つのピンを信号入力又は信号出力用として使うことができる。図１０の例では、Pin1～Pin3を信号入力用として用いて、Pin4を信号出力用として用いることを示している。すなわち、UP Link用にPin1～Pin3を用いて、Down Link用にPin4を用いることを示している。
３バイト目は、ピンの構成情報の一部(V)であるサンプリング周波数である。例えば、３バイト目が0x01であればサンプリング周波数は250MHz（サンプリング周期が4nsec）であり、0xFAであればサンプリング周波数は1MHz（サンプリング周期が1μsec）である。
４バイト目は、ピンの構成情報の一部(W)であるピン配置（pin pattern）である。例えば、４バイト目が0x00であれば８タイムスロット、0x01であれば４タイムスロット、0x02であれば２タイムスロット、0x03であれば１タイムスロット、0x04であればハーフタイムスロットである。図１０の例では、２タイムスロットを示す0x02が記述されている。
図１２はピン配置の詳細を説明する図である。ヘッダ情報の４バイト目が８タイムスロットの場合は、１本のピンを使って１ビットずつシリアル信号伝送するため、１バイトのデータを伝送するのに８タイムスロットを要する。４タイムスロットの場合は、２本のピンを使って各ピンが１ビットずつシリアル信号伝送するため、１バイトのデータを伝送するのに４タイムスロットを要する。２タイムスロットの場合は、４本のピンを使って各ピンが１ビットずつシリアル信号伝送するため、１バイトのデータを伝送するのに２タイムスロットを要する。１タイムスロットの場合は、８本のピンを使って各ピンが１ビットずつシリアル信号伝送するため、１バイトのデータを伝送するのに１タイムスロットを要する。ハーフタイムスロットは、１６本のピンを使って各ピンが１ビットずつシリアル信号伝送するため、２バイトのデータを伝送するのにハーフタイムスロットを要する。
パケット内のデータの論理が変化しない場合、選択したタイムスロットに応じた各ピンの電位をハイ電位又はロー電位に固定すればよい。
図１０に戻って、UP Link用のGPIOパケットのヘッダ情報の５～７バイト目(X), (Y)はデータ情報である。５バイト目はデータ長である。図１０の例では、0x02と記載されており、２バイトであることを示している。６～７バイト目はUP Linkで送信されるデータの各ピンのデータ配置を示している。図１０の例では、Pin1～Pin3が４種類のデータData0～Data3を並行して送信することを示している。具体的には、Pin1～Pin3がData0を１ビットずつ送信した後、Pin1～Pin3がData1を１ビットずつ送信し、次に、Pin1～Pin3がData2を１ビットずつ送信し、最後にPin1～Pin3がData3を１ビットずつ送信する例を示している。
UP Link用のGPIOパケットの８バイト目(Q)は、誤り検知情報（CRC）である。パケットの受信側では、受信されたパケットに付加されたCRCを用いることで、受信パケットにビット誤りがあるか否かを検知できる。
図１０のDown Link用のGPIOパケットのヘッダ情報の１バイト目は、GPIOモードであり、UP Link用のGPIOモードと同じである。２バイト目は、GPIOピン情報であり、UP Link用のGPIOピン情報と同じである。図１０の例では、Down Link用としてPin4が割り当てられている。３～４バイト目は、ピンの構成情報である。図１０の例では、４バイト目が0x00であり、８タイムスロットであることを示している。５バイト目は、データ長である。６バイト目はデータ情報である。図１０の例では、Pin4を用いて、４種類のデータ（Data0～Data3）を順に伝送することを示している。７バイト目は、CRCである。
（エッジサンプリング時のGPIOヘッダ情報）
図１１はエッジサンプリングを行う場合のGPIOパケットのGPIOヘッダ情報を示している。図１１のUP Link用のGPIOパケットのヘッダ情報の１バイト目はGPIOモード(T)であり、図１０のヘッダ情報のGPIOモードと同じである。
図１１はエッジサンプリングを行う場合のGPIOパケットのGPIOヘッダ情報を示している。図１１のUP Link用のGPIOパケットのヘッダ情報の１バイト目はGPIOモード(T)であり、図１０のヘッダ情報のGPIOモードと同じである。
２バイト目は、GPIOピン情報(R)である。ビット[7]が０であればパケット伝送の継続を示し、１であればパケット伝送の終了を示す。ビット[5:4]が００であればディセーブル状態、０１であれば信号入力、ハイインピーダンス状態の信号入力、１１は信号出力を表している。２バイト目のビット[3:0]は、ピン番号である。ピン番号として、0x01と記述されているが、これはPin1を表している。
また、２バイト目は、サンプリング周波数情報(V)を指定することも可能である。サンプリング周波数情報は、図１０の３バイト目と同様である。３バイト目は、図１０の５バイト目と同様に、データ長である。
３～７バイト目は、データ情報(X), (Z)である。エッジサンプリングの場合は、タイムスロットの選択はない。その理由は、エッジサンプリングの場合は、各信号の論理変化点のみを伝送し、伝送するデータ数がデータの時間経過を示さないためである。よって、信号ごとに論理変化点のタイミング情報を伝送する。
図１１の例では、UP Link用にPin1とPin2を割り当てて、Down Link用にPin4を割り当てる例を示している。Pin3は、don't careである。図１１のUP Linkの４～７バイト目にはPin1の情報が記述されている。より詳細には、４～５バイト目には、Pin1の１回目の論理変化点の情報が記述され、６～７バイト目には、Pin2の２回目の論理変化点の情報が記述される。
図１１のUP Linkの８～１１バイト目にはPin2の情報が記述されている。図１１の例では、Pin1は２回論理変化点があったのに対して、Pin2は１回論理変化点があったため、Pin2については１回目の論理変化点の情報が９～１１バイト目に記述されている。１２バイト目(Q)はCRCの情報である。
図１１のDown Linkの１バイト目はGPIOモード情報、２バイト目はGPIOピン情報である。GPIOピン情報として0x04と記述されているが、これはPin4を示すピン番号である。４～５バイト目にPin4の論理変化点の情報が記述される。６バイト目はCRCの情報である。
（フルサンプリング時のM_SerDes 100の動作）
次に、フルサンプリング時のM_SerDes 100の動作を説明する。図１３はM_SerDes 100の内部構成を示すブロック図に信号の伝送順序(1)～(10)を加えた図である。図１４はフルサンプリング時のM_SerDes 100のサンプリング波形、GPIOパケット、及びUP (Down) Linkパケットを示す図である。
次に、フルサンプリング時のM_SerDes 100の動作を説明する。図１３はM_SerDes 100の内部構成を示すブロック図に信号の伝送順序(1)～(10)を加えた図である。図１４はフルサンプリング時のM_SerDes 100のサンプリング波形、GPIOパケット、及びUP (Down) Linkパケットを示す図である。
Master 10は、M_SerDes 100内のコントローラ101に、I2C等のプロトコルを用いてGPIOヘッダ情報（(R), (T), (U), (V), (W))、タイマ102の時刻制御命令、GPIO設定情報を送信する機能を持つ。例えば、Master 10は、I2Cプロトコルでコントローラ101の該当レジスタにGPIOヘッダ情報や時刻制御命令として、タイマ102の新しい設定時間を書き込む。コントローラ101は、新しい設定時間が書き込まれると、タイマ102に反映することで、Master 10内のタイマ12と、M_SerDes 100内のタイマ102の時刻を同期させることができる。同様に、Master 10はI2Cプロトコルでコントローラ101の該当レジスタにGPIO設定情報(U)又は(R)を書き込むと、コントローラ101はGPIO設定を行う。
M_SerDes 100は、コントローラ101と、タイマ102と、入出力バッファ103、104と、エンカプセレータ150と、デエンカプセレータ160と、LINK 120及びPHY 110とを有する。
コントローラ101は、タイマ102、入出力バッファ103, 104、エンカプセレータ150、及びデエンカプセレータ160を制御する。
エンカプセレータ150は、タイマ102から入力される時間情報と、コントローラ101から送信されるGPIOヘッダ情報（(T)～(X)）でMaster 10からのGPIO信号(1)を指定されたサンプリング周期(V)でサンプリングし(2)、指定されたGPIOモード(T)でエンコードする(3)ことでサンプリングデータ(Y)に変換し、サンプリングデータ(Y)にGPIOヘッダ情報（(T)～(X)）とコントローラ101から送信される時間情報に関するタイムスタンプ情報t_stamp(S)をカプセル化してCRC (Q)を付けてLINK 120へパケット(4)を送信する機能をもつ。上述したように、タイムスタンプ情報t_stamp(S)は０か１の１ビット情報である。
エンカプセレータ150は、Master 10からI2C通信にて送信された時刻制御命令をデータとして含むGPIOパケットを生成してS_SerDes 200に送信できる。このGPIOパケットを受信したS_SerDes 200は、GPIOパケット内の時刻制御命令を復元して、タイマ202に設定することで、Master 10、M_SerDes 100、及びS_SerDes 200を同期化することができる。
デエンカプセレータ160は、LINK 120からの入力信号(5)をコントローラ101から送信されるGPIOヘッダ情報（(T)～(W)）でカプセル化の解除を行って、サンプリングデータ（Y)を取り出し(6)、サンプリングデータ(Y)のパケットから元のGPIO信号へ復元し(8)、必要に応じてメモリ63に書き込む。
デエンカプセレータ160は、受信したGPIOパケット内のタイムスタンプ情報t_stamp（S)が０の場合、タイマ102から入力される時間情報にてGPIO信号の出力タイミングを決定する。この場合、復元されたGPIO信号をメモリ63に書き込むことなく、セレクタ64に送る。
一方、デエンカプセレータ160は、受信したGPIOパケット内のタイムスタンプ情報t_stamp(S)が１の場合、その直後の時間情報に基づいてGPIO信号の出力タイミングを決定する。この場合、復元されたGPIO信号をメモリ63に書き込み、タイマ102から入力される時間情報がタイムスタンプ情報t_stamp(S)の直後の時間情報に一致したタイミングで、メモリ63からGPIO信号を読み出してセレクタ64を介してMaster 10に送信する機能(10)を持つ。
このように、タイムスタンプ情報t_stamp (S)を１にすることで、Slave 20が設定した時間情報に応じたタイミングで、Master 10にGPIO信号を送信することができる。また、後述するように、Slave 20、M_SerDes 100、S_SerDes 200がそれぞれ複数台設けられている場合、それぞれのSlave 20が設定した時間情報に応じたタイミングで、Master 10にGPIO信号を送信することができる。
また、デエンカプセレータ160は、カプセル化解除(6)した後に、新しいGPIOヘッダ情報（(T)～(W)）が設定されていた場合は、新しいGPIOヘッダ情報をコントローラ101に送信する機能を持つ。
なお、コントローラ101から送信されるGPIOヘッダ情報は、送受信データのデータ形式を示すGPIOモード(T)と、利用しているGPIOのPin情報(U)と、サンプリング周期情報(V)と、データ配列情報(W)と、データ長(X)を含む。
もし、カプセル化解除後(6)にGPIOパケット内のタイムスタンプ情報t_samp(S)が０のデータの場合、デエンカプセレータ160は、コントローラ101からのセレクタ64の選択信号により(7)の経路を復縁したGPIO信号が通って、遅延なしでMaster 10に送信される(10)。
（エッジサンプリング時のM_SerDes 100の動作）
図１５はエッジサンプリング時のM_SerDes 100のサンプリング波形、GPIOパケット、及びUP (Down) Linkパケットを示す図である。
図１５はエッジサンプリング時のM_SerDes 100のサンプリング波形、GPIOパケット、及びUP (Down) Linkパケットを示す図である。
Master 10は、M_SerDes 100のコントローラ101に、I2C等のプロトコルを用いてGPIOヘッダ情報（(R),(T)～(W)）、タイマ102の時刻制御命令、及びGPIO設定情報を送信する機能を持つ。
M_SerDes 100内のコントローラ101は、タイマ102、入出力バッファ103, 104、エンカプセレータ150、及びデエンカプセレータ160を制御する。
エンカプセレータ150は、タイマ102から入力される時間情報と、コントローラ101から送信されるGPIOヘッダ情報((R),(T),(V),(X))でMaster 10からのGPIO信号(1)を指定されたサンプリング周期でサンプリングし(2)、指定されたGPIOモード(T)でエンコードする(3)ことでサンプリングデータ(Z)に変換し、サンプリングデータ(Z)にGPIOヘッダ情報((R),(T),(V),(X))とコントローラ101から送信される時間情報に関するタイムスタンプ情報t_stamp (S)をカプセル化してCRC(Q)を付けてLINK 120へパケット(4)を送信する機能をもつ。
デカプセレータ160は、LINK 120からの入力信号(5)をコントローラ101から送信されるGPIOヘッダ情報((R),(T),(V))でカプセル化解除して(6)、サンプリングデータ(Z)を取り出し(6)、サンプリングデータ(Z)のパケットから元のGPIO信号へ復元し(8)、メモリ63に書き込む。また、デカプセレータ160は、タイマ102から入力される時間情報とタイムスタンプ情報t_stamp (S)の直後の時間情報が一致してからメモリ63に書き込んだデータを読出して(9)、Master 10に送信(10)する機能と、サンプリングデータ(Z)のパケットから元のGPIO信号へ復元して(8)、Master 10に送信する機能(10)と、カプセル化解除(6)に新しいGPIOヘッダ情報（(R),(T),(V)）が設定されていた場合は、新しいGPIOヘッダ情報をコントローラ101へ送信する機能を持つ。
なお、コントローラ101から送信されるGPIOヘッダ情報は、送受信データのデータ形式を示すGPIO mode(T)と、利用しているGPIOのPin番号&設定情報(R)と、サンプリング周期情報(V)とデータ長(X)を含む。
もし、カプセル化解除後(6)に、タイムスタンプ情報t_samp(S)が０で時間情報がない入力データの場合、 デエンカプセレータ160は、コントローラ101からの選択信号により、GPIO信号を(7)の経路とセレクタ64を通過させて、遅延なしでMaster 10に送信する(10)。
（フルサンプリング時のS_SerDes 200の動作）
図１６はS_SerDes 200の内部構成を示すブロック図に信号の伝送順序(1)～(11)を加えた図である。図１７はフルサンプリング時にS_SerDes 200が送受するUP (Down) Linkパケットを示す図である。
図１６はS_SerDes 200の内部構成を示すブロック図に信号の伝送順序(1)～(11)を加えた図である。図１７はフルサンプリング時にS_SerDes 200が送受するUP (Down) Linkパケットを示す図である。
S_SerDes 200は、I2Cコントローラ270と、コントローラ201と、タイマ202と、入出力バッファ203、204と、デエンカプセレータ260と、エンカプセレータ250とを有する。
I2Cコントローラ270は、Slave 20のコントローラ２１へI2C等のプロトコルを用いて通信を行う。
コントローラ201は、通信プロトコルＸで送受信するLINK 220及びPHY 210と、内部ブロックであるタイマ202、Enc 250、DeEnc 260、及びI2Cコントローラ270を制御する機能を持つ。コントローラ201は、Slave 20とGPIO通信を開始する前に、Master 10から通信相手装置を介して送信されたGPIOピン設定情報に基づいて、GPIOピンの入出力制御を行う。
デエンカプセレータ260は、通信プロトコルＸのパケット(5)からカプセル化解除を行って、元のGPIO信号やGPIOヘッダ情報を復元する機能を持つ。デエンカプセレータ260は、第１のGPIOパケット内のヘッダ情報に含まれるサンプリングモード情報が、Masterから送信されたGPIO信号を一定のサンプリング周期でサンプリングした全てのサンプリングデータを含むことを示すフルサンプリングモード（第１のモード）であるか、又はGPIO信号の論理変化の頻度に応じたサンプリング間隔でサンプリングされたサンプリングデータ及びサンプリング位置情報を含むことを示すエッジサンプリングモード（第２のモード）であるかを判別して、第１のGPIOパケットを第１のGPIO信号に変換してSlaveに送信する。より詳細には、デエンカプセレータ260は、フルサンプリングモードでは、１以上のサンプリングデータが第１のGPIOパケットに含まれており、開始点を起点としてサンプリング周期が経過するたびにサンプリングするサンプリングデータのそれぞれに、第１のGPIOパケットに含まれるサンプリングデータのそれぞれを割り当てて、第１のGPIO信号を再生する。デエンカプセレータ260は、エッジサンプリングモードでは、１以上のサンプリングデータのそれぞれがサンプリングされたサンプリングタイミングを示す第１の時間情報と紐づけて第１のGPIOパケットに含まれており、第１の時間情報が示すサンプリングタイミングで、第１の時間情報に対応するサンプリングデータを割り当てて、第１のGPIOパケット内の次の第１の時間情報のサンプリングタイミングまでは、サンプリング周期ごとに同一のサンプリングデータを割り当てる処理を繰り返して、第１のGPIO信号を再生する。
エンカプセレータ250は、Slave 20からのGPIO信号をサンプリングしてカプセル化してM_SerDes 100へパケット(4)を送信する。エンカプセレータ250は、タイマ202から入力される時間情報と、コントローラ201から送信されるGPIOヘッダ情報((T)～(X))でSlave 20からのGPIO信号(1)を、指定されたサンプリング周期(V)でサンプリングし(2)、指定されたGPIOモード(T)でエンコードする(3)ことでサンプリングデータ(Y)に変換し、サンプリングデータ(Y)にGPIOヘッダ情報((T)～(X))と、コントローラ201から送信される時間情報やタイムスタンプ情報t_stamp (S)をカプセル化してCRC(Q)を付けてLINK 220へパケット(4)を送信する機能をもつ。エンカプセレータ250は、開始点を起点として、Slave 20からの第２のGPIO信号を、一定のサンプリング周期又はGPIO信号の論理変化の頻度に応じたサンプリング間隔でサンプリングされたサンプリングデータ及びサンプリング位置情報を含む第２のGPIOパケットを生成する。より詳細には、エンカプセレータは、フルサンプリングモードでは、開始点を起点とするサンプリング周期で、Slaveから受信した第２のGPIO信号をサンプリングした全てのサンプリングデータを含む第２のGPIOパケットを生成する。エンカプセレータ250は、エッジサンプリングモードでは、第１のサンプリングタイミングでサンプリングしたサンプリングデータの値が、第１のサンプリングタイミングからサンプリング周期が経過した第２のサンプリングタイミングでサンプリングしたサンプリングデータの値と異なる場合に、第２のサンプリングタイミングでサンプリングしたサンプリングデータと、第２のサンプリングタイミングを示す時間情報と、を含む第２のGPIOパケットを生成する。
デエンカプセレータ260は、LINK 220からの入力信号(5)を、コントローラ201から送信されるGPIOヘッダ情報((T)～(W))でカプセル化解除して、サンプリングデータ(Y)を取り出し(6)、サンプリングデータ(Y)のパケットから元のGPIO信号へ復元し(8)、必要に応じてメモリ63に書き込む。
デエンカプセレータ260は、受信したGPIOパケット内のタイムスタンプ情報t_stamp（S)が０の場合、タイマ202から入力される時間情報にてGPIO信号の出力タイミングを決定する。この場合、復元されたGPIO信号をメモリ63に書き込むことなく、セレクタ64に送る。
一方、デエンカプセレータ260は、受信したGPIOパケット内のタイムスタンプ情報t_stamp(S)が１の場合、その直後の時間情報に基づいてGPIO信号の出力タイミングを決定する。この場合、復元されたGPIO信号をメモリ63に書き込み、タイマ202から入力される時間情報がタイムスタンプ情報t_stamp(S)の直後の時間情報に一致したタイミングで、メモリ63からGPIO信号を読み出してセレクタ64を介してSlave 20に送信する機能(10)を持つ。
このように、デエンカプセレータ260は、タイムスタンプ情報t_stamp(S)が１の場合には、タイマ202から入力される時間情報とタイムスタンプ情報t_stamp (S)の直後の時間情報が一致してからメモリ63に書き込んだデータを読出して(9)、Slave 20に送信する機能(10)を有する。
したがって、タイムスタンプ情報t_stamp (S)を１にすることで、Master 10が設定した時間情報に応じたタイミングで、Slave 20にGPIO信号を送信することができる。また、後述するように、Slave 20、M_SerDes 100、S_SerDes 200がそれぞれ複数台設けられている場合、Master 10が設定した時間情報に応じて、同じタイミングで、各Slave 20にGPIO信号を送信することができる。
また、デエンカプセレータ260は、カプセル化解除後(6)に入出力バッファ203,204の設定情報(U)が含まれていた場合は、その内容に従って入出力バッファ203,204の設定を行う機能と、カプセル化解除(6)に新しいGPIOヘッダ情報（(T)～(W)）が含まれていた場合は、新しいGPIOヘッダ情報をコントローラ201に送信する機能をもつ。
コントローラ201は、受信したGPIOパケット内にタイマ202への時刻制御命令が含まれていた場合、この時刻制御命令に含まれている新しい設定時間をタイマ202に反映することで、タイマ12とタイマ202の時刻を同期させることができる。
（エッジサンプリング時のS_SerDes 200の動作）
図１８はエッジサンプリング時にS_SerDes 200が送受するUP (Down)パケットを示す図である。S_SerDes 200内のエンカプセレータ250は、タイマ202から入力される時間情報と、コントローラ201から送信されるGPIOヘッダ情報((R),(T),(V),(X))に基づいてSlave 20からのGPIO信号(1)を指定されたサンプリング周期(V)でサンプリング(2)し、指定されたGPIOモード(T)でエンコードする(3)ことでサンプリングデータ(Y)に変換し、サンプリングデータ(Y)にGPIOヘッダ情報((R),(T),(V),(X))とコントローラ201から送信される時間情報やタイムスタンプ情報t_stamp (S)を加えてカプセル化して、CRC(Q)を付けて、LINK 220へパケット(4)を送信する機能をもつ。
図１８はエッジサンプリング時にS_SerDes 200が送受するUP (Down)パケットを示す図である。S_SerDes 200内のエンカプセレータ250は、タイマ202から入力される時間情報と、コントローラ201から送信されるGPIOヘッダ情報((R),(T),(V),(X))に基づいてSlave 20からのGPIO信号(1)を指定されたサンプリング周期(V)でサンプリング(2)し、指定されたGPIOモード(T)でエンコードする(3)ことでサンプリングデータ(Y)に変換し、サンプリングデータ(Y)にGPIOヘッダ情報((R),(T),(V),(X))とコントローラ201から送信される時間情報やタイムスタンプ情報t_stamp (S)を加えてカプセル化して、CRC(Q)を付けて、LINK 220へパケット(4)を送信する機能をもつ。
デエンカプセレータ260 は、LINK 220からの入力信号(5)をコントローラ201から送信されるGPIOヘッダ情報((R),(T),(V))でカプセル化解除して、サンプリングデータ(Y)を取り出し(6)、サンプリングデータ(Y)のパケットから元のGPIO信号へ復元し(8)、メモリ63に書き込む。また、デエンカプセレータ260は、タイマ202から入力される時間情報とタイムスタンプ情報t_stamp (S)の直後の時間情報が一致してからメモリ63に書き込んだデータを読出して(9)、Slave 20に送信する機能(10)と、カプセル化解除(6)に入出力バッファ203, 204に繋がるピンの設定情報(U)が含まれていた場合は、その内容に従って入出力バッファ203,204の設定を行う機能と、カプセル化解除(6)に新しいGPIOヘッダ情報((R),(T),(V))が含まれていた場合は、新しいGPIOヘッダ情報をコントローラ201に送信する機能をもつ。
（S_SerDes 200内のデエンカプセレータ260のGPIO制御）
デエンカプセレータ260は、LINK 220からのパケット(5)を、コントローラ201から送信されるGPIOヘッダ情報((T)～(X)又は(R),(T),(V))でカプセル化解除し、サンプリングデータ(Y)を取り出し(6)、サンプリングデータ(Y)のパケットから元のGPIO信号へ復元し(8)、メモリ63に書き込む。
デエンカプセレータ260は、LINK 220からのパケット(5)を、コントローラ201から送信されるGPIOヘッダ情報((T)～(X)又は(R),(T),(V))でカプセル化解除し、サンプリングデータ(Y)を取り出し(6)、サンプリングデータ(Y)のパケットから元のGPIO信号へ復元し(8)、メモリ63に書き込む。
図１９はデエンカプセレータ260に入力されるパケットのデータ構成を示す図である。デエンカプセレータ260は、タイマ202から入力される時間情報とタイムスタンプ情報t_stamp (S)の直後の時間情報が一致すると、メモリ63に書き込んだデータを読出して(9)、Slave 20に送信する機能(10)をもつ。また、デエンカプセレータ260は、カプセル化解除(6)に入出力バッファ203,204に繋がるピンの設定情報(U)が含まれていた場合は、その内容に従って入出力バッファ203,204の設定を行う機能と、カプセル化解除(6)に新しいGPIOヘッダ情報((T)～(X)又は(R),(T),(V))が含まれていた場合は、新しいGPIOヘッダ情報をコントローラ201へ送信する機能をもつ。
デエンカプセレータ260は、パケット(5)をカプセル化解除して、その中に入出力バッファ203,204に繋がるピンの設定情報(U)又は(R)が含まれていた場合、該当するピンの設定情報(U)又は(R)を確認して、GPIO設定を行う。
例えば、入出力バッファ203の設定情報(U)又は(R)がINであれば、GPIOとしてSlave 20からの出力が入力されるGPIO設定を行う。入出力バッファ204の設定情報(U)又は(R)がOUTであればGPOとしてSlave 20への入力信号を出力するGPIO設定を行う。入出力バッファ203, 204の外部でpull Upや pull Downされている場合は GPIO設定情報(U)又は(R)はIN_float (pullup/pulldown)となっている。
なお、M_SerDes 100内のコントローラ101でも同様に入出力バッファ103, 104の設定を行うことが出来る。
（システム時刻同期１／２）
図２０は、Master 10内のタイマ12と、M_SerDes 100内のタイマ102と、S_SerDes 200内のタイマ202との時刻同期を行う手順(1)～(6)を示す図である。
図２０は、Master 10内のタイマ12と、M_SerDes 100内のタイマ102と、S_SerDes 200内のタイマ202との時刻同期を行う手順(1)～(6)を示す図である。
(1) Master 10は、Master 10のタイマ12とM_SerDes 100のタイマ102と時刻同期を行う時刻制御命令をI2C経由でコントローラ101へ送る。
(2) M_SerDes 100は受信命令に応じてMaster 10のタイマ12と同じ時刻になるようにタイマ102の設定を行う。
(3) Master 10はMaster 10のタイマ12とS_SerDes 200のタイマ202の時刻同期を行う時刻制御命令をM_SerDes 100のエンカプセレータ150でプロトコルXの形式でカプセル化する。
(4) プロトコルXの形式でカプセル化された時刻制御命令はS_SerDes 200へ送信される。
(5) S_SerDes 200のデエンカプセレータ260でカプセル化が解除され時刻制御命令に戻され、S_SerDes 200のコントローラ201へ送信される。
(6) コントローラ201は受信命令に応じてMaster 10のタイマ12と同じ時刻になるようにタイマ202の設定を行う。
以上により 各timer(12,102,202)の時刻同期が可能となる。
以上により 各timer(12,102,202)の時刻同期が可能となる。
（システム時刻同期２／２）
図２１は、Master 10内のタイマ12と、M_SerDes 100, 400内のタイマ102, 402と、S_SerDes 200, 500内のタイマ202, 502の時刻同期を行う手順(7)～(12)を示す図である。
図２１は、Master 10内のタイマ12と、M_SerDes 100, 400内のタイマ102, 402と、S_SerDes 200, 500内のタイマ202, 502の時刻同期を行う手順(7)～(12)を示す図である。
(7)Master 10はMaster 10のタイマ12とM_SerDes 100, 400のtimer 102, 402と時刻同期を行う時刻制御命令をコントローラ101, 401へ送る。
(8) M_SerDes 100, 400は受信命令に応じてMaster 10のタイマ12と同じ時刻になるようにtimer102, 402の設定を行う。
(9) Master 10はMaster 10のタイマ12とS_SerDes 200, 500のタイマ202, 502の時刻同期を行う時刻制御命令をM_SerDes 100, 400のエンカプセレータ150, 450でプロトコルXの形式でカプセル化する。
(10) プロトコルXの形式でカプセル化された時刻制御命令はS_SerDes 200, 500へ送信される。
(11) S_SerDes 200, 500のデエンカプセレータ160, 560でカプセル化が解除され時刻制御命令に戻され、S_SerDes 200, 500のコントローラ201, 501へ送信される。
(12) コントローラ201, 501は受信命令に応じてMaster 10のタイマ12と同じ時刻になるようにタイマ５０２の設定を行う。
以上により、各タイマ12, 402, 502の時刻同期が可能となる。よって、各タイマ12, 102, 202, 402, 502が時刻同期されることでシステム全体の時刻同期が可能となり、Master 10からの命令実行開始時間をシステム内の複数デバイスで同期可能となる。
（本実施形態の効果）
本実施形態に係るM_SerDes 100とS_SerDes 200は、必要に応じて、フルサンプリングとエッジサンプリングのいずれかで、Master 10又はSlave 20からのGPIO信号をサンプリングすることができる。例えば、GPIO信号のトグル率が高い場合には、フルサンプリングを選択することにより、GPIO信号の取りこぼしをなくすことができる。また、GPIO信号のトグル率が低い場合には、エッジサンプリングを選択することにより、GPIO信号の開始点と論理変化点の情報のみを取得でき、データ量を削減でき、効率よくデータを伝送できる。
本実施形態に係るM_SerDes 100とS_SerDes 200は、必要に応じて、フルサンプリングとエッジサンプリングのいずれかで、Master 10又はSlave 20からのGPIO信号をサンプリングすることができる。例えば、GPIO信号のトグル率が高い場合には、フルサンプリングを選択することにより、GPIO信号の取りこぼしをなくすことができる。また、GPIO信号のトグル率が低い場合には、エッジサンプリングを選択することにより、GPIO信号の開始点と論理変化点の情報のみを取得でき、データ量を削減でき、効率よくデータを伝送できる。
本実施形態に係るM_SerDes 100はMaster 10との間でGPIO通信を行い、S_SerDes 200はSlave 20との間でGPIO通信を行う一方で、M_SerDes 100とS_SerDes 200の間では、所定の通信プロトコルＸにてシリアル信号伝送を行うことができる。所定の通信プロトコルＸは、例えば半二重通信方式のTDD方式であり、GPIO通信は全二重通信方式である。そこで、M_SerDes 100とS_SerDes 200は、全二重通信方式の信号を半二重通信方式のパケットに変換して、高速シリアル通信を行うことができる。
また、M_SerDes 100は、S_SerDes 200との通信を開始する前に、Master 10からGPIO通信とは異なる通信方式にて送信されたGPIO設定情報に基づいて、S_SerDes 100に送信するためのパケットを生成することができる。このGPIO設定情報は、パケットのGPIOヘッダ情報に含められるため、S_SerDes 100にて容易に取得できる。よって、S_SerDes 100は、Master 10からのGPIO設定情報に基づいて、パケットからGPIO信号を取り出したり、Slave 20からのGPIO信号をパケットに変換することができる。
なお、本技術は以下のような構成を取ることができる。
（１）開始点となるタイムスタンプと、前記開始点を起点とする前記タイムスタンプの単位周期とを決定するコントローラと、
前記開始点を起点として、MasterからのGPIO (General Purpose Input/Output)信号を、前記タイムスタンプに同期させて、一定のサンプリング周期でサンプリングされた全てのサンプリングデータ又は前記GPIO信号の論理変化の頻度に応じたサンプリング間隔でサンプリングされたサンプリングデータ及びサンプリング位置情報を含む第１のGPIOパケットを生成するエンカプセレータと、
前記第１のGPIOパケットを含むUp linkパケットを生成するLINKと、
前記Up linkパケットを含む所定の通信プロトコルに準拠した伝送信号を通信相手装置に送信するPHYと、を備える、通信装置。
（２）前記コントローラは、第１のモードまたは第２のモードを指定するサンプリングモード情報とタイムスタンプとサンプリング周期とを含むGPIO設定情報を前記Masterから受信し、
前記エンカプセレータは、
前記第１のモードでは、前記開始点を起点とする前記サンプリング周期で、前記Masterから受信した第１のGPIO信号をサンプリングした全ての前記サンプリングデータを含む前記第１のGPIOパケットを生成し、
前記第２のモードでは、第１のサンプリングタイミングでサンプリングした前記サンプリングデータの値が、前記第１のサンプリングタイミングから前記サンプリング周期が経過した第２のサンプリングタイミングでサンプリングした前記サンプリングデータの値と異なる場合に、前記第２のサンプリングタイミングでサンプリングした前記サンプリングデータと、前記第２のサンプリングタイミングを示す第１の時間情報と、を含む前記第１のGPIOパケットを生成する、（１）に記載の通信装置。
（３）第２のGPIO信号を生成して前記Masterに送信するデエンカプセレータをさらに備え、
前記PHYは、前記所定の通信プロトコルに準拠した伝送信号を前記通信相手装置から受信し、
前記LINKは、第２のGPIOパケットを前記伝送信号から分離し、
前記デエンカプセレータは、前記モード情報と前記開始点と前記サンプリング周期と前記第２のGPIOパケットとに基づいて、前記第２のGPIO信号を再生する、（２）に記載の通信装置。
（４）前記デエンカプセレータは、
前記第１のモードでは、１以上のサンプリングデータが前記第２のGPIOパケットに含まれており、前記開始点を起点として前記サンプリング周期が経過するたびにサンプリングするサンプリングデータのそれぞれに、前記第２のGPIOパケットに含まれるサンプリングデータのそれぞれを割り当てて、前記第２のGPIO信号を再生し、
前記第２のモードでは、１以上のサンプリングデータのそれぞれがサンプリングタイミングを示す第２の時間情報と紐づけて前記第２のGPIOパケットに含まれており、前記第２の時間情報が示すサンプリングタイミングで、前記第２の時間情報に対応する前記サンプリングデータを割り当てて、前記第２のGPIOパケット内の次の前記第２の時間情報のサンプリングタイミングまでは、前記サンプリング周期ごとに同一の前記サンプリングデータを割り当てる処理を繰り返して、前記第２のGPIO信号を再生する、（３）に記載の通信装置。
（５）前記Master内の第１タイマと同期した時間情報を出力する第２タイマを備え、
前記デエンカプセレータは、前記第２のGPIO信号を記憶するメモリを有し、
前記第２のGPIOパケットは、前記第２のGPIO信号の出力タイミングに関するタイムスタンプ情報を含んでおり、
前記デエンカプセレータは、前記タイムスタンプ情報が第１の値のときは、前記第２のGPIO信号を前記メモリに記憶することなく前記Masterに送信し、前記タイムスタンプ情報が第２の値のときは、前記第２のGPIO信号を前記メモリに記憶し、前記第２タイマの時間情報が前記第２のGPIOパケット内の前記タイムスタンプ情報の後に挿入される時間情報と一致すると、前記メモリから前記第２のGPIO信号を読み出して、前記Masterに送信する、（３）又は（４）に記載の通信装置。
（６）前記コントローラは、前記MasterとのGPIO通信を開始する前に、前記MasterからGPIO通信とは異なる通信方式にて送信された前記GPIO設定情報に基づいて、前記エンカプセレータが前記パケットを生成する制御を行う、（２）乃至（５）のいずれか一項に記載の通信装置。
（７）前記GPIO設定情報は、前記GPIO信号のサンプリング周波数情報と、GPIOピン設定情報と、GPIO構成情報と、前記サンプリングされたデータのデータ長情報と、の少なくとも一つを含む、（６）に記載の通信装置。
（８）前記エンカプセレータは、前記サンプリングモード情報と、前記サンプリング周波数情報と、前記GPIOピン設定情報と、GPIO構成情報と、前記データ長情報との少なくとも一つを含むヘッダ情報を含む前記第１のGPIOパケットを生成する、（６）に記載の通信装置。
（９）前記GPIO構成情報は、GPIO通信を行うピンの数と、前記GPIOピン設定情報と、GPIO通信情報を格納するタイムスロットとを含む、（８）に記載の通信装置。
（１０）前記エンカプセレータは、前記サンプリングされたデータを含むパケットを前記通信相手装置に送信する前に、前記サンプリングされたデータを含まずに前記ヘッダ情報を含む前記第１のGPIOパケットを生成する、（８）又は（９）に記載の通信装置。
（１１）前記エンカプセレータは、前記サンプリングされたデータを含まずに前記ヘッダ情報を含む前記第１のGPIOパケットと、前記ヘッダ情報と前記サンプリングされたデータとを含む前記第１のGPIOパケットと、前記ヘッダ情報を含まずに前記サンプリングされたデータを含む前記第１のGPIOパケットとの少なくとも一つを生成する、（８）又は（９）に記載の通信装置。
（１２）前記エンカプセレータは、前記第１のGPIOパケットにタイムスタンプ情報と誤り検知情報との少なくとも一方を付加する、（１１）に記載の通信装置。
（１３）前記通信プロトコルは、TDD (Time Division Duplex)通信方式の通信プロトコルであり、
前記単位周期は、前記TDD通信方式の１フレーム期間である、（１）乃至（１２）のいずれか一項に記載の通信装置。
（１４）所定の通信プロトコルに準拠した伝送信号を通信相手装置から受信するPHYと、
時刻制御命令を含む第１のGPIOパケットを前記伝送信号から分離するLINKと、
前記時刻制御命令に基づいて開始点を決定するコントローラと、
前記第１のGPIOパケット内のヘッダ情報に含まれるサンプリングモード情報が、Masterから送信されたGPIO (General Purpose Input/Output)信号を一定のサンプリング周期でサンプリングした全てのサンプリングデータを含むことを示す第１のモードであるか、又は前記GPIO信号の論理変化の頻度に応じたサンプリング間隔でサンプリングされたサンプリングデータ及びサンプリング位置情報を含むことを示す第２のモードであるかを判別して、前記第１のGPIOパケットを第１のGPIO信号に変換してSlaveに送信するデエンカプセレータと、を備える、通信装置。
（１５）前記デエンカプセレータは、
前記第１のモードでは、１以上のサンプリングデータが前記第１のGPIOパケットに含まれており、前記開始点を起点として前記サンプリング周期が経過するたびにサンプリングするサンプリングデータのそれぞれに、前記第１のGPIOパケットに含まれるサンプリングデータのそれぞれを割り当てて、前記第１のGPIO信号を再生し、
前記第２のモードでは、１以上のサンプリングデータのそれぞれがサンプリングされたサンプリングタイミングを示す第１の時間情報と紐づけて前記第１のGPIOパケットに含まれており、前記第１の時間情報が示すサンプリングタイミングで、前記第１の時間情報に対応する前記サンプリングデータを割り当てて、前記第１のGPIOパケット内の次の前記第１の時間情報のサンプリングタイミングまでは、前記サンプリング周期ごとに同一の前記サンプリングデータを割り当てる処理を繰り返して、前記第１のGPIO信号を再生する、（１４）に記載の通信装置。
（１６）前記Master内の第１タイマと同期した時間情報を出力する第２タイマを備え、
前記デエンカプセレータは、前記第１のGPIO信号を記憶するメモリを有し、
前記第１のGPIOパケットは、前記第１のGPIO信号の出力タイミングに関するタイムスタンプ情報を含んでおり、
前記デエンカプセレータは、前記タイムスタンプ情報が第１の値のときは、前記第１のGPIO信号を前記メモリに記憶することなく前記Slaveに送信し、前記タイムスタンプ情報が第２の値のときは、前記第１のGPIO信号を前記メモリに記憶し、前記第２タイマの時間情報が前記第１のGPIOパケット内の前記タイムスタンプ情報の後に挿入される時間情報と一致すると、前記メモリから前記第１のGPIO信号を読み出して、前記Slaveに送信する、（１４）又は（１５）に記載の通信装置。
（１７）開始点を起点として、前記Slaveからの第２のGPIO信号を、一定のサンプリング周期又は前記GPIO信号の論理変化の頻度に応じたサンプリング間隔でサンプリングされたサンプリングデータ及びサンプリング位置情報を含む第２のGPIOパケットを生成するエンカプセレータを備える、（１４）乃至（１６）のいずれか一項に記載の通信装置。
（１８）前記エンカプセレータは、
前記第１のモードでは、前記開始点を起点とする前記サンプリング周期で、前記Slaveから受信した前記第２のGPIO信号をサンプリングした全ての前記サンプリングデータを含む前記第２のGPIOパケットを生成し、
前記第２のモードでは、第１のサンプリングタイミングでサンプリングした前記サンプリングデータの値が、前記第１のサンプリングタイミングから前記サンプリング周期が経過した第２のサンプリングタイミングでサンプリングした前記サンプリングデータの値と異なる場合に、前記第２のサンプリングタイミングでサンプリングした前記サンプリングデータと、前記第２のサンプリングタイミングを示す時間情報と、を含む前記第２のGPIOパケットを生成する、（１７）に記載の通信装置。
（１９）前記コントローラは、前記SlaveとGPIO通信を開始する前に、前記Masterから前記通信相手装置を介して送信されたGPIOピン設定情報に基づいて、GPIOピンの入出力制御を行う、（１４）乃至（１８）のいずれか一項に記載の通信装置。
（２０）前記ヘッダ情報は、サンプリング周波数情報と、GPIOピン設定情報と、GPIO構成情報と、前記サンプリングされたデータのデータ長情報と、の少なくとも一つを含む、（１４）乃至（１９）のいずれか一項に記載の通信装置。
（２１）前記通信プロトコルは、TDD (Time Division Duplex)通信方式の通信プロトコルである、（１４）乃至（２０）のいずれか一項に記載の通信装置。
（２２）所定の通信プロトコルによりシリアル通信を行うMaster SerDes及びSlave SerDesを備え、
前記Master SerDesは、
開始点となるタイムスタンプと、前記開始点を起点とする前記タイムスタンプの単位周期とを決定する第１コントローラと、
前記開始点を起点として、MasterからのGPIO (General Purpose Input/Output)信号を、前記タイムスタンプに同期させて、一定のサンプリング周期でサンプリングされた全てのサンプリングデータ又は前記GPIO信号の論理変化の頻度に応じたサンプリング間隔でサンプリングされたサンプリングデータ及びサンプリング位置情報を含む第１のGPIOパケットを生成する第１エンカプセレータと、
前記第１のGPIOパケットを含むUp linkパケットを生成する第１LINKと、
前記Up linkパケットを含む所定の通信プロトコルに準拠した伝送信号を通信相手装置に送信する第１PHYと、を有し、
前記Slave SerDesは、
前記所定の通信プロトコルに準拠した伝送信号を通信相手装置から受信する第２PHYと、
時刻制御命令を含む第２のGPIOパケットを前記伝送信号から分離する第２LINKと、
時刻制御命令に基づいて開始点を決定する第２コントローラと、
前記第２のGPIOパケット内のヘッダ情報に含まれるサンプリングモード情報が、Masterから送信された第２のGPIO信号を一定のサンプリング周期でサンプリングした全てのサンプリングデータを含むことを示す第１のモードであるか、又は前記GPIO信号の論理変化の頻度に応じたサンプリング間隔でサンプリングされたサンプリングデータ及びサンプリング位置情報を含むことを示す第２のモードであるかを判別して、前記第２のGPIOパケットを前記第２のGPIO信号に変換してSlaveに送信する第１デエンカプセレータと、を有する、通信システム。
（２３）Master SerDes及びSlave SerDesが所定の通信プロトコルによりシリアル通信を行う通信方法であって、
前記Master SerDesは、
開始点となるタイムスタンプと、前記開始点を起点とする前記タイムスタンプの単位周期とを決定し、
前記開始点を起点として、MasterからのGPIO信号を、前記タイムスタンプに同期させて、一定のサンプリング周期でサンプリングされた全てのサンプリングデータ又は前記GPIO信号の論理変化の頻度に応じたサンプリング間隔でサンプリングされたサンプリングデータ及びサンプリング位置情報を含む第１のGPIOパケットを生成し、
前記第１のGPIOパケットを含むUp linkパケットを生成し、
前記Up linkパケットを含む所定の通信プロトコルに準拠した伝送信号を前記Slave SerDesに送信し、
前記Slave SerDesは、
前記所定の通信プロトコルに準拠した伝送信号を通信相手装置から受信し、
時刻制御命令を含む第２のGPIOパケットを前記伝送信号から分離し、
時刻制御命令に基づいて開始点を決定する第２コントローラと、
前記第２のGPIOパケットに含まれるヘッダ情報に含まれるサンプリングモード情報が、Masterからの第２のGPIO信号を一定のサンプリング周期でサンプリングされた全てのサンプリングデータを含むことを示す第１のモードであるか、又は前記GPIO信号の論理変化の頻度に応じたサンプリング間隔でサンプリングされたサンプリングデータ及びサンプリング位置情報を含むことを示す第２のモードであるかを判別して、前記第２のGPIOパケットを前記第２のGPIO信号に変換してSlaveに送信する、通信方法。
（１）開始点となるタイムスタンプと、前記開始点を起点とする前記タイムスタンプの単位周期とを決定するコントローラと、
前記開始点を起点として、MasterからのGPIO (General Purpose Input/Output)信号を、前記タイムスタンプに同期させて、一定のサンプリング周期でサンプリングされた全てのサンプリングデータ又は前記GPIO信号の論理変化の頻度に応じたサンプリング間隔でサンプリングされたサンプリングデータ及びサンプリング位置情報を含む第１のGPIOパケットを生成するエンカプセレータと、
前記第１のGPIOパケットを含むUp linkパケットを生成するLINKと、
前記Up linkパケットを含む所定の通信プロトコルに準拠した伝送信号を通信相手装置に送信するPHYと、を備える、通信装置。
（２）前記コントローラは、第１のモードまたは第２のモードを指定するサンプリングモード情報とタイムスタンプとサンプリング周期とを含むGPIO設定情報を前記Masterから受信し、
前記エンカプセレータは、
前記第１のモードでは、前記開始点を起点とする前記サンプリング周期で、前記Masterから受信した第１のGPIO信号をサンプリングした全ての前記サンプリングデータを含む前記第１のGPIOパケットを生成し、
前記第２のモードでは、第１のサンプリングタイミングでサンプリングした前記サンプリングデータの値が、前記第１のサンプリングタイミングから前記サンプリング周期が経過した第２のサンプリングタイミングでサンプリングした前記サンプリングデータの値と異なる場合に、前記第２のサンプリングタイミングでサンプリングした前記サンプリングデータと、前記第２のサンプリングタイミングを示す第１の時間情報と、を含む前記第１のGPIOパケットを生成する、（１）に記載の通信装置。
（３）第２のGPIO信号を生成して前記Masterに送信するデエンカプセレータをさらに備え、
前記PHYは、前記所定の通信プロトコルに準拠した伝送信号を前記通信相手装置から受信し、
前記LINKは、第２のGPIOパケットを前記伝送信号から分離し、
前記デエンカプセレータは、前記モード情報と前記開始点と前記サンプリング周期と前記第２のGPIOパケットとに基づいて、前記第２のGPIO信号を再生する、（２）に記載の通信装置。
（４）前記デエンカプセレータは、
前記第１のモードでは、１以上のサンプリングデータが前記第２のGPIOパケットに含まれており、前記開始点を起点として前記サンプリング周期が経過するたびにサンプリングするサンプリングデータのそれぞれに、前記第２のGPIOパケットに含まれるサンプリングデータのそれぞれを割り当てて、前記第２のGPIO信号を再生し、
前記第２のモードでは、１以上のサンプリングデータのそれぞれがサンプリングタイミングを示す第２の時間情報と紐づけて前記第２のGPIOパケットに含まれており、前記第２の時間情報が示すサンプリングタイミングで、前記第２の時間情報に対応する前記サンプリングデータを割り当てて、前記第２のGPIOパケット内の次の前記第２の時間情報のサンプリングタイミングまでは、前記サンプリング周期ごとに同一の前記サンプリングデータを割り当てる処理を繰り返して、前記第２のGPIO信号を再生する、（３）に記載の通信装置。
（５）前記Master内の第１タイマと同期した時間情報を出力する第２タイマを備え、
前記デエンカプセレータは、前記第２のGPIO信号を記憶するメモリを有し、
前記第２のGPIOパケットは、前記第２のGPIO信号の出力タイミングに関するタイムスタンプ情報を含んでおり、
前記デエンカプセレータは、前記タイムスタンプ情報が第１の値のときは、前記第２のGPIO信号を前記メモリに記憶することなく前記Masterに送信し、前記タイムスタンプ情報が第２の値のときは、前記第２のGPIO信号を前記メモリに記憶し、前記第２タイマの時間情報が前記第２のGPIOパケット内の前記タイムスタンプ情報の後に挿入される時間情報と一致すると、前記メモリから前記第２のGPIO信号を読み出して、前記Masterに送信する、（３）又は（４）に記載の通信装置。
（６）前記コントローラは、前記MasterとのGPIO通信を開始する前に、前記MasterからGPIO通信とは異なる通信方式にて送信された前記GPIO設定情報に基づいて、前記エンカプセレータが前記パケットを生成する制御を行う、（２）乃至（５）のいずれか一項に記載の通信装置。
（７）前記GPIO設定情報は、前記GPIO信号のサンプリング周波数情報と、GPIOピン設定情報と、GPIO構成情報と、前記サンプリングされたデータのデータ長情報と、の少なくとも一つを含む、（６）に記載の通信装置。
（８）前記エンカプセレータは、前記サンプリングモード情報と、前記サンプリング周波数情報と、前記GPIOピン設定情報と、GPIO構成情報と、前記データ長情報との少なくとも一つを含むヘッダ情報を含む前記第１のGPIOパケットを生成する、（６）に記載の通信装置。
（９）前記GPIO構成情報は、GPIO通信を行うピンの数と、前記GPIOピン設定情報と、GPIO通信情報を格納するタイムスロットとを含む、（８）に記載の通信装置。
（１０）前記エンカプセレータは、前記サンプリングされたデータを含むパケットを前記通信相手装置に送信する前に、前記サンプリングされたデータを含まずに前記ヘッダ情報を含む前記第１のGPIOパケットを生成する、（８）又は（９）に記載の通信装置。
（１１）前記エンカプセレータは、前記サンプリングされたデータを含まずに前記ヘッダ情報を含む前記第１のGPIOパケットと、前記ヘッダ情報と前記サンプリングされたデータとを含む前記第１のGPIOパケットと、前記ヘッダ情報を含まずに前記サンプリングされたデータを含む前記第１のGPIOパケットとの少なくとも一つを生成する、（８）又は（９）に記載の通信装置。
（１２）前記エンカプセレータは、前記第１のGPIOパケットにタイムスタンプ情報と誤り検知情報との少なくとも一方を付加する、（１１）に記載の通信装置。
（１３）前記通信プロトコルは、TDD (Time Division Duplex)通信方式の通信プロトコルであり、
前記単位周期は、前記TDD通信方式の１フレーム期間である、（１）乃至（１２）のいずれか一項に記載の通信装置。
（１４）所定の通信プロトコルに準拠した伝送信号を通信相手装置から受信するPHYと、
時刻制御命令を含む第１のGPIOパケットを前記伝送信号から分離するLINKと、
前記時刻制御命令に基づいて開始点を決定するコントローラと、
前記第１のGPIOパケット内のヘッダ情報に含まれるサンプリングモード情報が、Masterから送信されたGPIO (General Purpose Input/Output)信号を一定のサンプリング周期でサンプリングした全てのサンプリングデータを含むことを示す第１のモードであるか、又は前記GPIO信号の論理変化の頻度に応じたサンプリング間隔でサンプリングされたサンプリングデータ及びサンプリング位置情報を含むことを示す第２のモードであるかを判別して、前記第１のGPIOパケットを第１のGPIO信号に変換してSlaveに送信するデエンカプセレータと、を備える、通信装置。
（１５）前記デエンカプセレータは、
前記第１のモードでは、１以上のサンプリングデータが前記第１のGPIOパケットに含まれており、前記開始点を起点として前記サンプリング周期が経過するたびにサンプリングするサンプリングデータのそれぞれに、前記第１のGPIOパケットに含まれるサンプリングデータのそれぞれを割り当てて、前記第１のGPIO信号を再生し、
前記第２のモードでは、１以上のサンプリングデータのそれぞれがサンプリングされたサンプリングタイミングを示す第１の時間情報と紐づけて前記第１のGPIOパケットに含まれており、前記第１の時間情報が示すサンプリングタイミングで、前記第１の時間情報に対応する前記サンプリングデータを割り当てて、前記第１のGPIOパケット内の次の前記第１の時間情報のサンプリングタイミングまでは、前記サンプリング周期ごとに同一の前記サンプリングデータを割り当てる処理を繰り返して、前記第１のGPIO信号を再生する、（１４）に記載の通信装置。
（１６）前記Master内の第１タイマと同期した時間情報を出力する第２タイマを備え、
前記デエンカプセレータは、前記第１のGPIO信号を記憶するメモリを有し、
前記第１のGPIOパケットは、前記第１のGPIO信号の出力タイミングに関するタイムスタンプ情報を含んでおり、
前記デエンカプセレータは、前記タイムスタンプ情報が第１の値のときは、前記第１のGPIO信号を前記メモリに記憶することなく前記Slaveに送信し、前記タイムスタンプ情報が第２の値のときは、前記第１のGPIO信号を前記メモリに記憶し、前記第２タイマの時間情報が前記第１のGPIOパケット内の前記タイムスタンプ情報の後に挿入される時間情報と一致すると、前記メモリから前記第１のGPIO信号を読み出して、前記Slaveに送信する、（１４）又は（１５）に記載の通信装置。
（１７）開始点を起点として、前記Slaveからの第２のGPIO信号を、一定のサンプリング周期又は前記GPIO信号の論理変化の頻度に応じたサンプリング間隔でサンプリングされたサンプリングデータ及びサンプリング位置情報を含む第２のGPIOパケットを生成するエンカプセレータを備える、（１４）乃至（１６）のいずれか一項に記載の通信装置。
（１８）前記エンカプセレータは、
前記第１のモードでは、前記開始点を起点とする前記サンプリング周期で、前記Slaveから受信した前記第２のGPIO信号をサンプリングした全ての前記サンプリングデータを含む前記第２のGPIOパケットを生成し、
前記第２のモードでは、第１のサンプリングタイミングでサンプリングした前記サンプリングデータの値が、前記第１のサンプリングタイミングから前記サンプリング周期が経過した第２のサンプリングタイミングでサンプリングした前記サンプリングデータの値と異なる場合に、前記第２のサンプリングタイミングでサンプリングした前記サンプリングデータと、前記第２のサンプリングタイミングを示す時間情報と、を含む前記第２のGPIOパケットを生成する、（１７）に記載の通信装置。
（１９）前記コントローラは、前記SlaveとGPIO通信を開始する前に、前記Masterから前記通信相手装置を介して送信されたGPIOピン設定情報に基づいて、GPIOピンの入出力制御を行う、（１４）乃至（１８）のいずれか一項に記載の通信装置。
（２０）前記ヘッダ情報は、サンプリング周波数情報と、GPIOピン設定情報と、GPIO構成情報と、前記サンプリングされたデータのデータ長情報と、の少なくとも一つを含む、（１４）乃至（１９）のいずれか一項に記載の通信装置。
（２１）前記通信プロトコルは、TDD (Time Division Duplex)通信方式の通信プロトコルである、（１４）乃至（２０）のいずれか一項に記載の通信装置。
（２２）所定の通信プロトコルによりシリアル通信を行うMaster SerDes及びSlave SerDesを備え、
前記Master SerDesは、
開始点となるタイムスタンプと、前記開始点を起点とする前記タイムスタンプの単位周期とを決定する第１コントローラと、
前記開始点を起点として、MasterからのGPIO (General Purpose Input/Output)信号を、前記タイムスタンプに同期させて、一定のサンプリング周期でサンプリングされた全てのサンプリングデータ又は前記GPIO信号の論理変化の頻度に応じたサンプリング間隔でサンプリングされたサンプリングデータ及びサンプリング位置情報を含む第１のGPIOパケットを生成する第１エンカプセレータと、
前記第１のGPIOパケットを含むUp linkパケットを生成する第１LINKと、
前記Up linkパケットを含む所定の通信プロトコルに準拠した伝送信号を通信相手装置に送信する第１PHYと、を有し、
前記Slave SerDesは、
前記所定の通信プロトコルに準拠した伝送信号を通信相手装置から受信する第２PHYと、
時刻制御命令を含む第２のGPIOパケットを前記伝送信号から分離する第２LINKと、
時刻制御命令に基づいて開始点を決定する第２コントローラと、
前記第２のGPIOパケット内のヘッダ情報に含まれるサンプリングモード情報が、Masterから送信された第２のGPIO信号を一定のサンプリング周期でサンプリングした全てのサンプリングデータを含むことを示す第１のモードであるか、又は前記GPIO信号の論理変化の頻度に応じたサンプリング間隔でサンプリングされたサンプリングデータ及びサンプリング位置情報を含むことを示す第２のモードであるかを判別して、前記第２のGPIOパケットを前記第２のGPIO信号に変換してSlaveに送信する第１デエンカプセレータと、を有する、通信システム。
（２３）Master SerDes及びSlave SerDesが所定の通信プロトコルによりシリアル通信を行う通信方法であって、
前記Master SerDesは、
開始点となるタイムスタンプと、前記開始点を起点とする前記タイムスタンプの単位周期とを決定し、
前記開始点を起点として、MasterからのGPIO信号を、前記タイムスタンプに同期させて、一定のサンプリング周期でサンプリングされた全てのサンプリングデータ又は前記GPIO信号の論理変化の頻度に応じたサンプリング間隔でサンプリングされたサンプリングデータ及びサンプリング位置情報を含む第１のGPIOパケットを生成し、
前記第１のGPIOパケットを含むUp linkパケットを生成し、
前記Up linkパケットを含む所定の通信プロトコルに準拠した伝送信号を前記Slave SerDesに送信し、
前記Slave SerDesは、
前記所定の通信プロトコルに準拠した伝送信号を通信相手装置から受信し、
時刻制御命令を含む第２のGPIOパケットを前記伝送信号から分離し、
時刻制御命令に基づいて開始点を決定する第２コントローラと、
前記第２のGPIOパケットに含まれるヘッダ情報に含まれるサンプリングモード情報が、Masterからの第２のGPIO信号を一定のサンプリング周期でサンプリングされた全てのサンプリングデータを含むことを示す第１のモードであるか、又は前記GPIO信号の論理変化の頻度に応じたサンプリング間隔でサンプリングされたサンプリングデータ及びサンプリング位置情報を含むことを示す第２のモードであるかを判別して、前記第２のGPIOパケットを前記第２のGPIO信号に変換してSlaveに送信する、通信方法。
本開示の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本開示の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本開示の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。
１ 通信システム、６ 伝送経路、１０ Ｍａｓｔｅｒ、１１ コントローラ、１２ タイマ、１３ 入出力バッファ、２１ コントローラ、２２ タイマ、２３ 入出力バッファ、５１ Ｅｎｃコア、５２ エンコーダ、５３ サンプラ、６１ ＤｅＥｎｃコア、６２ デコーダ、６３ メモリ、６４ セレクタ、１００ M_SerDes、１０１ コントローラ、１０２ タイマ、１０３ 入出力バッファ、１１０ ＰＨＹ、１２０ ＬＩＮＫ、１５０ エンカプセレータ、１６０ デカプセレータ、１６０ デエンカプセレータ、２００ S_SerDes、２０１ コントローラ、２０２ タイマ、２０３ 入出力バッファ、２０４ 入出力バッファ、２１０ ＰＨＹ、２２０ ＬＩＮＫ、２５０ エンカプセレータ、２６０ デエンカプセレータ、２７０ Ｉ２Ｃコントローラ、４００ M_SerDes、４０１ コントローラ、４０２ タイマ、４５０ エンカプセレータ、５００ S_SerDes、５０１ コントローラ、５０２ タイマ
Claims (22)
- 開始点となるタイムスタンプと、前記開始点を起点とする前記タイムスタンプの単位周期とを決定するコントローラと、
前記開始点を起点として、MasterからのGPIO (General Purpose Input/Output)信号を、前記タイムスタンプに同期させて、一定のサンプリング周期でサンプリングされた全てのサンプリングデータ又は前記GPIO信号の論理変化の頻度に応じたサンプリング間隔でサンプリングされたサンプリングデータ及びサンプリング位置情報を含む第１のGPIOパケットを生成するエンカプセレータと、
前記第１のGPIOパケットを含むUp linkパケットを生成するLINKと、
前記Up linkパケットを含む所定の通信プロトコルに準拠した伝送信号を通信相手装置に送信するPHYと、を備える、通信装置。 - 前記コントローラは、第１のモードまたは第２のモードを指定するサンプリングモード情報とタイムスタンプとサンプリング周期とを含むGPIO設定情報を前記Masterから受信し、
前記エンカプセレータは、
前記第１のモードでは、前記開始点を起点とする前記サンプリング周期で、前記Masterから受信した第１のGPIO信号をサンプリングした全ての前記サンプリングデータを含む前記第１のGPIOパケットを生成し、
前記第２のモードでは、第１のサンプリングタイミングでサンプリングした前記サンプリングデータの値が、前記第１のサンプリングタイミングから前記サンプリング周期が経過した第２のサンプリングタイミングでサンプリングした前記サンプリングデータの値と異なる場合に、前記第２のサンプリングタイミングでサンプリングした前記サンプリングデータと、前記第２のサンプリングタイミングを示す第１の時間情報と、を含む前記第１のGPIOパケットを生成する、請求項１に記載の通信装置。 - 第２のGPIO信号を再生して前記Masterに送信するデエンカプセレータをさらに備え、
前記PHYは、前記所定の通信プロトコルに準拠した伝送信号を前記通信相手装置から受信し、
前記LINKは、第２のGPIOパケットを前記伝送信号から分離し、
前記デエンカプセレータは、前記サンプリングモード情報と前記開始点と前記サンプリング周期と前記第２のGPIOパケットとに基づいて、前記第２のGPIO信号を再生し、
前記第１のモードでは、１以上のサンプリングデータが前記第２のGPIOパケットに含まれており、前記開始点を起点として前記サンプリング周期が経過するたびにサンプリングするサンプリングデータのそれぞれに、前記第２のGPIOパケットに含まれるサンプリングデータのそれぞれを割り当てて、前記第２のGPIO信号を再生し、
前記第２のモードでは、１以上のサンプリングデータのそれぞれがサンプリングタイミングを示す第２の時間情報と紐づけて前記第２のGPIOパケットに含まれており、前記第２の時間情報が示すサンプリングタイミングで、前記第２の時間情報に対応する前記サンプリングデータを割り当てて、前記第２のGPIOパケット内の次の前記第２の時間情報のサンプリングタイミングまでは、前記サンプリング周期ごとに同一の前記サンプリングデータを割り当てる処理を繰り返して、前記第２のGPIO信号を再生する、請求項２に記載の通信装置。 - 前記Master内の第１タイマと同期した時間情報を出力する第２タイマを備え、
前記デエンカプセレータは、前記第２のGPIO信号を記憶するメモリを有し、
前記第２のGPIOパケットは、前記第２のGPIO信号の出力タイミングに関するタイムスタンプ情報を含んでおり、
前記デエンカプセレータは、前記タイムスタンプ情報が第１の値のときは、前記第２のGPIO信号を前記メモリに記憶することなく前記Masterに送信し、前記タイムスタンプ情報が第２の値のときは、前記第２のGPIO信号を前記メモリに記憶し、前記第２タイマの時間情報が前記第２のGPIOパケット内の前記タイムスタンプ情報の後に挿入される時間情報と一致すると、前記メモリから前記第２のGPIO信号を読み出して、前記Masterに送信する、請求項３に記載の通信装置。 - 前記コントローラは、前記MasterとのGPIO通信を開始する前に、前記MasterからGPIO通信とは異なる通信方式にて送信された前記GPIO設定情報に基づいて、前記エンカプセレータが前記パケットを生成する制御を行う、請求項２に記載の通信装置。
- 前記GPIO設定情報は、前記GPIO信号のサンプリング周波数情報と、GPIOピン設定情報と、GPIO構成情報と、前記サンプリングされたデータのデータ長情報と、の少なくとも一つを含む、請求項５に記載の通信装置。
- 前記エンカプセレータは、前記サンプリングモード情報と、前記サンプリング周波数情報と、前記GPIOピン設定情報と、GPIO構成情報と、前記データ長情報との少なくとも一つを含むヘッダ情報を含む前記第１のGPIOパケットを生成する、請求項６に記載の通信装置。
- 前記GPIO構成情報は、GPIO通信を行うピンの数と、前記GPIOピン設定情報と、GPIO通信情報を格納するタイムスロットとを含む、請求項７に記載の通信装置。
- 前記エンカプセレータは、前記サンプリングされたデータを含むパケットを前記通信相手装置に送信する前に、前記サンプリングされたデータを含まずに前記ヘッダ情報を含む前記第１のGPIOパケットを生成する、請求項７に記載の通信装置。
- 前記エンカプセレータは、前記サンプリングされたデータを含まずに前記ヘッダ情報を含む前記第１のGPIOパケットと、前記ヘッダ情報と前記サンプリングされたデータとを含む前記第１のGPIOパケットと、前記ヘッダ情報を含まずに前記サンプリングされたデータを含む前記第１のGPIOパケットとの少なくとも一つを生成する、請求項７に記載の通信装置。
- 前記エンカプセレータは、前記第１のGPIOパケットにタイムスタンプ情報と誤り検知情報との少なくとも一方を付加する、請求項１０に記載の通信装置。
- 前記通信プロトコルは、TDD (Time Division Duplex)通信方式の通信プロトコルであり、
前記単位周期は、前記TDD通信方式の１フレーム期間である、請求項１に記載の通信装置。 - 所定の通信プロトコルに準拠した伝送信号を通信相手装置から受信するPHYと、
時刻制御命令を含む第１のGPIOパケットを前記伝送信号から分離するLINKと、
前記時刻制御命令に基づいて開始点を決定するコントローラと、
前記第１のGPIOパケット内のヘッダ情報に含まれるサンプリングモード情報が、Masterから送信されたGPIO (General Purpose Input/Output)信号を一定のサンプリング周期でサンプリングした全てのサンプリングデータを含むことを示す第１のモードであるか、又は前記GPIO信号の論理変化の頻度に応じたサンプリング間隔でサンプリングされたサンプリングデータ及びサンプリング位置情報を含むことを示す第２のモードであるかを判別して、前記第１のGPIOパケットを第１のGPIO信号に変換してSlaveに送信するデエンカプセレータと、を備える、通信装置。 - 前記デエンカプセレータは、
前記第１のモードでは、１以上のサンプリングデータが前記第１のGPIOパケットに含まれており、前記開始点を起点として前記サンプリング周期が経過するたびにサンプリングするサンプリングデータのそれぞれに、前記第１のGPIOパケットに含まれるサンプリングデータのそれぞれを割り当てて、前記第１のGPIO信号を再生し、
前記第２のモードでは、１以上のサンプリングデータのそれぞれがサンプリングされたサンプリングタイミングを示す第１の時間情報と紐づけて前記第１のGPIOパケットに含まれており、前記第１の時間情報が示すサンプリングタイミングで、前記第１の時間情報に対応する前記サンプリングデータを割り当てて、前記第１のGPIOパケット内の次の前記第１の時間情報のサンプリングタイミングまでは、前記サンプリング周期ごとに同一の前記サンプリングデータを割り当てる処理を繰り返して、前記第１のGPIO信号を再生する、請求項１３に記載の通信装置。 - 前記Master内の第１タイマと同期した時間情報を出力する第２タイマを備え、
前記デエンカプセレータは、前記第１のGPIO信号を記憶するメモリを有し、
前記第１のGPIOパケットは、前記第１のGPIO信号の出力タイミングに関するタイムスタンプ情報を含んでおり、
前記デエンカプセレータは、前記タイムスタンプ情報が第１の値のときは、前記第１のGPIO信号を前記メモリに記憶することなく前記Slaveに送信し、前記タイムスタンプ情報が第２の値のときは、前記第１のGPIO信号を前記メモリに記憶し、前記第２タイマの時間情報が前記第１のGPIOパケット内の前記タイムスタンプ情報の後に挿入される時間情報と一致すると、前記メモリから前記第１のGPIO信号を読み出して、前記Slaveに送信する、請求項１３に記載の通信装置。 - 開始点を起点として、前記Slaveからの第２のGPIO信号を、一定のサンプリング周期又は前記GPIO信号の論理変化の頻度に応じたサンプリング間隔でサンプリングされたサンプリングデータ及びサンプリング位置情報を含む第２のGPIOパケットを生成するエンカプセレータを備える、請求項１３に記載の通信装置。
- 前記エンカプセレータは、
前記第１のモードでは、前記開始点を起点とする前記サンプリング周期で、前記Slaveから受信した前記第２のGPIO信号をサンプリングした全ての前記サンプリングデータを含む前記第２のGPIOパケットを生成し、
前記第２のモードでは、第１のサンプリングタイミングでサンプリングした前記サンプリングデータの値が、前記第１のサンプリングタイミングから前記サンプリング周期が経過した第２のサンプリングタイミングでサンプリングした前記サンプリングデータの値と異なる場合に、前記第２のサンプリングタイミングでサンプリングした前記サンプリングデータと、前記第２のサンプリングタイミングを示す時間情報と、を含む前記第２のGPIOパケットを生成する、請求項１６に記載の通信装置。 - 前記コントローラは、前記SlaveとGPIO通信を開始する前に、前記Masterから前記通信相手装置を介して送信されたGPIOピン設定情報に基づいて、GPIOピンの入出力制御を行う、請求項１３に記載の通信装置。
- 前記ヘッダ情報は、サンプリング周波数情報と、GPIOピン設定情報と、GPIO構成情報と、前記サンプリングされたデータのデータ長情報と、の少なくとも一つを含む、請求項１３乃至１８のいずれか一項に記載の通信装置。
- 前記通信プロトコルは、TDD (Time Division Duplex)通信方式の通信プロトコルである、請求項１３に記載の通信装置。
- 所定の通信プロトコルによりシリアル通信を行うMaster SerDes及びSlave SerDesを備え、
前記Master SerDesは、
開始点となるタイムスタンプと、前記開始点を起点とする前記タイムスタンプの単位周期とを決定する第１コントローラと、
前記開始点を起点として、MasterからのGPIO (General Purpose Input/Output)信号を、前記タイムスタンプに同期させて、一定のサンプリング周期でサンプリングされた全てのサンプリングデータ又は前記GPIO信号の論理変化の頻度に応じたサンプリング間隔でサンプリングされたサンプリングデータ及びサンプリング位置情報を含む第１のGPIOパケットを生成する第１エンカプセレータと、
前記第１のGPIOパケットを含むUp linkパケットを生成する第１LINKと、
前記Up linkパケットを含む所定の通信プロトコルに準拠した伝送信号を通信相手装置に送信する第１PHYと、を有し、
前記Slave SerDesは、
前記所定の通信プロトコルに準拠した伝送信号を通信相手装置から受信する第２PHYと、
時刻制御命令を含む第２のGPIOパケットを前記伝送信号から分離する第２LINKと、
時刻制御命令に基づいて開始点を決定する第２コントローラと、
前記第２のGPIOパケット内のヘッダ情報に含まれるサンプリングモード情報が、Masterから送信された第２のGPIO信号を一定のサンプリング周期でサンプリングした全てのサンプリングデータを含むことを示す第１のモードであるか、又は前記GPIO信号の論理変化の頻度に応じたサンプリング間隔でサンプリングされたサンプリングデータ及びサンプリング位置情報を含むことを示す第２のモードであるかを判別して、前記第２のGPIOパケットを前記第２のGPIO信号に変換してSlaveに送信する第１デエンカプセレータと、を有する、通信システム。 - Master SerDes及びSlave SerDesが所定の通信プロトコルによりシリアル通信を行う通信方法であって、
前記Master SerDesは、
開始点となるタイムスタンプと、前記開始点を起点とする前記タイムスタンプの単位周期とを決定し、
前記開始点を起点として、MasterからのGPIO信号を、前記タイムスタンプに同期させて、一定のサンプリング周期でサンプリングされた全てのサンプリングデータ又は前記GPIO信号の論理変化の頻度に応じたサンプリング間隔でサンプリングされたサンプリングデータ及びサンプリング位置情報を含む第１のGPIOパケットを生成し、
前記第１のGPIOパケットを含むUp linkパケットを生成し、
前記Up linkパケットを含む所定の通信プロトコルに準拠した伝送信号を前記Slave SerDesに送信し、
前記Slave SerDesは、
前記所定の通信プロトコルに準拠した伝送信号を通信相手装置から受信し、
時刻制御命令を含む第２のGPIOパケットを前記伝送信号から分離し、
時刻制御命令に基づいて開始点を決定する第２コントローラと、
前記第２のGPIOパケットに含まれるヘッダ情報に含まれるサンプリングモード情報が、Masterからの第２のGPIO信号を一定のサンプリング周期でサンプリングされた全てのサンプリングデータを含むことを示す第１のモードであるか、又は前記GPIO信号の論理変化の頻度に応じたサンプリング間隔でサンプリングされたサンプリングデータ及びサンプリング位置情報を含むことを示す第２のモードであるかを判別して、前記第２のGPIOパケットを前記第２のGPIO信号に変換してSlaveに送信する、通信方法。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US202063080382P | 2020-09-18 | 2020-09-18 | |
| US63/080,382 | 2020-09-18 | ||
| US17/469,298 US11601254B2 (en) | 2020-09-18 | 2021-09-08 | Communication apparatus, communications system, and communication method |
| US17/469,298 | 2021-09-08 | ||
| PCT/JP2021/033613 WO2022059655A1 (ja) | 2020-09-18 | 2021-09-13 | 通信装置、通信システム及び通信方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2022059655A1 JPWO2022059655A1 (ja) | 2022-03-24 |
| JP7642663B2 true JP7642663B2 (ja) | 2025-03-10 |
Family
ID=80741016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022550557A Active JP7642663B2 (ja) | 2020-09-18 | 2021-09-13 | 通信装置、通信システム及び通信方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US11601254B2 (ja) |
| EP (1) | EP4216485B1 (ja) |
| JP (1) | JP7642663B2 (ja) |
| KR (1) | KR20230066378A (ja) |
| CN (1) | CN116250183A (ja) |
| WO (1) | WO2022059655A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11601254B2 (en) * | 2020-09-18 | 2023-03-07 | Sony Semiconductor Solutions Corporation | Communication apparatus, communications system, and communication method |
| US11863500B2 (en) * | 2021-02-25 | 2024-01-02 | Sony Semiconductor Solutions Corporation | Communication apparatus, communications system, and communication method |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004356742A (ja) | 2003-05-27 | 2004-12-16 | Hitachi Ltd | 信号波形劣化補償器 |
| US9000962B1 (en) | 2014-01-28 | 2015-04-07 | Cadence Design Systems, Inc. | System and method for interleaved analog-to-digital conversion having scalable self-calibration of timing |
| JP2015142189A (ja) | 2014-01-28 | 2015-08-03 | 日本電信電話株式会社 | 分散型無線通信基地局システム及び通信方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4645638B2 (ja) * | 2007-11-22 | 2011-03-09 | ソニー株式会社 | 信号送信装置、信号送信方法、信号受信装置及び信号受信方法 |
| JP5535753B2 (ja) | 2010-05-06 | 2014-07-02 | 株式会社日立国際電気 | 無線基地局装置 |
| ES2851229T3 (es) * | 2011-10-07 | 2021-09-03 | Audinate Holdings Pty Ltd | Sistemas, métodos y dispositivos para interconexión de redes sobre cableado de alta impedancia |
| US9292036B2 (en) * | 2013-05-24 | 2016-03-22 | Arm Limited | Data processing apparatus and method for communicating between a master device and an asynchronous slave device via an interface |
| KR102328014B1 (ko) * | 2015-08-24 | 2021-11-18 | 삼성전자주식회사 | 싱글 와이어 인터페이스를 포함하는 장치와 이를 포함하는 데이터 처리 시스템 |
| US9979432B2 (en) * | 2016-02-01 | 2018-05-22 | Qualcomm Incorporated | Programmable distributed data processing in a serial link |
| US20180083800A1 (en) * | 2016-09-22 | 2018-03-22 | Fresco Logic, Inc. | Aggregation Device, System, And Method Thereof |
| US10212658B2 (en) * | 2016-09-30 | 2019-02-19 | Kinetic Technologies | Systems and methods for managing communication between devices |
| US11055615B2 (en) * | 2016-12-07 | 2021-07-06 | Arilou Information Security Technologies Ltd. | System and method for using signal waveform analysis for detecting a change in a wired network |
| KR102585215B1 (ko) * | 2016-12-22 | 2023-10-05 | 삼성전자주식회사 | 타 장치와 단일 와이어를 통해 연결되는 장치 및 이를 포함하는 시스템의 동작 방법 |
| EP4693975A3 (en) * | 2017-09-18 | 2026-02-25 | INTEL Corporation | Time encoded data communication protocol, apparatus and method for generating and receiving a data signal |
| CN107678591A (zh) * | 2017-09-30 | 2018-02-09 | 联想(北京)有限公司 | 一种模式控制方法和终端 |
| US10515044B2 (en) * | 2017-11-01 | 2019-12-24 | Qualcomm Incorporated | Communicating heterogeneous virtual general-purpose input/output messages over an I3C bus |
| US10855527B2 (en) * | 2018-04-03 | 2020-12-01 | Infineon Technologies Ag | Bidirectional communication using edge timing in a signal |
| US10761641B2 (en) * | 2018-06-29 | 2020-09-01 | Intel Corporation | Dynamic on-demand joint processing of touch sensor data from multiple independent touch sensors at an electronic circuit |
| US10958412B1 (en) * | 2020-01-22 | 2021-03-23 | Infineon Technologies Ag | Communication using edge timing in a signal |
| US11601254B2 (en) * | 2020-09-18 | 2023-03-07 | Sony Semiconductor Solutions Corporation | Communication apparatus, communications system, and communication method |
-
2021
- 2021-09-08 US US17/469,298 patent/US11601254B2/en active Active
- 2021-09-13 WO PCT/JP2021/033613 patent/WO2022059655A1/ja not_active Ceased
- 2021-09-13 JP JP2022550557A patent/JP7642663B2/ja active Active
- 2021-09-13 CN CN202180062159.4A patent/CN116250183A/zh active Pending
- 2021-09-13 EP EP21869342.2A patent/EP4216485B1/en active Active
- 2021-09-13 KR KR1020237010997A patent/KR20230066378A/ko active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004356742A (ja) | 2003-05-27 | 2004-12-16 | Hitachi Ltd | 信号波形劣化補償器 |
| US9000962B1 (en) | 2014-01-28 | 2015-04-07 | Cadence Design Systems, Inc. | System and method for interleaved analog-to-digital conversion having scalable self-calibration of timing |
| JP2015142189A (ja) | 2014-01-28 | 2015-08-03 | 日本電信電話株式会社 | 分散型無線通信基地局システム及び通信方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP4216485B1 (en) | 2026-01-07 |
| US11601254B2 (en) | 2023-03-07 |
| CN116250183A (zh) | 2023-06-09 |
| EP4216485A4 (en) | 2024-02-28 |
| WO2022059655A1 (ja) | 2022-03-24 |
| KR20230066378A (ko) | 2023-05-15 |
| JPWO2022059655A1 (ja) | 2022-03-24 |
| US20220094513A1 (en) | 2022-03-24 |
| EP4216485A1 (en) | 2023-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102535076B1 (ko) | 원격 버스 활성화를 위한 시스템들 및 기술들 | |
| KR20200130140A (ko) | 직렬 주변장치 인터페이스 기능을 가진 통신 시스템 | |
| JP7642663B2 (ja) | 通信装置、通信システム及び通信方法 | |
| US10856199B2 (en) | Communication systems with auxiliary master and auxiliary call support functionality | |
| JPH10117184A (ja) | 移動電話における赤外線オーディオリンク | |
| TW201303604A (zh) | 用於在雙線協定匯流排的環境中操作單線協定從屬端之系統與方法 | |
| US10642570B2 (en) | Digital accessory interface calibration | |
| CN115956355B (zh) | 通信设备、通信系统和通信方法 | |
| CN116830520A (zh) | 通信装置、通信系统和通信方法 | |
| CN101174254B (zh) | 数字摄像机 | |
| WO2025013918A1 (ja) | 通信装置及び通信システム | |
| EP3671720A1 (en) | Real-time on-chip data transfer system | |
| KR100451687B1 (ko) | 디지털 인터페이스 장치 | |
| CN117178517A (zh) | 通信装置、通信系统和通信方法 | |
| GB2538246A (en) | Digital accessory interface calibration | |
| US4964142A (en) | Receiver synchronization in encoder/decoder | |
| JP3169350B2 (ja) | パケット伝送システムおよびパケット伝送方法 | |
| GB2538245A (en) | Digital accessory interface | |
| CN117640783B (zh) | 一种数据传输方法、系统、电子设备以及可读介质 | |
| JP5089225B2 (ja) | 中継処理方法及び中継ノード装置 | |
| CN121056992A (zh) | 蓝牙同步方法和蓝牙同步系统 | |
| JP2005286845A (ja) | 複数機器同期稼働システム | |
| JP3872175B2 (ja) | Ｃｄデータ通信装置 | |
| EP3726393A1 (en) | Host communication circuit, client communication circuit, communication system, sound reproducing device and communication method | |
| CN118451671A (zh) | 通信装置、通信系统和通信方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240723 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20250128 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20250226 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7642663 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |