JP7642696B2 - 誤り率測定装置及び誤り率測定方法 - Google Patents

Description

本発明は、自身の設定でループバック状態に遷移できるデバイスを被測定物とし、被測定物から送信されるＦｌｉｔパターンのビット列データに基づくＰＡＭ４信号のエラー測定を行う誤り率測定装置及び誤り率測定方法に関する。

誤り率測定装置は、固定データを含む既知パターンのテスト信号を被測定物に送信し、このテスト信号の送信に伴って被測定物から折り返して受信した被測定信号と基準となる参照信号とをビット単位で比較してビット誤り率（ＢＥＲ：Ｂｉｔ Ｅｒｒｏｒ Ｒａｔｅ）を測定する装置として従来から知られている。

また、下記特許文献１に開示されるように、ＩＥＥＥ ８０２．３規格に準拠したＲＳ－ＦＥＣ測定機能を有する誤り率測定装置が知られている。この誤り率測定装置では、コードワード長で区切った領域のコードワード長ごとのＦＥＣシンボルエラー数を集計し、各々のエラーカウント数及びエラーレートを取得して表示していた。

ところで、ＰＣＩ Ｅｘｐｒｅｓｓ５．０の物理層評価は、被測定物のＬＴＳＳＭ（Ｌｉｎｋ Ｔｒａｉｎｉｎｇ ａｎｄ Ｓｔａｔｕｓ Ｓｔａｔｅ Ｍａｃｈｉｎｅ）とリンクトレーニングを行って被測定物をＬｏｏｐｂａｃｋ状態（信号折り返しの状態）にし、ＭＣＰ（Ｍｏｄｉｆｉｅｄ Ｃｏｍｐｌｉａｎｃｅ Ｐａｔｔｅｒｎ）を用いて行われていた。このときの性能指標は、ＢＥＲ＜１０^-12 である。

特開２０２１－１３６６５１号公報

ＰＣＩ Ｅｘｐｒｅｓｓ６．０ではＦＥＣが導入された。しかしながら、ＰＣＩ Ｅｘｐｒｅｓｓ６．０でもＭＣＰが定義されているが、ＦＥＣガードの対象外となっている。そこで、ＦＥＣガードされているＦｌｉｔパターンでＧｅｎ６物理層評価を行おうとした場合は、Ｆｌｉｔパターンには１ｂ／１ｂ同期に必要なＥＩＥＯＳ（Ｅｌｅｃｔｒｉｃａｌ Ｉｄｌｅ Ｅｘｉｔ Ｏｒｄｅｒｅｄ Ｓｅｔ）が含まれないため、それだけではＰＣＩｅ Ｇｅｎ６物理層が同期できない。

さらに説明すると、ＰＣＩ Ｅｘｐｒｅｓｓ６．０のＧｅｎ６のＦｌｉｔは１ｂ／１ｂエンコーディングされている。１ｂ／１ｂエンコーディングでは、１ｂ／１ｂ同期をとるためにＥＩＥＯＳが使用される。そして、Ｌ０ステートのときに流れるパターンだけを誤り率測定装置から被測定物に流してしまうと、Ｌ０におけるパターンは、図４（ｂ）に示すように、Ｆｌｉｔ、ＳＤＳ、ＳＫＰ ＯＳ（ＳＫＰ Ｏｒｄｅｒｅｄ Ｓｅｔｓ）しか含まれないため、誤り率測定装置が被測定物からのＥＩＥＯＳを受信できず、ＰＣＩｅ Ｇｅｎ６．０物理層では１ｂ／１ｂ同期が取れず、エラー測定ができないという問題が生じる。

通常Ｆｌｉｔを送受させるＬ０ステートは、ＥＩＥＯＳによる１ｂ／１ｂシンボルの同期が完了した後に到達するステートであり、ＥＩＥＯＳは送受されない。Ｌ０ステートにおいて、ＥＩＥＯＳが流れると、Ｒｅｃｏｖｅｒｙステートに遷移となってしまう。

そこで、本発明は上記問題点に鑑みてなされたものであって、ビットエラーだけでなく、Ｆｌｉｔエラーの測定を同時に行う誤り率測定装置及び誤り率測定方法を提供することを目的としている。

上記目的を達成するため、本発明の請求項１に記載された誤り率測定装置は、ハイスピードバス規格で定義されるレーン数に応じたＥＩＥＯＳとＳＫＰ ＯＳを含むＦｌｉｔパターンの１周期、レーン数に応じたＦｌｉｔ長、前記ＳＫＰ ＯＳに相当する部分をマスクするためのマスクパターン長、前記ＳＫＰ ＯＳの繰り返し周期に相当するマスクパターン周期、Ｆｌｉｔエラーを判別するための閾値、前記ＥＩＥＯＳに相当する部分をマスクするためのマスクパターン長、前記ＥＩＥＯＳの挿入周期、前記Ｆｌｉｔパターンのパターン先頭の設定を行う操作部２と、
前記ＳＫＰ ＯＳに相当する部分をマスクするためのマスクパターン長、前記ＳＫＰ ＯＳの繰り返し周期に相当するマスクパターン周期、前記ＥＩＥＯＳに相当する部分をマスクするためのマスクパターン長、前記ＥＩＥＯＳの挿入周期によるマスクパターンを生成するシンボルマスク生成部２７と、被測定物Ｗから送信される前記Ｆｌｉｔパターンのビット列データに基づくＰＡＭ４信号を受信し、受信したＰＡＭ４信号の前記ＥＩＥＯＳと前記ＳＫＰ ＯＳに相当する部分を前記マスクパターンでマスクしてＦｌｉｔに相当する部分のエラーを検出してカウントするエラー検出部３０と、前記Ｆｌｉｔに相当する部分のＥＣＣ ＧｒｏｕｐごとのＦＥＣシンボルエラーを検出してＦＥＣシンボルエラー数をカウントし、ＦＥＣシンボルエラー数が前記閾値を超えたものをＦｌｉｔエラーと判定するＦｌｉｔエラー検出部３１と、前記エラー検出部にて検出される前記Ｆｌｉｔに相当する部分のエラーの量が同期条件閾値を上回ったときに、前記Ｆｌｉｔパターンのパターン先頭の再取得を指示する同期状態管理部３２とを含むエラー検出器４と、
を備えたことを特徴とする。

本発明の請求項２に記載された誤り率測定装置は、請求項１の誤り率測定装置において、
前記Ｆｌｉｔパターンのビット列データに基づくＰＡＭ４信号を発生して前記被測定物に送信するパターン発生器３を備え、
前記被測定物は、自身の設定でループバック状態に遷移可能であり、ループバック状態のときに前記パターン発生器から送信される前記Ｆｌｉｔパターンのビット列データに基づくＰＡＭ４信号を前記エラー検出器に折り返して送信することを特徴とする。

本発明の請求項３に記載された誤り率測定方法は、ハイスピードバス規格で定義されるレーン数に応じたＥＩＥＯＳとＳＫＰ ＯＳを含むＦｌｉｔパターンの１周期、レーン数に応じたＦｌｉｔ長、前記ＳＫＰ ＯＳに相当する部分をマスクするためのマスクパターン長、前記ＳＫＰ ＯＳの繰り返し周期に相当するマスクパターン周期、Ｆｌｉｔエラーを判別するための閾値、前記ＥＩＥＯＳに相当する部分をマスクするためのマスクパターン長、前記ＥＩＥＯＳの挿入周期、前記Ｆｌｉｔパターンのパターン先頭の設定を操作部２にて行うステップと、
前記ＳＫＰ ＯＳに相当する部分をマスクするためのマスクパターン長、前記ＳＫＰ ＯＳの繰り返し周期に相当するマスクパターン周期、前記ＥＩＥＯＳに相当する部分をマスクするためのマスクパターン長、前記ＥＩＥＯＳの挿入周期によるマスクパターンをエラー検出器４のシンボルマスク生成部２７にて生成するステップと、
前記エラー検出器のエラー検出部３０により、被測定物Ｗから送信される前記Ｆｌｉｔパターンのビット列データに基づくＰＡＭ４信号を受信し、受信したＰＡＭ４信号の前記ＥＩＥＯＳと前記ＳＫＰ ＯＳに相当する部分を前記マスクパターンでマスクしてＦｌｉｔに相当する部分のエラーを検出してカウントするステップと、
前記エラー検出器のＦｌｉｔエラー検出部３１により、前記Ｆｌｉｔに相当する部分のＥＣＣ ＧｒｏｕｐごとのＦＥＣシンボルエラーを検出してＦＥＣシンボルエラー数をカウントし、ＦＥＣシンボルエラー数が前記閾値を超えたものをＦｌｉｔエラーと判定するステップと、
前記エラー検出器の同期状態管理部３２により、前記エラー検出部にて検出される前記Ｆｌｉｔに相当する部分のエラーの量が同期条件閾値を上回ったときに、前記Ｆｌｉｔパターンのパターン先頭の再取得を指示するステップと、を含むことを特徴とする。

本発明の請求項４に記載された誤り率測定方法は、請求項３の誤り率測定方法において、
前記被測定物が自身の設定でループバック状態に遷移可能であり、
前記Ｆｌｉｔパターンのビット列データに基づくＰＡＭ４信号をパターン発生器３から発生して前記被測定物に送信するステップと、
前記被測定物がループバック状態のときに前記パターン発生器から前記被測定物に送信される前記Ｆｌｉｔパターンのビット列データに基づくＰＡＭ４信号を前記被測定物から前記エラー検出器に折り返して送信するステップと、を含むことを特徴とする。

本発明によれば、被測定物をＬ０状態にすることなく、Ｌ０状態のときと同じＦｌｉｔパターンを使用でき、ビットエラーとＦｌｉｔエラーの関係を正しくは把握することができるようになる。また、ＦＥＣでガードされたパターンと、ＦＥＣでガードされていないパターンが混在する環境でもＦＥＣでガードされたパターンを識別し、Ｕｎｃｏｒｒｅｃｔａｂｌｅになるかの判定を行うことが可能となる。

本発明に係る誤り率測定装置の概略構成を示すブロック図である。 ＰＣＩ Ｅｘｐｒｅｓｓ６．０規格で定義されるＦｌｉｔの説明図である。 ＦｌｉｔのＥＣＣ Ｇｒｏｕｐごとのエラー数、Ｆｌｉｔ内のＦＥＣシンボルエラー数ごとのＦｌｉｔ数の一例を示す図である。 （ａ）本発明に係る誤り率測定装置によるエラー測定方法の概略説明図、（ｂ）従来の誤り率測定装置によるエラー測定方法の概略説明図である。 本発明に係る誤り率測定装置における各種エラー検出のタイミングチャートの一例を示す図である。 図１におけるＦｌｉｔエラー検出部の内部構成を示すブロック図である。 本発明に係る誤り率測定装置におけるＥＣＣ Ｇｒｏｕｐ毎のＦＥＣシンボルエラー検出のタイミングチャートの一例を示す図である。 本発明に係る誤り率測定装置の処理動作のフローチャートである。

以下、本発明を実施するための形態について、添付した図面を参照しながら詳細に説明する。

図１に示すように、本実施の形態の誤り率測定装置１は、自身の設定でループバック状態に遷移できるデバイスを被測定物（ＤＵＴ：Ｄｅｖｉｃｅ Ｕｎｄｅｒ Ｔｅｓｔ）Ｗとし、ハイスピードバス規格としてのＰＣＩ Ｅｘｐｒｅｓｓ６．０（以下、ＰＣＩｅ Ｇｅｎ６と言う）規格の物理層のエラー測定において、Ｆｌｉｔパターンを用いてビットエラーだけでなく、Ｆｌｉｔエラー（ＦｌｉｔのＦＥＣがＵｎｃｏｒｒｅｃｔａｂｌｅになるか）の測定を同時に行う機能を有するものであり、操作部２、パターン発生器３、エラー検出器４を備えて概略構成される。

なお、本実施の形態が対象とするＰＣＩｅ Ｇｅｎ６規格では、取り扱う信号がＰＡＭ４信号となる。また、Ｆｌｉｔの概念はＰＣＩｅ Ｇｅｎ６から定義されたが、同様のＦｌｉｔの概念を用いた今後のＰＣＩ Ｅｘｐｒｅｓｓ規格にも本発明の適用は可能である。さらに、本実施の形態では、ＰＣＩｅ Ｇｅｎ６を例示して説明するが、例えばＵＳＢ等の他のハイスピードバス規格において、Ｆｌｉｔエラーを測定する場合にも本発明の適用は可能である。

［Ｆｌｉｔについて］
まず、本実施の形態の誤り率測定装置１が取り扱うＰＣＩｅ Ｇｅｎ６規格で定義されるＦｌｉｔについて図２および図３を参照しながら説明する。Ｆｌｉｔは、ＰＣＩｅ Ｇｅｎ６規格において、ＬＴＳＳＭ（Ｌｉｎｋ Ｔｒａｉｎｉｎｇ ａｎｄ Ｓｔａｔｕｓ Ｓｔａｔｅ Ｍａｃｈｉｎｅ：リンク状態管理機構）のステートがＬ０のとき送信されるデータフォーマットであり、ＦＥＣによるエラー訂正機能を有している。

１Ｆｌｉｔは、図２に示すように、３つのＥＣＣ Ｇｒｏｕｐ（ＥＣＣ Ｇｒｏｕｐ０、ＥＣＣ Ｇｒｏｕｐ１、ＥＣＣ Ｇｒｏｕｐ２）でインターリーブされる。１つのＥＣＣ Ｇｒｏｕｐは、１ＦＥＣシンボル（４ＰＡＭ４シンボル＝８ｂｉｔ）で区切られる。

そして、ＦｌｉｔがＵｎｃｏｒｒｅｃｔａｂｌｅになる条件を要約すると、１Ｆｌｉｔ内において同じＥＣＣ Ｇｒｏｕｐに２回ＦＥＣシンボルエラーが入った場合にＵｎｃｏｒｒｅｃｔａｂｌｅとなる。

さらに図３を用いて説明する。図３はＦｌｉｔのＥＣＣ Ｇｒｏｕｐごとのエラー数、Ｕｎｃｏｒｒｅｃｔａｂｌｅ数（２以上）、Ｆｌｉｔ内のＦＥＣシンボルエラー数（０～７、８以上）ごとのＦｌｉｔ数の一例を示している。なお、図３において、右下がりの斜線で示す部分はＵｎｃｏｒｒｅｃｔａｂｌｅになる部分を示し、右上がりの斜線で示す部分はＵｎｃｏｒｒｅｃｔａｂｌｅになる場合とＵｎｃｏｒｒｅｃｔａｂｌｅにならない場合がある部分を示している。

例えばＦＥＣシンボルエラー閾値：ｎ≧２の場合を例にとって図３を参照しながら説明する。図３の点線で囲まれるＡ（Ｆｌｉｔ数：３）では、Ｆｌｉｔ内のＦＥＣシンボルエラーが２個発生しているが、別々のＥＣＣ Ｇｒｏｕｐ（この場合、ＥＣＣ Ｇｒｏｕｐ０とＥＣＣ Ｇｒｏｕｐ１）のエラー数が１個ずつなので、Ｕｎｃｏｒｒｅｃｔａｂｌｅにならない。

これに対し、図３の点線で囲まれるＢ（Ｆｌｉｔ数：５）では、Ｆｌｉｔ内のＦＥＣシンボルエラーが４個発生しているだけでなく、ＥＣＣ Ｇｒｏｕｐごとのエラー数で見ても、何れかのＥＣＣ Ｇｒｏｕｐ（この場合、ＥＣＣ Ｇｒｏｕｐ０）のエラー数が２個なので、Ｕｎｃｏｒｒｅｃｔａｂｌｅになる。

また、図３の点線で囲まれるＣ（Ｆｌｉｔ数：９）では、Ｆｌｉｔ内のＦＥＣシンボルエラーが２個発生し、同じＥＣＣ Ｇｒｏｕｐ（この場合、ＥＣＣ Ｇｒｏｕｐ０）のエラー数が２個なので、Ｕｎｃｏｒｒｅｃｔａｂｌｅになる。

このように、ＰＣＩｅ Ｇｅｎ６では、新しくＦｌｉｔのモードが導入されており、Ｆｌｉｔは２５６ＦＥＣシンボル長（１ＦＥＣシンボル＝８ｂｉｔ）で、ＦＥＣによるエラー訂正機能を有している。また、Ｇｅｎ６のＦｌｉｔは１ｂ／１ｂエンコーディングされているものなので、１ＦＥＣシンボル＝１ｂ／１ｂシンボルでもある。ＦｌｉｔのＦＥＣは、３－ｗａｙ ｉｎｔｅｒｌｅａｖｅｄ ＥＣＣであり、各ＥＣＣ Ｇｒｏｕｐはシングルバイトエラー（１ＦＥＣシンボルのエラー）を訂正することができる。

そして、１Ｆｌｉｔでは、３ＦＥＣシンボルまでの誤りが訂正可能であり、誤り訂正ができない場合、Ｆｌｉｔエラー（ＥＣＣがＵｎｃｏｒｒｅｃｔａｂｌｅ）となる。しかし、３ＦＥＣシンボル誤りでも誤り位置の発生状況によっては、訂正不可となってしまう。例えば、ＥＣＣ Ｇｒｏｕｐ０のシンボル０、ＥＣＣ Ｇｒｏｕｐ１のシンボル１、ＥＣＣ Ｇｒｏｕｐ２のシンボル２が誤りであった場合は訂正可能であるが、同じＥＣＣ Ｇｒｏｕｐ０のシンボル０、３、６が誤りであった場合は訂正不可となる。これは同じビットエラーレートでも、ビットエラーの発生位置によってＦｌｉｔエラー発生数が異なることを意味する。

［本発明の概要について］
図４（ａ）に示すように、誤り率測定装置１は、ＥＩＥＯＳを定期的に挿入したＦｌｉｔパターンを使用し、ビットエラーとＦｌｉｔエラーを同時に測定する。このとき、ＳＫＰ ＯＳ（ＳＫＰ Ｏｒｄｅｒｅｄ Ｓｅｔｓ、以下、ＳＫＰと省略する：図面上では「ＳＫＰ」にて図示）位置のパターンをマスクし、さらにＥＩＥＯＳ位置のパターンをマスクすることで測定対象外とし、Ｆｌｉｔ部分のみのエラー（ビットエラー、ＰＡＭ４シンボルエラー、ＦＥＣシンボルエラー）をカウントする。また、Ｆｌｉｔ部分については、ＥＣＣ ＧｒｏｕｐごとのＦＥＣシンボルエラーをカウントし、ＦＥＣシンボルエラー数がＦＥＣシンボルエラー閾値を超えたものをＦｌｉｔエラーと判定する。

なお、ＥＩＥＯＳを挿入する影響は、ＦｌｉｔとＳＫＰ部分の長さを、ＥＩＥＯＳ長よりも十分長くとることでほとんど無視することができる。ＥＩＥＯＳ挿入周期すなわちパターン長Ｌ［ｂｉｔ］の定め方は以下の通りである。

ＳＫＰ挿入間隔ｔ［Ｆｌｉｔ］は、ＰＣＩｅ Ｇｅｎ６規格で定められている。また、Ｆｌｉｔは、ＬＦＳＲ：Ｇ（Ｘ）＝Ｘ２３＋Ｘ２１＋Ｘ１６＋Ｘ８＋Ｘ５＋Ｘ２＋１でスクランブルされているので、ＥＩＥＯＳ周期は、ＬＦＳＲ＿Ｌ＝２＾２３－１＝８，３８８，６０７［ｂｉｔ］長以上を確保する。これ以下だと、スクランブル値で出現しない値が出てしまう。

そこで、スクランブル長ＬＦＳＲ＿Ｌ［ｂｉｔ］と、Ｆｌｉｔ長Ｆｌｉｔ＿Ｌ［ｂｉｔ］の最小公倍数ＬＣＭ＿ＬＦＳＲ＿Ｆｌｉｔを求める（下記式（１））。

ＬＣＭ（ＬＦＳＲ＿Ｌ、Ｆｌｉｔ＿Ｌ）＝ＬＣＭ＿ＬＦＳＲ＿Ｆｌｉｔ…式（１）

これより、ＬＣＭに到達Ｆｌｉｔ数ＬＣＭ＿Ｆｌｉｔ［Ｆｌｉｔ］は、下記式（２）のように表される。

ＬＣＭ＿Ｆｌｉｔ＝ＬＣＭ＿ＬＦＳＲ＿Ｆｌｉｔ／Ｆｌｉｔ＿Ｌ…式（２）

次に、ＬＦＳＲ以上となるＳＫＰ数（切り上げして整数とする）ＬＣＭ＿ｓｋｐ＿ｔは下記式（３）のように表される。ここで、ｃｅｉｌ（）は正の数の小数点以下を切り上げた数を表す。

ＬＣＭ＿ｓｋｐ＿ｔ＝ｃｅｉｌ（ＬＣＭ＿Ｆｌｉｔ／ｔ）…式（３）

また、ＬＦＳＲ１周期以上を回すＦｌｉｔ数Ｆｌｉｔ＿１ｆｓｒ＿ｔ［Ｆｌｉｔ］は、下記式（４）により求めることができる。

Ｆｌｉｔ＿１ｆｓｒ＿ｔ＝ｔ×ＬＣＭ＿ｓｋｐ＿ｔ…式（４）

ここで、定期的にＳＫＰを挿入する必要があることから、ＦｌｉｔとＳＫＰの１ペアをＦｌｉｔ周期長Ｆｌｉｔ＿ｓｉｚｅ［ｂｉｔ］とすると、下記式（５）のように表される。

Ｆｌｉｔ＿ｓｉｚｅ［ｂｉｔ］＝ＳＫＰ＿Ｌ＋ｔ×Ｆｌｉｔ＿Ｌ…式（５）

なお、ＳＫＰ＿ＬはＳＫＰのパターン長［ｂｉｔ］である。

したがって、パターン長Ｌ［ｂｉｔ］は、下記式（６）で求めることができる。

Ｌ［ｂｉｔ］＝ＥＩＥＯＳ長［ｂｉｔ］＋（ＬＣＭ＿ｓｋｐ＿ｔ×Ｆｌｉｔ＿ｓｉｚｅ）×ｎ［ｂｉｔ］（ｎ＝１以上の整数）…式（６）

このパターン長Ｌ［ｂｉｔ］の中に含まれるＦｌｉｔ数は、式（４）×ｎとなる。

そして、ＥＩＥＯＳ長は１２８ｂｉｔであり、ｎを大きくとれば、パターン長Ｌ［ｂｉｔ］におけるＥＩＥＯＳはほとんど無視することができる。

ＰＣＩｅ Ｇｅｎ６規格では、物理層がビットエラー性能指標を満たしても、ストレス条件よってはＦｌｉｔエラーが起きる可能性がある。これに対し、ビットエラーとＦｌｉｔエラーを同時に測定することで、ビットエラーとＦｌｉｔエラーの相関性を明らかにし、Ｆｌｉｔエラーが起きるか否かを知ることができる。

また、Ｆｌｉｔは、Ｔｒａｎｓａｃｔｉｏｎ Ｌａｙｅｒのユーザーデータを運んでおり、Ｆｌｉｔエラーが起きた際、ユーザーデータを再送処理することでリカバリされるが、これが多発するようでは、ＰＣＩｅ Ｇｅｎ６本来の帯域で通信ができない。これに対し、ビットエラー測定とＦｌｉｔエラー測定を同時に行うことで、ユーザーデータ使用時のスループット性能、すなわち、ＰＣＩｅ Ｇｅｎ６本来の帯域を使用できているか否かを正確に把握することができるようになる。

［誤り率測定装置の各部の構成について］
操作部２は、設定手段や表示手段としても機能するものであり、図１の誤り率測定装置１の本体に備える例えば操作ノブ、各種キー、スイッチ、ボタンや表示手段の表示画面上のソフトキーなどのユーザインタフェースで構成され、ユーザの操作に応じて各種設定、指示や測定結果の表示を行う。

操作部２にて設定される設定内容としては、レーン数に応じたＦｌｉｔパターン（含むＥＩＥＯＳ，ＳＫＰ）の１周期、レーン数に応じたＦｌｉｔ長、ＳＫＰに相当する部分をマスクするためのマスクパターン長、ＳＫＰの繰り返し周期に相当するマスクパターン周期、Ｆｌｉｔエラーを判別するための閾値、ＥＩＥＯＳに相当する部分をマスクするためのマスクパターン長、ＥＩＥＯＳの挿入周期、Ｆｌｉｔパターンのパターン先頭の設定がある。

パターン発生器３は、操作部２からの指示に従い、Ｆｌｉｔエラー測定パターンを発生するもので、図１に示すように、Ｆｌｉｔパターン発生部１１、ビット分割部１２、ＰＡＭ４エンコーダ１３を備えて構成される。

Ｆｌｉｔパターン発生部１１は、被測定物Ｗに送信するＦｌｉｔエラー測定パターンの元になるパターンとして、操作部２にて設定されるレーン数に応じたＦｌｉｔパターン（式（６）で算出されるパターン（含むＥＩＥＯＳ，ＳＫＰ））を発生する。

ビット分割部１２は、Ｆｌｉｔパターン発生部１１が発生するＦｌｉｔパターンを最上位ビット列データ（以下、ＭＳＢデータと言う）と最下位ビット列データ（以下、ＬＳＢデータと言う）に分割する。

ＰＡＭ４エンコーダ１３は、ビット分割部１２にて分割されたＭＳＢデータとＬＳＢデータをＰＡＭ４エンコードし、ＰＡＭ４エンコードしたＰＡＭ４信号をＦｌｉｔエラー測定パターンとして出力する。

エラー検出器４は、パターン発生器３からＦｌｉｔエラー測定パターン（ＰＡＭ４信号）が被測定物Ｗに送信されたときに、被測定物Ｗ自身のループバックにより折り返されるＦｌｉｔエラー測定パターン（ＰＡＭ４信号）を受信してエラーを検出するもので、ＰＡＭ４デコーダ２１、ビット合成部２２、ＥＩＥＯＳ同期部２３、ビット分割部２４、同期パターン検出部２５、リファレンスパターン生成部２６、シンボルマスク生成部２７、第１遅延部２８、第２遅延部２９、エラー検出部３０、Ｆｌｉｔエラー検出部３１、同期状態管理部３２を備えて構成される。

ＰＡＭ４デコーダ２１は、被測定物Ｗから受信したＦｌｉｔエラー測定パターン（ＰＡＭ４信号）のＰＡＭ４シンボルを、ＭＳＢデータとＬＳＢデータにデコードして分離する。

ビット合成部２２は、ＰＡＭ４デコーダ２１にてデコードされたＭＳＢデータとＬＳＢデータをビットＭＵＸにより合成してＥＩＥＯＳ同期部２３に出力する。

ＥＩＥＯＳ同期部２３は、ビット合成部２２にてビットＭＵＸにより合成された入力データからＰＣＩｅ Ｇｅｎ６のＥＩＥＯＳパターンを見つけて１ｂ／１ｂシンボル同期（８ｂｉｔの区切り）を取り、入力データをシンボル境界で揃えてビット分割部２４に出力する。

ビット分割部２４は、ＥＩＥＯＳ同期部２３からのデータをビットＤＭＵＸによりＭＳＢデータとＬＳＢデータに分割して第１遅延部２８に出力する。

同期パターン検出部２５は、操作部２にて設定されたＦｌｉｔパターンのパターン先頭と同じパターンをＥＩＥＯＳ同期部２３から出力されるデータから検索してパターン先頭信号を出力する。

リファレンスパターン生成部２６は、同期パターン検出部２５からのパターン先頭信号をトリガとして、操作部２にて設定されたレーン数に応じたＦｌｉｔパターン（式（６）で算出されるパターン（含むＥＩＥＯＳ，ＳＫＰ））に基づく、ＭＳＢリファレンスパターンとＬＳＢリファレンスパターンを生成する。

シンボルマスク生成部２７は、同期パターン検出部２５からのパターン先頭信号をトリガとして、入力パターンであるＭＳＢデータとＬＳＢデータをＦｌｉｔ領域と区別するのか、ＳＫＰ領域、ＥＩＥＯＳ領域と区別するのかの、１ｂ／１ｂシンボル単位のマスクパターンを操作部２にて設定されるマスクパターン長、マスクパターン周期に基づいて生成する。また、シンボルマスク生成部２７は、マスクパターン先頭信号をエラー検出部３０に出力する。

なお、ＰＣＩｅ Ｇｅｎ６のＦｌｉｔパターンは１ＦＥＣシンボル＝８ｂｉｔであり、１ＦＥＣシンボルはＭＳＢデータとＬＳＢデータにビットインターリーブされているため、４ＰＡＭ４シンボル単位のマスクとなる。本実施の形態では、０：Ｆｌｉｔ領域、１：ＥＩＥＯＳ領域、ＳＫＰ領域とする。マスクパターンは、操作部２の設定操作により図４（ａ）に対応したものを事前に計算し、シンボルマスク生成部２７の内部メモリに設定しておく。

第１遅延部２８は、エラー検出部３０に入力されるＭＳＢデータ、ＬＳＢデータ、パターン先頭信号、ＭＳＢリファレンスパターン、ＬＳＢリファレンスパターン、マスクパターン、マスクパターン先頭信号が同位相となるように、ＭＳＢデータとＬＳＢデータを所定時間遅延させてエラー検出部３０に入力する。

第２遅延部２９は、エラー検出部３０に入力されるＭＳＢデータ、ＬＳＢデータ、パターン先頭信号、ＭＳＢリファレンスパターン、ＬＳＢリファレンスパターン、マスクパターン、マスクパターン先頭信号が同位相となるように、パターン先頭信号を所定時間遅延させてエラー検出部３０に入力する。

エラー検出部３０は、ＦｌｉｔパターンによるＭＳＢデータとＬＳＢデータ、パターン先頭信号、ＭＳＢリファレンスパターン、ＬＳＢリファレンスパターン、マスクパターン、マスクパターン先頭信号を用いて、ビットエラー（ＭＳＢビットエラー、ＬＳＢビットエラー）の検出及びカウント、ＰＡＭ４シンボルエラーの検出及びカウント、ＦＥＣシンボルエラーの検出及びカウントを行い、カウント結果を操作部２に出力する。

ここで、図５は誤り率測定装置１のエラー検出部３０による各種エラー検出のタイミングチャートの一例を示している。図５はＦｌｉｔパターンのビット列データに基づくＰＡＭ４信号を被測定物Ｗに送信したときのタイミングチャートの一例である。

図５のマスクパターン先頭信号入力後のＣＬＫ位置１～３６に着目した場合を例にとって説明する。この場合、入力ＦｌｉｔパターンのＭＳＢ（ＦｌｉｔパターンによるＭＳＢデータに相当）の各ビットとリファレンスＦｌｉｔパターンのＭＳＢ（ＭＳＢリファレンスパターンに相当）の対応する各ビットとを比較し、入力ＦｌｉｔパターンのＬＳＢ（ＦｌｉｔパターンによるＬＳＢデータに相当）の各ビットとリファレンスＦｌｉｔパターンのＬＳＢ（ＬＳＢリファレンスパターンに相当）の対応する各ビットとを比較する。

その結果、Ｆｌｉｔ領域（マスク信号が０）のエラー結果は、ＭＳＢビットエラーが「０」、「１」、「０」、「１」、 「１」、「０」、「１」、「１」、 「０」、「０」、「０」、「０」、 「１」、「１」、「０」、「１」、 「１」、「１」、「１」、「１」、ＬＳＢビットエラーが「１」、「０」、「０」、「０」、 「１」、「０」、「１」、「１」、 「０」、「０」、「０」、「０」、 「０」、「０」、「０」、「０」、 「０」、「０」、「０」、「０」、ＰＡＭ４シンボルエラーが「１」、「１」、「０」、「１」、 「１」、「０」、「１」、「１」、 「０」、「０」、「０」、「０」、 「１」、「１」、「０」、「１」、 「１」、「１」、「１」、「１」、ＦＥＣシンボルエラーが「１」、「１」、「０」、「１」、「１」となる。

これに対し、ＥＩＥＯＳ、ＳＫＰ領域（マスク信号が０）のエラー結果は、ＭＳＢビットエラーが「０」、「１」、「０」、「１」、 「０」、「１」、「０」、「１」、 「０」、「０」、「０」、「０」、 「１」、「１」、「０」、「０」、ＬＳＢビットエラーが「１」、「０」、「１」、「０」、 「０」、「０」、「０」、「０」、 「０」、「０」、「０」、「０」、 「０」、「０」、「０」、「０」、ＰＡＭ４シンボルエラーが「１」、「１」、「１」、「１」、 「０」、「１」、「０」、「１」、 「０」、「０」、「０」、「０」、 「１」、「１」、「０」、「０」、ＦＥＣシンボルエラーが「１」、「１」、「０」、「１」となる。

なお、エラー検出部３０は、シンボルマスク生成部２７から入力されるマスクパターンとマスクパターン先頭信号を、ＦＥＣシンボル単位のエラー検出結果と位相を合わせ、ＦＥＣシンボル単位のエラー検出結果と共にＦｌｉｔエラー検出部３１に出力する。ここで、シンボルマスク生成部２７からのマスクパターン先頭の代わりに、第２遅延部２９からのパターン先頭信号を用いても良い。

Ｆｌｉｔエラー検出部３１は、マスクパターンを用いて、Ｆｌｉｔ領域（マスク信号が０）と、ＥＩＥＯＳ、ＳＫＰ領域（マスク信号が１）に分けてＦＥＣシンボルエラーの検出及びカウントを行う。

また、Ｆｌｉｔエラー検出部３１は、１Ｆｌｉｔ長において、何れかのＥＣＣ Ｇｒｏｕｐ内のＦＥＣシンボルエラー数が、操作部２にて設定されたＦＥＣシンボルエラー閾値を超えたか否かの検出とカウントを行い、カウント結果を操作部２に出力する。

なお、Ｆｌｉｔエラー検出部３１の検出結果を用いて、キャプチャなどを行うこともできる。

同期状態管理部３２は、エラー検出部３０のエラー検出結果に基づくエラー数情報を基に、Ｆｌｉｔに相当する部分のエラーの量が同期条件閾値を下回ったときに、同期確立を操作部２に通知する。また、同期状態管理部３２は、エラー検出部３０のエラー検出結果に基づくエラー数情報を基に、Ｆｌｉｔに相当する部分のエラーの量が同期条件閾値を上回ったときに、同期未確立を操作部２に通知し、同期パターン検出部２５にＦｌｉｔパターンのパターン先頭の再取得（パターン先頭の再探索）を指示する。なお、同期確立や同期未確立の通知先は操作部２に限定されるものではない。例えば外部の端末装置であってもよく、メッセージ表示や音声などでユーザに知らせることもできる。

次に、図１におけるＦｌｉｔエラー検出部３１の内部構成について図６を参照しながら説明する。

図６に示すように、Ｆｌｉｔエラー検出部３１は、Ｆｌｉｔ長タイミングカウンタ３１ａ、ＥＣＣ Ｇｒｏｕｐタイミングカウンタ３１ｂ、第１ＥＣＣ Ｇｒｏｕｐエラー検出部３１ｃ、第２ＥＣＣ Ｇｒｏｕｐエラー検出部３１ｄ、第３ＥＣＣ Ｇｒｏｕｐエラー検出部３１ｅ、第１ＥＣＣ Ｇｒｏｕｐエラーカウント部３１ｆ、第２ＥＣＣ Ｇｒｏｕｐエラーカウント部３１ｇ、第３ＥＣＣ Ｇｒｏｕｐエラーカウント部３１ｈ、比較部３１ｉ、Ｆｌｉｔエラーカウント部３１ｊを備えて構成される。

Ｆｌｉｔ長タイミングカウンタ３１ａは、マスクパターン先頭信号をトリガにして、操作部２にて設定されたＦｌｉｔ長をカウントする。カウンタは、マスクパターンがＦｌｉｔ領域（マスク信号が０）のときにカウントアップし、Ｆｌｉｔ長に達したら０からカウントを繰り返す。

ＥＣＣ Ｇｒｏｕｐタイミングカウンタ３１ｂは、ＥＣＣ Ｇｒｏｕｐの区別に使用するカウンタであり、Ｆｌｉｔ長タイミングカウンタ値を３で割った余りを出力するカウンタである。

第１ＥＣＣ Ｇｒｏｕｐエラー検出部３１ｃは、ＥＣＣ Ｇｒｏｕｐタイミングカウンタ３１ｂのカウンタ値が０、かつ、マスクパターンがＦｌｉｔ領域（マスク信号が０）のＦＥＣシンボルエラーを検出する。

第１ＥＣＣ Ｇｒｏｕｐエラーカウント部３１ｆは、第１ＥＣＣ Ｇｒｏｕｐエラー検出部３１ｃが検出した１Ｆｌｉｔ長区間のＦＥＣシンボルエラー数をＦｌｉｔ長区間ごとにカウントする。

第２ＥＣＣ Ｇｒｏｕｐエラー検出部３１ｄは、ＥＣＣ Ｇｒｏｕｐタイミングカウンタ３１ｂのカウンタ値が１、かつ、マスクパターンがＦｌｉｔ領域（マスク信号が０）のＦＥＣシンボルエラーを検出する。

第２ＥＣＣ Ｇｒｏｕｐエラーカウント部３１ｇは、第２ＥＣＣ Ｇｒｏｕｐエラー検出部３１ｄが検出した１Ｆｌｉｔ長区間のＦＥＣシンボルエラー数をＦｌｉｔ長区間ごとにカウントする。

第３ＥＣＣ Ｇｒｏｕｐエラー検出部３１ｅは、ＥＣＣ Ｇｒｏｕｐタイミングカウンタ３１ｂのカウンタ値が２、かつ、マスクパターンがＦｌｉｔ領域（マスク信号が０）のＦＥＣシンボルエラーを検出する。

第３ＥＣＣ Ｇｒｏｕｐエラーカウント部３１ｈは、第３ＥＣＣ Ｇｒｏｕｐエラー検出部３１ｅが検出した１Ｆｌｉｔ長区間のＦＥＣシンボルエラー数をＦｌｉｔ長区間ごとにカウントする。

比較部３１ｉは、１Ｆｌｉｔ長区間のＦＥＣシンボルエラー数と、操作部２にて設定されたＦＥＣシンボルエラー閾値：ｎとを比較し、１Ｆｌｉｔ長区間のＦＥＣシンボルエラー数がＦＥＣシンボルエラー閾値：ｎを超えたＥＣＣ ＧｒｏｕｐがあったときにＦｌｉｔエラー検出信号をＦｌｉｔエラーカウント部３１ｊに出力する。

Ｆｌｉｔエラーカウント部３１ｊは、比較部３１ｉからのＦｌｉｔエラー検出信号をカウントし、カウント結果（Ｆｌｉｔエラーカウント値）を操作部２に出力する。

ここで、図７は誤り率測定装置１のＦｌｉｔエラー検出部３１によるＥＣＣ ＧｒｏｕｐごとのＦＥＣシンボルエラー検出のタイミングチャートの一例を示している。この例では、Ｆｌｉｔ長が８シンボル、ＦＥＣシンボルエラー閾値ｎが３シンボルに設定されているものとする。

図７のＣＬＫ位置０～１５のＦｌｉｔ領域に着目すると、ＦＥＣシンボルエラーとして「１」、「１」、「１」、「１」、「０」、「０」、「０」、「０」、「１」、「１」、「１」、「１」、「０」、「０」、「１」、「０」が入力し、Ｆｌｉｔ領域内における４ＰＡＭ４シンボル＝８ｂｉｔごとのＥＣＣ Ｇｒｏｕｐ０のＦＥＣシンボルエラー数が「２」、「３」、ＥＣＣ Ｇｒｏｕｐ１のＦＥＣシンボルエラー数が「１」、「１」、ＥＣＣ Ｇｒｏｕｐ２のＦＥＣシンボルエラー数が「１」、「１」となっている。そして、ＣＬＫ位置８～１５のＦｌｉｔ領域におけるＥＣＣ Ｇｒｏｕｐ０のＦＥＣシンボルエラー数が「３」であり、ＦＥＣシンボルエラー閾値：ｎ＝「３」以上なので、Ｆｌｉｔエラー１がエラー結果として出力される。

なお、図７のＳＫＰ領域のＣＬＫ位置１６～２０、３７～４１は、マスクパターンによってマスクされるため、エラーの検出及びカウントは行われない。

次に、上記構成の誤り率測定装置１によるＰＣＩｅ Ｇｅｎ６物理層のエラー測定時の処理動作について図８のフローチャートを参照しながら説明する。なお、ＰＣＩｅ Ｇｅｎ６物理層のエラー測定を行うにあたっては、被測定物Ｗが自身の設定によりループバック状態に遷移しているものとする。

まず、Ｆｌｉｔのビット列データに基づくＰＡＭ４信号をパターン発生器３から発生してループバック状態の被測定物Ｗに送信する（ＳＴ１）。

そして、エラー検出器４は、パターン発生器３から被測定物ＷへのＰＡＭ４信号の送信に伴って被測定物Ｗから折り返されるＰＡＭ４信号を受信し、受信したＰＡＭ４信号をＰＡＭ４デコーダ２１によりＭＳＢデータとＬＳＢデータに分割する（ＳＴ２）。このＰＡＭ４デコーダ２１により分割されたＭＳＢデータとＬＳＢデータは、ビット合成部２２にてビットＭＵＸして同期パターン検出部２５に出力される。

続いて、ＥＩＥＯＳ同期部２３は、ビット合成部２２にてビットＭＵＸされた入力データからＰＣＩｅ Ｇｅｎ６のＥＩＥＯＳパターンを見つけて１ｂ／１ｂシンボル同期を取り、入力データをシンボル境界で揃えて出力する（ＳＴ３）。

続いて、同期パターン検出部２５は、操作部２にて設定されたＦｌｉｔパターンのパターン先頭と同じパターンをＥＩＥＯＳ同期部２３から出力されるデータから検索してパターン先頭信号を出力する（ＳＴ４）。

そして、リファレンスパターン生成部２６は、同期パターン検出部２５からのパターン先頭信号をトリガとして、式（６）で求めたパターンに基づくＭＳＢリファレンスパターンとＬＳＢリファレンスパターンを生成する（ＳＴ５）。

また、シンボルマスク生成部２７は、同期パターン検出部２５からのパターン先頭信号をトリガとして、操作部２にて設定されるマスクパターン長およびマスクパターン周期に基づくシンボルマスクパターンを生成する（ＳＴ６）。

そして、エラー検出部３０は、ＦｌｉｔパターンによるＭＳＢデータとＬＳＢデータ、パターン先頭信号、ＭＳＢリファレンスパターン、ＬＳＢリファレンスパターン、マスクパターン、マスクパターン先頭信号を用いて、ビットエラーの検出及びカウント、ＰＡＭ４シンボルエラーの検出及びカウント、ＦＥＣシンボルエラーの検出及びカウントを行う（ＳＴ７）。このときのカウント結果は操作部２に出力される。その際、エラー検出部３０が検出するＦｌｉｔに相当する部分のエラーの量が同期条件閾値を下回ると、同期状態管理部３２から同期確立が操作部２に通知される。これに対し、エラー検出部３０が検出するＦｌｉｔに相当する部分のエラーの量が同期条件閾値を上回ると、同期状態管理部３２から同期未確立が操作部２に通知され、同期パターン検出部２５にＦｌｉｔパターンのパターン先頭の再取得（パターン先頭の再探索）が指示される。

また、Ｆｌｉｔエラー検出部３１は、１Ｆｌｉｔ長において、何れかのＥＣＣ Ｇｒｏｕｐ内のＦＥＣシンボルエラー数が、操作部２にて設定されたＦＥＣシンボルエラー閾値を超えたか否かの検出とカウントを行う（ＳＴ８）。このときのカウント結果は操作部２に出力される。

ところで、上述した実施の形態では、パターン発生器３が発生するＦｌｉｔパターンのビット列データに基づくＰＡＭ４信号を被測定物Ｗに送信し、リンクトレーニングを行わず被測定物Ｗ自身が信号折り返しのステートに遷移する機能を有するものとして説明したが、パターン発生器３を省き、被測定物ＷからＦｌｉｔパターンのビット列データに基づくＰＡＭ４信号をエラー検出器４に送信する構成としてもよい。この場合、被測定物Ｗが送信するＦｌｉｔパターンのビット列データに基づくＰＡＭ４信号を受信して各種エラーを検出するために必要な情報（レーン数に応じたＦｌｉｔパターン（含むＥＩＥＯＳ，ＳＫＰ）の１周期、レーン数に応じたＦｌｉｔ長、ＳＫＰに相当する部分をマスクするためのマスクパターン長、ＳＫＰの繰り返し周期に相当するマスクパターン周期、Ｆｌｉｔエラーを判別するための閾値、ＥＩＥＯＳに相当する部分をマスクするためのマスクパターン長、ＥＩＥＯＳの挿入周期、パターン先頭）は、予め操作部２に設定されているものとする。

このように、本実施の形態によれば、被測定物をＬ０状態にすることなく、Ｌ０状態のときと同じＦｌｉｔパターンを使用でき、ビットエラーとＦｌｉｔエラーの関係を正しく把握することができるようになる。しかも、誤り訂正を行わないため、回路規模を小さくできる。

また、ＦＥＣでガードされたパターンと、ＦＥＣでガードされていないパターンが混在する環境でもＦＥＣでガードされたパターンを識別し、Ｕｎｃｏｒｒｅｃｔａｂｌｅになるかの判定を行うことが可能となる。

以上、本発明に係る誤り率測定装置及び誤り率測定方法の最良の形態について説明したが、この形態による記述および図面により本発明が限定されることはない。すなわち、この形態に基づいて当業者等によりなされる他の形態、実施例および運用技術などはすべて本発明の範疇に含まれることは勿論である。

１ 誤り率測定装置
２ 操作部
３ パターン発生器
４ エラー検出器
１１ Ｆｌｉｔパターン発生部
１２ ビット分割部
１３ ＰＡＭ４エンコーダ
２１ ＰＡＭ４デコーダ
２２ ビット合成部
２３ ＥＩＥＯＳ同期部
２４ ビット分割部
２５ 同期パターン検出部
２６ リファレンスパターン生成部
２７ シンボルマスク生成部
２８ 第１遅延部
２９ 第２遅延部
３０ エラー検出部
３１ Ｆｌｉｔエラー検出部
３１ａ Ｆｌｉｔ長タイミングカウンタ
３１ｂ ＥＣＣ Ｇｒｏｕｐタイミングカウンタ
３１ｃ 第１ＥＣＣ Ｇｒｏｕｐエラー検出部
３１ｄ 第２ＥＣＣ Ｇｒｏｕｐエラー検出部
３１ｅ 第３ＥＣＣ Ｇｒｏｕｐエラー検出部
３１ｆ 第１ＥＣＣ Ｇｒｏｕｐエラーカウント部
３１ｇ 第２ＥＣＣ Ｇｒｏｕｐエラーカウント部
３１ｈ 第３ＥＣＣ Ｇｒｏｕｐエラーカウント部
３１ｉ 比較部
３１ｊ Ｆｌｉｔエラーカウント部
３２ 同期状態管理部
Ｗ 被測定物

Claims (4)

1. ハイスピードバス規格で定義されるレーン数に応じたＥＩＥＯＳとＳＫＰ ＯＳを含むＦｌｉｔパターンの１周期、レーン数に応じたＦｌｉｔ長、前記ＳＫＰ ＯＳに相当する部分をマスクするためのマスクパターン長、前記ＳＫＰ ＯＳの繰り返し周期に相当するマスクパターン周期、Ｆｌｉｔエラーを判別するための閾値、前記ＥＩＥＯＳに相当する部分をマスクするためのマスクパターン長、前記ＥＩＥＯＳの挿入周期、前記Ｆｌｉｔパターンのパターン先頭の設定を行う操作部（２）と、
   前記ＳＫＰ ＯＳに相当する部分をマスクするためのマスクパターン長、前記ＳＫＰ ＯＳの繰り返し周期に相当するマスクパターン周期、前記ＥＩＥＯＳに相当する部分をマスクするためのマスクパターン長、前記ＥＩＥＯＳの挿入周期によるマスクパターンを生成するシンボルマスク生成部（２７）と、被測定物（Ｗ）から送信される前記Ｆｌｉｔパターンのビット列データに基づくＰＡＭ４信号を受信し、受信したＰＡＭ４信号の前記ＥＩＥＯＳと前記ＳＫＰ ＯＳに相当する部分を前記マスクパターンでマスクしてＦｌｉｔに相当する部分のエラーを検出してカウントするエラー検出部（３０）と、前記Ｆｌｉｔに相当する部分のＥＣＣ ＧｒｏｕｐごとのＦＥＣシンボルエラーを検出してＦＥＣシンボルエラー数をカウントし、ＦＥＣシンボルエラー数が前記閾値を超えたものをＦｌｉｔエラーと判定するＦｌｉｔエラー検出部（３１）と、前記エラー検出部にて検出される前記Ｆｌｉｔに相当する部分のエラーの量が同期条件閾値を上回ったときに、前記Ｆｌｉｔパターンのパターン先頭の再取得を指示する同期状態管理部（３２）とを含むエラー検出器（４）と、
   を備えたことを特徴とする誤り率測定装置。
2. 前記Ｆｌｉｔパターンのビット列データに基づくＰＡＭ４信号を発生して前記被測定物に送信するパターン発生器（３）を備え、
   前記被測定物は、自身の設定でループバック状態に遷移可能であり、ループバック状態のときに前記パターン発生器から送信される前記Ｆｌｉｔパターンのビット列データに基づくＰＡＭ４信号を前記エラー検出器に折り返して送信することを特徴とする請求項１に記載の誤り率測定装置。
3. ハイスピードバス規格で定義されるレーン数に応じたＥＩＥＯＳとＳＫＰ ＯＳを含むＦｌｉｔパターンの１周期、レーン数に応じたＦｌｉｔ長、前記ＳＫＰ ＯＳに相当する部分をマスクするためのマスクパターン長、前記ＳＫＰ ＯＳの繰り返し周期に相当するマスクパターン周期、Ｆｌｉｔエラーを判別するための閾値、前記ＥＩＥＯＳに相当する部分をマスクするためのマスクパターン長、前記ＥＩＥＯＳの挿入周期、前記Ｆｌｉｔパターンのパターン先頭の設定を操作部（２）にて行うステップと、
   前記ＳＫＰ ＯＳに相当する部分をマスクするためのマスクパターン長、前記ＳＫＰ ＯＳの繰り返し周期に相当するマスクパターン周期、前記ＥＩＥＯＳに相当する部分をマスクするためのマスクパターン長、前記ＥＩＥＯＳの挿入周期によるマスクパターンをエラー検出器（４）のシンボルマスク生成部（２７）にて生成するステップと、
   前記エラー検出器のエラー検出部（３０）により、被測定物（Ｗ）から送信される前記Ｆｌｉｔパターンのビット列データに基づくＰＡＭ４信号を受信し、受信したＰＡＭ４信号の前記ＥＩＥＯＳと前記ＳＫＰ ＯＳに相当する部分を前記マスクパターンでマスクしてＦｌｉｔに相当する部分のエラーを検出してカウントするステップと、
   前記エラー検出器のＦｌｉｔエラー検出部（３１）により、前記Ｆｌｉｔに相当する部分のＥＣＣ ＧｒｏｕｐごとのＦＥＣシンボルエラーを検出してＦＥＣシンボルエラー数をカウントし、ＦＥＣシンボルエラー数が前記閾値を超えたものをＦｌｉｔエラーと判定するステップと、
   前記エラー検出器の同期状態管理部（３２）により、前記エラー検出部にて検出される前記Ｆｌｉｔに相当する部分のエラーの量が同期条件閾値を上回ったときに、前記Ｆｌｉｔパターンのパターン先頭の再取得を指示するステップと、を含むことを特徴とする誤り率測定方法。
4. 前記被測定物が自身の設定でループバック状態に遷移可能であり、
   前記Ｆｌｉｔパターンのビット列データに基づくＰＡＭ４信号をパターン発生器（３）から発生して前記被測定物に送信するステップと、
   前記被測定物がループバック状態のときに前記パターン発生器から前記被測定物に送信される前記Ｆｌｉｔパターンのビット列データに基づくＰＡＭ４信号を前記被測定物から前記エラー検出器に折り返して送信するステップと、を含むことを特徴とする請求項３に記載の誤り率測定方法。

Images