JP7647828B2 - 離型フィルム及び半導体パッケージの製造方法 - Google Patents

Description

本発明は、離型フィルム及び半導体パッケージの製造方法に関する。

近年、電子機器、特に携帯電話の薄型化が進むにつれて、半導体素子等の電子部品を内蔵する半導体パッケージにも更なる薄型化が求められている。また、放熱性の向上の観点からも、電子部品の全体を封止樹脂で覆うオーバーモールド成形（Ｏｖｅｒ Ｍｏｌｄｉｎｇ）に代えて、電子部品の表面の一部を露出させる露出成形（Ｅｘｐｏｓｅｄ Ｄｉｅ Ｍｏｌｄｉｎｇ）が採用されるケースが増えつつある。

電子部品の一部が露出した状態となるように電子部品を封止する際は、電子部品の露出部への封止材の漏れ（フラッシュバリ）を防ぐ必要がある。そこで、電子部品の露出させる部分に離型性を有するフィルム（離型フィルム）を貼り付けた状態で封止を行い、その後に離型フィルムを剥離して電子部品の表面を露出させることが行われている。このような離型フィルムとして、例えば、特許文献１には延伸ポリエステル樹脂フィルムからなる基材フィルムの少なくとも片面にフッ素樹脂からなるフィルムが積層されてなる積層フィルムが記載されている。

特願２００５－１８６７４０号公報

上述のように離型フィルムは封止工程後に電子部品の表面から剥離される。このとき、離型フィルムが帯電していると剥離の際に放電が生じ、電子部品の静電破壊が発生するおそれがある。
さらに、複数のパッケージを基板へ実装した後に一括で封止する技術が近年検討されており、端子の露出のために離型フィルムの使用が検討されている。この場合、基板上には様々な種類のパッケージが存在するため、離型フィルムに優れた伸び性（金型追従性）が求められる。またパッケージの種類によっては熱に弱い場合もあるため、低温（例えば、１５０℃以下）でも優れた伸び性を示すことが求められている。

上記事情にかんがみ、本発明の一態様は、電子部品の静電破壊が抑制され、かつ低温での伸び性に優れる離型フィルムを提供することを課題とする。本発明の別の一態様は、この離型フィルムを用いた半導体パッケージの製造方法を提供することを課題とする。

上記課題を解決するための手段には、以下の実施態様が含まれる。
＜１＞基材層と、粘着層と、前記基材層と前記粘着層との間に配置される導電層と、を備え、前記基材層はブチレン構造とアルキレンオキシド構造とを含むポリエステル共重合体を含む、離型フィルム。
＜２＞基材層と、粘着層と、前記基材層と前記粘着層との間に配置される導電層と、を備え、１５０℃での伸び率が１０００％以上である、離型フィルム。
＜３＞露出成形による半導体パッケージの製造に用いるための、＜１＞又は＜２＞に記載の離型フィルム。
＜４＞＜１＞～＜３＞のいずれか１項に記載の離型フィルムの前記粘着層が電子部品の表面の少なくとも一部に接触した状態で前記電子部品の周囲を封止する工程と、前記離型フィルムを前記電子部品から剥離する工程と、を備える半導体パッケージの製造方法。

本発明の一態様によれば、電子部品の静電破壊が抑制され、かつ低温での伸び性に優れる離型フィルムが提供される。本発明の別の一態様によれば、この離型フィルムを用いた半導体パッケージの製造方法が提供される。

離型フィルムの構成を概略的に示す図である。 離型フィルムの伸び率及び弾性率の測定に用いる試験片の形状を示す図である。

以下、本発明を実施するための形態について詳細に説明する。但し、本発明は以下の実施形態に限定されるものではない。以下の実施形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合を除き、必須ではない。数値及びその範囲についても同様であり、本発明を制限するものではない。

本明細書において「工程」との語には、他の工程から独立した工程に加え、他の工程と明確に区別できない場合であってもその工程の目的が達成されれば、当該工程も含まれる。
本明細書において「～」を用いて示された数値範囲には、「～」の前後に記載される数値がそれぞれ最小値及び最大値として含まれる。
本明細書中に段階的に記載されている数値範囲において、一つの数値範囲で記載された上限値又は下限値は、他の段階的な記載の数値範囲の上限値又は下限値に置き換えてもよい。また、本明細書中に記載されている数値範囲において、その数値範囲の上限値又は下限値は、実施例に示されている値に置き換えてもよい。
本明細書において組成物中の各成分の含有率又は含有量は、組成物中に各成分に該当する物質が複数種存在する場合、特に断らない限り、組成物中に存在する当該複数種の物質の合計の含有率又は含有量を意味する。
本明細書において組成物中の各成分の粒子径は、組成物中に各成分に該当する粒子が複数種存在する場合、特に断らない限り、組成物中に存在する当該複数種の粒子の混合物についての値を意味する。
本明細書において「層」との語には、当該層が存在する領域を観察したときに、当該領域の全体に形成されている場合に加え、当該領域の一部にのみ形成されている場合も含まれる。
本明細書において離型フィルム又は離型フィルムを構成する各層の厚みは、公知の手法で測定できる。例えば、ダイヤルゲージ等を用いて測定してもよく、離型フィルムの断面画像から測定してもよい。あるいは、層を構成する材料を溶剤等を用いて除去し、除去前後の質量、材料の密度、層の面積等から算出してもよい。層の厚みが一定でない場合は、任意の５点で測定した値の算術平均値を層の厚みとする。
本明細書において「（メタ）アクリル」はアクリル及びメタクリルのいずれか一方又は両方を意味し、「（メタ）アクリレート」はアクリレート及びメタクリレートのいずれか一方又は両方を意味する。

＜離型フィルム＞
本開示の離型フィルムは、基材層と、粘着層と、前記基材層と前記粘着層との間に配置される導電層と、を備え、下記（１）又は（２）の少なくとも一方を満たす離型フィルムである。
（１）基材層がブチレン構造とアルキレンオキシド構造とを含むポリエステル共重合体（以下、単にポリエステル共重合体ともいう）を含む。
（２）１５０℃での伸び率が１０００％以上である。

上記離型フィルムによれば、電子部品の静電破壊が抑制される。その理由は必ずしも明らかではないが、導電層を設けることで離型フィルムの帯電が抑制され、離型フィルムを電子部品から剥離する際に放電が生じにくいためと考えられる。

図１に離型フィルムの構成を概略的に示す。図１に示すように、離型フィルム４０は基材層１０と、粘着層２０と、基材層１０と粘着層２０との間に配置される導電層３０と、を備えている。

図１に示すように、本開示の離型フィルムでは導電層３０が離型フィルム４０の表面ではなく、基材層１０と粘着層２０との間に配置されている（粘着層２０が離型フィルムの表面に配置されている）。このため、電子部品の表面に粘着層を介して離型フィルムを充分に密着させることができ、封止材の侵入を効果的に防止することができる。

さらに、上記離型フィルムは上記（１）又は（２）の少なくとも一方を満たすため、低温での伸び性に優れている。

本開示の離型フィルムは、粘着層側を電子部品等の被着体の表面に貼り付けた状態で封止工程等の処理を行った後に剥離される。本開示の離型フィルムは、被着体から剥離する際に放電が生じにくい。このため、例えば、露出成形による半導体パッケージの製造に好適に用いられる。

本開示において離型フィルムの１５０℃での伸び率（％）は、下記のようにして測定される。
まず、離型フィルムを用いて図２に示すような形状の試験片を作製する。この試験片の両端を試験機でつかんで引張試験を実施する。測定は１５０℃の条件下で行い、引張速度は５００ｍｍ／分とする。試験前のサンプルの標点間距離Ａ（図２に示す試験片の幅が１０ｍｍである部分の長さ：４０ｍｍ）と、サンプルが切断したときの標点間距離Ｂとから、下式におり伸び率を算出する。

離型フィルムの伸び率の測定には、例えば、株式会社オリエンテック製「テンシロン引張試験機 ＲＴＡ－１００型」又はこれに類似した試験機であって、摘み具及び１８０度剥離装置を有するものを使用する。

離型フィルムは、１５０℃での伸び率が１２００％以上であることが好ましく、１４００％以上であることがより好ましい。離型フィルムの１５０℃での伸び率は、例えば、基材層がポリエステル共重合体を含む場合は、ポリエステル共重合体におけるブチレン構造とアルキレンオキシド構造との組成比によって調整することができる。

離型フィルムは、１５０℃での弾性率が１０ＭＰａ～５０Ｍｐａであることが好ましく、２０ＭＰａ～４０Ｍｐａであることがより好ましい。１５０℃での弾性率が１０ＭＰａ以上であると、良好な金型追従性が得られる傾向にあり、５０ＭＰａ以下であると、良好な伸び性が得られる傾向にある。
離型フィルムの１５０℃での弾性率は、例えば、基材層がポリエステル共重合体を含む場合は、ポリエステル共重合体におけるブチレン構造とアルキレンオキシド構造との組成比によって調整することができる。

（１５０℃での弾性率）
離型フィルムの１５０℃での弾性率（ＭＰａ）は、１５０℃での伸び率の測定と同様にして試験片を引っ張り、応力-とひずみ線図における接線の傾きから算出する。試験片にかかっている単位断面積（ｍｍ２）当たりの力（ＭＰａ）、試験前の標点間距離Ｌ０（４０ｍｍ）、及び標点間距離Ｌから、下式により算出する。

（基材層）
低温での伸び性の観点からは、基材層は、ブチレン構造とアルキレンオキシド構造とを含むポリエステル共重合体を含むことが好ましい。
ポリエステル共重合体に含まれるアルキレンオキシド構造はアルキレン基と酸素原子とが結合した構造であり、アルキレン基の炭素数は好ましくは１～６、より好ましくは４である。

ポリエステル共重合体は、例えば、テレフタル酸等の芳香族ジカルボン酸又はその誘導体、１，４－ブタンジオール、及びポリ（アルキレンオキシド）グリコールを共重合させることで合成することができる。

ポリエステル共重合体として好ましくは、下記式（１）で表される構造単位と下記式（２）で表される構造単位とを含む共重合体が挙げられる。この共重合体は、式（１）で表される構造単位がハードセグメント（ＰＢＴ）、式（２）で表される構造単位がソフトセグメント（ＰＴＭＧ）をそれぞれ構成するエラストマーである。

上記共重合体を構成するハードセグメント（ＰＢＴ）とソフトセグメント（ＰＴＭＧ）の質量比（ＰＢＴ：ＰＴＭＧ）は、特に制限されない。例えば、１：９～９：１の範囲から選択してもよく、２：８～８：２の範囲から選択してもよく、３：７～７：３の範囲から選択してもよい。

基材層は、ポリエステル共重合体以外の成分を含んでもよい。例えば、ポリエチレンテレフタラート（ＰＥＴ）、ポリブチレンテレフタレート（ＰＢＴ）等のポリエステル、ポリイミド、ポリアミド、ポリエステルエーテル、ポリアミドイミド、フッ素含有樹脂などが挙げられる。基材層がポリエステル共重合体以外の成分を含む場合、ポリエステル共重合体の割合が基材層全体の５０質量％以上であることが好ましく、７０質量％以上であることがより好ましく、８０質量％以上であることがさらに好ましい。

基材層の厚みは特に限定されず、１０μｍ～３００μｍであることが好ましく、２０μｍ～１００μｍであることがより好ましい。基材層の厚みが１０μｍ以上であると、離型シートが破れにくく、取扱い性に優れる。基材層の厚みが３００μｍ以下であると、金型への追従性に優れるため、成型された半導体パッケージのシワ等による外観不良の発生が抑制される傾向にある。

基材層は、１層のみから構成されても、２層以上から構成されてもよい。２層以上から構成される基材層を得る方法としては、各層の材料を共押出法で押し出して作製する方法、２枚以上のフィルムをラミネートする方法等が挙げられる。

必要に応じ、基材層の導電層が設けられる側の面に、導電層に対する密着力を向上させるための処理が施されていてもよい。処理の方法としては、コロナ処理、プラズマ処理等の表面処理、下塗り剤（プライマ）の塗布などが挙げられる。

必要に応じ、基材層の背面（導電層が配置される側とは逆の面）に、離型フィルムのロールからの巻き出し性を調節するための背面処理剤が付与されていてもよい。背面処理剤としては、シリコーン樹脂、フッ素含有樹脂、ポリビニルアルコール、アルキル基を有する樹脂等が挙げられる。必要に応じ、これらの背面処理剤は変性処理がされてもよい。背面処理剤は、１種のみを用いても２種以上を併用してもよい。

（粘着層）
粘着層は、電子部品の表面に対する密着性の観点から、粘着剤を含むことが好ましい。粘着剤の種類は特に制限されず、粘着性、離型性、耐熱性等を考慮して選択できる。具体的には、アクリル系粘着剤、シリコーン系粘着剤及びウレタン系粘着剤が好ましく、アクリル系粘着剤がより好ましい。粘着層に含まれる粘着剤は、１種のみであっても２種以上であってもよい。

アクリル系粘着剤は、主モノマーとしてのアクリル酸ブチル、アクリル酸エチル、２－エチルヘキシルアクリレート等のガラス転移温度（Ｔｇ）が低い（例えば、－２０℃以下）モノマーと、（メタ）アクリル酸、ヒドロキシエチル（メタ）アクリレート、ヒドロキシエチル（メタ）アクリレート、（メタ）アクリルアミド、（メタ）アクリロニトリル等の官能基を有するモノマーとを共重合させて得られる共重合体（以下、アクリル共重合体ともいう）であることが好ましい。上記「ガラス転移温度」は、該当するモノマーを用いて得られるホモポリマーのガラス転移温度である。

アクリル共重合体は、架橋型アクリル共重合体であってもよい。架橋型アクリル共重合体は、アクリル共重合体の原料となるモノマーを、架橋剤を使用して架橋させることにより合成できる。架橋型アクリル共重合体の合成に使用される架橋剤としては、イソシアネート化合物、メラミン化合物、エポキシ化合物等の公知の架橋剤が挙げられる。また、アクリル系粘着剤中に緩やかに広がった網目状構造を形成するために、架橋剤は３官能、４官能等の多官能架橋剤であることがより好ましい。

粘着層は、必要に応じて、アンカリング向上剤、架橋促進剤、フィラー、着色剤等を含んでいてもよい。例えば、粘着層がフィラーを含むことにより、粘着層の外表面（導電層とは逆の面）が粗化されて電子部品からの剥離性が向上する等の効果が得られる。

フィラーの材質は特に制限されず、樹脂等の有機物質であっても、金属、金属酸化物等の無機物質であっても、有機物質と無機物質との組み合わせであってもよい。また、粘着層に含まれるフィラーは１種のみでも２種以上であってもよい。フィラーの体積平均粒子径は、特に制限されない。例えば、１μｍ～２０μｍの範囲から選択できる。本明細書においてフィラーの体積平均粒子径は、レーザー回折法により測定される体積基準の粒度分布において小径側からの累積が５０％となるときの粒子径（Ｄ５０）である。

粘着層に含まれる粘着剤との親和性の観点からは、フィラーは樹脂粒子であることが好ましい。樹脂粒子を構成する樹脂としては、アクリル樹脂、オレフィン樹脂、スチレン樹脂、アクリロニトリル樹脂、シリコーン樹脂等が挙げられる。成形後の半導体パッケージ表面への残渣を抑制する観点からは、アクリル樹脂が好ましい。

粘着層の厚みは特に限定されず、０．１μｍ～１００μｍであることが好ましく、１μｍ～１００μｍであることがより好ましい。粘着層の厚みが０．１μｍ以上であると、電子部品に対する粘着力が充分に得られ、封止材の侵入が効果的に抑制される。粘着層の厚みが１００μｍ以下であると、粘着層表面の導電層からの距離が遠すぎずに表面抵抗率が低く維持され、電子部品の静電破壊が効果的に抑制される。また、粘着層の熱硬化時の熱収縮応力が生じにくく、離型フィルムの平坦性が保持されやすい。
粘着層の形成しやすさ（塗布性等）、粘着力の確保、帯電防止機能の確保等を総合的に考慮すると、粘着層の厚みは３μｍ～５０μｍであることがさらに好ましい。

（導電層）
導電層は、離型フィルムの導電性を高めて帯電を抑制できるものであればその構成は特に制限されない。例えば、帯電防止剤、導電性高分子材料、金属等の導電性材料を含む層であってもよい。

導電層に含まれる帯電防止剤としては、第４級アンモニウム塩、ピリジウム塩、第１～３級アミノ基等のカチオン性基を有するカチオン性帯電防止剤、スルホン酸塩基、硫酸エステル塩基、リン酸エステル塩基等のアニオン性基を有するアニオン系帯電防止剤、アミノ酸系、アミノ酸硫酸エステル系等の両性帯電防止剤、アミノアルコール系、グリセリン系、ポリエチレングリコール系等のノニオン性基を有するノニオン系帯電防止剤、これらの帯電防止剤を高分子量化した高分子型帯電防止剤などが挙げられる。帯電防止剤は、主剤と助剤（硬化剤等）との組み合わせであってもよい。
導電層に含まれる導電性高分子材料としては、ポリチオフェン、ポリアニリン、ポリピロール、ポリアセチレン等を骨格に有する高分子化合物が挙げられる。
金属としてはアルミニウム、銅、金、クロム、スズ等が挙げられ、入手性の観点からはアルミニウムが好ましい。

導電層を形成する方法は、特に制限されない。例えば、基材層となるフィルムの片面に金属箔等をラミネートする方法、基材層となるフィルムの片面に導電層の材料を塗布、蒸着等により付与する方法などが挙げられる。

導電層の厚みは、離型フィルムの帯電防止効果が充分に得られるのであれば特に限定されない。例えば、０．０１μｍ～１μｍの範囲内であってもよい。

＜半導体パッケージの製造方法＞
本開示の半導体パッケージの製造方法は、上述した離型フィルムの粘着層が電子部品の表面の少なくとも一部に接触した状態で電子部品の周囲を封止する工程と、離型フィルムを電子部品から剥離する工程と、を備える半導体パッケージの製造方法である。

上述したように、本開示の離型フィルムは剥離する際に放電が生じにくく、電子部品の静電破壊が抑制される。したがって上記方法によれば、信頼性に優れる半導体パッケージを製造することができる。
さらに、本開示の離型フィルムは電子部品に対する密着性に優れている。したがって、離型フィルムを電子部品から剥離した後に露出した部分への封止材の侵入が生じにくい。

上記方法において使用される電子部品の種類は特に制限されない。例えば、半導体素子、コンデンサ、端子等が挙げられる。
上記方法において電子部品の周囲を封止する材料（封止材）の種類は特に制限されない。例えば、エポキシ樹脂、アクリル樹脂等を含む樹脂組成物が挙げられる。

以下に、本開示の離型フィルムについて、実施例に基づき説明する。ただし、本開示は以下の実施例に限定されるものではない。

＜実施例１＞
基材層の材料として、一般式（１）で表される構造のハードセグメント（ＰＢＴ）及び一般式（２）で表される構造のソフトセグメント（ＰＴＭＧ）の質量比（ＰＢＴ：ＰＴＭＧ）が３：７であるポリエステル共重合体を用いて、厚さが１００μｍの基材フィルムを作製し、片面にコロナ処理を行った。
基材フィルムのコロナ処理面に、帯電防止剤を溶剤で２．５質量％に希釈したものを塗布し、１００℃で１分間加熱して導電層（厚み０．３μｍ）を形成した。溶剤としては水とイソプロピルアルコールとの混合物（質量比１：１）を使用した。
粘着層の材料として、粘着剤（１００質量部）と、架橋剤（２０質量部）と、トルエン：メチルエチルケトンの質量比が８：２の混合溶剤（３４質量部）と、フィラー（５質量部とを混合して粘着層形成用組成物を調製した。この粘着層形成用組成物を導電層の上に、粘着層の厚みが５μｍとなるように塗布し、１００℃で１分間加熱して粘着層を形成し、離型フィルムを作製した。

＜実施例２＞
ポリエステル共重合体のハードセグメント（ＰＢＴ）及びソフトセグメント（ＰＴＭＧ）の質量比（ＰＢＴ：ＰＴＭＧ）を５：５としたこと以外は実施例１と同様にして、離型フィルムを作製した。

＜実施例３＞
ポリエステル共重合体のハードセグメント（ＰＢＴ）及びソフトセグメント（ＰＴＭＧ）の質量比（ＰＢＴ：ＰＴＭＧ）を７：３としたこと以外は実施例１と同様にして、離型フィルムを作製した。

＜実施例４＞
ポリエステル共重合体のハードセグメント（ＰＢＴ）及びソフトセグメント（ＰＴＭＧ）の質量比（ＰＢＴ：ＰＴＭＧ）を８：２としたこと以外は実施例１と同様にして、離型フィルムを作製した。

＜実施例５＞
ポリブチレンテレフタレートからなる層Ａと、ハードセグメント（ＰＢＴ）及びソフトセグメント（ＰＴＭＧ）の質量比（ＰＢＴ：ＰＴＭＧ）が２：８であるポリエステル共重合体からなる層Ｂとが積層された基材フィルム（厚さ１００μｍ）を、共押出により作製した。層Ａ及び層Ｂの厚み比は１：１とした。
得られた基材フィルムを用いたこと以外は実施例１と同様にして、離型フィルムを作製した。

＜比較例１＞
基材フィルムとして、片面にコロナ処理がされた厚さ１００μｍのポリブチレンテレフタレートフィルムを用いたこと以外は実施例１と同様にして、離型フィルムを作製した。

＜比較例２＞
基材フィルムの上に導電層を形成せずに粘着層を形成したこと以外は実施例３と同様にして、離型フィルムを作製した。

離型フィルムの作製に使用した各材料の詳細は、下記のとおりである。
帯電防止剤：下記成分Ａ（１００質量部）及び成分Ｂ（２５質量部）の混合物
成分Ａ：第４級アンモニウム塩を有するアクリル共重合体であるカチオン性帯電防止剤、商品名「ボンディップＰＡ－１００主剤」、コニシ株式会社
成分Ｂ：エポキシ樹脂、商品名「ボンディップＰＡ－１００硬化剤」、コニシ株式会社

粘着剤：アクリル系粘着剤、商品名「ＦＳ－１２０８」、ライオン・スペシャリティ・ケミカルズ株式会社、メタクリル酸エステルの複数種の混合モノマーで構成
架橋剤：ポリイソシアネート系架橋剤（ヘキサメチレンジイソシアネート架橋剤（ＨＭＤＩ））、商品名「デュラネートＥ４０５－８０Ｔ」、旭化成ケミカルズ株式会社
フィラー：架橋アクリル粒子、商品名「ＭＸ－５００」、総研化学株式会社、体積平均粒子径５μｍ

＜評価試験＞
作製した離型フィルムを用いて、以下の評価試験を行った。

（１５０℃での伸び率及び弾性率）
上述した方法により、離型フィルムの１５０℃での伸び率及び弾性率を測定した。測定には株式会社オリエンテック製「テンシロン引張試験機 ＲＴＡ－１００型」を使用した。結果を表１に示す。

（金型追従性・成型品外観）
深さ３ｍｍのトランスファーモールド金型の上型に離型フィルムを装着し、真空で固定した後、型締めし、封止材でトランスファーモールドした。金型温度は１５０℃、成形圧力６．８６ＭＰａ（７０ｋｇｆ／ｃｍ^２）、成形時間３００秒とした。
金型追従性は、破れ等が発生することなく離型シートが金型に追従できていれば○、破れ等がわずかに発生したが実用上問題ない場合は△、破れ等が発生した場合は×として評価した。
成型品外観は、離型フィルムのシワ、フローマーク等が発生しておらず外見が良好な場合は○、離型フィルムのシワ、フローマーク等がわずかに発生したが実用上問題ない場合は△、離型フィルムのシワ、フローマーク等が発生して外観に不良が発生している場合は×として評価した。

（電子部品の静電破壊試験）
電子部品（半導体素子）が搭載された回路基板上に離型フィルムの粘着層側を貼り付け、温度が２３±２℃、湿度が６０±１０％ＲＨの雰囲気下で６０秒放置した。その後、離型フィルムを勢いよく剥離した。この作業を５回繰り返した後の回路基板をＶ－Ｉ（電圧電流特性）測定にて確認し、通電がとれる場合は「〇」、通電がとれなくなった場合は「×」として評価した。

表１の結果に示すように、基材層がポリエステル共重合体を含み、１５０℃での伸び率が１０００％以上である実施例の離型フィルムは、基材層がポリエステル共重合体を含まず、１５０℃での伸び率が１０００％未満である比較例１の離型フィルムに比べて低温での伸び性に優れ、金型追従性及び成形品外観の評価も良好であった。
さらに、基材層と粘着層との間に導電層を形成した実施例の離型フィルムは、静電破壊試験において電子部品の静電破壊が生じなかった。

１０：基材層
２０：粘着層
３０：導電層
４０：離型フィルム

Claims (4)

1. 基材層と、粘着層と、前記基材層と前記粘着層との間に配置される導電層と、を備え、前記基材層は、下記式（１）で表される構造単位（ＰＢＴ）と下記式（２）で表される構造単位（ＰＴＭＧ）とを含み、ＰＢＴとＰＴＭＧとの質量比（ＰＢＴ：ＰＭＴＧ）が２．８～８．２であるポリエステル共重合体を含む、離型フィルム。
   
   
2. 基材層と、粘着層と、前記基材層と前記粘着層との間に配置される導電層と、を備え、１５０℃での伸び率が１０００％以上である、請求項１に記載の離型フィルム。
3. 露出成形による半導体パッケージの製造に用いるための、請求項１又は請求項２に記載の離型フィルム。
4. 請求項１～請求項３のいずれか１項に記載の離型フィルムの前記粘着層が電子部品の表面の少なくとも一部に接触した状態で前記電子部品の周囲を封止する工程と、前記離型フィルムを前記電子部品から剥離する工程と、を備える半導体パッケージの製造方法。