JP7657721B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7657721B2
JP7657721B2 JP2021544972A JP2021544972A JP7657721B2 JP 7657721 B2 JP7657721 B2 JP 7657721B2 JP 2021544972 A JP2021544972 A JP 2021544972A JP 2021544972 A JP2021544972 A JP 2021544972A JP 7657721 B2 JP7657721 B2 JP 7657721B2
Authority
JP
Japan
Prior art keywords
oxide
conductor
insulator
transistor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021544972A
Other languages
English (en)
Other versions
JPWO2021048672A1 (ja
Inventor
寛司 國武
達也 大貫
肇 木村
隆之 池田
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JPWO2021048672A1 publication Critical patent/JPWO2021048672A1/ja
Priority to JP2025052461A priority Critical patent/JP2025098185A/ja
Application granted granted Critical
Publication of JP7657721B2 publication Critical patent/JP7657721B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/471—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different architectures, e.g. having both top-gate and bottom-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs

Landscapes

  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)

Description

本発明の一態様は、半導体装置に関する。
なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうるもの全般を指す。よって、トランジスタやダイオードなどの半導体素子や、半導体素子を含む回路は半導体装置である。また、表示装置、発光装置、照明装置、電気光学装置、記憶装置、撮像装置、通信装置および電子機器などは、半導体素子や半導体回路を含む場合がある。また、表示装置、発光装置、照明装置、電気光学装置、記憶装置、撮像装置、通信装置および電子機器なども、半導体装置と呼ばれる場合がある。
近年、チャネル形成領域に酸化物半導体または金属酸化物を用いたトランジスタ（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒトランジスタ、以下、ＯＳトランジスタと呼ぶ）が注目されている（特許文献１）。
ＯＳトランジスタはオフ電流が非常に小さい。そのことを利用して、特許文献２および３には、ＯＳトランジスタを用いた不揮発性メモリが開示されている。ＯＳトランジスタを用いた不揮発性メモリは、データの書き換え可能回数に制限がなく、さらにデータを書き換えるときの消費電力も少ない。また、特許文献３には、ＯＳトランジスタのみで不揮発性メモリのメモリセルを構成した例が開示されている。
なお、本明細書においてＯＳトランジスタを用いた不揮発性メモリをＮＯＳＲＡＭ（登録商標）と呼ぶ場合がある。ＮＯＳＲＡＭとは「Ｎｏｎｖｏｌａｔｉｌｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＲＡＭ」の略称であり、ゲインセル型（２Ｔ型、３Ｔ型）のメモリセルを有するＲＡＭを指す。
特開２００７－１２３８６１号公報 特開２０１１－１５１３８３号公報 特開２０１６－１１５３８７号公報
本発明の一形態は、占有面積が小さい半導体装置を提供することを課題の一とする。または、本発明の一形態は、高集積化が可能な半導体装置を提供することを課題の一とする。または、本発明の一形態は、記憶容量の大きい半導体装置を提供することを課題の一とする。または、本発明の一形態は、製造コストの低い半導体装置を提供することを課題の一とする。または、本発明の一形態は、信頼性の高い半導体装置を提供することを課題の一とする。または、本発明の一形態は、新規な半導体装置を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はない。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、第１のトランジスタと、第２のトランジスタと、容量素子と、第１の絶縁体と、第１の導電体と、を有し、第１のトランジスタは、第１の酸化物半導体と、第１のゲートと、第１のゲート絶縁体と、を有し、第２のトランジスタは、第２の酸化物半導体と、第２のゲートと、第２のゲート絶縁体と、を有し、容量素子は、第２の導電体と、第３の導電体と、第２の絶縁体と、を有し、第１の絶縁体は、第１の酸化物半導体、および第２の酸化物半導体の上に配置され、第１の絶縁体は、第１の酸化物半導体に達する第１の開口が形成され、第２の酸化物半導体に達する第２の開口が形成され、第２のトランジスタのソースまたはドレインの一方に達する第３の開口が形成され、第１の開口の中に、第１のゲート絶縁体、および第１のゲートが配置され、第２の開口の中に、第２のゲート絶縁体、および第２のゲートが配置され、第３の開口の中に、第１の導電体が配置され、第２の導電体は、第１の導電体の上面、および第１のゲートの上面に接して配置され、第２の絶縁体は、第２の導電体および第１の絶縁体上に配置され、第３の導電体は、第２の絶縁体を介して、第２の導電体を覆って配置される、半導体装置である。
上記において、第２の導電体は、第１のゲートを覆って配置される、ことが好ましい。
また、上記において、第１のゲートの一部が、第２の導電体から露出し、第１のゲートの一部が第２の絶縁体に接する、構成にしてもよい。
また、上記において、第１のトランジスタのチャネル長方向と、第２のトランジスタのチャネル長方向は、概略平行である、ことが好ましい。また、上記において、第３の導電体の伸長方向は、第１のトランジスタのチャネル長方向と、概略垂直である、ことが好ましい。
また、上記において、第２のゲートの上面に接して第４の導電体を有し、第４の導電体の伸長方向は、第２のトランジスタのチャネル長方向と、概略垂直である、ことが好ましい。また、上記において、第４の導電体は、第１の絶縁体を介して、第１の酸化物半導体と重畳する、ことが好ましい。
本発明の他の一態様は、第１乃至第４のトランジスタと、第１の酸化物半導体と、第２の酸化物半導体と、第１の容量素子と、第２の容量素子と、第１の絶縁体と、第２の絶縁体と、第１の導電体と、第２の導電体と、を有し、第１のトランジスタ、および第３のトランジスタは、第１の酸化物半導体に形成され、第２のトランジスタ、および第４のトランジスタは、第２の酸化物半導体に形成され、第１のトランジスタは、第１のゲートと、第１のゲート絶縁体と、を有し、第２のトランジスタは、第２のゲートと、第２のゲート絶縁体と、を有し、第３のトランジスタは、第３のゲートと、第３のゲート絶縁体と、を有し、第４のトランジスタは、第４のゲートと、第４のゲート絶縁体と、を有し、第１の容量素子は、第３の導電体と、第４の導電体と、を有し、第２の容量素子は、第５の導電体と、第６の導電体と、を有し、第１の絶縁体は、第１の酸化物半導体、および第２の酸化物半導体の上に配置され、第１の絶縁体は、第１の酸化物半導体に達する、第１の開口および第２の開口が形成され、第２の酸化物半導体に達する、第３の開口および第４の開口が形成され、第２のトランジスタのソースまたはドレインの一方に達する第５の開口が形成され、第４のトランジスタのソースまたはドレインの一方に達する第６の開口が形成され、第１の開口の中に、第１のゲート絶縁体、および第１のゲートが配置され、第２の開口の中に、第３のゲート絶縁体、および第３のゲートが配置され、第３の開口の中に、第２のゲート絶縁体、および第２のゲートが配置され、第４の開口の中に、第４のゲート絶縁体、および第４のゲートが配置され、第５の開口の中に、第１の導電体が配置され、第６の開口の中に、第２の導電体が配置され、第３の導電体は、第１の導電体の上面、および第１のゲートの上面に接して配置され、第５の導電体は、第２の導電体の上面、および第３のゲートの上面に接して配置され、第２の絶縁体は、第３の導電体、第５の導電体および第１の絶縁体上に配置され、第４の導電体は、第２の絶縁体を介して、第３の導電体を覆って配置され、第６の導電体は、第２の絶縁体を介して、第５の導電体を覆って配置される、半導体装置である。
上記において、第１の酸化物半導体、および第２の酸化物半導体は、インジウムと、元素Ｍ（Ｍは、ガリウム、アルミニウム、イットリウム、および錫の中から選ばれる一または複数）と、亜鉛と、を有する、ことが好ましい。
本発明の一形態により、占有面積が小さい半導体装置を提供することができる。または、本発明の一形態により、高集積化が可能な半導体装置を提供することができる。または、本発明の一形態により、記憶容量の大きい半導体装置を提供することができる。または、本発明の一形態により、製造コストの低い半導体装置を提供することができる。または、本発明の一形態により、信頼性の高い半導体装置を提供することができる。または、本発明の一形態により、新規な半導体装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
図１Ａは、本発明の一態様に係る、半導体装置の回路図である。図１Ｂは、本発明の一態様に係る、半導体装置の上面図である。
図２Ａおよび図２Ｂは、本発明の一態様に係る、半導体装置の上面図である。
図３Ａおよび図３Ｂは、本発明の一態様に係る、半導体装置の断面図である。
図４は、本発明の一態様に係る、半導体装置の断面図である。
図５ＡはＩＧＺＯの結晶構造の分類を説明する図である。図５ＢはＣＡＡＣ－ＩＧＺＯ膜のＸＲＤスペクトルを説明する図である。図５ＣはＣＡＡＣ－ＩＧＺＯ膜の極微電子線回折パターンを説明する図である。
図６は、本発明の一態様に係る、半導体装置の上面図である。
図７Ａおよび図７Ｂは、本発明の一態様に係る、半導体装置の断面図である。
図８Ａおよび図８Ｂは、本発明の一態様に係る、半導体装置の回路図である。
図９Ａは、本発明の一態様に係る、半導体装置の構成例を説明するブロック図である。図９Ｂは、本発明の一態様に係る、半導体装置の構成例を説明する斜視図である。
図１０は、本発明の一態様に係る、メモリセルアレイの回路図である。
図１１は、本発明の一態様に係る、メモリセルアレイの模式図である。
図１２Ａおよび図１２Ｂは、本発明の一態様に係る、メモリセルアレイのタイミングチャートを示す図である。
図１３は、各種の記憶装置を階層ごとに示す図である。
図１４Ａ乃至図１４Ｅは、本発明の一態様に係る、記憶装置の応用例を説明する図である。
図１５Ａ乃至図１５Ｈは、本発明の一態様に係る、電子機器を示す図である。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その説明の繰り返しは省略する。
また、図面等において示す各構成の、位置、大きさ、範囲などは、発明の理解を容易とするため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。例えば、実際の製造工程において、エッチングなどの処理によりレジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするため図に反映しないことがある。
また、図面などにおいて、説明を理解しやすくするために、一部の構成要素の記載を省略する場合がある。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
また、本明細書等において、電気回路における「端子」とは、電流の入力または出力、電圧の入力または出力、もしくは、信号の受信または送信が行なわれる部位を言う。よって、配線または電極の一部が端子として機能する場合がある。
なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
また、ソースおよびドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合など、動作条件などによって互いに入れ替わるため、いずれがソースまたはドレインであるかを限定することが困難である。このため、本明細書においては、ソースおよびドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、「電気的に接続」には、直接接続している場合と、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。よって、「電気的に接続する」と表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在しているだけの場合もある。
なお、本明細書などにおいて、計数値および計量値に関して「同一」、「同じ」、「等しい」または「均一」などと言う場合は、明示されている場合を除き、プラスマイナス２０％の誤差を含むものとする。
また、電圧は、ある電位と、基準の電位（例えば接地電位またはソース電位）との電位差のことを示す場合が多い。よって、電圧と電位は互いに言い換えることが可能な場合が多い。本明細書などでは、特段の明示が無いかぎり、電圧と電位を言い換えることができるものとする。
なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」としての特性を有する。よって、「半導体」を「絶縁体」に置き換えて用いることも可能である。この場合、「半導体」と「絶縁体」の境界は曖昧であり、両者の厳密な区別は難しい。したがって、本明細書に記載の「半導体」と「絶縁体」は、互いに読み換えることができる場合がある。
また、「半導体」と表記した場合でも、例えば、導電性が十分高い場合は「導電体」としての特性を有する。よって、「半導体」を「導電体」に置き換えて用いることも可能である。この場合、「半導体」と「導電体」の境界は曖昧であり、両者の厳密な区別は難しい。したがって、本明細書に記載の「半導体」と「導電体」は、互いに読み換えることができる場合がある。
なお、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避けるために付すものであり、工程順または積層順など、なんらかの順番や順位を示すものではない。また、本明細書等において序数詞が付されていない用語であっても、構成要素の混同を避けるため、特許請求の範囲において序数詞が付される場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲において異なる序数詞が付される場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲などにおいて序数詞を省略する場合がある。
なお、本明細書等において、トランジスタの「オン状態」とは、トランジスタのソースとドレインが電気的に短絡しているとみなせる状態（「導通状態」ともいう。）をいう。また、トランジスタの「オフ状態」とは、トランジスタのソースとドレインが電気的に遮断しているとみなせる状態（「非導通状態」ともいう。）をいう。
また、本明細書等において、「オン電流」とは、トランジスタがオン状態の時にソースとドレイン間に流れる電流をいう場合がある。また、「オフ電流」とは、トランジスタがオフ状態である時にソースとドレイン間に流れる電流をいう場合がある。
また、本明細書等において、高電源電位ＶＤＤ（以下、単に「ＶＤＤ」、「Ｈ電位」、または「Ｈ」ともいう）とは、低電源電位ＶＳＳ（以下、単に「ＶＳＳ」、「Ｌ電位」、または「Ｌ」ともいう）よりも高い電位の電源電位を示す。また、ＶＳＳとは、ＶＤＤよりも低い電位の電源電位を示す。また、接地電位（以下、単に「ＧＮＤ」、または「ＧＮＤ電位」ともいう）をＶＤＤまたはＶＳＳとして用いることもできる。例えばＶＤＤが接地電位の場合には、ＶＳＳは接地電位より低い電位であり、ＶＳＳが接地電位の場合には、ＶＤＤは接地電位より高い電位である。
また、本明細書等に示すトランジスタは、明示されている場合を除き、エンハンスメント型（ノーマリーオフ型）のｎチャネル型電界効果トランジスタとする。よって、そのしきい値電圧（「Ｖｔｈ」ともいう。）は、０Ｖより大きいものとする。また、明示されている場合を除き、「トランジスタのゲートにＨ電位を供給する。」とは、「トランジスタをオン状態にする。」と同義の場合がある。また、明示されている場合を除き、「トランジスタのゲートにＬ電位を供給する。」とは、「トランジスタをオフ状態にする。」と同義の場合がある。
また、本明細書等において、ゲートとは、ゲート電極およびゲート配線の一部または全部のことをいう。ゲート配線とは、少なくとも一つのトランジスタのゲート電極と、別の電極や別の配線とを電気的に接続させるための配線のことをいう。
また、本明細書等において、ソースとは、ソース領域、ソース電極、およびソース配線の一部または全部のことをいう。ソース領域とは、半導体層のうち、抵抗率が一定値以下の領域のことをいう。ソース電極とは、ソース領域に接続される部分の導電層のことをいう。ソース配線とは、少なくとも一つのトランジスタのソース電極と、別の電極や別の配線とを電気的に接続させるための配線のことをいう。
また、本明細書等において、ドレインとは、ドレイン領域、ドレイン電極、及びドレイン配線の一部または全部のことをいう。ドレイン領域とは、半導体層のうち、抵抗率が一定値以下の領域のことをいう。ドレイン電極とは、ドレイン領域に接続される部分の導電層のことをいう。ドレイン配線とは、少なくとも一つのトランジスタのドレイン電極と、別の電極や別の配線とを電気的に接続させるための配線のことをいう。
また、図面などにおいて、配線および電極などの電位をわかりやすくするため、配線および電極などに隣接してＨ電位を示す“Ｈ”、またはＬ電位を示す“Ｌ”を付記する場合がある。また、電位変化が生じた配線および電極などには、“Ｈ”または“Ｌ”を囲み文字で付記する場合がある。また、トランジスタがオフ状態である場合、当該トランジスタに重ねて“×”記号を付記する場合がある。
また、一般に、「容量」は、２つの電極が絶縁体（誘電体）を介して向かい合う構成を有する。本明細書等において、「容量素子」とは、前述の「容量」である場合が含まれる。すなわち、本明細書等において、「容量素子」とは、２つの電極が絶縁体を介して向かい合う構成を有したもの、２本の配線が絶縁体を介して向かい合う構成を有したもの、または、２本の配線が絶縁体を介して配置されたもの、である場合が含まれる。
また、本明細書等において、複数の要素に同じ符号を用いる場合、特にそれらを区別する必要があるときは、符号に、「＿１」、「＿２」、「［ｎ］」、「［ｍ，ｎ］」等、識別用の符号を付して記載する場合がある。例えば、２番目の配線ＣＬを、配線ＣＬ［２］と記載する場合がある。
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネル形成領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。すなわち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネル形成領域における、いずれか一の値、最大値、最小値または平均値とする。
チャネル幅とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネル形成領域における、チャネル長方向を基準として垂直方向のチャネル形成領域の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。すなわち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネル形成領域における、いずれか一の値、最大値、最小値または平均値とする。
なお、本明細書等において、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、「実効的なチャネル幅」ともいう。）と、トランジスタの上面図において示されるチャネル幅（以下、「見かけ上のチャネル幅」ともいう。）と、が異なる場合がある。例えば、ゲート電極が半導体の側面を覆う場合、実効的なチャネル幅が、見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつゲート電極が半導体の側面を覆うトランジスタでは、半導体の側面に形成されるチャネル形成領域の割合が大きくなる場合がある。その場合は、見かけ上のチャネル幅よりも、実効的なチャネル幅の方が大きくなる。
このような場合、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
本明細書では、単にチャネル幅と記載した場合には、見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅などは、断面ＴＥＭ像などを解析することなどによって、値を決定することができる。
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物と言える。不純物が含まれることにより、例えば、半導体の欠陥準位密度が高くなることや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、酸化物半導体の主成分以外の遷移金属などがあり、例えば、水素、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。なお、水も不純物として機能する場合がある。また、例えば不純物の混入によって、酸化物半導体に酸素欠損（ＶＯ：ｏｘｙｇｅｎ ｖａｃａｎｃｙともいう）が形成される場合がある。
なお、本明細書等において、酸化窒化物は、その組成として、窒素よりも酸素の含有量が多いものである。また、窒化酸化物は、その組成として、酸素よりも窒素の含有量が多いものである。
また、本明細書等において、「絶縁体」という用語を、絶縁膜または絶縁層と言い換えることができる。また、「導電体」という用語を、導電膜または導電層と言い換えることができる。また、「半導体」という用語を、半導体膜または半導体層と言い換えることができる。
また、本明細書等において、「平行」とは、二つの直線が－１０度以上１０度以下の角度で配置されている状態をいう。したがって、－５度以上５度以下の場合も含まれる。また、「概略平行」とは、二つの直線が－３０度以上３０度以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０度以上１００度以下の角度で配置されている状態をいう。したがって、８５度以上９５度以下の場合も含まれる。また、「概略垂直」とは、二つの直線が６０度以上１２０度以下の角度で配置されている状態をいう。
本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む。）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう。）などに分類される。例えば、トランジスタの半導体層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳトランジスタと記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。
また、本明細書等において、ノーマリーオフとは、ゲートに電位を印加しない、またはゲートに接地電位を与えたときに、トランジスタに流れるチャネル幅１μｍあたりのドレイン電流が、室温において１×１０－２０Ａ以下、８５℃において１×１０－１８Ａ以下、または１２５℃において１×１０－１６Ａ以下であることをいう。
（実施の形態１）
本実施の形態では、本発明の一態様に係る半導体装置の一例として、メモリセル１０の構成について、図１乃至図８を用いて説明する。メモリセル１０は、記憶装置の一部として機能し、トランジスタ１１と、トランジスタ１２と、容量素子１３と、を有し、配線ＣＬ、配線ＷＬ、配線ＲＢＬ、配線ＳＬ、配線ＷＢＬ、配線ＢＧＬ１、および配線ＢＧＬ２と、電気的に接続される。
図１Ａは、メモリセル１０の回路図であり、図１Ｂはメモリセル１０の上面図である。図２Ａは、図１Ｂから配線ＣＬを除いた上面図である。図２Ｂは、図１Ｂから配線ＣＬ、配線ＷＬ、導電体２０７、一点鎖線Ａ１－Ａ２－Ａ３、および一点鎖線Ａ４－Ａ５－Ａ６を除いた上面図である。なお、図１Ｂ、図２Ａ、および図２Ｂの上面図では、図の明瞭化のために一部の要素を省いている。
図３Ａは、図１Ｂおよび図２ＡにＡ１－Ａ２－Ａ３の一点鎖線で示す部位の断面図である。ここで、Ａ１－Ａ２に示す断面図は、トランジスタ１２のチャネル長方向の断面図であり、Ａ２－Ａ３に示す断面図は、トランジスタ１１のチャネル幅方向の断面図である。また、図３Ｂは、図１Ｂおよび図２ＡにＡ４－Ａ５－Ａ６の一点鎖線で示す部位の断面図である。ここで、Ａ４－Ａ５に示す断面図は、トランジスタ１２のチャネル幅方向の断面図であり、Ａ５－Ａ６に示す断面図は、トランジスタ１１のチャネル長方向の断面図である。
なお、図面などにおいて、ｘ方向、ｙ方向、およびｚ方向を示す矢印を付す場合がある。ｘ方向、ｙ方向、およびｚ方向は、それぞれが互いに直交する方向である。本明細書などでは、ｘ方向、ｙ方向、またはｚ方向の１つを「第１方向」または「第１の方向」と呼ぶ場合がある。また、他の２つのうちの１つを「第２方向」または「第２の方向」と呼ぶ場合がある。また、残りの１つを「第３方向」または「第３の方向」と呼ぶ場合がある。
＜半導体装置の構成例＞
まず、メモリセル１０の回路構成例について説明する。図１Ａに示すように、メモリセル１０は、トランジスタ１１、トランジスタ１２、および容量素子１３を備える。トランジスタ１１のソースまたはドレインの一方は配線ＲＢＬと電気的に接続され、他方は配線ＳＬと電気的に接続される。トランジスタ１１のバックゲートは配線ＢＧＬ１と電気的に接続される。トランジスタ１２のソースまたはドレインの一方は配線ＷＢＬと電気的に接続され、他方はトランジスタ１１のゲートと電気的に接続される。なお、本明細書などでは、トランジスタ１１のゲートと、トランジスタ１２のソースまたはドレインの他方と、を電気的に接続するノード、または配線をノードＦＮと呼ぶ場合がある。トランジスタ１２のゲートは配線ＷＬと電気的に接続され、バックゲートは配線ＢＧＬ２と電気的に接続される。
図１Ａに示すように、トランジスタ１１とトランジスタ１２を同一平面上に設け、トランジスタ１１およびトランジスタ１２の上に容量素子１３が設けられることが好ましい。言い換えると、容量素子１３は、トランジスタ１１およびトランジスタ１２に対して、ｚ軸方向に重なるように、配置されることが好ましい。このような構成にすることで、トランジスタ１１およびトランジスタ１２に対して、ほぼ面積を増やすことなく、容量素子１３を設けることができる。よってメモリセル１０の占有面積を小さくすることができる。これにより、半導体装置の高集積化を図り、記憶容量の大きい半導体装置を提供することができる。また、記憶容量当たりの製造コストの低い半導体装置を提供することができる。
容量素子１３の上に配線ＣＬが配置される。ここで、配線ＣＬは、容量素子１３の上部電極として機能する。これに対して、ノードＦＮは容量素子１３の下部電極として機能する。つまり、容量素子１３は、ＭＩＭ（Ｍｅｔａｌ－Ｉｎｓｕｌａｔｏｒ－Ｍｅｔａｌ）容量を構成している。また、メモリセル１０は、ノードＦＮと配線ＣＬの間に容量素子１３を備える、ということもできる。
メモリセル１０は、ノードＦＮに書き込まれた電位（電荷）を保持し、データを保存する機能を有する。具体的には、配線ＷＬにトランジスタ１２をオン状態にする電位を供給し、配線ＷＢＬとノードＦＮを導通状態にする。すると、ノードＦＮを所定の電位にするための電荷が配線ＷＢＬを介してノードＦＮに供給される。その後、トランジスタ１２のゲートにトランジスタ１２をオフ状態にする電位を供給する。トランジスタ１２をオフ状態にすることで、ノードＦＮに書き込まれた電荷が保持される。
また、メモリセル１０に保存されたデータを読み出す場合は、配線ＣＬに一定の電位（以下、読み出し電位と呼ぶ場合がある。）を与えればよい。読み出し電位が配線ＣＬに供給されると、ノードＦＮに書き込まれた電位に応じて、トランジスタ１１がオン状態、またはオフ状態になる。つまり、メモリセル１０のノードＦＮに保存されたデータを、トランジスタ１１のオン状態、またはオフ状態として読み出すことができる。
トランジスタ１２およびトランジスタ１１の半導体層は、単結晶半導体、多結晶半導体、微結晶半導体、または非晶質半導体などを、単体でまたは組み合わせて用いることができる。半導体材料としては、例えば、シリコンや、ゲルマニウムなどを用いることができる。また、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、酸化物半導体、窒化物半導体などの化合物半導体を用いてもよい。
なお、トランジスタに用いる半導体層は積層してもよい。半導体層を積層する場合は、それぞれ異なる結晶状態を有する半導体を用いてもよいし、それぞれ異なる半導体材料を用いてもよい。
特に、トランジスタ１２は、ＯＳトランジスタであることが好ましい。酸化物半導体はバンドギャップが２ｅＶ以上であるため、オフ電流が著しく少ない。トランジスタ１２にＯＳトランジスタを用いると、ノードＦＮに書き込まれた電荷を長期間保持することができる。よって、容量素子１３に要求される静電容量を小さくすることができる。このため、トランジスタ１２にＯＳトランジスタを用いることで、容量素子１３の占有面積を小さくすることができる。これにより、トランジスタ１１およびトランジスタ１２の上に、容量素子１３を配置しやすくなるので、メモリセル１０の占有面積を低減することができる。トランジスタ１２にＯＳトランジスタを用いた場合、メモリセル１０を「ＯＳメモリ」と呼ぶことができる。
ＯＳメモリは、電力の供給を停止しても、１年以上、さらには１０年以上の期間で書き込まれた情報を保持することができる。よって、ＯＳメモリを不揮発性メモリと見なすこともできる。
また、ＯＳメモリは書き込まれた電荷量が長期間変化しにくいため、ＯＳメモリは２値（１ビット）に限らず、多値（マルチビット）の情報を保持可能である。
また、ＯＳメモリはＯＳトランジスタを介してノードに電荷を書き込む方式であるため、従来のフラッシュメモリで必要であった高電圧が不要であり、高速な書き込み動作が実現できる。また、フラッシュメモリで行われるデータ書き換え前の消去動作が、ＯＳメモリでは不要である。また、フローティングゲートまたは電荷捕獲層への電荷注入および引き抜きも行われないため、ＯＳメモリでは、データの書き込みおよび読み出しの回数を、実質的に無制限にすることができる。ＯＳメモリは、従来のフラッシュメモリと比較して劣化が少なく、高い信頼性が得られる。
また、ＯＳメモリは、相変化メモリ（ＰＣＭ：Ｐｈａｓｅ Ｃｈａｎｇｅ Ｍｅｍｏｒｙ）、磁気抵抗メモリ（ＭＲＡＭ：Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、あるいは抵抗変化型メモリ（ＲｅＲＡＭ：Ｒｅｓｉｓｔａｎｃｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などのように原子レベルでの構造変化を伴わない。よって、ＯＳメモリは、相変化メモリ、磁気抵抗メモリおよび抵抗変化型メモリよりも書き換え耐性に優れている。
また、ＯＳトランジスタは高温環境下でもオフ電流がほとんど増加しない。具体的には室温以上２００℃以下の環境温度下でもオフ電流がほとんど増加しない。また、高温環境下でもオン電流が低下しにくい。ＯＳメモリを含む記憶装置は、高温環境下においても動作が安定し、高い信頼性が得られる。このため、ＯＳメモリを構成する場合、トランジスタ１１およびトランジスタ１２をＯＳトランジスタにすることが好ましい。また、ＯＳトランジスタは、ソースとドレイン間の絶縁耐圧が高い。半導体装置を構成するトランジスタにＯＳトランジスタを用いることで、高温環境下においても動作が安定し、信頼性の良好な半導体装置が実現できる。
図３Ａ、図３Ｂなどに示すように、メモリセル１０は、基板（図示せず）上の絶縁体２１２と、絶縁体２１２上の絶縁体２１４と、絶縁体２１４上の絶縁体２１６と、絶縁体２１６上の絶縁体２２２と、絶縁体２２２上の絶縁体２２４と、絶縁体２２４上の絶縁体２７５と、絶縁体２７５上の絶縁体２８０と、絶縁体２８０上の絶縁体２８２と、絶縁体２８２上の絶縁体２８３と、を有する。絶縁体２１２、絶縁体２１４、絶縁体２１６、絶縁体２２２、絶縁体２２４、絶縁体２７５、絶縁体２８０、絶縁体２８２、および絶縁体２８３は層間絶縁膜として機能する。絶縁体２１４と絶縁体２８２の間の層に、トランジスタ１１およびトランジスタ１２が設けられ、絶縁体２８０の上に容量素子１３が設けられる。絶縁体２８０および絶縁体２７５には、トランジスタ１２のソースまたはドレインの他方に達する開口が形成され、当該開口の中に埋め込まれるように導電体２４０が設けられる。また、導電体２４０の側面に接して絶縁体２４１が設けられることが好ましい。
トランジスタ１１は、絶縁体２１６に埋め込まれるように配置された導電体２０５（導電体２０５ａ、導電体２０５ｂ、および導電体２０５ｃ）と、絶縁体２１６上、および導電体２０５上の絶縁体２２２と、絶縁体２２２上の絶縁体２２４と、絶縁体２２４上の酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、酸化物２３０ｂ上の、酸化物２３０ｃ、酸化物２４３ａおよび酸化物２４３ｂと、酸化物２４３ａ上の導電体２４２ａと、酸化物２４３ｂ上の導電体２４２ｂと、酸化物２３０ｃ上の絶縁体２５０と、絶縁体２５０上に位置し、酸化物２３０ｂの一部と重なる導電体２６０（導電体２６０ａ、および導電体２６０ｂ）と、を有する。なお、以下において、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃをまとめて酸化物２３０と呼ぶ場合がある。また、酸化物２４３ａ、および酸化物２４３ｂをまとめて酸化物２４３と呼ぶ場合がある。また、導電体２４２ａ、および導電体２４２ｂをまとめて導電体２４２と呼ぶ場合がある。
ここで、導電体２６０はトップゲートとして機能し、導電体２０５はバックゲート（配線ＢＧＬ１）として機能する。また、絶縁体２５０はトップゲートのゲート絶縁体として機能し、絶縁体２２２および絶縁体２２４はバックゲートのゲート絶縁体として機能する。また、導電体２４２ａは、ソースまたはドレインの一方として機能し、導電体２４２ｂは、ソースまたはドレインの他方として機能する。また、酸化物２３０の導電体２６０と重畳する領域の少なくとも一部はチャネル形成領域として機能する。
また、絶縁体２７５は、絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂ、酸化物２４３、および導電体２４２を覆い、絶縁体２８０は絶縁体２７５の上面に接して設けられている。絶縁体２８０および絶縁体２７５に、酸化物２３０ｂおよび絶縁体２２４に達する開口が設けられ、当該開口は、導電体２４２ａと導電体２４２ｂの間の領域に重畳して設けられている。
図２Ｂ、図３Ａ、および図３Ｂに示すように、上記開口の中に、酸化物２３０ｃ、絶縁体２５０、および導電体２６０が配置されている。よって、酸化物２３０ｃは、絶縁体２２４の上面と、酸化物２３０ａの側面と、酸化物２３０ｂの上面および側面と、酸化物２４３ａおよび酸化物２４３ｂの側面と、導電体２４２ａおよび導電体２４２ｂの側面と、絶縁体２７５の側面と、絶縁体２８０の側面に接して設けられる。また、絶縁体２５０は酸化物２３０ｃの上面および側面に接して設けられ、導電体２６０は絶縁体２５０の上面および側面に接して設けられる。また、導電体２６０の上面、絶縁体２５０の最上面、および酸化物２３０ｃの最上面は、絶縁体２８０の上面と概略一致して配置される。
このような構造にすることで、導電体２６０、絶縁体２５０、および酸化物２３０ｃを、絶縁体２８０などに形成されている開口に埋めこむように自己整合的に形成することができる。導電体２６０などをこのように形成することにより、位置合わせをしなくても、導電体２４２ａと導電体２４２ｂとの間の領域に導電体２６０を配置することができる。
また、トランジスタ１２は、絶縁体２１６に埋め込まれるように配置された導電体２０６（導電体２０６ａ、導電体２０６ｂ、および導電体２０６ｃ）と、絶縁体２１６上、および導電体２０６上の絶縁体２２２と、絶縁体２２２上の絶縁体２２４と、絶縁体２２４上の酸化物２３１ａと、酸化物２３１ａ上の酸化物２３１ｂと、酸化物２３１ｂ上の、酸化物２３１ｃ、酸化物２４５ａおよび酸化物２４５ｂと、酸化物２４５ａ上の導電体２４４ａと、酸化物２４５ｂ上の導電体２４４ｂと、酸化物２３１ｃ上の絶縁体２５１と、絶縁体２５１上に位置し、酸化物２３１ｂの一部と重なる導電体２６１（導電体２６１ａ、および導電体２６１ｂ）と、を有する。なお、以下において、酸化物２３１ａ、酸化物２３１ｂ、および酸化物２３１ｃをまとめて酸化物２３１と呼ぶ場合がある。また、酸化物２４５ａ、および酸化物２４５ｂをまとめて酸化物２４５と呼ぶ場合がある。また、導電体２４４ａ、および導電体２４４ｂをまとめて導電体２４４と呼ぶ場合がある。
なお、トランジスタ１２は、トランジスタ１１と同様の構成を有する。よって、導電体２０６は導電体２０５と、酸化物２３１は酸化物２３０と、絶縁体２５１は絶縁体２５０と、導電体２６１は導電体２６０と、同じ層に形成され、同様の構成を有する。よって、以下において、導電体２０６は導電体２０５の、酸化物２３１は酸化物２３０の、絶縁体２５１は絶縁体２５０の、導電体２６１は導電体２６０の記載を参酌することができる。
ここで、導電体２６１はトップゲートとして機能し、導電体２０６はバックゲート（配線ＢＧＬ２）として機能する。また、絶縁体２５１はトップゲートのゲート絶縁体として機能し、絶縁体２２２および絶縁体２２４はバックゲートのゲート絶縁体として機能する。また、導電体２４４ａは、ソースまたはドレインの一方として機能し、導電体２４４ｂは、ソースまたはドレインの他方として機能する。また、酸化物２３１の導電体２６１と重畳する領域の少なくとも一部はチャネル形成領域として機能する。
また、絶縁体２７５は、絶縁体２２４、酸化物２３１ａ、酸化物２３１ｂ、酸化物２４５、および導電体２４４を覆い、絶縁体２８０は絶縁体２７５の上面に接して設けられている。絶縁体２８０および絶縁体２７５に、酸化物２３１ｂおよび絶縁体２２４に達する開口が設けられ、当該開口は、導電体２４４ａと導電体２４４ｂの間の領域に重畳して設けられている。
図２Ｂ、図３Ａ、および図３Ｂに示すように、上記開口の中に、酸化物２３１ｃ、絶縁体２５１、および導電体２６１が配置されている。よって、酸化物２３１ｃは、絶縁体２２４の上面と、酸化物２３１ａの側面と、酸化物２３１ｂの上面および側面と、酸化物２４５ａおよび酸化物２４５ｂの側面と、導電体２４４ａおよび導電体２４４ｂの側面と、絶縁体２７５の側面と、絶縁体２８０の側面に接して設けられる。また、絶縁体２５１は酸化物２３１ｃの上面および側面に接して設けられ、導電体２６１は絶縁体２５１の上面および側面に接して設けられる。また、導電体２６１の上面、絶縁体２５１の最上面、および酸化物２３１ｃの最上面は、絶縁体２８０の上面と概略一致して配置される。
このような構造にすることで、導電体２６１、絶縁体２５１、および酸化物２３１ｃを、絶縁体２８０などに形成されている開口に埋めこむように自己整合的に形成することができる。導電体２６１などをこのように形成することにより、位置合わせをしなくても、導電体２４４ａと導電体２４４ｂとの間の領域に導電体２６１を配置することができる。
容量素子１３は、導電体２４０の上面、および導電体２６０の上面に接して配置された導電体２０７と、絶縁体２８０および導電体２０７の上に配置された絶縁体２８２と、絶縁体２８２の上に配置され、少なくとも一部が導電体２０７と重なる導電体２０８と、を有する。
ここで、導電体２０７はノードＦＮとして機能し、導電体２０８は配線ＣＬとして機能する。言い換えると、導電体２０７は容量素子１３の下部電極として機能し、導電体２０８は容量素子１３の上部電極として機能する。また、絶縁体２８２は容量素子１３の誘電体として機能する。
図２Ａに示すように、上面視において、導電体２０７は、導電体２６０を包含していることが好ましい。言い換えると、導電体２０７は、導電体２６０を覆って配置されることが好ましい。また、上面視において、導電体２０７は、導電体２４０も包含してもよい。このような構成にすることで、容量素子１３を、トランジスタ１１のトップゲートを覆い、トランジスタ１２のソースまたはドレインの他方と重ねて配置することができる。よって、トランジスタ１１およびトランジスタ１２に対して、ほぼ面積を増やすことなく、容量素子１３の面積を大きくとることができる。
また、図１Ｂ、図３Ａ、図３Ｂに示すように、絶縁体２８２は導電体２０７を覆って配置され、導電体２０８は絶縁体２８２を介して導電体２０７を覆って配置されることが好ましい。これにより、導電体２０７の側面においても、絶縁体２８２を介して導電体２０８が配置される。よって、導電体２０８と導電体２０７が重なる領域全体と、導電体２０７の側面を容量素子１３として機能させることができる。
以上のような構成にすることで、メモリセル１０の占有面積を小さくして、容量素子１３を設けることができる。これにより、半導体装置の高集積化を図り、記憶容量の大きい半導体装置を提供することができる。また、記憶容量当たりの製造コストの低い半導体装置を提供することができる。
また、導電体２６１の上面に接して、導電体２０９が配置される。導電体２０９は、導電体２０７と同じ層に形成することができ、絶縁体２８２に覆われている。導電体２０９は配線ＷＬとして機能する。
なお、複数個のメモリセル１０を、マトリクス状に配列することで、メモリセルアレイを形成することができる。この場合、各メモリセル１０を接続する配線は、一方向に伸長して設けられることが好ましい。例えば、図１Ａ、図１Ｂに示すように、配線ＣＬ（導電体２０８）、配線ＷＬ（導電体２０９）、配線ＢＧＬ１（導電体２０５）、および配線ＢＧＬ２（導電体２０６）はｙ方向に伸長して設ければよい。このとき、ｙ方向に配列される各メモリセル１０は、共通の、配線ＣＬ（導電体２０８）、配線ＷＬ（導電体２０９）、配線ＢＧＬ１（導電体２０５）、および配線ＢＧＬ２（導電体２０６）に接続されることになる。
また、例えば、配線ＷＬとして導電体２６１を伸長して設ける構成にすると、配線ＷＬと酸化物２３０ｂが重畳する箇所で寄生トランジスタが形成されてしまう。しかしながら、本実施の形態では、導電体２６１の上に配置された、導電体２０９が配線ＷＬとして機能する。これにより、図３ＢのＡ５に示すように、導電体２０９と酸化物２３０ｂが絶縁体２８０などを介して重なる。よって、導電体２０９と酸化物２３０ｂが重なる箇所で寄生トランジスタが形成されるのを抑制することができる。
また、複数のメモリセル１０をｘ方向に配列させる場合、メモリセル１０のトランジスタ１１のソースまたはドレインの一方は、隣接するメモリセル１０のトランジスタ１１のソースまたはドレインの他方に接続される。また、メモリセル１０のトランジスタ１２のソースまたはドレインの一方は、隣接するメモリセル１０のトランジスタ１２のソースまたはドレインの他方に接続される。つまり、複数のトランジスタ１１のソースとドレインが直列接続され、且つ複数のトランジスタ１２のソースとドレインも直列接続される。言い換えると、メモリセル１０において、トランジスタ１２のソースまたはドレインの一方は、他のトランジスタ１２を介して、配線ＷＢＬに電気的に接続され、トランジスタ１１のソースまたはドレインの一方は、他のトランジスタ１１を介して、配線ＲＢＬに電気的に接続され、トランジスタ１１のソースまたはドレインの他方は、他のトランジスタ１１を介して、配線ＳＬに電気的に接続される。
この場合、メモリセル１０のノードＦＮは、メモリセル１０のトランジスタ１２のソースまたはドレインの他方と、隣接するメモリセル１０のトランジスタ１２のソースまたはドレインの一方に接続される。よって、ノードＦＮに書き込まれた電位（電荷）は、各メモリセル１０のトランジスタ１２をオフし、且つ隣接するメモリセル１０のトランジスタ１２をオフすることで、保持することができる。
上記構成にする場合、図１Ｂに示すように、酸化物２３０ｂおよび酸化物２３０ａと、酸化物２３１ｂおよび酸化物２３１ａと、をそれぞれｘ方向に伸長して設ければよい。これにより、酸化物２３０ｂと導電体２０８が重なる部分にトランジスタ１１を形成することができ、酸化物２３１ｂと導電体２０９が重なる部分にトランジスタ１２を形成することができる。ここで、トランジスタ１１のチャネル長方向と、トランジスタ１２のチャネル長方向は、概略平行になる。また、トランジスタ１１のチャネル長方向と、導電体２０８の伸長方向は、概略垂直になる。また、トランジスタ１２のチャネル長方向と、導電体２０９の伸長方向は、概略垂直になる。
また、導電体２６０と重なって除去されている領域は除かれるが、酸化物２４３および導電体２４２も、酸化物２３０ｂと同様にｘ方向に伸長して配列すればよい。また、導電体２６１と重なって除去されている領域は除かれるが、酸化物２４５および導電体２４４も、酸化物２３１ｂと同様にｘ方向に伸長して配列すればよい。
なお、メモリセル１０の構成は上記に限られるものではない。例えば、各メモリセル１０において、配線ＲＢＬおよび配線ＳＬがトランジスタ１１に接続され、配線ＷＢＬにトランジスタ１２が接続される構成にしてもよい。この場合、酸化物２３０ｂ、酸化物２３１ｂなどは、伸長して設けられず、各メモリセル１０で島状にパターニングされて設けられる。よって、ノードＦＮに書き込まれた電位（電荷）は、各メモリセル１０のトランジスタ１２をオフするだけで保持することができる。
また、複数のメモリセル１０をマトリクス状に配列したメモリセルアレイの詳細については、後の実施の形態で説明する。
次に、図３Ｂにおけるトランジスタ１１のチャネル形成領域近傍の拡大図を図４に示す。なお、以下ではトランジスタ１１の酸化物２３０について説明するが、トランジスタ１２の酸化物２３１についても当該説明を参酌することができる。図４に示すように、酸化物２３０は、トランジスタ１１のチャネル形成領域として機能する領域２３２ｃと、領域２３２ｃを挟むように設けられ、トランジスタ１１のソース領域またはドレイン領域として機能する領域２３２ａ、および領域２３２ｂと、を有する。
領域２３２ｃは、少なくとも一部が導電体２６０と重畳している。言い換えると、領域２３２ｃは、導電体２４２ａと導電体２４２ｂの間の領域に設けられている。領域２３２ａは、導電体２４２ａに重畳して設けられており、領域２３２ｂは、導電体２４２ｂに重畳して設けられている。
チャネル形成領域として機能する領域２３２ｃは、領域２３２ａ、および領域２３２ｂよりも、酸素欠損が少なく、または不純物濃度が低いため、キャリア濃度が低い高抵抗領域である。よって領域２３２ｃは、ｉ型（真性）または実質的にｉ型であるということができる。
また、ソース領域またはドレイン領域として機能する領域２３２ａ、および領域２３２ｂは、酸素欠損が多く、または水素や、窒素や、金属元素などの不純物濃度が高いことで、キャリア濃度が増加し、低抵抗化した領域である。すなわち、領域２３２ａ、および領域２３２ｂは、領域２３２ｃと比較して、キャリア濃度が高く、低抵抗なｎ型の領域である。
ここで、チャネル形成領域として機能する領域２３２ｃのキャリア濃度は、１×１０１８ｃｍ－３以下であることが好ましく、１×１０１７ｃｍ－３未満であることがより好ましく、１×１０１６ｃｍ－３未満であることがさらに好ましく、１×１０１３ｃｍ－３未満であることがさらに好ましく、１×１０１２ｃｍ－３未満であることがさらに好ましい。なお、チャネル形成領域として機能する領域２３２ｃのキャリア濃度の下限値については、特に限定は無いが、例えば、１×１０－９ｃｍ－３とすることができる。
また、領域２３２ｃと領域２３２ａ、もしくは領域２３２ｂとの間に、キャリア濃度が、領域２３２ａ、および領域２３２ｂのキャリア濃度と同等、またはそれよりも低く、領域２３２ｃのキャリア濃度と同等、またはそれよりも高い、領域が形成されていてもよい。つまり、当該領域は、領域２３２ｃと領域２３２ａ、または領域２３２ｂとの接合領域として機能する。当該接合領域は、水素濃度が、領域２３２ａ、および領域２３２ｂの水素濃度と同等、またはそれよりも低く、領域２３２ｃの水素濃度と同等、またはそれよりも高くなる場合がある。また、当該接合領域は、酸素欠損が、領域２３２ａ、および領域２３２ｂの酸素欠損と同等、またはそれよりも少なく、領域２３２ｃの酸素欠損と同等、またはそれよりも多くなる場合がある。
また、酸化物２３０において、各領域の境界を明確に検出することが困難な場合がある。各領域内で検出される金属元素、ならびに水素、および窒素などの不純物元素の濃度は、領域ごとの段階的な変化に限らず、各領域内でも連続的に変化していてもよい。つまり、チャネル形成領域に近い領域であるほど、金属元素、ならびに水素、および窒素などの不純物元素の濃度が減少していればよい。
トランジスタ１１は、チャネル形成領域を含む酸化物２３０に、半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。酸化物２３０は、絶縁体２２４の上に配置された酸化物２３０ａと、酸化物２３０ａの上に配置された酸化物２３０ｂと、酸化物２３０ｂの上に配置された酸化物２３０ｃと、を有することが好ましい。なお、以下ではトランジスタ１１の酸化物２３０について説明するが、トランジスタ１２の酸化物２３１についても当該説明を参酌することができる。
また、半導体として機能する金属酸化物は、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。バンドギャップの大きい金属酸化物を用いることで、トランジスタ１１およびトランジスタ１２のオフ電流を低減することができる。特に、トランジスタ１２のオフ電流を低減することで、トランジスタ１１およびトランジスタ１２を記憶装置のメモリセルとして用いた場合に、長期にわたり記憶内容を保持することが可能である。つまり、当該記憶装置は、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少なくてよい。またこれにより、当該記憶装置の消費電力を十分に低減することができる。
酸化物２３０として、例えば、インジウム、元素Ｍおよび亜鉛を有するＩｎ－Ｍ－Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、錫、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いるとよい。例えば、酸化物２３０として、Ｉｎ－Ｇａ－Ｚｎ酸化物を用いればよく、Ｉｎ－Ｇａ－Ｚｎ酸化物に錫を添加した酸化物を用いてもよい。また、酸化物２３０として、Ｉｎ－Ｇａ酸化物、Ｉｎ－Ｚｎ酸化物、インジウム酸化物を用いてもよい。
上記金属酸化物は、スパッタリング法などを用いて基板上に成膜することができる。よって、シリコン基板に形成した駆動回路などの周辺回路の上に重ねてトランジスタ１１およびトランジスタ１２を設けることができる。よって、トランジスタ１１およびトランジスタ１２を、記憶装置のメモリセルとして用いた場合に、１チップに設けることができるメモリセルアレイの占有面積を増やすことができるので、当該記憶装置の記憶容量を大きくすることができる。さらに、上記金属酸化物膜を複数積層して成膜することで、メモリセルアレイを積層して設けることができる。これにより、メモリセルアレイの占有面積を増やすことなく、セルを集積して配置することができる。つまり、メモリセルアレイの積層構造体（以下、３Ｄセルアレイと呼ぶ場合がある。）を構成することができる。以上により、メモリセルの高集積化を図り、記憶容量の大きい半導体装置を提供することができる。
なお、上記金属酸化物の成膜方法は、スパッタリング法に限られるものではなく、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などを適宜用いてもよい。
ここで、酸化物２３０ｂに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比が、酸化物２３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。酸化物２３０ｃは、酸化物２３０ｂに用いることができる金属酸化物、または酸化物２３０ａに用いることができる金属酸化物を用いればよい。
具体的には、酸化物２３０ａとして、Ｉｎ：Ｍ：Ｚｎ＝１：３：４［原子数比］もしくはその近傍の組成、またはＩｎ：Ｍ：Ｚｎ＝１：１：０．５［原子数比］もしくはその近傍の組成の金属酸化物を用いればよい。また、酸化物２３０ｂとして、Ｉｎ：Ｍ：Ｚｎ＝１：１：１［原子数比］もしくはその近傍の組成、Ｉｎ：Ｍ：Ｚｎ＝４：２：３［原子数比］もしくはその近傍の組成、またはＩｎ：Ｍ：Ｚｎ＝５：１：３［原子数比］もしくはその近傍の組成の金属酸化物を用いればよい。なお、近傍の組成とは、所望の原子数比の±３０％の範囲を含む。また、元素Ｍとして、ガリウムを用いることが好ましい。
なお、金属酸化物をスパッタリング法により成膜する場合、上記の原子数比は、成膜された金属酸化物の原子数比に限られず、金属酸化物の成膜に用いるスパッタリングターゲットの原子数比であってもよい。
酸化物２３０ｂの下に酸化物２３０ａを配置することで、酸化物２３０ａよりも下方に形成された構造物から酸化物２３０ｂへの、不純物および酸素の拡散を抑制することができる。また、酸化物２３０ｂの上に酸化物２３０ｃを配置することで、酸化物２３０ｃよりも上方に形成された構造物から酸化物２３０ｂへの、不純物および酸素の拡散を抑制することができる。
ただし、酸化物２３０は、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの３層を積層する構成に限られるものではない。例えば、酸化物２３０ｂの単層、酸化物２３０ａと酸化物２３０ｂの２層、または４層以上の積層構造を設ける構成にしてもよいし、酸化物２３０ａ、酸化物２３０ｂ、または酸化物２３０ｃのそれぞれが積層構造を有していてもよい。例えば、酸化物２３０ｃを２層の積層構造にしてもよい。この場合、酸化物２３０ｃとして、酸化物２３０ｂに用いることができる金属酸化物を設け、その上に酸化物２３０ａに用いることができる金属酸化物を設ける構成にすればよい。
また、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃが、酸素以外に共通の元素を有する（主成分とする）ことで、酸化物２３０ａと酸化物２３０ｂとの界面、および酸化物２３０ｂと酸化物２３０ｃとの界面における欠陥準位密度が低くすることができる。酸化物２３０ａと酸化物２３０ｂとの界面、および酸化物２３０ｂと酸化物２３０ｃとの界面における欠陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。
ここで、酸化物２３０ａと酸化物２３０ｂの接合部、および酸化物２３０ｂと酸化物２３０ｃの接合部において、伝導帯下端はなだらかに変化する。換言すると、酸化物２３０ａと酸化物２３０ｂの接合部、および酸化物２３０ｂと酸化物２３０ｃの接合部における伝導帯下端は、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物２３０ａと酸化物２３０ｂとの界面、および酸化物２３０ｂと酸化物２３０ｃとの界面に形成される混合層の欠陥準位密度を低くするとよい。
酸化物２３０ｂは、それぞれ結晶性を有することが好ましい。特に、酸化物２３０ｂとして、ＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いることが好ましい。また、酸化物２３０ａ、または酸化物２３０ｃにＣＡＡＣ－ＯＳを用いてもよい。
ＣＡＡＣ－ＯＳは、結晶性の高い、緻密な構造を有しており、不純物や欠陥（例えば、酸素欠損（ＶＯ：ｏｘｙｇｅｎ ｖａｃａｎｃｙともいう）など）が少ない金属酸化物である。特に、金属酸化物の形成後に、金属酸化物が多結晶化しない程度の温度（例えば、４００℃以上６００℃以下）で加熱処理することで、ＣＡＡＣ－ＯＳをより結晶性の高い、緻密な構造にすることができる。このようにして、ＣＡＡＣ－ＯＳの密度をより高めることで、当該ＣＡＡＣ－ＯＳ中の不純物または酸素の拡散をより低減することができる。
一方、ＣＡＡＣ－ＯＳは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。したがって、ＣＡＡＣ－ＯＳを有する金属酸化物は、物理的性質が安定する。そのため、ＣＡＡＣ－ＯＳを有する金属酸化物は熱に強く、信頼性が高い。
酸化物半導体を用いたトランジスタは、酸化物半導体中のチャネルが形成される領域に不純物および酸素欠損が存在すると、電気特性が変動しやすく、信頼性が悪くなる場合がある。また、酸素欠損近傍の水素が、酸素欠損に水素が入った欠陥（以下、ＶＯＨと呼ぶ場合がある。）を形成し、トランジスタのゲート電極に電圧が印加されていない状態でもキャリアとなる電子を生成する場合がある。このため、酸化物半導体中のチャネルが形成される領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性（ゲート電極に電圧を印加しなくてもチャネルが存在し、トランジスタに電流が流れる特性）となりやすい。したがって、酸化物半導体中のチャネルが形成される領域では、不純物、酸素欠損、およびＶＯＨはできる限り低減されていることが好ましい。言い換えると、酸化物半導体中のチャネルが形成される領域は、トランジスタのゲート電極に電圧が印加されていない状態でキャリア濃度が低減されており、ｉ型（真性化）または実質的にｉ型であることが好ましい。
これに対して、酸化物半導体の近傍に、加熱により脱離する酸素（以下、過剰酸素と呼ぶ場合がある。）を含む絶縁体を設け、熱処理を行うことで、当該絶縁体から酸化物半導体に酸素を供給し、酸素欠損、およびＶＯＨを低減することができる。ただし、ソース領域またはドレイン領域に過剰な量の酸素が供給されると、トランジスタ１１およびトランジスタ１２のオン電流の低下、または電界効果移動度の低下を引き起こすおそれがある。さらに、ソース領域またはドレイン領域に供給される酸素が基板面内でばらつくことで、トランジスタを有する半導体装置の特性にばらつきが出ることになる。
よって、酸化物半導体中において、チャネル形成領域として機能する領域２３２ｃは、キャリア濃度が低減され、ｉ型または実質的にｉ型であることが好ましいが、ソース領域またはドレイン領域として機能する領域２３２ａ、および領域２３２ｂは、キャリア濃度が高く、ｎ型であることが好ましい。つまり、酸化物半導体の領域２３２ｃの酸素欠損、およびＶＯＨを低減し、領域２３２ａ、および領域２３２ｂには過剰な量の酸素が供給されないようにすることが好ましい。
そこで、酸化物２３０ｂ上に導電体２４２ａ、および導電体２４２ｂを設けた状態で、酸素を含む雰囲気でマイクロ波処理を行い、領域２３２ｃの酸素欠損、およびＶＯＨの低減を図ることが好ましい。ここで、マイクロ波処理とは、例えばマイクロ波を用いて高密度プラズマを発生させる電源を有する装置を用いた処理のことを指す。なお、同時にトランジスタ１２においても、導電体２４４ａ、および導電体２４４ｂを設けた状態で、酸素を含む雰囲気でマイクロ波処理が行われる。
酸素を含む雰囲気でマイクロ波処理を行うことで、マイクロ波、またはＲＦ等の高周波を用いて酸素ガスをプラズマ化し、当該酸素プラズマを作用させることができる。このとき、マイクロ波、またはＲＦ等の高周波を領域２３２ｃに照射することもできる。プラズマ、マイクロ波などの作用により、領域２３２ｃのＶＯＨを分断し、水素Ｈを領域２３２ｃから除去し、酸素欠損ＶＯを酸素で補填することができる。つまり、領域２３２ｃにおいて、「ＶＯＨ→Ｈ＋ＶＯ」という反応が起きて、領域２３２ｃの水素濃度を低減することができる。よって、領域２３２ｃ中の酸素欠損、およびＶＯＨを低減し、キャリア濃度を低下させることができる。
また、酸素を含む雰囲気でマイクロ波処理を行う際、マイクロ波、またはＲＦ等の高周波、酸素プラズマなどの作用は、導電体２４２ａ、および導電体２４２ｂに遮蔽され、領域２３２ａ、および領域２３２ｂには及ばない。さらに、酸素プラズマの作用は、酸化物２３０ｂ、および導電体２４２を覆って設けられている、絶縁体２７５、および絶縁体２８０によって、低減することができる。これにより、マイクロ波処理の際に、領域２３２ａ、および領域２３２ｂで、ＶＯＨの低減、および過剰な量の酸素供給が発生しないので、キャリア濃度の低下を防ぐことができる。
このようにして、酸化物半導体の領域２３２ｃで選択的に酸素欠損、およびＶＯＨを除去して、領域２３２ｃをｉ型または実質的にｉ型とすることができる。さらに、ソース領域またはドレイン領域として機能する領域２３２ａ、および領域２３２ｂに過剰な酸素が供給されるのを抑制し、ｎ型を維持することができる。これにより、トランジスタ１１の電気特性の変動を抑制し、基板面内でトランジスタ１１の電気特性がばらつくのを抑制することができる。なお、トランジスタ１２でも同様の効果を得ることができる。
以上のような構成にすることで、トランジスタ特性のばらつきが少ない半導体装置を提供することができる。また、良好な電気特性を有する半導体装置を提供することができる。また、信頼性が良好な半導体装置を提供することができる。
なお、図３Ａ、図３Ｂなどにおいて、導電体２６０等を埋め込む開口の側面が、酸化物２３０ｂの溝部も含めて、酸化物２３０ｂの被形成面に対して概略垂直となっているが、本実施の形態はこれに限られるものではない。例えば、当該開口の底部が緩やかな曲面を有する、Ｕ字型の形状となってもよい。また、例えば、当該開口の側面が酸化物２３０ｂの被形成面に対して傾斜していてもよい。
また、図３Ａに示すように、トランジスタ１１のチャネル幅方向の断面視において、酸化物２３０ｂの側面と酸化物２３０ｂの上面との間に、湾曲面を有してもよい。つまり、当該側面の端部と当該上面の端部は、湾曲してもよい（以下、ラウンド状ともいう。）。
上記湾曲面での曲率半径は、０ｎｍより大きく、導電体２４２と重なる領域の酸化物２３０ｂの膜厚より小さい、または、上記湾曲面を有さない領域の長さの半分より小さいことが好ましい。上記湾曲面での曲率半径は、具体的には、０ｎｍより大きく２０ｎｍ以下、好ましくは１ｎｍ以上１５ｎｍ以下、さらに好ましくは２ｎｍ以上１０ｎｍ以下とする。このような形状にすることで、絶縁体２５０および導電体２６０の、酸化物２３０ｂへの被覆性を高めることができる。
絶縁体２１２、絶縁体２１４、絶縁体２７５、絶縁体２８２、および絶縁体２８３の少なくとも一は、水、水素などの不純物が、基板側から、または、トランジスタ１１およびトランジスタ１２の上方から、トランジスタ１１およびトランジスタ１２に拡散するのを抑制するバリア絶縁膜として機能することが好ましい。したがって、絶縁体２１２、絶縁体２１４、絶縁体２７５、絶縁体２８２、および絶縁体２８３の少なくとも一は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）絶縁性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料を用いることが好ましい。
なお、本明細書において、バリア絶縁膜とは、バリア性を有する絶縁膜のことを指す。本明細書において、バリア性とは、対応する物質の拡散を抑制する機能（透過性が低いともいう）とする。または、対応する物質を、捕獲、および固着する（ゲッタリングともいう）機能とする。
絶縁体２１２、絶縁体２１４、絶縁体２７５、絶縁体２８２、および絶縁体２８３としては、例えば、酸化アルミニウム、酸化マグネシウム、酸化ハフニウム、酸化ガリウム、インジウムガリウム亜鉛酸化物、窒化シリコン、または窒化酸化シリコンなどを用いることができる。例えば、絶縁体２１２、および絶縁体２８３として、より水素バリア性が高い、窒化シリコンなどを用いることが好ましい。また、例えば、絶縁体２１４、絶縁体２７５、および絶縁体２８２として、水素を捕獲および水素を固着する機能が高い、酸化アルミニウムまたは酸化マグネシウムなどを用いることが好ましい。これにより、水、水素などの不純物が絶縁体２１２、および絶縁体２１４を介して、基板側からトランジスタ１１およびトランジスタ１２側に拡散するのを抑制することができる。または、水、水素などの不純物が絶縁体２８３よりも上側に配置されている層間絶縁膜などから、トランジスタ１１およびトランジスタ１２側に拡散するのを抑制することができる。または、絶縁体２２４などに含まれる酸素が、絶縁体２１２、および絶縁体２１４を介して基板側に、拡散するのを抑制することができる。または、絶縁体２８０などに含まれる酸素が、絶縁体２８２などを介してトランジスタ１１およびトランジスタ１２より上方に、拡散するのを抑制することができる。この様に、トランジスタ１１およびトランジスタ１２を、水、水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁体２１２、絶縁体２１４、絶縁体２７５、絶縁体２８２、および絶縁体２８３で取り囲む構造とすることが好ましい。
ここで、絶縁体２１２、絶縁体２１４、絶縁体２７５、絶縁体２８２、および絶縁体２８３として、酸化アルミニウムなどを用いる場合、アモルファス構造を有する酸化物を用いることが好ましい。例えば、ＡｌＯｘ（ｘは０より大きい任意数）、またはＭｇＯｙ（ｙは０より大きい任意数）などの金属酸化物を用いることが好ましい。このようなアモルファス構造を有する金属酸化物では、酸素原子がダングリングボンドを有しており、当該ダングリングボンドで水素を捕獲または固着する性質を有する場合がある。このようなアモルファス構造を有する金属酸化物をトランジスタ１１およびトランジスタ１２の構成要素として用いる、またはトランジスタ１１およびトランジスタ１２の周囲に設けることで、トランジスタ１１およびトランジスタ１２に含まれる水素、またはトランジスタ１１およびトランジスタ１２の周囲に存在する水素を捕獲または固着することができる。特にトランジスタ１１およびトランジスタ１２のチャネル形成領域に含まれる水素を捕獲または固着することが好ましい。アモルファス構造を有する金属酸化物をトランジスタ１１およびトランジスタ１２の構成要素として用いる、またはトランジスタ１１およびトランジスタ１２の周囲に設けることで、良好な特性を有し、信頼性の高いトランジスタ１１およびトランジスタ１２、および半導体装置を作製することができる。
また、絶縁体２１２、絶縁体２１４、絶縁体２７５、絶縁体２８２、および絶縁体２８３は、酸化アルミニウムなどを用いる場合、アモルファス構造であることが好ましいが、一部に多結晶構造の領域が形成されていてもよい。また、絶縁体２１２、絶縁体２１４、絶縁体２７５、絶縁体２８２、および絶縁体２８３は、アモルファス構造の層と、多結晶構造の層と、が積層された多層構造であってもよい。例えば、アモルファス構造の層の上に多結晶構造の層が形成された積層構造でもよい。
絶縁体２１２、絶縁体２１４、絶縁体２７５、絶縁体２８２、および絶縁体２８３の成膜は、例えば、スパッタリング法を用いて行えばよい。スパッタリング法は、成膜ガスに水素を用いなくてよいので、絶縁体２１２、絶縁体２１４、絶縁体２７５、絶縁体２８２、および絶縁体２８３の水素濃度を低減することができる。なお、成膜方法は、スパッタリング法に限られるものではなく、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを適宜用いてもよい。
また、絶縁体２１２、および絶縁体２８３の抵抗率を低くすることが好ましい場合がある。例えば、絶縁体２１２、および絶縁体２８３の抵抗率を概略１×１０１３Ωｃｍとすることで、半導体装置作製工程のプラズマ等を用いる処理において、絶縁体２１２、および絶縁体２８３が、導電体２０５、導電体２４２、または導電体２６０のチャージアップを緩和することができる場合がある。絶縁体２１２、および絶縁体２８３の抵抗率は、好ましくは、１×１０１０Ωｃｍ以上１×１０１５Ωｃｍ以下とする。
また、絶縁体２１６、および絶縁体２８０は、絶縁体２１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体２１６、および絶縁体２８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンなどを適宜用いればよい。
トランジスタ１１において、導電体２０５は、酸化物２３０および導電体２６０と、重なるように配置される。導電体２０５は、図１Ｂなどに示すように、ｙ方向に伸長して設ければよい。ここで、導電体２０５は、絶縁体２１６に形成された開口に埋め込まれて設けることが好ましい。なお、以下ではトランジスタ１１の導電体２０５について説明するが、トランジスタ１２の導電体２０６についても当該説明を参酌することができる。
導電体２０５は、導電体２０５ａ、導電体２０５ｂ、および導電体２０５ｃを有する。導電体２０５ａは、当該開口の底面および側壁に接して設けられる。導電体２０５ｂは、導電体２０５ａに形成された凹部に埋め込まれるように設けられる。ここで、導電体２０５ｂの上面は、導電体２０５ａの上面および絶縁体２１６の上面より低くなる。導電体２０５ｃは、導電体２０５ｂの上面、および導電体２０５ａの側面に接して設けられる。ここで、導電体２０５ｃの上面の高さは、導電体２０５ａの上面の高さおよび絶縁体２１６の上面の高さと概略一致する。つまり、導電体２０５ｂは、導電体２０５ａおよび導電体２０５ｃに包み込まれる構成になる。
ここで、導電体２０５ａおよび導電体２０５ｃは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
導電体２０５ａおよび導電体２０５ｃに、水素の拡散を低減する機能を有する導電性材料を用いることにより、導電体２０５ｂに含まれる水素などの不純物が、絶縁体２２４等を介して、酸化物２３０に拡散するのを防ぐことができる。また、導電体２０５ａおよび導電体２０５ｃに、酸素の拡散を抑制する機能を有する導電性材料を用いることにより、導電体２０５ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、酸化ルテニウムなどを用いることが好ましい。したがって、導電体２０５ａとしては、上記導電性材料を単層または積層とすればよい。例えば、導電体２０５ａは、窒化チタンを用いればよい。
また、導電体２０５ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。例えば、導電体２０５ｂは、タングステンを用いればよい。
導電体２０５は、バックゲート電極として機能する場合がある。その場合、導電体２０５に印加する電位を、導電体２６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ１１のしきい値電圧（Ｖｔｈ）を制御することができる。特に、導電体２０５に負の電位を印加することにより、トランジスタ１１のＶｔｈをより大きくし、オフ電流を低減することが可能となる。したがって、導電体２０５に負の電位を印加したほうが、印加しない場合よりも、導電体２６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
また、導電体２０５の電気抵抗率は、上記の導電体２０５に印加する電位を考慮して設計され、導電体２０５の膜厚は当該電気抵抗率に合わせて設定される。また、絶縁体２１６の膜厚は、導電体２０５とほぼ同じになる。ここで、導電体２０５の設計が許す範囲で導電体２０５および絶縁体２１６の膜厚を薄くすることが好ましい。絶縁体２１６の膜厚を薄くすることで、絶縁体２１６中に含まれる水素などの不純物の絶対量を低減することができるので、当該不純物が酸化物２３０に拡散するのを低減することができる。
なお、導電体２０５は、図３Ａ、図３Ｂに示すように、酸化物２３０の導電体２４２ａおよび導電体２４２ｂと重ならない領域の大きさよりも、大きく設けるとよい。特に、導電体２０５は、酸化物２３０ａおよび酸化物２３０ｂのチャネル幅方向と交わる端部よりも外側の領域においても、延伸していることが好ましい。つまり、酸化物２３０のチャネル幅方向における側面の外側において、導電体２０５と、導電体２６０とは、絶縁体を介して重畳していることが好ましい。当該構成を有することで、トップゲート電極として機能する導電体２６０の電界と、バックゲート電極として機能する導電体２０５の電界によって、酸化物２３０のチャネル形成領域を電気的に取り囲むことができる。本明細書において、トップゲート、およびバックゲートの電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構造とよぶ。
なお、本明細書等において、Ｓ－ｃｈａｎｎｅｌ構造のトランジスタとは、一対のゲート電極の一方および他方の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を表す。また、本明細書等で開示するＳ－ｃｈａｎｎｅｌ構造は、Ｆｉｎ型構造およびプレーナ型構造とは異なる。Ｓ－ｃｈａｎｎｅｌ構造を採用することで、短チャネル効果に対する耐性を高める、別言すると短チャネル効果が発生し難いトランジスタとすることができる。
また、図１Ｂなどに示すように、導電体２０５は延伸させて、配線としても機能させている。ただし、これに限られることなく、導電体２０５の下に、配線として機能する導電体を設ける構成にしてもよい。また、導電体２０５は、必ずしも各トランジスタに一個ずつ設ける必要はない。例えば、導電体２０５を複数のトランジスタで共有する構成にしてもよい。
なお、導電体２０５として、導電体２０５ａ、導電体２０５ｂ、および導電体２０５ｃを積層する構成について示しているが、本発明はこれに限られるものではない。導電体２０５は、単層、２層または４層以上の積層構造として設ける構成にしてもよい。例えば、導電体２０５を２層の積層構造にする場合、導電体２０５ｃを設けず、導電体２０５ａの上面と導電体２０５ｂの上面が一致する構造にすればよい。
絶縁体２２２、および絶縁体２２４は、トランジスタ１１およびトランジスタ１２のバックゲートに対応するゲート絶縁体として機能する。
絶縁体２２２は、水素（例えば、水素原子、水素分子などの少なくとも一）の拡散を抑制する機能を有することが好ましい。また、絶縁体２２２は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有することが好ましい。例えば、絶縁体２２２は、絶縁体２２４よりも水素および酸素の一方または双方の拡散を抑制する機能を有することが好ましい。
絶縁体２２２は、絶縁性材料であるアルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。当該絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。このような材料を用いて絶縁体２２２を形成した場合、絶縁体２２２は、酸化物２３０および酸化物２３１から基板側への酸素の放出や、トランジスタ１１およびトランジスタ１２の周辺部から酸化物２３０および酸化物２３１への水素等の不純物の拡散を抑制する層として機能する。よって、絶縁体２２２を設けることで、水素等の不純物が、トランジスタ１１およびトランジスタ１２の内側へ拡散することを抑制し、酸化物２３０および酸化物２３１中の酸素欠損の生成を抑制することができる。また、導電体２０５および導電体２０６が、絶縁体２２４や、酸化物２３０および酸化物２３１が有する酸素と反応することを抑制することができる。
または、上記絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。または、これらの絶縁体を窒化処理してもよい。また、絶縁体２２２は、これらの絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
また、絶縁体２２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ－ｋ材料を含む絶縁体を単層または積層で用いてもよい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にｈｉｇｈ－ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
酸化物２３０および酸化物２３１と接する絶縁体２２４は、過剰酸素を含む（加熱により酸素を脱離する）ことが好ましい。例えば、絶縁体２２４は、酸化シリコン、酸化窒化シリコンなどを適宜用いればよい。酸素を含む絶縁体を酸化物２３０および酸化物２３１に接して設けることにより、酸化物２３０および酸化物２３１中の酸素欠損を低減し、トランジスタ１１およびトランジスタ１２の信頼性を向上させることができる。
絶縁体２２４として、具体的には、加熱により一部の酸素が脱離する酸化物材料、別言すると、過剰酸素領域を有する絶縁体材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素分子の脱離量が１．０×１０１８ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上、好ましくは１．０×１０１９ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上、または３．０×１０２０ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上である酸化膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上４００℃以下の範囲が好ましい。
また、トランジスタ１１およびトランジスタ１２の作製工程中において、酸化物２３０および酸化物２３１の表面が露出した状態で、加熱処理を行うと好適である。当該加熱処理は、例えば、１００℃以上６００℃以下、より好ましくは３５０℃以上５５０℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。例えば、加熱処理は酸素雰囲気で行うことが好ましい。これにより、酸化物２３０および酸化物２３１に酸素を供給して、酸素欠損（ＶＯ）の低減を図ることができる。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気で加熱処理した後に、脱離した酸素を補うために、酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で行ってもよい。または、酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で加熱処理した後に、連続して窒素ガスもしくは不活性ガスの雰囲気で加熱処理を行っても良い。
なお、酸化物２３０および酸化物２３１に加酸素化処理を行うことで、酸化物２３０および酸化物２３１中の酸素欠損を、供給された酸素により修復させる、別言すると「ＶＯ＋Ｏ→ｎｕｌｌ」という反応を促進させることができる。さらに、酸化物２３０および酸化物２３１中に残存した水素に供給された酸素が反応することで、当該水素をＨ２Ｏとして除去する（脱水化する）ことができる。これにより、酸化物２３０および酸化物２３１中に残存していた水素が酸素欠損に再結合してＶＯＨが形成されるのを抑制することができる。
なお、絶縁体２２２、および絶縁体２２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。また、絶縁体２２４は、酸化物２３０ａおよび酸化物２３１ａと重畳して島状に形成してもよい。この場合、絶縁体２７５が、絶縁体２２４の側面および絶縁体２２２の上面に接する構成になる。
酸化物２４３ａ、および酸化物２４３ｂが、酸化物２３０ｂ上に設けられる。酸化物２４３ａ、および酸化物２４３ｂは、それぞれ導電体２６０を挟んで離隔して設けられる。なお、以下ではトランジスタ１１の酸化物２４３について説明するが、トランジスタ１２の酸化物２４５についても当該説明を参酌することができる。
酸化物２４３（酸化物２４３ａ、および酸化物２４３ｂ）は、酸素の透過を抑制する機能を有することが好ましい。ソース電極やドレイン電極として機能する導電体２４２と酸化物２３０ｂとの間に酸素の透過を抑制する機能を有する酸化物２４３を配置することで、導電体２４２と、酸化物２３０ｂとの間の電気抵抗が低減されるので好ましい。このような構成とすることで、トランジスタ１１の電気特性およびトランジスタ１１の信頼性を向上させることができる。なお、導電体２４２と酸化物２３０ｂの間の電気抵抗を十分低減できる場合、酸化物２４３を設けない構成にしてもよい。
酸化物２４３として、元素Ｍを有する金属酸化物を用いてもよい。特に、元素Ｍは、アルミニウム、ガリウム、イットリウム、または錫を用いるとよい。酸化物２４３は、酸化物２３０ｂよりも元素Ｍの濃度が高いことが好ましい。また、酸化物２４３として、酸化ガリウムを用いてもよい。また、酸化物２４３として、Ｉｎ－Ｍ－Ｚｎ酸化物等の金属酸化物を用いてもよい。具体的には、酸化物２４３に用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物２４３の膜厚は、０．５ｎｍ以上５ｎｍ以下が好ましく、より好ましくは１ｎｍ以上３ｎｍ以下、さらに好ましくは１ｎｍ以上２ｎｍ以下である。また、酸化物２４３は、結晶性を有すると好ましい。酸化物２４３が結晶性を有する場合、酸化物２３０中の酸素の放出を好適に抑制することが出来る。例えば、酸化物２４３としては、六方晶などの結晶構造であれば、酸化物２３０中の酸素の放出を抑制できる場合がある。
導電体２４２ａは酸化物２４３ａの上面に接して設けられ、導電体２４２ｂは酸化物２４３ｂの上面に接して設けられることが好ましい。導電体２４２ａ、および導電体２４２ｂは、Ａ５－Ａ６方向に配列しており、それぞれ導電体２６０を挟んで離隔して設けられる。なお、以下ではトランジスタ１１の導電体２４２について説明するが、トランジスタ１２の導電体２４４についても当該説明を参酌することができる。
導電体２４２（導電体２４２ａ、および導電体２４２ｂ）としては、例えば、タンタルを含む窒化物、チタンを含む窒化物、モリブデンを含む窒化物、タングステンを含む窒化物、タンタルおよびアルミニウムを含む窒化物、チタンおよびアルミニウムを含む窒化物などを用いることが好ましい。本発明の一態様においては、タンタルを含む窒化物が特に好ましい。また、例えば、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いてもよい。これらの材料は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。
なお、酸化物２３０ｂなどに含まれる水素が、導電体２４２ａ、および導電体２４２ｂに拡散する場合がある。特に、導電体２４２ａ、および導電体２４２ｂに、タンタルを含む窒化物を用いることで、酸化物２３０ｂなどに含まれる水素は、導電体２４２ａ、および導電体２４２ｂに拡散し、拡散した水素は、導電体２４２ａ、および導電体２４２ｂが有する窒素と結合することがある。つまり、酸化物２３０ｂなどに含まれる水素は、導電体２４２ａ、および導電体２４２ｂに吸い取られる場合がある。
また、導電体２４２の側面と導電体２４２の上面との間に、湾曲面が形成されない構成にしてもよい。当該湾曲面が形成されない導電体２４２とすることで、チャネル幅方向の断面における、導電体２４２の断面積を大きくすることができる。これにより、導電体２４２の導電率を大きくし、トランジスタ１１のオン電流を大きくすることができる。
絶縁体２７５は、絶縁体２２４、酸化物２３０、酸化物２３１、酸化物２４３、酸化物２４５、導電体２４２、および導電体２４４を覆って設けられており、導電体２６０、導電体２６１、導電体２４０などが設けられる領域に開口が形成されている。絶縁体２７５は、絶縁体２２４の上面、酸化物２３０の側面、酸化物２４３の側面、導電体２４２の側面、導電体２４２の上面、酸化物２３１の側面、酸化物２４５の側面、導電体２４４の側面、および導電体２４４の上面に接して設けられることが好ましい。また、絶縁体２７５は、酸素の透過を抑制するバリア絶縁膜として機能することが好ましい。また、絶縁体２７５は、水、水素などの不純物が、上方から絶縁体２２４、酸化物２３０または酸化物２３１に拡散するのを抑制するバリア絶縁膜として機能することが好ましく、水素などの不純物を捕獲する機能を有することが好ましい。絶縁体２７５としては、例えば、酸化アルミニウム、または窒化シリコンなどの絶縁体を用いればよい。
絶縁体２１２と絶縁体２８３に挟まれた領域内で、絶縁体２８０、および絶縁体２２４、に接して、水素などの不純物を捕獲する機能を有する、絶縁体２７５を設けることで、絶縁体２８０、および絶縁体２２４などに含まれる水素などの不純物を捕獲し、当該領域内における、水素の量を一定値にすることができる。この場合は、絶縁体２７５として、酸化アルミニウムなどを用いることが好ましい。
なお、絶縁体２７５と、導電体２４２および導電体２４４との間に、上面視において導電体２４２および導電体２４４と同様の形状の、バリア絶縁膜を設けてもよい。当該バリア絶縁膜には、絶縁体２７５に用いることができる絶縁体を用いればよい。
絶縁体２５０は、トランジスタ１１のトップゲートのゲート絶縁体として機能する。トランジスタ１１において、絶縁体２５０は、酸化物２３０ｂに重畳して配置することが好ましい。なお、以下ではトランジスタ１１の絶縁体２５０について説明するが、トランジスタ１２の絶縁体２５１についても当該説明を参酌することができる。
絶縁体２５０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンなどを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。
絶縁体２５０は、絶縁体２２４と同様に、絶縁体２５０中の水、水素などの不純物濃度が低減されていることが好ましい。絶縁体２５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
なお、図３Ａ、図３Ｂでは、絶縁体２５０を単層で図示したが、２層以上の積層構造としてもよい。絶縁体２５０を２層の積層構造とする場合、絶縁体２５０の下層は、加熱により酸素が放出される絶縁体を用いて形成し、絶縁体２５０の上層は、酸素の拡散を抑制する機能を有する絶縁体を用いて形成することが好ましい。このような構成にすることで、絶縁体２５０の下層に含まれる酸素が、導電体２６０へ拡散するのを抑制することができる。つまり、酸化物２３０へ供給する酸素量の減少を抑制することができる。また、絶縁体２５０の下層に含まれる酸素による導電体２６０の酸化を抑制することができる。例えば、絶縁体２５０の下層は、上述した絶縁体２５０に用いることができる材料を用いて設け、絶縁体２５０の上層は、絶縁体２２２と同様の材料を用いて設けることができる。
なお、絶縁体２５０の下層に酸化シリコンや酸化窒化シリコンなどを用いる場合、絶縁体２５０の上層は、比誘電率が高いｈｉｇｈ－ｋ材料である絶縁性材料を用いてもよい。ゲート絶縁体を、絶縁体２５０の下層と絶縁体２５０の上層との積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、ゲート絶縁体の物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
絶縁体２５０の上層として、具体的には、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、マグネシウムなどから選ばれた一種、もしくは二種以上が含まれた金属酸化物、または酸化物２３０として用いることができる金属酸化物を用いることができる。特に、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いることが好ましい。例えば、絶縁体２５０として、酸化シリコンと、該酸化シリコン上の酸化ハフニウムを含む積層構造を用いればよい。
また、絶縁体２５０と導電体２６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体２５０から導電体２６０への酸素の拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物を設けることで、絶縁体２５０から導電体２６０への酸素の拡散が抑制される。つまり、酸化物２３０へ供給する酸素量の減少を抑制することができる。また、絶縁体２５０の酸素による導電体２６０の酸化を抑制することができる。
なお、上記金属酸化物は、トップゲート電極の一部としての機能を有する構成にしてもよい。例えば、酸化物２３０として用いることができる金属酸化物を、上記金属酸化物として用いることができる。その場合、導電体２６０ａをスパッタリング法で成膜することで、上記金属酸化物の電気抵抗値を低下させて導電体とすることができる。これをＯＣ（Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
上記金属酸化物を有することで、導電体２６０からの電界の影響を弱めることなく、トランジスタ１１のオン電流の向上を図ることができる。また、絶縁体２５０と、上記金属酸化物との物理的な厚みにより、導電体２６０と、酸化物２３０との間の距離を保つことで、導電体２６０と酸化物２３０との間のリーク電流を抑制することができる。また、絶縁体２５０、および上記金属酸化物との積層構造を設けることで、導電体２６０と酸化物２３０との間の物理的な距離、および導電体２６０から酸化物２３０へかかる電界強度を、容易に適宜調整することができる。
導電体２６０は、トランジスタ１１のトップゲート電極として機能する。トランジスタ１１において、導電体２６０は、導電体２６０ａと、導電体２６０ａの上に配置された導電体２６０ｂと、を有することが好ましい。なお、以下ではトランジスタ１１の導電体２６０について説明するが、トランジスタ１２の導電体２６１についても当該説明を参酌することができる。
例えば、導電体２６０ａは、導電体２６０ｂの底面および側面を包むように配置されることが好ましい。また、図３Ａ、図３Ｂに示すように、導電体２６０の上面は、絶縁体２５０の最上面、および酸化物２３０ｃの最上面と概略一致している。なお、図３Ａ、図３Ｂでは、導電体２６０は、導電体２６０ａと導電体２６０ｂの２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。
導電体２６０ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
また、導電体２６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体２５０に含まれる酸素により、導電体２６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、酸化ルテニウムなどを用いることが好ましい。
また、導電体２６０は、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、導電体２６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体２６０ｂは積層構造としてもよく、例えば、チタン、または窒化チタンと上記導電性材料との積層構造としてもよい。
また、図３Ａに示すように、トランジスタ１１のチャネル幅方向において、絶縁体２２２の底面を基準としたときの、導電体２６０の、導電体２６０と酸化物２３０ｂとが重ならない領域の底面の高さは、酸化物２３０ｂの底面の高さより低いことが好ましい。ゲート電極として機能する導電体２６０が、絶縁体２５０などを介して、酸化物２３０ｂのチャネル形成領域の側面および上面を覆う構成とすることで、導電体２６０の電界を酸化物２３０ｂのチャネル形成領域全体に作用させやすくなる。よって、トランジスタ１１のオン電流を増大させ、周波数特性を向上させることができる。絶縁体２２２の底面を基準としたときの、酸化物２３０ａおよび酸化物２３０ｂと、導電体２６０とが、重ならない領域における導電体２６０の底面の高さと、酸化物２３０ｂの底面の高さと、の差は、０ｎｍ以上１００ｎｍ以下、好ましくは、３ｎｍ以上５０ｎｍ以下、より好ましくは、５ｎｍ以上２０ｎｍ以下とする。
絶縁体２８０は、絶縁体２７５上に設けられ、導電体２６０、導電体２６１、導電体２４０などが設けられる領域に開口が形成されている。また、絶縁体２８０の上面は、平坦化されていてもよい。
層間膜として機能する絶縁体２８０は、誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。絶縁体２８０は、例えば、絶縁体２１６と同様の材料を用いて設けることが好ましい。例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、酸化窒化シリコン、空孔を有する酸化シリコンなどの材料は、加熱により脱離する酸素を含む領域を容易に形成することができるため好ましい。
絶縁体２８０は、絶縁体２２４と同様に、過剰酸素領域または過剰酸素を有することが好ましい。また、絶縁体２８０中の水、水素などの不純物濃度は低減されていることが好ましい。例えば、絶縁体２８０は、酸化シリコン、酸化窒化シリコンなどのシリコンを含む酸化物を適宜用いればよい。過剰酸素を有する絶縁体を酸化物２３０および酸化物２３１に接して設けることにより、酸化物２３０および酸化物２３１中の酸素欠損を低減し、トランジスタ１１およびトランジスタ１２の信頼性を向上させることができる。
トランジスタ１２と容量素子１３の間に設けられる導電体２４０は、下面が導電体２４４ｂに接し、上面が導電体２０７に接する。さらに、プラグとして機能する導電体２４０の側面に接して絶縁体２４１が設けられることが好ましい。
絶縁体２７５、および絶縁体２８０の開口の内壁に接して絶縁体２４１が設けられ、絶縁体２４１の側面に接して導電体２４０の第１の導電体が設けられ、さらに内側に導電体２４０の第２の導電体が設けられている。なお、図３Ａでは、導電体２４０の第１の導電体および導電体２４０の第２の導電体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２４０を単層、または３層以上の積層構造として設ける構成にしてもよい。
導電体２４０は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２４０は積層構造としてもよい。導電体２４０を積層構造とする場合、絶縁体２７５、および絶縁体２８０と接する導電体には、水、水素などの不純物の透過を抑制する機能を有する導電性材料を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウム、酸化ルテニウムなどを用いることが好ましい。また、水、水素などの不純物の透過を抑制する機能を有する導電性材料は、単層または積層で用いてもよい。これにより、絶縁体２８０などに含まれる水、水素などの不純物が、導電体２４０を通じて酸化物２３１に混入するのを抑制することができる。
絶縁体２４１としては、例えば、窒化シリコン、酸化アルミニウム、窒化酸化シリコンなどの絶縁体を用いればよい。絶縁体２４１は、絶縁体２７５、および絶縁体２８０に接して設けられるので、絶縁体２８０などに含まれる水、水素などの不純物が、導電体２４０を通じて酸化物２３０に混入するのを抑制することができる。特に、窒化シリコンは水素に対するブロッキング性が高いので好適である。また、絶縁体２８０に含まれる酸素が導電体２４０に吸収されるのを防ぐことができる。
また、導電体２４０の上面、および導電体２６０の上面に接して、導電体２０７が設けられる。ここで、導電体２０７はノードＦＮとして機能する。つまり、トランジスタ１２のソースまたはドレインの他方として機能する導電体２４４ｂは、導電体２４０、および導電体２０７を介して、トランジスタ１１のゲートとして機能する導電体２６０に電気的に接続される。
また、導電体２０７と同じ層において、導電体２６１の上面に接して、導電体２０９が設けられる。ここで、導電体２０９は配線ＷＬとして機能する。
導電体２０７、および導電体２０９は、同じ導電膜をパターニングして形成すればよい。導電体２０７、および導電体２０９は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２０７、および導電体２０９は、積層構造としてもよく、例えば、チタン、または窒化チタンと上記導電性材料との積層としてもよい。なお、導電体２０７、および導電体２０９は、絶縁体に設けられた開口に埋め込まれるように形成してもよい。
絶縁体２８２は、導電体２０７、および導電体２０９を覆い、且つ絶縁体２８０の上面と接して配置される。絶縁体２８２は、容量素子１３の誘電体として機能するので、等価酸化膜厚（ＥＯＴ：Ｅｑｕｉｖａｌｅｎｔ ｏｘｉｄｅ ｔｈｉｃｋｎｅｓｓ）が薄い、絶縁体を用いることが好ましい。絶縁体２８２としては、例えば、酸化アルミニウム、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物またはシリコンおよびハフニウムを有する窒化物などを用いることができる。なお、本明細書中において、等価酸化膜厚とは、物理的な膜厚を酸化シリコンまたは酸化窒化シリコンと等価な電気的膜厚に換算した値をいう。
例えば、絶縁体２８２として、比誘電率８．５の酸化アルミニウムを用い、容量素子１３の面積が６１８００ｎｍ２とすると、絶縁体２８２の膜厚を５ｎｍ以下にすることで、容量素子１３の容量値を０．９ｆＦ以上にすることができる。ここで、比誘電率を３．９にしたＥＯＴを用いて絶縁体２８２の膜厚を表すと、絶縁体２８２の膜厚は２．３ｎｍになる。
容量素子１３の容量値が０．９ｆＦ以上ならば、トランジスタ１２のゲート容量より十分大きいため、メモリセル１０のデータの書き込み、および読み出しを十分に行うことができる。つまり、絶縁体２８２の膜厚を５ｎｍ以下程度にすることで、メモリセル１０を記憶装置として十分機能させることができる。
また、絶縁体２８２は、水、水素などの不純物が、上方から絶縁体２８０に拡散するのを抑制するバリア絶縁膜として機能することが好ましく、水素などの不純物を捕獲する機能を有することが好ましい。また、絶縁体２８２は、酸素の透過を抑制するバリア絶縁膜として機能することが好ましい。絶縁体２８２としては、例えば、酸化アルミニウムなどの絶縁体を用いればよい。絶縁体２１２と絶縁体２８３に挟まれた領域内で、絶縁体２８０に接して、水素などの不純物を捕獲する機能を有する、絶縁体２８２を設けることで、絶縁体２８０などに含まれる水素などの不純物を捕獲し、当該領域内における、水素の量を一定値にすることができる。
また、絶縁体２８２は、スパッタリング法を用いて形成することが好ましい。例えば、酸素を含む雰囲気でスパッタリング法を用いて成膜すればよい。スパッタリング法で絶縁体２８２を成膜することで、絶縁体２８０に酸素を添加することができる。これにより、絶縁体２８０に含まれる酸素を、酸化物２３０ｃまたは酸化物２３１ｃを介して、酸化物２３０または酸化物２３１へ効率よく供給することができるので、酸化物２３０中および酸化物２３１中の酸素欠損を低減し、トランジスタ１１およびトランジスタ１２の電気特性および信頼性を向上させることができる。ただし、絶縁体２８２の成膜方法は、スパッタリング法に限られるものではなく、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを適宜用いてもよい。
また、絶縁体２８２の上に、少なくとも一部が導電体２０７と重畳するように、導電体２０８が設けられる。ここで、導電体２０８は配線ＣＬとして機能する。導電体２０８は、導電体２０９などに用いることができる導電体を用いればよい。なお、導電体２０８は、絶縁体に設けられた開口に埋め込まれるように形成してもよい。
絶縁体２８３は、絶縁体２８２および導電体２０８を覆って設けられる。絶縁体２８３は、水、水素などの不純物が、上方から絶縁体２８０に拡散するのを抑制するバリア絶縁膜として機能する。絶縁体２８３としては、窒化シリコンまたは窒化酸化シリコンなどの、シリコンを含む窒化物を用いることが好ましい。例えば、絶縁体２８３としてスパッタリング法で成膜された窒化シリコンを用いればよい。絶縁体２８３をスパッタリング法で成膜することで、密度が高く、鬆などが形成されにくい窒化シリコン膜を形成することができる。また、絶縁体２８３として、スパッタリング法で成膜された窒化シリコンの上に、さらに、ＣＶＤ法で成膜された窒化シリコンを積層してもよい。
＜半導体装置の構成材料＞
以下では、半導体装置に用いることができる構成材料について説明する。
なお、以下に示す絶縁体、導電体、酸化物の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ ＣＶＤ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法に分けることができる。
また、ＡＬＤ法としては、プリカーサ及びリアクタントの反応を熱エネルギーのみで行う熱ＡＬＤ（Ｔｈｅｒｍａｌ ＡＬＤ）法、プラズマ励起されたリアクタントを用いるＰＥＡＬＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＡＬＤ）法などを用いることができる。
＜＜基板＞＞
トランジスタ１１およびトランジスタ１２を形成する基板としては、例えば、絶縁体基板、半導体基板、または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムを材料とした半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
＜＜絶縁体＞＞
絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
例えば、トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体に、ｈｉｇｈ－ｋ材料を用いることで物理膜厚を保ちながら、トランジスタ動作時の低電圧化が可能となる。一方、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
また、比誘電率の高い絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物、またはシリコンおよびハフニウムを有する窒化物などがある。
また、比誘電率が低い絶縁体としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などがある。
また、金属酸化物を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウム、またはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどの金属酸化物、窒化アルミニウム、窒化酸化シリコン、窒化シリコンなどの金属窒化物を用いることができる。
また、ゲート絶縁体として機能する絶縁体は、加熱により脱離する酸素を含む領域を有する絶縁体であることが好ましい。例えば、加熱により脱離する酸素を含む領域を有する酸化シリコンまたは酸化窒化シリコンを酸化物２３０と接する構造とすることで、酸化物２３０が有する酸素欠損を補償することができる。
＜＜導電体＞＞
導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンなどから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
なお、トランジスタのチャネル形成領域に酸化物を用いる場合において、ゲート電極として機能する導電体には、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
特に、ゲート電極として機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いることが好ましい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体などから混入する水素を捕獲することができる場合がある。
＜＜金属酸化物＞＞
酸化物２３０として、半導体として機能する金属酸化物（酸化物半導体）を用いることが好ましい。以下では、本発明に係る酸化物２３０に適用可能な金属酸化物について説明する。
金属酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特に、インジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、錫などが含まれていることが好ましい。また、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウム、コバルトなどから選ばれた一種、または複数種が含まれていてもよい。
ここでは、金属酸化物が、インジウム、元素Ｍおよび亜鉛を有するＩｎ－Ｍ－Ｚｎ酸化物である場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウム、および錫の中から選ばれる一または複数とする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウム、コバルトなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
＜結晶構造の分類＞
まず、酸化物半導体における、結晶構造の分類について、図５Ａを用いて説明を行う。図５Ａは、酸化物半導体、代表的にはＩＧＺＯ（Ｉｎと、Ｇａと、Ｚｎと、を含む金属酸化物）の結晶構造の分類を説明する図である。
図５Ａに示すように、酸化物半導体は、大きく分けて「Ａｍｏｒｐｈｏｕｓ（無定形）」と、「Ｃｒｙｓｔａｌｌｉｎｅ（結晶性）」と、「Ｃｒｙｓｔａｌ（結晶）」と、に分類される。また、「Ａｍｏｒｐｈｏｕｓ」の中には、ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓが含まれる。また、「Ｃｒｙｓｔａｌｌｉｎｅ」の中には、ＣＡＡＣ（ｃ－ａｘｉｓ－ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ）、ｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）、及びＣＡＣ（ｃｌｏｕｄ－ａｌｉｇｎｅｄ ｃｏｍｐｏｓｉｔｅ）が含まれる（ｅｘｃｌｕｄｉｎｇ ｓｉｎｇｌｅ ｃｒｙｓｔａｌ ａｎｄ ｐｏｌｙ ｃｒｙｓｔａｌ）。なお、「Ｃｒｙｓｔａｌｌｉｎｅ」の分類には、ｓｉｎｇｌｅ ｃｒｙｓｔａｌ、ｐｏｌｙ ｃｒｙｓｔａｌ、及びｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓは除かれる。また、「Ｃｒｙｓｔａｌ」の中には、ｓｉｎｇｌｅ ｃｒｙｓｔａｌ、及びｐｏｌｙ ｃｒｙｓｔａｌが含まれる。
なお、図５Ａに示す太枠内の構造は、「Ａｍｏｒｐｈｏｕｓ（無定形）」と、「Ｃｒｙｓｔａｌ（結晶）」との間の中間状態であり、新しい境界領域（Ｎｅｗ ｃｒｙｓｔａｌｌｉｎｅ ｐｈａｓｅ）に属する構造である。すなわち、当該構造は、エネルギー的に不安定な「Ａｍｏｒｐｈｏｕｓ（無定形）」や、「Ｃｒｙｓｔａｌ（結晶）」とは全く異なる構造と言い換えることができる。
なお、膜または基板の結晶構造は、Ｘ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）スペクトルを用いて評価することができる。ここで、「Ｃｒｙｓｔａｌｌｉｎｅ」に分類されるＣＡＡＣ－ＩＧＺＯ膜のＧＩＸＤ（Ｇｒａｚｉｎｇ－Ｉｎｃｉｄｅｎｃｅ ＸＲＤ）測定で得られるＸＲＤスペクトルを図５Ｂに示す。なお、ＧＩＸＤ法は、薄膜法またはＳｅｅｍａｎｎ－Ｂｏｈｌｉｎ法ともいう。以降、図５Ｂに示すＧＩＸＤ測定で得られるＸＲＤスペクトルを、単にＸＲＤスペクトルと記す。なお、図５Ｂに示すＣＡＡＣ－ＩＧＺＯ膜の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］近傍である。また、図５Ｂに示すＣＡＡＣ－ＩＧＺＯ膜の厚さは、５００ｎｍである。
図５Ｂでは、横軸は２θ［ｄｅｇ．］であり、縦軸は強度（Ｉｎｔｅｎｓｉｔｙ）［ａ．ｕ．］である。図５Ｂに示すように、ＣＡＡＣ－ＩＧＺＯ膜のＸＲＤスペクトルでは、明確な結晶性を示すピークが検出される。具体的には、ＣＡＡＣ－ＩＧＺＯ膜のＸＲＤスペクトルでは、２θ＝３１°近傍に、ｃ軸配向を示すピークが検出される。なお、図５Ｂに示すように、２θ＝３１°近傍のピークは、ピーク強度が検出された角度を軸に左右非対称である。
また、膜または基板の結晶構造は、極微電子線回折法（ＮＢＥＤ：Ｎａｎｏ Ｂｅａｍ Ｅｌｅｃｔｒｏｎ Ｄｉｆｆｒａｃｔｉｏｎ）によって観察される回折パターン（極微電子線回折パターンともいう。）にて評価することができる。ＣＡＡＣ－ＩＧＺＯ膜の回折パターンを、図５Ｃに示す。図５Ｃは、電子線を基板に対して平行に入射するＮＢＥＤによって観察される回折パターンである。なお、図５Ｃに示すＣＡＡＣ－ＩＧＺＯ膜の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］近傍である。また、極微電子線回折法では、プローブ径を１ｎｍとして電子線回折が行われる。
図５Ｃに示すように、ＣＡＡＣ－ＩＧＺＯ膜の回折パターンでは、ｃ軸配向を示す複数のスポットが観察される。
＜＜酸化物半導体の構造＞＞
なお、酸化物半導体は、結晶構造に着目した場合、図５Ａとは異なる分類となる場合がある。例えば、酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、上述のＣＡＡＣ－ＯＳ、及びｎｃ－ＯＳがある。また、非単結晶酸化物半導体には、多結晶酸化物半導体、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体、などが含まれる。
ここで、上述のＣＡＡＣ－ＯＳ、ｎｃ－ＯＳ、及びａ－ｌｉｋｅ ＯＳの詳細について、説明を行う。
［ＣＡＡＣ－ＯＳ］
ＣＡＡＣ－ＯＳは、複数の結晶領域を有し、当該複数の結晶領域はｃ軸が特定の方向に配向している酸化物半導体である。なお、特定の方向とは、ＣＡＡＣ－ＯＳ膜の厚さ方向、ＣＡＡＣ－ＯＳ膜の被形成面の法線方向、またはＣＡＡＣ－ＯＳ膜の表面の法線方向である。また、結晶領域とは、原子配列に周期性を有する領域である。なお、原子配列を格子配列とみなすと、結晶領域とは、格子配列の揃った領域でもある。さらに、ＣＡＡＣ－ＯＳは、ａ－ｂ面方向において複数の結晶領域が連結する領域を有し、当該領域は歪みを有する場合がある。なお、歪みとは、複数の結晶領域が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。つまり、ＣＡＡＣ－ＯＳは、ｃ軸配向し、ａ－ｂ面方向には明らかな配向をしていない酸化物半導体である。
なお、上記複数の結晶領域のそれぞれは、１つまたは複数の微小な結晶（最大径が１０ｎｍ未満である結晶）で構成される。結晶領域が１つの微小な結晶で構成されている場合、当該結晶領域の最大径は１０ｎｍ未満となる。また、結晶領域が多数の微小な結晶で構成されている場合、当該結晶領域の大きさは、数十ｎｍ程度となる場合がある。
また、Ｉｎ－Ｍ－Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、スズ、チタンなどから選ばれた一種、または複数種）において、ＣＡＡＣ－ＯＳは、インジウム（Ｉｎ）、及び酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛（Ｚｎ）、及び酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能である。よって、（Ｍ，Ｚｎ）層にはインジウムが含まれる場合がある。また、Ｉｎ層には元素Ｍが含まれる場合がある。なお、Ｉｎ層にはＺｎが含まれる場合もある。当該層状構造は、例えば、高分解能ＴＥＭ像において、格子像として観察される。
ＣＡＡＣ－ＯＳ膜に対し、例えば、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ－ｏｆ－ｐｌａｎｅ ＸＲＤ測定では、ｃ軸配向を示すピークが２θ＝３１°またはその近傍に検出される。なお、ｃ軸配向を示すピークの位置（２θの値）は、ＣＡＡＣ－ＯＳを構成する金属元素の種類、組成などにより変動する場合がある。
また、例えば、ＣＡＡＣ－ＯＳ膜の電子線回折パターンにおいて、複数の輝点（スポット）が観測される。なお、あるスポットと別のスポットとは、試料を透過した入射電子線のスポット（ダイレクトスポットともいう。）を対称中心として、点対称の位置に観測される。
上記特定の方向から結晶領域を観察した場合、当該結晶領域内の格子配列は、六方格子を基本とするが、単位格子は正六角形とは限らず、非正六角形である場合がある。また、上記歪みにおいて、五角形、七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ－ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリー）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向において酸素原子の配列が稠密でないことや、金属原子が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
なお、明確な結晶粒界が確認される結晶構造は、いわゆる多結晶（ｐｏｌｙｃｒｙｓｔａｌ）と呼ばれる。結晶粒界は、再結合中心となり、キャリアが捕獲されトランジスタのオン電流の低下、電界効果移動度の低下などを引き起こす可能性が高い。よって、明確な結晶粒界が確認されないＣＡＡＣ－ＯＳは、トランジスタの半導体層に好適な結晶構造を有する結晶性の酸化物の一つである。なお、ＣＡＡＣ－ＯＳを構成するには、Ｚｎを有する構成が好ましい。例えば、Ｉｎ－Ｚｎ酸化物、及びＩｎ－Ｇａ－Ｚｎ酸化物は、Ｉｎ酸化物よりも結晶粒界の発生を抑制できるため好適である。
ＣＡＡＣ－ＯＳは、結晶性が高く、明確な結晶粒界が確認されない酸化物半導体である。よって、ＣＡＡＣ－ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ－ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ－ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ－ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。また、ＣＡＡＣ－ＯＳは、製造工程における高い温度（所謂サーマルバジェット）に対しても安定である。したがって、ＯＳトランジスタにＣＡＡＣ－ＯＳを用いると、製造工程の自由度を広げることが可能となる。
［ｎｃ－ＯＳ］
ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。別言すると、ｎｃ－ＯＳは、微小な結晶を有する。なお、当該微小な結晶の大きさは、例えば、１ｎｍ以上１０ｎｍ以下、特に１ｎｍ以上３ｎｍ以下であることから、当該微小な結晶をナノ結晶ともいう。また、ｎｃ－ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ－ＯＳ膜に対し、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ－ｏｆ－ｐｌａｎｅ ＸＲＤ測定では、結晶性を示すピークが検出されない。また、ｎｃ－ＯＳ膜に対し、ナノ結晶よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ－ＯＳ膜に対し、ナノ結晶の大きさと近いかナノ結晶より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、ダイレクトスポットを中心とするリング状の領域内に複数のスポットが観測される電子線回折パターンが取得される場合がある。
［ａ－ｌｉｋｅ ＯＳ］
ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ－ｌｉｋｅ ＯＳは、鬆又は低密度領域を有する。即ち、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳ及びＣＡＡＣ－ＯＳと比べて、結晶性が低い。また、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳ及びＣＡＡＣ－ＯＳと比べて、膜中の水素濃度が高い。
＜＜酸化物半導体の構成＞＞
次に、上述のＣＡＣ－ＯＳの詳細について、説明を行う。なお、ＣＡＣ－ＯＳは材料構成に関する。
［ＣＡＣ－ＯＳ］
ＣＡＣ－ＯＳとは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つまたは複数の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
さらに、ＣＡＣ－ＯＳとは、第１の領域と、第２の領域と、に材料が分離することでモザイク状となり、当該第１の領域が、膜中に分布した構成（以下、クラウド状ともいう。）である。つまり、ＣＡＣ－ＯＳは、当該第１の領域と、当該第２の領域とが、混合している構成を有する複合金属酸化物である。
ここで、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳを構成する金属元素に対するＩｎ、Ｇａ、およびＺｎの原子数比のそれぞれを、［Ｉｎ］、［Ｇａ］、および［Ｚｎ］と表記する。例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳにおいて、第１の領域は、［Ｉｎ］が、ＣＡＣ－ＯＳ膜の組成における［Ｉｎ］よりも大きい領域である。また、第２の領域は、［Ｇａ］が、ＣＡＣ－ＯＳ膜の組成における［Ｇａ］よりも大きい領域である。または、例えば、第１の領域は、［Ｉｎ］が、第２の領域における［Ｉｎ］よりも大きく、且つ、［Ｇａ］が、第２の領域における［Ｇａ］よりも小さい領域である。また、第２の領域は、［Ｇａ］が、第１の領域における［Ｇａ］よりも大きく、且つ、［Ｉｎ］が、第１の領域における［Ｉｎ］よりも小さい領域である。
具体的には、上記第１の領域は、インジウム酸化物、インジウム亜鉛酸化物などが主成分である領域である。また、上記第２の領域は、ガリウム酸化物、ガリウム亜鉛酸化物などが主成分である領域である。つまり、上記第１の領域を、Ｉｎを主成分とする領域と言い換えることができる。また、上記第２の領域を、Ｇａを主成分とする領域と言い換えることができる。
なお、上記第１の領域と、上記第２の領域とは、明確な境界が観察できない場合がある。
例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、Ｉｎを主成分とする領域（第１の領域）と、Ｇａを主成分とする領域（第２の領域）とが、偏在し、混合している構造を有することが確認できる。
ＣＡＣ－ＯＳをトランジスタに用いる場合、第１の領域に起因する導電性と、第２の領域に起因する絶縁性とが、相補的に作用することにより、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ－ＯＳに付与することができる。つまり、ＣＡＣ－ＯＳとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。導電性の機能と絶縁性の機能とを分離させることで、双方の機能を最大限に高めることができる。よって、ＣＡＣ－ＯＳをトランジスタに用いることで、高いオン電流（Ｉｏｎ）、高い電界効果移動度（μ）、および良好なスイッチング動作を実現することができる。
酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ－ｌｉｋｅ ＯＳ、ＣＡＣ－ＯＳ、ｎｃ－ＯＳ、ＣＡＡＣ－ＯＳのうち、二種以上を有していてもよい。
＜酸化物半導体を有するトランジスタ＞
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
トランジスタのチャネル形成領域には、キャリア濃度の低い酸化物半導体を用いることが好ましい。例えば、酸化物半導体のチャネル形成領域のキャリア濃度は、１×１０１８ｃｍ－３以下であることが好ましく、１×１０１７ｃｍ－３未満であることがより好ましく、１×１０１６ｃｍ－３未満であることがさらに好ましく、１×１０１３ｃｍ－３未満であることがさらに好ましく、１×１０１２ｃｍ－３未満であることがさらに好ましい。なお、酸化物半導体膜のキャリア濃度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性又は実質的に高純度真性と言う。なお、キャリア濃度の低い酸化物半導体を、高純度真性又は実質的に高純度真性な酸化物半導体と呼ぶ場合がある。
また、高純度真性又は実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
＜不純物＞
ここで、酸化物半導体中における各不純物の影響について説明する。
酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体のチャネル形成領域におけるシリコンや炭素の濃度と、酸化物半導体のチャネル形成領域との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体にアルカリ金属又はアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属又はアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、ＳＩＭＳにより得られる酸化物半導体のチャネル形成領域中のアルカリ金属又はアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア濃度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。または、酸化物半導体において、窒素が含まれると、トラップ準位が形成される場合がある。この結果、トランジスタの電気特性が不安定となる場合がある。このため、ＳＩＭＳにより得られる酸化物半導体のチャネル形成領域中の窒素濃度を、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下にする。
また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体のチャネル形成領域における中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体のチャネル形成領域において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満にする。
不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
＜＜その他の半導体材料＞＞
酸化物２３０に用いることができる半導体材料は、上述の金属酸化物に限られない。酸化物２３０として、バンドギャップを有する半導体材料（ゼロギャップ半導体ではない半導体材料）を用いてもよい。例えば、シリコンなどの単体元素の半導体、ヒ化ガリウムなどの化合物半導体、半導体として機能する層状物質（原子層物質、２次元材料などともいう。）などを半導体材料に用いることが好ましい。特に、半導体として機能する層状物質を半導体材料に用いると好適である。
ここで、本明細書等において、層状物質とは、層状の結晶構造を有する材料群の総称である。層状の結晶構造は、共有結合やイオン結合によって形成される層が、ファンデルワールス力のような、共有結合やイオン結合よりも弱い結合を介して積層している構造である。層状物質は、単位層内における電気伝導性が高く、つまり、２次元電気伝導性が高い。半導体として機能し、かつ、２次元電気伝導性の高い材料をチャネル形成領域に用いることで、オン電流の大きいトランジスタを提供することができる。
層状物質として、グラフェン、シリセン、カルコゲン化物などがある。カルコゲン化物は、カルコゲンを含む化合物である。また、カルコゲンは、第１６族に属する元素の総称であり、酸素、硫黄、セレン、テルル、ポロニウム、リバモリウムが含まれる。また、カルコゲン化物として、遷移金属カルコゲナイド、１３族カルコゲナイドなどが挙げられる。
酸化物２３０として、例えば、半導体として機能する遷移金属カルコゲナイドを用いることが好ましい。酸化物２３０として適用可能な遷移金属カルコゲナイドとして、具体的には、硫化モリブデン（代表的にはＭｏＳ２）、セレン化モリブデン（代表的にはＭｏＳｅ２）、モリブデンテルル（代表的にはＭｏＴｅ２）、硫化タングステン（代表的にはＷＳ２）、セレン化タングステン（代表的にはＷＳｅ２）、タングステンテルル（代表的にはＷＴｅ２）、硫化ハフニウム（代表的にはＨｆＳ２）、セレン化ハフニウム（代表的にはＨｆＳｅ２）、硫化ジルコニウム（代表的にはＺｒＳ２）、セレン化ジルコニウム（代表的にはＺｒＳｅ２）などが挙げられる。
＜半導体装置の変形例＞
以下では、図６、図７Ａ、図７Ｂ、図８Ａ、図８Ｂを用いて、本発明の一態様である半導体装置の一例について説明する。
図６はメモリセル１０の上面図である。図７Ａは、図６にＡ１－Ａ２－Ａ３の一点鎖線で示す部位の断面図である。ここで、Ａ１－Ａ２に示す断面図は、トランジスタ１２のチャネル長方向の断面図であり、Ａ２－Ａ３に示す断面図は、トランジスタ１１のチャネル幅方向の断面図である。また、図７Ｂは、図６にＡ４－Ａ５－Ａ６の一点鎖線で示す部位の断面図である。ここで、Ａ４－Ａ５に示す断面図は、トランジスタ１２のチャネル幅方向の断面図であり、Ａ５－Ａ６に示す断面図は、トランジスタ１１のチャネル長方向の断面図である。なお、図６の上面図では、図の明瞭化のために一部の要素（例えば、配線ＣＬ）を省いている。
なお、図６、図７Ａ、図７Ｂに示す半導体装置において、＜半導体装置の構成例＞に示した半導体装置を構成する構造と同機能を有する構造には、同符号を付記する。なお、本項目においても、半導体装置の構成要素については＜半導体装置の構成例＞での説明を参酌することができる。
図６、図７Ａ、図７Ｂに示す半導体装置は、図１Ｂ、図２Ａ、図２Ｂ、図３Ａ、図３Ｂに示した半導体装置の変形例である。図６、図７Ａ、図７Ｂに示すメモリセル１０は、図１Ｂ、図２Ａ、図２Ｂ、図３Ａ、図３Ｂに示したメモリセル１０とは、導電体２６０の一部が、導電体２０７から露出している、ことが異なる。
ここで、当該導電体２６０の一部は、絶縁体２８２に接している。よって、図６、図７Ａ、図７Ｂに示すメモリセル１０では、導電体２０７および導電体２６０が、容量素子１３の下部電極として機能する。
また、導電体２６０の絶縁体２８２と接する領域は、トランジスタ１１のチャネル形成領域近傍と重なる領域を含む。つまり、図６、図７Ａ、図７Ｂに示すメモリセル１０では、トランジスタ１１のチャネル形成領域の上部近傍において、絶縁体２８２と、絶縁体２８０、酸化物２３０ｃ、絶縁体２５０、および導電体２６０と、が接している。
このような構成にすることで、トランジスタ１１のチャネル形成領域の上部近傍に、水、水素などの不純物に対するバリア絶縁膜を設けることができるので、当該不純物が、酸化物２３０ｃ、絶縁体２５０などを介して、酸化物２３０に拡散するのをより効果的に低減することができる。また、絶縁体２８２をスパッタリング法で成膜することで、絶縁体２８０のよりトランジスタ１１のチャネル形成領域に近い領域に酸素を添加することができる。これにより、絶縁体２８０に含まれる酸素を、酸化物２３０ｃまたは絶縁体２５０を介して、酸化物２３０へより効率よく供給することができるので、酸化物２３０中の酸素欠損を低減し、トランジスタ１１の電気特性および信頼性を向上させることができる。
また、図１Ａなどでは、配線ＢＧＬ１、および配線ＢＧＬ２をｙ方向に伸長する例を示したが、本発明に係る半導体装置は、これに限られるものではない。例えば、図８Ａに示すように、トランジスタ１１およびトランジスタ１２にバックゲートを設けない構成にしてもよい。また、例えば、図８Ｂに示すように、配線ＢＧＬ１、および配線ＢＧＬ２をｘ方向に伸長して設ける構成にしてもよい。
また、図１Ａなどでは、メモリセル１０の読み出しを行う際に、読み出し電位を与える配線ＣＬを、容量素子１３の上部電極に接続する例について示したが、本発明に係る半導体装置は、これに限られるものではない。例えば、トランジスタ１１のバックゲート電極に配線ＣＬを接続する構成にしてもよい。この場合、容量素子１３の上部電極に接続する配線には、低電源電位ＶＳＳを与えればよい。つまり、導電体２０５を、メモリセル１０の読み出しを行う際に、読み出し電位を与える配線ＣＬとし、導電体２０８を、低電源電位ＶＳＳが与えられる配線とすればよい。
本発明の一形態により、占有面積が小さい半導体装置を提供することができる。または、本発明の一形態により、高集積化が可能な半導体装置を提供することができる。または、本発明の一形態により、記憶容量の大きい半導体装置を提供することができる。または、本発明の一形態により、製造コストの低い半導体装置を提供することができる。または、本発明の一形態により、信頼性の高い半導体装置を提供することができる。または、本発明の一形態により、新規な半導体装置を提供することができる。
以上、本実施の形態に示す構成、方法などは、本実施の形態に示す他の構成、方法、または他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、先の実施の形態に示すメモリセル１０を含む半導体装置５００の構成例について説明する。
図９Ａに、本発明の一態様である半導体装置５００の構成例を示すブロック図を示す。図９Ａに示す半導体装置５００は、駆動回路５１０と、メモリセルアレイ５２０と、を有する。メモリセルアレイ５２０は、複数のメモリセルストリング２０を有する、ＮＡＮＤ型のメモリセルアレイである。メモリセルストリング２０は、複数のメモリセル１０を有する。図９Ａでは、メモリセルアレイ５２０がｎ本（ｎは２以上の整数。）のメモリセルストリング２０［１］乃至２０［ｎ］を有する例を示している。ただし、本発明はこれに限られるものではなく、例えば、ｎ本のメモリセルストリング２０を１ブロックとし、複数のブロックをメモリセルアレイ５２０が有する構成にしてもよい。
駆動回路５１０は、ＰＳＷ５４１（パワースイッチ）、ＰＳＷ５４２、および周辺回路５１５を有する。周辺回路５１５は、周辺回路５１１、コントロール回路５１２、および電圧生成回路５２８を有する。
半導体装置５００において、各回路、各信号および各電圧は、必要に応じて、適宜取捨することができる。あるいは、他の回路または他の信号を追加してもよい。信号ＢＷ、ＣＥ、ＧＷ、ＣＬＫ、ＷＡＫＥ、ＡＤＤＲ、ＷＤＡ、ＰＯＮ１、ＰＯＮ２は外部からの入力信号であり、信号ＲＤＡは外部への出力信号である。信号ＣＬＫはクロック信号である。
また、信号ＢＷ、ＣＥ、および信号ＧＷは制御信号である。信号ＣＥはチップイネーブル信号であり、信号ＧＷはグローバル書き込みイネーブル信号であり、信号ＢＷはバイト書き込みイネーブル信号である。信号ＡＤＤＲはアドレス信号である。信号ＷＤＡは書き込みデータであり、信号ＲＤＡは読み出しデータである。信号ＰＯＮ１、ＰＯＮ２は、パワーゲーティング制御用信号である。なお、信号ＰＯＮ１、ＰＯＮ２は、コントロール回路５１２で生成してもよい。
コントロール回路５１２は、半導体装置５００の動作全般を制御する機能を有するロジック回路である。例えば、コントロール回路５１２は、信号ＣＥ、信号ＧＷおよび信号ＢＷを論理演算して、半導体装置５００の動作モード（例えば、書き込み動作、読み出し動作）を決定する。または、コントロール回路５１２は、この動作モードが実行されるように、周辺回路５１１の制御信号を生成する。
電圧生成回路５２８は負電圧を生成する機能を有する。信号ＷＡＫＥは、信号ＣＬＫの電圧生成回路５２８への入力を制御する機能を有する。例えば、信号ＷＡＫＥにＨレベルの信号が与えられると、信号ＣＬＫが電圧生成回路５２８へ入力され、電圧生成回路５２８は負電圧を生成する。
周辺回路５１１は、メモリセル１０に対するデータの書き込みおよび読み出しをするための回路である。周辺回路５１１は、行デコーダ５２１、列デコーダ５２２、行ドライバ５２３、列ドライバ５２４、入力回路５２５、出力回路５２６、センスアンプ５２７を有する。
行デコーダ５２１および列デコーダ５２２は、信号ＡＤＤＲをデコードする機能を有する。行デコーダ５２１は、アクセスする行を指定するための回路であり、列デコーダ５２２は、アクセスする列を指定するための回路である。行ドライバ５２３は、行デコーダ５２１が指定する配線ＷＬを選択する機能を有する。列ドライバ５２４は、データをメモリセル１０に書き込む機能、メモリセル１０からデータを読み出す機能、読み出したデータを保持する機能等を有する。
入力回路５２５は、信号ＷＤＡを保持する機能を有する。入力回路５２５が保持するデータは、列ドライバ５２４に出力される。入力回路５２５の出力データが、メモリセル１０に書き込むデータ（Ｄｉｎ）である。列ドライバ５２４がメモリセル１０から読み出したデータ（Ｄｏｕｔ）は、出力回路５２６に出力される。出力回路５２６は、Ｄｏｕｔを保持する機能を有する。また、出力回路５２６は、Ｄｏｕｔを半導体装置５００の外部に出力する機能を有する。出力回路５２６から出力されるデータが信号ＲＤＡである。
ＰＳＷ５４１は周辺回路５１５へのＶＤＤの供給を制御する機能を有する。ＰＳＷ５４２は、行ドライバ５２３へのＶＨＭの供給を制御する機能を有する。ここでは、半導体装置５００の高電源電圧がＶＤＤであり、低電源電圧はＧＮＤ（接地電位）である。また、ＶＨＭは、ワード線を高レベルにするために用いられる高電源電圧であり、ＶＤＤよりも高い。信号ＰＯＮ１によってＰＳＷ５４１のオン・オフが制御され、信号ＰＯＮ２によってＰＳＷ５４２のオン・オフが制御される。図９Ａでは、周辺回路５１５において、ＶＤＤが供給される電源ドメインの数を１としているが、複数にすることもできる。この場合、各電源ドメインに対してパワースイッチを設ければよい。
駆動回路５１０とメモリセルアレイ５２０は同一平面上に設けてもよい。また、図９Ｂに示すように、駆動回路５１０とメモリセルアレイ５２０を重ねて設けてもよい。駆動回路５１０とメモリセルアレイ５２０を重ねて設けることで、信号伝搬距離を短くすることができる。また、半導体装置５００の小型化が実現できる。
図１０に、メモリセルアレイ５２０におけるメモリセル１０の配置例を説明する回路図を示す。メモリセルアレイ５２０は、ｘ方向に延在されたｎ本のメモリセルストリング２０［１］乃至メモリセルストリング２０［ｎ］を有する。各メモリセルストリング２０は、ｘ方向に配列されたｍ個（ｍは２以上の整数。）のメモリセル１０と、トランジスタ１４と、トランジスタ１５と、を有する。よって、メモリセルアレイ５２０において、ｍ×ｎ個のメモリセル１０が、ｎ行ｍ列のマトリクス状に配列されている。また、ｎ個のトランジスタ１４［１］乃至トランジスタ１４［ｎ］と、ｎ個のトランジスタ１５［１］乃至トランジスタ１５［ｎ］と、がそれぞれｙ方向に配列されている。なお、各メモリセル１０の回路構成は、図１Ａに示す構成と同様であり、配線の接続なども同様であるため、先の実施の形態の記載を参酌することができる。
各メモリセルストリング２０において、複数のトランジスタ１１のソースとドレインは直列接続され、且つ複数のトランジスタ１２のソースとドレインも直列接続されている。また、各メモリセルストリング２０の一方の端部において、トランジスタ１１のソースまたはドレインの一方は、トランジスタ１４のソースまたはドレインの一方に電気的に接続される。また、各メモリセルストリング２０の他方の端部において、トランジスタ１１のソースまたはドレインの他方は、トランジスタ１５のソースまたはドレインの一方に電気的に接続される。
図１０では、１行１列目のメモリセル１０をメモリセル１０［１，１］と示し、ｎ行ｍ列目のメモリセル１０をメモリセル１０［ｎ，ｍ］と示している。また、ｊ行ｉ列目（ｊは１以上ｎ以下の整数。ｉは１以上ｍ以下の整数。）のメモリセル１０をメモリセル１０［ｊ，ｉ］と示している。
なお、行と列は互いに直交する方向に延在する。本実施の形態では、ｘ方向を「行」とし、ｙ方向を「列」としているが、ｘ方向を「列」とし、ｙ方向を「行」としてもよい。
また、メモリセルアレイ５２０は、ｙ方向に延在されたｍ本の配線ＣＬ［１］乃至配線ＣＬ［ｍ］と、ｙ方向に延在されたｍ本の配線ＷＬ［１］乃至配線ＷＬ［ｍ］と、ｙ方向に延在されたｍ本の配線ＢＧＬ１［１］乃至配線ＢＧＬ１［ｍ］と、ｙ方向に延在されたｍ本の配線ＢＧＬ２［１］乃至配線ＢＧＬ２［ｍ］と、ｙ方向に延在された２本の配線ＳＥＬ［１］および配線ＳＥＬ［２］と、を有する。ここで、配線ＳＥＬ［１］は、トランジスタ１４［１］乃至トランジスタ１４［ｎ］のゲートと電気的に接続され、配線ＳＥＬ［２］は、トランジスタ１５［１］乃至トランジスタ１５［ｎ］のゲートと電気的に接続される。
また、メモリセルアレイ５２０は、ｎ本の配線ＲＢＬ［１］乃至配線ＲＢＬ［ｎ］と、ｎ本の配線ＳＬ［１］乃至配線ＳＬ［ｎ］と、ｎ本の配線ＷＢＬ［１］乃至配線ＷＢＬ［ｎ］と、を有する。各メモリセルストリング２０において、一方の端部のトランジスタ１２に配線ＷＢＬが電気的に接続され、一方の端部のトランジスタ１４に配線ＲＢＬが電気的に接続され、他方の端部のトランジスタ１５に配線ＳＬが電気的に接続される。
例えばメモリセルストリング２０［１］では、配線ＲＢＬ［１］がトランジスタ１４［１］を介して、メモリセル１０［１，１］のトランジスタ１１のソースまたはドレインの一方に電気的に接続される。また、配線ＳＬ［１］がトランジスタ１５［１］を介して、メモリセル１０［１，ｍ］のトランジスタ１１のソースまたはドレインの他方に電気的に接続される。また、配線ＷＢＬ［１］がメモリセル１０［１，１］のトランジスタ１２のソースまたはドレインの一方に電気的に接続される。
図１１に、図１０の回路図に対応する、メモリセルアレイ５２０の上面図を示す。なお、図１１の上面図では、図の明瞭化のために一部の要素を省いている。また、図の明瞭化のために導電体２０７などを一部の要素を隠れ線ではなく、実線で表示している。ここで、各メモリセル１０の構造は、図１Ｂ、図２Ａ、図２Ｂ、図３Ａ、図３Ｂなどに示す構造と同様であり、先の実施の形態の記載を参酌することができる。
図１１に示すように、メモリセルアレイ５２０は、ｙ方向に延在して、配線ＣＬとして機能するｍ本の導電体２０８［１］乃至導電体２０８［ｍ］と、配線ＷＬとして機能するｍ本の導電体２０９［１］乃至導電体２０９［ｍ］と、配線ＢＧＬ１として機能するｍ本の導電体２０５［１］乃至導電体２０５［ｍ］と、配線ＢＧＬ２として機能するｍ本の導電体２０６［１］乃至導電体２０６［ｍ］と、配線ＳＥＬ［１］として機能する導電体２１０［１］と、配線ＳＥＬ［２］として機能する導電体２１０［２］と、を有する。また、配線ＳＥＬ［１］および配線ＳＥＬ［２］として機能する導電体２１０は、導電体２０９と同じ導電性材料を用いて形成すればよい。
また、図１１に示すように、メモリセルアレイ５２０は、ｘ方向に延在して、ｎ本の酸化物２３０ｂ［１］乃至酸化物２３０ｂ［ｎ］と、ｎ本の酸化物２３１ｂ［１］乃至酸化物２３１ｂ［ｎ］と、を有する。酸化物２３０ｂと酸化物２３１ｂは、各メモリセルストリング２０に、１本ずつ配置されている。酸化物２３０ｂの一方の端部には、配線ＲＢＬと電気的に接続されたプラグが設けられ、酸化物２３０ｂの他方の端部には、配線ＳＬと電気的に接続されたプラグが設けられる。また、酸化物２３１ｂの一方の端部には、配線ＷＢＬと電気的に接続されたプラグが設けられる。なお、図示していないが、酸化物２３０ｂ、および酸化物２３１ｂと同様に、酸化物２３０ａ、酸化物２３１ａ、酸化物２４３、酸化物２４５、導電体２４２、および導電体２４４も、適宜延在して配置される。
酸化物２３０ｂにおいて、導電体２０８と重なる部分にトランジスタ１１が形成される。また、酸化物２３１ｂにおいて、導電体２０９と重なる部分にトランジスタ１２が形成され、導電体２１０［１］と重なる部分にトランジスタ１４が形成され、導電体２１０［２］と重なる部分にトランジスタ１５が形成される。ここで、トランジスタ１４およびトランジスタ１５は、トランジスタ１１と同様の構造にすればよい。ただし、トランジスタ１４のトップゲートの上面は、導電体２１０［１］に接し、トランジスタ１５のトップゲートの上面は、導電体２１０［２］に接する。
また、メモリセルアレイ５２０は、図３Ａ、図３Ｂなどに示す構造と同様に、基板（図示せず）上の絶縁体２１２と、絶縁体２１２上の絶縁体２１４と、絶縁体２１４上の絶縁体２１６と、絶縁体２１６上の絶縁体２２２と、絶縁体２２２上の絶縁体２２４と、絶縁体２２４上の絶縁体２７５と、絶縁体２７５上の絶縁体２８０と、絶縁体２８０上の絶縁体２８２と、絶縁体２８２上の絶縁体２８３と、を有する。また、絶縁体２１６と同じ層にｍ本の導電体２０５およびｍ本の導電体２０６が配置され、絶縁体２２４の上にｎ本の酸化物２３０ｂおよびｎ本の酸化物２３１ｂなどが配置され、絶縁体２８０の上にｍ本の導電体２０９が配置され、絶縁体２８２の上にｍ本の導電体２０８が配置される。また、各メモリセル１０において、絶縁体２１４と絶縁体２８２の間の層に、トランジスタ１１およびトランジスタ１２が設けられ、絶縁体２８０の上に容量素子１３が設けられ、トランジスタ１１とトランジスタ１２を接続する導電体２４０が設けられる。
例えば、メモリセルアレイ５２０を構成する、メモリセル１０［１，１］およびメモリセル１０［１，２］も、それぞれ図３Ａ、図３Ｂなどに示す構造を有する。ただし、メモリセル１０［１，２］のトランジスタ１１、およびメモリセル１０［１，２］のトランジスタ１１は、両方とも、酸化物２３０ｂ［１］に形成される。また、メモリセル１０［１，２］のトランジスタ１２、およびメモリセル１０［１，２］のトランジスタ１２は、両方とも、酸化物２３１ｂ［１］に形成される。
図１１に示すように、ＮＡＮＤ型のメモリセルアレイ５２０では、各メモリセル１０に、配線ＷＢＬ、配線ＲＢＬなどに接続されるコンタクトプラグを形成する必要がない。このため、メモリセル１０内に、余計なコンタクトホールを形成するためのスペースを設けなくてよい。よって、酸化物２３０ｂ、酸化物２３１ｂ、導電体２０８（配線ＣＬ）、および導電体２０９（配線ＷＬ）で囲まれる四角形を基準として、メモリセル１０の形状を設計することで、メモリセル１０の占有面積を最小化することができる。
ここで、酸化物２３０ｂ、酸化物２３１ｂ、導電体２０８、および導電体２０９のレイアウトは、配線間の寄生容量や、最小加工寸法などを基準に、可能な限りメモリセル１０の面積が狭くなるように設計することが好ましい。これにより、容量素子１３の上部電極として機能する導電体２０８がメモリセル１０に占める面積、すなわち容量素子１３がとりうる面積の最大値も制限されることになる。このため、設計された導電体２０８に対して、可能な限り導電体２０７が重畳する面積が大きくなるようにすることが好ましい。
本実施の形態などに記載のメモリセル１０では、ノードＦＮとして機能する導電体２０７を、酸化物２３０ｂおよび酸化物２３１ｂに重畳して配置している。これにより、メモリセル１０において、導電体２０８と導電体２０７が重なる面積を、ｙ方向に拡大することができる。
このような構成にすることで、制限されたメモリセル１０の面積に対して、ほぼ面積を増やすことなく、容量素子１３の容量を大きくすることができる。よってメモリセル１０の占有面積を小さくすることができる。これにより、半導体装置の高集積化を図り、記憶容量の大きい半導体装置を提供することができる。また、記憶容量当たりの製造コストの低い半導体装置を提供することができる。
次に、図１２Ａおよび図１２Ｂを用いて、メモリセルアレイ５２０のデータの書き込み動作、およびデータの読み出し動作の一例を説明する。以下では、ｍ＝４の場合の、メモリセルストリング２０［１］をモデルに動作の説明を行う。
まず、図１２Ａに示すタイミングチャートを用いて、期間Ｔ１乃至期間Ｔ４で、メモリセルストリング２０［１］にデータを書き込む例について説明する。ここで、図１２Ａは、配線ＷＢＬ［１］の電位ＶＷＢＬ［１］［Ｖ］、配線ＷＬ［４］の電位ＶＷＬ［４］［Ｖ］、配線ＷＬ［３］の電位ＶＷＬ［３］［Ｖ］、配線ＷＬ［２］の電位ＶＷＬ［２］［Ｖ］、配線ＷＬ［１］の電位ＶＷＬ［１］［Ｖ］、を示す。なお、期間Ｔ１乃至期間Ｔ４において、配線ＲＢＬ［１］、配線ＳＬ［１］、配線ＣＬ［１］乃至配線ＣＬ［４］、配線ＢＧＬ１［１］乃至配線ＢＧＬ１［４］、および配線ＢＧＬ２［１］乃至配線ＢＧＬ２［４］の電位は０Ｖとする。
期間Ｔ１では、メモリセル１０［１，４］にデータ０を書き込む。電位ＶＷＢＬ［１］をデータ０の電位（例えば０Ｖ）とし、電位ＶＷＬ［４］乃至電位ＶＷＬ［１］を、メモリセル１０［１，４］乃至メモリセル１０［１，１］のトランジスタ１１がオン状態になる電位（例えば４Ｖ）にする。これにより、配線ＷＢＬ［１］とメモリセル１０［１，４］のノードＦＮが導通し、ノードＦＮにデータ０の電位が与えられる。期間Ｔ１から期間Ｔ２に切り替わる際に、電位ＶＷＬ［４］を、トランジスタ１１がオフ状態になる電位（例えば－４Ｖ）にする。これにより、メモリセル１０［１，４］のノードＦＮが浮遊状態になり、ノードＦＮに与えられたデータ０に対応する電位を保持することができる。
期間Ｔ２では、メモリセル１０［１，３］にデータ１を書き込む。電位ＶＷＢＬ［１］をデータ１の電位（例えば２Ｖ）とし、電位ＶＷＬ［３］乃至電位ＶＷＬ［１］を、メモリセル１０［１，３］乃至メモリセル１０［１，１］のトランジスタ１１がオン状態になる電位（例えば４Ｖ）にする。これにより、配線ＷＢＬ［１］とメモリセル１０［１，３］のノードＦＮが導通し、ノードＦＮにデータ１の電位が与えられる。このとき、メモリセル１０［１，４］のトランジスタ１１はオフ状態なので、期間Ｔ１にメモリセル１０［１，４］に書き込んだデータ０は保持される。期間Ｔ２から期間Ｔ３に切り替わる際に、電位ＶＷＬ［３］を、トランジスタ１１がオフ状態になる電位（例えば－４Ｖ）にする。これにより、メモリセル１０［１，３］のノードＦＮが浮遊状態になり、ノードＦＮに与えられたデータ１に対応する電位を保持することができる。
以下、期間Ｔ３では、期間Ｔ１と同様の方法で、メモリセル１０［１，２］にデータ０を書き込み、期間Ｔ４では、期間Ｔ２と同様の方法で、メモリセル１０［１，１］にデータ１を書き込めばよい。
次に、図１２Ｂに示すタイミングチャートを用いて、期間Ｔ１乃至期間Ｔ４でデータを書き込んだメモリセルストリング２０［１］について、期間Ｔ５乃至期間Ｔ８でデータを読み出す例について説明する。ここで、図１２Ｂは、配線ＣＬ［４］の電位ＶＣＬ［４］［Ｖ］、配線ＣＬ［３］の電位ＶＣＬ［３］［Ｖ］、配線ＣＬ［２］の電位ＶＣＬ［２］［Ｖ］、配線ＣＬ［１］の電位ＶＣＬ［１］［Ｖ］、配線ＲＢＬ［１］の電流値ＩＲＢＬ［１］［μＡ］、を示す。なお、期間Ｔ５乃至期間Ｔ８において、配線ＷＬ［１］乃至配線ＷＬ［４］の電位は－４Ｖ、配線ＲＢＬ［１］の電位は１．２Ｖ、配線ＳＬ［１］、配線ＷＢＬ［１］、配線ＢＧＬ１［１］乃至配線ＢＧＬ１［４］、および配線ＢＧＬ２［１］乃至配線ＢＧＬ２［４］の電位は０Ｖとする。また、トランジスタ１４［１］およびトランジスタ１５［１］はオン状態とする。
期間Ｔ５では、メモリセル１０［１，４］のデータ０を読み出す。電位ＶＣＬ［４］を読み出し電位（例えば０Ｖ）とし、電位ＶＣＬ［３］乃至電位ＶＣＬ［１］を、メモリセル１０［１，３］乃至メモリセル１０［１，１］のトランジスタ１１が、保持しているデータによらず、オン状態になる電位（例えば４Ｖ）にする。これにより、配線ＲＢＬ［１］と配線ＳＬ［１］の導通状態は、メモリセル１０［１，４］のトランジスタ１１の導通状態で決定されることになる。ここで、メモリセル１０のトランジスタ１１は、配線ＣＬに読み出し電位を与えたときに、データ０が保持されていればオフ状態になり、データ１が保持されていればオン状態になる。図１２Ｂに示すように、ＩＲＢＬ［１］は０μＡであり、配線ＲＢＬ［１］と配線ＳＬ［１］は非導通状態なので、メモリセル１０［１，４］にデータ０が保持されていることが読み出せる。
期間Ｔ６では、メモリセル１０［１，３］のデータ１を読み出す。電位ＶＣＬ［３］を読み出し電位（例えば０Ｖ）とし、電位ＶＣＬ［４］、電位ＶＣＬ［２］、および電位ＶＣＬ［１］を、メモリセル１０［１，４］、メモリセル１０［１，２］およびメモリセル１０［１，１］のトランジスタ１１が、保持しているデータによらず、オン状態になる電位（例えば４Ｖ）にする。これにより、配線ＲＢＬ［１］と配線ＳＬ［１］の導通状態は、メモリセル１０［１，３］のトランジスタ１１の導通状態で決定されることになる。図１２Ｂに示すように、ＩＲＢＬ［１］は正の値をとっており、配線ＲＢＬ［１］と配線ＳＬ［１］は導通状態なので、メモリセル１０［１，３］にデータ１が保持されていることが読み出せる。
以下、期間Ｔ７では、期間Ｔ５と同様の方法で、メモリセル１０［１，２］のデータ０を読み出し、期間Ｔ８では、期間Ｔ６と同様の方法で、メモリセル１０［１，１］のデータ１を読み出せばよい。
以上のようにして、メモリセルストリング２０［１］のデータの書き込み、および読み出しを行うことができる。なお、上記においては、１本のメモリセルストリング２０について、書き込み、および読み出しを行ったが、同様の方法で複数のメモリセルストリング２０のデータの書き込み、および読み出しを、同時に行うことができる。例えば、図１０に示すメモリセルアレイ５２０ならば、メモリセルストリング２０［１］乃至メモリセルストリング２０［ｎ］のデータの書き込み、および読み出しを、同時に行うことができる。
なお、上記のメモリセルアレイ５２０のデータの書き込み動作、およびデータの読み出し動作は、一例であり、本発明はこれに限られるものではない。例えば、先の実施の形態で述べたように、データの読み出し動作の際に、導電体２０５を読み出し電位を与える配線ＣＬとして機能させ、導電体２０８を、低電源電位ＶＳＳが与えられる配線としてもよい。
また、上記メモリセルアレイ５２０のレイアウトは、一例であり、本発明はこれに限られるものではない。例えば、配線ＷＢＬをメモリセルストリング２０の一方の端部だけでなく、他方の端部にも設ける、つまり、１本のメモリセルストリング２０に配線ＷＢＬを２本接続する構成にしてもよい。このような構成にすることで、上記のデータの書き込み動作において、データの書き込みをメモリセルストリング２０の２方向から同時に行うことができるので、データの書き込み速度を向上させることができる。
また、例えば、配線ＢＧＬ１および配線ＢＧＬ２を設けない構成にしてもよいし、配線ＢＧＬ１および配線ＢＧＬ２をｘ方向に延在させる構成にしてもよい。また、トランジスタ１４、およびトランジスタ１５に、バックゲートおよび配線ＢＧＬ１を設ける構成にしてもよい。
また、上記メモリセルアレイ５２０はＮＡＮＤ型のメモリセルアレイにしたが、本発明はこれに限られるものではない。例えば、各メモリセル１０に酸化物２３０ｂ、および酸化物２３１ｂなどを、島状にパターン形成して、ＮＯＲ型のメモリセルアレイにしてもよい。
以上、本実施の形態に示す構成、方法などは、本実施の形態に示す他の構成、方法、または他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、本発明の一態様に係る記憶装置の応用例について説明する。
一般に、コンピュータなどの半導体装置では、用途に応じて様々な記憶装置が用いられる。図１３に、各種の記憶装置を階層ごとに示す。上層に位置する記憶装置ほど速いアクセス速度が求められ、下層に位置する記憶装置ほど大きな記憶容量と高い記録密度が求められる。図１３では、最上層から順に、ＣＰＵなどの演算処理装置にレジスタとして混載されるメモリ、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、３Ｄ ＮＡＮＤメモリを示している。
ＣＰＵなどの演算処理装置にレジスタとして混載されるメモリは、演算結果の一時保存などに用いられるため、演算処理装置からのアクセス頻度が高い。よって、記憶容量よりも速い動作速度が求められる。また、レジスタは演算処理装置の設定情報などを保持する機能も有する。
ＳＲＡＭは、例えばキャッシュに用いられる。キャッシュは、メインメモリに保持されている情報の一部を複製して保持する機能を有する。使用頻繁が高いデータをキャッシュに複製しておくことで、データへのアクセス速度を高めることができる。
ＤＲＡＭは、例えばメインメモリに用いられる。メインメモリは、ストレージから読み出されたプログラムやデータを保持する機能を有する。ＤＲＡＭの記録密度は、おおよそ０．１乃至０．３Ｇｂｉｔ／ｍｍ２である。
３Ｄ ＮＡＮＤメモリは、例えばストレージに用いられる。ストレージは、長期保存が必要なデータや、演算処理装置で使用する各種のプログラムなどを保持する機能を有する。よって、ストレージには動作速度よりも大きな記憶容量と高い記録密度が求められる。ストレージに用いられる記憶装置の記録密度は、おおよそ０．６乃至６．０Ｇｂｉｔ／ｍｍ２である。
本発明の一態様に係る記憶装置は、記憶容量が大きく、動作速度が速く、長期間のデータ保持が可能である。本発明の一態様に係る記憶装置は、キャッシュが位置する階層とメインメモリが位置する階層の双方を含む境界領域９０１に位置する記憶装置として好適に用いることができる。また、本発明の一態様に係る記憶装置は、メインメモリが位置する階層とストレージが位置する階層の双方を含む境界領域９０２に位置する記憶装置として好適に用いることができる。
本発明の一態様に係る記憶装置は、例えば、各種電子機器（例えば、情報端末、コンピュータ、スマートフォン、電子書籍端末、デジタルスチルカメラ、ビデオカメラ、録画再生装置、ナビゲーションシステム、ゲーム機など）の記憶装置に適用できる。また、イメージセンサ、ＩｏＴ（Ｉｎｔｅｒｎｅｔ ｏｆ Ｔｈｉｎｇｓ）、ヘルスケアなどに用いることもできる。なお、ここで、コンピュータとは、タブレット型のコンピュータや、ノート型のコンピュータや、デスクトップ型のコンピュータの他、サーバシステムのような大型のコンピュータを含むものである。
また、本発明の一態様に係る記憶装置は、メモリカード（例えば、ＳＤカード）、ＵＳＢメモリ、ＳＳＤ（ソリッド・ステート・ドライブ）等の各種のリムーバブル記憶装置に適用される。図１４Ａ乃至図１４Ｅにリムーバブル記憶装置の幾つかの構成例を模式的に示す。例えば、本発明の一態様に係る記憶装置は、パッケージングされたメモリチップに加工され、様々なストレージ装置、リムーバブルメモリに用いられる。
図１４ＡはＵＳＢメモリの模式図である。ＵＳＢメモリ１１００は、筐体１１０１、キャップ１１０２、ＵＳＢコネクタ１１０３および基板１１０４を有する。基板１１０４は、筐体１１０１に収納されている。例えば、基板１１０４には、メモリチップ１１０５、コントローラチップ１１０６が取り付けられている。基板１１０４のメモリチップ１１０５などに先の実施の形態に示す半導体装置を組み込むことができる。
図１４ＢはＳＤカードの外観の模式図であり、図１４Ｃは、ＳＤカードの内部構造の模式図である。ＳＤカード１１１０は、筐体１１１１、コネクタ１１１２および基板１１１３を有する。基板１１１３は筐体１１１１に収納されている。例えば、基板１１１３には、メモリチップ１１１４、コントローラチップ１１１５が取り付けられている。基板１１１３の裏面側にもメモリチップ１１１４を設けることで、ＳＤカード１１１０の容量を増やすことができる。また、無線通信機能を備えた無線チップを基板１１１３に設けてもよい。これによって、ホスト装置とＳＤカード１１１０間の無線通信によって、メモリチップ１１１４のデータの読み出し、書き込みが可能となる。基板１１１３のメモリチップ１１１４などに先の実施の形態に示す半導体装置を組み込むことができる。
図１４ＤはＳＳＤの外観の模式図であり、図１４Ｅは、ＳＳＤの内部構造の模式図である。ＳＳＤ１１５０は、筐体１１５１、コネクタ１１５２および基板１１５３を有する。基板１１５３は筐体１１５１に収納されている。例えば、基板１１５３には、メモリチップ１１５４、メモリチップ１１５５、コントローラチップ１１５６が取り付けられている。メモリチップ１１５５はコントローラチップ１１５６のワークメモリであり、例えばＤＯＳＲＡＭチップを用いればよい。基板１１５３の裏面側にもメモリチップ１１５４を設けることで、ＳＳＤ１１５０の容量を増やすことができる。基板１１５３のメモリチップ１１５４などに先の実施の形態に示す半導体装置を組み込むことができる。
以上、本実施の形態に示す構成、方法などは、本実施の形態に示す他の構成、方法、または他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態４）
図１５に、本発明の一態様に係る半導体装置を備えた電子機器の具体例を示す。
＜電子機器・システム＞
本発明の一態様に係る半導体装置は、様々な電子機器に搭載することができる。電子機器の例としては、例えば、テレビジョン装置、デスクトップ型またはノート型の情報端末用などのモニタ、デジタルサイネージ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｇｅ：電子看板）、パチンコ機などの大型ゲーム機、などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、電子ブックリーダー、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。また、本発明の一態様に係る半導体装置は、人工知能の構成要素として適用できる。本発明の一態様に係る半導体装置を用いて、電子機器に人工知能を搭載することができる。
本発明の一態様に係る電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
本発明の一態様の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）を有していてもよい。
本発明の一態様に係る電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。
［情報端末］
図１５Ａには、情報端末の一種である携帯電話（スマートフォン）が図示されている。情報端末５１００は、筐体５１０１と、表示部５１０２と、を有しており、入力用インターフェースとして、タッチパネルが表示部５１０２に備えられ、ボタンが筐体５１０１に備えられている。
情報端末５１００は、本発明の一態様に係る半導体装置を用いて、人工知能を利用したアプリケーションを実行することができる。人工知能を利用したアプリケーションとしては、例えば、会話を認識してその会話内容を表示部５１０２に表示するアプリケーション、表示部５１０２に備えるタッチパネルに対してユーザが入力した文字、図形などを認識して、表示部５１０２に表示するアプリケーション、指紋や声紋などの生体認証を行うアプリケーションなどが挙げられる。
図１５Ｂには、ノート型情報端末５２００が図示されている。ノート型情報端末５２００は、情報端末の本体５２０１と、表示部５２０２と、キーボード５２０３と、を有する。
ノート型情報端末５２００は、先述した情報端末５１００と同様に、本発明の一態様に係る半導体装置を用いて、人工知能を利用したアプリケーションを実行することができる。人工知能を利用したアプリケーションとしては、例えば、設計支援ソフトウェア、文章添削ソフトウェア、献立自動生成ソフトウェアなどが挙げられる。また、ノート型情報端末５２００を用いることで、新規の人工知能の開発を行うことができる。
なお、上述では、電子機器としてスマートフォン、およびノート型情報端末を例として、それぞれ図１５Ａ、図１５Ｂに図示したが、スマートフォン、およびノート型情報端末以外の情報端末を適用することができる。スマートフォン、およびノート型情報端末以外の情報端末としては、例えば、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）、デスクトップ型情報端末、ワークステーションなどが挙げられる。
［ゲーム機］
図１５Ｃは、ゲーム機の一例である携帯ゲーム機５３００を示している。携帯ゲーム機５３００は、筐体５３０１、筐体５３０２、筐体５３０３、表示部５３０４、接続部５３０５、操作キー５３０６等を有する。筐体５３０２、および筐体５３０３は、筐体５３０１から取り外すことが可能である。筐体５３０１に設けられている接続部５３０５を別の筐体（図示せず）に取り付けることで、表示部５３０４に出力される映像を、別の映像機器（図示せず）に出力することができる。このとき、筐体５３０２、および筐体５３０３は、それぞれ操作部として機能することができる。これにより、複数のプレイヤーが同時にゲームを行うことができる。筐体５３０１、筐体５３０２、および筐体５３０３の基板に設けられているチップなどに本発明の一態様に係る半導体装置を組み込むことができる。
また、図１５Ｄは、ゲーム機の一例である据え置き型ゲーム機５４００を示している。据え置き型ゲーム機５４００には、無線または有線でコントローラ５４０２が接続されている。
携帯ゲーム機５３００、据え置き型ゲーム機５４００などのゲーム機に本発明の一態様のＧＰＵまたはチップを適用することによって、低消費電力のゲーム機を実現することができる。また、低消費電力により、回路からの発熱を低減することができるため、発熱によるその回路自体、周辺回路、およびモジュールへの影響を少なくすることができる。
更に、携帯ゲーム機５３００に本発明の一態様に係る半導体装置を用いて、人工知能を有する携帯ゲーム機５３００を実現することができる。
本来、ゲームの進行、ゲーム上に登場する生物の言動、ゲーム上で発生する現象などの表現は、そのゲームが有するプログラムによって定められているが、携帯ゲーム機５３００に人工知能を適用することにより、ゲームのプログラムに限定されない表現が可能になる。例えば、プレイヤーが問いかける内容、ゲームの進行状況、時刻、ゲーム上に登場する人物の言動が変化するといった表現が可能となる。
また、携帯ゲーム機５３００で複数のプレイヤーが必要なゲームを行う場合、人工知能によって擬人的にゲームプレイヤーを構成することができるため、対戦相手を人工知能によるゲームプレイヤーとすることによって、１人でもゲームを行うことができる。
図１５Ｃ、図１５Ｄでは、ゲーム機の一例として携帯ゲーム機、および据え置き型ゲーム機を図示しているが、本発明の一態様に係る半導体装置を適用できるゲーム機はこれに限定されない。本発明の一態様に係る半導体装置が適用可能なゲーム機としては、例えば、娯楽施設（ゲームセンター、遊園地など）に設置されるアーケードゲーム機、スポーツ施設に設置されるバッティング練習用の投球マシンなどが挙げられる。
［大型コンピュータ］
本発明の一態様に係る半導体装置は、大型コンピュータに適用することができる。
図１５Ｅは、大型コンピュータの一例である、スーパーコンピュータ５５００を示す図である。図１５Ｆは、スーパーコンピュータ５５００が有するラックマウント型の計算機５５０２を示す図である。
スーパーコンピュータ５５００は、ラック５５０１と、複数のラックマウント型の計算機５５０２と、を有する。なお、複数の計算機５５０２は、ラック５５０１に格納されている。また、計算機５５０２には、複数の基板５５０４が設けられ、当該基板上に本発明の一態様に係る半導体装置を搭載することができる。
スーパーコンピュータ５５００は、主に科学技術計算に利用される大型コンピュータである。科学技術計算では、膨大な演算を高速に処理する必要があるため、消費電力が高く、チップの発熱が大きい。スーパーコンピュータ５５００に本発明の一態様に係る半導体装置を適用することによって、低消費電力のスーパーコンピュータを実現することができる。また、低消費電力により、回路からの発熱を低減することができるため、発熱によるその回路自体、周辺回路、およびモジュールへの影響を少なくすることができる。
図１５Ｅ、図１５Ｆでは、大型コンピュータの一例としてスーパーコンピュータを図示しているが、本発明の一態様に係る半導体装置を適用する大型コンピュータはこれに限定されない。本発明の一態様に係る半導体装置を適用する大型コンピュータとしては、例えば、サービスを提供するコンピュータ（サーバー）、大型汎用コンピュータ（メインフレーム）などが挙げられる。
［移動体］
本発明の一態様に係る半導体装置は、移動体である自動車、および自動車の運転席周辺に適用することができる。
図１５Ｇは、移動体の一例である自動車５６００の室内におけるフロントガラス周辺を示す図である。図１５Ｇでは、ダッシュボードに取り付けられた表示パネル５６０１、表示パネル５６０２、表示パネル５６０３の他、ピラーに取り付けられた表示パネル５６０４を図示している。
表示パネル５６０１乃至表示パネル５６０３は、スピードメーターやタコメーター、走行距離、燃料計、ギア状態、エアコンの設定などを表示することで、様々な情報を提供することができる。また、表示パネルに表示される表示項目やレイアウトなどは、ユーザの好みに合わせて適宜変更することができ、デザイン性を高めることが可能である。表示パネル５６０１乃至表示パネル５６０３は、照明装置として用いることも可能である。
表示パネル５６０４には、自動車に設けられた撮像装置（図示せず。）からの映像を映し出すことによって、ピラーで遮られた視界（死角）を補完することができる。すなわち、自動車の外側に設けられた撮像装置からの画像を表示することによって、死角を補い、安全性を高めることができる。また、見えない部分を補完する映像を映すことによって、より自然に違和感なく安全確認を行うことができる。表示パネル５６０４は、照明装置として用いることもできる。
本発明の一態様に係る半導体装置は人工知能の構成要素として適用できるため、例えば、当該チップを自動車の自動運転システムに用いることができる。また、当該チップを道路案内、危険予測などを行うシステムに用いることができる。表示パネル５６０１乃至表示パネル５６０４には、道路案内、危険予測などの情報を表示する構成としてもよい。
なお、上述では、移動体の一例として自動車について説明しているが、移動体は自動車に限定されない。例えば、移動体としては、電車、モノレール、船、飛行体（ヘリコプター、無人航空機（ドローン）、飛行機、ロケット）なども挙げることができ、これらの移動体に本発明の一態様に係る半導体装置を適用して、人工知能を利用したシステムを付与することができる。
［電化製品］
図１５Ｈは、電化製品の一例である電気冷凍冷蔵庫５７００を示している。電気冷凍冷蔵庫５７００は、筐体５７０１、冷蔵室用扉５７０２、冷凍室用扉５７０３等を有する。
電気冷凍冷蔵庫５７００に本発明の一態様に係る半導体装置を用いて、人工知能を有する電気冷凍冷蔵庫５７００を実現することができる。人工知能を利用することによって電気冷凍冷蔵庫５７００は、電気冷凍冷蔵庫５７００に保存されている食材、その食材の消費期限などを基に献立を自動生成する機能や、電気冷凍冷蔵庫５７００に保存されている食材に合わせた温度に自動的に調節する機能などを有することができる。
電化製品の一例として電気冷凍冷蔵庫について説明したが、その他の電化製品としては、例えば、掃除機、電子レンジ、電子オーブン、炊飯器、湯沸かし器、ＩＨ調理器、ウォーターサーバ、エアーコンディショナーを含む冷暖房器具、洗濯機、乾燥機、オーディオビジュアル機器などが挙げられる。
本実施の形態で説明した電子機器、その電子機器の機能、人工知能の応用例、その効果などは、他の電子機器の記載と適宜組み合わせることができる。
以上、本実施の形態に示す構成、方法などは、本実施の形態に示す他の構成、方法、または他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
ＢＧＬ１：配線、ＢＧＬ２：配線、ＣＬ：配線、ＲＢＬ：配線、ＳＬ：配線、ＳＥＬ：配線、Ｔ１：期間、Ｔ２：期間、Ｔ３：期間、Ｔ４：期間、Ｔ５：期間、Ｔ６：期間、Ｔ７：期間、Ｔ８：期間、ＷＢＬ：配線、ＷＬ：配線、１０：メモリセル、１１：トランジスタ、１２：トランジスタ、１３：容量素子、１４：トランジスタ、１５：トランジスタ、２０：メモリセルストリング、２０５：導電体、２０５ａ：導電体、２０５ｂ：導電体、２０５ｃ：導電体、２０６：導電体、２０６ａ：導電体、２０６ｂ：導電体、２０６ｃ：導電体、２０７：導電体、２０８：導電体、２０９：導電体、２１０：導電体、２１２：絶縁体、２１４：絶縁体、２１６：絶縁体、２２２：絶縁体、２２４：絶縁体、２３０：酸化物、２３０ａ：酸化物、２３０ｂ：酸化物、２３０ｃ：酸化物、２３１：酸化物、２３１ａ：酸化物、２３１ｂ：酸化物、２３１ｃ：酸化物、２３２ａ：領域、２３２ｂ：領域、２３２ｃ：領域、２４０：導電体、２４１：絶縁体、２４２：導電体、２４２ａ：導電体、２４２ｂ：導電体、２４３：酸化物、２４３ａ：酸化物、２４３ｂ：酸化物、２４４：導電体、２４４ａ：導電体、２４４ｂ：導電体、２４５：酸化物、２４５ａ：酸化物、２４５ｂ：酸化物、２５０：絶縁体、２５１：絶縁体、２６０：導電体、２６０ａ：導電体、２６０ｂ：導電体、２６１：導電体、２６１ａ：導電体、２６１ｂ：導電体、２７５：絶縁体、２８０：絶縁体、２８２：絶縁体、２８３：絶縁体、５００：半導体装置、５１０：駆動回路、５１１：周辺回路、５１２：コントロール回路、５１５：周辺回路、５２０：メモリセルアレイ、５２１：行デコーダ、５２２：列デコーダ、５２３：行ドライバ、５２４：列ドライバ、５２５：入力回路、５２６：出力回路、５２７：センスアンプ、５２８：電圧生成回路、５４１：ＰＳＷ、５４２：ＰＳＷ、９０１：境界領域、９０２：境界領域、１１００：ＵＳＢメモリ、１１０１：筐体、１１０２：キャップ、１１０３：ＵＳＢコネクタ、１１０４：基板、１１０５：メモリチップ、１１０６：コントローラチップ、１１１０：ＳＤカード、１１１１：筐体、１１１２：コネクタ、１１１３：基板、１１１４：メモリチップ、１１１５：コントローラチップ、１１５０：ＳＳＤ、１１５１：筐体、１１５２：コネクタ、１１５３：基板、１１５４：メモリチップ、１１５５：メモリチップ、１１５６：コントローラチップ、５１００：情報端末、５１０１：筐体、５１０２：表示部、５２００：ノート型情報端末、５２０１：本体、５２０２：表示部、５２０３：キーボード、５３００：携帯ゲーム機、５３０１：筐体、５３０２：筐体、５３０３：筐体、５３０４：表示部、５３０５：接続部、５３０６：操作キー、５４００：型ゲーム機、５４０２：コントローラ、５５００：スーパーコンピュータ、５５０１：ラック、５５０２：計算機、５５０４：基板、５６００：自動車、５６０１：表示パネル、５６０２：表示パネル、５６０３：表示パネル、５６０４：表示パネル、５７００：電気冷凍冷蔵庫、５７０１：筐体、５７０２：冷蔵室用扉、５７０３：冷凍室用扉

Claims (3)

  1. 第１乃至第４のトランジスタと、第１の酸化物半導体と、第２の酸化物半導体と、第１の容量素子と、第２の容量素子と、第１の絶縁体と、第２の絶縁体と、第１の導電体と、第２の導電体と、を有し、
    前記第１のトランジスタ、および前記第３のトランジスタは、前記第１の酸化物半導体に形成され、
    前記第２のトランジスタ、および前記第４のトランジスタは、前記第２の酸化物半導体に形成され、
    前記第１のトランジスタは、第１のゲートと、第１のゲート絶縁体と、を有し、
    前記第２のトランジスタは、第２のゲートと、第２のゲート絶縁体と、を有し、
    前記第３のトランジスタは、第３のゲートと、第３のゲート絶縁体と、を有し、
    前記第４のトランジスタは、第４のゲートと、第４のゲート絶縁体と、を有し、
    前記第１の容量素子は、第３の導電体と、第４の導電体と、を有し、
    前記第２の容量素子は、第５の導電体と、第６の導電体と、を有し、
    前記第１の絶縁体は、前記第１の酸化物半導体の上および前記第２の酸化物半導体の上に配置され、
    前記第１の絶縁体は、前記第１の酸化物半導体に達する第１の開口および第２の開口と、前記第２の酸化物半導体に達する第３の開口および第４の開口と、前記第２のトランジスタのソースまたはドレインの一方に達する第５の開口と、前記第４のトランジスタのソースまたはドレインの一方に達する第６の開口と、を有し、
    前記第１の開口の中に、前記第１のゲート絶縁体および前記第１のゲートが配置され、
    前記第２の開口の中に、前記第３のゲート絶縁体および前記第３のゲートが配置され、
    前記第３の開口の中に、前記第２のゲート絶縁体および前記第２のゲートが配置され、
    前記第４の開口の中に、前記第４のゲート絶縁体および前記第４のゲートが配置され、
    前記第５の開口の中に、前記第１の導電体が配置され、
    前記第６の開口の中に、前記第２の導電体が配置され、
    前記第３の導電体は、前記第１の導電体の上面および前記第１のゲートの上面に接して配置され、
    前記第５の導電体は、前記第２の導電体の上面および前記第３のゲートの上面に接して配置され、
    前記第２の絶縁体は、前記第３の導電体上、前記第５の導電体上および前記第１の絶縁体上に配置され、
    前記第４の導電体は、前記第２の絶縁体を介して、前記第３の導電体を覆って配置され、
    前記第６の導電体は、前記第２の絶縁体を介して、前記第５の導電体を覆って配置される、半導体装置。
  2. 請求項１において、
    前記第１の酸化物半導体および前記第２の酸化物半導体の各々は、インジウムと、元素Ｍ（Ｍは、ガリウム、アルミニウム、イットリウム、および錫の中から選ばれる一または複数）と、亜鉛と、を有する、半導体装置。
  3. 請求項１において、
    前記第１の酸化物半導体および前記第２の酸化物半導体の各々は、酸化インジウムを有する、半導体装置。
JP2021544972A 2019-09-09 2020-08-26 半導体装置 Active JP7657721B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2025052461A JP2025098185A (ja) 2019-09-09 2025-03-26 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019163639 2019-09-09
JP2019163639 2019-09-09
PCT/IB2020/057946 WO2021048672A1 (ja) 2019-09-09 2020-08-26 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2025052461A Division JP2025098185A (ja) 2019-09-09 2025-03-26 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2021048672A1 JPWO2021048672A1 (ja) 2021-03-18
JP7657721B2 true JP7657721B2 (ja) 2025-04-07

Family

ID=74866248

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021544972A Active JP7657721B2 (ja) 2019-09-09 2020-08-26 半導体装置
JP2025052461A Pending JP2025098185A (ja) 2019-09-09 2025-03-26 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2025052461A Pending JP2025098185A (ja) 2019-09-09 2025-03-26 半導体装置

Country Status (4)

Country Link
US (2) US12132057B2 (ja)
JP (2) JP7657721B2 (ja)
KR (1) KR20220057593A (ja)
WO (1) WO2021048672A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016115385A (ja) 2014-12-10 2016-06-23 株式会社半導体エネルギー研究所 半導体装置、記憶装置及び電子機器
JP2016225617A (ja) 2015-05-26 2016-12-28 株式会社半導体エネルギー研究所 記憶装置、又は該記憶装置を有する電子機器
JP2018081736A (ja) 2016-11-04 2018-05-24 株式会社半導体エネルギー研究所 記憶装置、半導体装置、電子機器、及びサーバシステム
JP2019047020A (ja) 2017-09-05 2019-03-22 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
KR101870119B1 (ko) 2009-12-25 2018-06-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101853516B1 (ko) * 2010-07-27 2018-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2016092416A1 (en) 2014-12-11 2016-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, and electronic device
US10424671B2 (en) 2015-07-29 2019-09-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, circuit board, and electronic device
WO2019021098A1 (en) 2017-07-26 2019-01-31 Semiconductor Energy Laboratory Co., Ltd. SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
KR102531991B1 (ko) * 2017-08-25 2023-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP7618404B2 (ja) 2019-07-12 2025-01-21 株式会社半導体エネルギー研究所 記憶装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016115385A (ja) 2014-12-10 2016-06-23 株式会社半導体エネルギー研究所 半導体装置、記憶装置及び電子機器
JP2016225617A (ja) 2015-05-26 2016-12-28 株式会社半導体エネルギー研究所 記憶装置、又は該記憶装置を有する電子機器
JP2018081736A (ja) 2016-11-04 2018-05-24 株式会社半導体エネルギー研究所 記憶装置、半導体装置、電子機器、及びサーバシステム
JP2019047020A (ja) 2017-09-05 2019-03-22 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法

Also Published As

Publication number Publication date
JP2025098185A (ja) 2025-07-01
US12132057B2 (en) 2024-10-29
US20250120177A1 (en) 2025-04-10
WO2021048672A1 (ja) 2021-03-18
KR20220057593A (ko) 2022-05-09
JPWO2021048672A1 (ja) 2021-03-18
US20220293603A1 (en) 2022-09-15

Similar Documents

Publication Publication Date Title
JP7732011B2 (ja) 半導体装置
US11152513B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP7711271B2 (ja) 記憶装置
JP7379134B2 (ja) 半導体装置、および半導体装置の作製方法
JP2025146965A (ja) 半導体装置
JPWO2020074999A1 (ja) 半導体装置、および半導体装置の作製方法
US11711922B2 (en) Memory device with memory cells comprising multiple transistors
JPWO2020084415A1 (ja) 半導体装置、および半導体装置の作製方法
JP2025124866A (ja) 半導体装置
US20230307550A1 (en) Semiconductor device
JP2022044110A (ja) 記憶装置、ｃｐｕ、及び電子機器
WO2021059074A1 (ja) 記憶装置
JP7657721B2 (ja) 半導体装置
JPWO2020053697A1 (ja) 半導体装置、および半導体装置の作製方法
JP7530888B2 (ja) 半導体装置
KR20220044546A (ko) 기억 장치
US20250040144A1 (en) Memory device
WO2025046436A1 (ja) 半導体装置
KR20260032918A (ko) 반도체 장치
WO2024042404A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20241008

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250326

R150 Certificate of patent or registration of utility model

Ref document number: 7657721

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150