JP7672048B2

JP7672048B2 - 撮像素子および測距装置

Info

Publication number: JP7672048B2
Application number: JP2023557982A
Authority: JP
Inventors: 裕廣瀬
Original assignee: Panasonic Intellectual Property Management Co Ltd
Current assignee: Panasonic Intellectual Property Management Co Ltd
Priority date: 2021-11-02
Filing date: 2022-10-27
Publication date: 2025-05-07
Anticipated expiration: 2042-10-27
Also published as: US20240284072A1; CN118160320A; WO2023080044A1; JPWO2023080044A1

Description

本開示は、撮像素子および測距装置に関する。

複数のシングルフォトンアバランシェダイオード（ＳＰＡＤ，Single Photon Avalanche Diode）を備える受光アレイを用いて、被写体までの距離を計測する測距装置や測距システムが存在する。

例えば、特許文献１の測距装置は、制御部と距離算出部とを備える。制御部は、距離測定を実施する距離範囲を決定し、この距離範囲に対応する時間範囲を複数の区間に分割する。制御部は、時間範囲ごとにパルス光の出射と、受光部の露光が行なわれるように測距装置を制御する。そして、距離算出部が受光部の露光結果に応じて、被写体までの距離を算出する。このときの測距精度は、発光部が照射するパルス光のパルス幅によって決定される。

特許第６９１００１０号公報

ところで、特許文献１のような測距装置には、１の露光期間に複数のパルス光を照射して、被写体に反射した光（フォトン）が計数するフォトンカウンティングを行う受光部が用いられることがある。このような受光部では、画素内に容量を備えており、受光したフォトン数に対応する電荷量が容量に蓄積される。

このような受光部は、フォトンカウンティング数値と対応する実物理量（電荷量）の非線形圧縮率が不十分であるため、背景光が強い環境下において高いダイナミックレンジでのフォトカウンティングが困難となる。

本開示は、高いダイナミックレンジでのフォトカウンティングが可能となる撮像素子および測距装置を提供することを目的とする。

前記課題を解決するために、本開示の一実施形態に係る撮像素子は、複数の画素を備え、前記各画素は、受光素子と、第１蓄電素子と、前記各画素内に設けられ、前記受光素子が光源によって照射され被写体で反射された光を検出した場合、前記第１蓄積素子に一定時間電荷を放出する電荷放出装置とを備える、撮像素子。

本開示によると、高いダイナミックレンジでのフォトカウンティングが可能となる。

第１実施形態に係る画素の構成を示すブロック図。第１実施形態に係る電荷放出装置の動作原理を説明するための図。第１実施形態に係る電荷放出装置のポテンシャルダイアグラムの概略図。第１実施形態に係る受光センサの構成を示すブロック図。第１実施形態に係る画素に構成される回路例を説明するための図。第１実施形態に係る画素の１フレーム期間中の測距動作に関するタイミングチャート。第２実施形態に係る測距装置の全体構成の一例を示すブロック図である。第２実施形態に係る測距装置の距離測定の原理を説明するための図。第２実施形態に係るサブレンジ画像の生成方法を説明するための図。第２実施形態に係る画素の１フレーム期間中の測距動作に関するタイミングチャート。

以下、本発明の実施形態を図面に基づいて詳細に説明する。以下の好ましい実施形態の説明は、本質的に例示に過ぎず、本発明、その適用物或いはその用途を制限することを意図するものではない。

（第１実施形態）
－画素の構成－
図１は、第１実施形態に係る画素の構成を示すブロック図である。図１に示す画素３０は、後述する測距装置の受光センサ２（撮像素子）に配置されるものである。

図１に示すように、画素３０は、受光素子３１と、リセットトランジスタ３２と、フォトカウント制御回路３３と、電荷放出装置３４と、ソースフォロアトランジスタ３５と、選択トランジスタ３６と、第１容量３７（第１蓄電素子）とを備える。なお、リセットタイミング制御装置３８および電荷供給装置３９は、画素３０外に配置される。

受光素子３１は、例えば、ＳＰＡＤやアバランシェフォトダイオード（ＡＰＤ）などのフォトダイオード（ＰＤ）である。

リセットトランジスタ３２は、ソース（またはドレイン）にリセットタイミング制御装置３８の出力端子が接続され、ドレイン（またはソース）に受光素子３１のカソード端子およびフォトカウント制御回路３３の入力端子が接続され、ゲートにリセット信号Ｖ_ＲＳＴを受ける。リセットタイミング制御装置３８は、リセットトランジスタ３２が受光素子３１などのリセットを行うための電圧を、リセットトランジスタ３２に供給する。

フォトカウント制御回路３３は、出力端子に、電荷放出装置３４の入力端子が接続される。フォトカウント制御回路３３は、受光素子３１のカソード端子からの出力に応じて、フォトカウンティング動作を行い、その結果を出力端子から出力する。例えば、フォトカウント制御回路３３は、受光素子３１が光（フォトン）を検出した場合に、パルス電圧を電荷放出装置３４に出力する。

電荷放出装置３４は、フォトカウント制御回路３３および電荷供給装置３９からの信号を受け、フローティングディフュージョンＦＤに電荷を出力する。例えば、電荷放出装置３４は、フォトカウント制御回路３３がパルス電圧を出力した場合に、所定の電荷をＦＤに出力する。電荷供給装置３９は、電荷放出装置３４に出力するための電荷を供給する。

ソースフォロアトランジスタ３５は、ソース（またはドレイン）に画素電源バイアス信号Ｖｃを受け、ドレイン（またはソース）に選択トランジスタ３６のソース（またはドレイン）が接続され、ゲートにＦＤが接続される。

選択トランジスタ３６は、ドレイン（またはソース）に出力線２６が接続され、ゲートに選択信号Ｖ_ＳＥＬを受ける。

第１容量３７は、一端がＦＤに接続され、他端が接地電圧（アース）に接続される。第１容量３７は、電荷放出装置３４がＦＤに出力した電荷を蓄積する。

ソースフォロアトランジスタ３５は、選択トランジスタ３６がオン状態となった場合、第１容量３７に蓄積された電荷に応じた画素信号を、出力線２６に出力する。

ここで、特許文献１における、ＦＤの容量をＣ_Ｆ、蓄積用容量の容量をＣ_Ｍ、両者の比をｒ_Ｍ＝Ｃ_Ｍ／（Ｃ_Ｆ＋Ｃ_Ｍ）とし、各フォトン検出時にＦＤに飽和電荷量Ｑ_０が転送されるものとすると、ｉ個目のフォトン検出時において、蓄積用容量に追加蓄積される電荷量はｒ_Ｍ ^ｉＱ_０である。したがって、フォトンｍ個を検出した場合に蓄積用容量に蓄積される総電荷量は

となる。ここで、ｒ_Ｍが１に近いほど高いフォトン計数値を得ることが可能である。しかし、画素サイズ５μｍ程度の実用的に高解像度が可能な条件においては、ｒ_Ｍ＝０．９が限界値であり、画素内に蓄積可能なフォトン数の最高計数値は１５程度に留まる。

本実施形態において、フォトン数の最小計数値１から３０程度までの高ダイナミックレンジを得るためには、電荷放出装置３４からＦＤに出力される電荷量が少ないこと好ましい。ところで、電荷放出装置３４からＦＤに出力される電荷量の最小値は、第１容量３７を充放電する際に発生するｋＴＣノイズで規定されており、典型的な値としてＣ＝１５ｆＦ、室温で約６３電子となる。本実施形態において、有効なＳ／Ｎ比を２と仮定した場合、画素信号を出力するために必要な電荷量は約１２５電子となる。このような微小な電荷量をフォトン計数毎に蓄積制御する場合、電荷放出装置３４には、（１）微小電流（典型的には１０ｎＡ）を、（２）超短時間（典型的には２ｎｓ）だけ流す精密な回路が必要となる。しかしながら、（１）、（２）を同時に満たすことは、量産工程で発生する寄生成分のばらつきを考慮すると、実現は極めて困難である。そこで、第１容量３７に微小電流を流入させ、フォトン計数値の増分に従って、第１容量３７に一定比率の電荷量を蓄積する（減少させる）ことが可能であれば、高計数値領域において信号電荷量が圧縮されるため、実電圧値を変えることなく、撮像素子のダイナミックレンジを高い値に広げることが可能となる。

図２は、第１実施形態に係る電荷放出装置の動作原理を説明するための図である。電荷放出装置３４は、例えば、ソース（またはドレイン）に容量（ここでは、第２容量３４３とする）が接続され、ドレイン（またはソース）に第１容量３７が接続されたＭＯＳＦＥＴである。第２容量３４３に一定量の電荷を充電しておき、ＭＯＳＦＥＴをサブスレッショルド領域で動作させるによって、電荷放出装置３４はドレイン（第１容量３７）に微小電流を出力する。例えば、受光素子３１がフォトンを１個検出するたびに、ＭＯＳＦＥＴのゲートに所定のバイアス電圧が印加されると、電荷放出装置３４は、ソースからドレインに電荷を一定時間、放出する。

図３は、第１実施形態に係る電荷放出装置３４のポテンシャルダイアグラムの概略図である。図３において、ｎ，ｋは初期状態から起算して、第２容量３４３から放出された電子数を表すパラメータである。図３では、第２容量３４３からｋ個の電子を放出した状態にあり、ゲートに所定のバイアス電圧が印加されているときのＭＯＳＦＥＴの状態をＳ_ｋと称する。ＭＯＳＦＥＴが状態Ｓ_ｋにあるときの第２容量３４３からの電荷の平均放出レートをλ_ｋとする。第２容量３４３が１個も電荷を放出していない初期状態Ｓ_０における平均放出レートをλ_０とする。このとき、ＭＯＳＦＥＴのソースが浮遊状態、チャネルに所定のバイアス電圧が印加されると、ＭＯＳＦＥＴが状態Ｓ_ｋにあるときソース－チャネル間の電圧障壁は初期状態よりもＶ_ｋ＝ｋｑ／Ｃ_Ｆ高い。したがって、このときの電荷放出レートはボルツマンファクターを考慮して、

となる。

ここで、受光素子３１が１フォトンを検出するたびに、一定時間ΔＴ、電荷放出装置３４のゲートに所定のバイアス電圧が印加されるものとする。受光素子３１の１個目のフォトン検出時に、電荷放出装置３４のソースからドレインに放出される電荷をｋ（１）個とすると、電子がｋ（１）個放出されるのに要する時間ｔ_ｋ（１）＝ΔＴとなることから、

となる。同様に、ｍ個目のフォトン検出時に放出される電荷をｋ（ｍ）個とすると、

となる。したがって、ｍ個のフォトンを計数する間に、電荷放出装置３４のソースからドレインに電荷が放出される期間は、動作の設定条件から、ｍ・ΔＴである。そこで、ｔ_ｋ（１）からｔ_ｋ（ｍ）までの総和をとることによって、電荷放出装置３４の電荷放出数の関数が

となる。そして、式（４）をｋ（ｍ）について解けば、

となり、ＭＯＳＦＥＴの電荷放出量がフォトン計数値の関数として求まる。式（５）からわかるように、電荷放出装置３４はフォトンの計数値ｍに対して、電荷放出量ｋ（ｍ）が対数的に圧縮される。したがって、ｍの値に対して、ｋ（ｍ）の増加が抑圧され、高いｍ値の計数が可能となる。

図３は、第１実施形態に係る電荷放出装置のフォトンカウント値と電荷放出量との関係を示している。図３は、第２容量３４３の容量をＣ_Ｆ＝１５ｆＦ、時間ΔＴ＝１０ｎｓ、初期バイアス電流１μＡの場合、電荷放出量ｋ（ｍ）と各カウント値における時間ΔＴ内に電荷放出装置３４から放出される電荷量ｋ（ｍ）－ｋ（ｍ－１）をカウント値ｍの関数として表示したものである。上述したように、ｋ（ｍ）はｍに対して対数的に増加する。Ｃ_Ｆ＝１５ｆＦの値から電荷量ｋ（ｍ）－ｋ（ｍ－１）がノイズフロアに交差するのはｍ＝３５以上である。一定のマージンをとり、本実施例では、ｍ＝３０までの計数が可能であり、従来の２倍のダイナミックレンジを実現している。

－受光センサの構成－
図４は、第１実施形態に係る受光センサの構成を示すブロック図である。図２に示すように、受光センサ２は、バイアス発生回路２０、画素アレイ２１、読出回路２２、水平出力回路２３、垂直駆動回路２４、センサタイミング発生器２５を備える。

バイアス発生回路２０は、受光センサ２を駆動するために必要なバイアス信号（詳細は省略する）を供給する。なお、バイアス信号は、外部から供給する構成としてもよい。

画素アレイ２１は、アレイ状に配置された複数の画素３０を備える。複数の画素３０は、行ごとに、選択信号Ｖ_ＳＥＬ、リセット信号Ｖ_ＲＳＴ、ＰＤバイアス制御信号Ｖ_Ｄ、電荷充電信号Ｖ_Ｉ、充電制御信号Ｖ_Ｒ、画素電源バイアス信号Ｖｃおよびインバータバイアス信号Ｖ_ＩＮＶが供給されている。各画素３０は、供給された選択信号Ｖ_ＳＥＬ、リセット信号Ｖ_ＲＳＴ、ＰＤバイアス制御信号Ｖ_Ｄ、電荷充電信号Ｖ_Ｉ、充電制御信号Ｖ_Ｒ、画素電源バイアス信号Ｖｃおよびインバータバイアス信号Ｖ_ＩＮＶに応じて、検出結果を示す画素信号を、出力線２６に出力する。

読出回路２２は、複数の列回路２２１を備える。列回路２２１は、増幅器とＡＤコンバータとを備え、複数の画素３０の列ごとに設けられる。読出回路２２は、出力線２６を介して各画素３０から出力される信号を、列回路２２１によって読み出す。

水平出力回路２３は、読出回路２２から出力された信号を、出力信号として順次出力する。

垂直駆動回路２４は、選択信号Ｖ_ＳＥＬ、リセット信号Ｖ_ＲＳＴ、ＰＤバイアス制御信号Ｖ_Ｄ、電荷充電信号Ｖ_Ｉ、充電制御信号Ｖ_Ｒ、画素電源バイアス信号Ｖｃおよびインバータバイアス信号Ｖ_ＩＮＶを生成し、所定のタイミングで各画素３０に出力する。

センサタイミング発生器２５は、水平出力回路２３および垂直駆動回路２４の駆動タイミングを示す駆動タイミング信号を出力する。

－画素に構成される回路例について－
図５（ａ）は、第１実施形態に係る画素に構成される回路例を示す図である。図５（ａ）は図１の画素に構成される回路の一例である。図５に示すように、画素３０は、受光素子３１と、リセットトランジスタ３２と、反転アンプトランジスタ３３１と、負荷トランジスタ３３２と、充電用トランジスタ３４１と、電荷放出源トランジスタ３４２と、第２容量３４３（第２蓄電素子）と、ソースフォロアトランジスタ３５と、選択トランジスタ３６と、第１容量３７とを備える。図１のフォトカウント制御回路３３は、反転アンプトランジスタ３３１およびデプレション型トランジスタ３３２で構成されている。図１の電荷放出装置３４は、充電用トランジスタ３４１、電荷放出源トランジスタ３４２および第２容量３４３で構成されている。

受光素子３１は、アノード端子に所定の電圧が入力されている。露光時には、リセットトランジスタ３２がオン状態となり、リセットトランジスタ３２のドレイン（ＰＤバイアス制御信号Ｖ_Ｄ）と受光素子３１のアノード端子との間の電圧が所定のブレークダウン電圧以上に保たれる。一方、非露光時には、リセットトランジスタ３２のドレイン（ＰＤバイアス制御信号Ｖ_Ｄ）は０Ｖに設定され、ソースとして機能し、受光素子３１のカソード端子とアノード端子との間の電圧はブレークダウン電圧以下に設定される。これにより、非露光時には、受光素子３１にフォトンが入射してもガイガーモードパルスは発生しない。

反転アンプトランジスタ３３１は、ソース（またはドレイン）が負荷トランジスタ３３２のドレイン（またはソース）および電荷放出源トランジスタ３４２のゲートに接続され、ドレインが接地電圧（アース）に接続され、ゲートがリセットトランジスタ３２のドレイン（またはソース）および受光素子３１のカソード端子に接続されている。

負荷トランジスタ３３２は、ソース（またはドレイン）にインバータバイアス信号Ｖ_ＩＮＶを受ける。反転アンプトランジスタ３３１はデプレション型トランジスタ３３２を負荷とすることで反転アンプ（インバータ）を構成している。

充電用トランジスタ３４１は、ソース（またはドレイン）に電荷充電信号Ｖ_Ｉを受け、ゲートに充電制御信号Ｖ_Ｒを受け、ドレイン（またはソース）に電荷放出源トランジスタ３４２のソース（またはドレイン）および第２容量３４３の一端が接続される。電荷放出源トランジスタ３４２は、ドレイン（またはソース）にＦＤ（図に明示されていない）およびこれと並列に接続された第１容量３７（ＣＭ）が接続される。第２容量３４３は他端に接地電圧が接続される。充電用トランジスタ３４１は、充電制御信号Ｖ_Ｒにしたがって、第２容量３４３を所定の電圧に充電する。

ここで、露光時に受光素子３１にフォトンが１個入射し、アバランシェ増倍によってガイガーモードパルスが発生すると、受光素子３１のカソード端子の電圧は瞬時に低下する。そして、受光素子３１のカソード端子の電圧は、時定数Ｒ_Ｐ・Ｃ_Ｓ（Ｃ_Ｓは受光素子３１と配線の容量、Ｒ_Ｐはとリセットトランジスタ３２のチャネルおよび配線の総抵抗（クエンチング抵抗に相当））経過後、リセットトランジスタ３２のソース（ＰＤバイアス制御信号Ｖ_Ｄ）から供給される電圧に自動的に復帰する（図５（ｂ）参照）。すなわち、受光素子３１は、セルフクエンチングかつセルフリカバリ動作を行う。この受光素子３１のアノード端子の電圧をインバータ（フォトカウント制御回路３３：反転アンプトランジスタ３３１およびデプレション型トランジスタ３３２）に入力することによって、インバータは、インバータの閾値によって決まる一定時間ΔＴの幅を持つ矩形波信号を生成する（図５（ｃ）参照）。具体的には、受光素子３１のアノード端子の電圧を、反転アンプトランジスタ３３１のゲートに入力することにより、前記矩形波信号が電荷放出源トランジスタ３４２のゲートに出力される。すなわち、一定時間ΔＴは、ａをパラメータとして

と定まる。すなわち、画素３０内に、容量Ｃ_Ｓ、抵抗Ｒ_Ｐおよびインバータによって一定時間ΔＴだけ高電圧となる矩形波信号を生成する回路が構成される。この矩形波信号を電荷放出源トランジスタ３４２のゲートに入力することによって、一定時間ΔＴだけ電荷放出源トランジスタ３４２がオン状態となる。すなわち、受光素子３１がフォトンを受光すると、電荷放出源トランジスタ３４２は、一定時間ΔＴの間に、所定の電圧で充電された第２容量３４３から、第１容量３７に電子を放出することとなる。

ここで、第２容量３４３の充電電圧が電荷放出源トランジスタ３４２のサブスレッショルド電圧以下となるように設定することで、電荷放出源トランジスタ３４２の電荷放出レートを式（１）で表される状態に設定することができる。これにより、画素３０は、式（５）に従う電荷蓄積量ｋ（ｍ）をフォトン計数ｍに対して得ることが可能となるため、フォトン計数値が３０程度までの高い値を得ることが可能となる。この電荷蓄積量に対応した電圧が、ソースフォロアトランジスタ３５および選択トランジスタ３６によって、画素３０から読み出され、列増幅回路４０（逆対数変換回路）によって増幅されて出力される。列増幅回路４０には、逆対数変換回路が構成されており、式（５）で表される電荷量に対応する電圧をフォトン計数ｍに対して線形な関数として出力する。

－画素の動作について－
図６は、第１実施形態に係る画素の１フレーム期間中の測距動作に関するタイミングチャートを示す。図６では、上から順に、リセット信号Ｖ_ＲＳＴ、ＰＤバイアス制御信号Ｖ_Ｄ、電荷放出源トランジスタ３４２のゲート電圧Ｖ_ＥＧ、充電制御信号Ｖ_Ｒ、電荷充電信号Ｖ_Ｉ、第２容量３４３の充電電圧Ｖ_ＣＦ、第１容量の充電電圧Ｖ_ＣＭをそれぞれ示す。なお、光源１の駆動信号は、タイミング信号発生器４からの信号を受けた垂直駆動回路２４が生成する。また、受光素子３１は、露光時には、カソード端子に、リセットトランジスタ３２がソースに受けるＰＤバイアス制御信号Ｖ_Ｄが入力され、アノード端子に入力される所定の電圧との差によって生じる電圧がブレークダウン電圧を１Ｖ程度超過する、ガイガーモードにバイアスされるものとする。

初期時刻ｔ０に、リセット信号Ｖ_ＲＳＴがハイレベル（Ｈ）となり、リセットトランジスタ３２がオン状態となる。また、ＰＤバイアス制御信号Ｖ_Ｄがローレベル（Ｌ）となるため、受光素子３１のカソード端子の電圧および反転アンプトランジスタ３３１のゲート電圧がローレベルとなる。このとき、反転アンプトランジスタ３３１（インバータ）は、ハイレベルの電圧を電荷放出源トランジスタ３４２のゲートに出力する。これにより、電荷放出源トランジスタ３４２は、オン状態となる。また、充電制御信号Ｖ_Ｒおよび電荷充電信号Ｖ_Ｉがハイレベルとなる。これにより、充電用トランジスタ３４１がオン状態となり、第１容量３７および第２容量３４３がハイレベル（Ｈ’）に充電される。このとき、第１容量３７および第２容量３４３は、時刻ｔ１以降で設定される電荷充電信号Ｖ_Ｉのミドルレベルよりも０．５～１．０Ｖ程度高い電圧に充電される。

時刻ｔ１において、ＰＤバイアス制御信号Ｖ_Ｄがハイレベルとなり、受光素子３１のカソード端子の電圧および反転アンプトランジスタ３３１のゲート電圧がハイレベルとなる。これにより、受光素子３１が受光可能となる。このとき、反転アンプトランジスタ３３１（インバータ）は、ローレベルの電圧を電荷放出源トランジスタ３４２のゲートに出力するため、電荷放出源トランジスタ３４２がオフ状態となる。このため、第１容量３７は、受光素子３１がフォトンを検出するまで、ハイレベルの電圧を維持する。また、電荷充電信号Ｖ_Ｉが中間電圧であるミドルレベル（Ｍ）となり、第２容量３４３がミドルレベルに充電される。

時刻ｔ２において、リセット信号Ｖ_ＲＳＴおよび電荷充電信号Ｖ_Ｉがローレベルとなり、受光素子３１、第１容量３７および第２容量３４３の初期化が完了する。

時刻ｔ３において、リセット信号Ｖ_ＲＳＴがハイレベルとなり、リセットトランジスタ３２がオン状態となる。これにより、受光素子３１のカソード端子にハイレベルの電圧が印加されるため、受光素子３１のカソード端子とアノード端子との間にブレーク電圧よりも高い電圧が印加された状態となり、露光が開始される。

本実施形態では、露光期間は、時刻ｔ３からｔ１０までの間である。図６では、時刻ｔ４，ｔ６，ｔ８の直前に、受光素子３１が１個のフォトンを検出している。時刻ｔ４、ｔ６、ｔ８において、受光素子３１は１個のフォトンを受光した後、ガイガーモードパルスを発生し、さらに、セルフクエンチングかつセルフリカバリすることで、図５（ｂ）の矩形信号を出力する。そして、反転アンプトランジスタ３３１（インバータ）は、式（６）に従って、一定時間ΔＴの矩形パルス（図５（ｃ））を出力する。これにより、ゲート電圧Ｖ_ＥＧが一定時間ΔＴだけハイレベルとなり、電荷放出源トランジスタ３４２が一定時間ΔＴだけオン状態となる。これにより、各期間ｔ４～ｔ５，ｔ６～ｔ７，ｔ８～ｔ９間に、電荷放出源トランジスタ３４２は、式（５）に従って、第２容量３４３から第１容量３７に、電子を放出する。したがって、第２容量３４３の充電電圧Ｖ_ＣＦの電圧が徐々に高くなり、第１容量の充電電圧Ｖ_ＣＭが徐々に低くなる。各期間ｔ４～ｔ５，ｔ６～ｔ７，ｔ８～ｔ９の電圧の変化は式（５）に示すようにフォトン数に対して対数的に（非線形に）変化する。

時刻ｔ１０において、リセット信号Ｖ_ＲＳＴおよびＰＤバイアス制御信号Ｖ_Ｄがローレベルとなり、露光期間を終了する。そして、読み出し期間へ移行し、全画素の読み出しが終了した後、次のフレームに移行する。

（第２実施形態）
－測距装置の全体構成－
図７は、第２実施形態に係る測距装置の全体構成の一例を示すブロック図である。図７に示すように、本実施形態に係る測距装置は、光源１と、受光センサ２と、信号処理装置３と、タイミング信号発生器４とを備える。なお、受光センサ２には、第１実施形態の撮像素子（受光センサ２）が用いられる。

受光センサ２は、光源１によって照射され、被写体で反射された光を受光する。受光センサ２は、受光結果を示す出力信号を信号処理装置３に出力する。

信号処理装置３は、受光センサ２から受信した信号に基づいて、被写体までの距離を算出する。信号処理装置３は、算出結果を示す信号を出力する。

タイミング信号発生器４は、光源１、受光センサ２、信号処理装置３に、それぞれの駆動タイミングを示す信号を出力する。具体的には、タイミング信号発生器４は、光源１、受光センサ２、信号処理装置３が全画素同時撮像（グローバルシャッター）動作をするように、受光センサ２のフレームレートに位相が同期した信号を出力する。なお、タイミング信号発生器４が出力する信号の周波数は互いに異なってもよい。

－サブレンジ画像について－
図８は、第２実施形態に係る測距装置の距離測定の原理を説明するための図である。第２実施形態に係る測距装置は、サブレンジ（ＳＲ）画像ＳＲ１～ＳＲ５と、サブレンジ画像ＳＲ１～ＳＲ５からなるフルレンジ（ＦＲ）画像ＦＲ１とを生成可能である。なお、以下の説明において、上記実施形態と同様の構成については同じ符号を付し、詳細な説明を省略する場合がある。

例えば、光源１から被写体までの間の距離により、飛行時間（光が、光源１から照射されてから、被写体によって反射され、受光センサ２に戻ってくるまでの時間）が異なる。飛行時間に基づいて、受光センサ２の露光時間を設定することにより、所定の距離における被写体を検出することができる。

第２実施形態では、各サブレンジにおける露光時間が、光源が発光してから、前後のサブレンジ（例えば、サブレンジ画像ＳＲ３であれば、サブレンジ画像ＳＲ２，ＳＲ４）との間の中央位置に相当する距離の往復飛行時間だけ遅れたタイミングに設定される。露光時間による露光を繰り返す（戻ってくる光（フォトン）を計数する）ことで、各サブレンジに対応する位置におけるフォトン計数値を得ることができる。受光センサ２は、計数値が一定の閾値を超えた場合に被写体があるものとして、所定の出力レベルの信号を出力し、当該サブレンジの画像を生成する。また、受光センサ２は、得られた複数のサブレンジ画像（図８では、サブレンジ画像ＳＲ１～ＳＲ５）を重ね合わせることによりフルレンジ画像ＦＲ１を生成する。

図９は、第２実施形態に係るサブレンジ画像の生成方法を説明するための図である。図９では、サブレンジ画像ＳＲ３の生成タイミングを示している。

図９に示すように、第２実施形態では、光源１から光（パルス）が発射されてから、サブレンジ画像ＳＲ３に対応する飛行時間に相当する時間τ３（測距期間）だけ遅れたタイミングで、露光＋露光終了パルス（立ち上がりが露光開始および立下りが露光終了に相当するパルス）が発生する。すなわち、受光センサ２は、サブレンジ画像ＳＲ３を生成する場合、露光＋露光終了パルスがハイである期間に露光を行う。受光センサ２は、サブレンジ画像ＳＲ３を作成するために、この露光動作を複数回（本実施例ではｎ回としている）行い、被写体に反射して戻ってきたフォトン数を計数する。

ここで、サブレンジ画像ＳＲ１，ＳＲ２，ＳＲ３のように被写体までの距離が近い場合における測距では、被写体からの反射光量が多いため、より多数のフォトン数（典型的には２０以上）を計数しなければならない。これに対して、サブレンジ画像ＳＲ４，ＳＲ５のように被写体までの距離が遠い場合における測距では、被写体からの反射光量が少ないため、計数に必要なフォトン数は少なくてよい（典型的には２以下）。従来の技術では、このような、測定距離レンジ毎に異なる広いダイナミックレンジが要求されるフォトン計数値を同一の画素回路で同一フレーム内に測距撮像することは困難であった。

－画素の動作について－
図１０は、第２実施形態に係る画素の１フレーム期間中の測距動作に関するタイミングチャートを示す。なお、第２実施形態では、図５の撮像素子（受光センサ２）および図４（ａ）の画素３０が用いられる。ここで、第２実施形態では、タイミング信号発生器４がセンサタイミング発生器２５に、光源１の発光タイミングを示す発光信号を入力する。センサタイミング発生器２５は、発光信号に応じて、各信号を出力する。本実施形態では、距離の近い測距を行う場合（例えば、サブレンジ画像ＳＲ１，ＳＲ２，ＳＲ３など）、被写体からの反射光量が多いため、より多数のフォトン数を計数するために、図１０の動作（時減少電流源モード）を行う。

時刻ｔ０から時刻ｔ２までの動作は図６と同様である。

タイミング信号発生器４が発光信号を出力した後（図１０には不図示）、各サブレンジの中央までの飛行距離に対応した遅延時間（サブレンジ画像ＳＲ３では、τ３）の後に露光を開始する。図１０では、時刻ｔ３，ｔ６、ｔ９において露光が開始され、時刻ｔ５，ｔ８，ｔ１０において露光が終了する。これらの露光周期は光源１の発光周期と同一である。このときの露光終了時刻は、露光期間が式（６）で決められる電荷放出時間ΔＴよりも長い、時間ΔＴ’となるように設定される。すなわち、露光期間の後半にフォトンを検出した場合におけるクエンチング時間を考慮して、電荷放出源トランジスタ３４２の露光時間が設定されている。

一方、距離が長い測距（例えば、サブレンジ画像ＳＲ４，ＳＲ５など）では、写体からの反射光量が少ないため、図１０の動作は不要である。具体的には、電荷放出源トランジスタ３４２は、ソースを常に固定バイアス電圧を印加することによって、定電流モードで動作する。これにより、電荷容量の線形性を保ちつつ、少ないフォトン数の計数を行うことができる。

以上に説明したように、第２実施形態に係る測距装置は、近距離から遠方まで、検出すべきフォトン数の多少に応じて、電荷放出源トランジスタ３４２を、時減少電流源モードと定電流源モードに切り替えられるため、高いダイナミックレンジのフォトン計数による高精度測距を実現している。

以上のように、本出願において開示する技術の例示として、実施形態について説明した。しかしながら、本開示における技術は、これに限定されず、適宜、変更、置き換え、付加、省略などを行った実施形態にも適用可能である。

１光源
２受光センサ（撮像素子）
４タイミング発生器
２６出力線
３０画素
３１受光素子
３４電荷放出装置
３７第１容量（第１蓄電素子）
３４３第２容量（第２蓄電素子）
４０列増幅回路（逆対数変換回路）

Claims

光源と、
複数の画素とを備え
前記各画素は、
受光素子と、
第１蓄電素子と、
前記各画素内に設けられ、前記受光素子が前記光源によって照射され被写体で反射された光を検出した場合に入力される一定時間の幅を持つ矩形波信号に応じて、前記第１蓄電素子に一定時間電荷を放出する電荷放出装置と、
を備える、撮像素子。
前記一定時間は、前記受光素子が光を検出してから、セルフクエンチングするまでの時間である、請求項１に記載の撮像素子。
前記電荷放出装置は、
第２蓄電素子を備え、
前記受光素子が光を検出した場合、前記第２蓄電素子から前記第１蓄電素子に前記一定時間、前記電荷を放出し、
前記電荷を放出する前には、前記第２蓄電素子に所定量の前記電荷を蓄積する、請求項１に記載の撮像素子。
前記画素の出力線には、画素信号を逆対数に変換する逆対数変換回路が接続されている、請求項１に記載の撮像素子。
前記電荷放出装置は、前記受光素子が検出するフォトン数に応じて、前記第１蓄電素子に前記一定時間、前記電荷を放出するとき減少電流源モード、および、前記第１蓄電素子に定電流を出力する定電流モードのいずれか一方で動作する、請求項１に記載の撮像素子。
前記受光素子は、アバランシェフォトダイオードである、請求項１に記載の撮像素子。
請求項１から６のいずれか１項に記載の撮像素子と、
前記複数の画素に対して、露光開始のタイミングを示す露光開始信号を出力するタイミング信号発生器と、
前記複数の画素から出力される画素信号から、被写体までの距離を算出する信号処理装置とを備える、測距装置。