JP7678302B2 - 電源用半導体集積回路および電源用レギュレータ回路 - Google Patents

Description

本発明は、直流電圧を変換する電圧レギュレータまたはＤＣ－ＤＣコンバータのような直流電源装置を構成する電源用半導体集積回路（電源用ＩＣ）に関し、特に複数チャンネルの負荷が接続される出力端子のオープン検知に利用して有効な技術に関する。

直流電圧入力端子と出力端子との間に設けられたトランジスタを制御して所望の電位の直流電圧を出力する電源装置としてシリーズレギュレータ（以下、レギュレータと略す）がある。
地デジ（地上デジタルテレビ放送）チューナが搭載された自動車では、車載のレギュレータによって地デジ用アンテナなどの車載電子機器に電源が供給される。また、フルセグ対応の車載用の地デジチューナにおいては、受信感度の調整やフルセグ／ワンセグの切替えをチューナで行い、受信状況を最適化するために、地デジ用アンテナとして、４ｃｈ（チャンネル）の同等アンテナであるダイバーシティアンテナが一般に使用されている。

一方、車載用のチューナやアンテナは、コネクタを介して車載レギュレータに接続されるため、車体の振動でコネクタが外れて電源の出力端子がオープンになったり、負荷の内部でショートが発生したりすることがある。そのため、車載用のレギュレータには、そのような異常状態を検出する機能を備えたものがある。
そこで、出力端子のオープン状態を検出するオープン異常検出用コンパレータと、ショート状態を検出するショート異常検出用コンパレータとを設け、異常検出信号を生成して出力端子より出力するように構成したレギュレータ用半導体集積回路（レギュレータ用ＩＣ）に関する発明が提案されている（例えば特許文献１、２）。

特開２０１７－４５０９６号公報 特開２０１８－５５５４５号公報

従来、複数のアンテナを備えた車載用地デジシステムにおいては、共通のレギュレータから複数のアンテナへ電源を供給するのが一般的であった。この場合、いずれかの１ｃｈアンテナがオープンとなっても、他ｃｈで受信するため異常を検知せず動作することとなる。一方、いずれかの１ｃｈアンテナがオープンとなったことを検知できるようにするため、負荷としてのアンテナごとにオープン異常検出機能を備えたレギュレータを設けることも考えられる。しかし、そのようにすると、複数のレギュレータが必要であるため、大幅なコストアップおよび実装面積の増加を招くという課題がある。

この発明は上記のような課題に着目してなされたもので、その目的とするところは、複数の負荷に電源を供給するとともにいずれかの負荷あるいは複数の負荷でオープン異常が発生したとしてもそれを検知して出力することができる電源用半導体集積回路および電源用レギュレータ回路を提供することにある。

上記目的を達成するため、本発明は、
直流電圧が入力される電圧入力端子と電圧出力端子との間に接続された出力トランジスタと、出力のフィードバック電圧に応じて前記出力トランジスタを制御する制御回路と、を備えた電源用半導体集積回路において、
前記電圧出力端子の電圧に比例した電圧と所定の複数段階のしきい値電圧の各電圧とを比較する複数の電圧比較回路を有し、前記電圧出力端子のオープン状態を検出するオープン異常検出回路と、
前記オープン異常検出回路による検出結果を外部へ出力するための複数の検出結果出力端子と、を備え、
前記複数段階のしきい値電圧は、前記オープン異常検出回路が、前記電圧出力端子に接続される複数の負荷のいずれかのオープン状態およびすべての負荷のオープン状態を検出することができるように設定されているように構成したものである。

上記のような構成を有する電源用半導体集積回路によれば、１つの半導体集積回路から電圧出力端子に接続された複数の負荷に電源を供給することができるため、大幅なコストアップおよび実装面積の増加を招くことがないとともに、オープン異常検出回路により、電圧出力端子に接続される複数の負荷のいずれかのオープン状態およびすべての負荷のオープン状態を区別して検出することができる。

また、直流電圧が入力される電圧入力端子と電圧出力端子との間に接続された出力トランジスタと、出力のフィードバック電圧に応じて前記出力トランジスタを制御する制御回路と、を備えた電源用レギュレータ回路であって、
前記電圧出力端子の電圧に比例した電圧と所定の複数段階のしきい値電圧の各電圧とを比較する複数の電圧比較回路を有し、前記電圧出力端子のオープン状態を検出するオープン異常検出回路と、
前記オープン異常検出回路による検出結果を外部へ出力可能に構成され、
前記複数段階のしきい値電圧は、前記オープン異常検出回路が、前記電圧出力端子に接続される複数の負荷のいずれかのオープン状態およびすべての負荷のオープン状態を検出することができるように設定されているように構成しても良い。

本発明によれば、複数の負荷に電源を供給するとともにいずれかの負荷あるいは複数の負荷でオープン異常が発生したとしてもそれを検知して出力することができる電源用半導体集積回路（レギュレータＩＣ、ＤＣ－ＤＣコンバータ用ＩＣ）および電源用レギュレータ回路を提供することができるという効果がある。

本発明を適用したレギュレータＩＣの一実施形態を示す回路構成図である。 アンテナ１個の消費電流のバラつきａが３３％の場合の２ｃｈのアンテナの消費電流と出力端子の状態との関係を示す図である。

以下、本発明の好適な実施の形態を図面に基づいて説明する。
図１は、本発明を適用した直流電源装置としてのシリーズレギュレータの一実施形態を示す。なお、図１において、一点鎖線で囲まれた部分は、単結晶シリコンのような半導体チップ上に半導体集積回路（レギュレータＩＣ）１０として形成され、該レギュレータＩＣ１０の出力端子ＯＵＴにコンデンサＣｏが接続されて安定な直流電圧を供給する直流電源装置として機能する。

本実施形態のレギュレータＩＣ１０においては、図１に示すように、直流電圧ＶＤＤが印加される電圧入力端子ＩＮと出力端子ＯＵＴとの間に、ＰチャンネルＭＯＳトランジスタからなる電圧制御用のトランジスタＱ１が接続され、出力端子ＯＵＴと接地電位ＧＮＤが印加されるグランドラインとの間には、出力電圧Ｖｏｕｔを分圧するブリーダ抵抗Ｒ１，Ｒ２が直列に接続されている。

この出力分圧用の抵抗Ｒ１，Ｒ２により分圧された電圧ＶFBが、上記電圧制御用のトランジスタＱ１のゲート端子を制御する誤差増幅回路としての誤差アンプ１１の非反転入力端子にフィードバックされている。そして、誤差アンプ１１は、出力のフィードバック電圧ＶFBと所定の参照電圧Ｖｒｅｆとの電位差に応じて電圧制御用のトランジスタＱ１を制御して、出力電圧Ｖｏｕｔが所望の電位になるように制御する。
本実施形態のレギュレータＩＣ１０においては、出力端子ＯＵＴに、負荷として２個のアンテナＡＮＴ１,ＡＮＴ２が接続された場合にも、それぞれの負荷に必要な電流を流すことができるように、電圧制御用のトランジスタＱ１の特性、サイズが設計されている。

また、本実施形態のレギュレータＩＣ１０には、上記誤差アンプ１１の反転入力端子に印加される参照電圧Ｖｒｅｆを発生するための基準電圧回路１２と、誤差アンプ１１や基準電圧回路１２に動作電流を流すバイアス（Ｂｉａｓ）回路１３と、上記電圧制御用トランジスタＱ１のゲート端子に接続され出力電流を制限するためのカレントリミット回路１４と、チップの温度が所定温度以上に上昇した場合に誤差アンプ１１の動作を停止させてトランジスタＱ１をオフさせるサーマルシャットダウン（ＴＳＤ）回路１５とが設けられている。ＣＥは、ＩＣの動作をオン／オフする信号が入力される外部端子である。

基準電圧回路１２は、バンドギャップリファレンス、直列の抵抗およびツェナーダイオードなどで構成することができる。バイアス回路１３には、外部のマイコン（ＣＰＵ）などから外部端子ＣＥに入力される制御信号に応じて、誤差アンプ１１へのバイアス電流を供給したり遮断したりする機能が設けられている。カレントリミット回路１４は、負荷の異常などで出力電流Ｉoutが増加して出力電圧が低下し誤差アンプ１１がトランジスタＱ１により多くの電流を流すようにゲート電圧を下げようとしたときに、所定以上にドレイン電流が大きくならないようにクランプをかけることで出力電流Ｉoutを制限する。なお、この出力電流Ｉoutは、出力端子ＯＵＴに接続される負荷としてのアンテナＡＮＴ１,ＡＮＴ２の消費電流Ｉccとして流される。

さらに、本実施形態のレギュレータＩＣ１０においては、上記電圧制御用のトランジスタＱ１と並列に、Ｑ１とカレントミラー回路を構成するトランジスタＱ２，Ｑ３，Ｑ４が設けられ、これらのトランジスタＱ２～Ｑ４の制御端子としてのゲート端子に、電圧制御用のトランジスタＱ１のゲート端子に印加される電圧と同一の電圧が印加されている。これにより、Ｑ２～Ｑ４には、素子のサイズ比Ｎに応じて、Ｑ１のドレイン電流に比例した電流（１／Ｎの電流）が流れるようにされている。トランジスタＱ１を同一サイズのトランジスタをＮ個だけ並列形態に接続して構成し、Ｑ２～Ｑ４はそれぞれ１個のトランジスタで構成する場合には、素子の個数に比例した電流が流れるように設定される。

また、本実施形態のレギュレータＩＣ１０には、チップの外部にて電流－電圧変換する抵抗Ｒｏｐを接続するための外部端子Ｐ１と、抵抗Ｒｓｃを接続するための外部端子Ｐ２とが設けられ、上記カレントミラー・トランジスタＱ２のドレイン端子は外部端子Ｐ１に接続され、カレントミラー・トランジスタＱ３のドレイン端子は外部端子Ｐ２に接続されている。
さらに、外部端子Ｐ１に反転入力端子が接続され非反転入力端子に参照電圧Ｖop_1，Ｖop_2（Ｖop_1＞Ｖop_2）が印加されたオープン異常検出用のコンパレータＣＭＰ１，ＣＭＰ２と、外部端子Ｐ２に非反転入力端子が接続され反転入力端子に参照電圧Ｖscが印加されたショート異常検出用のコンパレータＣＭＰ３とが設けられている。特に限定されるものでないが、オープン異常検出用コンパレータＣＭＰ１，ＣＭＰ２とショート異常検出用コンパレータＣＭＰ３には、ヒステリシス特性を有するものが使用される。

上記外付け抵抗Ｒｏｐは、カレントミラー・トランジスタＱ２に比較的小さなオープン異常の検出電流が流れたときに、抵抗の両端子間電圧が参照電圧Ｖop_1，Ｖop_2と同一の値となるように抵抗値が設定される。参照電圧Ｖop_1，Ｖop_2の設定の仕方については、後に詳しく説明する。一方、上記外付け抵抗Ｒｓｃは、カレントミラー・トランジスタＱ３に比較的大きなショート異常の検出電流が流れたときに、抵抗の両端子間電圧が参照電圧Ｖscと同一の値となるように抵抗値が設定される。

従って、出力端子OUTに接続されている２つのアンテナのうち一方が外れあるいは断線して電圧制御用のトランジスタＱ１およびカレントミラー・トランジスタＱ２に流れる電流が減少するとコンパレータＣＭＰ１の出力OP_OUT1がロウレベル（Ｌ）からハイレベル（Ｈ）へ変化し、両方が外れて電圧制御用のトランジスタＱ１およびカレントミラー・トランジスタＱ２に流れる電流がさらに減少するとコンパレータＣＭＰ１とＣＭＰ２の出力OP_OUT1とOP_OUT2が共にＬからＨへ変化して、オープン異常を検知することができる。
このように、本実施形態では、外付け抵抗Ｒｏｐ，Ｒｓｃでオープン異常とショート異常を検出する電流値を設定するため、使用するシステムに応じて検出電流値（しきい値）を任意に設定できる。なお、コンパレータＣＭＰ１またはＣＭＰ２に用いられる参照電圧Ｖop_1またはＶop_2の一方と、コンパレータＣＭＰ３に用いられる参照電圧Ｖscとして同一の電圧値を用いることができる。

また、本実施形態のレギュレータＩＣ１０には、上記オープン異常検出用コンパレータＣＭＰ１，ＣＭＰ２の出力OP_OUT1，OP_OUT2と上記ショート異常検出用コンパレータＣＭＰ３の出力SC_OUTを入力とするロジック回路１６が設けられている。
さらに、上記ロジック回路１６の出力がゲート端子に入力されるＮチャンネルＭＯＳトランジスタＱ５とＱ６とが設けられている。そして、レギュレータＩＣには、オープンドレイン形式で外部のＣＰＵ等へ異常検出信号Err_1，Err_2を出力するための外部端子Ｐ３，Ｐ４が設けられており、上記トランジスタＱ５のドレイン端子が外部端子Ｐ３に接続され、上記トランジスタＱ６のドレイン端子が外部端子Ｐ４に接続されている。

表１には、出力端子ＯＵＴの状態と、上記コンパレータＣＭＰ１～ＣＭＰ３の出力OP_OUT1，OP_OUT2，SC_OUTと、異常検出信号Err_1，Err_2との関係を示す真理値表が示されている。ロジック回路１６は、表１に示すような関係のOP_OUT1，OP_OUT2，SC_OUTが入力された時に、表１に示すような関係の異常検出信号Err_1，Err_2が出力されるようにトランジスタＱ５とＱ６を駆動する信号を出力するように論理が構成されている。なお、表１の真理値表は一例であって、これに限定されるものでない。

上記の表１から分かるように、本実施形態のレギュレータＩＣ１０においては、出力端子ＯＵＴに接続されているアンテナＡＮＴ１，ＡＮＴ２のいずれか一方がはずれている１チャンネルオープン状態と、アンテナＡＮＴ１，ＡＮＴ２の両方がはずれている２チャンネルオープン状態と、アンテナＡＮＴ１，ＡＮＴ２のいずれか一方で短絡が発生しているショート状態を、２ビットの異常検出信号Err_1，Err_2によって区別して出力し、ＣＰＵ等へ報知することができる。そのため、出力端子のオープン異常検出回路と出力端子のショート異常を検出する回路を備える場合に、少ない外部端子数で、異常検出結果をそれぞれ区別して出力することができる。

次に、上記のような異常検出を行う本実施形態のレギュレータＩＣ１０における、オープン異常検出用コンパレータＣＭＰ１，ＣＭＰ２の参照電圧Ｖop_1，Ｖop_2の設定の仕方について説明する。
なお、２個のコンパレータＣＭＰ１とＣＭＰ２を用いて１チャンネルオープン状態と２チャンネルオープン状態を検出する場合、負荷としてのアンテナＡＮＴ１，ＡＮＴ２に流れる消費電流Ｉccのバラつきが大きいと、これらの異常を区別して検出することは困難である。そこで、先ず、２つのオープン状態を区別して検出するための消費電流Ｉccのバラつき範囲について考える。

表２には、１つのアンテナにおける消費電流Ｉccのバラつきを±ａ％とおき、アンテナが１個の場合（１ｃｈ）とアンテナが２個の場合（２ｃｈ）における消費電流の最小値（Ｍｉｎ）と中央値（Ｔｙｐ）と最大値（Ｍａｘ）との関係が示されている。

表２に示すように、アンテナが２個の場合（２ｃｈ）はアンテナが１個の場合（１ｃｈ）の２倍の消費電流が流れる。

また、図２には、アンテナ１個の消費電流のバラつきａが３３％の場合の２ｃｈのアンテナの消費電流と出力端子の状態との関係が示されている。図２から分かるように、アンテナが１個の場合（１ｃｈ）の消費電流の最大値（Ｉcc＋ａ％）が、アンテナが２個の場合（２ｃｈ）の最小値（Ｉcc－ａ％）×２よりも小さければ、（Ｉcc＋ａ％）と（Ｉcc－ａ％）×２との境界に対応する電圧にしきい値（Ｖop_1）を設定することによって、出力端子が正常な状態といずれか１つのアンテナが外れている異常状態（１ｃｈオープン）を区別して検出することができる。
具体的には、外付け抵抗Ｒｏｐが直列に接続されたカレントミラー・トランジスタＱ２には、電圧制御用トランジスタＱ１に流れる電流の１／Ｎの電流が流れるので、Ｖop_1＝Ｒｏｐ×（Ｉcc＋ａ％）／Ｎに設定することによって、出力端子が正常な状態と１ｃｈオープンの状態を区別して検出することができる。

なお、ここで、上記バラつきａは、次式
Ｉcc（１＋ａ/100）＝Ｉcc（１－ａ/100）×２
を解くことによって、ａ＝１００／３≒３３．３％が得られる。これより、２ｃｈアンテナの場合、消費電流Ｉccのバラつきが±３３．３％以内であれば、出力端子が正常な状態といずれか１つのアンテナが外れている異常状態（１ｃｈオープン）を区別して検出することができることが分かる。

また、図２より、Ｖop_2を消費電流（Ｉcc－ａ％）に対応する電圧に設定する。具体的には、Ｖop_2＝Ｒｏｐ×（Ｉcc－ａ％）／Ｎに設定することによって、いずれか１つのアンテナが外れている異常状態（１ｃｈオープン）と２つのアンテナが外れている異常状態（２ｃｈオープン）を区別して検出することができることが分かる。
なお、使用するアンテナが変わってアンテナの消費電流Ｉccが変わった場合には、外部端子Ｐ１に接続される外付け抵抗Ｒｏｐの抵抗値を調整すれば、上記と同様な原理で出力端子のオープン状態を検知することができる。

ここで、上記のバラつきａ≒３３．３％は、出力端子ＯＵＴに接続されている負荷（アンテナ）が２個の場合であり、アンテナがｎ個（ｎｃｈ）の場合には、次式
ａ＝１００÷｛ｎ×（ｎ＋１）÷２｝
により一般化して表わすことができる。この式より、アンテナが３個（３ｃｈ）の場合のオープン異常を区別可能な消費電流のバラつき範囲は約±１６．６％以内であり、アンテナが４個（４ｃｈ）の場合の異常を区別可能な消費電流のバラつき範囲は±１０％以内であることが分かる。また、その場合、オープン異常を検出するコンパレータはそれぞれ３個と４個必要とする。そして、異常検出信号は３ビット以上で構成して出力するようにすると良い。

従って、消費電流のバラつきａが上記条件を満たせば、本実施形態のレギュレータＩＣの出力端子ＯＵＴに、消費電流が同じである任意の複数個のアンテナを接続して電流を流すことができる。そのため、複数のアンテナに応じて複数のレギュレータＩＣを設けることに伴うコストアップを回避しつつ、いずれかのアンテナが外れた状態あるいはアンテナに断線が生じることによって発生するオープン状態を検出することができる。

以上説明したように、本実施形態のレギュレータＩＣ１０においては、出力端子ＯＵＴに２個のアンテナを接続して電流を流すことができるとともに、２個のアンテナのいずれか一方がはずれている１チャンネルオープン状態と、２個のアンテナの両方がはずれている２チャンネルオープン状態と、２個のアンテナのいずれか一方で短絡が発生しているショート状態を、２ビットの異常検出信号Err_1，Err_2によって区別して出力し、ＣＰＵ等へ報知することができる。

そのため、オープン異常およびショート異常の検出機能を保持しつつ、アンテナごとにレギュレータを設ける場合に比べてコスト、実装面積およびＩＣの消費電力を低減することができる。従って、車載のフルセグ対応の４ｃｈ地デジ用アンテナを構成する場合には、２個のレギュレータＩＣを設けるだけで良い。また、３つの異常状態を２ビットの異常検出信号で判別できるため、レギュレータＩＣに設ける端子数を少なくすることができ、小型で安価なパッケージを使用できコストダウンを達成することができる。

なお、レギュレータＩＣ内にオープン異常検出用のコンパレータＣＭＰ１,ＣＭＰ２を設ける代わりに、マイコン側にＡ／Ｄ変換器を設けて抵抗Ｒｏｐが接続されている外部端子Ｐ１の電圧をマイコンへ供給し、マイコン側でオープン異常を検出するようにすることも可能であるが、上記実施形態のように、２ビットの異常検出信号Err_1，Err_2を出力するように構成することによって、マイコンのＩ／Ｏ部にＡ／Ｄ変換器を設ける必要がないとともに、判別用のしきい値の設定が不要であり、システム設計が容易になるという利点がある。

また、出力端子に接続される負荷が、車両に搭載される地上デジタルテレビ放送用チューナに接続されるアンテナである場合、車載の地デジチューナにおいては、車体の振動でアンテナが比較的外れやすいので、上記実施形態の電源用半導体集積回路を用いた電源装置からアンテナへ電流を供給することで、複数のアンテナのいずれかのオープン状態およびすべての負荷のオープン状態を区別して検出することができる。

（変形例）
上記実施形態のレギュレータＩＣ（図１）においては、１チャンネルオープン状態と２チャンネルオープン状態とショート状態を検出して、２ビットの異常検出信号Err_1，Err_2によって区別して出力するようにしているが、ショート検出機能（コンパレータＣＭＰ３）を省略するようにしても良い。また、ショート検出機能を省略した場合、ロジック回路１６を省略して、オープン異常検出用のコンパレータＣＭＰ１,ＣＭＰ２の出力を、トランジスタＱ５，Ｑ６のゲート端子に直接入力するように構成しても良いし、ロジック回路１６の代わりに遅延回路やバッファなどの単純な回路を設けてＱ５，Ｑ６のゲート端子に入力するように構成しても良い。

また、ショート検出機能を省略した場合、ロジック回路１６に、サーマルシャットダウン（ＴＳＤ）回路１５の出力TSD_OUTを入力して、オープン異常検出用のコンパレータＣＭＰ１,ＣＭＰ２の出力との論理をとった信号を生成して２ビットの異常検出信号Err_1，Err_2として出力するように構成しても良い。この場合、表１における「ショート」は「ＴＳＤ作動」と読み替えることとなる。

さらに、上記実施形態のレギュレータＩＣ（図１）においては、出力端子ＯＵＴに負荷としてアンテナを接続した車載の地デジ用電源装置として構成する場合を例にとって説明したが、負荷はアンテナに限定されず、同一の消費電流である２以上の負荷が接続される電源装置にも適用することができる。また、例えば負荷が２個の場合に、２個の負荷が正常に接続されている場合のトータルの消費電流のバラつきの最小側と、一方が外れている状態（断線を含む）の消費電流のバラつきの最大側と、がオーバーラップしないという条件が満たされれば、異なる種類つまり異なる消費電流の２個の負荷が出力端子ＯＵＴに接続される場合における電源装置として使用することも可能である。

以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。例えば、前記実施形態においては、レギュレータＩＣ１０の内部回路を構成するトランジスタとしてＭＯＳトランジスタを使用したものを示したが、ＭＯＳトランジスタの代わりにバイポーラ・トランジスタを使用するようにしてもよい。
また、前記実施形態においては、本発明をレギュレータＩＣに適用した場合について説明したが、本発明はレギュレータＩＣに限定されるものでなく、絶縁型のＤＣ－ＤＣコンバータを構成するＩＣに適用することも可能である。

１０…レギュレータＩＣ、１１…誤差アンプ、１２…基準電圧回路、１３…バイアス回路、１４…カレントリミット回路、１５…サーマルシャットダウン回路、１６…ロジック回路、ＣＭＰ１,ＣＭＰ２…オープン異常検出用コンパレータ、ＣＭＰ３…ショート異常検出用コンパレータ、Ｑ１…電圧制御用トランジスタ（出力トランジスタ）、Ｑ２，Ｑ３，Ｑ４…カレントミラー・トランジスタ、Ｑ５，Ｑ６…異常検出信号出力用トランジスタ、Ｐ３,Ｐ４…外部端子（検出結果出力端子）

Claims (7)

1. 直流電圧が入力される電圧入力端子と電圧出力端子との間に接続された出力トランジスタと、出力のフィードバック電圧に応じて前記出力トランジスタを制御する制御回路と、を備えた電源用半導体集積回路であって、
   前記電圧出力端子の電圧に比例した電圧と所定の複数段階のしきい値電圧の各電圧とを比較する複数の電圧比較回路を有し、前記電圧出力端子のオープン状態を検出するオープン異常検出回路と、
   前記オープン異常検出回路による検出結果を外部へ出力するための複数の検出結果出力端子と、を備え、
   前記複数段階のしきい値電圧は、前記オープン異常検出回路が、前記電圧出力端子に接続される複数の負荷のいずれかのオープン状態およびすべての負荷のオープン状態を検出することができるように設定されていることを特徴とする電源用半導体集積回路。
2. 前記電圧出力端子に接続される前記複数の負荷は２個のアンテナであって、前記複数の電圧比較回路は２つであり、
   前記複数段階のしきい値電圧は２段階に設定され、２段階の電圧のうち一方の電圧は、アンテナが１個の場合の消費電流の最大値とアンテナが２個の場合の消費電流の最小値との間の値に対応する電圧であり、２段階の電圧のうち他方の電圧は、アンテナが１個の場合の消費電流の最小値に対応する電圧であることを特徴とする請求項１に記載の電源用半導体集積回路。
3. 前記アンテナは消費電流のバラつきが±３３．３％以内であることを特徴とする請求項２に記載の電源用半導体集積回路。
4. 前記出力トランジスタとカレントミラー回路を構成する第１トランジスタと、
   前記第１トランジスタと直列に接続される抵抗素子と、
   前記抵抗素子が外付け素子として接続される外部端子と、を備え、
   前記複数の電圧比較回路は、前記抵抗素子により電流－電圧変換された電圧と前記複数段階のしきい値電圧の各電圧とを比較することを特徴とする請求項１～３のいずれかに記載の電源用半導体集積回路。
5. 前記複数の検出結果出力端子は２つであり、
   前記出力トランジスタとカレントミラー回路を構成する第２トランジスタと、
   前記第２トランジスタと直列に接続される抵抗素子の電圧に基づいて前記電圧出力端子のショート状態を検出するショート異常検出回路と、
   ２つの前記電圧比較回路の出力と前記ショート異常検出回路の出力を入力とし、２ビットで、１チャンネルオープンと２チャンネルオープンとショートと正常の４つの状態のいずれかを表わす信号を生成し出力するロジック回路と、を備え、
   前記ロジック回路の２ビットの出力信号に応じた２ビットの信号が前記複数の検出結果出力端子より出力されるように構成されていることを特徴とする請求項１～４のいずれかに記載の電源用半導体集積回路。
6. 前記負荷は、車両に搭載される地上デジタルテレビ放送用チューナに接続されるアンテナであることを特徴とする請求項１～５のいずれかに記載の電源用半導体集積回路。
7. 直流電圧が入力される電圧入力端子と電圧出力端子との間に接続された出力トランジスタと、出力のフィードバック電圧に応じて前記出力トランジスタを制御する制御回路と、を備えた電源用レギュレータ回路であって、
   前記電圧出力端子の電圧に比例した電圧と所定の複数段階のしきい値電圧の各電圧とを比較する複数の電圧比較回路を有し、前記電圧出力端子のオープン状態を検出するオープン異常検出回路と、
   前記オープン異常検出回路による検出結果を外部へ出力可能に構成され、
   前記複数段階のしきい値電圧は、前記オープン異常検出回路が、前記電圧出力端子に接続される複数の負荷のいずれかのオープン状態およびすべての負荷のオープン状態を検出することができるように設定されていることを特徴とする電源用レギュレータ回路。

Images