JP7684302B2 - 加速処理ユニットとディスクリートグラフィックス処理ユニットとの間で共有される電力の分配 - Google Patents

加速処理ユニットとディスクリートグラフィックス処理ユニットとの間で共有される電力の分配 Download PDF

Info

Publication number
JP7684302B2
JP7684302B2 JP2022533337A JP2022533337A JP7684302B2 JP 7684302 B2 JP7684302 B2 JP 7684302B2 JP 2022533337 A JP2022533337 A JP 2022533337A JP 2022533337 A JP2022533337 A JP 2022533337A JP 7684302 B2 JP7684302 B2 JP 7684302B2
Authority
JP
Japan
Prior art keywords
coprocessor
power
discrete
integrated
response
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022533337A
Other languages
English (en)
Other versions
JP2023505762A (ja
Inventor
シェノイ スケッシュ
エヌ． シー． クラーク アダム
ポール インドラニ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ATI Technologies ULC
Advanced Micro Devices Inc
Original Assignee
ATI Technologies ULC
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ATI Technologies ULC, Advanced Micro Devices Inc filed Critical ATI Technologies ULC
Publication of JP2023505762A publication Critical patent/JP2023505762A/ja
Application granted granted Critical
Publication of JP7684302B2 publication Critical patent/JP7684302B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/203—Cooling means for portable computers, e.g. for laptops
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G06F9/30083—Power or thermal control instructions
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a secondary processor, e.g. coprocessor
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5094—Allocation of resources, e.g. of the central processing unit [CPU] where the allocation takes into account power or heat criteria
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a secondary processor, e.g. coprocessor
    • G06F2009/3883—Two-engine architectures, i.e. stand-alone processor acting as a secondary processor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Power Sources (AREA)
  • Advance Control (AREA)

Description

ラップトップコンピュータ、タブレットコンピュータ、携帯電話及びスマートウォッチ等の高性能コンピューティングデバイスには、複数のタイプのコプロセッサを含む加速処理ユニット（ＡＰＵ）等の異種処理ユニットが含まれる。例えば、ＡＰＵには、通常、１つ以上の中央処理装置（ＣＰＵ）コアと１つ以上のグラフィックス処理ユニット（ＧＰＵ）コアが含まれ、これらは統合ＧＰＵ（ｉＧＰＵ）と呼ばれることもある。追加のグラフィックス処理機能、及び、場合によっては、汎用コンピューティング機能は、コンピューティングデバイスにディスクリートグラフィックス処理ユニット（ｄＧＰＵ）を含めることによって提供される。ＡＰＵとｄＧＰＵで放散される電力は、コンピューティングデバイスの温度を上昇させる傾向がある。したがって、ＡＰＵとｄＧＰＵは、熱エネルギーを環境に放散する対応するヒートシンクに向かって熱をＡＰＵとｄＧＰＵから移動させるヒートパイプ等の放熱システムに接続される。システムの冷却要件は、少なくとも部分的には、コンピューティングデバイスの構造と、ＡＰＵ及びｄＧＰＵによって放散される熱エネルギーと、によって決定される。ＡＰＵとｄＧＰＵの放熱システムは、ＡＰＵとｄＧＰＵの温度を、部品の損傷やサービス寿命の短縮につながるレベルより低く維持する。
本開示は、添付図面を参照することによってより良好に理解され、その多くの特徴及び利点が当業者に明らかになる。異なる図面で同一の符号が使用されている場合には、類似又は同一のアイテムを示している。
いくつかの実施形態による、統合処理ユニット及び個別のディスクリートコプロセッサを含むデバイスのブロック図である。 いくつかの実施形態による、統合コプロセッサ及びディスクリートコプロセッサのための放熱機構を含む処理システムのブロック図である。 いくつかの実施形態による、統合コプロセッサからディスクリートコプロセッサへの共有プラットフォーム電力の動的シフトを示すプロットである。 いくつかの実施形態による、ディスクリートコプロセッサから統合コプロセッサへの共有プラットフォーム電力の動的シフトを示すプロットである。 いくつかの実施形態による、ワークロードの特性及びプラットフォーム電力制限に基づいて、統合コプロセッサ及びディスクリートコプロセッサへの電力割り当てを変更する方法のフロー図である。
システム管理ユニット（ＳＭＵ）は、対応する固定プロセッサの電力と熱エンベロープに基づいて、統合コプロセッサコア（加速処理ユニット（ＡＰＵ）の中央処理装置（ＣＰＵ）コア等）及びディスクリートコプロセッサコア（ディスクリートグラフィックス処理ユニット（ｄＧＰＵ）等）に電力を割り当てる電力管理技術を実施する。例えば、ＳＭＵは、最悪条件下でＡＰＵにおいて大量のワークロードを実行することに基づいて設定された熱設計点（ＴＤＰ）に基づいて、ＡＰＵのＣＰＵコアに電力を割り当てる。ＴＤＰは、持続可能な電力の上限を表し、システムの冷却要件を決定するために使用される。別の例では、ＳＭＵは、システム電源がｄＧＰＵに提供するグラフィックスボード電力の最大量を表す総グラフィックス電力（ＴＧＰ）に基づいてｄＧＰＵに電力を割り当てる。場合によっては、デバイスの最大動作温度は、シリコンの温度制限よりもユーザの知覚によって制限される。ハンドヘルドデバイスの処理ユニットによって生成された熱は、ディスプレイやケーシング等のデバイスの外面に伝導され、ユーザはデバイスの操作中にデバイスとインタフェースする。ユーザに快適な体験を提供するために、ＡＰＵとｄＧＰＵに割り当てられる最大電力バジェットは、それぞれＴＤＰ又はＴＧＰよりも低くなる可能性のある対応する固定制限に設定されて、デバイスの表面温度を、ユーザが不快に熱いと感じる値より低く維持する。
ハンドヘルド又はウェアラブルコンピューティングデバイスの実装に使用される超薄型プラットフォームの場合、筐体と熱ソリューションの熱容量は、ｄＧＰＵ及び関連するビデオメモリへのフルＴＧＰの提供と同時にＡＰＵへのフルＴＤＰの提供をサポートすることはできない。フルＴＧＰでｄＧＰＵを動作させるのと同時にフルＴＤＰでＡＰＵを動作させると、超薄型プラットフォームデバイスは、デバイスを損傷したり、少なくともユーザに不快感を与えたりする可能性のある温度に加熱される。したがって、ＡＰＵに供給される電力は、ＡＰＵがその（低減された）最大電力レベルで動作するのと同時にｄＧＰＵがＴＧＰで動作できるように、人為的及び静的に低いレベルに制限される。さらに、ｄＧＰＵに供給される電力は、ＡＰＵが最大電力レベル未満で動作することに応じて増加することはなく、ＡＰＵに供給される電力も、ｄＧＰＵがＴＧＰ未満で動作することに応じて増加することはない。高性能プラットフォームの場合、筐体と熱ソリューションの熱容量は、ｄＧＰＵ及び関連するビデオメモリへのフルＴＧＰの提供と同時にＡＰＵへのフルＴＤＰの提供をサポートする。ただし、主にＡＰＵを利用するコア集約型ワークロード、又は、主にｄＧＰＵを利用するグラフィックス集約型ワークロードの何れでも性能が向上する機会は限られている。
図１～図５は、統合コプロセッサコア及びディスクリートコプロセッサコア上で実行されるワークロードの特性と、統合コプロセッサコア及びディスクリートコプロセッサコアによって共有されるプラットフォーム電力制限と、に基づいて、１つ以上の統合コプロセッサコアと１つ以上のディスクリートコプロセッサコアとに電力を分配するコンピューティングデバイスの実施形態を開示する。いくつかの実施形態では、配電回路は、利用可能なプラットフォーム電力（例えば、ＡＣ電源又はバッテリによって供給される）と熱的制約とに基づいて、統合コプロセッサコアを実装するＡＰＵ及びディスクリートコプロセッサコアを実装するｄＧＰＵの電力消費を管理する。例えば、配電回路は、グラフィックス集約型ワークロードのために、ＡＰＵからｄＧＰＵに向かって電力を選択的に分配する。ｄＧＰＵに供給される電力量は、利用可能なプラットフォーム電力とコンピューティングデバイスの最大表面温度等の熱的制約とに基づいて、決定される。表面温度は、１つ以上の温度センサを使用して測定された温度とコンピューティングデバイスの表面温度との関係を決定する事前に較正されたパラメータに基づいて決定される。また、配電回路は、統合コプロセッサコア及びディスクリートコプロセッサコアで実行されるワークロードの特性の変化及び表面温度の変化に応じて、統合コプロセッサコア及びディスクリートコプロセッサコアに供給される電力を動的に変更する。例えば、配電回路は、グラフィックス集約型からコア集約型へのワークロードのシフトに応じて、電力をｄＧＰＵからＡＰＵにシフトする。別の例では、配電回路は、測定された温度が閾値を超えて上昇することに応じて、グラフィックス集約型ワークロードのためにｄＧＰＵに供給される電力を削減する。配電回路のいくつかの実施形態は、ＡＰＵに関連するヒートパイプの最大電力損失（Ｑｍａｘ）に基づいて、ＡＰＵに電力を分配する。
図１は、いくつかの実施形態による、統合処理ユニット１０５及び個別のディスクリートコプロセッサ１１０を含むデバイス１００のブロック図である。図示した実施形態では、統合処理ユニット１０５は、加速処理ユニット（ＡＰＵ）１０５として実装され、個別のディスクリートコプロセッサ１１０は、グラフィックス処理ユニット（ｄＧＰＵ）１１０として実装される。しかしながら、統合処理ユニット１０５又はディスクリートコプロセッサ１１０は、他の実施形態においては、他のタイプのコプロセッサ、デジタル信号プロセッサ、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）等を使用して実装される。デバイス１００のいくつかの実施形態は、ラップトップコンピュータ、ハンドヘルドコンピュータ、タブレットコンピュータ、モバイルデバイス、電話、パーソナルデータアシスタント（ＰＤＡ）、音楽プレーヤ、ゲームデバイス等のような、ハンドヘルド又はウェアラブルデバイスで実現される。
ＡＰＵ１０５には、１つ以上の中央処理装置（ＣＰＵ）コア１１５と、集合的に統合ＧＰＵ（ｉＧＰＵ）１２５と呼ばれる１つ以上のグラフィックス処理ユニット（ＧＰＵ）コア１２０等の統合コプロセッサコアが含まれる。１つ以上のＣＰＵコア１１５及び１つ以上のｉＧＰＵ１２５は、同じ集積回路（ＩＣ）ダイ又は同じＩＣパッケージ内の異なるＩＣダイに配置されている。ＣＰＵコア１１５は、電圧及び周波数がＧＰＵコア１２０に関連するものから独立して制御されることを可能にする、独立して制御される電力面（power planes）を有する。ｄＧＰＵ１１０のいくつかの実施形態は、１つ以上のディスクリートコプロセッサコア１２７を含む。ｄＧＰＵ１１０も、ｄＧＰＵ１１０（又は、ディスクリートコプロセッサコア１２７）に提供される電圧及び周波数をＡＰＵ１０５、ＣＰＵコア１１５又はＧＰＵコア１２０に関連する電圧及び周波数と独立して制御できるようにする独立して制御される電力面を有する。
デバイス１００は、システムメモリ１３０と、ディスプレイ１３５と、電源１４０（電圧調整器、バッテリ及びバッテリ充電ユニットを含むが、分かりやすくするために個別に示されていない）と、を含む。図１では分かりやすくするために示されていないが、ＡＰＵ１０５のノースブリッジコントローラは、システムメモリ１３０へのインタフェースを提供する。デバイス１００の動作は、概して、デバイス１００の様々な要素とインタフェースするソフトウェアを含むオペレーティングシステムによって制御される。ＡＰＵ１０５は、ＣＰＵコア１１５とＧＰＵコア１２０を共通の半導体ダイ上に統合し、それらが、メモリ階層や相互接続等のオンダイリソースを共有できるようにする。
デバイス１００は、外側ケーシング１４５を含み、外側ケーシング１４５は、ディスプレイ１３５を支持し、デバイス１００の能動部品（active components）を取り囲む。また、外側ケーシング１４５は、ユーザがデバイス１００とインタフェースする外面（outer surfaces）を提供する。ＡＰＵ１０５は、ディスプレイ１３５を制御し、ディスプレイ１３５がタッチスクリーンである実施形態では、ディスプレイ１３５からユーザ入力を受信する。ｄＧＰＵ１１０又はｉＧＰＵ１２５は、周辺機器相互接続（ＰＣＩ、ＰＣＩ－Ｅ）バス等のバス１５０を介してディスプレイ１３５に信号を提供する。信号は、ディスプレイ１３５でピクセルによって生成される色及び強度を表す情報を含み、これらが組み合わさって、ディスプレイ１３５を見ているユーザに見える画像を生成する。ディスプレイ１３５がタッチスクリーンである場合、バス１５０は、ディスプレイ１３５からＡＰＵ１０５に信号を伝達するために使用され、ＡＰＵ１０５は、信号を使用して、ディスプレイ１３５上の接触点（touch points）の位置（及び、場合によっては、ユーザによって加えられた圧力の量又は持続時間）に基づいて動作を開始する。
ケーシング１４５に近接するセンサ１５１及びディスプレイ１３５に近接するセンサ１５２等のような１つ以上の温度センサ１５１，１５２がデバイス１００に備えられる。デバイスを持っているユーザによって知覚される温度を示す表面温度は、温度センサ１５１，１５２によって測定される温度に基づいて推定される。いくつかの実施形態では、測定された温度と表面温度との間の関係は、実際に測定された表面温度を測定値と比較することによって事前に較正される。例えば、表面温度を測定された温度に関連付けるモデルのパラメータが、外側ケーシング１４５の部分の温度を直接測定し、これらの測定値をセンサ１５１，１５２によって測定された温度と相関させる較正プロセスを使用して決定される。ＣＰＵカウンタ１５５、ＧＰＵカウンタ１６０等のアクティビティカウンタやメモリカウンタ（分かりやすくするために図１には示されていない）等の他のカウンタは、デバイス１００のいくつかの実施形態において、部品のデバイスアクティビティメトリックを生成し、部品が生成する熱と、その熱が表面温度にどのように寄与するかと、を推定するために設けられている。
電力は、配電回路１６５を介して、電源１４０からＡＰＵ１０５及びｄＧＰＵ１１０に分配される。図示した実施形態では、ＡＰＵ１０５は、ＳＭＵ１７０を含み、ｄＧＰＵ１１０は、ＳＭＵ１７５を含み、ＳＭＵ１７５は、ｄＧＰＵ１１０に供給又はｄＧＰＵ１１０で放散される電流電力等のｄＧＰＵ１１０の電力消費特性を監視する。ＳＭＵ１７５は、電力消費特性を示す情報をＡＰＵ１０５に提供する。電力消費情報は、定期的に、所定の時間間隔で、ｄＧＰＵ１１０における電力関連のイベントに応じて、又は、他の時間に提供される。受信した電力消費情報に基づいて、ＳＭＵ１７０は、ＡＰＵ１０５及びｄＧＰＵ１１０上で実行されるワークロードの特性に基づいて、電源１４０によってＡＰＵ１０５及びｄＧＰＵ１１０に供給される電力を決定し、動的に調整する。ＡＰＵ１０５とｄＧＰＵ１１０への電力の分配も、ＡＰＵ１０５とｄＧＰＵ１１０によって共有されるプラットフォーム電力制限に基づいている。いくつかの実施形態では、プラットフォーム電力制限は、最悪の条件下で、ＡＰＵ１０５上で重いワークロードを実行することに基づいて設定される熱設計点（ＴＤＰ）と、システム電源がｄＧＰＵ１１０に提供するグラフィックスボード電力の最大量を表す総グラフィックス電力（ＴＧＰ）との合計に等しい（又は、それに基づいて決定される）。ＴＤＰは、ＡＰＵ１０５に提供される持続可能な電力の上限を表し、システム冷却要件の決定に使用される。いくつかの実施形態では、ｄＧＰＵ１１０に供給される電力は、デバイス１００内のｄＧＰＵ１１０又は他の回路に損傷を与えることなく、ＴＧＰを超える。
ＳＭＵ１７０は、ＡＰＵ１０５又はｄＧＰＵ１１０で実行されるワークロードの特性の変化に応じて、ＡＰＵ１０５及びｄＧＰＵ１１０に分配される電力を変更する。ＳＭＵ１７０のいくつかの実施形態は、ＡＰＵ１０５のリソースを主に消費するコア集約型ワークロードからｄＧＰＵ１１０のリソースを主に消費するグラフィックス集約型ワークロードにワークロードがシフトすることに応じて、電力をＡＰＵ１０５からｄＧＰＵ１１０にシフトする。また、ＳＭＵ１７０は、ｄＧＰＵ１１０のリソースを主に消費するグラフィックス集約型ワークロードからＡＰＵ１０５のリソースを主に消費するコア集約型ワークロードにワークロードがシフトすることに応じて、電力をｄＧＰＵ１１０からＡＰＵ１０５にシフトする。
ＳＭＵ１７０のいくつかの実施形態は、表面温度追跡（ＳＴＴ）を実施する。例えば、ＳＭＵ１７０は、決定された表面温度に基づいてデバイス１００の動的電力制限を設定するＳＴＴコントローラ１７２を実装することができる。ＳＭＵ１７０は、プラットフォーム電力制限によって課された制約とＡＰＵ１０５及びｄＧＰＵ１１０上で実行されるワークロードの特性と併せて、ＳＴＴコントローラ１７２によって提供される情報を使用して、ＡＰＵ１０５とｄＧＰＵ１１０との間の電力分配を動的に決定する。ＡＰＵ１０５に分配される電力内で、ＳＭＵ１７０のＳＴＴコントローラは、動的電圧及び周波数スケーリング（ＤＶＦＳ）を実装して、ＣＰＵコア１１５及びＧＰＵコア１２０の電圧及びクロックレベルを適応させる。また、ＳＭＵ１７０のいくつかの実施形態は、システムメモリ１３０に割り当てられる帯域幅、又は、電源１４０によって使用されるバッテリ充電率を制御して、それらのそれぞれの熱寄与を制御する。
デバイス１００の表面温度は、温度センサ１５１，１５２によって測定された温度と表面温度の測定値との間の事前に較正された相関関係を使用して推定される。事前に較正された相関関係は、温度センサ１５１，１５２によって測定された温度を、デバイス１００を使用するユーザによって知覚された表面温度に関連付けるパラメータの値を設定するために使用される。ＳＭＵ１７０は、推定された表面温度に基づいて、ＡＰＵ１０５又はｄＧＰＵ１１０に分配される電力を変更する。例えば、ＳＭＵ１７０が、ＡＰＵ１０５に供給される第１の電力とｄＧＰＵ１１０に供給される第２の電力の合計がプラットフォーム電力制限未満であると判断した場合、ＳＭＵ１７０は、ｄＧＰＵ１１０に供給される電力を増加させる。さらに、ＳＭＵ１７０（又は、ＳＴＴコントローラ１７２）は、表面温度とデバイス１００又はｄＧＰＵ１１０の熱的制約によって設定された最大表面温度との比較に基づいて決定される量によって、ｄＧＰＵ１１０に提供される電力を決定又は変更する。例えば、ＳＭＵ１７０は、表面温度が最大表面温度を超えることに応じて、ｄＧＰＵ１１０に提供される電力を減少させる。別の例としては、ＳＭＵ１７０は、表面温度が最大表面温度未満になることに応じて、ｄＧＰＵ１１０（及び、場合によっては、ＡＰＵ１０５）に提供される電力を増加させる。
図２は、いくつかの実施形態による、統合コプロセッサ２０５及びディスクリートコプロセッサ２１０のための放熱機構を含む処理システム２００のブロック図である。図示した実施形態では、統合コプロセッサ２０５は、ＡＰＵ２０５として実装され、ディスクリートコプロセッサ２１０は、ｄＧＰＵ２１０として実装される。処理システム２００は、図１に示すデバイス１００のいくつかの実施形態を実施するために使用される。処理システム２００は、電源２２０からＡＰＵ２０５及びｄＧＰＵ２１０に電力を分配するシステム管理ユニット（ＳＭＵ）２１５を含む。電源２２０のいくつかの実施形態は、ＡＰＵ２０５とｄＧＰＵ２１０との間で通信して、ワークロードアクティビティ需要及び電力制限情報をＳＭＵ２１５と交換するための配電回路を含む（又は、接続される）。例えば、ＧＰＵ２０５、ｄＧＰＵ２１０及びＳＭＵ２１５は、シリアルバス２線式（Ｉ２Ｃ）プロトコル、１線式プロトコル等を使用して、ＰＣＩｅバスを介して通信することができる。
図示した実施形態では、ＡＰＵ２０５は、熱をＡＰＵ２０５から対応するヒートシンク２３０に導くヒートパイプ２２５に接続されている。ｄＧＰＵ２１０は、ｄＧＰＵ２１０から対応するヒートシンク２４０に熱を導くヒートパイプ２３５に接続され、ヒートシンク２４０は、実施形態に応じてヒートシンク２３０と同じである、又は、ヒートシンク２３０とは異なる。ＳＭＵ２１５のいくつかの実施形態は、ヒートパイプ２２５の最大電力損失（Ｑｍａｘ）に基づいてＡＰＵ２０５に電力を分配し、ヒートパイプ２３５のＱｍａｘに基づいてｄＧＰＵ２１０に電力を分配する。
図３は、いくつかの実施形態による、統合コプロセッサからディスクリートコプロセッサへの共有プラットフォーム電力の動的シフトを示すプロット３００である。プロット３００は、図１に示すＳＭＵ１７０及び図２に示すＳＭＵ２１５のいくつかの実施形態等の配電回路によって実行される電力の動的分配を示している。配電回路は、ＡＰＵ及びｄＧＰＵで実行されるワークロードの特性と、配電回路による配電に使用できる総電力を示すプラットフォーム電力制限３０５と、に基づいて電力を分配する。
時間Ｔ１の前に、配電回路は、第１の電力３１０をＡＰＵに提供し、第２の電力３１５をｄＧＰＵに提供する。図示した実施形態では、ＡＰＵ及びｄＧＰＵを含むデバイスは、ＡＰＵで実行されるコアワークロードとｄＧＰＵで実行されるグラフィックスワークロードとの間でほぼ均等に分割されるワークロードを実行している。したがって、第１の電力３１０及び第２の電力３１５は、時間Ｔ１より前の時間間隔においてほぼ等しいが、第１の電力３１０は、図示した実施形態において、第２の電力３１５より僅かに少ない。第１の電力３１０及び第２の電力３１５の合計は、プラットフォーム電力制限３０５に基づいて決定される。
配電回路は、ＡＰＵとｄＧＰＵに供給される電力を決定するために、最大表面温度等の熱的制約も考慮する。図示した実施形態では、熱的制約により、プラットフォーム電力制限３０５の下で利用可能な総電力よりも少なく、ＡＰＵ及びｄＧＰＵに分配される。例えば、ＡＰＵ及びｄＧＰＵに供給される電力の合計は、熱的制約によって決定される量３２５だけプラットフォーム電力制限３０５よりも少ない低減されたプラットフォーム電力制限３２０に等しい。
配電回路は、時刻Ｔ１から電力をＡＰＵからｄＧＰＵにシフトする。図示した実施形態では、配電回路は、ワークロードがコア集約型からグラフィックス集約型にシフトすることに応じて電力をシフトする。例えば、配電回路は、第１の電力３１０を第１の量だけ減少させ、第２の電力３１５を対応する量だけ増加させる。図示した実施形態では、第１の電力３１０の減少は第２の電力３１５の増加に等しいが、第１の電力３１０の減少と第２の電力３１５の増加との比は必ずしも１：１ではなく、この比は、ＡＰＵとｄＧＰＵの電力消費特性に応じて異なる値を有する。電力をＡＰＵからｄＧＰＵにシフトすると、グラフィックス集約型ワークロードの性能が向上するが、分配された電力の合計は、プラットフォーム電力制限３０５及び低減されたプラットフォーム電力制限３２０を依然として下回る。
図４は、いくつかの実施形態による、ディスクリートコプロセッサから統合コプロセッサへの共有プラットフォーム電力の動的シフトを示すプロット４００である。プロット４００は、図１に示すＳＭＵ１７０及び図２に示すＳＭＵ２１５のいくつかの実施形態等の配電回路によって実行される電力の動的分配を示す。配電回路は、ＡＰＵ及びｄＧＰＵで実行されるワークロードの特性と、配電回路による配電に使用できる総電力を示すプラットフォーム電力制限４０５に基づいて電力を分配する。配電回路は、ＡＰＵ及びｄＧＰＵに供給される電力を決定するために、最大表面温度等の熱的制約を考慮するが、図示した実施形態では、熱的制約は、利用可能な電力に大きな制約を与えず、低減されたプラットフォーム電力制限４２０は、プラットフォーム電力制限４０５にほぼ等しい。
時間Ｔ１の前に、配電回路は、第１の電力４１０をＡＰＵに提供し、第２の電力４１５をｄＧＰＵに提供する。図示した実施形態では、ＡＰＵ及びｄＧＰＵを含むデバイスは、ＡＰＵで実行されるコアワークロードとｄＧＰＵで実行されるグラフィックスワークロードとの間でほぼ均等に分割されるワークロードを実行している。したがって、第１の電力４１０及び第２の電力４１５は、時間Ｔ１より前の時間間隔においてほぼ等しいが、第１の電力４１０は、図示した実施形態においては、第２の電力４１５より僅かに少ない。第１の電力４１０及び第２の電力４１５の合計は、プラットフォーム電力制限４０５に基づいて決定される。
配電回路は、時刻Ｔ１から電力をｄＧＰＵからＡＰＵにシフトする。図示した実施形態では、配電回路は、ワークロードがグラフィックス集約型からコア集約型にシフトすることに応じて電力をシフトする。例えば、配電回路は、第１の電力４１０を第１の量だけ増加させ、第２の電力４１５を対応する量だけ減少させる。図示した実施形態では、第１の電力４１０の増加は第２の電力４１５の減少に等しいが、第１の電力４１０の増加と第２の電力４１５の減少との比は必ずしも１：１ではなく、この比はＡＰＵとｄＧＰＵの電力消費特性に応じて異なる値を有する。いくつかの実施形態では、第１の電力４１０（又は、第１の電力４１０の合計値）の増加は、ＡＰＵのＴＤＰを下回る値に制限される。したがって、電力をｄＧＰＵからＡＰＵからにシフトすると、コア集約型ワークロードの性能が向上するが、分配された電力の合計は、プラットフォーム電力制限４０５及び低減されたプラットフォーム電力制限４２０を依然として下回る。
図５は、いくつかの実施形態による、ワークロードの特性及びプラットフォーム電力制限に基づいて、統合コプロセッサ及びディスクリートコプロセッサへの電力割り当てを変更する方法のフロー図５００である。方法５００は、図１に示すデバイス１００のＳＭＵ１７０及び図２に示す処理システム２００のＳＭＵ２１５のいくつかの実施形態で実施される。本明細書で説明するように、プラットフォーム電力制限はＡＰＵとｄＧＰＵの間で共有され、ＳＭＵは共有電力をＡＰＵとｄＧＰＵの間で自由に分配できる。
ブロック５０５で、ＳＭＵはワークロードの特性を決定する。いくつかの実施形態では、特性は、ワークロードの相対的なコア強度及びグラフィックス強度の指標を含む。多数の計算を実行するが表示用の画像を生成しないワークロードは、よりコア集約的であるとみなされ、計算は少ないが表示用の高解像度画像を生成するワークロードは、よりグラフィックス集約的であるとみなされる。
ブロック５１０で、ＳＭＵは、デバイス全体に分散された１つ以上のセンサから温度測定値を収集する。いくつかの実施形態では、センサによって測定される温度値は、対応する熱的制約（最大表面温度等）と比較される熱的条件（表面温度等）を推測するために使用される。本明細書で説明するように、熱的条件は、デバイスの構成中に実行される較正プロセスを使用して決定されるパラメータによって定義される関係を使用して推測される。
決定ブロック５１５で、ＳＭＵは、ＡＰＵ又はｄＧＰＵのワークロードに変化が発生したかどうかを判断する。ワークロードの変化の例には、コア集約型ワークロードからグラフィックス集約型ワークロードへのシフト、グラフィックス集約型ワークロードからコア集約型ワークロードへのシフト、ＡＰＵ又はｄＧＰＵに割り当てられたワークロードの増減等が含まれるが、これらに限定されない。ワークロードの変化が検出されない場合、方法５００はブロック５０５に戻る。ワークロードの変化が検出された場合、方法５００はブロック５２０に進む。
ブロック５２０で、ＳＭＵは、変更されたワークロード特性とプラットフォーム電力制限とに基づいて、ＡＰＵとｄＧＰＵに割り当てられる電力を変更する。割り当てられる電力は、コア集約型からグラフィックス集約型にワークロードがシフトすることに応じて、ＡＰＵからｄＧＰＵにシフトされる。割り当てられる電力は、グラフィックス集約型からコア集約型へのワークロードのシフトに応じて、ｄＧＰＵからＡＰＵにシフトされる。いくつかの実施形態では、電力割り当ての変更は、少なくとも部分的に、最大表面温度等の熱的制約によって決定される。例えば、デバイスの表面温度は、温度センサの測定値に基づいて推定され、次に、最大表面温度と比較される。電力割り当ては、例えば、表面温度と最大表面温度との比較に基づいて電力割り当てを増減することによって、表面温度を最大表面温度未満に維持するように決定される。
いくつかの実施形態では、装置が提供される。この装置は、少なくとも１つの中央処理装置（ＣＰＵ）コア及び少なくとも１つのグラフィックス処理ユニット（ＧＰＵ）コアを含む統合コプロセッサを含む。統合コプロセッサは、統合コプロセッサの外部にあるディスクリートコプロセッサで実行するためのコマンドを生成するように構成される。また、この装置は、統合コプロセッサ及びディスクリートコプロセッサ上で実行されるワークロードの特性に基づいて、且つ、統合コプロセッサ及びディスクリートコプロセッサによって共有されるプラットフォーム電力制限に基づいて、統合コプロセッサ及びディスクリートコプロセッサに電力を選択的に提供するように構成された配電回路を含む。
いくつかの実施形態では、方法が提供される。この方法は、少なくとも１つの中央処理装置（ＣＰＵ）コア及び少なくとも１つのグラフィックス処理ユニット（ＧＰＵ）コアを含む統合コプロセッサに提供される第１の電力を決定することを含む。統合コプロセッサは、統合コプロセッサの外部にあるディスクリートコプロセッサで実行するためのコマンドを生成するように構成される。また、この方法は、ディスクリートコプロセッサに提供される第２の電力を決定することを含む。この方法は、統合コプロセッサ及びディスクリートコプロセッサ上で実行されるワークロードの特性に基づいて、且つ、統合コプロセッサ及びディスクリートコプロセッサによって共有されるプラットフォーム電力制限に基づいて、第１の電力及び第２の電力のうち少なくとも１つを変更することをさらに含む。
いくつかの実施形態では、装置が提供される。この装置は、少なくとも1つの中央処理装置（ＣＰＵ）コア及び少なくとも1つの統合グラフィックス処理ユニット（ｉＧＰＵ）コアを含む統合コプロセッサを含む。ＣＰＵは、ｉＧＰＵ及びディスクリートコプロセッサで実行するコマンドを生成するように構成される。また、この装置は、統合コプロセッサ及びディスクリートコプロセッサによって共有されるプラットフォーム電力制限に基づいて、且つ、統合コプロセッサ及びディスクリートコプロセッサ上で実行されるワークロードの特性の変化に応じて、統合コプロセッサとディスクリートコプロセッサとの間で動的に電力をシフトするように構成された配電回路を含む。
コンピュータ可読記憶媒体は、命令及び／又はデータをコンピュータシステムに提供するために、使用中にコンピュータシステムによってアクセス可能な任意の非一時的な記憶媒体又は非一時的な記憶媒体の組み合わせを含む。このような記憶媒体には、限定されないが、光学媒体（例えば、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ）、ブルーレイ（登録商標）ディスク）、磁気媒体（例えば、フロッピー（登録商標）ディスク、磁気テープ、磁気ハードドライブ）、揮発性メモリ（例えば、ランダムアクセスメモリ（ＲＡＭ）若しくはキャッシュ）、不揮発性メモリ（例えば、読取専用メモリ（ＲＯＭ）若しくはフラッシュメモリ）、又は、微小電気機械システム（ＭＥＭＳ）ベースの記憶媒体が含まれ得る。コンピュータ可読記憶媒体（例えば、システムＲＡＭ又はＲＯＭ）はコンピューティングシステムに内蔵されてもよいし、コンピュータ可読記憶媒体（例えば、磁気ハードドライブ）はコンピューティングシステムに固定的に取り付けられてもよいし、コンピュータ可読記憶媒体（例えば、光学ディスク又はユニバーサルシリアルバス（ＵＳＢ）ベースのフラッシュメモリ）はコンピューティングシステムに着脱可能に取り付けられてもよいし、コンピュータ可読記憶媒体（例えば、ネットワークアクセス可能ストレージ（ＮＡＳ））は有線又は無線ネットワークを介してコンピュータシステムに結合されてもよい。
いくつかの実施形態では、上記の技術のいくつかの態様は、ソフトウェアを実行するプロセッシングシステムの１つ以上のプロセッサによって実装されてもよい。ソフトウェアは、非一時的なコンピュータ可読記憶媒体に記憶され、又は、非一時的なコンピュータ可読記憶媒体上で有形に具現化された実行可能命令の１つ以上のセットを含む。ソフトウェアは、１つ以上のプロセッサによって実行されると、上記の技術の１つ以上の態様を実行するように１つ以上のプロセッサを操作する命令及び特定のデータを含むことができる。非一時的なコンピュータ可読記憶媒体は、例えば、磁気若しくは光ディスク記憶デバイス、例えばフラッシュメモリ、キャッシュ、ランダムアクセスメモリ（ＲＡＭ）等のソリッドステート記憶デバイス、又は、他の１つ以上の不揮発性メモリデバイス等を含むことができる。非一時的なコンピュータ可読記憶媒体に記憶された実行可能命令は、ソースコード、アセンブリ言語コード、オブジェクトコード、又は、１つ以上のプロセッサによって解釈若しくは実行可能な他の命令フォーマットであってもよい。
上述したものに加えて、概要説明において説明した全てのアクティビティ又は要素が必要とされているわけではなく、特定のアクティビティ又はデバイスの一部が必要とされない場合があり、１つ以上のさらなるアクティビティが実行される場合があり、１つ以上のさらなる要素が含まれる場合があることに留意されたい。さらに、アクティビティが列挙された順序は、必ずしもそれらが実行される順序ではない。また、概念は、特定の実施形態を参照して説明された。しかしながら、当業者であれば、特許請求の範囲に記載されているような本発明の範囲から逸脱することなく、様々な変更及び変形を行うことができるのを理解するであろう。したがって、明細書及び図面は、限定的な意味ではなく例示的な意味で考慮されるべきであり、これらの変更形態の全ては、本発明の範囲内に含まれることが意図される。
利益、他の利点及び問題に対する解決手段を、特定の実施形態に関して上述した。しかし、利益、利点、問題に対する解決手段、及び、何かしらの利益、利点若しくは解決手段が発生又は顕在化する可能性のある特徴は、何れか若しくは全ての請求項に重要な、必須の、又は、不可欠な特徴と解釈されない。さらに、開示された発明は、本明細書の教示の利益を有する当業者には明らかな方法であって、異なっているが同様の方法で修正され実施され得ることから、上述した特定の実施形態は例示にすぎない。添付の特許請求の範囲に記載されている以外に本明細書に示されている構成又は設計の詳細については限定がない。したがって、上述した特定の実施形態は、変更又は修正されてもよく、かかる変更形態の全ては、開示された発明の範囲内にあると考えられることが明らかである。したがって、ここで要求される保護は、添付の特許請求の範囲に記載されている。

Claims (20)

  1. 第１の統合コプロセッサコアと、第２の統合コプロセッサコアと、を含む統合コプロセッサであって、前記統合コプロセッサの外部のディスクリートコプロセッサで実行するためのコマンドを生成するように構成された統合コプロセッサと、
    １つ以上のシステム管理ユニットを含む配電回路であって、前記統合コプロセッサ及び前記ディスクリートコプロセッサで実行されるワークロードの特性と、前記統合コプロセッサ及び前記ディスクリートコプロセッサによって共有されるプラットフォーム電力制限よりも低い、低減されたプラットフォーム電力制限と、に基づいて、前記統合コプロセッサ及び前記ディスクリートコプロセッサに電力を選択的に供給するように構成された配電回路と、を備える、
    装置。
  2. 前記配電回路は、
    前記統合コプロセッサに供給される第１の電力と、前記ディスクリートコプロセッサに供給される第２の電力とを決定することと、
    前記第１の電力と前記第２の電力との合計を前記プラットフォーム電力制限と比較することと、
    を行うように構成されている、
    請求項１の装置。
  3. 前記配電回路は、前記合計が前記プラットフォーム電力制限未満であることに応じて、前記ディスクリートコプロセッサに供給される前記第２の電力を増加させるように構成されている、
    請求項２の装置。
  4. 少なくとも１つの温度を測定するように構成された少なくとも１つのセンサを備え、
    前記配電回路は、前記ディスクリートコプロセッサに供給される前記第２の電力を、前記少なくとも１つの温度と、少なくとも１つの熱的制約と、の比較に基づいて決定される量だけ増加させるように構成されている、
    請求項３の装置。
  5. 前記配電回路は、
    前記少なくとも１つの温度に基づいて、前記装置の表面温度を決定することと、
    前記ディスクリートコプロセッサに供給される前記第２の電力を、前記表面温度と、前記少なくとも１つの熱的制約によって決定される最大表面温度と、の比較に基づいて決定される量だけ増加させることと、
    を行うように構成されている、
    請求項４の装置。
  6. 前記配電回路は、前記表面温度が前記最大表面温度を超えることに応じて、前記ディスクリートコプロセッサに供給される前記第２の電力を減少させるように構成されている、
    請求項５の装置。
  7. 前記配電回路は、前記統合コプロセッサ及び前記ディスクリートコプロセッサのうち少なくとも１つで実行される前記ワークロードの特性の変化に応じて、前記統合コプロセッサ及び前記ディスクリートコプロセッサに供給される電力を変更するように構成されている、
    請求項１の装置。
  8. 前記配電回路は、ワークロードがコア集約型からグラフィックス集約型にシフトすることに応じて、電力を前記統合コプロセッサから前記ディスクリートコプロセッサにシフトするように構成されている、
    請求項７の装置。
  9. 前記配電回路は、ワークロードがグラフィックス集約型からコア集約型にシフトすることに応じて、電力を前記ディスクリートコプロセッサから前記統合コプロセッサにシフトするように構成されている、
    請求項７の装置。
  10. 統合コプロセッサを含む装置で実行される方法であって、
    第１の統合コプロセッサコアと、第２の統合コプロセッサコアと、を含む統合コプロセッサであって、統合コプロセッサの外部のディスクリートコプロセッサで実行するためのコマンドを生成するように構成された統合コプロセッサに供給される第１の電力を決定することと、
    前記ディスクリートコプロセッサに供給される第２の電力を決定することと、
    前記統合コプロセッサ及び前記ディスクリートコプロセッサで実行されるワークロードの特性と、前記統合コプロセッサ及び前記ディスクリートコプロセッサによって共有されるプラットフォーム電力制限よりも低い、低減されたプラットフォーム電力制限と、に基づいて、前記第１の電力及び前記第２の電力のうち少なくとも１つを変更することと、を含む、
    方法。
  11. 前記第１の電力と前記第２の電力との合計を、前記プラットフォーム電力制限と比較することを含む、
    請求項１０の方法。
  12. 前記合計が前記プラットフォーム電力制限未満であることに応じて、前記ディスクリートコプロセッサに供給される前記第２の電力を増加させることを含む、
    請求項１１の方法。
  13. 前記統合コプロセッサ及び前記ディスクリートコプロセッサのうち少なくとも１つに関連する少なくとも１つの温度を測定することと、
    前記ディスクリートコプロセッサに供給される前記第２の電力を、前記少なくとも１つの温度と、少なくとも１つの熱的制約と、の比較に基づいて決定される量だけ増加させることと、を含む、
    請求項１２の方法。
  14. 前記少なくとも１つの温度に基づいて、前記統合コプロセッサを含む装置の表面温度を決定することと、
    前記表面温度を、前記少なくとも１つの熱的制約によって決定された最大表面温度と比較することと、
    前記ディスクリートコプロセッサに供給される前記第２の電力を、前記比較に基づいて決定される量だけ増加させることと、を含む、
    請求項１３の方法。
  15. 前記表面温度が前記最大表面温度を超えることに応じて、前記ディスクリートコプロセッサに供給される前記第２の電力を減少させることを含む、
    請求項１４の方法。
  16. 前記統合コプロセッサ及び前記ディスクリートコプロセッサのうち少なくとも１つで実行される前記ワークロードの特性の変化に応じて、前記統合コプロセッサ及び前記ディスクリートコプロセッサに供給される電力を変更することを含む、
    請求項１０の方法。
  17. 前記ワークロードがコア集約型からグラフィックス集約型にシフトすることに応じて、電力を前記統合コプロセッサから前記ディスクリートコプロセッサにシフトすることを含む、
    請求項１６の方法。
  18. 前記ワークロードがグラフィックス集約型からコア集約型にシフトすることに応じて、電力を前記ディスクリートコプロセッサから前記統合コプロセッサからにシフトすることを含む、
    請求項１６の方法。
  19. 中央処理装置（ＣＰＵ）と統合グラフィックス処理ユニット（ｉＧＰＵ）とを含む統合コプロセッサであって、前記ＣＰＵは、前記ｉＧＰＵ及びディスクリートコプロセッサで実行するためのコマンドを生成するように構成されている、統合コプロセッサと、
    １つ以上のシステム管理ユニットを含む配電回路であって、前記統合コプロセッサ及び前記ディスクリートコプロセッサによって共有されるプラットフォーム電力制限よりも低い、低減されたプラットフォーム電力制限に基づいて、前記統合コプロセッサ及び前記ディスクリートコプロセッサで実行されるワークロードの特性の変化に応じて、前記統合コプロセッサと前記ディスクリートコプロセッサとの間で動的に電力をシフトするように構成された配電回路と、を備える、
    装置。
  20. 少なくとも１つの温度を測定するように構成された少なくとも１つのセンサを備え、
    前記配電回路は、前記少なくとも１つの温度の変化に応じて、前記統合コプロセッサ及び前記ディスクリートコプロセッサのうち少なくとも１つに供給される電力を変更するように構成されており、
    前記配電回路は、ワークロードアクティビティ需要及び電力制限情報を前記ディスクリートコプロセッサと交換するように構成されている、
    請求項１９の装置。
JP2022533337A 2019-12-12 2020-12-11 加速処理ユニットとディスクリートグラフィックス処理ユニットとの間で共有される電力の分配 Active JP7684302B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/712,891 2019-12-12
US16/712,891 US11886878B2 (en) 2019-12-12 2019-12-12 Distributing power shared between an accelerated processing unit and a discrete graphics processing unit
PCT/US2020/064481 WO2021119410A1 (en) 2019-12-12 2020-12-11 Distributing power shared between an accelerated processing unit and a discrete graphics processing unit

Publications (2)

Publication Number Publication Date
JP2023505762A JP2023505762A (ja) 2023-02-13
JP7684302B2 true JP7684302B2 (ja) 2025-05-27

Family

ID=76318019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022533337A Active JP7684302B2 (ja) 2019-12-12 2020-12-11 加速処理ユニットとディスクリートグラフィックス処理ユニットとの間で共有される電力の分配

Country Status (6)

Country Link
US (1) US11886878B2 (ja)
EP (1) EP4073616A4 (ja)
JP (1) JP7684302B2 (ja)
KR (1) KR102928353B1 (ja)
CN (1) CN114787751A (ja)
WO (1) WO2021119410A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11829216B2 (en) * 2021-03-22 2023-11-28 Dell Products L.P. System and method of enhancing performances of information handling systems by utilizing graphics processing units
US12086004B2 (en) 2021-07-13 2024-09-10 SiFive, Inc. Selectable and hierarchical power management
TW202307616A (zh) * 2021-07-13 2023-02-16 美商賽發馥股份有限公司 可選擇階層式電源管理
US12130678B2 (en) * 2021-09-03 2024-10-29 Dell Products L.P. System and method of configuring an information handling system based at least on an ambient temperature
JP7218410B1 (ja) 2021-10-04 2023-02-06 レノボ・シンガポール・プライベート・リミテッド 情報処理装置および制御方法
US12411474B2 (en) * 2021-12-13 2025-09-09 Mediatek Inc. Integrated circuit configurable to perform adaptive thermal ceiling control in per-functional-block manner, associated main circuit, associated electronic device and associated thermal control method
KR102874162B1 (ko) * 2022-09-21 2025-10-22 한국전자통신연구원 가속기 풀의 태스크 스케줄링 방법 및 장치
US20250004832A1 (en) * 2023-06-29 2025-01-02 Intel Corporation Device, method, and system to provide a limited power states mode for managing processor operation
GB2638425B (en) * 2024-02-21 2026-04-22 Nokia Technologies Oy Apparatus, method, and system for multi-device wearability-aware heat orchestration

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011013796A (ja) 2009-06-30 2011-01-20 Toshiba Corp 情報処理装置
JP2012256223A (ja) 2011-06-09 2012-12-27 Sony Corp 情報処理装置および情報処理方法
JP2015509622A (ja) 2012-02-08 2015-03-30 インテル・コーポレーション 電力を使用するダイナミックｃｐｕｇｐｕロードバランシング
JP2018511868A (ja) 2015-03-09 2018-04-26 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドＡｄｖａｎｃｅｄ Ｍｉｃｒｏ Ｄｅｖｉｃｅｓ Ｉｎｃｏｒｐｏｒａｔｅｄ デバイス状態に基づく電力制限の変更

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7562234B2 (en) * 2005-08-25 2009-07-14 Apple Inc. Methods and apparatuses for dynamic power control
US9275430B2 (en) 2006-12-31 2016-03-01 Lucidlogix Technologies, Ltd. Computing system employing a multi-GPU graphics processing and display subsystem supporting single-GPU non-parallel (multi-threading) and multi-GPU application-division parallel modes of graphics processing operation
US8312026B2 (en) 2009-12-22 2012-11-13 At&T Intellectual Property I, L.P. Compressing massive relational data
US9261949B2 (en) 2010-10-29 2016-02-16 Advanced Micro Devices, Inc. Method for adaptive performance optimization of the soc
US8769316B2 (en) * 2011-09-06 2014-07-01 Intel Corporation Dynamically allocating a power budget over multiple domains of a processor
US9304570B2 (en) 2011-12-15 2016-04-05 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including power and performance workload-based balancing between multiple processing elements
US8984313B2 (en) 2012-08-31 2015-03-17 Intel Corporation Configuring power management functionality in a processor including a plurality of cores by utilizing a register to store a power domain indicator
US20140089699A1 (en) 2012-09-27 2014-03-27 Advanced Micro Devices Power management system and method for a processor
US9268378B2 (en) * 2013-06-28 2016-02-23 Intel Corporation Techniques and system for managing platform temperature
US9977439B2 (en) * 2014-04-08 2018-05-22 Qualcomm Incorporated Energy efficiency aware thermal management in a multi-processor system on a chip
US10649514B2 (en) 2016-09-23 2020-05-12 Advanced Micro Devices, Inc. Method and apparatus for temperature and voltage management control
US10747286B2 (en) * 2018-06-11 2020-08-18 Intel Corporation Dynamic power budget allocation in multi-processor system
US11262831B2 (en) * 2018-08-17 2022-03-01 Hewlett-Packard Development Company, L.P. Modifications of power allocations for graphical processing units based on usage
US11011109B1 (en) * 2019-10-24 2021-05-18 Dell Products L.P. Organic light emitting diode display power management based on usage scaling

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011013796A (ja) 2009-06-30 2011-01-20 Toshiba Corp 情報処理装置
JP2012256223A (ja) 2011-06-09 2012-12-27 Sony Corp 情報処理装置および情報処理方法
JP2015509622A (ja) 2012-02-08 2015-03-30 インテル・コーポレーション 電力を使用するダイナミックｃｐｕｇｐｕロードバランシング
JP2018511868A (ja) 2015-03-09 2018-04-26 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドＡｄｖａｎｃｅｄ Ｍｉｃｒｏ Ｄｅｖｉｃｅｓ Ｉｎｃｏｒｐｏｒａｔｅｄ デバイス状態に基づく電力制限の変更

Also Published As

Publication number Publication date
WO2021119410A1 (en) 2021-06-17
US20210182066A1 (en) 2021-06-17
EP4073616A1 (en) 2022-10-19
KR20220108089A (ko) 2022-08-02
JP2023505762A (ja) 2023-02-13
CN114787751A (zh) 2022-07-22
KR102928353B1 (ko) 2026-02-13
US11886878B2 (en) 2024-01-30
EP4073616A4 (en) 2024-01-03

Similar Documents

Publication Publication Date Title
JP7684302B2 (ja) 加速処理ユニットとディスクリートグラフィックス処理ユニットとの間で共有される電力の分配
TWI430079B (zh) 用於多處理器核心之電力管理的裝置、系統及方法
US8793512B2 (en) Method and apparatus for thermal control of processing nodes
CN110199241B (zh) 自适应功率控制环路
US9261949B2 (en) Method for adaptive performance optimization of the soc
CN101639723B (zh) 计算机的散热系统
EP2766788B1 (en) System and method for determining thermal management policy from leakage current measurement
JP5689965B2 (ja) コンピュータシステムにおける電流および電力管理
US11157328B2 (en) Distributed processing QoS algorithm for system performance optimization under thermal constraints
US9753516B2 (en) Method, apparatus, and system for energy efficiency and energy conservation by mitigating performance variations between integrated circuit devices
US20240004448A1 (en) Platform efficiency tracker

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20241125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20241210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250430

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250515

R150 Certificate of patent or registration of utility model

Ref document number: 7684302

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150