JP7684893B2 - ウェーハ、半導体装置、及び、ウェーハの製造方法 - Google Patents

ウェーハ、半導体装置、及び、ウェーハの製造方法 Download PDF

Info

Publication number
JP7684893B2
JP7684893B2 JP2021205644A JP2021205644A JP7684893B2 JP 7684893 B2 JP7684893 B2 JP 7684893B2 JP 2021205644 A JP2021205644 A JP 2021205644A JP 2021205644 A JP2021205644 A JP 2021205644A JP 7684893 B2 JP7684893 B2 JP 7684893B2
Authority
JP
Japan
Prior art keywords
nitride
region
wafer
silicon substrate
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021205644A
Other languages
English (en)
Other versions
JP2023091106A (ja
Inventor
純平 田島
肇 名古
年輝 彦坂
真也 布上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2021205644A priority Critical patent/JP7684893B2/ja
Priority to CN202210897073.XA priority patent/CN116314251A/zh
Priority to US17/884,631 priority patent/US12469698B2/en
Publication of JP2023091106A publication Critical patent/JP2023091106A/ja
Application granted granted Critical
Publication of JP7684893B2 publication Critical patent/JP7684893B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3216—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/854—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3248—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3444—P-type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H10D62/815—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW]
    • H10D62/8161—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices
    • H10D62/8162—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices having quantum effects only in the vertical direction, i.e. layered structures having quantum effects solely resulting from vertical potential variation
    • H10D62/8164—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices having quantum effects only in the vertical direction, i.e. layered structures having quantum effects solely resulting from vertical potential variation comprising only semiconductor materials 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates

Landscapes

  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明の実施形態は、ウェーハ、半導体装置、及び、ウェーハの製造方法に関する。
例えば、窒化物半導体を含むウェーハを用いて半導体装置が製造される。高い生産性が可能なウェーハが望まれる。
特許第６２０５４９７号公報
本発明の実施形態は、生産性を向上可能なウェーハ、半導体装置、及び、ウェーハの製造方法を提供する。
本発明の実施形態によれば、ウェーハは、第１面を含むシリコン基板と、第１面に設けられた窒化物半導体層と、を含む。前記シリコン基板は、前記ウェーハのＸ線像において互いに区別できる複数の第１領域を含む。前記複数の第１領域は、前記シリコン基板の外縁領域から離れる。前記複数の第１領域の１つは、第１線方向に沿う複数の第１線状体を含む。前記複数の第１領域の別の１つは、第２線方向に沿う複数の第２線状体を含む。前記第２線方向は、前記第１線方向と交差する。
図１（ａ）及び図１（ｂ）は、第１実施形態に係るウェーハを例示する模式図である。 図２は、第１実施形態に係るウェーハを例示するＸ線像である。 図３は、第１実施形態に係るウェーハの一部を例示するＸ線像である。 図４は、参考例に係るウェーハを例示する模式的平面図である。 図５は、第１実施形態に係るウェーハを例示する模式的平面図である。 図６は、第１実施形態に係るウェーハを例示する模式的断面図である。 図７は、第１実施形態に係るウェーハの特性を例示するグラフである。 図８は、第１実施形態に係るウェーハを例示する模式的断面図である。 図９は、第２実施形態に係る半導体装置を例示する模式的断面図である。 図１０は、第２実施形態に係る半導体装置を例示する模式的断面図である。 図１１は、第３実施形態に係るウェーハの製造方法を例示するフローチャートである。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１（ａ）及び図１（ｂ）は、第１実施形態に係るウェーハを例示する模式図である。 図１（ａ）は平面図である。図１（ｂ）は、断面図である。
図１（ｂ）に示すように、実施形態に係るウェーハ１１０は、シリコン基板１０ｓ及び窒化物半導体層２０を含む。
シリコン基板１０ｓは、第１面１０Ｆを含む。第１面１０Ｆは、例えば、上面である。第１面１０Ｆに対して垂直な方向を第１方向Ｄ１とする、第１方向Ｄ１をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。
窒化物半導体層２０は、第１面１０Ｆに設けられる。シリコン基板１０ｓ及び窒化物半導体層２０は、Ｘ－Ｙ平面に対して実質的に平行に広がる層状である。図１（ａ）に示すように、シリコン基板１０ｓは、オリエンテーションフラット１８Ｆを含んでも良い。
図１（ｂ）に示すように、シリコン基板１０ｓは、外縁領域１０ｒを含む。外縁領域１０ｒは、シリコン基板１０ｓの側面１０ｓｆと連続する領域である。外縁領域１０ｆは、第１面１０Ｆに対して傾斜した領域である。外縁領域１０ｒは、例えば、傾斜研磨領域である。図１に示すように、外縁領域１０ｒの内側に内側領域１０ｉが設けられる。
図１（ａ）に示すように、シリコン基板１０ｓは、ウェーハ１１０のＸ線像において互いに区別できる複数の第１領域１０Ｒを含む。複数の第１領域１０Ｒは、シリコン基板１０ｓの外縁領域１０ｒから離れている。複数の第１領域１０Ｒの１つ（領域１０ａ）は、第１線方向ＤＬ１に沿う複数の第１線状体１８ａを含む。複数の第１領域１０Ｒの別の１つ（領域１０ｂ）は、第２線方向ＤＬ２に沿う複数の第２線状体１８ｂを含む。第２線方向ＤＬ２は、第１線方向ＤＬ１と交差する。このような複数の第１領域１０Ｒは、内側領域１０ｉに設けられる。
図２は、第１実施形態に係るウェーハを例示するＸ線像である。
図３は、第１実施形態に係るウェーハの一部を例示するＸ線像である。
図３は、図２の一部の拡大像である。これらの図は、ウェーハ１１０をＸ線撮影した像を模式的に例示している。ウェーハ１１０のＸ線像において、異なる結晶状態が、像の明るさなどにより観測される。
図２に示すように、複数の第１領域１０Ｒが観察される。複数の第１領域１０Ｒは、ウェーハ１１０のＸ線像において互いに区別できる。複数の第１領域１０Ｒのそれぞれは、例えば島状で良い。図３に示すように、複数の第１領域１０Ｒの１つ（領域１０ａ）は、第１線方向ＤＬ１に沿う複数の第１線状体１８ａを含む。複数の第１領域１０Ｒの別の１つ（領域１０ｂ）は、第２線方向ＤＬ２に沿う複数の第２線状体１８ｂを含む。第２線方向ＤＬ２は、第１線方向ＤＬ１と交差する。
このような構成により、例えば、ウェーハの割れを抑制できることが分かった。
図３に示すように、第２線方向ＤＬ２は、第１線方向ＤＬ１と交差する。線方向が互いに交差することは、これらの領域において結晶格子のずれ方向が一致していないことに対応する。例えば、複数の第１領域１０Ｒの１つ（領域１０ａ）の結晶格子のずれ方向は、複数の第１領域１０Ｒの別の１つ（領域１０ｂ）の結晶格子のずれ方向と異なる。
例えば、複数の第１領域１０Ｒの１つは、島状である。複数の第１領域１０Ｒの別の１つは、島状である。
このような構成は、シリコン基板１０ｓの上に窒化物半導体層２０を形成する過程で生じる。すなわち、窒化物半導体層２０を形成する前のシリコン基板１０ｓにおいては、上記のような複数の第１領域１０Ｒが、実質的に観測されない。窒化物半導体層２０を形成する前のシリコン基板１０ｓにおいては、結晶格子のずれはない。
これに対して、シリコン基板１０ｓの上に窒化物半導体層２０を形成すると、窒化物半導体層２０とシリコン基板１０ｓとの間に生じる応力により、シリコン基板１０ｓの少なくとも一部において、塑性変形が生じると考えられる。シリコン基板１０ｓに生じる塑性変形が、Ｘ線像において、結晶格子のずれが生じた領域として観測される。例えば、シリコン基板１０ｓに生じる塑性変形が、Ｘ線像において、上記の複数の第１領域１０Ｒとして観測される。シリコン基板１０ｓに塑性変形が生じることで、シリコン基板１０ｓと窒化物半導体層２０との間に生じる応力が緩和される。これにより、高品質の窒化物半導体層２０が安定して得られる。例えば、ウェーハの割れが抑制される。高い歩留まりが得られる。高い生産性が得られる。
例えば、シリコン基板１０ｓの上に窒化物半導体層２０を厚く形成すると、生じる応力により反りが大きくなる。反りが過度に大きくなり弾性変形の限界を超えると、例えば、窒化物半導体層２０にクラック生じる。さらに、クラックが生じていない場合においても、応力が過度に大きくなると、シリコン基板１０ｓの側面１０ｓｆ（及び外縁領域１０ｒ）が他の部材と接触することでその部分から割れが生じ易くなる。応力を緩和させることで、クラック及び割れなどが抑制できる。
本願の発明者は、シリコン基板１０ｓの上に窒化物半導体層２０を形成する際の条件を変える実験の結果に基づいて、以下の知見を得た。すなわち、シリコン基板１０ｓに上記の複数の第１領域１０Ｒが生じる場合に、クラックが抑制できる。これは、複数の第１領域１０Ｒにより、応力が適切に緩和されることに起因すると考えられる。さらに、シリコン基板１０ｓに上記の複数の第１領域１０Ｒが生じる場合に、割れが抑制できる。複数の第１領域１０Ｒは塑性変形部であり、強度が低くなっている領域であると考えられる。複数の第１領域１Ｒが外縁領域１０ｒと離れていることで、外縁領域１０ｒにおいては、強い強度を維持できる。これにより、外縁領域１０ｒが他の部材と接したときでも、割れが抑制できると考えられる。
図４は、参考例に係るウェーハを例示する模式的平面図である。
図４に示すように、参考例のウェーハ１１９においては、複数の第１領域１０Ｒは、外縁領域１０ｒとつながっている。このようなウェーハ１１９において、割れば発生しやすい。複数の第１領域１Ｒが外縁領域１０ｒから離れていることで、割れが抑制できると考えられる。
図５は、第１実施形態に係るウェーハを例示する模式的平面図である。
図５に示すように、実施形態に係る別のウェーハ１１０ａにおいては、複数の第１領域１０Ｒは、環状である。この場合も、複数の第１領域１Ｒが外縁領域１０ｒから離れている。ウェーハ１１０ａにおいても、割れが抑制できる。
上記のＸ線像は、ウェーハ１１０の透過回折像である、Ｘ線像は、例えば、シリコン基板１０ｓに含まれるシリコン結晶の方位に基づく透過回折像である。Ｘ線像は、例えば、シリコン基板１０ｓに含まれるシリコン結晶の（４２２）面における、ウェーハ１１０の透過回折像である。この場合、得られるＸ線像は、シリコン基板１０ｓにおける結晶の状態を反映している。シリコン基板１０ｓに含まれるシリコン結晶の（４２２）面の回折像は、窒化物半導体層２０に関する結晶の状態に関する情報を実質的に含まない。
シリコン基板１０ｓの面方位は、例えば、（１１１）である。Ｘ線像は、Ｘ線回折装置により得られる。回折面は、（４２２）面で良い。Ｘ線は、Ｍｏ Ｋα線で良い。図２に例示したＸ線像の撮像条件は、以下である。Ｘ線回折装置は、Rigaku CorporationのＸ線回折装置ＸＲＴ－３００である。Ｘ線は、Ｍｏ Ｋα線である。回折面は、（４２２）面である。撮像時に、明瞭な像を得るための条件が調整され、以下の条件が採用された。管電圧は、５０ｋＶである。管電流は、２８０ｍＡである。入側スリット幅は、１ｍｍである。出側スリット幅は、１ｍｍである。ビーム走査速度は、１ｍｍ／ｓｅｃである。ビーム走査回数は２回である。
図６は、第１実施形態に係るウェーハを例示する模式的断面図である。
図６に示すように、窒化物半導体層２０は、例えば、第１窒化物領域１１、第２窒化物領域１２及び第３窒化物領域１３を含んで良い。第１窒化物領域１１は、Ａｌｘ１Ｇａ１－ｘ１Ｎ（０＜ｘ１＜１）を含む。第２窒化物領域１２は、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０≦ｘ２＜１）を含み炭素を含む。第３窒化物領域１３は、Ａｌｘ３Ｇａ１－ｘ３Ｎ（０≦ｘ３＜１）を含む。第１窒化物領域１１は、シリコン基板１０ｓと第３窒化物領域１３との間にある。第２窒化物領域１２は、第１窒化物領域１１と第３窒化物領域１３との間にある。第３窒化物領域１３は、炭素を含まない。または、第３窒化物領域１３における炭素の濃度は、第２窒化物領域１２における炭素の濃度よりも低い。第２窒化物領域は、例えば炭素を含むＧａＮ層である。第３窒化物領域１３は、例えば、炭素を実質的に含まないＧａＮ層である。組成比ｘ２は、組成比ｘ１よりも低くて良い。組成比ｘ３は、組成比ｘ１よりも低くて良い。組成比ｘ３は、組成比ｘ２と実質的に同じでも良い。
シリコン基板１０ｓの上に、第１窒化物領域１１が形成される。第１窒化物領域１１の上に、第２窒化物領域１２が形成される。第２窒化物領域１２の上に第３窒化物領域１３が形成される。炭素を含む第２窒化物領域１２が設けられることで、第３窒化物領域１３において転位密度を減少させることができる。
炭素を含む第２窒化物領域１２は比較的低温で形成される。これにより、第２窒化物領域１２は、炭素を安定して含むことができる。第１窒化物領域１１も比較的低温で形成されて良い。一方、第３窒化物領域１３は、比較的高温で形成される。これにより、第３窒化物領域１３において、高い結晶品質が得られる。
第１窒化物領域１１及び第２窒化物領域１２は、第１窒化物層２０ａに含まれる。第３窒化物領域１３は、第２窒化物層２０ｂに含まれる。第１窒化物層２０ａの形成温度は、第２窒化物層２０ｂの形成温度よりも低い。第１窒化物層２０ａは低温形成層である。第２窒化物層２０ｂは高温形成層である。
例えば、第１窒化物領域１１及び第２窒化物領域１２を含む第１窒化物層２０ａの形成により、シリコン基板１０ｓに加わる応力が増大する。その後、高温で第２窒化物層２０ｂを形成し、その際に、面内に温度分布を生じさせる。これにより、内側領域１０ｉに塑性変形を生じさせ、複数の第１領域１０Ｒが形成される。これにより、割れが抑制できる。
以下、ウェーハに生じる応力の例について説明する。
図７は、第１実施形態に係るウェーハの特性を例示するグラフである。
図７の横軸は、窒化物半導体層２０の形成の時間ｔｍ０である。時間ｔｍ０が大きくなると、窒化物半導体層２０の厚さｔ２０（図６参照）が厚くなる。図３の縦軸は、ウェーハの反りの曲率Ｃ１である。曲率Ｃ１が正の場合に、ウェーハは凹状に反る。曲率Ｃ１が負の場合に、ウェーハは凸状に反る。凹状の反りにおいて、窒化物半導体層２０の中央部は、シリコン基板１０ｓの外縁の間にある。凸状の反りにおいて、シリコン基板１０ｓの中央部は、窒化物半導体層２０の外縁の間にある。
時間ｔｍ０が０から時間ｔｚ１において、窒化物半導体層２０が８００℃以上の高温で形成される。時間ｔｚ１において、窒化物半導体層２０の形成が終了し、温度が下降する。時間ｔｚ２において、温度は、例えば実質的に室温となる。時間ｔｚ２において、曲率Ｃ１が０の時、ウェーハはフラットである。時間ｔｚ２において、曲率Ｃ１が正の時に、ウェーハは凹状に反る。この場合、窒化物半導体層２０に引っ張りの応力が生じる。応力が大きいと、ウェーハにクラックが生じる。一方、曲率が負の場合でも曲率Ｃ１の絶対値が大きいと、ウェーハの反りにより、その後の各種の工程を安定して実施することが困難である。従って、時間ｔｚ２において、曲率Ｃ１は、実質的に０であるか、絶対値の小さい負であることが好ましい。曲率Ｃ１は、ウェーハにクラックが生じない程度であれば、絶対値の小さい正でも良い。
図７に示すように、この例において、時間ｔｍ０が大きくなると、曲率Ｃ１は負であり、曲率の絶対値が大きくなる。例えば、第１窒化物領域１１及び第２窒化物領域１２の形成により、圧縮応力が蓄積され、ウェーハは凸状に変形する。圧縮応力が蓄積され、シリコン基板１０ｓに塑性変形が生じ易くなる。
実施形態においては、塑性変形が生じ易くなるタイミング（弾性変形の限界に近いタイミング）で、内側領域の温度を外縁領域１０ｒの温度よりも高くする。これにより、シリコン基板１０ｓの内側領域１０ｉに塑性変形を局所的に生じさせる。この際、ウェーハの全体の温度を高くすることで、シリコン基板１０ｓの内側領域１０ｉに塑性変形を生じさせ易くなる。
この例では、時間ｔｍ１において、第２窒化物層２０ｂとして第３窒化物領域１３を高温で形成する。この際に、内側領域１０ｉの温度を外縁領域１０ｒの温度よりも高くする。これにより、シリコン基板１０ｓの内側領域１０ｉに塑性変形を局所的に生じさせることができる。
シリコン基板１０ｓの内側領域１０ｉに塑性変形を局所的に生じさせることで、第３窒化物領域１３の形成中における曲率Ｃ１の変化が抑制される。実質的に室温の時間ｔｚ２において、実質的に０の曲率Ｃ１が得られる。
実施形態において、窒化物半導体層２０の厚さｔ２０（図６参照）は、例えば、４μｍ以上である。これにより、ウェーハ１１０から製造される半導体装置において、目的とする特性（例えば高い耐圧）が得易い。
厚さｔ２０が４μｍ以上の場合にシリコン基板１０ｓを塑性変形させる応力が効果的に得られる。厚さｔ２０が４μｍ未満の場合は、蓄積する応力が小さい。このため、クラックまたは割れが生じにくい。厚さｔ２０が４μｍ以上において、シリコン基板１０ｓの内側領域１０ｉに上記の複数の第１領域１０Ｒが設けられ、塑性変形を生じさせる。これにより、割れが安定して抑制できる。塑性変形により、ウェーハの反りを縮小できる。実施形態において、室温（２５℃）におけるウェーハ１１０の反りの曲率Ｃ１の絶対値は、例えば、０．０４／ｍ以下である。室温（２５℃）におけるウェーハ１１０の反りの曲率Ｃ１の絶対値は、例えば、０．０２／ｍ以下が望ましい。
図８は、第１実施形態に係るウェーハを例示する模式的断面図である。
図８に示すように、実施形態に係るウェーハ１１１において、窒化物半導体層２０は、第４窒化物領域１４をさらに含む。これ以外のウェーハ１１１の構成は、ウェーハ１１０の構成と同様で良い。
第４窒化物領域１４は、Ａｌｘ４Ｇａ１－ｘ４Ｎ（０＜ｘ４≦１）を含む。第４窒化物領域１４は、シリコン基板１０ｓと第１窒化物領域１１との間にある。第４窒化物領域１４は、例えばＡｌＮ層である。第４窒化物領域１４は、例えばバッファ層の少なくとも一部である。
図８に示すように、窒化物半導体層２０は、第５窒化物領域１５をさらに含んでも良い。第５窒化物領域１５は、Ａｌｘ５Ｇａ１－ｘ５Ｎ（０＜ｘ５＜１、ｘ５＜ｘ４）を含む。第５窒化物領域１５は、第４窒化物領域１４と第１窒化物領域１１との間にある。第５窒化物領域１５は、例えば、ＡｌＧａＮ層である。第５窒化物領域１５において、組成比ｘ５は、例えば、０．０５以上０．８以下である。第５窒化物領域１５は、例えば、バッファ層の少なくとも一部である。
図８に示すように、第１窒化物領域１１は、複数の第１膜１１ａと、複数の第２膜１１ｂと、を含んで良い。複数の第１膜１１ａは、Ａｌｚ１Ｇａ１－ｚ１Ｎ（０≦ｚ１＜１）を含む。複数の第２膜１１ｂは、Ａｌｚ２Ｇａ１－ｚ２Ｎ（０＜ｚ２≦１、ｚ１＜ｚ２）を含む。複数の第１膜１１ａは、例えば、ＧａＮ層またはＡｌＧａＮ層である。複数の第２膜１１ｂは、例えば、ＡｌＮ層である。
第１面１０Ｆに対して垂直な第１方向Ｄ１において、複数の第１膜１１ａの１つは、複数の第２膜１１ｂの１つと、複数の第２膜１１ｂの別の１つと、の間にある。第１方向Ｄ１において、複数の第２膜１１ｂの１つは、複数の第１膜１１ａの１つと、複数の第１膜１１ａの別の１つと、の間にある。
例えば、第１膜１１ａ及び第２膜１１ｂが交互に設けられる。この例では、複数の第２膜１１ｂの１つが第５窒化物領域１５と接する。この例では、複数の第２膜１１ｂの別の１つが、第２窒化物領域１２と接する。複数の第１膜１１ａの１つ、及び、複数の第２膜１１ｂの１つの一方が、第５窒化物領域１５と接しても良い。複数の第１膜１１ａの１つ、及び、複数の第２膜１１ｂの１つの一方が、第２窒化物領域１２と接しても良い。複数の第１膜１１ａの１つの厚さｔ１１ａは、例えば、５ｎｍ以上１００ｎｍ以下である。複数の第２膜１１ｂの１つの厚さｔ１１ｂは、例えば、０．５ｎｍ以上２０ｎｍ以下である。
図８に示すように、窒化物半導体層２０は、第６窒化物領域１６をさらに含んでも良い。第６窒化物領域１６は、Ａｌｘ６Ｇａ１－ｘ６Ｎ（０＜ｘ６＜１、ｘ３＜ｘ６）を含む。第３窒化物領域１３は、第２窒化物領域１２と第６窒化物領域１６との間にある。第６窒化物領域１６は例えばＡｌＧａＮ層である。例えば、第３窒化物領域１３は、第６窒化物領域１６と対向する領域を含む。この領域に、例えばキャリア領域が形成される。キャリア領域は、例えば２次元電子ガスなどである。ウェーハ１１１を用いた半導体装置の動作において、キャリア領域が用いられる。
（第２実施形態）
第２実施形態は、半導体装置に係る。実施形態に係る半導体装置は、第１実施形態に係るウェーハ（例えばウェーハ１１０またはウェーハ１１１）から製造される。
図９は、第２実施形態に係る半導体装置を例示する模式的断面図である。
図９に示すように、第２実施形態に係る半導体装置１２１は、第１実施形態に係るウェーハ１１１の一部、第１～第３電極５１～５３及び絶縁部材６１を含む。
第１電極５１から第２電極５２への方向は、第２方向Ｄ２に沿う。第２方向Ｄ２は、第１方向Ｄ１と交差する。第２方向Ｄ２は例えばＸ軸方向である。
第３電極５３の第２方向Ｄ２における位置は、第１電極５１の第２方向Ｄ２における位置と、第２電極５２の第２方向Ｄ２における位置と、の間にある。
第３窒化物領域１３は、第１部分領域１３ａ、第２部分領域１３ｂ、第３部分領域１３ｃ、第４部分領域１３ｄ、及び、第５部分領域１３ｅを含む。第１部分領域１３ａから第１電極５１への方向は、第１方向Ｄ１に沿う。第２部分領域１３ｂから第２電極５２への方向は、第１方向Ｄ１に沿う。第３部分領域１３ｃの第２方向Ｄ２における位置は、第１部分領域１３ａの第２方向Ｄ２における位置と、第２部分領域１３ｂの第２方向Ｄ２における位置との間にある。第３部分領域１３ｃから第３電極５３への方向は、第１方向Ｄ１に沿う。第４部分領域１３ｄは、第２方向Ｄ２において第１部分領域１３ａと第３部分領域１３ｃとの間にある。第５部分領域１３ｅは、第２方向Ｄ２において第３部分領域１３ｃと第２部分領域１３ｂとの間にある。
第６窒化物領域１６は、第６部分領域１６ｆ及び第７部分領域１６ｇを含む。第４部分領域１３ｄから第６部分領域１６ｆへの方向は、第１方向Ｄ１に沿う。第５部分領域１３ｅから第７部分領域１６ｇへの方向は、第１方向Ｄ１に沿う。絶縁部材６１は、第１絶縁領域６１ｐを含む。第１絶縁領域６１ｐの少なくとも一部は、第１方向Ｄ１において、第３部分領域１３ｃと第３電極５３との間に設けられる。
第１電極５１と第２電極５２との間に流れる電流は、第３電極５３の電位により制御できる。第３電極５３の電位は、例えば、第１電極５１の電位を基準にした電位で良い。第１電極５１は、例えば、ソース電極として機能する。第２電極５２は、例えば、ドレイン電極として機能する。第３電極５３は、例えば、ゲート電極として機能する。第１絶縁領域６１ｐは、例えばゲート絶縁膜として機能する。半導体装置１２１は、例えば、トランジスタである。
既に説明したように、第３窒化物領域１３は、第６窒化物領域１６と対向する領域を含む。この領域に、キャリア領域（例えば、２次元電子ガス）が形成される。半導体装置１２１は、例えば、ＨＥＭＴ（High Electron Mobility Transistor）である。
この例では、第３電極５３の少なくとも一部は、第６部分領域１６ｆと第７部分領域１６ｇとの間にある。半導体装置１２１は、例えば、ノーマリオフ型のトランジスタである。
図１０は、第２実施形態に係る半導体装置を例示する模式的断面図である。
図１０に示すように、実施形態に係る半導体装置１２２において、第３電極５３は、第２方向Ｄ２において、第６窒化物領域１６と重ならない。これを除く半導体装置１２２の構成は、半導体装置１２１の構成と同様で良い。半導体装置１２２は、例えば、ノーマリオン型のトランジスタである。
第１電極５１は、例えば、アルミニウム、チタン、ニッケル、及び、金よりなる群から選択された少なくとも１つを含む。第２電極５２は、例えば、アルミニウム、チタン、ニッケル、及び、金よりなる群から選択された少なくとも１つを含む。第３電極５３は、例えば、ＴｉＮ、ＷＮ、Ｎｉ、Ａｕ、Ｐｔ及びＴｉよりなる群から選択された少なくとも１つを含む。第３電極５３、例えば、導電性のシリコン、または、ポリシリコンなど含んでも良い。絶縁部材６１は、例えば、シリコン、アルミニウム及びハフニウムよりなる群から選択された少なくとも１つを含む元素と、酸素及び窒素よりなる群から選択された少なくとも１つを含む元素と、を含む。絶縁部材６１は、例えば、酸化シリコンなどを含む。
（第３実施形態）
図１１は、第３実施形態に係るウェーハの製造方法を例示するフローチャートである。 図１１に示すように、実施形態に係るウェーハの製造方法は、第１窒化物層２０ａ（図６参照）を形成する（ステップＳ１１０）ことを含む。図６に関して説明したように、第１窒化物層２０ａは、第１面１０Ｆを含むシリコン基板１０ｓの上に形成される。第１窒化物層２０ａは、Ａｌα１Ｇａ１－α１Ｎ（０≦α１≦１）を含む。
図１１に示すように、製造方法は、第１窒化物層２０ａの上に第２窒化物層２０ｂを形成する（ステップＳ１２０）ことを含む。第２窒化物層２０ｂは、Ａｌα２Ｇａ１－α２Ｎ（０≦α２≦１）を含む。
第２窒化物層２０ｂの形成において、第１面１０Ｆは、上に凸状に反っている。第１面１０Ｆの中央部分は、第１窒化物層２０ａの外縁の間にある。
図６に示すように、シリコン基板１０ｓから第１窒化物層２０ａへの方向は、第１方向Ｄ１に対応する。第２窒化物層２０ｂの形成において、第１方向Ｄ１における第１面１０Ｆの中心を含む内側領域１０ｉの温度は、第１面１０Ｆにおいて内側領域１０ｉの周りの外縁領域１０ｒの温度よりも高い。
内側領域１０ｉの温度と、外縁領域１０ｒの温度と、の差は、例えば、３℃以上１５℃以下である。このような温度の差により、内側領域１０ｉにおいて塑性変形が生じ易くなる。外縁領域１０ｒにおける塑性変形の程度は、内側領域１０ｉにおける塑性変形の程度よりも小さい。このような塑性変形により、例えば、割れが抑制できる。
実施形態において、第２窒化物層２０ｂの形成における第２温度は、第１窒化物層２０ａの形成における第１温度よりも高い。第１温度と第２温度との差は、例えば、５０℃以上２００℃以下である。第１温度は、例えば、８５０℃以上１０００℃未満である。第２温度は、例えば、１０００℃以上１１５０℃以下である。
元素の濃度、または、組成に関する情報は、例えば、ＳＩＭＳ（Secondary Ion Mass Spectrometry）またはＥＤＸ（Energy dispersive X-ray spectroscopy）などにより得られる。厚さに関する情報は、電子顕微鏡観察などにより得られる。
実施形態によれば、生産性を向上可能なウェーハ、半導体装置、及び、ウェーハの製造方法を提供することができる。
本願明細書において、「電気的に接続される状態」は、複数の導電体が物理的に接してこれら複数の導電体の間に電流が流れる状態を含む。「電気的に接続される状態」は、複数の導電体の間に、別の導電体が挿入されて、これらの複数の導電体の間に電流が流れる状態を含む。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、ウェーハに含まれる、基板、及び窒化物半導体層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述したウェーハ、半導体装置、及び、ウェーハの製造方法を基にして、当業者が適宜設計変更して実施し得る全てのウェーハ、半導体装置、及び、ウェーハの製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０Ｆ…第１面、 １０Ｒ…第１領域、 １０ａ、１０ｂ…領域、 １０ｉ…内側領域、 １０ｒ…外縁領域、 １０ｓ…シリコン基板、 １０ｓｆ…側面、 １１～１６…第１～第６窒化物領域、 １１ａ、１１ｂ…第１、第２膜、 １３ａ～１３ｅ…第１～第５部分領域、 １６ｆ…第６部分領域、 １６ｇ…第７部分領域、 １８Ｆ…オリエンテーションフラット、 １８ａ、１８ｂ…第１、第２線状体、 ２０…窒化物半導体層、 ２０ａ、２０ｂ…第１、第２窒化物層、 ５１～５３…第１～第３電極、 ６１…絶縁部材、 ６１ｐ…第１絶縁領域、 １１０、１１０ａ、１１１、１１９…ウェーハ、 １２１、１２２…半導体装置、 Ｃ１…曲率、 Ｄ１、Ｄ２…第１、第２方向、 ＤＬ１、ＤＬ２…第１、第２線方向、 ｔ１１ａ、ｔ１１ｂ、ｔ２０…厚さ、 ｔｍ０、ｔｍ１、ｔｚ１、ｔｚ２…時間

Claims (17)

  1. 第１面を含むシリコン基板と、
    前記第１面に設けられた窒化物半導体層と、
    を備えたウェーハであって、
    前記シリコン基板は、前記ウェーハのＸ線像において互いに区別できる複数の第１領域を含み、
    前記複数の第１領域は、前記シリコン基板の外縁領域から離れ、
    前記複数の第１領域の１つは、第１線方向に沿う複数の第１線状体を含み、
    前記複数の第１領域の別の１つは、第２線方向に沿う複数の第２線状体を含み、
    前記第２線方向は、前記第１線方向と交差する、ウェーハ。
  2. 前記複数の第１領域の１つの結晶格子のずれの方向は、前記複数の第１領域の別の１つの結晶格子のずれの方向と異なる、請求項１に記載のウェーハ。
  3. 前記複数の第１領域の前記１つは、島状であり、
    前記複数の第１領域の前記別の１つは、島状である、請求項１または２に記載のウェーハ。
  4. 前記窒化物半導体層の厚さは、４μｍ以上であり、
    ２５℃における前記ウェーハの反りの曲率の絶対値は０．０４／ｍ以下である、請求項１～３のいずれか１つに記載のウェーハ。
  5. 前記窒化物半導体層の厚さは、４μｍ以上であり、
    ２５℃における前記ウェーハの反りの曲率の絶対値は０．０２／ｍ以下である、請求項１～３のいずれか１つに記載のウェーハ。
  6. 前記窒化物半導体層は、
    Ａｌｘ１Ｇａ１－ｘ１Ｎ（０＜ｘ１＜１）を含む第１窒化物領域と、
    Ａｌｘ２Ｇａ１－ｘ２Ｎ（０≦ｘ２＜１）を含み炭素を含む第２窒化物領域と、
    Ａｌｘ３Ｇａ１－ｘ３Ｎ（０≦ｘ３＜１）を含む第３窒化物領域と、
    を含み、
    前記第１窒化物領域は、前記シリコン基板と前記第３窒化物領域との間にあり、
    前記第２窒化物領域は、前記第１窒化物領域と前記第３窒化物領域との間にあり、
    前記第３窒化物領域は、炭素を含まない、または、前記第３窒化物領域における炭素の濃度は、前記第２窒化物領域における炭素の濃度よりも低い、請求項１～５のいずれか１つに記載のウェーハ。
  7. 前記窒化物半導体層は、Ａｌｘ４Ｇａ１－ｘ４Ｎ（０＜ｘ４≦１）を含む第４窒化物領域をさらに含み、
    前記第４窒化物領域は、前記シリコン基板と前記第１窒化物領域との間にある、請求項６に記載のウェーハ。
  8. 前記窒化物半導体層は、Ａｌｘ５Ｇａ１－ｘ５Ｎ（０＜ｘ５＜１、ｘ５＜ｘ４）を含む第５窒化物領域をさらに含み、
    前記第５窒化物領域は、前記第４窒化物領域と前記第１窒化物領域との間にある、請求項７に記載のウェーハ。
  9. 前記第１窒化物領域は、
    Ａｌｚ１Ｇａ１－ｚ１Ｎ（０≦ｚ１＜１）を含む複数の第１膜と、
    Ａｌｚ２Ｇａ１－ｚ２Ｎ（０＜ｚ２≦１、ｚ１＜ｚ２）を含む複数の第２膜と、
    を含み、
    前記第１面に対して垂直な第１方向において、前記複数の第１膜の１つは、前記複数の第２膜の１つと、前記複数の第２膜の別の１つと、の間にあり、
    前記第１方向において、前記複数の第２膜の前記１つは、前記複数の第１膜の前記１つと、前記複数の第１膜の別の１つと、の間にある、請求項６～８のいずれか１つに記載のウェーハ。
  10. 前記窒化物半導体層は、Ａｌｘ６Ｇａ１－ｘ６Ｎ（０＜ｘ６＜１、ｘ３＜ｘ６）を含む第６窒化物領域をさらに含み、
    前記第３窒化物領域は、前記第２窒化物領域と前記第６窒化物領域との間にある、請求項６～９のいずれか１つに記載のウェーハ。
  11. 前記Ｘ線像は、前記シリコン基板に含まれるシリコン結晶の方位に基づく透過回折像である、請求項１～１０のいずれか１つに記載のウェーハ。
  12. 前記Ｘ線像は、前記シリコン基板に含まれるシリコン結晶の（４２２）面における、前記ウェーハの透過回折像である、請求項１～１０のいずれか１つに記載のウェーハ。
  13. 請求項１～１２のいずれか１つに記載のウェーハから製造された半導体装置。
  14. 第１面を含むシリコン基板の上にＡｌα１Ｇａ１－α１Ｎ（０≦α１≦１）を含む第１窒化物層を形成し、
    前記第１窒化物層の上にＡｌα２Ｇａ１－α２Ｎ（０≦α２≦１）を含む第２窒化物層を形成し、
    前記第２窒化物層の前記形成において、
    前記第１面は、上に凸状に反っており、
    前記シリコン基板から前記第１窒化物層への第１方向における第１面の中心を含む内側領域の温度は、前記内側領域の周りの外縁領域の温度よりも高い、ウェーハの製造方法。
  15. 前記第２窒化物層の前記形成における第２温度は、前記第１窒化物層の前記形成における第１温度よりも高い、請求項１４に記載のウェーハの製造方法。
  16. 前記第２窒化物層を形成した後において、前記シリコン基板は、Ｘ線像において互いに区別できる複数の第１領域を含み、
    前記複数の第１領域は、前記シリコン基板の前記外縁領域から離れ、
    前記複数の第１領域の１つは、第１線方向に沿う複数の第１線状体を含み、
    前記複数の第１領域の別の１つは、第２線方向に沿う複数の第２線状体を含み、
    前記第２線方向は、前記第１線方向と交差する、請求項１４または１５に記載のウェーハの製造方法。
  17. 前記Ｘ線像は、前記シリコン基板に含まれるシリコン結晶の（４２２）面における、前記ウェーハの透過回折像である、請求項１６に記載のウェーハの製造方法。
JP2021205644A 2021-12-20 2021-12-20 ウェーハ、半導体装置、及び、ウェーハの製造方法 Active JP7684893B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021205644A JP7684893B2 (ja) 2021-12-20 2021-12-20 ウェーハ、半導体装置、及び、ウェーハの製造方法
CN202210897073.XA CN116314251A (zh) 2021-12-20 2022-07-28 晶片、半导体装置及晶片的制造方法
US17/884,631 US12469698B2 (en) 2021-12-20 2022-08-10 Wafer having silicon substrate with suppressed fractures, semiconductor device, and method for manufacturing the wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021205644A JP7684893B2 (ja) 2021-12-20 2021-12-20 ウェーハ、半導体装置、及び、ウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2023091106A JP2023091106A (ja) 2023-06-30
JP7684893B2 true JP7684893B2 (ja) 2025-05-28

Family

ID=86768859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021205644A Active JP7684893B2 (ja) 2021-12-20 2021-12-20 ウェーハ、半導体装置、及び、ウェーハの製造方法

Country Status (3)

Country Link
US (1) US12469698B2 (ja)
JP (1) JP7684893B2 (ja)
CN (1) CN116314251A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010077010A (ja) 2008-09-01 2010-04-08 Hiroshima Univ 結晶製造装置、それを用いて製造された半導体デバイスおよびそれを用いた半導体デバイスの製造方法
WO2013137476A1 (ja) 2012-03-16 2013-09-19 次世代パワーデバイス技術研究組合 半導体積層基板、半導体素子、およびその製造方法
US20140209923A1 (en) 2013-01-29 2014-07-31 Hexatech, Inc. Optoelectronic devices incorporating single crystalline aluminum nitride substrate
JP2016519426A (ja) 2013-03-15 2016-06-30 ビーコ インストルメンツ インコーポレイテッド 化学蒸着システムにおける加熱均一性を向上させるための装備を備えたウェハキャリア

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0691147B2 (ja) * 1988-10-14 1994-11-14 信越半導体株式会社 接合ウエーハ検査方法
JP3263964B2 (ja) * 1992-01-31 2002-03-11 富士通株式会社 半導体装置形成用結晶とその製造方法
JP4519196B2 (ja) * 2008-11-27 2010-08-04 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP5561530B2 (ja) 2010-03-31 2014-07-30 古河電気工業株式会社 窒化物半導体の炭素ドーピング方法、半導体素子の製造方法
KR101464854B1 (ko) * 2013-01-14 2014-11-25 주식회사 엘지실트론 반도체 기판
US20170256635A1 (en) 2014-08-27 2017-09-07 Sharp Kabushiki Kaisha Nitride semiconductor and nitride semiconductor manufacturing method
JP2019003963A (ja) 2015-11-05 2019-01-10 シャープ株式会社 窒化物半導体、窒化物半導体の製造方法、および電子デバイス
JP2020113693A (ja) 2019-01-16 2020-07-27 エア・ウォーター株式会社 化合物半導体基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010077010A (ja) 2008-09-01 2010-04-08 Hiroshima Univ 結晶製造装置、それを用いて製造された半導体デバイスおよびそれを用いた半導体デバイスの製造方法
WO2013137476A1 (ja) 2012-03-16 2013-09-19 次世代パワーデバイス技術研究組合 半導体積層基板、半導体素子、およびその製造方法
US20140209923A1 (en) 2013-01-29 2014-07-31 Hexatech, Inc. Optoelectronic devices incorporating single crystalline aluminum nitride substrate
JP2016519426A (ja) 2013-03-15 2016-06-30 ビーコ インストルメンツ インコーポレイテッド 化学蒸着システムにおける加熱均一性を向上させるための装備を備えたウェハキャリア

Also Published As

Publication number Publication date
US20230197444A1 (en) 2023-06-22
JP2023091106A (ja) 2023-06-30
CN116314251A (zh) 2023-06-23
US12469698B2 (en) 2025-11-11

Similar Documents

Publication Publication Date Title
JP6276150B2 (ja) 半導体装置
JP7071893B2 (ja) 半導体装置及びその製造方法
US20140001439A1 (en) Graded Aluminum-Gallium-Nitride and Superlattice Buffer Layer for III-V Nitride Layer on Silicon Substrate
JP2005123619A (ja) シリコン基板上に形成された窒化物半導体及びその製造方法
US9583577B2 (en) Semiconductor device and manufacturing method thereof
US7282268B2 (en) Structure, method of manufacturing the same, and device using the same
US9905656B2 (en) Semiconductor substrate
US10490638B2 (en) Semiconductor device and method of manufacturing the same
TW201730931A (zh) 半導體基板、以及磊晶晶圓及其製造方法
US9418870B2 (en) Silicon germanium-on-insulator formation by thermal mixing
TWI678723B (zh) 高電子遷移率電晶體裝置及其製造方法
TWI732593B (zh) 半導體結構及具有半導體結構的高電子遷移率電晶體裝置
JP7684893B2 (ja) ウェーハ、半導体装置、及び、ウェーハの製造方法
KR20180087537A (ko) 전기 도금 마스크, 이를 이용하여 제작된 유기발광 표시장치 및 이의 제작방법
US20230154748A1 (en) Method for manufacturing semiconductor substrate and semiconductor substrate
US20160079408A1 (en) Semiconductor device and a method of manufacturing the same
JP7420756B2 (ja) 半導体装置の製造方法
JP2015177055A (ja) 半導体装置及びその製造方法
DE102024104326A1 (de) Feldeffekttransistor mit rekristallisierten source/drains und verfahren
CN111146269A (zh) 高电子迁移率晶体管装置及其制造方法
CN113921389A (zh) 调平方法及半导体结构
US20250204013A1 (en) Semiconductor device
US12170318B2 (en) Nitride semiconductor, semiconductor device, and method for manufacturing nitride semiconductor
CN119008665A (zh) 晶片和半导体装置
US20250159958A1 (en) Nitride structure and semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221013

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230623

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240531

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20250131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250417

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250516

R150 Certificate of patent or registration of utility model

Ref document number: 7684893

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150