JP7701603B2 - 光送信器および光トランシーバ - Google Patents

光送信器および光トランシーバ Download PDF

Info

Publication number
JP7701603B2
JP7701603B2 JP2021116070A JP2021116070A JP7701603B2 JP 7701603 B2 JP7701603 B2 JP 7701603B2 JP 2021116070 A JP2021116070 A JP 2021116070A JP 2021116070 A JP2021116070 A JP 2021116070A JP 7701603 B2 JP7701603 B2 JP 7701603B2
Authority
JP
Japan
Prior art keywords
optical
electrode
electrical signals
signal
electrode group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021116070A
Other languages
English (en)
Other versions
JP2023012575A (ja
Inventor
信介 田中
知之 秋山
洋平 蘇武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2021116070A priority Critical patent/JP7701603B2/ja
Priority to US17/718,365 priority patent/US11736201B2/en
Publication of JP2023012575A publication Critical patent/JP2023012575A/ja
Application granted granted Critical
Publication of JP7701603B2 publication Critical patent/JP7701603B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50—Transmitters
    • H04B10/516—Details of coding or modulation
    • H04B10/548—Phase or frequency modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50—Transmitters
    • H04B10/516—Details of coding or modulation
    • H04B10/524—Pulse modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50—Transmitters
    • H04B10/516—Details of coding or modulation
    • H04B10/54—Intensity modulation
    • H04B10/541—Digital intensity or amplitude modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J14/00—Optical multiplex systems
    • H04J14/08—Time-division multiplex systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optical Communication System (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Description

本発明は、多値光信号を送信する光送信器および光トランシーバに係わる。
光変調器は、長距離／大容量の光伝送を実現するためのキーデバイスの１つである。光変調器は、例えば、デジタル信号処理器（ＤＳＰ：Digital Signal Processor）により生成される送信データに対応する電気信号で連続光を変調することで変調光信号を生成する。光変調器を備える光送信器の例を図１に示す。
図１（ａ）に示す構成では、ＤＳＰにより生成される送信データ（デジタル信号）は、デジタル／アナログ変換器（ＤＡＣ）によりアナログ信号に変換される。そして、ＤＡＣの出力信号がアナログドライバ（線形ドライバ）で増幅され、光変調器に与えられる。光変調器は、マッハツェンダ干渉計を構成する光導波路を備え、光導波路の近傍に電極が形成されている。マッハツェンダ干渉計には、連続光が入力される。そして、ドライバの出力信号が電極に与えられると、その信号に応じて導波路を伝搬する光の位相が変化し、送信データを表す変調光信号が出力される。なお、以下の記載では、送信データを表す電気信号が与えられる電極（即ち、位相シフタとして使用される電極）を「移相セグメント」または単に「セグメント」と呼ぶことがある。
この構成において、各シンボルが２ビットのデータを伝送する光信号を生成する場合、ＤＳＰは、２ビットパラレルデータを出力する。そうすると、ＤＡＣから４レベルのアナログ信号が出力されるので、ＰＡＭ４（4-level Pulse Amplitude Modulation）光信号が生成される。ただし、この構成で十分な光振幅を得るためには、ボーレートが高くなるにつれて大きな振幅のアナログ信号が必要になるので、ドライバの消費電力が大きくなる。
この問題は、例えば、図１（ｂ）に示す構成により緩和される。図１（ｂ）に示す構成では、光変調器は、各シンボルにより伝送される複数のビットそれぞれに対して電極を備える。すなわち、各シンボルが２ビットのデータを伝送する場合には、光変調器は、下位ビットのための電極（ＬＳＢセグメント）および上位ビットのための電極（ＭＳＢセグメント）を備える。ここで、同じ電圧振幅の信号が各セグメントに入力されものとする。この場合、ＭＳＢセグメントの長さはＬＳＢセグメントの２倍である。そうすると、各セグメントにそれぞれ対応する送信ビットが与えられると、ＰＡＭ４光信号が生成される。この構成によれば、図１（ａ）に示す構成と比較して、光変調器に与える電気信号の振幅を大きくする必要がなく、データ遷移時のみに電流が流れるバイナリドライバを使用できるので、消費電力が削減される。なお、図１（ｂ）に示す変調方式は、デジタル信号がマッハツェンダ干渉計に与えられ、光領域でアナログ信号が生成されるので、「光ＤＡＣ」と呼ばれることがある。
なお、光変調器を備える光通信デバイスまたは光送信回路は、例えば、特許文献１～４に記載されている。
特開２００６－１９５２５６号公報 特開２００９－０２７５１７号公報 米国特許７７８７７１３ 特開２００８－２１９７６０号公報
上述のように、ＤＳＰおよび光ＤＡＣを使用して多値光信号を生成する構成が知られている。ところが、ＤＳＰおよび電気回路の高速化には限界がある。このため、送信データの高速化においてＤＳＰまたは電気回路の動作速度がボトルネックになることがある。
本発明の１つの側面に係わる目的は、多値光信号を送信する光送信器および光トランシーバの高速化を実現することである。
本発明の１つの態様に係わる光送信器は、各シンボルがＭ（Ｍは、２以上の整数）ビットを伝送する変調光信号を送信する光送信器であって、前記光送信器が時間分割多重でＮ（Ｎは、２以上の整数）個の光信号を多重化するときに、送信データから互いに同じビットレートのＭ×Ｎ個のバイナリ電気信号を生成する信号生成回路と、マッハツェンダ干渉計と、前記マッハツェンダ干渉計の光パスに沿って設けられ、前記Ｍ×Ｎ個のバイナリ電気信号に応じてそれぞれ前記光パスを伝搬する光の位相をシフトさせるＭ×Ｎ個の移相セグメントと、を備え、前記Ｍ×Ｎ個の移相セグメントは、Ｎ個の電極グループから構成され、前記Ｎ個の電極グループは、前記光パスに沿って直列に設けられ、前記Ｎ個の電極グループの中の第１の電極グループに含まれる電極と前記第１の電極グループに隣接する第２の電極グループに含まれる対応する電極との間の距離は、前記時間分割多重の１個の時間スロットに対応する時間に光が前記光パスを伝搬する距離であり、各電極グループは、前記Ｍ×Ｎ個のバイナリ電気信号のうちの対応するＭ個のバイナリ電気信号が与えられるＭ個以上の電極を含むことを特徴とする。
また、本発明の１つの態様に係わる光送信器は、各シンボルがＭ（Ｍは、２以上の整数）ビットを伝送する変調光信号を送信する光送信器であって、前記光送信器が時間分割多重でＮ（Ｎは、２以上の整数）個の光信号を多重化するときに、送信データから互いに同じビットレートのＭ×Ｎ個のバイナリ電気信号を生成する信号生成回路と、マッハツェンダ干渉計と、前記マッハツェンダ干渉計の光パスに沿って設けられ、前記Ｍ×Ｎ個のバイナリ電気信号に応じてそれぞれ前記光パスを伝搬する光の位相をシフトさせるＭ×Ｎ個の移相セグメントと、を備え、前記Ｍ×Ｎ個の移相セグメントは、Ｎ個の電極グループから構成され、前記Ｎ個の電極グループは、前記光パスに沿って直列に設けられ、前記Ｎ個の電極グループの中の第１の電極グループに含まれる電極と前記第１の電極グループに隣接する第２の電極グループに含まれる対応する電極との間の距離は、前記送信データのビットレートがＢであるときに、期間Ｍ／Ｂに光が前記光パスを伝搬する距離であり、各電極グループは、前記Ｍ×Ｎ個のバイナリ電気信号のうちの対応するＭ個のバイナリ電気信号が与えられるＭ個以上の電極を含むことを特徴とする。
上述の態様によれば、多値光信号を送信する光送信器および光トランシーバの高速化が実現される。
光変調器を備える光送信器の例を示す図である。 光ＤＡＣを使用する光送信器の一例を示す図である。 送信データを複数のデータ列に分配する方法の一例を示す図である。 光ＤＡＣを使用する光送信器の他の例を示す図である。 光ＤＡＣの高速化を実現する構成の一例を示す図である。 本発明の実施形態に係わる光送信器の一例を示す図である。 送信データからデータ列およびサブデータ列を生成する方法の一例を示す図である。 光の伝搬時間を考慮した遅延回路を備える光送信器の一例を示す図である。 図８に示す光送信器の光変調器において生成される光信号の一例を示す図である。 本発明の実施形態に係わる光送信器の他の例を示す図である。 図１０に示す光送信器の光変調器において生成される光信号の一例を示す図である。 光信号の時間分割多重の一例を示す図である。 シミュレーションモデルの一例を示す図である。 図１３に示すシミュレーションモデルにおける信号の波形およびスペクトルを示す図である。 遅延回路を削除することによる効果を説明する図である。 本発明の実施形態に係わる振幅多重および時間分割多重を模式的に示す図である。 光送信器の第１の実施例を示す図である。 図１７に示す光送信器による振幅多重および時間分割多重の一例を示す図である。 光送信器の第２の実施例を示す図である。 光送信器を含む光トランシーバの一例を示す図である。
図２は、光ＤＡＣを使用する光送信器の一例を示す。この実施例では、光送信器１は、デジタル信号処理器（ＤＳＰ：Digital Signal Processor）２および光変調器３を備える。そして、光送信器１は、各シンボルがＭビットを伝送する多値光信号を生成する。例えば、Ｍ＝２であるときはＰＡＭ４（4-level Pulse Amplitude Modulation）光信号が生成され、Ｍ＝３であるときはＰＡＭ８光信号が生成される。なお、以下の記載では、光ＤＡＣを使用する光送信器を「光ＤＡＣ送信器」と呼ぶことがある。
ＤＳＰ２は、送信データからＭ個のデータ列を生成する。例えば、Ｍ＝３であるときには、図３に示すように、３個のデータ列ｂｉｔ０～ｂｉｔ２が生成される。この例では、送信データを表すビット列がデータ列ｂｉｔ０～ｂｉｔ２に１ビットずつ順番に分配されている。ただし、送信データを各データ列に分配する方法は、図３に示す例に限定されるものではない。
光変調器３は、マッハツェンダ干渉計を備える。マッハツェンダ干渉計は、入力光導波路、Ｐアーム光導波路、Ｎアーム光導波路、出力光導波路を備える。Ｐアーム光導波路およびＮアーム光導波路の入力端は、入力光導波路に結合されている。よって、光変調器３への入力光は、Ｐアーム光導波路およびＮアーム光導波路を介して伝搬する。Ｐアーム光導波路およびＮアーム光導波路の出力端は、出力光導波路に結合されている。よって、Ｐアーム光導波路の出力光およびＮアーム光導波路の出力光は、合波されて出力される。なお、以下の記載では、Ｐアーム光導波路およびＮアーム光導波路を「アーム導波路」と呼ぶことがある。
各アームには、位相シフタとして使用される電極が設けられている。具体的には、各データ列に対してそれぞれ電極が設けられる。例えば、Ｍ＝３であるケースでは、各アームに電極Ｓ０～Ｓ２が設けられる。そして、各電極Ｓ０～Ｓ２にそれぞれ対応するデータ列を表す電気信号が与えられる。具体的には、データ列ｂｉｔ０を表す電気信号が電極Ｓ０に与えられ、データ列ｂｉｔ１を表す電気信号が電極Ｓ１に与えられ、データ列ｂｉｔ２表す電気信号が電極Ｓ２に与えられる。
上記構成の光変調器３において、電極に電気信号が与えられると、その電気信号に応じてアーム導波路の屈折率が変化する。アーム導波路の屈折率が変化すると、そのアーム導波路を通過する光の位相が変化する。すなわち、電極Ｓ０～Ｓ２は、位相シフタとして作用する。なお、各データ列を表す電気信号は、差動信号として、Ｐアーム光導波路およびＮアーム光導波路に印加される。
ここで、電極Ｓ１の長さは電極Ｓ０の２倍であり、電極Ｓ２の長さは電極Ｓ１の２倍である。よって、電極Ｓ１に与えられる信号による位相シフトは、電極Ｓ０に与えられる信号による位相シフトの約２倍である。同様に、電極Ｓ２に与えられる信号による位相シフトは、電極Ｓ１に与えられる信号による位相シフトの約２倍である。
また、この例では、マッハツェンダ干渉計の出力光の強度は、アーム導波路における位相シフトに比例するものとする。そうすると、マッハツェンダ干渉計の出力光の強度は、データ列ｂｉｔ０～ｂｉｔ２により制御されることになる。
例えば、データ列ｂｉｔ０を表す信号ｂｉｔ０により制御される出力光の強度の振幅が「１」であるものとする。この場合、データ列ｂｉｔ１を表す信号ｂｉｔ１により制御される出力光の強度の振幅は「２」であり、データ列ｂｉｔ２を表す信号ｂｉｔ２により制御される出力光の強度の振幅は「４」である。そうすると、例えば、ｂｉｔ０～ｂｉｔ２の値が「１０１」であるときは、マッハツェンダ干渉計の出力光の強度は「５（＝１＋０＋４）」であり、ｂｉｔ０～ｂｉｔ２の値が「０１０」であれば、マッハツェンダ干渉計の出力光の強度は「２（＝０＋２＋０）」である。すなわち、ｂｉｔ０～ｂｉｔ２に応じてＰＡＭ８が実現される。
なお、以下の記載では、送信データを表す電気信号が与えられる電極（即ち、位相シフタとして使用される電極）を「移相セグメント」または単に「セグメント」と呼ぶことがある。すなわち、図２に示す光変調器は、セグメントＳ０～Ｓ２を備える。
このように、光変調器３は、信号ｂｉｔ０～ｂｉｔ２に基づいて入力光の位相を制御することで、送信データを表す光信号を生成する。ただし、各セグメントに与えられる信号ｂｉｔ０～ｂｉｔ２のタイミングが適切に調整されていないと、出力光信号の品質が低下する。例えば、各セグメントに与えられる信号ｂｉｔ０～ｂｉｔ２のタイミングが適切に調整されていないと、出力光信号の波形が崩れる。よって、光変調器３は、各セグメントに与えられる信号ｂｉｔ０～ｂｉｔ２のタイミングを適切に調整するための遅延回路を備えることが好ましい。
また、図２に示す構成では、各セグメントの電極の長さを適切に設定することでＰＡＭが実現されるが、本発明はこの構成に限定されるものではない。たとえば、電極の数を適切に設定することでＰＡＭを実現してもよい。図４に示す例では、データ列ｂｉｔ０に対して１個の電極（Ｓ０）が設けられ、データ列ｂｉｔ１に対して２個の電極（Ｓ１ａ～Ｓ１ｂ）が設けられ、データ列ｂｉｔ２に対して４個の電極（Ｓ２ａ～Ｓ２ｄ）が設けられる。この場合、各電極の長さは互いに同じである。
図５は、光ＤＡＣの高速化を実現する構成の一例を示す。この例では、各データ列（ｂｉｔ０～ｂｉｔ２）がそれぞれＫ個のサブデータ列に並列化される。Ｋは、２以上の任意の整数である。また、Ｋ個のサブデータ列のデータ長は互いに同じである。即ち、Ｋ個のサブデータ列のビットレートは互いに同じである。なお、図５では、データ列ｂｉｔ０のみが描かれているが、他のデータ列も同様にＫ個のサブデータ列に並列化される。
ＤＳＰ２は、周波数ｆDSPのクロックで動作する。この場合、各サブデータ列のシンボルレートはｆDSPである。そして、各サブデータ列は、シリアライザ４に導かれる。また、クロック生成回路５は、ＤＳＰ２から出力されるクロック信号ＣＬＫ１からクロック信号ＣＬＫ２を生成する。クロック信号ＣＬＫ１の周波数はｆDSPであり、クロック信号ＣＬＫ２の周波数はｆｓである。周波数ｆｓは、例えば、周波数ｆDSPのＫ倍である。或いは、一例として、周波数ｆDSPが１ＧＨｚであり、周波数ｆｓが６４ＧＨｚである。
シリアライザ４は、クロック信号ＣＬＫ２を利用して、Ｋ個のサブデータ列をシリアルビット列に変換する。これにより、シンボルレート（又は、ビットレート）がｆｓであるビット列が得られる。そして、このビット列は、バイナリドライバにより増幅された後、光変調器３に設けられている対応するセグメントに与えられる。したがって、図５に示す構成によれば、ＤＳＰ２の動作速度を下げることができる。
ところで、近年、１Ｔｂｐｓ程度の超高速光伝送が求められている。そして、このような超高速光伝送を実現するためには、各シンボルが伝送するビットの数を増やすことに加えて、１００Ｇシンボル／秒程度のサンプリングレートが必要になると考えられる。そこで、本発明の実施形態は、各シンボルが複数のビットを伝送する変調方式、及び、時間分割多重により高サンプリングレートの双方を提供する。
図６は、本発明の実施形態に係わる光送信器の一例を示す。この実施例では、図５に示す並列化に加えて、時間分割多重を利用して光送信器のさらなる高速化が実現される。
図６に示す構成においては、送信データからデータ列ｂｉｔ０～ｂｉｔ２が生成され、各データ列ｂｉｔ０～ｂｉｔ２からそれぞれＮ×Ｋ個のサブデータ列が生成される。ここで、Ｎは、光変調器３において時間分割多重で多重化される光信号の数を表す。Ｋは、２以上の任意の整数である。Ｎ×Ｋ個のサブデータ列のデータ長は互いに同じである。換言すると、Ｎ×Ｋ個のサブデータ列のビットレートは互いに同じである。
Ｎ×Ｋ個のサブデータ列は、Ｎ個のサブデータ列グループにグループ化される。この例では、Ｎは２である。すなわち、２Ｋ個のサブデータ列は、２個のサブデータ列グループにグループ化される。ここで、２Ｋ個のサブデータ列は、シリアル番号「１」～「２Ｋ」により識別されるものとする。この場合、図７に示すように、一方のサブデータ列グループは、シリアル番号が奇数であるサブデータ列（１、３、５、．．．、２Ｋ－１）から構成される。また、他方のサブデータ列グループは、シリアル番号が偶数であるサブデータ列（２、４、６、．．．、２Ｋ）から構成される。よって、以下の記載では、シリアル番号が奇数であるサブデータ列から構成されるサブデータ列グループを「サブデータ列グループｏｄｄ」と呼ぶことがある。また、シリアル番号が偶数であるサブデータ列から構成されるサブデータ列グループを「サブデータ列グループｅｖｅｎ」と呼ぶことがある。そして、サブデータ列グループｏｄｄを構成するサブデータ列１、３、５、．．．は、シリアライザ４ａに導かれる。また、サブデータ列グループｅｖｅｎを構成するサブデータ列２、４、６、．．．は、シリアライザ４ｂに導かれる。
クロック生成回路５は、ＤＳＰ２から出力されるクロック信号ＣＬＫ１からクロック信号ＣＬＫ３を生成する。ただし、クロック信号ＣＬＫ３の周波数は、図５に示す構成で生成されるクロック信号ＣＬＫ２の周波数のＮ分の１である。この実施例では、Ｎ＝２なので、図５に示すクロック信号の周波数がｆｓであるときには、クロック信号ＣＬＫ３の周波数はｆｓ／２である。また、クロック生成回路５は、互いに位相が２π／ＮずつシフトしたＮ個のクロック信号ＣＬＫ３を出力する。この実施例では、Ｎ＝２なので、互いに位相がπずつシフトした２個のクロック信号（ＣＬＫ３＿０、ＣＬＫ３＿１８０）が出力される。
シリアライザ４ａは、クロック信号ＣＬＫ３＿０を利用してサブデータ列ｄ１、ｄ３、ｄ５、．．．をシリアル化する。すなわち、シリアライザ４ａは、クロック信号ＣＬＫ３＿０に同期して、サブデータ列ｄ１、ｄ３、ｄ５、．．．から順番に１ビットずつデータを選択して出力する。これにより、図６に示すビット列Ａが生成される。同様に、シリアライザ４ｂは、クロック信号ＣＬＫ３＿１８０を利用してサブデータ列ｄ２、ｄ４、ｄ６、．．．をシリアル化する。すなわち、シリアライザ４ｂは、クロック信号ＣＬＫ３＿１８０に同期して、サブデータ列ｄ２、ｄ４、ｄ６、．．．から順番に１ビットずつデータを選択して出力する。これにより、図６に示すビット列Ｂが生成される。ビット列Ａおよびビット列Ｂのシンボルレート（又は、ビットレート）は、互いに同じであり、それぞれｆｓ／２である。
光変調器３は、図２または図４を参照して説明したように、各データ列ｂｉｔ０～ｂｉｔ２に対して位相シフタとして作用する電極を備える。ただし、図６に示す構成では、各データ列ｂｉｔ０～ｂｉｔ２に対して、ビット列Ａが与えられる電極およびビット列Ｂが与えられる電極が設けられる。例えば、データ列ｂｉｔ０に対しては、ビット列Ａが与えられる電極Ｓ０ａおよびビット列Ｂが与えられる電極Ｓ０ｂが設けられている。他のデータ列ｂｉｔ１、ｂｉｔ２に対しても同様である。したがって、各送信シンボルがＭビットを伝送し、且つ、光変調器３において時間分割多重で多重化される光信号の数がＮである場合、光変調器３は、Ｍ×Ｎ個の移相セグメントを備える。各移相セグメントは、図２に示す構成では１個の電極を備え、図４に示す構成は１以上の電極を備える。よって、光変調器３は、Ｍ×Ｎ個以上の電極を備えることになる。
ビット列Ａの第１シンボル（即ち、データｄ１）が電極Ｓ０ａに与えられると、マッハツェンダ干渉計を通過する光は、データｄ１に応じて変調される。また、ビット列Ｂの第１シンボル（即ち、データｄ２）が電極Ｓ０ｂに与えられると、マッハツェンダ干渉計を通過する光は、データｄ２に応じて変調される。続いて、ビット列Ａの第２シンボル（即ち、データｄ３）が電極Ｓ０ａに与えられると、マッハツェンダ干渉計を通過する光は、データｄ３に応じて変調される。また、ビット列Ｂの第２シンボル（即ち、データｄ４）が電極Ｓ０ｂに与えられると、マッハツェンダ干渉計を通過する光は、データｄ４に応じて変調される。以下同様に、ビット列Ａおよびビット列Ｂに応じて変調光信号が生成される。
ここで、ビット列Ｂを生成するクロック信号ＣＬＫ３＿１８０の位相は、ビット列Ａを生成するクロック信号ＣＬＫ３＿０の位相に対して１８０度シフトしている。すなわち、シリアライザ４ｂがクロック信号ＣＬＫ３＿１８０を使用してビット列Ｂを出力するタイミングは、シリアライザ４ａがクロック信号ＣＬＫ３＿０を使用してビット列Ａを出力するタイミングに対して、クロック信号ＣＬＫ３の周期の２分の１だけシフトしている。具体的には、シリアライザ４ｂがビット列Ｂを出力するタイミングは、シリアライザ４ａがビット列Ａを出力するタイミングに対して１／ｆｓだけシフトしている。したがって、図６に示すように、光変調器３において、ビット列Ａ（ｄ１、ｄ３、ｄ５、．．．）による変調成分およびビット列Ｂ（ｄ２、ｄ４、ｄ６、．．．）による変調成分が交互に生成されることになる。この結果、ビット列Ａおよびビット列Ｂの時間分割多重（または、時間分割インターリーブ）が実現される。
なお、図６～図７においては、データ列ｂｉｔ０の時間分割多重を説明したが、他のデータ列（ｂｉｔ１、ｂｉｔ２）についても同様の時間分割多重が実現される。ここで、データ列ｂｉｔ０～ｂｉｔ２を表す電気信号のタイミングは、不図示の遅延回路により適切に調整される。この結果、データ列ｂｉｔ０～ｂｉｔ２の振幅多重が実現され、ＰＡＭ８光信号が生成される。
このように、図５に示す構成と比較すると、図６に示す構成においては、クロック生成回路５が生成するクロック信号の周波数は２分の１である。なお、図６に示す構成では２個のサブデータ列グループＡ、Ｂが多重化されるが、Ｎ個のサブデータ列グループが多重化されるときは、図５に示す構成と比較すると、図６に示す構成においては、クロック生成回路５が生成するクロック信号の周波数はＮ分の１である。よって、クロック生成回路５に要求される動作速度の要件が緩和される。或いは、クロック生成回路５の上限動作周波数がｆｓであるときは、Ｎ×ｆｓの送信レートが実現される。
そして、上述した時間分割多重を利用することにより、光送信器のさらなる高速化が実現される。ただし、時間分割多重を実現するためには、各電気信号（ここでは、ビット列Ａを表すバイナリ電気信号およびビット列Ｂを表すバイナリ電気信号）が対応する電極に与えられるタイミングを精度よく設定する必要がある。この場合、マッハツェンダ干渉計内での光の伝搬時間を考慮する必要がある。
図８は、光の伝搬時間を考慮した遅延回路を備える光送信器の一例を示す。この実施例では、電極Ｓ０ｂと電極Ｓ０ａとの間の距離がＬＸである。そして、電極Ｓ０ｂと電極Ｓ０ａとの間で光伝搬遅延Ｔoptが発生する。
図９は、図８に示す光送信器の光変調器において生成される光信号の一例を示す。ここで、図８に示す遅延回路６を設けないときに、図９（ａ）に示すように、ビット列Ａを表す光信号に対して、ビット列Ｂを表す光信号が４７．６ｐ秒だけ遅れているものとする。他方、ビット列Ａおよびビット列Ｂの時間分割多重を実現するためには、図９（ｃ）に示すように、ビット列Ａを表す光信号に対して、ビット列Ｂを表す光信号が「１／ｆｓ」だけ遅れている状態が要求される。ｆｓは、光変調器３から出力される光信号のサンプリング周波数を表す。ここで、サンプリング周波数ｆｓが６４ＧＨｚである場合、時間分割多重の時間スロットの長さ（即ち、１／ｆｓ）は１５．６ｐ秒である。したがって、この場合、ビット列Ａを表す光信号に対して、ビット列Ｂを表す光信号が１５．６ｐ秒だけ遅れている状態が要求される。
そこで、図８に示す構成においては、光送信器は遅延回路６を備える。この例では、シリアライザ４ａに与えられるクロック信号ＣＬＫ＿０が遅延回路６により遅延される。一方、クロック信号ＣＬＫ＿１８０は、遅延回路を介することなくシリアライザ４ｂに与えられる。
遅延回路６の遅延時間は、上述の条件を満足するように設計される。よって、遅延回路６は、図９（ｂ）に示すように、シリアライザ４ａに与えられるクロック信号ＣＬＫ＿０を３２ｐ秒だけ遅延させる。そうすると、光変調器３において、ビット列Ａを表す光信号に対して、ビット列Ｂを表す光信号が１５．６ｐ秒だけ遅れている状態が実現される。この結果、図９（ｃ）に示す時間分割多重が実現される。
このように、シリアライザに与えるクロック信号のタイミングを、遅延回路を用いて適切に調整することにより、精度のよい時間分割多重を実現できる。但し、遅延回路６は、例えば、アンプ回路により実現される。このため、遅延回路６を実装することにより、光送信器の消費電力が増加する。また、遅延回路６を実装すると、光送信器から出力される光信号の品質（例えば、ジッタ特性）が劣化することがある。したがって、光送信器は、シリアライザに与えるクロック信号のタイミングを調整する遅延回路６を備えないことが好ましい。
図１０は、本発明の実施形態に係わる光送信器の他の例を示す。この実施例では、光送信器１０は、図６または図８に示す構成と同様に、ＤＳＰ２、光変調器３、シリアライザ４ａ、４ｂ、およびクロック生成回路５を備える。なお、図１０においては、最下位ビットのデータ列ｂｉｔ０を処理するための構成を示しており、上位ビットのデータ列（図２～図４では、データ列ｂｉｔ１～ｂｉｔ２）を処理するための構成は省略されている。以下では、最下位ビットのデータ列ｂｉｔ０を処理するための構成について説明する。
この実施例では、クロック生成回路５により生成されるクロック信号ＣＬＫ３がシリアライザ４ａおよび４ｂに与えられる。すなわち、シリアライザ４ａおよび４ｂは、同じクロック信号に同期してデータを出力する。
ＤＳＰ２と電極Ｓ０ａとの間の信号の伝搬時間およびＤＳＰ２と電極Ｓ０ｂとの間の信号の伝搬時間は、互いに同じであるものとする。すなわち、ＤＳＰ２と電極Ｓ０ａとの間の信号の伝搬時間およびＤＳＰ２と電極Ｓ０ｂとの間の信号の伝搬時間が互いに同じになるように配線が設計されている。また、クロック生成回路５とシリアライザ４ａとの間のクロック信号の伝搬時間およびクロック生成回路５とシリアライザ４ｂとの間のクロック信号の伝搬時間は、互いに同じであるものとする。すなわち、クロック生成回路５とシリアライザ４ａとの間のクロック信号の伝搬時間およびクロック生成回路５とシリアライザ４ｂとの間のクロック信号の伝搬時間が互いに同じになるように配線が設計されている。
光送信器１０においては、図８に示す遅延回路６を設ける代わりに、位相シフタとして作用する電極の間隔を適切に決定することにより時間分割多重が実現される。すなわち、セグメント間距離を適切に決定することで時間分割多重が実現される。
図１１は、図１０に示す光送信器１０の光変調器３において生成される光信号の一例を示す。なお、光変調器３から出力される光信号のサンプリング周波数ｆｓが６４ＧＨｚであるものとする。
図１１（ａ）は、セグメント間距離が適切に決定されてない構成で生成される光信号の一例を示す。ここでは、電極Ｓ０ａと電極Ｓ０ｂとの間の間隔Ｌが２．５ｍｍである。この場合、光導波路を介して光が電極Ｓ０ｂから電極Ｓ０ａまで伝送するために要する光伝搬時間Ｔoptは、下式で表される。ｎｇは、マッハツェンダ干渉計を構成する光導波路の群屈折率を表し、この実施例では３．８４である。ｃは、真空中の光速を表す。
Ｔopt＝Ｌ×ｎｇ／ｃ
したがって、ビット列Ａの信号（例えば、ｄ１）が電極Ｓ０ａに到着するタイミングとビット列Ｂの信号（例えば、ｄ２）が電極Ｓ０ｂに到着するタイミングとが一致するケースでは、ビット列Ａを表す光信号に対して、ビット列Ｂを表す光信号がＴoptだけ遅れることになる。この例では、間隔Ｌが２．５ｍｍである場合、光伝搬時間Ｔoptは３２ｐ秒である。
ここで、ビット列Ａおよびビット列Ｂの時間分割多重を精度よく実現するためには、図１１（ｃ）に示すように、ビット列Ａを表す光信号に対して、ビット列Ｂを表す光信号が「１／ｆｓ」だけ遅れている状態が要求される。ｆｓは、光変調器３から出力される光信号のサンプリング周波数を表す。ここで、サンプリング周波数ｆｓが６４ＧＨｚである場合、時間分割多重の時間スロットの長さ（即ち、１／ｆｓ）は１５．６ｐ秒である。よって、この場合、ビット列Ａを表す光信号に対して、ビット列Ｂを表す光信号が１５．６ｐ秒だけ遅れている状態が要求される。
光送信器１０においては、上記条件を満足するようにセグメント間距離が決定される。具体的には、光導波路を介して光が電極Ｓ０ｂから電極Ｓ０ａまで伝送するために要する光伝搬時間Ｔoptが１５．６ｐ秒となるように間隔Ｌが決定される。この実施例では、間隔Ｌが１．２３ｍｍであるときに、光伝搬時間Ｔoptが１５．６ｐ秒となる。よって、光送信器１０においては、電極Ｓ０ａと電極Ｓ０ｂとの間の間隔Ｌは１．２３ｍｍである。そうすると、図１１（ｂ）に示すように、ビット列Ａの信号（例えば、ｄ１）が電極Ｓ０ａに到着するタイミングとビット列Ｂの信号（例えば、ｄ２）が電極Ｓ０ｂに到着するタイミングとが一致するときに、ビット列Ａを表す光信号に対して、ビット列Ｂを表す光信号が１５．６ｐ秒（即ち、１／ｆｓ）だけ遅れることになる。この結果、図１１（ｃ）に示す時間分割多重が実現される。
図１２は、光信号の時間分割多重の一例を示す。なお、横軸は、マッハツェンダ干渉計内での光の伝搬方向における位置を表す。「Ｓ０ａ」および「Ｓ０ｂ」は、それぞれ電極Ｓ０ａおよび電極Ｓ０ｂが設けられている位置を表す。また、サンプリング周波数ｆｓは６４ＧＨｚであり、シリアライザ４ａ、４ｂに与えられるクロック信号ＣＬＫ３の周波数は「ｆｓ／２（３２ＧＨｚ）」である。電極Ｓ０ａと電極Ｓ０ｂとの間の間隔Ｌは１．２３ｍｍである。そして、時刻ゼロにおいてビット列Ａの信号ｄ１が電極Ｓ０ａに到着し、ビット列Ｂの信号ｄ２が電極Ｓ０ｂに到着するものとする。なお、以下の記載では、信号ｄｉ（ｉ＝１、２、．．．）により生成される光信号を光信号ｄｉと呼ぶことがある。
時刻ゼロから１周期時間が経過したときには、光信号ｄ１、ｄ２は、それぞれ電極Ｓ０ａ、Ｓ０ｂから１．２３ｍｍだけ伝搬している。なお、１周期時間は、時間分割多重の時間スロットの長さ（または、１／ｆｓ）を意味し、この実施例では１５．６２５ｐ秒である。時刻セロから２周期時間が経過したときには、光信号ｄ１、ｄ２は、それぞれ電極Ｓ０ａ、Ｓ０ｂから２．４６ｍｍだけ伝搬している。このとき、電極Ｓ０ａ、Ｓ０ｂにそれぞれ信号ｄ３、ｄ４が到着し、光信号ｄ３、ｄ４が生成される。これにより、光信号ｄ１～ｄ４が得られる。以下、同様に、２周期時間ごとに新たな電気信号が電極Ｓ０ａ、Ｓ０ｂに到着し、対応する光信号が生成される。この結果、２つのビット列Ａ、Ｂの時間分割多重が実現される。
このように、図１０に示す光送信器１０においては、図８に示す遅延回路６を備えていない。したがって、図８に示す構成と比較すると、光送信器１０においては、消費電力が小さくなる。加えて、図８に示す構成と比較して、光送信器１０から出力される光信号の品質（例えば、ジッタ特性）が改善する。
図１３～図１４は、光送信器１０の動作のシミュレーションの一例を示す。ここでは、図１３（ａ）に示すモデルに基づくシミュレーションの結果を示す。なお、光送信器１０は、ＰＡＭ４光信号を出力する。すなわち、各送信シンボルが２ビットのデータを伝送する。よって、ＤＳＰ２は、送信データから２個のデータ列（ｂｉｔ０、ｂｉｔ１）を生成する。また、各データ列（ｂｉｔ０、ｂｉｔ１）は、図７に示すように、２個のサブデータ列グループ（ｏｄｄ、ｅｖｅｎ）に分割される。
光ＤＡＣ１１は、図１０に示す構成では、シリアライザ４ａおよびシリアライザ４ａから出力される信号が与えられる電極に相当する。同様に、光ＤＡＣ１２は、シリアライザ４ｂおよびシリアライザ４ｂから出力される信号が与えられる電極に相当する。なお、光ＤＡＣ１１および光ＤＡＣ１２は、互いに位相が反転したクロック信号に同期して信号を出力する。また、シリアライザおよび電極は、各データ列（ｂｉｔ０、ｂｉｔ１）に対して設けられる。加算機１３は、各データ列を表す光信号が光導波路上で合波される状態を表す。ナイキストフィルタ（ＮＦ）１４は、ナイキストフィルタリングを行う。ナイキストフィルタ１４は、特に限定されるものではないが、例えば、光変調器３の出力側に設けられる光バンドパスフィルタに相当する。そして、図１３（ｂ）に示す信号が上記シミュレーションモデルに入力される。図１３（ｂ）は、入力信号の波形およびスペクトルを表す。
図１４（ａ）～図１４（ｃ）は、図１３（ａ）に示すノードＡ～Ｃにおける光信号の波形およびスペクトルを表す。すなわち、図１４（ａ）は、光ＤＡＣ１１により生成される光信号の波形およびスペクトルを表す。図１４（ｂ）は、光ＤＡＣ１２により生成される光信号の波形およびスペクトルを表す。図１４（ｃ）は、光ＤＡＣ１１により生成される光信号および光ＤＡＣ１２により生成される光信号を合波することで得られる光信号の波形およびスペクトルを表す。
合波された光信号のスペクトルにおいては、図１４（ｃ）に示すように、中心からｆｓだけ離れた周波数領域の信号成分が大きく抑圧されている。すなわち、２ｆｓでオーバーサンプリングを行ったケースと同様に、イメージ成分が抑圧されている。したがって、図１４（ｃ）に示すバンドパスフィルタＢＰＦを使用すれば、不要な成分を除去できる。この実施例では、ナイキストフィルタ１４を設けることにより、図１４（ｄ）に示す波形およびスペクトルが得られる。
図１５は、遅延回路を削除することによる効果を説明する図である。すなわち、以下では、図８に示す遅延回路６を削除することの効果を説明する。
図１５（ａ）は、光変調器３から出力される光信号のジッタを表す。なお、グラフの横軸は、図８に示す遅延回路６による遅延時間を表す。ここで、図８～図９に示す例では、遅延回路６による遅延時間は３２ｐ秒である。この場合、約７．１ｐ秒のジッタが発生する。これに対して、図１０に示す光送信器１０は、遅延回路６を備えていない。よって、光送信器１０の特性は、図１５（ａ）において「遅延時間＝ゼロ」に対応する状態に相当する。すなわち、光送信器１０から出力される光信号のジッタは約４．８ｐ秒である。このように、遅延回路６を使用しないことでジッタ特性が改善する。
図１５（ｂ）は、光ＤＡＣの消費電力を表す。この例では、遅延回路６を備えていない光送信器１０においては、光ＤＡＣの消費電力は約２０ｍＷである。これに対して、遅延回路６による遅延時間が大きくなると、遅延回路６における消費電力も大きくなる。この結果、３２ｐ秒の遅延時間を発生させるケースでは、光ＤＡＣの消費電力は約４５．６ｍＷである。このように、遅延回路６を使用しないことで消費電力を削減できる。
図１６は、本発明の実施形態に係わる振幅多重および時間分割多重を模式的に示す。この例では、光送信器１０は、各シンボルが３ビットを伝送する光信号を生成する。すなわち、Ｍ＝３である。また、光変調器３において時間分割多重により多重化される光信号の数は２である。すなわち、Ｎ＝２である。したがって、送信データから６個のバイナリ電気信号（bit0_odd、bit0_even、bit1_odd、bit1_even、bit2_odd、bit2_even）が生成される。なお、バイナリ電気信号は、図１０に示す構成おいては、シリアライザによりシリアル化されたビット列をドライバで増幅することで生成される。
３個のバイナリ電気信号bit0_odd、bit1_odd、bit2_oddにより生成される３個の光信号が合波されて時間スロットＳＬ１に挿入される。このとき、bit1_oddにより生成される光信号の振幅はbit0_oddにより生成される光信号の振幅の２倍であり、bit2_oddにより生成される光信号の振幅はbit1_oddにより生成される光信号の振幅の２倍である。これにより、３ビットの強度変調の一例であるＰＡＭ８シンボルが生成される。
続いて、３個のバイナリ電気信号bit0_even、bit1_even、bit2_evenにより生成される３個の光信号が合波されて時間スロットＳＬ２に挿入され、ＰＡＭ８シンボルが生成される。以下同様に、３個のバイナリ電気信号から生成されるシンボルが順番に時間スロットに挿入される。これにより時間分割多重が実現される。
このように、本発明の実施形態によれば、バイナリ電気信号から、サンプリングレートまたはシンボルレートが非常に高く、且つ、各シンボルが伝送するビット数が多い光アナログ信号を生成できる。したがって、本発明の実施形態は、超高速光伝送の実現に寄与する。
なお、ＰＡＭ４、ＰＡＭ８等の多値強度変調信号を生成する光送信器について記載したが、本発明は、多値強度変調信号のみに対応するものではない。すなわち、光送信器の構成を適切に変更することで、ＱＰＳＫ信号やＱＡＭ信号などの多値コヒーレント変調光信号を生成する光送信器に本発明を適用可能である。具体的には、図８や図１０に示す光送信器を並列化し、マッハツェンダ干渉計の光出力を親マッハツェンダ干渉計で合成するＩＱ変調器構成とすることで、コヒーレント変調光信号が生成される。
＜第１の実施例＞
図１７は、光送信器の第１の実施例を示す。第１の実施例に係わる光送信器１０は、ＤＳＰ２、光変調器３、クロック生成回路５、エンコーダ２１、シリアライザ３１～３４、遅延要素３５～３６、ドライバ３７～４０を備える。
この実施例では、Ｍ＝２である。即ち、光送信器１０は、各シンボルが２ビットを伝送する光信号を生成する。よって、エンコーダ２１は、２個のデータ列（ｂｉｔ０、ｂｉｔ１）を生成する。また、この実施例では、Ｎ＝２である。よって、エンコーダ２１は、各データ列からそれぞれ２個のサブデータ列グループ（ｏｄｄ、ｅｖｅｎ）を生成する。すなわち、エンコーダ２１において４個のサブデータ列グループ（ｂｉｔ０＿ｏｄｄ、ｂｉｔ０＿ｅｖｅｎ、ｂｉｔ１＿ｏｄｄ、ｂｉｔ１＿ｅｖｅｎ）が生成される。なお、エンコーダ２１は、例えば、ハードウェア論理回路により実現される。或いは、エンコーダ２１は、ＤＳＰ２の中に組み込まれてもよい。
各サブデータ列グループは、図７を参照して説明したように、複数のサブデータ列から構成される。そして、各サブデータ列グループを構成する複数のサブデータ列は、並列に出力され、対応するシリアライザに導かれる。
シリアライザ３１～３４は、クロック生成回路５により生成されるクロック信号を利用して、それぞれ対応する複数のサブデータ列をシリアル化する。具体的には、シリアライザ３１は、サブデータ列グループｂｉｔ０＿ｅｖｅｎに属する複数のサブデータ列をシリアル化することによりビット列ｂｉｔ０＿ｅｖｅｎを生成する。シリアライザ３２は、サブデータ列グループｂｉｔ１＿ｅｖｅｎに属する複数のサブデータ列をシリアル化することによりビット列ｂｉｔ１＿ｅｖｅｎを生成する。シリアライザ３３は、サブデータ列グループｂｉｔ０＿ｏｄｄに属する複数のサブデータ列をシリアル化することによりビット列ｂｉｔ０＿ｏｄｄを生成する。シリアライザ３４は、サブデータ列グループｂｉｔ１＿ｏｄｄに属する複数のサブデータ列をシリアル化することによりビット列ｂｉｔ１＿ｏｄｄを生成する。そして、シリアライザ３１～３４から出力されるビット列は、それぞれドライバ３７～４０に導かれる。なお、シリアライザ３２、３４に与えられるクロック信号は、それぞれ、遅延要素３５、３６により遅延される。
ドライバ３７～４０は、それぞれ、シリアライザ３１～３４から出力されるビット列からバイナリ電気信号を生成する。具体的には、ドライバ３７は、シリアライザ３１から出力されるビット列ｂｉｔ０＿ｅｖｅｎからバイナリ電気信号ｂｉｔ０＿ｅｖｅｎを生成する。ドライバ３８は、シリアライザ３２から出力されるビット列ｂｉｔ１＿ｅｖｅｎからバイナリ電気信号ｂｉｔ１＿ｅｖｅｎを生成する。ドライバ３９は、シリアライザ３３から出力されるビット列ｂｉｔ０＿ｏｄｄからバイナリ電気信号ｂｉｔ０＿ｏｄｄを生成する。ドライバ４０は、シリアライザ３４から出力されるビット列ｂｉｔ１＿ｏｄｄからバイナリ電気信号ｂｉｔ１＿ｏｄｄを生成する。このように、Ｍ×Ｎ個（即ち、４個）のバイナリ電気信号が生成される。そして、これらのバイナリ電気信号は、光変調器３に与えられる。
光変調器３において、マッハツェンダ干渉計の光パスに沿って複数の電極が設けられている。この実施例では、Ｍ×Ｎ個（即ち、４個）の電極が設けられている。なお、図面を見やすくするために省略しているが、電極は、ＰアームおよびＮアームの双方に設けられる。
この例では、マッハツェンダ干渉計の入力端から出力端に向かって電極Ｓ０＿ｅｖ、電極Ｓ１＿ｅｖ、電極Ｓ０＿ｏｄ、電極Ｓ１＿ｏｄが順番に設けられている。そして、バイナリ電気信号ｂｉｔ０＿ｅｖｅｎ、ｂｉｔ１＿ｅｖｅｎ、ｂｉｔ０＿ｏｄｄ、ｂｉｔ１＿ｏｄｄがそれぞれ電極Ｓ０＿ｅｖ、電極Ｓ１＿ｅｖ、電極Ｓ０＿ｏｄ、電極Ｓ１＿ｏｄに与えられる。なお、電極Ｓ０＿ｅｖおよび電極Ｓ０＿ｏｄの長さは互いに同じであり、電極Ｓ１＿ｅｖおよび電極Ｓ１＿ｏｄの長さは互いに同じである。また、電極Ｓ１＿ｅｖおよび電極Ｓ１＿ｏｄの長さは、それぞれ、電極Ｓ０＿ｅｖおよび電極Ｓ０＿ｏｄの２倍である。
複数の電極は、時間分割多重の時間スロットに基づいてグループ化される。この実施例では、電極Ｓ０＿ｅｖおよび電極Ｓ１＿ｅｖは電極グループｅｖｅｎに属し、電極Ｓ０＿ｏｄおよび電極Ｓ１＿ｏｄは電極グループｏｄｄに属する。
電極グループｅｖｅｎに含まれる電極と電極グループｏｄｄに含まれる対応する電極との間の距離Ｌ１は、下式で表される。
Ｌ１＝ｃ／（ｎｇ×ｆｓ）
すなわち、電極Ｓ０＿ｅｖと電極Ｓ０＿ｏｄとの間の距離はＬ１であり、電極Ｓ１＿ｅｖと電極Ｓ１＿ｏｄとの間の距離もＬ１である。なお、ｆｓは、電極グループｅｖｅｎに与えられる信号に応じて生成される光信号および電極グループｏｄｄに与えられる信号に応じて生成される光信号が時間領域で多重化されるときの１個の時間スロットに長さに相当する。したがって、距離Ｌ１は、時間分割多重の時間スロットに対応する時間に光が光導波路を伝搬する距離に相当する。また、この実施例では、各シンボルがＭビットを伝送するので、距離Ｌ１は、送信データのビットレートがＢであるときに、期間Ｍ／Ｂに光が光パスを伝搬する距離に相当する。
各電極グループ内の電極間の距離Ｌ２は、特に限定されるものではない。ただし、ＰＡＭ４光信号のｂｉｔ０およびｂｉｔ１のタイミングを互いに一致させるためには、光が距離Ｌ２だけ伝搬する時間と、遅延要素３５、３６の遅延時間とが一致していることが要求される。よって、遅延要素３５の遅延時間が、光導波路を介して光が電極Ｓ０＿ｅｖから電極Ｓ１＿ｅｖまで伝搬する時間と同じになるように、遅延要素３５が設計される。同様に、遅延要素３６の遅延時間が、光導波路を介して光が電極Ｓ０＿ｏｄから電極Ｓ１＿ｏｄまで伝搬する時間と同じになるように、遅延要素３６が設計される。
なお、図１７において、エンコーダ２１、シリアライザ３１～３４、遅延要素３５～３６、ドライバ３７～４０、クロック生成回路５は、送信データから互いに同じビットレートのＭ×Ｎ個のバイナリ電気信号を生成する信号生成回路の一例である。また、電極Ｓ０＿ｅｖ、電極Ｓ１＿ｅｖ、電極Ｓ０＿ｏｄ、電極Ｓ１＿ｏｄは、Ｍ×Ｎ個のバイナリ電気信号に応じてそれぞれ光パスを伝搬する光の位相をシフトさせるＭ×Ｎ個の移相セグメントの一例である。
図１８は、図１７に示す光送信器による振幅多重および時間分割多重の一例を示す。なお、横軸は、マッハツェンダ干渉計内での光の伝搬方向における位置を表す。「Ｓ０＿ｅｖ」「Ｓ１＿ｅｖ」「Ｓ０＿ｏｄ」「Ｓ１＿ｏｄ」は、それぞれ電極Ｓ０＿ｅｖ、電極Ｓ１＿ｅｖ、電極Ｓ０＿ｏｄ、電極Ｓ１＿ｏｄが設けられている位置を表す。
時刻Ｔ０において、電気信号ｂｉｔ０＿１および電気信号ｂｉｔ０＿２がそれぞれ電極Ｓ０＿ｏｄおよび電極Ｓ０＿ｅｖに到着する。そうすると、電極Ｓ０＿ｏｄにおいて光信号ｂｉｔ０＿１が生成され、電極Ｓ０＿ｅｖにおいて光信号ｂｉｔ０＿２が生成される。
時刻Ｔ１において、光信号ｂｉｔ０＿１は電極Ｓ１＿ｏｄに到着し、光信号ｂｉｔ０＿２は電極Ｓ１＿ｅｖに到着する。また、電気信号ｂｉｔ１＿１および電気信号ｂｉｔ１＿２がそれぞれ電極Ｓ１＿ｏｄおよび電極Ｓ１＿ｅｖに到着する。そうすると、電極Ｓ１＿ｏｄにおいて光信号ｂｉｔ１＿１が生成され、電極Ｓ１＿ｅｖにおいて光信号ｂｉｔ１＿２が生成される。したがって、電極Ｓ１＿ｏｄにおいて、光信号ｂｉｔ０＿１および光信号ｂｉｔ１＿１が合波され、送信シンボル１が生成される。同様に、電極Ｓ１＿ｅｖにおいて、光信号ｂｉｔ０＿２および光信号ｂｉｔ１＿２が合波され、送信シンボル２が生成される。この後、時刻Ｔ１～時刻Ｔ４において、送信シンボル１、２は、マッハツェンダ干渉計の出力ポートに向かって伝搬する。
時刻Ｔ４において、電気信号ｂｉｔ０＿３および電気信号ｂｉｔ０＿４がそれぞれ電極Ｓ０＿ｏｄおよび電極Ｓ０＿ｅｖに到着する。そうすると、電極Ｓ０＿ｏｄにおいて光信号ｂｉｔ０＿３が生成され、電極Ｓ０＿ｅｖにおいて光信号ｂｉｔ０＿４が生成される。
時刻Ｔ５において、光信号ｂｉｔ０＿３は電極Ｓ１＿ｏｄに到着し、光信号ｂｉｔ０＿４は電極Ｓ１＿ｅｖに到着する。また、電気信号ｂｉｔ１＿３および電気信号ｂｉｔ１＿４がそれぞれ電極Ｓ１＿ｏｄおよび電極Ｓ１＿ｅｖに到着する。そうすると、電極Ｓ１＿ｏｄにおいて光信号ｂｉｔ１＿３が生成され、電極Ｓ１＿ｅｖにおいて光信号ｂｉｔ１＿４が生成される。したがって、電極Ｓ１＿ｏｄにおいて、光信号ｂｉｔ０＿３および光信号ｂｉｔ１＿３が合波され、送信シンボル３が生成される。同様に、電極Ｓ１＿ｅｖにおいて、光信号ｂｉｔ０＿４および光信号ｂｉｔ１＿４が合波され、送信シンボル４が生成される。この後、送信シンボル１～４は、マッハツェンダ干渉計の出力ポートに向かって伝搬する。このように、振幅多重（ｂｉｔ０、ｂｉｔ１）および時間分割多重（ｏｄｄ、ｅｖｅｎ）が同時に実現される。
＜第２の実施例＞
図１９は、光送信器の第２の実施例を示す。第２の実施例においては、Ｍ＝３である。即ち、光送信器１０は、各シンボルが３ビットを伝送する光信号を生成する。よって、エンコーダ２１は、３個のデータ列（ｂｉｔ０、ｂｉｔ１、ｂｉｔ２）を生成する。また、この実施例では、Ｎ＝２である。よって、エンコーダ２１は、各データ列からそれぞれ２個のサブデータ列グループ（ｏｄｄ、ｅｖｅｎ）を生成する。即ち、エンコーダ２１において６個のサブデータ列グループ（ｂｉｔ０＿ｏｄｄ、ｂｉｔ０＿ｅｖｅｎ、ｂｉｔ１＿ｏｄｄ、ｂｉｔ１＿ｅｖｅｎ、ｂｉｔ２＿ｏｄｄ、ｂｉｔ２＿ｅｖｅｎ）が生成される。したがって、６個のビット列が生成される。
光変調器３は、各ビット列に対して移相セグメントを備える。図１９においては、移相セグメントＳ０＿ｅｖ、Ｓ１＿ｅｖ、Ｓ２＿ｅｖ、Ｓ０＿ｏｄ、Ｓ１＿ｏｄ、Ｓ２＿ｏｄが設けられている。
各移相セグメントは、１または複数の電極を備える。具体的には、ｂｉｔ０に対応する光信号を生成するための移相セグメントＳ０＿ｅｖ、Ｓ０＿ｏｄは、それぞれ１個の電極を備える。ｂｉｔ１に対応する光信号を生成するための移相セグメントＳ１＿ｅｖ、Ｓ１＿ｏｄは、それぞれ２個の電極を備える。ｂｉｔ２に対応する光信号を生成するための移相セグメントＳ２＿ｅｖ、Ｓ２＿ｏｄは、それぞれ４個の電極を備える。この構成においては、各電極の長さはすべて同じである。
移相セグメントＳ０＿ｏｄ、Ｓ１＿ｏｄ、Ｓ２＿ｏｄは１つの電極グループを構成し、移相セグメントＳ０＿ｅｖ、Ｓ１＿ｅｖ、Ｓ２＿ｅｖも１つの電極グループを構成する。そして、グループ間で、対応する移相セグメント（又は、電極）の間の距離Ｌ１は、下式で表される。
Ｌ１＝ｃ／（ｎｇ×ｆｓ）
具体的には、移相セグメントＳ０＿ｅｖと移相セグメントＳ０＿ｏｄとの間の距離はＬ１である。また、移相セグメントＳ１＿ｅｖの各電極と移相セグメントＳ１＿ｏｄの各電極との間の距離もそれぞれＬ１である。さらに、移相セグメントＳ２＿ｅｖの各電極と移相セグメントＳ２＿ｏｄの各電極との間の距離もそれぞれＬ１である。
＜トランシーバ＞
図２０は、本発明の実施形態に係わる光送信器を含む光トランシーバの一例を示す。この光トランシーバは、ＤＳＰチップ１０１、送信回路チップ１０２、光集積回路チップ１０３、受信回路チップ１０４、光源１０５を備え、基板１００上に実装される。
送信回路チップ１０２は、図１０に示すシリアライザ、クロック生成回路、ドライバ、エンコーダ等を含む。但し、エンコーダは、ＤＳＰチップ１０１により実現されるようにしてもよい。光集積回路チップ１０３は、図１０に示す光変調器３を含み、光源１０５により生成される連続光を利用して変調光信号を生成する。また、光集積回路チップ１０３は、例えばコヒーレント受信により、受信光信号を表す電気信号を生成する。この場合、光集積回路チップ１０３は、光源１０５により生成される連続光を利用してコヒーレント受信を行う。ＤＳＰチップ１０１は、図１０に示すＤＳＰ２を含む。また、ＤＳＰチップ１０１は、受信回路チップ１０４の出力信号からデータを再生する。
１ 光送信器
２ ＤＳＰ
３ 光変調器
４、４ａ、４ｂ シリアライザ
５ クロック生成回路
６ 遅延回路
１０ 光送信器
２１ エンコーダ
３１～３４ シリアライザ
３５～３６ 遅延要素
３７～４０ ドライバ

Claims (8)

  1. 各シンボルがＭ（Ｍは、２以上の整数）ビットを伝送する変調光信号を送信する光送信器であって、
    前記光送信器が時間分割多重でＮ（Ｎは、２以上の整数）個の光信号を多重化するときに、送信データから互いに同じビットレートのＭ×Ｎ個のバイナリ電気信号を生成する信号生成回路と、
    マッハツェンダ干渉計と、
    前記マッハツェンダ干渉計の光パスに沿って設けられ、前記Ｍ×Ｎ個のバイナリ電気信号に応じてそれぞれ前記光パスを伝搬する光の位相をシフトさせるＭ×Ｎ個の移相セグメントと、を備え、
    前記Ｍ×Ｎ個の移相セグメントは、Ｎ個の電極グループから構成され、
    前記Ｎ個の電極グループは、前記光パスに沿って直列に設けられ、
    前記Ｎ個の電極グループの中の第１の電極グループに含まれる電極と前記第１の電極グループに隣接する第２の電極グループに含まれる対応する電極との間の距離は、前記時間分割多重の１個の時間スロットに対応する時間に光が前記光パスを伝搬する距離であり、
    各電極グループは、前記Ｍ×Ｎ個のバイナリ電気信号のうちの対応するＭ個のバイナリ電気信号が与えられるＭ個以上の電極を含む
    ことを特徴とする光送信器。
  2. 各シンボルがＭ（Ｍは、２以上の整数）ビットを伝送する変調光信号を送信する光送信器であって、
    前記光送信器が時間分割多重でＮ（Ｎは、２以上の整数）個の光信号を多重化するときに、送信データから互いに同じビットレートのＭ×Ｎ個のバイナリ電気信号を生成する信号生成回路と、
    マッハツェンダ干渉計と、
    前記マッハツェンダ干渉計の光パスに沿って設けられ、前記Ｍ×Ｎ個のバイナリ電気信号に応じてそれぞれ前記光パスを伝搬する光の位相をシフトさせるＭ×Ｎ個の移相セグメントと、を備え、
    前記Ｍ×Ｎ個の移相セグメントは、Ｎ個の電極グループから構成され、
    前記Ｎ個の電極グループは、前記光パスに沿って直列に設けられ、
    前記Ｎ個の電極グループの中の第１の電極グループに含まれる電極と前記第１の電極グループに隣接する第２の電極グループに含まれる対応する電極との間の距離は、前記送信データのビットレートがＢであるときに、期間Ｍ／Ｂに光が前記光パスを伝搬する距離であり、
    各電極グループは、前記Ｍ×Ｎ個のバイナリ電気信号のうちの対応するＭ個のバイナリ電気信号が与えられるＭ個以上の電極を含む
    ことを特徴とする光送信器。
  3. 各電極グループは、互いに長さが異なるＭ個の電極から構成される
    ことを特徴とする請求項１又は２に記載の光送信器。
  4. 各電極グループは、互いに同じ長さのＭより多い数の電極から構成される
    ことを特徴とする請求項１又は２に記載の光送信器。
  5. 前記信号生成回路は、各電極グループに与えられるＭ個のバイナリ電気信号に対応するＭ個の光信号が時間領域で互いに重なり合うように、前記Ｍ×Ｎ個のバイナリ電気信号のタイミングを調整する
    ことを特徴とする請求項１又は２に記載の光送信器。
  6. 前記信号生成回路は、
    前記送信データからＭ×Ｎ×Ｋ（Ｋは、２以上の整数）個のサブデータ列を生成するエンコーダと、
    Ｍ×Ｎ個のシリアライザと、
    Ｍ×Ｎ個のドライバと、
    クロック信号を生成するクロック生成回路と、を含み、
    前記Ｍ×Ｎ個のシリアライザは、それぞれ前記クロック信号を使用して対応するＫ個のサブデータ列から順番にビットを選択して出力することでＭ×Ｎ個のビット列を生成し、
    前記Ｍ×Ｎ個のドライバは、前記Ｍ×Ｎ個のビット列から前記Ｍ×Ｎ個のバイナリ電気信号を生成する
    ことを特徴とする請求項１又は２に記載の光送信器。
  7. 光受信器および各シンボルがＭ（Ｍは、２以上の整数）ビットを伝送する変調光信号を送信する光送信器を含む光トランシーバであって、
    前記光送信器は、
    前記光送信器が時間分割多重でＮ（Ｎは、２以上の整数）個の光信号を多重化するときに、送信データから互いに同じビットレートのＭ×Ｎ個のバイナリ電気信号を生成する信号生成回路と、
    マッハツェンダ干渉計と、
    前記マッハツェンダ干渉計の光パスに沿って設けられ、前記Ｍ×Ｎ個のバイナリ電気信号に応じてそれぞれ前記光パスを伝搬する光の位相をシフトさせるＭ×Ｎ個の移相セグメントと、を備え、
    前記Ｍ×Ｎ個の移相セグメントは、Ｎ個の電極グループから構成され、
    前記Ｎ個の電極グループは、前記光パスに沿って直列に設けられ、
    前記Ｎ個の電極グループの中の第１の電極グループに含まれる電極と前記第１の電極グループに隣接する第２の電極グループに含まれる対応する電極との間の距離は、前記時間分割多重の１個の時間スロットに対応する時間に光が前記光パスを伝搬する距離であり、
    各電極グループは、前記Ｍ×Ｎ個のバイナリ電気信号のうちの対応するＭ個のバイナリ電気信号が与えられるＭ個以上の電極を含む
    ことを特徴とする光トランシーバ。
  8. 光受信器および各シンボルがＭ（Ｍは、２以上の整数）ビットを伝送する変調光信号を送信する光送信器を含む光トランシーバであって、
    前記光送信器は、
    前記光送信器が時間分割多重でＮ（Ｎは、２以上の整数）個の光信号を多重化するときに、送信データから互いに同じビットレートのＭ×Ｎ個のバイナリ電気信号を生成する信号生成回路と、
    マッハツェンダ干渉計と、
    前記マッハツェンダ干渉計の光パスに沿って設けられ、前記Ｍ×Ｎ個のバイナリ電気信号に応じてそれぞれ前記光パスを伝搬する光の位相をシフトさせるＭ×Ｎ個の移相セグメントと、を備え、
    前記Ｍ×Ｎ個の移相セグメントは、Ｎ個の電極グループから構成され、
    前記Ｎ個の電極グループは、前記光パスに沿って直列に設けられ、
    前記Ｎ個の電極グループの中の第１の電極グループに含まれる電極と前記第１の電極グループに隣接する第２の電極グループに含まれる対応する電極との間の距離は、前記送信データのビットレートがＢであるときに、期間Ｍ／Ｂに光が前記光パスを伝搬する距離であり、
    各電極グループは、前記Ｍ×Ｎ個のバイナリ電気信号のうちの対応するＭ個のバイナリ電気信号が与えられるＭ個以上の電極を含む
    ことを特徴とする光トランシーバ。
JP2021116070A 2021-07-14 2021-07-14 光送信器および光トランシーバ Active JP7701603B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021116070A JP7701603B2 (ja) 2021-07-14 2021-07-14 光送信器および光トランシーバ
US17/718,365 US11736201B2 (en) 2021-07-14 2022-04-12 Optical transmitter for transmitting multilevel optical signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021116070A JP7701603B2 (ja) 2021-07-14 2021-07-14 光送信器および光トランシーバ

Publications (2)

Publication Number Publication Date
JP2023012575A JP2023012575A (ja) 2023-01-26
JP7701603B2 true JP7701603B2 (ja) 2025-07-02

Family

ID=84890578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021116070A Active JP7701603B2 (ja) 2021-07-14 2021-07-14 光送信器および光トランシーバ

Country Status (2)

Country Link
US (1) US11736201B2 (ja)
JP (1) JP7701603B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11906873B2 (en) * 2022-01-05 2024-02-20 Mellanox Technologies, Ltd. Serial data conversion redundancy using optical modulators
JP2024143915A (ja) * 2023-03-31 2024-10-11 富士通株式会社 光送信装置、遅延制御回路、及び遅延制御方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030170035A1 (en) 2002-03-06 2003-09-11 Yoshiaki Kisaka Optical transmission apparatus
WO2011043079A1 (ja) 2009-10-09 2011-04-14 日本電気株式会社 光変調器モジュール及び光信号の変調方法
JP2018022949A (ja) 2016-08-01 2018-02-08 日本オクラロ株式会社 光送受信器、光送信集積回路及び光受信集積回路
US20180316483A1 (en) 2017-04-27 2018-11-01 Fujitsu Limited Optical transmitter that includes optical modulator
US20190020416A1 (en) 2016-01-15 2019-01-17 Hewlett Packard Enterprise Development Lp Optical signal modulation

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6160647A (en) * 1997-08-09 2000-12-12 Stratos Lightwave, Inc. Optoelectronic transmitter with improved control circuit and laser fault latching
US6271950B1 (en) * 1998-08-18 2001-08-07 Lucent Technologies Inc. Optical differential phase shift keying transmission system having multiplexing, routing and add/replace capabilities
US7646979B1 (en) * 2000-11-29 2010-01-12 Netapp, Inc. Multiple access protocol system and related techniques for multi-gigabit optical wavelength division multiplexed local area networks
JP4594744B2 (ja) 2005-01-14 2010-12-08 富士通オプティカルコンポーネンツ株式会社 光通信デバイス及び光デバイス
US7277603B1 (en) * 2006-02-22 2007-10-02 Nortel Networks Limited Integrated optical waveform modulation
JP4809270B2 (ja) 2007-03-07 2011-11-09 独立行政法人情報通信研究機構 光送信装置及び方法
JP4838775B2 (ja) 2007-07-20 2011-12-14 Ｎｔｔエレクトロニクス株式会社 光送信回路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030170035A1 (en) 2002-03-06 2003-09-11 Yoshiaki Kisaka Optical transmission apparatus
JP2003329989A (ja) 2002-03-06 2003-11-19 Nippon Telegr & Teleph Corp <Ntt> 光送信装置
WO2011043079A1 (ja) 2009-10-09 2011-04-14 日本電気株式会社 光変調器モジュール及び光信号の変調方法
US20120251032A1 (en) 2009-10-09 2012-10-04 Nec Corporation Optical modulator module and method for modulating optical signal
US20190020416A1 (en) 2016-01-15 2019-01-17 Hewlett Packard Enterprise Development Lp Optical signal modulation
JP2018022949A (ja) 2016-08-01 2018-02-08 日本オクラロ株式会社 光送受信器、光送信集積回路及び光受信集積回路
US20180316483A1 (en) 2017-04-27 2018-11-01 Fujitsu Limited Optical transmitter that includes optical modulator
JP2018186429A (ja) 2017-04-27 2018-11-22 富士通株式会社 光送信機

Also Published As

Publication number Publication date
JP2023012575A (ja) 2023-01-26
US20230019673A1 (en) 2023-01-19
US11736201B2 (en) 2023-08-22

Similar Documents

Publication Publication Date Title
EP3248306B1 (en) Digital generation of multi-level phase shifting with mach-zehnder modulator (mzm)
JP3597482B2 (ja) 多重装置
JP7452301B2 (ja) 光変調器および光変調方法
JP6032276B2 (ja) 光送信器、光送受信システム及び駆動回路
JPH06202053A (ja) 電子光学的方法及び装置
US9716552B2 (en) OTDM coherent transceiver
JP7701603B2 (ja) 光送信器および光トランシーバ
CN105684330B (zh) 用于生成可编程n正交幅度调制的数字光调制器
JP7294066B2 (ja) 光送信機、光トランシーバモジュール、及び光変調方法
WO2011061886A1 (ja) 光変調装置及び光変調方法
JP2009180801A (ja) 光マルチキャリア発生装置およびそれを用いた光マルチキャリア送信装置
CN109804574A (zh) 用于光传输的编码
US10326582B2 (en) Optical transmitter that includes optical modulator
JP4809270B2 (ja) 光送信装置及び方法
JP2012049801A (ja) 信号変調装置及び方法
US9425898B2 (en) Optical transmission system, optical phase modulator, and optical modulation method
US20220311534A1 (en) Optical transmitter and transmission device
Tomoaki InP modulators with linear accelerator like segmented electrode structure
US20030118351A1 (en) Optical transmitter and code conversion circuit used therefor
US12126386B2 (en) Optical transmitter that transmits multi-level optical signal
JP5937961B2 (ja) 光変調装置、光変調システム、及び光変調方法
CN101212257B (zh) 一种用于产生多种码型光归零码信号的光发射机及其方法
WO2025069261A1 (ja) 光送信機
JP2007103988A (ja) コーディング回路及びコーディング装置
JP2007097089A (ja) コーディング回路及びコーディング装置

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20231026

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240404

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20250109

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20250115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20250220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250520

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250602

R150 Certificate of patent or registration of utility model

Ref document number: 7701603

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350