JP7713384B2 - Ｎ共ドープ半導体基板 - Google Patents

Ｎ共ドープ半導体基板

Info

Publication number
JP7713384B2
JP7713384B2 JP2021536102A JP2021536102A JP7713384B2 JP 7713384 B2 JP7713384 B2 JP 7713384B2 JP 2021536102 A JP2021536102 A JP 2021536102A JP 2021536102 A JP2021536102 A JP 2021536102A JP 7713384 B2 JP7713384 B2 JP 7713384B2
Authority
JP
Japan
Prior art keywords
growth
gan
group
basal
facets
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021536102A
Other languages
English (en)
Other versions
JP2022515212A (ja
Inventor
ボーモン、ベルナール
フォーリエ、ジャン－ピエール
ジェリー、ヴァンサン
ナハス、ナビル
テンディレ、フローリアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IVWORKS CO Ltd
Original Assignee
IVWORKS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IVWORKS CO Ltd filed Critical IVWORKS CO Ltd
Publication of JP2022515212A publication Critical patent/JP2022515212A/ja
Application granted granted Critical
Publication of JP7713384B2 publication Critical patent/JP7713384B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2904—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2907—Materials being Group IIIA-VA materials
    • H10P14/2908—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2913—Materials being Group IIB-VIA materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2921—Materials being crystalline insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3216—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3442—N-type

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、窒化ガリウムＧａＮなど、周期表第１３族及び第１５族の元素に基づく半導体材料からなる基板及びウエハを製造する一般的な技術分野に関する。
これらのウエハは、発光ダイオード（ＬＥＤｓ）、レーザダイオード（ＬＤｓ）、パワーエレクトロニクス用の縦型トランジスタ、パワーエレクトロニクス又は電気通信（無線周波数）用の横型トランジスタ、電流整流ダイオード又はセンサなどの半導体構造物を製造するための基板として使用される。
第１３族又はＩＩＩＡ族元素の窒化物に基づく半導体材料基板を製造するために現在行われているプロセスは、気相成膜技術、具体的には、窒化ガリウムＧａＮ結晶などの結晶を、例えばサファイヤ基板などの異なる性質を有する出発基板（starting substrate）上に成長させるヘテロエピタキシー技術に基づいている。
これらの方法は、蒸着前に相互作用できる少なくとも２つの異なる気体成分を注入するシステムを伴う。
例えば、以下の公知の方法を挙げることができる。
・有機金属気相成長（ＭＯＶＰＥ）
・ハイドライド気相成長（ＨＶＰＥ）
・閉空間気相輸送（ｃｌｏｓｅｄ－ｓｐａｃｅ ｖａｐｏｒ ｔｒａｎｓｐｏｒｔ：ＣＳＶＴ）
・セラミック気相成長
いわゆる３Ｄ成長プロセス、例えば、３次元で横方向に成長させる方法では、転位密度を１０７／ｃｍ２未満に低減させることができる。
３次元成長の条件下では、ＨＶＰＥによる成長前面（growth front）は、成長前面に対し垂直なファセットと、成長前面に対し傾斜したファセットとを有する。この成長前面に垂直なファセットは、基底面（０００１）により形成されるファセットであり、様々な傾斜ファセット（非基底面、指数ｈｋｉｌ：ｈ≠０かつｋ≠０かつｉ≠０）よりも包含する酸素が少ないことが知られている。ｎ型ドーピングにおけるこの相違に起因して、他よりも抵抗率が高い領域、又は、異なる光学特性を有する領域が生じる。例えば研磨及び／又はポリッシングにより成形して２次元表面を得た後には、光学的及び／又は電気的特性が不均一であることが観察され得る。
また、結晶格子は、主に双晶、分極反転又はさらには多結晶からなる１０μｍを超えるサイズのマクロ介在物を有することがある。ドーピングは、結晶格子中のそのような欠陥の存在の増加につながり得る。
成長過程で発生するこれらの欠陥はいずれも、最終ウエハの不完全性（ドーピングの不均一性及び結晶欠陥、高いままの転位密度）を誘発することがあり、これは光電子及び／又は電子部品の製造での不具合を誘発することになる。
基板の光電子特性を向上させるため、ＵＳ２００６２５５３３９Ａ１は例えば、デバイス、詳細には、出力が１Ｗより大きいダイオードを装備できるよう、０．７×１０１８～約３×１０１８／ｃｍ３の濃度、及び、少なくとも１．５Ｗ／ｃｍ．Ｋの熱伝導率を有するｎドープＧａＮ結晶を開示する。この出願では、Ｓｉドーピングの例のみが記載されているが、Ｓｉ、Ｏ、Ｇｅ、Ｃなどのドーパントを単独で又は組み合わせて使用することができる。
ＵＳ２０１１０１７５２００Ａ１は、反応器内にＧｅＣｌ４を添加することによって結晶をＧｅでドーピングしてより電子伝導性の高い結晶を得て、成長速度が４５０μｍ／ｈより高い場合に観察される抵抗率の急上昇を補償する、ＨＶＰＥ成長プロセスを提示している。しかし、このような成長速度は、マクロ介在物の表面濃度を上げ、結晶品質を低下させる。
ＵＳ９４６１１２１Ｂ２は、通常、気相成長によるＧａＮ結晶内のｎドーパントの分散状態を、投入するＧａ及びドーパントを混合することによって改善するためのプロセスを特許請求している。反応器への均一的な組み込みは、ＨＣｌとの反応の前にドーパントとＧａとを予め混合するか、又は、ドーパントとハロゲン化ガリウムとを単一の管で反応器内に混合することによって達成される。ドーパント濃度の均一性は、マイクロラマン、マイクロ波検出光伝導率（ＭＤＰ）又はマイクロフォトルミネセンスにより測定される。記載されているメソッドデータから、当該特許は２Ｄ成長を伴うＨＶＰＥプロセスであり、したがって３Ｄ成長プロセスのための解決手段を提示しないことは明らかである。
このように、第１３族又はＩＩＩ族窒化物材料、詳細には、第１３族又はＩＩＩ族窒化物材料からなる基板及びウエハ、より詳細には、３次元成長条件下で得られる、通常１００マイクロメートルを超える厚み、さらには４００マイクロメートル以上の厚みという大きな厚みを有し、より均一性が高く、次のものを同時に備える、ＧａＮからなるウエハ及び基板が必要とされている。
・通常５ｃｍ－２未満、好ましくは４ｃｍ－２未満、又はさらには１ｃｍ－２未満である、マクロ介在物の低い表面密度、
・例えば、ＧａＮ（０００１）面に対し対称状態にある角度ωの（００２）線のＸ線回折（ＸＲＤ）ピークの半値幅が１３０ａｒｃｓｅｃ未満であり、又は、例えば、ＧａＮ（０００１）膜に対し傾斜状態にある角度ωの２０１線のＸ線回折（ＸＲＤ）ピークの半値幅が２４０ａｒｃｓｅｃ未満、好ましくは１４０ａｒｃｓｅｃ未満である、より良好な結晶品質、および
・向上した電子特性、通常、２５ｍｏｈｍ．ｃｍ未満、又はさらには２０ｍｏｈｍ．ｃｍ未満の平均電気抵抗率。
そこで、本発明の目的は、以下のステップを有する、第１３族窒化物、特にＧａＮからなる単結晶半導体材料を製造するためのプロセスである。
・少なくとも１つの単結晶層を、出発基板上に３次元エピタキシャル成長により堆積させるステップであって、前記層は、基底ファセットの成長に起因する、基底面（０００１）により形成される成長前面の方向に垂直なファセットを有する領域と、非基底ファセットと呼ばれる様々な配向を有するファセットの成長に起因する、前記成長前面の方向に非垂直なファセットを有する領域とを含むステップ。
・周期表第１６族の化学元素から選択される第１の化学元素と、周期表第１４族の化学元素から選択される少なくとも１つの第２の化学元素とを有するｎドーパントガスを、基底ファセットの成長に起因する領域中の第２の化学元素の濃度が１．０×１０１７／ｃｍ３より高く、非基底ファセットの成長に起因する領域中の第１の化学元素の濃度が２．０×１０１８／ｃｍ３より低くなるように供給するステップ。
表示の方法として、別途明記されていない限り、本文中に記載される化学元素濃度は、原子濃度である。
有利に、しかし任意選定によって、本発明のプロセスは、以下の特徴の少なくとも１つをさらに含んでもよい。
・ｎドーパントガスの第２の化学元素は、四塩化ゲルマニウム、ゲルマン、テトラメチルゲルマニウム及びイソブチルゲルマニウム、並びにそれらの誘導体の固体ソースから形成されるゲルマニウムであり、並びに／又は、ｎドーパントガスの第２の化学元素はシラン、ジクロロシラン及び四塩化ケイ素、並びにそれらの誘導体の固体ソースから形成されるシリコンである。
・ｎドーパントガスの第１の化学元素は、酸素である。
・酸素の供給及び濃度は、ＩＩＩ族前駆体の純度を制御することにより、及び、１０トール未満の残留圧力で１回以上非常に徹底的なパージを行い、続いて反応器のＮ２を１回以上除去することにより制御される。
本発明によるドーパントと酸素の同時添加の存在下では、ｎドーパントの濃度は、（０００１）ファセットと非基底ファセットとの間で、もはや等しく分散されることはない。
・ｎドーパントガスは、気相で塩化ガリウムガス流と混合される。
・エピタキシャル成長は、マクロ介在物の表面密度を確実に低減し、満足な結晶品質とするために、４５０μｍ／ｈ未満の成長速度でＨＶＰＥにより行われる。
・エピタキシャル成長は、９１０℃～１０３５℃の温度、好ましくは９２５℃～１０１５℃の温度でＨＶＰＥにより行われる。好ましくは、ＩＩＩ族前駆体に対するＶ族前駆体のモル流量比は、１３～２５である。好ましくは、反応器も１００～５００トールの残留圧力に維持される。このような条件は、原子比（シリコン＋ゲルマニウム）／酸素の変動が制御され、実質的に３次元成長条件下で高い原子比を可能にするウエハを得るために特に適しており、基底ファセットから構成される表面を有する成長領域が、好ましくはウエハの上面の５０％未満、又はさらには３０％未満、及び優先的には５～２５％であるウエハをもたらす。
本発明の目的はまた、以下のステップを有する、第１３族窒化物、特にＧａＮからなる半導体基板を製造するためのプロセスである。
・上述の特徴による出発基板上に、第１３族窒化物からなる単結晶半導体材料を製造するステップ。
・単結晶半導体材料を、出発基板から分離させるステップ。
・単結晶材料の厚みを除去することによって調整し、２５０μｍ～２０００μｍの厚みを有する第１３族窒化物ウエハを得るステップ。
また、本発明の目的はまた、３次元エピタキシャル成長により得られる、２次元の第１３族窒化物、特に窒化ガリウムからなるウエハであって、ウエハは、基底ファセットの成長に起因する、基底面（０００１）により形成される成長前面の方向に垂直なファセットを有する領域と、非基底ファセットとして知られる様々な配向を有するファセットの成長に起因する、成長前面の方向に対して非垂直なファセットを有する領域とを含み、以下の特徴を有する。
・非基底ファセットの成長に起因する領域は、周期表第１６族の化学元素から選択される第１の化学元素を含み、第１の化学元素の濃度は２．０×１０１８／ｃｍ３未満である。
・基底ファセットの成長に起因する領域は、周期表第１４族の化学元素から選択される少なくとも１つの第２の化学元素を含み、第２の化学元素の濃度は、１．０×１０１７／ｃｍ３より大きい。
有利にはしかし任意選択で、本発明によるウエハは以下の特徴のうちの少なくとも１つをさらに含んでもよい。
・基底ファセットの成長に起因する領域の第２の化学元素の濃度は、２．０×１０１７／ｃｍ３より大きく、非基底ファセットの成長に起因する領域の第１の化学元素の濃度は、１．０×１０１８／ｃｍ３より小さい。
・第１及び第２の化学元素の累積濃度は２．０×１０１９／ｃｍ３未満であり、好ましくは１×１０１９／ｃｍ３未満であり、又はさらには５．０×１０１８／ｃｍ３未満であり、良好な電気伝導率／抵抗率、及び光透過率を得ることができる。
・第２の化学元素は、ゲルマニウム及び／又はシリコンである。
・原子比（シリコン＋ゲルマニウム）／酸素は、約０．５～３０、好ましくは約０．５～２０、より好ましくは約０．５～１５、より好ましくは約０．５～１０、最も好ましくは約０．５～５である。
・基底ファセット成長領域は、ウエハの上面の６０％未満、好ましくは５０％未満、又は３０％未満、及び優先的には５％～２５％である。基底面からなる領域の表面比率は、例えば図４ｃに示す図に従って、面ｃに沿って測定することができる。
・ＧａＮ（０００１）面に対し対称状態にある角度ωの（００２）線のＸ線回折（ＸＲＤ）ピークの半値幅により測定される結晶品質は、１３０ ａｒｃｓｅｃ未満、好ましくは１００ａｒｃｓｅｃ未満、好ましくは９０ａｒｃｓｅｃ未満、又はさらには６０ａｒｃｓｅｃ未満であり、及び、ＧａＮ膜（０００１）に対し傾斜状態にある角度ωの２０１線のＸ線回折（ＸＲＤ）ピークの半値幅により測定される結晶品質は、２４０ａｒｃｓｅｃ未満、好ましくは１４０ａｒｃｓｅｃ未満、又はさらには１００ａｒｃｓｅｃ未満である。
・ウエハの材料の平均電気抵抗率は、２５ｍｏｈｍ．ｃｍ未満である。
・クラックは結晶内部のへき開に対応するが、ポリッシュされたウエハには、２００マイクロメートルを超えるクラックは存在しない。
また、本発明は、前述の特徴の１つによる第１３族又はＩＩＩ族窒化物ウエハの、発光ダイオード、レーザダイオード、パワーエレクトロニクス用の縦型トランジスタ、パワーエレクトロニクス又は電気通信（無線周波数）用の横型トランジスタ、電流整流ダイオード又はセンサなどの光電子及び／又は電子部品を製造するための基板としての使用に関する。
本発明の他の特徴、目的及び利点は、非限定的な例示である添付の図面を参照して、以下の詳細な説明を読むことにより明らかになるであろう。
本発明の一実施形態による、基板製造プロセスの主要なステップの一例を要約した図である。 本発明の一実施形態による、積層からなる半導体材料を示す模式図である。 本発明の一実施形態による、研磨及び仕上げのステップを説明する図である。 ３次元成長条件下で、直交する角度から、３ＤモードでのＨＶＰＥによるＧａＮ半導体材料の成長前面に垂直であり、（０００１）基底面（黒矢印で示す）に沿ったファセットを含む成長前面を示す図である。 ３次元成長条件下で、３／４の角度から、３ＤモードでのＨＶＰＥによるＧａＮ半導体材料の成長前面に垂直であり、（０００１）基底面（黒矢印で示す）に沿ったファセットを含む成長前面を示す図である。 本発明によるウエハの研磨及びポリッシング後の構造図であり、非基底ファセットの成長に起因する第１の領域と、基底ファセットの成長に起因する領域とを示す図である。 ドーピング前駆体及び関連する自由キャリア密度の関数として、３次元モードでのＨＶＰＥによるＧａＮ材料の成長前面の（０００１）ファセット領域上の、ラマン分光法により測定されたラマンＡ１（ＬＯ）ピークの平均の変動を表す図である。 ドーピング前駆体及び関連する自由キャリア密度の関数として、３次元モードでのＨＶＰＥによるＧａＮ材料の成長前面の（０００１）ファセット領域上の、ラマン分光法により測定されたラマンＡ１（ＬＯ）ピークの平均の変動を表す図である。 成長中の体積流量比Ｎ２／（Ｎ２＋Ｈ２）の関数として、３ＤモードでのＨＶＰＥによるＧａＮ材料の成長前面のファセット（０００１）領域上のラマンピークＡ１（ＬＯ）の平均の変動を表す図である。
図１、図２を参照すると、ＧａＮウエハ製造プロセスの主要な段階の一例が示されている。
以下では、本発明に係るプロセスを、ＧａＮウエハの製造に関連して説明する。
しかしながら、以下に説明するプロセスを用いて、窒化ガリウムＧａＮ以外の第１３族窒化物の層を含む材料を育成できることは、当業者にとって容易に明らかである。
１．製造プロセス
このプロセスは、次の段階から構成される。
・任意である、第１３族窒化物、好ましくはＧａＮからなる第１の層５ａの成長の段階１０
・分離領域４の形成の段階２０
・エピタキシーを再開し、ＧａＮからなる第２の厚層５ｂを形成する段階３０
・ＧａＮ結晶５を得るための分離の段階４０
・ＧａＮからなる第２の厚層５ｂの厚みを除去するための研磨の段階４５
・ＧａＮ結晶５からＧａＮウエハを形成するための仕上げの段階５０
１．１．成長の段階１０
成長の段階１０は任意選択であり、横方向の過成長（overgrowth）により第１のＧａＮ層５ａを形成する段階である。
横方向に過成長させることで、第１のＧａＮ層５ａに含まれる欠陥の密度が最小となる。
第１のＧａＮ層５ａ内の転位密度を減少させるために用いられる手法は、以下のものからなる。
・ＧａＮ成長のアイランドモード（island mode）を開始し、及び、その後に
・アイランド同士の合体を促進して、第１のＧａＮ層５ａを得る。
有利には、横方向の過成長は、ゼロではない切頂角度（truncation angle）を有する出発基板１上で実施される。
ゼロではない切頂角度を有する出発基板１を使用することにより、ゼロではない切頂角度を有する第１のＧａＮ層５ａを成長させることができる。
出発基板１は、Ｓｉ、ＡｌＮ、ＧａＮ、ＧａＡｓ、Ａｌ２Ｏ３（サファイヤ）、ＺｎＯ、ＳｉＣ、ＬｉＡｌＯ２、ＬｉＧａＯ２、ＭｇＡｌ２Ｏ４、４Ｈ－ＳｉＣ、又は、窒化ガリウムを成長させることが当業者に知られている他の任意の種類の出発基板から選択してもよい。
出発基板１は、数百マイクロメートル、一般に３５０マイクロメートルの厚みであってよい。
有利には、出発基板１は、堆積のステップを行う前に窒化処理を施してもよい。これにより、得られるＧａＮ結晶の品質が向上する。
切頂角度は、０．１～５．０度、優先的には０．２～０．８度、さらにより優先的には０．３～０．６度（特に、積層誤差を制限するため）であってもよい。
第１のＧａＮ層５ａの成長は、種々の変形例により実施することができる。特に、横方向の過成長は、次のものに基づいて実施できる。
・国際公開第９９／２０８１６号に記載される、開口部３ａを有し、アイランドが形成される誘電体マスク３ａ、３ｂの使用。
・欧州特許第１ ３３８ ６８３号明細書に記載される、開口部を有さず、アイランドが自発的に形成される誘電体層の使用。
１．１．１．横方向過成長の第１変形例
第１の変形例では、成長段階１０は、エピタキシャル横方向過成長（Ｅｐｉｔａｘｉａｌ ｌａｔｅｒａｌ ｏｖｅｒｇｒｏｗｔｈ、以下ＥＬＯという）からなる。
ＥＬＯは、出発基板１上に厚みのある平面層２を堆積させるステップを含む。
この堆積は、好ましくは有機金属気相成長（ＭＯＶＰＥ）により、例えば５００～７００℃、とりわけ６００℃の温度で行われる。
層２を堆積することで、出発基板１と、後にエピタキシャル形成される第１のＧａＮ層５ａとの間の応力が減少する。実際に、基板１上に層２を堆積することで、それぞれ異なる結晶構造を有する基板１と第１のＧａＮ層５ａとの間で「ソフト」に移行できるようになる。
さらに、層２を堆積させることにより、後述の記載から明らかになるように、後に行われるＧａＮ結晶５の分離が容易になる。層２は、例えば、ＧａＮ層、ＡｌＮ層又はＡｌＧａＮ層である。
他のステップでは、開口部３ａを含むマスク３ａ、３ｂが形成される。開口部３ａは、点状であっても帯状であってもよく、後にＧａＮアイランドが選択的に成長する位置を画定する。
マスク３ａ、３ｂは例えば、ＳｉＮｘ（ＳｉＮ、Ｓｉ３Ｎ４など）、又はＳｉＯ２、又はＴｉＮなどの誘電体材料で作られたマスクであってもよい。これにより、マスクの端部で生成される欠陥を最小限に抑え、後にマスク上にエピタキシャル形成されるＧａＮ層の品質を向上させる。マスク３ａ、３ｂの形成は、当業者に公知の任意の技術により行うことができる。例えば、マスクの形成は、以下の手順から構成されてもよい。
・ガス状シラン及びアンモニア前駆体から層２上に直接、誘電体層３ａを堆積させる、及び
・誘電体層３ａをフォトリソグラフィでエッチングして、開口部３ａを形成する。
このようにして、層２及びマスク３ａ、３ｂで被覆された出発基板１が得られる。マスク３ａ、３ｂは、第１のＧａＮ層５ａの品質を改善する（貫通欠陥を除去することによって）のみならず、出発基板１と第１のＧａＮ層５ａとの間の界面を和らげる。
別のステップは、マスクの開口部３ａを通してＧａＮアイランドを形成することである。出発基板１の主面に垂直な軸に沿った成長の速度は、横方向成長の速度よりも高く保たれる。これにより、（開口部３ａの形状に依存して）三角形状の断面を有するアイランド状又は帯状の構造体が生じる。三角形の断面を有するこれらの帯状構造体内で、貫通転位は９０度屈曲する。
次に、横方向の過成長が行われ、最終的に平坦なＥＬＯ層となる。当該プロセスにおける本ステップの最後に、転位密度が１０７ｃｍ－２未満である第１のＧａＮ層５ａが得られる。
１．１．２．横方向過成長の第２変形例
第２の実施形態では、成長段階１０は、欧州特許第１ ９７７ ０２８号明細書に記載される、ユニバーサル横方向過成長（Ｕｎｉｖｅｒｓａｌ ｌａｔｅｒａｌ ｏｖｅｒｇｒｏｗｔｈ、以下ＵＬＯという）からなる。
ＵＬＯは、出発基板１上に核形成層を堆積させるステップを含む。
核形成層は例えば、数原子面のオーダー、すなわち１０ｎｍから２０ｎｍのオーダーの厚みの非常に薄い窒化ケイ素ＳｉＮの膜である。シラン及びアンモニアによるＳｉＮの堆積は、３６０秒継続することができる。
次いで、この核形成層上に、例えばＧａＮからなる連続バッファ層２が堆積される。ＧａＮバッファ層２を堆積することで結晶欠陥が除去され、それにより、第１のエピタキシャルＧａＮ層５ａに後に含まれることになる欠陥の密度を、本プロセスの初期から最小限に抑える。
このＧａＮバッファ層２の厚みは、１０～１００ｎｍであってもよい。堆積中の温度は、５００～７００℃とすることができる。
次いで、９００～１１５０℃という高温で、アニーリングが行われる。温度の上昇と、ガス状キャリア中の十分な量の水素と、非常に薄いＳｉＮ膜の存在との複合効果の下、ＧａＮバッファ層２のモルフォロジは、物質輸送による固相再結晶から重大な改質を受ける。そして、当初連続的であったＧａＮバッファ層２は、ＧａＮパターンを有する不連続な層に変換される。このように、核形成層が非常に薄いために出発基板とのエピタキシャル関係が維持された、非常に良好な結晶品質を有するＧａＮパターン、つまりアイランドが得られる。
その結果、窒化ケイ素ＳｉＮが露出される領域はマスクとして機能し、ＧａＮパターンは、マスク内にエクスサイチュー（ｅｘ ｓｉｔｕ）で形成された開口部に位置するＧａＮ領域として機能する。次に、横方向の過成長が行われ、最終的に平坦なＵＬＯ層となる。
窒化ケイ素マスクが自発的に形成され、ＥＬＯと同じ転位屈曲メカニズムを有するこの方法を、「ＵＬＯ」（又は「自発的ＥＬＯ」）という。
１．２．分離領域４の形成の段階２０
このプロセスはさらに、分離領域４を形成する段階２０を有する。
分離領域を形成するこの段階２０は、種々の変形例により実施することができる。詳細には、分離領域を形成する段階２０は、以下のいずれかに実施できる。
・第１のＧａＮ層の成長段階１０の前（第１の変形例）
・第１のＧａＮ層の成長段階１０の後（第２の変形例）
・第１のＧａＮ層の成長段階１０の間（第３の変形例）
１．２．１．分別領域４の形成の第１変形例
第１の実施形態では、分離領域４を形成するための段階２０は、欧州特許第１ ６９９ ９５１号明細書に記載されているように、第１のＧａＮ層５ａの成長段階１０の前に犠牲中間層を堆積させることであってもよい。
１．２．２．分離領域の形成の第２変形例
第２の実施形態では、分離領域４を形成する段階２０は、第１のＧａＮ層５ａの成長段階１０の後に行われる注入のステップを含む。この注入により、第１のＧａＮ層５ａに脆化領域を形成することができる。
注入とは９第１のＧａＮ層５ａにイオンを衝突させ、これらのイオンの平均侵入深さに近い深さで、半導体中にマイクロキャビティ（又は気泡）の層を形成することである。
注入されるイオンは、タングステン、ヘリウム、ネオン、クリプトン、クロム、モリブデン、鉄、水素又はホウ素から選択してもよい。好ましくは、注入イオンは、タングステンイオンである。これらは、ＧａＮを分解するという特有の特徴を有する。
ドーズ量については、注入されるイオンがＨ＋である場合、注入ドーズ量は、１０１６～１０１７ｃｍ－２であり、注入の深さは、第１のＧａＮ層５ａの自由表面（成長面と呼ばれる）から０～５０ｎｍである。
脆化イオンの注入は、１回のステップで、又は連続するステップで実施してもよい。注入の間の温度は、４～１４００Ｋとすることができる。
注入に続いて、イオン注入中に生じた結晶の損傷を回復させるために、アニーリングを実施してもよい。アニーリングは、５００～１５００℃の温度で行うことができる。
１．２．３．分離領域の形成の第３変形例
第３の実施形態では、第１のＧａＮ層５ａの成長段階１０の間に分離領域４を形成することができる。
詳細には、成長段階が、ＥＬＯとして知られる第１の変形実施形態（すなわち、誘電体マスク３ａ、３ｂの堆積）により行われる場合、分離領域４を形成する段階２０は、マスク３ａ、３ｂの堆積の前に、バッファ層２の注入を行うことができる。
これにより、分離領域４を正確に所望の深さに配置することができる。これは、ＥＬＯのステップで堆積された第１のＧａＮ層５ａは、イオン注入と「干渉」しないからである。
当然ながら、注入は、ＥＬＯ（又はＵＬＯ）の段階の異なる局面で、すなわち、アイランド内で、アイランドが完全に合体していない途中の段階で、又は全てのアイランドが合体した後に行うことができる。
１．３．エピタキシー再開の段階３０
分離領域４の形成の段階２０及び第１のＧａＮ層５ａの成長の段階１０の最後に、プロセスは、厚いＧａＮ層５ｂを形成するためのエピタキシー再開の段階３０を有する。
また、本プロセスは、厚いＧａＮ５ｂの層を形成することにより、直接この段階３０から開始してもよく、その場合は、成長の段階１０及び分離領域の形成の段階２０は任意となる。以下の説明では、これらの段階１０及び２０が実施されると想定する。
このエピタキシャルの再開は、次のいずれかの方法により実施できる。
・有機金属気相成長（ＭＯＶＰＥ）
・ハイドライド気相成長（ＨＶＰＥ）
・閉空間気相輸送（ＣＳＶＴ）
・液相エピタキシャル成長（ＬＰＥ）
このステップでは、主に次の３つの有利な効果を可能にするＨＶＰＥ技術を使用することが好ましい。
・第１の効果は、第１のＧａＮ層５ａが、結晶品質を損なうことなく、厚く形成されることである（新たな転位又はクラックが発生しない）。
・第２の効果は、ＨＶＰＥ中に、転位密度がさらに、ＧａＮ成長（０００１）の１００μｍを超えて（参考文献：https://doi.org/10.1143/APEX.5.095503）、少なくとも２倍低減されることである。
・第３の効果は、ＨＶＰＥ成長中に分離領域４で昇華又は機械的破壊が生じた場合、得られるＧａＮ５の厚層において、分離領域４で出発基板１からの自発的な分離が起こり得ることである。
より具体的には、エピタキシャルの再開は、次のプロセスで行われる。窒素、アンモニア及び水素の混合雰囲気中で、温度を上昇させる。約１０００℃の安定した温度に到達すると、ＨＣｌと少なくとも８００℃の温度に維持された液体ガリウムとを反応させることにより得られる塩化ガリウム(ＧａＣｌ)を気相中に導入することによって、ＧａＮの厚層の成長段階が開始される。ＧａＣｌ及びアンモニアは、約１０００℃の温度に維持される成長室内で部分的に熱分解される。このようにして、（第１の成長段階で形成される）核形成基板レベルで単結晶ＧａＮ堆積物が徐々に形成される。
分離中にＧａＮ層が粉々に破壊することを回避し、破損リスクなしに容易に取り扱いできるように十分な厚みを有し、したがって機械的観点から十分に耐性のあるＧａＮ膜を得ることが必要である。成長はこれらの実験条件下で数時間継続し、ＧａＮ層を少なくとも２００ミクロン、好ましくは１ミリメートルを超える厚みに到達させる。
次いで、ＨＣｌの流れを外部に迂回させて（diverting）成長を最終的に完了させ、窒素及びアンモニアからなる雰囲気中で冷却を行う。
この第２の単結晶層５ｂの成長条件は、通常、成長温度が９００～１２００℃であり、成長速度が５０～５００マイクロメートル／ｈ、好ましくは７０～２００マイクロメートル／ｈである。
このようにして得られる自立した（self-supported）ＧａＮの原結晶の厚みは、２００μｍより厚く、好ましくは１ｍｍより厚い。最大の厚みは、１０ｍｍより薄く、又はさらには５ｍｍより薄い。
このようにして得られる自立したＧａＮの原結晶の直径は、５０ｍｍより大きく、優先的には１００ｍｍより大きい。その最大直径は、２５０ｍｍより小さく、又はさらには２００ｍｍより小さい。
これらの条件下で、ドーピングは、以下のプロセスに従い、ｎドーピング元素を添加することにより実施される。
・酸素の供給及び濃度は、ＩＩＩ族前駆体の純度を制御することにより、及び、成長の前に残留圧力５００トール未満の真空下で反応器の非常に徹底的なパージを行うことにより制御される。
・ゲルマニウムの場合は、固形ソース、ＧｅＣｌ４、ゲルマン、テトラメチルゲルマニウム及びイソブチルゲルマニウム、並びにそれらの誘導体から形成される。次に、これらのドーパントガスは、反応室内で気化される。好ましくは、これらのドーパントガスは、気相でＧａＣｌ流と予め混合してもよく、成長室内でのドーピングの流れをより均一に分散させることができる。
ガス状前駆体の場合は、ガスタンクは、１～３バールの圧力に維持され、０．２５～２０ｓｃｃｍの流量を有するキャリアガス（Ｎ２及び／又はＨ２）の流れが適用される。
・シリコンの場合は、反応室内で気化されるシラン、ジクロロシラン及び四塩化ケイ素、並びにそれらの誘導体から形成される。ジクロロシラン（９９％のＮ２（又はＨ２）に１％希釈）では、１～２０ｓｃｃｍの流れが適用される。好ましくは、これらのドーパントガスは、気相でＧａＣｌ流と混合してもよく、成長室内でのドーピングの流れをより均一に分散させることができる。
・シリコン及びゲルマニウムを同時に導入することができ、３ドーパント系となる。
１．４．分離段階４０
分離段階４０も、分離領域４を形成する段階２０が実施される変形例に従って実施される。
イオン注入の場合は、厚く形成されたＧａＮ層５が受ける熱サイクル（高温でのエピタキシャルの再開及び冷却）、すなわち、出発基板１と厚く形成されたＧａＮ層５との間の熱膨張係数の違いにより分離を引き起こす応力を発生させる熱サイクルによって、自発的な分離の段階４０が引き起こされる。
犠牲中間層が堆積されている場合は、この分離は、この中間層の自発的な気化によって、又はいわゆる犠牲層のレベルでの機械的破壊によってエピタキシー中に引き起こされる。
成長後に分離する場合には、レーザーを使用して犠牲層を気化させてもよい。
図３に示すような自立したＧａＮ結晶５が得られる。
ＨＶＰＥにおいて一般的であるように、ＧａＮ結晶５は、前面５２上に六角錐の形状の突起５１を含む。
図３に示すように、このような結晶は湾曲しており、２５メートル未満、好ましくは２０メートル未満の曲率半径（前面５２の曲率半径、及び前面５２の反対側の結晶面の曲率半径）を有する。
図３の例では、この曲率半径は５メートル以上であり、さらに、結晶５は、１０７ｃｍ－２以下、好ましくは５×１０６ｃｍ－２未満の貫通転位密度を有する。
ＧａＮ結晶５がゼロではない切頂角度を有する出発基板上に形成されると、ＧａＮ結晶５もまた、ゼロではない切頂角度を有することになり、１つの層から次の層へと伝播する結晶面の配向を有している。例えば、４度の切頂角度を有するサファイヤ基板１の場合、結晶５の成長面はその表面全体にわたって４度の切頂角度を有し、好ましくは０．１～１度の角度である。
１．５．調整の段階４５
出発基板１から分離されると、ＧａＮ結晶５は研磨される。現在の技術では、膜厚の除去は１０マイクロメートル以内の誤差で制御可能である。
１．６．仕上げの段階５０
次いで、仕上げ加工を行い、ＧａＮウエハを形成する。
インサートの裏面及び側面つまり端部は研磨され、用途に許容される表面仕上がりまでポリッシュされる。
このように、本願プロセスは、半導体材料のウエハ、特には周期表の第１３族及び第１５族の元素を材料とするウエハ、さらに特には第１３族窒化物、好ましくはＧａＮからなるウエハであって、直径が５０ｍｍ、さらに１００ｍｍ、又はさらには１５０～２００ｍｍより大きいウエハの製造に特に適している。
本発明のプロセスに従って形成された、図３に記載の半導体材料のウエハは、２００～２０００マイクロメートルの厚みを有し、ＧａＮ膜（０００１）に対し対称状態にある角度ωの（００２）線のＸ線回折（ＸＲＤ）ピークの半値幅が１３０ａｒｃｓｅｃ未満である、優れた結晶品質を有する。
別の可能なプロセスによれば、説明の目的及び上述のプロセスとの対比として、本発明による単結晶物質は、好ましくは少なくとも数マイクロメートルであり、かつ１０マイクロメートル未満であるＧａＮ窒化物の層が予め堆積された、例えばサファイヤなどの出発基板又はシード上で成長させることによって得られる。成長は、ＨＶＰＥ反応器中で行われる。エピタキシャル堆積は、上述した段階３０と同じ条件下で行われるが、数ｍｍの層を形成するため、より長い期間にわたって継続される。
結晶は、トリミングを受け、次いで、緩いワイヤー鋸(切断前にワイヤーに付着させるスラリー中の研磨粒子)、又は固定ワイヤー鋸(ワイヤー上に予め固定された研磨粒子)のいずれかを使用して、通常１００～６００マイクロメートルの厚さを有する数枚のウエハに切断される。仕上げの段階(研磨、ポリッシング)は、上述のプロセスと同様である。
本発明及びその利点は、以下の実施例によって説明される。本発明による実施例は、発明の実施を限定するものと見なされるべきではない。
実施形態例
実施例１（比較例）では、ＧａＮ成長は、例えば、ＷＯ／０３１００８３９Ａ２に記載されるように基板に基づいて、例えば、好ましくは包含されるＷＯ／０３１００８３９Ａ２のステップ（ｉｉｉ）に記載のプロセスによる基板により、ＨＶＰＥで行われる。Ｎ２／（Ｎ２＋Ｈ２）の（体積）流量は０．２である。さらに、本例では、成長温度は９３０℃に維持される。走査型電子顕微鏡で観察した成長前面ＦＣの構造を図４（ａ）、（ｂ）に示す。
図４ｃは、本発明によるウエハの研磨及びポリッシング後の構造図であり、非基底ファセットの成長に起因する第１の領域と、基底ファセットの成長に起因する領域とを示す図である。
実施例２（比較例）では、実施例１と異なり、図１に示すステップ３０のＨＶＰＥ成長の段階中に、気相に酸素が導入され（例えば、０．２～１０ｓｃｃｍで送られる、９９％ のＮ２に１％希釈の酸素流）、ＧａＮ材料にnドーピングを導入する。
実施例３（本発明による）では、実施例２と異なり、ゲルマニウムも導入される。ゲルマニウムは、ＧｅＣｌ４の形で２ｓｃｃｍの流れで、ＧａＮ材料を共ドーピングするためにＨＶＰＥの最後まで導入される。
基底ファセット領域（０００１）及び非基底領域でのＳＩＭＳ測定から、包含される原子のそれぞれの量を推定することができた。この目的のために、イオンビームを表面に照射して、材料の一部を局所的にイオン化する。これにより、材料を構成する原子（合金化、ドーピング又は不純物）を分析することが可能になる。測定ラインは、約０．９ｍｍの長さで行われる。選択された入射イオンビームは、直径約１０μｍ及び深さ約１μｍの円における材料の組成の分析を可能にする。測定ラインの各クレータ（又はビームの衝突点）は、約５０μｍ間隔である。
このプロトコルを使用して、及び、非基底ファセット成長に起因するＧａＮ領域との比較における基底ファセット成長に起因するＧａＮ領域の密度により、基底ファセット成長（０００１）に起因するＧａＮ領域において少なくとも１回のＳＩＭＳ測定が行われる。測定がなされると、分析された領域はカソードルミネセンスにより撮像され、ＳＩＭＳ測定を異なるＧａＮ領域に確実に帰属させる。
また、ファンデルパウ（Van der Pauw）法で測定されたＧａＮ層の自由キャリア密度及び平均抵抗率も、下記の表１に示す。
表１：ＮＩＤ（又は非ドープ）、Ｏドープ、及び、Ｏ＋Ｇｅドープのサンプルに実施したＳＩＭＳ測定；ＬＯＤ＝検出限界（６＊１０１５ｃｍ－３）
ＸＲＤ結晶品質は、（０００１）ＧａＮ面に対し対称状態にある角度ωの（００２）線のＸ線回折（ＸＲＤ）ピークの半値幅を測定することにより決定される。
（０００１）ファセットの酸素元素の量は、非基底３次元成長領域とは異なり、ドーピングによりごく僅かに増加することが観察される。ゲルマニウム元素を導入した場合、得られたゲルマニウム濃度は、（０００１）ファセットに起因する成長領域と非基底ファセットに起因する成長領域とで同様である。
実施例２及び３は、概して同様の特性（自由キャリア密度及び抵抗率）を有しており、実施例１と比較して改善されているが、本発明による実施例３は、より一層均一なドーパントの分布を示し、同時に、結晶品質は非常に満足できる品質であり、マクロ介在物の表面密度は許容範囲であることを示している。
また、本発明者らの実験によれば、ファセット領域（０００１）中のＧｅ原子又はＳｉ原子の最小濃度は、好ましくは１．０×１０１７原子／ｃｍ３よりも高く、非基底ファセットの成長に起因する領域中のＯ原子の最大濃度は、好ましくは２．０×１０１８原子／ｃｍ３よりも低い。その結果、ＧａＮ層の平均抵抗率、２５ｍｏｈｍ．ｃｍ未満、又はさらには２０ｍｏｈｍ．ｃｍ未満に到達することが可能となり、同時に、２つのドメインからなる結晶のＯ、Ｓｉ及びＧｅ原子の累積密度は、１．０×１０１９原子／ｃｍ３未満に保つことが可能となる。また、Ｇｅ＋Ｓｉ原子の濃度は、２．０×１０１７原子／ｃｍより高く、優先的には、８．０×１０１７原子／ｃｍ３よりも高くすることができる。さらに、Ｏ原子の密度は、優先的には１．０×１０１８原子／ｃｍ３未満にすることができる。
また、ファセット成長（０００１）に起因する領域について、Ｔｈｅｒｍｏ ＤＸＲｘｉラマン分光装置を用いてラマン測定を行った。この分光装置は、最大取得容量６００スペクトル／秒の高速ラマンイメージング用である。ある構成では、５３２ｎｍのレーザー、１０ｍＷの出力で分析を行う。レーザービームは、５０倍の倍率レベルを有する顕微鏡を通してサンプルに集束される。
自由キャリア密度の変動は、ＧａＮのラマンスペクトルにおけるＡ１（ＬＯ）ピークの位置に影響を及ぼすことが知られている。波数が増加するにつれ、サンプルの自由キャリア密度はより高くなる。図５a及び図５ｂは、ＧｅＣｌ４流量に関連するドーピング率の関数として、Ａ１（ＬＯ）ピーク位置の変動を示す。注目すべきは、ドーピングを酸素のみで行った場合、ファセット領域（０００１）におけるＡ１（ＬＯ）ピーク位置は変動しないため、これらの領域の自由キャリア濃度は意図的なドーピングを行わないサンプルと同様であると推定できる。混合ドーピング（ここではゲルマニウム＋酸素）の場合は、ピーク位置が変動するため、ファセット領域（０００１）の自由キャリアの数が増えていることがわかる。このように、実施例３の単結晶は、その表面全体にわたり、７３４ｃｍ－１より大きいラマンピークＡ１（ＬＯ）を有する。
実施例４及び図６は、反応器内のＮ２／（Ｎ２＋Ｈ２）体積流量を増加させると、ファセット成長（０００１）に起因する領域内のドーピングが増加することを示している。
このように、本発明により、基底面（０００１）と非基底面が、ＧａＮのＨＶＰＥ成長中、同じ３次元成長前面に共存することが可能になり、かつ、ＧａＮ層を成形して２次元表面を得た後には、単に酸素でドーピングした場合よりも均一な光学的及び電気的特性を有することを可能にする。
材料特性の均一性が向上すると、その利点は、我々の製品から作られる発光ダイオード、レーザー及びパワートランジスタの電流分布も向上することである。また、光学的用途の場合は、ＧａＮ層の吸収率の均一性も向上する。
後者は同じウエハ内でそれらの特性に有意な変動を有しないため、これらの利点は共に、デバイスの製造において有益である。

Claims (5)

  1. 第１３族窒化物からなる単結晶半導体材料の製造プロセスであって、
    少なくとも１つの単結晶層を、出発基板上に３次元エピタキシャル成長により堆積させるステップであって、前記単結晶層は、基底ファセットの成長に起因する、基底面（０００１）により形成される成長前面の方向に垂直なファセットを有する領域と、非基底ファセットと呼ばれる様々な配向を有するファセットの成長に起因する、前記成長前面の方向に非垂直なファセットを有する領域とを含むステップと、
    周期表第１６族の化学元素から選択される第１の化学元素と、周期表第１４族の化学元素から選択される少なくとも１つの第２の化学元素とを有するｎドーパントガスを、前記基底ファセットの成長に起因する領域中の前記第２の化学元素の濃度が１．０×１０１７個／ｃｍ３より高く、前記非基底ファセットの成長に起因する領域中の前記第１の化学元素の濃度が２．０×１０１８個／ｃｍ３より低くなるように供給するステップとを有し、
    前記単結晶半導体材料の原子比（シリコン＋ゲルマニウム）／酸素は、０．５～５であり、
    前記少なくとも１つの単結晶層をエピタキシャル成長により堆積させるステップは、
    ４５０μｍ／ｈ未満の成長速度でハイドライド気相成長（ＨＶＰＥ）により行われ、
    ９１０℃～１０３５℃の温度で行われ、
    １００～５００トールの残留圧力に維持される反応器で行われ、
    ＩＩＩ族前駆体に対するＶ族前駆体のモル流量比を１３～２５として前記ＩＩＩ族前駆体及び前記Ｖ族前駆体を供給する、
    単結晶半導体材料の製造プロセス。
  2. 前記ｎドーパントガスの前記第２の化学元素は、四塩化ゲルマニウム、ゲルマン、テトラメチルゲルマニウム及びイソブチルゲルマニウム、並びにそれらの誘導体の固体ソースから形成されるゲルマニウムであり、並びに／又は、前記ｎドーパントガスの前記第２の化学元素は、シラン、ジクロロシラン及び四塩化ケイ素、並びにそれらの誘導体の固体ソースから形成されるシリコンである、請求項１に記載の製造プロセス。
  3. 前記ｎドーパントガスの前記第１の化学元素は酸素である、請求項１又は２に記載の製造プロセス。
  4. 前記ｎドーパントガスは、気相で塩化ガリウムガス流と混合される、請求項１から３のいずれか１項に記載の製造プロセス。
  5. 第１３族窒化物からなる半導体基板の製造プロセスであって、
    第１３族窒化物からなる単結晶半導体材料を出発基板上に製造する、請求項１から４のいずれか１項に記載のステップと、
    前記単結晶半導体材料を、前記出発基板から分離させるステップと、
    前記単結晶半導体材料の厚みを除去することによって調整し、２５０～２０００μｍの厚みを有する第１３族窒化物ウエハを得るステップとを有する製造プロセス。
JP2021536102A 2018-12-21 2019-12-18 Ｎ共ドープ半導体基板 Active JP7713384B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1873952 2018-12-21
FR1873952A FR3091020B1 (fr) 2018-12-21 2018-12-21 SUBSTRAT SEMI-CONDUCTEUR CO-DOPE n
PCT/EP2019/086123 WO2020127605A1 (fr) 2018-12-21 2019-12-18 SUBSTRAT SEMI-CONDUCTEUR CO-DOPE n

Publications (2)

Publication Number Publication Date
JP2022515212A JP2022515212A (ja) 2022-02-17
JP7713384B2 true JP7713384B2 (ja) 2025-07-25

Family

ID=66867303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021536102A Active JP7713384B2 (ja) 2018-12-21 2019-12-18 Ｎ共ドープ半導体基板

Country Status (7)

Country Link
US (1) US11990335B2 (ja)
EP (1) EP3900016A1 (ja)
JP (1) JP7713384B2 (ja)
KR (1) KR102902656B1 (ja)
CN (1) CN113874981B (ja)
FR (1) FR3091020B1 (ja)
WO (1) WO2020127605A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102778759B1 (ko) * 2022-09-13 2025-03-11 한국광기술원 저 전위밀도를 갖는 질화물 기판 및 그의 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270516A (ja) 2001-03-07 2002-09-20 Nec Corp Ｉｉｉ族窒化物半導体の成長方法、ｉｉｉ族窒化物半導体膜およびそれを用いた半導体素子
JP2002343728A (ja) 2001-05-21 2002-11-29 Nec Corp 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP2010070430A (ja) 2008-09-22 2010-04-02 Sumitomo Electric Ind Ltd 導電性窒化物半導体基板並びにその製造方法
JP2014520748A (ja) 2011-06-27 2014-08-25 サン‐ゴバン、クリストー、エ、デテクトゥール 半導体基板及び製造方法
WO2016136547A1 (ja) 2015-02-23 2016-09-01 三菱化学株式会社 Ｃ面ＧａＮ基板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2769924B1 (fr) 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
FR2840452B1 (fr) 2002-05-28 2005-10-14 Lumilog Procede de realisation par epitaxie d'un film de nitrure de gallium separe de son substrat
FR2860248B1 (fr) 2003-09-26 2006-02-17 Centre Nat Rech Scient Procede de realisation de substrats autosupportes de nitrures d'elements iii par hetero-epitaxie sur une couche sacrificielle
KR100673873B1 (ko) 2005-05-12 2007-01-25 삼성코닝 주식회사 열전도도가 우수한 질화갈륨 단결정 기판
TWI408264B (zh) 2005-12-15 2013-09-11 聖戈班晶體探測器公司 低差排密度氮化鎵（ＧａＮ）之生長方法
US8778078B2 (en) 2006-08-09 2014-07-15 Freiberger Compound Materials Gmbh Process for the manufacture of a doped III-N bulk crystal and a free-standing III-N substrate, and doped III-N bulk crystal and free-standing III-N substrate as such
JP2008303136A (ja) * 2007-05-08 2008-12-18 Sumitomo Chemical Co Ltd 化合物半導体基板の製造方法
JP4941172B2 (ja) * 2007-08-22 2012-05-30 日立電線株式会社 Ｉｉｉ−ｖ族窒化物半導体自立基板及びｉｉｉ−ｖ族窒化物半導体自立基板の製造方法
JP4985533B2 (ja) * 2007-10-24 2012-07-25 住友電気工業株式会社 半絶縁性窒化物半導体基板の製造方法
JP5251893B2 (ja) 2010-01-21 2013-07-31 日立電線株式会社 導電性ｉｉｉ族窒化物結晶の製造方法及び導電性ｉｉｉ族窒化物基板の製造方法
US8110484B1 (en) * 2010-11-19 2012-02-07 Sumitomo Electric Industries, Ltd. Conductive nitride semiconductor substrate and method for producing the same
JP6547552B2 (ja) * 2015-09-28 2019-07-24 三菱ケミカル株式会社 Ｃ面ＧａＮウエハおよびＣ面ＧａＮウエハ製造方法
JP6169292B1 (ja) * 2015-12-11 2017-07-26 日本碍子株式会社 １３族元素窒化物結晶基板および機能素子

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270516A (ja) 2001-03-07 2002-09-20 Nec Corp Ｉｉｉ族窒化物半導体の成長方法、ｉｉｉ族窒化物半導体膜およびそれを用いた半導体素子
JP2002343728A (ja) 2001-05-21 2002-11-29 Nec Corp 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP2010070430A (ja) 2008-09-22 2010-04-02 Sumitomo Electric Ind Ltd 導電性窒化物半導体基板並びにその製造方法
JP2014520748A (ja) 2011-06-27 2014-08-25 サン‐ゴバン、クリストー、エ、デテクトゥール 半導体基板及び製造方法
WO2016136547A1 (ja) 2015-02-23 2016-09-01 三菱化学株式会社 Ｃ面ＧａＮ基板

Also Published As

Publication number Publication date
JP2022515212A (ja) 2022-02-17
US11990335B2 (en) 2024-05-21
WO2020127605A1 (fr) 2020-06-25
KR102902656B1 (ko) 2025-12-23
FR3091020B1 (fr) 2023-02-10
US20220068641A1 (en) 2022-03-03
CN113874981A (zh) 2021-12-31
FR3091020A1 (fr) 2020-06-26
EP3900016A1 (fr) 2021-10-27
CN113874981B (zh) 2025-09-19
KR20210139218A (ko) 2021-11-22

Similar Documents

Publication Publication Date Title
US7727874B2 (en) Non-polar and semi-polar GaN substrates, devices, and methods for making them
US8202793B2 (en) Inclusion-free uniform semi-insulating group III nitride substrates and methods for making same
TWI429797B (zh) 第 iii 族氮化物半導體結晶基板及半導體元件
US6447604B1 (en) Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices
CN102174712B (zh) (Al,In,Ga)N 衬底及其制备方法、微电子或光电子器件制品
US20090243043A1 (en) Growth method using nanostructure compliant layers and hvpe for producing high quality compound semiconductor materials
KR101472832B1 (ko) Ⅲ-ｎ 층의 생산 방법, ⅲ-ｎ 층 또는 ⅲ-ｎ 기판, 및 이에 기초한 장치
US20250313992A1 (en) GaN SUBSTRATE
JP7713384B2 (ja) Ｎ共ドープ半導体基板
US12506003B2 (en) Semiconductor substrate with nitride interface layer
KR102798982B1 (ko) 오프컷 각도의 변동이 감소된 13족 원소 질화물 웨이퍼
JP7674741B2 (ja) ｎドープ中間層を有する半導体基板
US20250129513A1 (en) Production method for nitride crystal substrate and nitride crystal substrate
US20230399770A1 (en) Group iii nitride crystal, group iii nitride semiconductor, group iii nitride substrate, and method for producing group iii nitride crystal
KR101094409B1 (ko) 질화갈륨 단결정 후막의 제조 방법
JP2012121771A (ja) 窒化ガリウム基板
Han Growth of gallium nitride layers with very low threading dislocation densities

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20220912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20220913

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241015

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20250107

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20250116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250714

R150 Certificate of patent or registration of utility model

Ref document number: 7713384

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150