JP7714801B2 - 半導体レーザデバイスの製造方法および製造装置 - Google Patents

半導体レーザデバイスの製造方法および製造装置

Info

Publication number
JP7714801B2
JP7714801B2 JP2024527023A JP2024527023A JP7714801B2 JP 7714801 B2 JP7714801 B2 JP 7714801B2 JP 2024527023 A JP2024527023 A JP 2024527023A JP 2024527023 A JP2024527023 A JP 2024527023A JP 7714801 B2 JP7714801 B2 JP 7714801B2
Authority
JP
Japan
Prior art keywords
substrate
manufacturing
laser device
semiconductor laser
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2024527023A
Other languages
English (en)
Other versions
JPWO2023238923A1 (ja
JPWO2023238923A5 (ja
Inventor
佳伸 川口
賢太郎 村川
剛 神川
元久 宇佐川
晶子 古茂田
瑞基 外村
毅 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2023238923A1 publication Critical patent/JPWO2023238923A1/ja
Publication of JPWO2023238923A5 publication Critical patent/JPWO2023238923A5/ja
Application granted granted Critical
Publication of JP7714801B2 publication Critical patent/JP7714801B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215—Bonding to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202—Cleaving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0203—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/021—Silicon based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/0234—Up-side down mountings, e.g. Flip-chip, epi-side down mountings or junction down mountings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2201—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure in a specific crystallographic orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217—Removal of the substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Lasers (AREA)

Description

本開示は半導体レーザデバイスの製造方法等に関する。
特許文献１には、成長基板上に形成されたレーザ素子構造を有する素子構造ウェハを支持基板に貼り合わせ、これによって得られる貼り合わせウェハを個片化し、光出射端面および光反射端面を有する支持基板付きレーザ素子を得る手法が開示されている。
日本国公開特許公報「特開２０１９－４６８６８号」
本開示に係る半導体レーザデバイスの製造方法は、第１基板と、前記第１基板上に結晶成長したストライプ状の複数の半導体部とを備えた半導体基板を準備する工程と、前記第１基板上において、前記複数の半導体部それぞれを含む複数の構造体を、短手方向に平行な端面が各構造体に出るように分割して個体群を得る工程と、前記個体群に含まれる複数の個体を第２基板に転写する工程と、前記第２基板を分断して、それぞれが１以上の個体を含む複数の素子基板を得る工程とを含む。
実施形態に係る半導体レーザデバイスの製造方法を示す斜視図である。 実施形態に係る半導体レーザデバイスの製造方法を示すフローチャートである。 実施形態に係る半導体デバイスの製造装置を示すブロック図である。 実施例に係る半導体レーザデバイスの製造方法を示すフローチャートである。 実施例に係る半導体レーザデバイスの製造方法を示す平面図である。 実施例に係る半導体レーザデバイスの製造方法を示す断面図である。 実施例に係る第２基板上の個体配置を示す斜視図である。 実施例に係る個体（レーザ体）の構成例を示す、共振器長方向に垂直な断面図である。 実施例に係る個体（レーザ体）の構成例を示す、共振器長方向に平行な断面図である。 実施例に係る素子基板およびレーザ素子の構成を示す斜視図である。 実施例に係る半導体レーザデバイスの製造方法を示す平面図である。 実施例に係る半導体レーザデバイスの製造方法を示す平面図である。 実施例に係る半導体レーザデバイスの製造方法を示す平面図である。 第１基板に含まれるベース基板の構成例を示す断面図である。 実施例にかかる半導体基板の製造方法を示す断面図である。 実施例に係る半導体レーザデバイスの製造方法を示す平面図である。 実施例に係る半導体レーザデバイスの製造方法を示す断面図である。 実施例に係る半導体レーザデバイスの製造方法を示す断面図である。 実施例に係る半導体レーザデバイスの製造方法を示す断面図である。 実施例に係る半導体レーザデバイスの製造方法を示す断面図である。 実施例に係る半導体レーザデバイスの製造方法を示す斜視図である。 実施例に係る半導体レーザデバイスの製造方法を示す断面図である。 実施例に係る半導体レーザデバイスの製造方法を示す断面図である。 実施例に係る半導体レーザデバイスの製造方法を示す斜視図である。 実施例に係る半導体レーザデバイスの製造方法を示す断面図である。
（半導体レーザデバイスの製造方法）
図１は、実施形態に係る半導体レーザデバイスの製造方法を示す斜視図である。図２は、実施形態に係る半導体レーザデバイスの製造方法を示すフローチャートである。
図１および図２に記載の半導体レーザデバイスの製造方法は、第１基板ＦＫと、第１基板ＦＫ上に結晶成長したストライプ状の複数の半導体部８とを備えた半導体基板１０を準備する工程（Ｓ１０）と、第１基板ＦＫ上において、複数の半導体部８それぞれを含む複数の構造体ＪＴを、短手方向（Ｘ方向）に平行な端面ＣＦが各構造体ＪＴに形成されるように分割して個体群ＬＡを得る工程（Ｓ２０）と、個体群ＬＡに含まれる複数の個体ＬＴを第２基板ＳＫに転写する工程（Ｓ３０）と、第２基板ＳＫを分断して、それぞれが１以上の個体ＬＴを含む複数の素子基板３０を得る工程（Ｓ４０）とを含む。
個体群ＬＡとは、例えば４つ以上の個体をいう。半導体基板１０を複数の個片基板１０Ｄに分割した後に、個片基板１０Ｄの複数の個体ＬＴを第２基板ＳＫに転写してもよい。半導体基板１０では、第１基板ＦＫから半導体部８への向きを「上向き」とする。半導体基板１０の法線方向と平行な視線で対象物を視る（透視的な場合を含む）ことを「平面視」と呼ぶことがある。半導体基板とは、半導体部を含む基板という意味であり、第１基板ＦＫ（テンプレート基板と呼ぶことがある）が非半導体（例えば、絶縁体）を含んでいてもよい。
本実施形態に係る半導体レーザデバイスの製造方法では、複数の構造体ＪＴを分割して得られる個体群ＬＡから複数の個体ＬＴを第２基板ＳＫに転写し、その後に第２基板ＳＫを分断するため、半導体レーザデバイス（例えば、素子基板３０）の製造歩留まりが高められる。半導体部８の結晶方位に沿ったストライプ形状の複数の構造体ＪＴを転写することなく第１基板ＦＫ上で分割するため、複数の構造体ＪＴについて、端面ＣＦを、所望の形状および所望の位置に形成することができる。
半導体部８は、窒化物半導体を含む半導体層（例えば、窒化物半導体結晶）であってもよい。窒化物半導体は、例えば、ＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１；０≦ｙ≦１；０≦ｚ≦１；ｘ＋ｙ＋ｚ＝１）と表すことができ、具体例として、ＧａＮ系半導体、ＡｌＮ（窒化アルミニウム）、ＩｎＡｌＮ（窒化インジウムアルミニウム）、ＩｎＮ（窒化インジウム）を挙げることができる。ＧａＮ系半導体とは、ガリウム原子（Ｇａ）および窒素原子（Ｎ）を含む半導体であり、典型的な例として、ＧａＮ、ＡｌＧａＮ、ＡｌＧａＩｎＮ、ＩｎＧａＮを挙げることができる。半導体部８は、ドープ型（例えば、ドナーを含むｎ型）でもノンドープ型でもよい。
ストライプ状の複数の構造体ＪＴの分割は、劈開によって行ってもよいし、エッチング（ドライあるいはウェットエッチング）によって行ってもよい。構造体ＪＴの分割によって形成される端面ＣＦは、個体ＬＴ（レーザ体）の共振器端面を含んでもよい。
ステップＳ３０では、第２基板ＳＫへの単位面積当たりの転写個体数が、個体群ＬＡにおける単位面積当たりの個体数よりも小さくなるような選択転写を行うことができる。例えば、複数の個体ＬＴのＹ方向の間隔が、各個体ＬＴ（レーザ体）のＹ方向のサイズ（共振器長）以上であってもよい。ステップＳ４０では、いずれの個体ＬＴも分断しないように第２基板ＳＫを分断することができる。こうすれば、第２基板ＳＫの分断に伴う個体ＬＴの端面（レーザ体の共振器端面）の汚染を低減することができる。
（半導体レーザデバイスの製造装置）
図３は、実施形態に係る半導体デバイスの製造装置を示すブロック図である。図３の半導体デバイスの製造装置５０は、Ｓ１０の工程を行う装置Ａ１０と、Ｓ２０の工程を行う装置Ａ２０と、Ｓ３０の工程を行う装置Ａ３０と、Ｓ４０の工程を行う装置Ａ４０と、装置Ａ１０、装置Ａ２０、装置Ａ３０および装置Ａ４０を制御する装置Ａ５０と、を備える。
（実施例）
図４は、実施例に係る半導体レーザデバイスの製造方法を示すフローチャートである。図５は、実施例に係る半導体レーザデバイスの製造方法を示す平面図である。図６は、実施例に係る半導体レーザデバイスの製造方法を示す断面図である。図７は、実施例に係る第２基板上の個体配置を示す斜視図である。図８Ａは、実施例に係る個体（レーザ体）の構成例を示す、共振器長方向に垂直な断面図である。図８Ｂは、実施例に係る個体（レーザ体）の構成例を示す、共振器長方向に平行な断面図である。図９は、実施例に係る素子基板およびレーザ素子の構成を示す斜視図である。
図４～図６に記載の半導体レーザデバイスの製造方法は、マスク部５および開口部Ｋを含むマスクパターン６を含む第１基板ＦＫと、第１基板ＦＫ上に結晶成長したストライプ状の複数の半導体部８とを備えた半導体基板１０を準備する工程と、第１基板ＦＫ上において、複数の半導体部８それぞれを含む複数の構造体ＪＴを、短手方向（Ｘ方向）に平行な端面ＣＦが各構造体ＪＴに形成されるように分割して個体群ＬＡを得る工程と、マスクパターン６を除去する工程と、個体群ＬＡに含まれる複数の個体ＬＴを第２基板ＳＫに転写し、複数の個体ＬＴがマトリクス配置された素子基板２０（半導体デバイス）を得る工程と、第２基板ＳＫを分断し、一列に並ぶ２以上の個体ＬＴをそれぞれが含む複数の素子基板３０（半導体デバイス）を得る工程と、素子基板３０上の各個体ＬＴの端面ＣＦに誘電体膜（反射鏡膜）ＲＦを形成する工程と、素子基板３０を分断して、それぞれが１以上の個体を含む複数のレーザ素子４０（半導体デバイス）を得る工程とを含む。ここでは、転写前にマスクパターン６を除去しているが、マスクパターン６を除去することなく転写を行ってもよい。
第１基板ＦＫ（テンプレート基板）がベース基板ＢＳを含み、ベース基板ＢＳ上にマスクパターン６が形成されていてもよい。半導体部８は、開口部Ｋによってベース基板ＢＳが露出した領域（第１基板ＦＫのシード領域）を起点として、ＥＬＯ（Epitaxial Lateral Overgrowth）法によって形成することができる。ＥＬＯ法には、有機金属気相成長、ハイドライド気相成長、分子線気相成長等の気相成長を適用することができる。
マスク部５は、半導体部８を横方向成長させる選択成長用マスク（第１基板ＦＫの成長抑制領域）であってもよい。半導体部８の厚み方向はｃ軸方向（＜０００１＞方向）であってもよい。開口部Ｋは長手形状であり、その幅方向が、例えば窒化物半導体結晶である半導体部８のａ軸方向（＜１１－２０＞方向）であって、その長手方向がｍ軸方向であってもよい。マスクパターン６では、複数の開口部Ｋが、半導体部８のａ軸方向（Ｘ方向）に並んでいてもよい。
本実施例のＥＬＯ法では、マスク部５上を互いに逆方向（ａ軸方向）に成長する結晶同士が会合する前に成長を止めることで、ストライプ状の複数の半導体部８を形成することができる。隣り合う半導体部８のギャップＧの下方にはマスク部５が位置する。
図５および図６に示すように、構造体ＪＴは、半導体部８と半導体部８上に位置する上層部９とを含んでもよい。上層部９が、窒化物半導体を含む機能半導体層９Ｓ、絶縁膜９Ｚおよび電極９Ａ・９Ｃを含んでもよい。隣り合う半導体部８のギャップＧ下にはマスク部５が存在するため、機能半導体層９Ｓ（例えば、窒化物半導体結晶）は、半導体部８上に選択的に成長し、ギャップＧに面するマスク部５上および半導体部８のＸ方向の側面上にはほとんど形成（成膜）されない。よって、複数の構造体ＪＴは、半導体部８の結晶方位（例えばｍ軸方位）に沿ったストライプ形状となる。機能半導体層９ＳはリッジＲＪ（凸状の電流狭窄部）を含んでもよい。ＥＬＯ法で形成された半導体部８においてはマスク部５上の部分が低欠陥となるため（後述）、リッジＲＪは、平面視でマスク部５と重なるように、ｍ軸方向を長手方向とする長手形状としてもよい。
実施例では複数の構造体ＪＴそれぞれを劈開によって分割してもよい。半導体部８が窒化物半導体を含み、劈開面である端面ＣＦが、窒化物半導体（結晶）のｍ面に平行であってもよい。
各構造体ＪＴに劈開を開始させるためのスクライビングを行ってもよい。半導体部８がＧａＮ系半導体を含み、第１基板ＦＫがこのＧａＮ系半導体よりも熱膨張係数が小さい材料で構成されたウェハ（例えば、シリコン基板）を含んでもよい。この場合、各構造体ＪＴの半導体結晶にスクライビングを行うことで半導体基板１０の内部応力が開放されるため、劈開を自然進行させることができる。このスクライビングを、構造体ＪＴのリッジＲＪに近い側の側面に行うことで、端面ＣＦに含まれる共振器端面（リッジＲＪの断面）の平坦性を高めることができる。
第１基板ＦＫおよび第２基板ＳＫそれぞれがシリコン基板を含んでいてもよいし、第１基板ＦＫおよび第２基板ＳＫそれぞれが炭化ケイ素基板を含んでもよい。両基板の材料が同一であれば接合精度が高められる。
そのため、加熱した第２基板ＳＫに、第１基板ＦＫ上の複数の個体ＬＴを接合することによって複数の個体ＬＴを第２基板ＳＫに転写する工程が、容易になる。複数の個体ＬＴを第２基板ＳＫに転写する際に、個体ＬＴと第１基板ＦＫとの接続結晶部８Ｕが自然破断してもよい。もちろん、複数の個体ＬＴを第２基板ＳＫに転写する前に外力によって接続結晶部８Ｕを破断させてもよい。
複数の個体ＬＴを第２基板ＳＫに転写すると同時に、各個体ＬＴを第２基板ＳＫの電極パッド（Ｐ１・Ｐ２）と電気的に接続してもよい。例えば、各個体ＬＴの電極を、半田Ｈ（図９参照）を介して電極パッド（Ｐ１・Ｐ２）に接続することができる。
図５に示すように、複数の個体ＬＴの転写については、第２基板ＳＫへの単位面積当たりの転写個体数ＮＳが、個体群ＬＡにおける単位面積当たりの個体数ＮＡよりも小さくなるような間引き型の選択転写を行うことができる。ＮＳ／ＮＡを、１／４、１／８、１／１２等とすることができる。第１方向（Ｘ方向）の間引き数を、第２方向（Ｙ方向）の間引き数よりも大きくしてもよい。第２基板ＳＫにおける、複数の半導体部ＬＴの短手方向に対応する方向を第１方向（Ｘ方向）、長手方向に対応する方向を第２方向（Ｙ方向）として、第２基板ＳＫに転写された複数の個体ＬＴは、Ｘ方向およびＹ方向にマトリクス配置されていてもよい。複数の個体ＬＴのＹ方向の間隔ｄ１が、各個体ＬＴ（レーザ体）のＹ方向のサイズ（共振器長）以上であってもよい。複数の個体ＬＴのＹ方向の間隔ｄ１が、各個体ＬＴのＹ方向のサイズ（共振器長）の自然数倍であってもよい。この場合、第２基板ＳＫの分断が容易になる。例えば、ステルスダイシングのような手法を適用しなくても個体ＬＴの端面汚染を低減することができる。
本実施例では、例えば、個体ＬＴの共振器長Ｌ（Ｙ方向のサイズ）が２００μｍ以下の短共振器長の場合であっても、端面ＣＦと切断面ＣＬとの距離ｄ２を確保することができるため、端面汚染し難いというメリットがある。端面ＣＦと（基板）切断面ＣＬとの距離ｄ２を共振器長Ｌの１／２以上としてもよい。なお、第２基板ＳＫをステルスダイシングによって分断することで複数の素子基板３０を得てもよい。こうすれば、個体ＬＴの端面汚染をさらに低減することができる。
図５および図７に示すように、第２基板ＳＫは、第１方向（Ｘ方向）および第２方向（Ｙ方向）にマトリクス配置された複数の凹部ＵＢを有してもよい。図５および図９に示すように、第２基板ＳＫに転写された複数の各個体ＬＴの短手方向（Ｘ方向）に平行な端面ＣＦが、第２基板ＫＳが有する複数の凹部ＵＢの１つの上方に位置してもよい。この場合、端面ＣＦへの誘電体膜の形成が容易になる、個体ＬＴからのレーザ光が第２基板ＳＫに当たり難くなる等のメリットがある。
第２基板ＳＫの分断により形成される断面（基板断面）は、複数の凹部ＵＢの少なくとも１つを含んでもよい。凹部ＵＢは厚みが小さいので基板切断が容易になる。
図５および図９に示すように、複数の素子基板３０それぞれにおいては、２以上の個体ＬＴが第１方向（Ｘ方向）に一列に配置されていてもよい。複数の個体ＬＴが一列に配置されることで、端面ＣＦへの誘電体膜ＲＦの形成が容易になる。また、複数の個体ＬＴの端面が一列に並ぶため、素子基板３０自体を半導体レーザデバイスとして機能させることができる。誘電体膜ＲＦは、Ａｌ２Ｏ３、ＡｌＮ、ＭｇＦ２、ＭｇＯ、Ｎｂ２Ｏ５、ＳｉＯ２、Ｓｉ３Ｎ４、ＴｉＯ２、Ｔａ２Ｏ５、Ｙ２Ｏ３、ＺｎＯ、ＺｒＯ２の少なくも１つを含む光反射であってもよい。
図８Ａに示すように、レーザ体ＬＴは、半導体部８と、半導体部８の上方に位置する機能半導体層９Ｓ（ｎ型半導体層９Ｎ、活性層９Ｋ、ｐ型半導体層９Ｐ）と、リッジＲＪのｐ型半導体層９Ｐに接する電極９Ａ（アノード）と、ｎ型半導体層９Ｎに接する電極９Ｃ（カソード）と、リッジＲＪのサイドに位置する絶縁膜９Ｚとを備えてもよい。
活性層９Ｋを挟むｎ型半導体層９Ｎおよびｐ型半導体層９Ｐそれぞれに、内側（活性層９Ｋ側）に位置する光ガイド層と外側に位置するクラッド層とが設けられていてもよい。活性層９Ｋは、例えば、量子井戸構造とすることができ、電極９Ａから供給される正孔と電極９Ｃから供給される電子とが活性層９Ｋで再結合することで光が生じる。
図８Ａ・図８Ｂに示すように、活性層９Ｋで生じた光は、屈折率の小さな２つのクラッド層（ｎ型およびｐ型）によって閉じ込められ、共振器ＲＫの端面（共振器端面）ＲＥ間を往復する過程で誘導放出によって増幅し、レーザ光として共振器端面ＲＥの一方から出射する。個体ＬＴ（レーザ体）の端面ＣＦが共振器端面ＲＥを含んでいてよく、共振器端面ＲＥが反射鏡膜である誘電体膜ＲＦで覆われていてよい。
半導体部８には、平面視でリッジＲＪと重なる第１領域Ａ１と、平面視でリッジＲＪと重ならず、第１領域Ａ１よりも貫通転位密度が大きい第２領域Ａ２とが含まれてもよい。図８Ａに示すように、半導体部８の下面（裏面）に、局所的に表面粗さが大きくなっている領域８Ｃ（周囲よりも表面が荒くなっている表面荒れ領域）が含まれてよい。領域８Ｃは、突起および窪みの少なくとも一方が生じていてもよい。例えば、ランダム形状の複数の突起、ランダム形状の複数の窪みが形成されてもよい。領域８Ｃが第２領域Ａ２の下面に形成されてよい。領域８Ｃは、平面視でリッジ部ＲＪと重ならないように形成されてよい。領域８Ｃによって放熱性を高めてもよい。領域８Ｃの少なくとも一部に誘電体膜ＲＦと同材料の保護膜が形成されていてよい。
図１０は、実施例に係る半導体レーザデバイスの製造方法を示す平面図である。各構造体ＪＴは、リッジＲＪ、電極９Ａ・９Ｃおよび絶縁膜９Ｚを含む。ＥＬＯ法で形成された半導体部８においてはマスク部５上の部分が低欠陥となるため、リッジＲＪは、平面視でマスク部５と重なるように、ｍ軸方向を長手方向とする長手形状とする。機能半導体層９Ｓの一部であるリッジＲＪは、端面ＣＦに含まれてよく、リッジＲＪの断面（ａ軸平行）が共振器端面として機能する。すなわち、リッジＲＪの延伸方向と直交するように構造体ＪＴを切断してもよい。
図１１は、実施例に係る半導体レーザデバイスの製造方法を示す平面図である。図５では構造体ＪＴを劈開によって分割しているがこれに限定されない。図１１に示すように、構造体ＪＴをエッチングによって分割し、個体ＬＴの端面（共振器端面を含む）をエッチドミラーとすることができる。この場合、誘導結合プラズマ反応性イオンエッチング等のドライエッチング、ＫＯＨ等の溶液を用いたウェットエッチング等を適用することができる。実施例では、複数の構造体ＪＴそれぞれが結晶方位（ｍ軸方位、Ｙ方向）に沿って形成されるため、高品位のエッチドミラーを得ることができる。
図１２は、実施例に係る半導体レーザデバイスの製造方法を示す平面図である。図５では２以上の個体ＬＴが一列に配された素子基板において、個体ＬＴの端面コート（誘電体膜の形成）を行っているが、これに限定されない。図１２に示すように、第２基板ＳＫ上にマトリクス配置された複数の個体ＬＴそれぞれの端面ＣＦに誘電体膜ＲＦを形成することもできる。第２基板ＳＫへの選択転写を行うことで、転写前よりも端面間隔が広がるため、複数の個体ＬＴがマトリクス配置された状態でも誘電体膜ＲＦの形成が可能となる。
図１３は、第１基板に含まれるベース基板の構成例を示す断面図である。ベース基板ＢＳは、半導体部８と格子定数の異なる異種基板である主基板１を有してもよい。半導体部８がＧａＮ系半導体を含み、異種基板である主基板１がシリコン基板であってもよい。異種基板としては、シリコン基板のほかに、サファイア（Ａｌ２Ｏ３）基板、シリコンカーバイド（ＳｉＣ）基板等を挙げることができる。主基板１の面方位は、例えば、シリコン基板の（１１１）面、サファイア基板の（０００１）面、ＳｉＣ基板の６Ｈ－ＳｉＣ（０００１）面である。これらは例示であって、半導体部８をＥＬＯ法で成長させることができる基板および面方位であれば何でもよい。
ベース基板ＢＳが、主基板１と主基板１上の下地部４とを含み、半導体部８は、開口部Ｋに露出する下地部４の上面（シード領域）から成長してもよい。下地部４は、窒化物半導体を含んでよい。下地部４は、バッファ部およびシード部の少なくとも一方を含んでもよい。すなわち、下地部４がシード部で構成されていてもよいし、下地部４がバッファ部（主基板側）およびシード部（半導体部側）で構成されていてもよい。バッファ部としては、ＧａＮ系半導体、ＡｌＮ、ＳｉＣ等を用いることができる。シード部としては、窒化物半導体（例えば、ＧａＮ系半導体）を用いることができる。ベース基板ＢＳが、ＧａＮ、ＳｉＣ等の自立型単結晶基板（例えば、バルク結晶から切り出されたウェハ）で構成され、単結晶基板上にマスクパターン６が配されていてもよい。
図１４は、実施例にかかる半導体基板の製造方法を示す断面図である。図１４では、ベース基板ＢＳ上に、ストライプ状の複数のマスク部５を含むマスクパターン６が設けられている。マスク部５は、例えば幅５２μｍの積層絶縁膜（ＳｉＯｘ／ＳｉＮｘ）からなり、半導体部８のｍ軸方向を長手方向とする。マスク部５のストライプのピッチは５５μｍとしている。マスクパターン６上に、例えばトリメチルガリウム（ＴＭＧ）とアンモニア（ＮＨ３）を用いた有機金属気相成長（ＭＯＣＶＤ）により、半導体部８（窒化物半導体部）を成長させる（ＥＬＯ法）。
初期成長部８ｐは、半導体部８の横方向成長の起点となる。初期成長部８ｐは、例えば、３０ｎｍ～１０００ｎｍあるいは５０ｎｍ～４００ｎｍ、または７０ｎｍ～３５０ｎｍの厚さに形成することができる。初期成長部８ｐがマスク部５からわずかに突出している状態から横方向成長させることで、半導体部８のｃ軸方向（厚み方向）への成長を抑え、半導体部８を高速にかつ高結晶性をもって横方向成長させることができ、消費原料も低減する。これにより、低欠陥な半導体部８（ＧａＮ等の窒化物半導体の結晶体）を薄くかつ広く、低コストで形成することができる。
隣り合う２つの開口部Ｋから逆向きに横方向成長した半導体部８同士がマスク部５上で接触（会合）せず、ギャップ（間隙）Ｇをもつことで、半導体部８の内部応力を低減することができる。これにより、半導体部８に生じるクラック、欠陥（転位）を低減することができる。この効果は、主基板１が異種基板である場合に特に効果的となる。ギャップＧの幅は、例えば、１０μｍ以下、５μｍ以下、３μｍ以下、または２μｍ以下とすることができる。
半導体部８のうち、初期成長部８ｐ上に位置する部分は、貫通転位が多い転位継承部となり、マスク部５上の部分（ウイング部）は、転位継承部と比較して貫通転位密度が１／１０以下である低欠陥部ＹＳ（図８の第１領域Ａ１）となる。貫通転位とは、半導体部８中を、そのｃ軸方向（＜０００１＞方向）に延びる転位（欠陥）である。低欠陥部ＹＳの貫通転位密度は、例えば、５×１０６〔個／ｃｍ２〕以下とすることができる。上述のように、半導体部８の上方に発光部を含む活性層９Ｋを形成する場合は、低欠陥部ＹＳの上方に（平面視で低欠陥部ＹＳと重なるように）発光部を配することができる。
低欠陥部ＹＳについては、厚みｄ１に対するａ軸方向のサイズＷ１の比（Ｗ１／ｄ１）を、例えば２．０以上とすることができる。実施例の手法を用いれば、Ｗ１／ｄ１を、１．５以上、２．０以上、４．０以上、５．０以上、７．０以上、あるいは１０．０以上とすることができる。Ｗ１／ｄ１を、１．５以上とすることで、後工程において半導体部８の分割工程（例えば、断面がｍ面となる分割工程）を行い易くできる。また、半導体部８の内部応力が低減し、半導体基板１０の反りが低減する。
半導体部８のアスペクト比（厚みに対するＸ方向のサイズの比＝ＷＬ／ｄ１）は、３．５以上、５．０以上、６．０以上、８．０以上、１０以上、１５以上、２０以上、３０以上、あるいは５０以上とすることができる。また、実施例の手法を用いれば、開口部Ｋの幅ＷＫに対する半導体部８のＸ方向のサイズＷＬの比（ＷＬ／ＷＫ）を、３．５以上、５．０以上、６．０以上、８．０以上、１０以上、１５以上、２０以上、３０以上、あるいは５０以上とすることができ、低欠陥部の比率を高めることができる。図１４に示す半導体部８（初期成長部８ｐを含む）は、窒化物半導体結晶（例えば、ＧａＮ結晶、ＡｌＧａＮ結晶、ＩｎＧａＮ結晶、あるいはＩｎＡｌＧａＮ結晶）とすることができる。
（その他実施例）
上述の実施例では、電極９Ａ・９Ｃが半導体部８に対して同じ側に設けられた片面２電極構造の個体ＬＴを含む半導体レーザデバイスについて説明したが、別の実施例では、個体ＬＴは、電極９Ａが設けられている側とは反対側に電極９Ｃを有する構造（両面電極構造）であってもよい。例えば、個体ＬＴを第２基板ＳＫに転写した後、個体ＬＴにおける電極９Ａが設けられている側とは反対側の面に、半導体部８と電気的に接続する電極９Ｃを形成してよい。
上記転位継承部をエッチング等により除去してもよく、この場合、低欠陥部ＹＳを用いて構造体ＪＴを形成すればよい。低欠陥部ＹＳの幅を大きくする（つまり、上記サイズＷＬを大きくする）ことにより、低欠陥部ＹＳを用いて形成された構造体ＪＴから、片面２電極構造の個体ＬＴを形成することができる。
図１５は、実施例に係る半導体レーザデバイスの製造方法を示す平面図である。図１５に示すように、マスク部５上を互いに逆方向（ａ軸方向）に成長する結晶同士を会合させて面状半導体層ＰＳとし、面状半導体層ＰＳの会合部（長手形状の高欠陥領域）を除去することでストライプ状の複数の半導体部８を形成してもよい。本開示の一態様における半導体レーザデバイスの製造方法では、第１基板ＦＫと、第１基板ＦＫ上に結晶成長したストライプ状の複数の半導体部８とを備えた半導体基板１０を準備することができればよく、その具体的な方法は特に限定されない。
また、構造体ＪＴをエッチング等により分割してから、劈開によって端面ＣＦを形成してもよい。エッチング等により形成されたトレンチの部分に断面が生じるように、半導体基板１０を複数の個片基板１０Ｄに分割してもよい。
特許文献１の公知技術では、素子構造ウェハおよび支持基板の劈開容易面を精緻にアライメントした上で素子構造ウェハおよび支持基板を一括劈開する必要がある。また、支持基板が劈開容易面をもつことが要求される。さらに、光出射端面が形成されて個片化された後に支持基板を除去する必要もある。
一方、前述の実施例によれば、レーザ端面（共振器端面）を第１基板ＦＫ（成長基板）上で形成するため、公知技術のように精緻なアライメント工程が不要で、劈開不良の問題が起こり難い。また、第２基板ＳＫへはレーザ端面形成後に転写するので、第２基板ＳＫは劈開容易面をもつ必要もなく、転写の際に精緻な（レーザ端面形成のための）アライメントも不要である。さらに、第１基板ＦＫの除去は、第２基板ＳＫ(サブマウント基板)への転写という形で、個片化前のウエハ状態で行われるため、製造プロセスが簡便で量産性に向く。このように、前述の実施例によれば、半導体レーザデバイスの製造歩留まりが向上する。
図１６～図１８は、実施例に係る半導体レーザデバイスの製造方法を示す断面図である。図１６では、転写される複数の個体の１つである第１個体ＬＴがアノード９Ａを含み、第２基板ＳＫは第１個体ＬＴに対応する第１凸部Ｔ１を有し、転写時に、第１凸部Ｔ１の少なくとも一部（図１６では全部）がアノード９Ａよりも内側（第１個体ＬＴの中央に近い側）に位置する。第２基板ＳＫは第１個体ＬＴに対応する第２凸部Ｔ２を有し、転写時に、第２凸部Ｔ２がアノード９Ａよりも外側（第１個体ＬＴの中央から遠い側）に位置する。アノード９Ａは、半田Ｈを介して第２基板ＳＫの電極パッドＰ１に接合されてよい。図１６では、第１凸部Ｔ１および第２凸部Ｔ２の少なくとも一方が半田Ｈの遮蔽壁として機能してよい。
図１７では、転写される複数の個体の１つである第１個体ＬＴがアノード９Ａを含み、第２基板ＳＫは第１個体ＬＴに対応する第１溝部Ｇ１を有し、転写時に、第１溝部Ｇ１の少なくとも一部（図１７では全部）がアノード９Ａよりも内側（第１個体ＬＴの中央に近い側）に位置する。第２基板ＳＫは第１個体ＬＴに対応する第２溝部Ｇ２を有し、転写時に、第２溝部Ｇ２がアノード９Ａよりも外側（第１個体ＬＴの中央から遠い側）に位置する。アノード９Ａは、半田Ｈを介して第２基板ＳＫの電極パッドＰ１に接合されてよい。図１７では、第１溝部Ｇ１および第２溝部Ｇ２の少なくとも一方が半田Ｈのトラップ溝として機能してよい。第１溝部Ｇ１および第２溝部Ｇ２の少なくとも一方が、金属を含む側壁を有してよい。第１溝部Ｇ１および第２溝部Ｇ２の少なくとも一方が、テーパ形状（例えば、下方に向けて細くなる形状）であってよい。平面視において、第２溝部Ｇ２およびアノード９ＡがＹ方向に並行してよい。
図１８の第２基板ＳＫは、第１溝部Ｇ１（転写時に、少なくとも一部がアノード９Ａより内側に位置する）と、第２凸部Ｔ２（転写時に、少なくとも一部がアノード９Ａより外側に位置する）とを有する。第１溝部Ｇ１が金属を含む側壁ＭＦを有してよい。第１溝部Ｇ１が、順テーパ形状（下方に向けて細くなる形状）であってよい。
図１９は、実施例に係る半導体レーザデバイスの製造方法を示す断面図である。図１７では、Ｙ方向（共振器長方向に平行）に伸びる第２溝部Ｇ２をＸ方向の外側に形成しているが、図１９のように、Ｘ方向（共振器長方向に直交）に伸びる第２溝部Ｇ２をＹ方向の外側に形成してもよい。
図２０は、実施例に係る半導体レーザデバイスの製造方法を示す斜視図である。図２１は、実施例に係る半導体レーザデバイスの製造方法を示す断面図である。図２０および図２１に示すように、凹部ＵＢ（第２溝部Ｇ２）により形成される複数の内側壁のうち、第１個体ＬＴ下に位置する内側壁ＭＦが金属を含んでよい。アノード９Ａは、半田Ｈを介して第２基板ＳＫの電極パッドＰ１に接合されてよい。また、内側壁ＭＦがテーパ面であってもよい。図２０および図２１の形態によって、転写時に半田Ｈが意図せぬ領域に流出する不具合を減らすことができる。
図２２は、実施例に係る半導体レーザデバイスの製造方法を示す断面図である。図２３は、実施例に係る半導体レーザデバイスの製造方法を示す斜視図である。図２２および図２３では、第２基板ＳＫは、転写される複数の個体の１つである第１個体ＬＴに対応する丘部Ｑを有し、転写時に、第１個体ＬＴを丘部Ｑの上方に配する。転写時に、個体群中の非選択個体ＬＮが第２基板ＳＫと接触しなくてよい。第２基板ＳＫは、電極パッドＰ１を含み、電極パッドＰ１の少なくとも一部が丘部Ｑに位置してよい。第１個体ＬＴがアノード９Ａを含み、アノード９Ａおよび電極パッドＰ１が接触してよい。図２４は、実施例に係る半導体レーザデバイスの製造方法を示す断面図である。図２４のように、電極パッドＰ１は、丘部Ｑに位置する厚膜部ＰＤと、厚膜部ＰＤよりも膜厚が小さい薄膜部ＰＦとを有してよい。第２基板ＳＫが丘部Ｑを有することにより、例えばＡｕ（金）－Ａｕ（金）接合等の半田を使わない接合方法によって選択的に複数の個体を第２基板ＳＫに転写するときに、転写対象でない個体が第２基板ＳＫに転写されるおそれが低減する。
〔附記事項〕
本開示は上述した実施形態および実施例に限定されるものではない。実施形態および実施例に別々に記載された技術的手段を適宜組み合わせて得られる形態についても本開示の範囲に含まれる。当業者であれば本開示に基づき種々の変形または修正を行うことが容易であること、これらの変形または修正によって得られる形態も本開示の範囲に含まれることに留意されたい。
〔まとめ〕
本開示の態様１における半導体レーザデバイスの製造方法は、第１基板と、前記第１基板上に結晶成長したストライプ状の複数の半導体部とを備えた半導体基板を準備する工程と、前記第１基板上において、前記複数の半導体部それぞれを含む複数の構造体を、短手方向に平行な端面が各構造体に出るように分割して個体群を得る工程と、前記個体群に含まれる複数の個体を第２基板に転写する工程と、前記第２基板を分断して、それぞれが１以上の個体を含む複数の素子基板を得る工程とを含む。
本開示の態様２における半導体レーザデバイスの製造方法は、前記の態様１において、前記端面は共振器端面として機能し、前記第２基板への単位面積あたりの転写個体数が、前記個体群における単位面積当たりの個体数よりも小さくなるような選択転写を行い、いずれの個体も分断しないように前記第２基板を分断する。
本開示の態様３における半導体レーザデバイスの製造方法は、前記の態様２において、前記第２基板における、前記複数の半導体部の短手方向に対応する方向を第１方向、長手方向に対応する方向を第２方向として、前記第２基板に転写された前記複数の個体は、前記第１方向および第２方向にマトリクス配置されている。
本開示の態様４における半導体レーザデバイスの製造方法は、前記の態様３において、前記複数の個体の前記第２方向の間隔が、各個体の前記第２方向のサイズ以上である。
本開示の態様５における半導体レーザデバイスの製造方法は、前記の態様４において、前記複数の個体の前記第２方向の間隔が、前記サイズの自然数倍である。
本開示の態様６における半導体レーザデバイスの製造方法は、前記の態様３～５のいずれかにおいて、前記第２基板は、前記第１および第２方向にマトリクス配置された複数の凹部を有する。
本開示の態様７における半導体レーザデバイスの製造方法は、前記の態様６において、前記第２基板に転写された各個体の短手方向に平行な端面は、前記複数の凹部の１つの上方に位置する。
本開示の態様８における半導体レーザデバイスの製造方法は、前記の態様６または７において、前記第２基板の分断により形成される断面は、前記複数の凹部の少なくとも１つを含む。
本開示の態様９における半導体レーザデバイスの製造方法は、前記の態様３～８のいずれかにおいて、前記複数の素子基板それぞれにおいては、２以上の個体が前記第１方向に一列に配置されている。
本開示の態様１０における半導体レーザデバイスの製造方法は、前記の態様９において、各素子基板において一列に配置された２以上の個体それぞれの端面に誘電体膜を形成する。
本開示の態様１１における半導体レーザデバイスの製造方法は、前記の態様４または５において、前記複数の素子基板を得る工程の前に、前記第２基板上にマトリクス配置された複数の個体それぞれの端面に誘電体膜を形成する。
本開示の態様１２における半導体レーザデバイスの製造方法は、前記の態様１～１１のいずれかにおいて、各個体の共振器長は２００μｍ以下である。
本開示の態様１３における半導体レーザデバイスの製造方法は、前記の態様１～１２のいずれかにおいて、前記第２基板をステルスダイシングすることで前記複数の基体を得る。
本開示の態様１４における半導体レーザデバイスの製造方法は、前記の態様１～１３のいずれかにおいて、前記端面を、劈開またはエッチングによって形成する。
本開示の態様１５における半導体レーザデバイスの製造方法は、前記の態様１～１４のいずれかにおいて、各半導体部は窒化物半導体を含み、前記端面が、前記窒化物半導体のｍ面に平行である。
本開示の態様１６における半導体レーザデバイスの製造方法は、前記の態様１～１５のいずれかにおいて、前記第１および第２基板それぞれがシリコン基板または炭化ケイ素基板を含む。
本開示の態様１７における半導体レーザデバイスの製造方法は、前記の態様１～１６のいずれかにおいて、前記複数の個体を前記第２基板に転写すると同時に、各個体を前記第２基板の電極パッドと電気的に接続する。
本開示の態様１８における半導体レーザデバイスの製造方法は、前記の態様１～１７のいずれかにおいて、前記複数の個体を含む半導体基板を複数の個片に分割する工程を含む。
本開示の態様１９における半導体レーザデバイスの製造方法は、前記の態様１～１８のいずれかにおいて、各構造体にスクライビングを行う工程を含む。
本開示の態様２０における半導体レーザデバイスの製造方法は、前記の態様１～１９のいずれかにおいて、前記複数の半導体部それぞれがＧａＮ系半導体を含み、前記第１基板は前記ＧａＮ系半導体よりも熱膨張係数が小さい材料で構成されたウェハを含む。
本開示の態様２１における半導体レーザデバイスの製造方法は、前記の態様１～２０のいずれかにおいて、前記複数の個体を前記第２基板に転写する際に、各個体と前記第１基板との接続結晶部が破断する。
本開示の態様２２における半導体レーザデバイスの製造方法は、前記の態様１～２１のいずれかにおいて、各構造体は、窒化物半導体を含むリッジ、電極および絶縁膜を含む。
本開示の態様２３における半導体レーザデバイスの製造方法は、前記の態様２２において、各構造体の分割によって形成される端面には、前記電極および絶縁膜の少なくとも一方が含まれない。
本開示の態様２４における半導体レーザデバイスの製造方法は、前記の態様２２または２３において、前記端面に前記リッジの断面が含まれ、前記断面が共振器端面として機能する。
本開示の態様２５における半導体レーザデバイスの製造方法は、前記の態様１において、転写される前記複数の個体の１つである第１個体がアノードを含み、前記第２基板は前記第１個体に対応する第１凸部を有し、転写時に、前記第１凸部が前記アノードよりも内側に位置する。
本開示の態様２６における半導体レーザデバイスの製造方法は、前記の態様１において、転写される前記複数の個体の１つである第１個体がアノードを含み、前記第２基板は前記第１個体に対応する第２凸部を有し、転写時に、前記第２凸部が前記アノードよりも外側に位置する。
本開示の態様２７における半導体レーザデバイスの製造方法は、前記の態様１において、転写される前記複数の個体の１つである第１個体がアノードを含み、前記第２基板は前記第１個体に対応する第１溝部を有し、転写時に、前記第１溝部が前記アノードよりも内側に位置する。
本開示の態様２８における半導体レーザデバイスの製造方法は、前記の態様１において、転写される前記複数の個体の１つである第１個体がアノードを含み、前記第２基板は前記第１個体に対応する第２溝部を有し、転写時に、前記第２溝部が前記アノードよりも外側に位置する。
本開示の態様２９における半導体レーザデバイスの製造方法は、前記の態様２７において、前記第１溝部は、金属を含む側壁を有する。
本開示の態様３０における半導体レーザデバイスの製造方法は、前記の態様２８において、前記第２溝部は、金属を含む側壁を有する。
本開示の態様３１における半導体レーザデバイスの製造方法は、前記の態様２５～３０のいずれか１つにおいて、前記アノードは半田を介して前記第２基板に接合される。
本開示の態様３２における半導体レーザデバイスの製造方法は、前記の態様１において、前記第２基板は、転写される前記複数の個体の１つである第１個体に対応する丘部を有し、転写時に、前記第１個体を前記丘部の上方に配する。
本開示の態様３３における半導体レーザデバイスの製造方法は、前記の態様３２において、転写時に、前記個体群中の非選択個体が前記第２基板と接触しない。
本開示の態様３４における半導体レーザデバイスの製造方法は、前記の態様３２または３３において、前記第２基板は、電極パッドを含み、前記電極パッドの少なくとも一部が前記丘部に位置する。
本開示の態様３５における半導体レーザデバイスの製造方法は、前記の態様３４において、前記電極パッドは、前記丘部に位置する厚膜部と、前記厚膜部よりも膜厚が小さい薄膜部とを有する。
本開示の態様３６における半導体レーザデバイスの製造方法は、前記の態様３４または３５において、前記第１個体がアノードを含み、前記アノードは前記電極パッドと接触する。
本開示の態様２５における半導体レーザデバイスの製造装置は、前記の態様１～２４のいずれかに記載の各工程を行う。
１ 主基板
４ 下地部
５ マスク部
６ マスクパターン
８ 半導体部
１０ 半導体基板
２０ 素子基板（半導体レーザデバイス）
３０ 素子基板（半導体レーザデバイス）
４０ レーザ素子（半導体レーザデバイス）
ＪＴ 構造体
ＣＦ 端面
ＬＴ 個体（レーザ体）
ＢＳ ベース基板
ＦＫ 第１基板
ＳＫ 第２基板
Ｋ 開口部
Ｇ ギャップ

Claims (41)

  1. 第１基板と、前記第１基板上に結晶成長したストライプ状の複数の半導体部とを備えた半導体基板を準備する工程と、
    前記第１基板上において、前記複数の半導体部それぞれを含む複数の構造体を、端面が各構造体に出るように分割して個体群を得る工程と、
    前記個体群に含まれる複数の個体を第２基板に転写する工程と、
    前記第２基板を分断して、それぞれが１以上の個体を含む複数の素子基板を得る工程とを含む、半導体レーザデバイスの製造方法。
  2. 前記第２基板への転写工程は、前記第２基板への単位面積当たりの転写個体数が、前記個体群における単位面積当たりの個体数よりも小さくなるように行われる選択転写である、請求項１に記載の半導体レーザデバイスの製造方法。
  3. 前記端面は共振器端面を含み、
    いずれの個体も分断しないように前記第２基板を分断する、請求項２に記載の半導体レーザデバイスの製造方法。
  4. 各個体の端面は各半導体部の結晶方位に沿って形成される、請求項１～３のいずれか１項に記載の半導体レーザデバイスの製造方法。
  5. 各個体の端面は各半導体部の短手方向に平行である、請求項１～３のいずれか１項に記載の半導体レーザデバイスの製造方法。
  6. 各半導体部は窒化物半導体を含み、
    前記ストライプ状の複数の半導体部の長手方向は、前記窒化物半導体のｍ軸方向である、請求項１～３のいずれか１項に記載の半導体レーザデバイスの製造方法。
  7. 各半導体部は窒化物半導体を含み、
    各個体の端面が、前記窒化物半導体のｍ面に平行である、請求項１に記載の半導体レーザデバイスの製造方法。
  8. 前記第２基板における、前記複数の半導体部の短手方向に対応する方向を第１方向、長手方向に対応する方向を第２方向として、
    前記第２基板に転写された前記複数の個体は、前記第１方向および第２方向にマトリクス配置されている、請求項２に記載の半導体レーザデバイスの製造方法。
  9. 前記複数の個体の前記第２方向の間隔が、各個体の前記第２方向のサイズ以上である、請求項８に記載の半導体レーザデバイスの製造方法。
  10. 前記複数の個体の前記第２方向の間隔が、前記サイズの自然数倍である、請求項９に記載の半導体レーザデバイスの製造方法。
  11. 前記第２基板は、前記第１方向および第２方向にマトリクス配置された複数の凹部を有する、請求項８に記載の半導体レーザデバイスの製造方法。
  12. 前記第２基板に転写された各個体の端面は、前記複数の凹部の１つの上方に位置する、請求項１１に記載の半導体レーザデバイスの製造方法。
  13. 前記第２基板の分断により形成される断面は、前記複数の凹部の少なくとも１つを含む、請求項１１に記載の半導体レーザデバイスの製造方法。
  14. 前記複数の素子基板それぞれにおいては、２以上の個体が前記第１方向に一列に配置されている、請求項８に記載の半導体レーザデバイスの製造方法。
  15. 各素子基板において一列に配置された２以上の個体それぞれの端面に誘電体膜を形成する、請求項１４に記載の半導体レーザデバイスの製造方法。
  16. 前記複数の素子基板を得る工程の前に、前記第２基板上にマトリクス配置された複数の個体それぞれの端面に誘電体膜を形成する、請求項９に記載の半導体レーザデバイスの製造方法。
  17. 各個体の共振器長は２００μｍ以下である、請求項１に記載の半導体レーザデバイスの製造方法。
  18. 前記第２基板をステルスダイシングすることで前記複数の素子基板を得る、請求項１に記載の半導体レーザデバイスの製造方法。
  19. 前記端面を、劈開またはエッチングによって形成する、請求項１に記載の半導体レーザデバイスの製造方法。
  20. 前記第１基板および前記第２基板それぞれがシリコン基板または炭化ケイ素基板を含む、請求項１に記載の半導体レーザデバイスの製造方法。
  21. 前記複数の個体を前記第２基板に転写すると同時に、各個体を前記第２基板の電極パッドと電気的に接続する、請求項１に記載の半導体レーザデバイスの製造方法。
  22. 前記複数の個体を含む半導体基板を複数の個片に分割する工程を含む、請求項１に記載の半導体レーザデバイスの製造方法。
  23. 各構造体にスクライビングを行う工程を含む、請求項１に記載の半導体レーザデバイスの製造方法。
  24. 前記複数の半導体部それぞれがＧａＮ系半導体を含み、
    前記第１基板は前記ＧａＮ系半導体よりも熱膨張係数が小さい材料で構成されたウェハを含む、請求項１に記載の半導体レーザデバイスの製造方法。
  25. 前記複数の個体を前記第２基板に転写する際に、各個体と前記第１基板との接続結晶部が破断する、請求項１に記載の半導体レーザデバイスの製造方法。
  26. 各構造体は、窒化物半導体を含むリッジ、電極および絶縁膜を含む、請求項１に記載の半導体レーザデバイスの製造方法。
  27. 各構造体の分割によって形成される端面には、前記電極および絶縁膜の少なくとも一方が含まれない、請求項２６に記載の半導体レーザデバイスの製造方法。
  28. 前記端面に前記リッジの断面が含まれ、前記断面が共振器端面として機能する、請求項２６に記載の半導体レーザデバイスの製造方法。
  29. 転写される前記複数の個体の１つである第１個体がアノードを含み、
    前記第２基板は前記第１個体に対応する第１凸部を有し、
    転写時に、前記第１凸部が前記アノードよりも内側に位置する、請求項１に記載の半導体レーザデバイスの製造方法。
  30. 転写される前記複数の個体の１つである第１個体がアノードを含み、
    前記第２基板は前記第１個体に対応する第２凸部を有し、
    転写時に、前記第２凸部が前記アノードよりも外側に位置する、請求項１に記載の半導体レーザデバイスの製造方法。
  31. 転写される前記複数の個体の１つである第１個体がアノードを含み、
    前記第２基板は前記第１個体に対応する第１溝部を有し、
    転写時に、前記第１溝部が前記アノードよりも内側に位置する、請求項１に記載の半導体レーザデバイスの製造方法。
  32. 転写される前記複数の個体の１つである第１個体がアノードを含み、
    前記第２基板は前記第１個体に対応する第２溝部を有し、
    転写時に、前記第２溝部が前記アノードよりも外側に位置する、請求項１に記載の半導体レーザデバイスの製造方法。
  33. 前記第１溝部は、金属を含む側壁を有する、請求項３１に記載の半導体レーザデバイスの製造方法。
  34. 前記第２溝部は、金属を含む側壁を有する、請求項３２に記載の半導体レーザデバイスの製造方法。
  35. 前記アノードは半田を介して前記第２基板に接合される、請求項２９～３４のいずれか１項に記載の半導体レーザデバイスの製造方法。
  36. 前記第２基板は、転写される前記複数の個体の１つである第１個体に対応する丘部を有し、転写時に、前記第１個体を前記丘部の上方に配する、請求項１に記載の半導体レーザデバイスの製造方法。
  37. 転写時に、前記個体群中の非選択個体が前記第２基板と接触しない、請求項３６に記載の半導体レーザデバイスの製造方法。
  38. 前記第２基板は、電極パッドを含み、
    前記電極パッドの少なくとも一部が前記丘部に位置する、請求項３６または３７に記載の半導体レーザデバイスの製造方法。
  39. 前記電極パッドは、前記丘部に位置する厚膜部と、前記厚膜部よりも膜厚が小さい薄膜部とを有する、請求項３８に記載の半導体レーザデバイスの製造方法。
  40. 前記第１個体がアノードを含み、
    前記アノードは前記電極パッドと接触する、請求項３８に記載の半導体レーザデバイスの製造方法。
  41. 請求項１に記載の各工程を行う、半導体レーザデバイスの製造装置。
JP2024527023A 2022-06-09 2023-06-09 半導体レーザデバイスの製造方法および製造装置 Active JP7714801B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2022093961 2022-06-09
JP2022093961 2022-06-09
PCT/JP2023/021468 WO2023238923A1 (ja) 2022-06-09 2023-06-09 半導体レーザデバイスの製造方法および製造装置

Publications (3)

Publication Number Publication Date
JPWO2023238923A1 JPWO2023238923A1 (ja) 2023-12-14
JPWO2023238923A5 JPWO2023238923A5 (ja) 2024-11-05
JP7714801B2 true JP7714801B2 (ja) 2025-07-29

Family

ID=89118372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2024527023A Active JP7714801B2 (ja) 2022-06-09 2023-06-09 半導体レーザデバイスの製造方法および製造装置

Country Status (6)

Country Link
US (1) US20250183614A1 (ja)
EP (1) EP4539267A1 (ja)
JP (1) JP7714801B2 (ja)
KR (1) KR20250002756A (ja)
CN (1) CN119318082A (ja)
WO (1) WO2023238923A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000228565A (ja) 1999-02-08 2000-08-15 Toshiba Corp 窒化物系半導体レーザ装置及びその製造方法
JP2001217497A (ja) 2000-02-02 2001-08-10 Pioneer Electronic Corp 半導体レーザ素子及びその製造方法
JP2008252069A (ja) 2007-03-06 2008-10-16 Sanyo Electric Co Ltd 半導体レーザ素子の製造方法および半導体レーザ素子
JP2017506824A (ja) 2014-02-10 2017-03-09 ソラア レイザー ダイオード インク 製造可能なレーザダイオード
JP2017208544A (ja) 2016-05-13 2017-11-24 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 発光半導体チップ、および発光半導体チップの製造方法
WO2021258039A1 (en) 2020-06-19 2021-12-23 The Regents Of The University Of California Transfer process to realize semiconductor devices
JP2022509539A (ja) 2018-10-31 2022-01-20 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア エピタキシャル側方過成長を用いて滑らかな表面を取得する方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016115947A1 (de) 2016-08-26 2018-03-01 Ask Chemicals Gmbh Verfahren zum schichtweisen Aufbau von Formkörpern mit einem Phenolharz-Polyurethan-basiertem Bindersystem
JP7048875B2 (ja) 2017-08-30 2022-04-06 日亜化学工業株式会社 発光装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000228565A (ja) 1999-02-08 2000-08-15 Toshiba Corp 窒化物系半導体レーザ装置及びその製造方法
JP2001217497A (ja) 2000-02-02 2001-08-10 Pioneer Electronic Corp 半導体レーザ素子及びその製造方法
JP2008252069A (ja) 2007-03-06 2008-10-16 Sanyo Electric Co Ltd 半導体レーザ素子の製造方法および半導体レーザ素子
JP2017506824A (ja) 2014-02-10 2017-03-09 ソラア レイザー ダイオード インク 製造可能なレーザダイオード
JP2017208544A (ja) 2016-05-13 2017-11-24 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 発光半導体チップ、および発光半導体チップの製造方法
JP2022509539A (ja) 2018-10-31 2022-01-20 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア エピタキシャル側方過成長を用いて滑らかな表面を取得する方法
WO2021258039A1 (en) 2020-06-19 2021-12-23 The Regents Of The University Of California Transfer process to realize semiconductor devices

Also Published As

Publication number Publication date
CN119318082A (zh) 2025-01-14
WO2023238923A1 (ja) 2023-12-14
KR20250002756A (ko) 2025-01-07
JPWO2023238923A1 (ja) 2023-12-14
EP4539267A1 (en) 2025-04-16
US20250183614A1 (en) 2025-06-05

Similar Documents

Publication Publication Date Title
US12205847B2 (en) Method of removing a substrate with a cleaving technique
US20240079856A1 (en) Method of fabricating a resonant cavity and distributed bragg reflector mirrors for a vertical cavity surface emitting laser on a wing of an epitaxial lateral overgrowth region
JP2011077326A (ja) 半導体レーザ集積素子及びその作製方法
JP2025081377A (ja) 半導体デバイスの製造方法
EP4471999A1 (en) Method and apparatus for manufacturing laser element, laser element, and electronic device
JP2026021573A (ja) 半導体基板、半導体デバイスの製造方法
JP2025169330A (ja) 半導体レーザデバイスの製造方法
JP4608731B2 (ja) 半導体レーザの製造方法
JP7714801B2 (ja) 半導体レーザデバイスの製造方法および製造装置
JP4623799B2 (ja) 半導体発光素子の製法および半導体レーザ
CN116508137A (zh) 将图案转移到发光器件的外延层的方法
JP2009088270A (ja) 半導体素子の製造方法
US20250212575A1 (en) Light-emitting element, and method and device for manufacturing same
JP7648763B2 (ja) 発光体、発光体の製造方法および製造装置、発光素子およびその製造方法、並びに電子機器
JP7813820B2 (ja) レーザ素子の製造方法および製造装置
JP4869179B2 (ja) 半導体基板およびその製造方法
JP2001189531A (ja) 半導体基板および半導体発光素子およびその作製方法
JP2025184684A (ja) 発光デバイス、発光デバイスの製造方法
JP2002329932A (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体レーザ素子及びその作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240828

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250624

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250716

R150 Certificate of patent or registration of utility model

Ref document number: 7714801

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150