JP7720013B2 - アクセラレータ状態制御装置、アクセラレータ状態制御システム、アクセラレータ状態制御方法およびプログラム - Google Patents

Description

本発明は、アクセラレータ状態制御装置、アクセラレータ状態制御システム、アクセラレータ状態制御方法およびプログラムに関する。

プロセッサの種別に応じて、得意（処理能力が高い）とするワークロードが異なる。汎用性の高いＣＰＵ（Central Processing Unit）に対し、ＣＰＵが苦手（処理能力が低い）とする並列度の高いワークロードを、高速かつ高効率に演算可能なＦＰＧＡ（Field Programmable Gate Array）／（以下の説明において、「／」は「または」を表記する）ＧＰＵ（Graphics Processing Unit）／ＡＳＩＣ（Application Specific Integrated Circuit）等のアクセラレータ（以下、適宜ＡＣＣという）がある。これらの異種プロセッサを組み合わせ、ＣＰＵの苦手とするワークロードをＡＣＣへオフロードして演算することで、総合的な演算時間や演算効率を向上させるオフロード技術の活用が進んでいる。

ｖＲＡＮ（virtual Radio Access Network）等ではＣＰＵのみでは性能が足りず要件を満たせない場合に、ＦＰＧＡやＧＰＵなどの高速演算可能なアクセラレータに一部の処理をオフロードすることが行われている。
ＡＣＣオフロードが行われる具体的ワークロードとしては、ｖＲＡＮにおける符号化／復号化処理（ＦＥＣ：Forward Error Correction処理）、音声や映像のメディア処理、暗号化／復号化処理等が代表例として挙げられる。

計算機システムにおいて、計算機（以下、アクセラレータ搭載サーバ）上に、汎用処理に対応したハードウェア（ＣＰＵ）と特定の演算に特化したハードウェア（アクセラレータ）を搭載し、ソフトウェアの動作する汎用プロセッサからアクセラレータに対し一部の演算処理をオフロードする構成をとることがある。

また、クラウドコンピューティングの進展に伴い、ユーザサイトに配備されたクライアントマシンから、ネットワーク（ＮＷ）を介して遠隔サイト（ユーザ近傍に位置するデータセンタなど）のサーバに対し、一部の演算量の大きな処理をオフロードすることで、クライアントマシンを単純な構成とすることが広まりつつある。

図１７は、計算機システムを説明する図である。
図１７に示すように、サーバ５０は、ハードウェア１０上にＣＰＵ１１と、アクセラレータ演算回路・プログラム１２ａを有するアクセラレータ１２と、入出力部１３と、冷却機構（Fan等）１４と、を搭載し、サーバ５０上のＣＰＵ１１上で動作するソフトウェア２０のアプリケーション（以下、適宜ＡＰＬという）１を備える。なお、冷却機構（Fan等）１４は、図１７のハードウェア１０に搭載する例を示したが、ハードウェア１０とは別のハードウェアに搭載されていてもよい。

サーバ５０は、外部からの入力データを受け付け、サーバ内部で演算処理を行った後に、外部に出力する。

アプリケーション１は、標準として規定された関数群（ＡＰＩ）を呼び出し、アクセラレータ１２への一部処理のオフロードを行う。

アクセラレータ１２は、ＦＰＧＡ／ＧＰＵ等の計算アクセラレータデバイスである。アクセラレータ１２は、アクセラレータ演算回路・プログラム１２ａを有し、アクセラレータ演算回路・プログラム１２ａを用いて演算を行う。
なお、アクセラレータ１２は、冷却用Fan故障などにより、一定の確率で故障が発生する。
入出力部１３は、入力データを受け付け、出力する。

図１８は、サーバ５０の入出力部１３への入力データのトラヒック量の変動を説明する図である。
図１８に示すように、入力データのトラヒック量は、時系列で変動する。例えば、ＲＡＮ（Radio Access Network）における都市部トラヒックは、昼は多く、夜は少ない。

サーバ５０において、入力データに対する一定時間内の応答性を保ちつつ、アクセラレータ１２およびその冷却に関する消費電力を最小化する要件は、下記である。
・要件１：[電力効率]
サーバ５０の入力データに対して、アクセラレータ１２の演算と冷却に必要な消費電力が最小限となること。

・要件２：[応答性]
入力データに対して、入力から一定時間内にサーバ５０での処理が完了すること。

・要件３：[多種のアクセラレータへの対応]
ＦＰＧＡ，ＡＳＩＣ，ＧＰＵ等の各種アクセラレータに対応できること。

図１９は、入力データのトラヒック量の変動におけるサーバの処理能力と余剰を示す図である。図１９の実線は、入力データのトラヒック量を示し、図１９の破線は、サーバ処理化能力（≒消費電力）を示す。図１９の破線に示すように、サーバの処理能力および消費電力は一定である。このため、図１９の実線に示すように、サーバの処理能力に対しトラヒック変動に伴う余剰が発生する。特に、夜では、トラヒック量が少なく、サーバ処理化能力（≒消費電力）が過大となって、電力上の非効率が発生する。

アクセラレータ搭載サーバにおいて、アクセラレータ種別ごとに、一定の処理量を対象に、応答性と電力効率の高さを実現する従来技術が存在する。

既存技術１：特定のトラヒック量に応じた省電力な回路設計技術
非特許文献１には、ＦＰＧＡ／ＡＳＩＣの回路設計において、特定の処理量・機種ごとに、必要最小限の回路規模を最適化し、最小規模にすることで、ＡＣＣ消費電力を最小化する技術が記載されている。

既存技術２：クロック周波数の変更による、処理能力と電力消費量のバランス変更
非特許文献２には、動作周波数の変更により、処理性能と電力消費量のバランスを変更する（設定後は、一定値で推移する）技術が記載されている。

既存技術３：アクセラレータ安定動作に必要な冷却機構の出力設定
非特許文献３には、動作する回路情報を問わずに、安定動作させるため、常にファンを最大出力で動作させる構成が記載されている。

"Power-aware FPGA Design White Paper",［online］,［令和４年７月６日検索］,インターネット〈URL:https://www.microsemi.com/document-portal/doc_download/131579-power-aware-fpga-design-white-paper〉 "FPGA 周波数設定変更コマンドのガイド( Intel OPAE Tool kit",［online］,［令和４年７月６日検索］,インターネット〈URL:https://opae.github.io/latest/docs/fpga_tools/userclk/userclk.html〉 "インテルN3000 サーバ設定ガイド",［online］,［令和４年７月６日検索］,インターネット〈URL:https://jp.fujitsu.com/platform/server/primergy/products/note/svsdvd/dvd/pdf/intelpac_n3000-qsg-1.1-jp.pdf〉

非特許文献１～３記載の既存技術は、アクセラレータごとに一定量の処理量に対応した設定を準備・設定することで、応答性を保ち、かつ電力効率の高い構成を実現できる。
しかしながら、入力量が時系列で変動する場合、余剰な処理能力・消費電力が生じ、変動するトラヒックに対し、要件１：[電力効率]、要件２：[応答性]、要件３：[多種のアクセラレータへの対応]を同時に満たせないという課題がある。

このような背景を鑑みて本発明がなされたのであり、本発明は、変動する入力データ量に応じ、応答性を担保しつつ、各種アクセラレータの電力効率の高さを実現することを課題とする。

前記した課題を解決するため、本発明は、アプリケーションの特定処理をアクセラレータにオフロードして演算処理する際に、アクセラレータの状態を制御するアクセラレータ状態制御装置であって、取得した入力データ量をもとに、当該入力データ量の変動を予測し、予測結果をトラヒック量およびその変動幅として出力する予測部と、アクセラレータ種別および機種の情報と、処理性能に応じた設定情報とを一覧情報として保持し、問い合わせに応じて前記一覧情報から取り出して応答する処理能力設定記録部と、前記予測部から出力されたトラヒック量およびその変動幅と、前記処理能力設定記録部から読み出した前記一覧情報に基づいて、前記アクセラレータの処理能力と変動時間の設定情報を判断する判断部と、前記判断部が判断した前記アクセラレータへの設定情報をもとに、前記アクセラレータに、当該設定情報を反映する設定投入部と、を備えることを特徴とするアクセラレータ状態制御装置とした。

本発明によれば、変動する入力データ量に応じ、応答性を担保しつつ、各種アクセラレータの電力効率の高さを実現することができる。

本発明の実施形態に係るアクセラレータ状態制御システムの概略構成図である。 本発明の実施形態に係るアクセラレータ状態制御システムのアクセラレータ状態制御装置の配置のバリエーションを示す概略構成図である。 本発明の実施形態に係るアクセラレータ状態制御システムのアクセラレータ状態制御装置の電力削減手法の一覧情報を説明する図である。 本発明の実施形態に係るアクセラレータ状態制御システムのアクセラレータ状態制御装置の処理能力別ＡＣＣ回路情報記録部が保持する処理能力別回路情報の一例を示す図である。 本発明の実施形態に係るアクセラレータ状態制御システムのアクセラレータ状態制御装置の処理能力別ＡＣＣ回路情報記録部が保持するトラヒック量をもとにした処理性能算定テーブルを示す図である。 本発明の実施形態に係るアクセラレータ状態制御システムのアクセラレータ状態制御装置の処理能力別ＡＣＣ回路情報記録部が保持するアクセラレータ搭載関係管理テーブルを示す図である。 本発明の実施形態に係るアクセラレータ状態制御システムのアクセラレータ状態制御装置の処理能力別ＡＣＣ回路情報記録部が保持するアクセラレータ一覧管理テーブルを示す図である。 本発明の実施形態に係るアクセラレータ状態制御システムのアクセラレータ状態制御装置の処理能力別ＡＣＣ回路情報記録部が保持するアクセラレータ種別管理テーブルを示す図である。 本発明の実施形態に係るアクセラレータ状態制御システムのアクセラレータ状態制御装置の省電力制御が機能１の入力量の予測から始まる場合の<動作シーケンス１>を示すフローチャートである。 本発明の実施形態に係るアクセラレータ状態制御システムのアクセラレータ状態制御装置の省電力制御が定期的な実行から始まる場合の<動作シーケンス２>を示すフローチャートである。 本発明の実施形態に係るアクセラレータ状態制御システムのアクセラレータ状態制御装置の電力削減手法の一覧情報の詳細を示す図である。 本発明の実施形態に係るアクセラレータ状態制御システムのアクセラレータ状態制御装置の電力削減手法の設定シーケンスの一例を示すフローチャートである。 本発明の実施形態に係るアクセラレータ状態制御システムのアクセラレータ状態制御装置の電力削減手法の設定シーケンスの一例を示すフローチャートである。 本発明の実施形態に係るアクセラレータ状態制御システムのアクセラレータ状態制御装置の電力削減手法の設定シーケンスの一例を示すフローチャートである。 本発明の実施形態に係るアクセラレータ状態制御システムのLook-Aside型アクセラレータ状態制御装置の動作シーケンス１を示すフローチャートである。 本発明の実施形態に係るアクセラレータ状態制御システムのInline型アクセラレータ状態制御装置の動作シーケンス１を示すフローチャートである。 本発明の実施形態に係るアクセラレータ状態制御システムのアクセラレータ状態制御装置が実現する処理能力・消費電力と余剰について説明する図である。 本発明の実施形態に係るアクセラレータ状態制御システムのアクセラレータ状態制御装置の機能を実現するコンピュータの一例を示すハードウェア構成図である。 計算機システムを説明する図である。 サーバの入出力部への入力データのトラヒック量の変動を説明する図である。 入力データのトラヒック量の変動におけるサーバの処理能力と余剰を示す図である。

以下、図面を参照して本発明を実施するための形態（以下、「本実施形態」という）におけるアクセラレータ状態制御システム等について説明する。
（実施形態）
［概要］
図１は、本発明の実施形態に係るアクセラレータ状態制御システムの概略構成図である。
図１に示すように、アクセラレータ状態制御システム１０００は、サーバ２００と、アンテナ装置２１０と、後段処理装置２２０と、を備える。
また、アクセラレータ状態制御システム１０００は、アプリケーション１の特定処理をアクセラレータ１２にオフロードして演算処理する際に、アクセラレータ１２の状態を制御するアクセラレータ状態制御装置１００と、アクセラレータ１２を含む演算装置を冷却する冷却機構１４と、を備える。

［サーバ２００］
サーバ２００は、５Ｇ信号処理におけるDistributed Unitである。
サーバ２００は、ハードウェア（ＨＷ）１０と、ソフトウェア２０と、を備える。

《ハードウェア１０》
ハードウェア１０は、ＣＰＵ（Central Processing Unit）１１と、アクセラレータ１２と、入出力部１３と、冷却機構（Fan等）１４と、を有する。

<ＣＰＵ１１>
ＣＰＵ１１は、アプリケーション１の処理を実行するとともに、サーバ２００における、各機能部のソフトウェアを実行する。

<アクセラレータ１２>
アクセラレータ１２は、ＦＰＧＡ／ＧＰＵ等の計算アクセラレータデバイスである。
アクセラレータ１２は、サーバ２００に搭載された、特定の処理に特化した演算機である。ＣＰＵ１１とバスを介して接続する形態としては、ＡＳＩＣ搭載型アクセラレータ、ＦＰＧＡ搭載型アクセラレータ、ＧＰＵ等の形態がある。

アクセラレータ１２で処理するデータは、ＣＰＵ１１から入力されるLook-Aside形態（シーケンス2-１：図１３）に加え、ＮＩＣ等の入出力部１３から直接入力されるIn-Line形態（シーケンス2-2：図１４）でもよい。図１のＣＰＵ１１からアクセラレータ１２に向かう矢印の信号線は、（シーケンス2-１：図１３）に示すLook-Aside型のＡＣＣオフロードの場合の形態の場合に存在する。また、図１の入出力部１３とアクセラレータ１２とを結ぶ双方向の信号線は、（シーケンス2-2：図１４）に示すIn-Line型のＡＣＣオフロードの場合の形態の場合に存在する。

アクセラレータ１２は、アクセラレータ演算回路・プログラム１２ａを有する。アクセラレータ演算回路・プログラム１２ａは、アクセラレータ１２にロードされる回路もしくはプログラムである。アクセラレータ演算回路・プログラム１２ａは、アクセラレータ１２がＦＰＧＡの場合はＦＰＧＡ回路情報、アクセラレータ１２がＧＰＵの場合はＧＰＵ用のプログラムを指す。
なお、アクセラレータ１２は、冷却機構（Fan等）１４の故障などにより、一定の確率で故障が発生する。

<入出力部１３>
入出力部１３は、ＮＩＣ（Network Interface Card）などの入出力機構であり、外部装置（アンテナ装置２１０や後段処理装置２２０）とのデータ入出力を行う。また、入出力部１３は、アプリケーション１に対して、現在のデータ入力量を通知するインターフェイスを持つ。

<冷却機構１４>
冷却機構１４は、サーバ２００の各演算装置（ＣＰＵ１１やアクセラレータ１２）全体を冷却する機構である。冷却機構１４は、冷却性能の変更が可能であり、これに応じて消費電力が変化する。冷却機構１４は、入力として、冷却性能の設定を受け付ける。

冷却機構１４は、ＣＰＵおよびアクセラレータ等のサーバ全体を一括で冷却する機構であるが、ＣＰＵのみ、もしくはアクセラレータのみを冷却する独立した冷却機構でもよい。

《ソフトウェア２０》
ソフトウェア２０は、アプリケーション１と、アクセラレータの状態を制御するアクセラレータ状態制御装置１００と、を有する。

<アプリケーション１>
アプリケーション１は、信号処理を行うプログラムであり、ＣＰＵ１１上で動作する。一部の並列演算処理など、ＣＰＵに適さない専用処理については、アクセラレータ１２にオフロードを行う。例えば、アプリケーション１は、標準として規定された関数群（ＡＰＩ）を呼び出し、アクセラレータ１２への一部処理のオフロードを行う。
ここで、アクセラレータの設定変更時に、一時的に該当アクセラレータが使用不可となる場合には、ＡＣＣ切替時処理継続部１６０にオフロードを行う。

アプリケーション１は、入力として、入出力部１３から処理対象データを受け付ける。出力として、演算したデータを入出力部１３に渡す。

［アクセラレータ状態制御装置１００］
アクセラレータ状態制御装置１００は、入力量取得・予測部１１０（予測部，予測手順）と、ＡＣＣ処理能力・消費電力設定判断部１２０（判断部，判断手順）と、ＡＣＣ処理能力・消費電力設定投入部１３０（設定投入部，設定投入手順）と、処理能力別ＡＣＣ回路情報記録部１４０と、ＡＣＣ情報・処理能力設定記録部１５０（処理能力設定記録部，処理能力設定記録手順）と、ＡＣＣ切替時処理継続部１６０（処理継続部）と、を備える。

<入力量取得・予測部１１０>
入力量取得・予測部１１０は、アクセラレータにオフロードする処理量を予測し、予測結果をトラヒック量およびその変動幅として出力する。本実施形態では、アクセラレータにオフロードする処理量を予測（推定）するための一態様として入力データ量の変動を予測する。アクセラレータにオフロードする処理量を予測（推定）できるものであれば、どのようなものでもよい。

入力量取得・予測部１１０は、取得した入力データ量をもとに、入力データ量の変動を予測し、予測結果をトラヒック量およびその変動幅として出力する。具体的には、入力量取得・予測部１１０は、サーバの入力データ量を取得し、その後の入力データ量の変動を予測する。入力量取得・予測部１１０は、入力として、サーバの入力データ量を受け付け、出力として今後のデータ量の予測結果として、一定時間経過後のトラヒック量と、変動時間の単位を出力する。

・予測機能の例１
過去のトラヒック量の変化をもとに、未来の変化を予測することが考えられる。例えば、一定の周期で取得した過去５回のトラヒック量をもとに、トラヒック量が増加傾向にあるか否かを判定する。５回のトラヒック量を線形近似し、得られた傾きが一定以上あれば増加、一定以下であれば減少とみなし、一定時間後のトラヒック量を予測する。さらに、各トラヒック量の分散をもとに、変動時間の単位を出力する。具体的には、分散が大きい場合には短時間でのトラヒック変動が想定されるため“秒オーダ”であることを出力し、分散が小さい場合には、“分”オーダであることを出力する。

・予測機能の例２
該当装置の曜日・時間帯ごとのトラヒック量を記録しておき、これに準じてトラヒック予測を行う形態でもよい。例えば、携帯電話の無線アクセスネットワークにおけるトラヒック量においては、地点ごとにトラヒック量の時間遷移が異なる。例えば、都心部は昼間のトラヒック量は多いが夜は少ない。また、鉄道沿線部は、電車運行時間以外のトラヒック量が極端に少ないなどである。このような結果を用いて、時間ごとのトラヒック量を予測してもよい。なお、この予測機能の例２の方法を用いた場合には、トラヒック量の変動時間の単位は長く、“分や時間”単位となる。

トラヒック量の予測においては、該当のサーバ装置のトラヒック量を決める別の要因を用いてもよい。例えば、携帯電話の無線アクセスネットワークにおけるトラヒック量は、屋外の人が密集する箇所に近いアンテナ装置に繋がれた装置は、天候によって人出の量が変動し、これに応じてトラヒック量が変動する。このようなユースケースでは、天候の予測結果をもとに、トラヒック量の変動を予測してもよい。なお、この方法を用いた場合には、トラヒック量の変動時間の単位は長く、“分や時間”単位となる。

・入力データサイズの予測機能について
入力データサイズの予測機能は、時間帯から推定する形態に加え、他の要因から推定する構成としてもよい。例えば、ＲＡＮ（Radio Access Network）におけるＲＩＣ（RAN Intelligent Controller）の具備する、天候やイベントによるトラヒック量の変動などを情報源としてもよい。

・入力データ量の時系列での変動の例
ｖＲＡＮでは、サーバへの入力データの量は、そのサーバの担当するエリアにおける、携帯電話端末の数と、通信量に依存する。携帯電話端末の数や通信量はヒトの動きに依存し、ヒトが集まる時間帯・エリアは通信量が増加し、逆にヒトが集まらない時間帯・エリアには通信量が減少する。例えば、都心のオフィス街は、平日昼間のトラヒック量が大きい一方で、夜間や休日のトラヒック量は少ない。また、郊外の住宅街は、平日昼間のトラヒック量に比べ、休日のトラヒック量が大きくなる。

<ＡＣＣ処理能力・消費電力設定判断部１２０>
ＡＣＣ処理能力・消費電力設定判断部１２０は、入力量取得・予測部１１０から出力されたトラヒック量および変動幅と、ＡＣＣ情報・処理能力設定記録部１５０から読み出した一覧情報（図３）に基づいて、アクセラレータの処理能力と変動時間の設定を判断する。

具体的には、ＡＣＣ処理能力・消費電力設定判断部１２０は、入力量取得・予測部１１０から出力されたトラヒック量の予測結果と、想定される変動幅に応じて、アクセラレータの処理能力と変動時間の設定を判断する。
ＡＣＣ処理能力・消費電力設定判断部１２０は、トラヒック量を、ＡＣＣ情報・処理能力設定記録部１５０に入力し、適用可能なアクセラレータと設定の一覧情報（図３）を取得する。これら設定の一覧情報から、処理能力と変動時間に適合するアクセラレータの設定と、冷却機構１４の設定を選び、ＡＣＣ処理能力・消費電力設定投入部１３０に通知する。
ＡＣＣ処理能力・消費電力設定判断部１２０は、入力として、入力量取得・予測部１１０からトラヒック量の予測と変動幅を受け付ける。ＡＣＣ処理能力・消費電力設定判断部１２０は、出力として、ＡＣＣ処理能力・消費電力設定投入部１３０にＡＣＣ設定情報を渡す。

<ＡＣＣ処理能力・消費電力設定投入部１３０>
ＡＣＣ処理能力・消費電力設定投入部１３０は、ＡＣＣ処理能力・消費電力設定判断部１２０が判断したアクセラレータ１２への設定情報をもとに、アクセラレータ１２に、設定情報を反映する。
具体的には、ＡＣＣ処理能力・消費電力設定投入部１３０は、入力されたアクセラレータ１２への設定と、冷却機構１４への設定を、それぞれアクセラレータ１２と冷却機構１４に反映する。ＡＣＣ処理能力・消費電力設定投入部１３０は、入力として、ＡＣＣ処理能力・消費電力設定判断部１２０からアクセラレータ１２への設定と冷却機構１４への設定情報を受け付ける。ＡＣＣ処理能力・消費電力設定投入部１３０は、出力として、アクセラレータ１２と、冷却機構１４それぞれに、設定情報を反映する。

また、ＡＣＣ処理能力・消費電力設定投入部１３０は、アクセラレータ共通で、周波数変更および／または電源ＯＦＦにより設定情報を反映するとともに、ＦＰＧＡの場合は回路書換、ＧＰＵの場合はsleepにより設定情報を反映する。

<処理能力別ＡＣＣ回路情報記録部１４０>
処理能力別ＡＣＣ回路情報記録部１４０は、ＦＰＧＡ種別ごとに、処理性能に応じたＦＰＧＡ回路情報およびＦＰＧＡ種別の情報を保持し、問い合わせに応じてＦＰＧＡ回路情報およびＦＰＧＡ種別の情報を応答する。この場合、処理能力別ＡＣＣ回路情報記録部１４０は、ＡＣＣ情報・処理能力設定記録部１５０を経由して、または直接にＡＣＣ処理能力・消費電力設定判断部１２０に応答する。

処理能力別ＡＣＣ回路情報記録部１４０は、ＦＰＧＡ種別ごとに、処理性能に応じた複数のＦＰＧＡ回路情報を保持し、問い合わせに応じてＦＰＧＡ回路情報を払い出す。この問合せには、ＦＰＧＡ種別の情報が含まれる（図４）。
処理能力別ＡＣＣ回路情報記録部１４０は、入力として、ＡＣＣ情報・処理能力設定記録部１５０からＦＰＧＡ機種の情報を受け付ける。処理能力別ＡＣＣ回路情報記録部１４０は、出力として、ＡＣＣ情報・処理能力設定記録部１５０に、複数のＦＰＧＡ回路情報を応答する。

処理能力別ＡＣＣ回路情報記録部１４０は、上記問合せに、“必要な処理性能”を追加で含め、この情報をもとに最適なＦＰＧＡ回路情報１つのみを応答する形としてもよい。ＦＰＧＡ回路情報の応答については、ＦＰＧＡ回路情報の実データそのものではなく、アクセスに必要なファイルパス・ポインタ等の回路情報を一意に識別可能な識別子としてもよい。

<ＡＣＣ情報・処理能力設定記録部１５０>
ＡＣＣ情報・処理能力設定記録部１５０は、アクセラレータ種別および機種の情報と、処理性能に応じた設定情報とを一覧情報１７０（図３）として保持し、問い合わせに応じて一覧情報１７０から取り出して応答する。ここで、上記アクセラレータ種別および機種の情報は、アクセラレータを利用可能に搭載するホストが保有するアクセラレータの情報である。

ＡＣＣ情報・処理能力設定記録部１５０は、入力として、ＡＣＣ処理能力・消費電力設定判断部１２０から、アクセラレータ種別と機種、アプリケーション名を受け付ける。ＡＣＣ情報・処理能力設定記録部１５０は、出力として、ＡＣＣ処理能力・消費電力設定判断部１２０に対して、該当のアクセラレータに適用可能な設定手段の一覧を応答する。また、ＡＣＣ情報・処理能力設定記録部１５０は、入力されたアクセラレータ種別がＦＰＧＡの場合、機種情報をもとに処理能力別ＡＣＣ回路情報記録部１４０に問い合わせを行い、該当の適合するＦＰＧＡ回路情報の一覧を取得する。

<ＡＣＣ切替時処理継続部１６０>
ＡＣＣ切替時処理継続部１６０は、ＡＣＣ処理能力・消費電力設定投入部１３０による、設定情報の投入に伴い、アクセラレータ１２の演算機能が一時的に停止している場合に、サービスを継続するために、ＣＰＵ１１または他のアクセラレータにおいて処理を一時的に継続する。アクセラレータ１２の設定変更時に、該当アクセラレータ１２での演算が一時停止する際に有効化される。
ＡＣＣ切替時処理継続部１６０は、本機能部が有効化されている場合、アプリケーション１からの演算オフロードは、本機能部が受付け、設定変更対象以外の演算リソースで計算する。

なお、ＣＰＵでの演算継続以外に、他のアクセラレータを一時的に利用し、演算を継続する形態でもよい。

［アンテナ装置２１０］
アンテナ装置２１０は、端末（ＵＥ：User Equipment）と無線通信するアンテナおよび送受信部である（以下、「アンテナ装置」は、アンテナと送受信部、その電源部を総称して呼称する）。送受信データは、例えば専用ケーブルにより基地局（ＢＢＵ：Base Band Unit）の信号処理装置（サーバ２００）に接続される。

アンテナ装置２１０は、アンテナ装置データ入出力部２１１を備える。アンテナ装置データ入出力部２１１は、サーバ２００に対し、アンテナ装置２１０で生成された信号を送る機能部であり、ＮＩＣ等の形態で実現される。

［後段処理装置２２０］
後段処理装置２２０は、５Ｇ信号処理におけるCentralized Unitである。
後段処理装置２２０は、後段処理装置データ入出力部２２１を備える。後段処理装置データ入出力部２２１は、サーバ２００で処理した信号処理結果を受信する機能部であり、ＮＩＣ等の形態で実現される。

<その他の実施形態>
本実施形態では、入出力部１３とＣＰＵ１１、アクセラレータ１２はハードウェアとして分かれた構成であるが、ＣＰＵ１１、アクセラレータ１２およびアクセラレータ演算回路・プログラム１２ａが一体化した専用ハードウェアの形態でもよい。
言い換えると、図１のように、「ＮＩＣ等の入出力部１３を介して得たデータを、ＣＰＵ１１からアクセラレータ１２に対し明示的にオフロードする」、いわゆるLook-Aside型のアクセラレータ適用形態に加えて、「ＮＩＣ・アクセラレータ・ＣＰＵ」が一体化したハードウェアで、ＮＩＣでのデータ受信後に同一ハードウェア内で処理が完結する」、いわゆるIn-line型のアクセラレータ適用形態でもよい。
また、ＣＰＵ１１、アクセラレータ１２は、ＳｏＣ（System on Chip）の形態のように、単一のチップの中に搭載される形態でもよい。

［アクセラレータ状態制御装置の配置］
アクセラレータ状態制御システムのアクセラレータ状態制御装置の配置のバリエーションについて説明する。
図１のアクセラレータ状態制御システム１０００は、アクセラレータ状態制御装置１００をサーバ２００のソフトウェア２０に配置した例である。アクセラレータ状態制御装置１００は、機能の一部を、サーバ２００外に別筐体で設置することも可能であり、以下に例示する。

図２は、アクセラレータ状態制御システムのアクセラレータ状態制御装置の配置のバリエーションを示す概略構成図である。なお、以下の各図において、図１と同一構成部分には同一符号を付して重複箇所の説明を省略する。
図２に示すバリエーションは、入力量取得・予測部１１０、ＡＣＣ処理能力・消費電力設定判断部１２０、処理能力別ＡＣＣ回路情報記録部１４０およびＡＣＣ情報・処理能力設定記録部１５０からなるコントローラ機能部を別筐体とした場合の例である。
図２に示すように、アクセラレータ状態制御システム１０００Ａは、サーバ２００外に別筐体で設置されたアクセラレータ状態制御装置１００Ａを備える。
サーバ２００のソフトウェア２０は、アプリケーション１と、ＡＣＣ処理能力・消費電力設定投入部１３０と、ＡＣＣ切替時処理継続部１６０と、を有する。
アクセラレータ状態制御装置１００Ａは、上記コントローラ機能部がサーバ２００外に設置され、図１のアクセラレータ状態制御装置１００と同一の機能を有する。

以上、図２に示すように、アクセラレータ状態制御装置の各機能の一部または全部を、サーバ２００外の別の筐体に独立して配備する形態をとることで、ＲＡＮ（Radio Access Network）におけるＲＩＣ（RAN Intelligent Controller）への機能配備に対応することができる。

また、上記コントローラ機能部を外部に配置することで、複数のサーバマシンからの入力量取得（機能１）をもとに入力量を予測できるため、機能１のトラヒックの予測精度が上がるメリットがある。例えば、携帯電話の無線システムにおいて、あるサーバマシンが担当する処理エリアのトラヒック量が増大した場合、近傍の処理エリアの入力量も、それに遅れて変動すると想定される。

また、複数のサーバ２００に対して、１つのアクセラレータ状態制御装置での運用が可能になる。これにより、コストの低減と、アクセラレータ状態制御装置のメンテナンス性を向上させることができる。また、サーバ側の改変を不要ないし軽減することができ、汎用的に適用することができる。

［アクセラレータのデータ構造］
電力削減手法の一覧と特性について説明する。
図３は、電力削減手法の一覧情報を説明する図である。
図３に示すように、電力削減手法は、１．回路規模変更、２．クロック制御、３．電源制御、４．その他、に分類される。そして、この４分類ごとに、電力削減手法、ＡＣＣ処理能力、消費電力削減幅（最大構成からの差分）、遷移・復帰にかかる時間、ＡＣＣ別適用可能性、備考が設定される。ＡＣＣ別適用可能性は、ＦＰＧＡ，ＧＰＵ，ＡＳＩＣに分けられる。

アクセラレータの処理能力と消費電力を制御する方法として、上記４分類がある。電力削減手法の４分類は、それぞれ、ＡＣＣ処理能力の変動幅、消費電力削減幅、遷移・復帰にかかる時間、ＡＣＣ別適用可能性が異なる。アクセラレータ状態制御方法では、負荷の予測結果および、制御対象のアクセラレータに対して、これらを使い分け設定する。

例えば、「分類」１．回路規模変更の「電力削減手法」の「部分再構成」では、ＡＣＣ処理能力が「小～大（縮退）」、消費電力削減幅（最大構成からの差分）が「～６０Ｗ」、遷移・復帰にかかる時間が「秒オーダ」、ＡＣＣ別適用可能性が「ＦＰＧＡ」である。そして、「性能ごとに最適な回路情報を準備しておき、負荷量に応じて適宜書き換える。」という特徴がある。

また、「分類」４．その他の「電力削減手法」の4-2.の「ＡＣＣ切替」では、ＡＣＣ処理能力が「小～大（縮退）」、消費電力削減幅（最大構成からの差分）が「～６０Ｗ」、遷移・復帰にかかる時間が「秒オーダ」、ＡＣＣ別適用可能性が「ＦＰＧＡ，ＧＰＵ，ＡＳＩＣ」である。そして、「性能ごとに最適な回路・ＡＣＣを複数準備しておき、負荷量に応じて適宜切り替える」という特徴がある。

［処理能力別回路情報］
処理能力別ＡＣＣ回路情報記録部１４０の処理能力別回路情報について説明する。
図４は、処理能力別ＡＣＣ回路情報記録部１４０が保持する処理能力別回路情報のデータベースの一例を示す図である。
図４に示すように、処理能力別回路情報は、ＦＰＧＡ機能種別、アプリケーション名、性能、回路情報ファイル名を有する。
処理能力別ＡＣＣ回路情報記録部１４０は、ＦＰＧＡ種別ごとに、処理性能に応じた複数のＦＰＧＡ回路情報（図４に示す処理能力別回路情報）を保持し、問い合わせに応じてＦＰＧＡ回路情報を払い出す（以下、「払い出す」とは、情報を取り出して応答することをいう）。

［処理量推定テーブル］
処理能力別ＡＣＣ回路情報記録部１４０が保持するトラヒック量をもとにした処理性能算定テーブル（処理量推定テーブル）について説明する。
図５は、処理能力別ＡＣＣ回路情報記録部１４０が保持するトラヒック量をもとにした処理性能算定テーブル（処理量推定テーブル）を示す図である。
図５に示すように、処理量推定テーブルは、トラヒック量をもとに必要とする処理性能を指定する。例えば、トラヒック量が「０ｂｐｓ以上１０Ｍｂｐｓ未満」の場合、必要とする処理性能は「小」である。

［アクセラレータ搭載関係管理テーブル］
処理能力別ＡＣＣ回路情報記録部１４０が保持するアクセラレータ搭載関係管理テーブルについて説明する。
図６は、処理能力別ＡＣＣ回路情報記録部１４０が保持するアクセラレータ搭載関係管理テーブルを示す図である。
図６に示すように、アクセラレータ搭載関係管理テーブルは、搭載ホストＩＤと搭載アクセラレータＩＤとの対応関係を記憶する。図６の例では、搭載ホストHost-1は、搭載アクセラレータＩＤの「１」「２」「３」を搭載する。

［アクセラレータ一覧管理テーブル］
処理能力別ＡＣＣ回路情報記録部１４０が保持するアクセラレータ一覧管理テーブルについて説明する。
図７は、処理能力別ＡＣＣ回路情報記録部１４０が保持するアクセラレータ一覧管理テーブルを示す図である。
図７に示すように、アクセラレータ一覧管理テーブルは、アクセラレータＩＤとアクセラレータ種別ＩＤとの対応関係を記憶する。図７の例では、アクセラレータＩＤ「１」は、アクセラレータ種別ＩＤ「Ａ」を指定し、アクセラレータＩＤ「２」は、アクセラレータ種別ＩＤ「Ｂ」を指定し、アクセラレータＩＤ「３」は、アクセラレータ種別ＩＤ「Ｃ」を指定し、アクセラレータＩＤ「４」は、アクセラレータ種別ＩＤ「Ｄ」を指定する。アクセラレータ種別ＩＤ「Ａ」～「Ｄ」は、具体的には、下記図８のアクセラレータ種別管理テーブルに示される。

［アクセラレータ種別管理テーブル］
処理能力別ＡＣＣ回路情報記録部１４０が保持するアクセラレータ種別管理テーブルについて説明する。
図８は、処理能力別ＡＣＣ回路情報記録部１４０が保持するアクセラレータ種別管理テーブルを示す図である。
図８に示すように、アクセラレータ種別管理テーブルは、アクセラレータ種別ＩＤ毎のアクセラレータ種別（備考）、性能、消費電力を記憶する。例えば、アクセラレータ種別ＩＤ「Ａ」は、アクセラレータ種別「ＦＰＧＡ－小性能」、性能「小～大」、消費電力「７５Ｗ」である。アクセラレータ種別ＩＤ「Ｂ」は、アクセラレータ種別「ＦＰＧＡ－大性能」、性能「小～大」、消費電力「２００Ｗ」である。このため、アクセラレータ種別「ＦＰＧＡ」で性能重視の場合には、アクセラレータ種別ＩＤ「Ｂ」が選択される。また、要求性能が「中～大」の場合には、アクセラレータ種別「ＦＰＧＡ」に加えて、アクセラレータ種別ＩＤ「Ｃ」のアクセラレータ種別「ＧＰＵ」やアクセラレータ種別ＩＤ「Ｄ」のアクセラレータ種別「ＡＳＩＣ」が選択可能である。なお、性能、消費電力以外の項目（例えば、アプリケーション種別）を管理してもよい。例えば、アプリケーションが、並列処理を実行する場合には、消費電力が同等であっても、アクセラレータ種別「ＧＰＵ」を選択する等である。

以下、上述のように構成されたアクセラレータ状態制御システム１０００の動作を説明する。
本実施形態の動作シーケンスは、省電力制御シーケンスであり、省電力制御が、機能１の入力量の予測から始まる場合の<動作シーケンス１>と、省電力制御が、定期的な実行から始まる場合の<動作シーケンス２>と、がある。以下、順に説明する。
［動作シーケンス１］
図９は、省電力制御が、機能１の入力量の予測から始まる場合の<動作シーケンス１>を示すフローチャートである。

ステップＳ１１で入力量取得・予測部１１０は、入力として、サーバの入力データ量を受け付け、出力として今後のデータ量の予測結果として、一定時間経過後のトラヒック量と、変動時間の単位を出力する。

ステップＳ１２でＡＣＣ処理能力・消費電力設定判断部１２０は、入力量取得・予測部１１０から出力されたトラヒック量および変動幅と、ＡＣＣ情報・処理能力設定記録部１５０から読み出した一覧情報（図３）に基づいて、アクセラレータの処理能力と変動時間の設定を判断する。

ステップＳ１３で搭載ＡＣＣ情報・処理能力設定記録部１５０は、各ホストに搭載しているアクセラレータ種別・機種の情報と、処理性能に応じた設定情報の一覧を保持し、問い合わせに応じて払い出す。ＡＣＣ情報・処理能力設定記録部１５０は、入力として、ＡＣＣ処理能力・消費電力設定判断部１２０から、アクセラレータ種別と機種、アプリケーション名を受け付ける。ＡＣＣ情報・処理能力設定記録部１５０は、出力として、ＡＣＣ処理能力・消費電力設定判断部に対して、該当のアクセラレータ１２に適用可能な設定手段の一覧を応答する。また、ＡＣＣ情報・処理能力設定記録部１５０は、入力されたアクセラレータ種別がＦＰＧＡの場合、機種情報をもとに処理能力別ＡＣＣ回路情報記録部１４０に問い合わせを行い、該当の適合するＦＰＧＡ回路情報の一覧を取得する。

ステップＳ１４でＡＣＣ処理能力・消費電力設定判断部１２０は、搭載しているアクセラレータ１２がＦＰＧＡか否かを判別する。搭載しているアクセラレータ１２がＦＰＧＡでない場合（Ｓ１４：Ｎｏ）、ステップＳ１６に進む。

搭載しているアクセラレータ１２がＦＰＧＡの場合（Ｓ１４：Ｙｅｓ）、ステップＳ１５で処理能力別ＡＣＣ回路情報記録部１４０は、ＦＰＧＡ種別ごとに、処理性能に応じたＦＰＧＡ回路情報およびＦＰＧＡ種別の情報を保持し、問い合わせに応じてＦＰＧＡ回路情報およびＦＰＧＡ種別の情報を応答する。この場合、処理能力別ＡＣＣ回路情報記録部１４０は、ＡＣＣ情報・処理能力設定記録部１５０を経由して、または直接にＡＣＣ処理能力・消費電力設定判断部１２０に応答する。

ステップＳ１６でＡＣＣ処理能力・消費電力設定投入部１３０は、入力されたアクセラレータ１２への設定と、冷却機構１４への設定を、それぞれアクセラレータ１２と冷却機構１４に反映する。ＡＣＣ処理能力・消費電力設定投入部１３０は、入力として、ＡＣＣ処理能力・消費電力設定判断部１２０からアクセラレータ１２への設定と冷却機構１４への設定情報を受け付ける。ＡＣＣ処理能力・消費電力設定投入部１３０は、出力として、アクセラレータ１２と、冷却機構１４それぞれに、設定情報を反映する。

ステップＳ１７でアクセラレータ１２は、特定の処理に特化した演算を実行する。
ステップＳ１８でアクセラレータ演算回路・プログラム１２ａは、アクセラレータ回路もしくはプログラムをロードして本フローチャートの処理を終了する。アクセラレータ１２がＦＰＧＡの場合はＦＰＧＡ回路情報、アクセラレータ１２がＧＰＵの場合はＧＰＵである。

一方、ステップＳ１９で冷却機構１４は、サーバの各演算装置[ＣＰＵ１１やアクセラレータ１２]全体を冷却して本フローチャートの処理を終了する。

［動作シーケンス２］
図１０は、省電力制御が、定期的な実行から始まる場合の<動作シーケンス２>を示すフローチャートである。図９の<動作シーケンス１>を示すフローと同一処理を行うステップには同一符号を付して説明を省略する。
ステップＳ２１でＡＣＣ処理能力・消費電力設定判断部１２０は、一定間隔で起動して、入力量取得・予測部１１０から入力されたトラヒック量の予測結果と、想定される変動幅に応じて、アクセラレータ１２の処理能力と変動時間に応じたアクセラレータ設定を判断する。

ステップＳ１５を経ると、ステップＳ２２でＡＣＣ切替時処理継続部１６０は、設定情報の投入に伴い、アクセラレータ１２の演算機能が一時的に停止している場合に、サービスを継続するために、ＣＰＵ１１または他のアクセラレータにおいて処理を一時的に継続する。これにより、アクセラレータ１２の設定変更時に、該当アクセラレータ１２での演算が一時停止する際に有効化される。

ステップＳ１８を経ると、ステップＳ２３でＡＣＣ切替時処理継続部１６０は、アクセラレータ設定変更時に、該当アクセラレータの演算を一時停止させて本フローチャートの処理を終了する。
以上、省電力制御が、機能１の入力量の予測から始まる場合の<動作シーケンス１>と、省電力制御が、定期的な実行から始まる場合の<動作シーケンス２>について説明した。

［電力削減手法の設定シーケンス］
アクセラレータ状態制御装置１００は、トラフィックの量と、変動の時間幅により、適用する電力削減手法を選ぶ。電力削減手法の例と、この電力削減手法に適した負荷パターンの例について説明する。

図１１は、電力削減手法の一覧情報の詳細を示す図である。
図１１に示すように、４分類ごとに、電力削減手法、ＡＣＣ処理能力、消費電力削減幅（最大構成からの差分）、遷移・復帰にかかる時間、適した負荷パターンを分けている。上記４分類は、1.回路規模変更、2.クロック制御、3.電源制御、4.その他である。消費電力削減幅は、特定構成（例えば、Dell R740 2socket＋FPGA N3000)を前提とした計算値である。
例えば、分類が「1.回路規模変更」であり、電力削減手法が「1-1.空デザインの書込」の場合、適した負荷パターンは、「小負荷において、分オーダでの負荷変動が発生しているケース」である。言い換えると、「小負荷であって、分オーダでの負荷変動の発生」を許容できるときは、「1-1. 空デザインの書込」を採ることが適している。
特に、分類が「4.その他」であり、電力削減手法が「4-2.ＡＣＣ切替」の場合、適した負荷パターンは、「すべてのケースにおいて、ＡＣＣ処理能力に応じて設定」する対応となる。

［電力削減手法の設定シーケンスの一例］
アクセラレータ１２および冷却機構１４（Fan等）の設定および、その判断ロジックの一例についてフローチャートを参照して説明する。各設定量については一例であり、各々の設定項目に応じて遷移する。

図１２Ａ－１２Ｃは、電力削減手法の設定シーケンスの一例を示すフローチャートである。なお、図１２Ａ－１２Ｃは、一つのフローであるが、図示の便宜上、[Ａ]，[Ｂ]，[Ｃ]を連結子として連結される。また、フローの各ステップを囲む破線は、当該ステップを実行する各機能部を表わしている。

図１２Ａに示すように、ステップＳ３１でＡＣＣ処理能力・消費電力設定判断部１２０は、トラヒック量を取得する。
ステップＳ３２でＡＣＣ処理能力・消費電力設定判断部１２０は、一定回数以上連続して、トラヒック量が増加または減少しているかを判別する。一定回数以上連続して、トラヒック量が増加または減少していない場合（Ｓ３２：Ｎｏ）、ステップＳ３１に戻る。

一定回数以上連続して、トラヒック量が増加または減少している場合（Ｓ３２：Ｙｅｓ）、ＡＣＣ処理能力・消費電力設定判断部１２０をスルーして、ステップＳ３３に進む。
ステップＳ３３では、ＡＣＣ情報・処理能力設定記録部１５０は、図５に示す処理性能算定テーブルを参照して、トラヒック量からの処理性能の算定を行う。
ステップＳ３４でＡＣＣ情報・処理能力設定記録部１５０は、図６に示すアクセラレータ搭載関係管理テーブルを参照して、搭載ＡＣＣのリストと、性能の取得を行う。

図１２Ｂの破線囲みに示す各ステップは、ＡＣＣ処理能力・消費電力設定判断部１２０における処理である。
ステップＳ３５でＡＣＣ処理能力・消費電力設定判断部１２０は、処理性能を満たすＡＣＣが、いずれの種別かを判別する。
処理性能を満たすＡＣＣが、ＦＰＧＡの場合、ステップＳ３６で処理性能が下記のいずれに一致するかを判別する。

処理性能が「極小」の場合、ステップＳ３７で「3．電源制御の3-1.ＡＣＣカード電源ＯＦＦ」（図１１）を選択し、ステップＳ３８で「4.その他の4-1.ファン制御でＦａｎ設定［極小］」（図１１）を選択してステップＳ４８に進む。

処理性能が「小」の場合、ステップＳ３９で「1.回路規模変更の1-2.部分再構成で小規模回路選定」（図１１）を選択し、ステップＳ４０で「2.クロック制御の2-1.演算部クロック制御で周波数［小］」（図１１）を選択し、ステップＳ４１で「4.その他の4-1.ファン制御でＦａｎ設定［小］」（図１１）を選択してステップＳ４８に進む。

処理性能が「中」の場合、ステップＳ４２で「1.回路規模変更の1-2.部分再構成で中規模回路選定」（図３）を選択し、ステップＳ４３で「2.クロック制御の2-1.演算部クロック制御で周波数［中］」（図１１）を選択し、ステップＳ４４で「4.その他の4-1.ファン制御でＦａｎ設定［中］」（図１１）を選択してステップＳ４８に進む。

処理性能が「大」の場合、ステップＳ４５で「1.回路規模変更の1-2.部分再構成で大規模回路選定」（図３）を選択し、ステップＳ４６で「2. クロック制御の2-1.演算部クロック制御で周波数［大］」（図１１）を選択し、ステップＳ４７で「4.その他の4-1.ファン制御でＦａｎ設定［大］」（図１１）を選択してステップＳ４８に進む。

ステップＳ４８では、ＡＣＣ切替時処理継続部１６０は、設定情報の投入に伴い、アクセラレータ１２の演算機能が一時的に停止している場合に、サービスを継続するために、ＣＰＵ１１または他のアクセラレータにおいて処理を一時的に継続して（有効化）ステップＳ５８に進む。これにより、アクセラレータの設定変更時に、該当アクセラレータでの演算が一時停止する際に有効化される。

上記ステップＳ３５でＡＣＣ処理能力・消費電力設定判断部１２０は、処理性能を満たすＡＣＣが、ＧＰＵ，ＡＳＩＣと判断した場合、ステップＳ４９で処理性能が下記のいずれに一致するかを判別する。

処理性能が「極小」の場合、ステップＳ５０で「3．電源制御の3-1.ＡＣＣカード電源ＯＦＦ」（図１１）を選択し、ステップＳ５１で「4.その他の4-1.ファン制御でＦａｎ設定［極小］」（図１１）を選択してステップＳ５８に進む。

処理性能が「小」の場合、ステップＳ５２で「2.クロック制御の2-1.演算部クロック制御で周波数［小］」（図１１）を選択し、ステップＳ５３で「4.その他の4-1.ファン制御でＦａｎ設定［小］」（図１１）を選択してステップＳ５８に進む。

処理性能が「中」の場合、ステップＳ５４で「2.クロック制御の2-1.演算部クロック制御で周波数［中］」（図１１）を選択し、ステップＳ５５で「4.その他の4-1.ファン制御でＦａｎ設定［中］」（図３）を選択してステップＳ５８に進む。

処理性能が「大」の場合、ステップＳ５６で「2.クロック制御の2-1.演算部クロック制御で周波数［大］」（図３）を選択し、ステップＳ５７で「4.その他の4-1.ファン制御でＦａｎ設定［大］」（図３）を選択してステップＳ５８に進む。

図１２Ｃに示すステップＳ５８でＡＣＣ処理能力・消費電力設定投入部１３０は、ＡＣＣ・Ｆａｎへの設定投入を行う。

ステップＳ５９でＡＣＣ切替時処理継続部１６０は、ＡＣＣ切替時処理継続機能を実行しているか否かを判別する。ＡＣＣ切替時処理継続機能を実行していない場合（Ｓ５９：Ｎｏ）、本フローの処理を終了する。
ＡＣＣ切替時処理継続機能を実行している場合（Ｓ５９：Ｙｅｓ）、ステップＳ６０でＡＣＣ切替時処理継続部１６０は、アクセラレータ設定変更時に、該当アクセラレータの演算を一時停止させる無効化を行って本フローの処理を終了する。
以上、図１１および図１２Ａ－１２Ｃにより、電力削減手法の設定シーケンスについて説明した。

［動作シーケンス１のデータ処理シーケンス］
動作シーケンス１のデータ処理シーケンスについて説明する。動作シーケンス２のデータ処理シーケンスも同様である。
動作シーケンス１のデータ処理シーケンスは、“Look-Aside型(ＡＣＣの処理データを、ＣＰＵが能動的にＡＣＣにオフロードする)”と、“In-line型(ＡＣＣの処理データを、ＣＰＵが能動的にＡＣＣにオフロードする)”とがある。以下、順に説明する。

図１３は、Look-Aside型の動作シーケンス１のデータ処理シーケンスを示すフローチャートである。
ステップＳ６１でアンテナ装置データ入出力部２１１は、サーバ２００に対し、アンテナ装置２１０で生成された信号を送る。

ステップＳ６２で入出力部１３は、外部装置［アンテナ装置２１０や後段処理装置２２０］とのデータ入出力を行う。

ステップＳ６３でアプリケーション１は、ＣＰＵ１１で動作し、信号処理を行う。アプリケーション１は、一部の並列演算処理など、ＣＰＵ１１に適さない専用処理については、アクセラレータ１２にオフロードを行う。

ステップＳ６４でアクセラレータ１２は、特定の処理に特化した演算を実行する。
ステップＳ６５でアプリケーション１は、入出力部１３から処理対象データを受け付け、演算したデータを入出力部１３に渡す。アプリケーション１は、アクセラレータ１２の設定変更時に、一時的に該当アクセラレータ１２が使用不可となる場合には、ＡＣＣ切替時処理継続部１６０にオフロードを行う。

ステップＳ６６で入出力部１３は、外部装置［アンテナ装置２１０や後段処理装置２２０］とのデータ入出力を行う。

ステップＳ６７で後段処理装置データ入出力部２２１は、サーバ２００で処理した信号処理結果を受信して本フローチャートの処理を終了する。

図１４は、In-Line型の動作シーケンス１のデータ処理シーケンスを示すフローチャートである。
ステップＳ７１でアンテナ装置データ入出力部２１１は、サーバ２００に対し、アンテナ装置２１０で生成された信号を送る。

ステップＳ７２で入出力部１３は、外部装置［アンテナ装置２１０や後段処理装置２２０］とのデータ入出力を行う。

ステップＳ７３でアクセラレータ１２は、特定の処理に特化した演算を実行する。
ステップＳ７４でアプリケーション１は、入出力部１３から処理対象データを受け付け、演算したデータを入出力部１３に渡す。アプリケーション１は、アクセラレータ１２の設定変更時に、一時的に該当アクセラレータ１２が使用不可となる場合には、ＡＣＣ切替時処理継続部１６０にオフロードを行う。

ステップＳ７５で入出力部１３は、外部装置［アンテナ装置２１０や後段処理装置２２０］とのデータ入出力を行う。

ステップＳ７６で後段処理装置データ入出力部２２１は、サーバ２００で処理した信号処理結果を受信して本フローチャートの処理を終了する。

［処理能力・消費電力と余剰］
アクセラレータ状態制御装置１００が実現する処理能力・消費電力と余剰について説明する。
ＡＣＣ処理能力・消費電力設定判断部１２０は、入力量取得・予測部１１０から入力されたトラヒック量の予測結果と、想定される変動幅に応じて、アクセラレータの処理能力と変動時間に応じたアクセラレータ設定を判断する。ＡＣＣ処理能力・消費電力設定投入部１３０は、ＡＣＣ処理能力・消費電力設定判断部１２０からアクセラレータ１２への設定と冷却機構１４への設定情報を受け付け、アクセラレータ１２と、冷却機構１４それぞれに、設定情報を反映する。ＡＣＣ処理能力・消費電力設定投入部１３０が、入力データ量ごとに適したアクセラレータ設定（回路情報・周波数・Fan出力等）を自動的に行うことで、処理能力・消費電力を動的に変更する。

図１５は、アクセラレータ状態制御装置１００が実現する処理能力・消費電力と余剰について説明する図である。図１５の実線は、入力データ量を示し、図１５の破線は、サーバ処理化能力（≒消費電力）を示す。
ＡＣＣ処理能力・消費電力設定判断部１２０およびＡＣＣ処理能力・消費電力設定投入部１３０によって、入力データ量ごとに適したアクセラレータ設定を行い、処理能力・消費電力が動的に変更される。図１５の矢印に示すように、設定変更により、サーバ２００の処理可能な量が変動し、電力効率が向上する。

［ハードウェア構成］
上記実施形態に係るアクセラレータ状態制御システム１０００，１０００Ａ（図１、図２）のアクセラレータ状態制御装置１００（図１）は、例えば図１６に示すような構成のコンピュータ９００によって実現される。
図１６は、アクセラレータ状態制御装置１００の機能を実現するコンピュータ９００の一例を示すハードウェア構成図である。
アクセラレータ状態制御装置１００は、ＣＰＵ９０１、ＲＡＭ９０２、ＲＯＭ９０３、ＨＤＤ９０４、アクセラレータ９０５、入出力インターフェイス（Ｉ／Ｆ）９０６、メディアインターフェイス（Ｉ／Ｆ）９０７、および通信インターフェイス（Ｉ／Ｆ：Interface）９０８を有する。アクセラレータ９０５は、図１、図２のアクセラレータ１２に対応する。

アクセラレータ９０５は、通信Ｉ／Ｆ９０８からのデータ、または、ＲＡＭ９０２からのデータの少なくとも一方のデータを高速に処理するアクセラレータ（デバイス）１２（図１、図２）である。なお、アクセラレータ９０５として、ＣＰＵ９０１またはＲＡＭ９０２からの処理を実行した後にＣＰＵ９０１またはＲＡＭ９０２に実行結果を戻すタイプ（Look-Aside型）を用いてもよい。一方、アクセラレータ９０５として、通信Ｉ／Ｆ９０８とＣＰＵ９０１またはＲＡＭ９０２との間に入って、処理を行うタイプ（In-line型）を用いてもよい。

アクセラレータ９０５は、通信Ｉ／Ｆ９０８を介して外部装置９１５と接続される。入出力Ｉ／Ｆ９０６は、入出力装置９１６と接続される。メディアＩ／Ｆ９０７は、記録媒体９１７からデータを読み書きする。

ＣＰＵ９０１は、ＲＯＭ９０３またはＨＤＤ９０４に格納されたプログラムに基づいて動作し、ＲＡＭ９０２に読み込んだプログラム（アプリケーションや、その略のアプリとも呼ばれる）を実行することにより、図１および図２に示すアクセラレータ状態制御装置１００，１００Ａの各部の制御を行う。そして、このプログラムは、通信回線を介して配布したり、ＣＤ－ＲＯＭ等の記録媒体９１７に記録して配布したりすることも可能である。
ＲＯＭ９０３は、コンピュータ９００の起動時にＣＰＵ９０１によって実行されるブートプログラムや、コンピュータ９００のハードウェアに依存するプログラム等を格納する。

ＣＰＵ９０１は、入出力Ｉ／Ｆ９０６を介して、マウスやキーボード等の入力部、および、ディスプレイやプリンタ等の出力部からなる入出力装置９１６を制御する。ＣＰＵ９０１は、入出力Ｉ／Ｆ９０６を介して、入出力装置９１６からデータを取得するともに、生成したデータを入出力装置９１６へ出力する。なお、プロセッサとしてＣＰＵ９０１とともに、ＧＰＵ（Graphics Processing Unit）等を用いてもよい。

ＨＤＤ９０４は、ＣＰＵ９０１により実行されるプログラムおよび当該プログラムによって使用されるデータ等を記憶する。通信Ｉ／Ｆ９０８は、通信網（例えば、ＮＷ（Network））を介して他の装置からデータを受信してＣＰＵ９０１へ出力し、また、ＣＰＵ９０１が生成したデータを、通信網を介して他の装置へ送信する。

メディアＩ／Ｆ９０７は、記録媒体９１７に格納されたプログラムまたはデータを読み取り、ＲＡＭ９０２を介してＣＰＵ９０１へ出力する。ＣＰＵ９０１は、目的の処理に係るプログラムを、メディアＩ／Ｆ９０７を介して記録媒体９１７からＲＡＭ９０２上にロードし、ロードしたプログラムを実行する。記録媒体９１７は、ＤＶＤ（Digital Versatile Disc）、ＰＤ（Phase change rewritable Disk）等の光学記録媒体、ＭＯ（Magneto Optical disk）等の光磁気記録媒体、磁気記録媒体、導体メモリテープ媒体又は半導体メモリ等である。

例えば、コンピュータ９００が本実施形態に係る一装置として構成されるアクセラレータ状態制御装置１００（図１）として機能する場合、コンピュータ９００のＣＰＵ９０１は、ＲＡＭ９０２上にロードされたプログラムを実行することによりアクセラレータ状態制御装置１００の機能を実現する。また、ＨＤＤ９０４には、ＲＡＭ９０２内のデータが記憶される。ＣＰＵ９０１は、目的の処理に係るプログラムを記録媒体９１７から読み取って実行する。この他、ＣＰＵ９０１は、他の装置から通信網を介して目的の処理に係るプログラムを読み込んでもよい。
なお、図２に示すコントローラ機能部がサーバ２００外に設置された場合において、このアクセラレータ状態制御装置１００Ａについても同様に、図１６に示すような構成のコンピュータ９００によって実現される。

［効果］
以上説明したように、アプリケーション１の特定処理をアクセラレータ１２にオフロードして演算処理する際に、アクセラレータの状態を制御するアクセラレータ状態制御装置１００であって、アクセラレータ１２にオフロードする処理量を予測し、予測結果をトラヒック量およびその変動幅として出力する入力量取得・予測部１１０と、アクセラレータ種別および機種の情報と、処理性能に応じた設定情報とを一覧情報として保持し、問い合わせに応じて一覧情報から取り出して応答する処理能力設定記録部１５０と、入力量取得・予測部１１０から出力されたトラヒック量および変動幅と処理能力設定記録部１５０から読み出した一覧情報に基づいて、アクセラレータの処理能力と変動時間の設定情報を判断するＡＣＣ処理能力・消費電力設定判断部１２０と、ＡＣＣ処理能力・消費電力設定判断部１２０が判断したアクセラレータ１２への設定情報をもとに、アクセラレータ１２に、設定情報を反映するＡＣＣ処理能力・消費電力設定投入部１３０と、を備える。

このようにすることにより、入力データ量ごとに適したアクセラレータ設定（回路情報・周波数・Fan出力等）を自動的に行うことで、処理能力および消費電力を動的に変更し、変動する入力データ量に応じて、応答性を担保しつつ、各種アクセラレータの電力効率の高さを実現することができる。これにより、<要件１：電力効率>と<要件２：応答性>を両立することができる。

アクセラレータ状態制御装置１００，１００Ａ（図１、図２）において、ＡＣＣ処理能力・消費電力設定投入部１３０による、設定情報の投入に伴い、アクセラレータ１２の演算機能が一時的に停止している場合に、ＣＰＵ１１または他のアクセラレータにおいて処理を一時的に継続するＡＣＣ切替時処理継続部１６０を備える。

このようにすることにより、アクセラレータ投入時に演算が停止する場合には、ＣＰＵ１１や他アクセラレータにより演算を継続し、可用性を保つことができる。

アクセラレータ状態制御装置１００，１００Ａ（図１、図２）において、アクセラレータ１２は、ＦＰＧＡを有しており、ＦＰＧＡ種別ごとに、処理性能に応じたＦＰＧＡ回路情報およびＦＰＧＡ種別の情報を保持し、問い合わせに応じてＦＰＧＡ回路情報およびＦＰＧＡ種別の情報を応答する処理能力別ＡＣＣ回路情報記録部１４０を、備え、処理能力別ＡＣＣ回路情報記録部１４０は、ＡＣＣ情報・処理能力設定記録部１５０を経由して、または直接にＡＣＣ処理能力・消費電力設定判断部１２０に応答し、ＡＣＣ処理能力・消費電力設定判断部１２０は、処理能力別ＡＣＣ回路情報記録部１４０からのＦＰＧＡ回路情報およびＦＰＧＡ種別の情報に基づいて、アクセラレータの処理能力と変動時間に応じたアクセラレータ設定情報を判断する。

このようにすることにより、処理能力別ＡＣＣ回路情報記録部１４０が、アクセラレータ種別ごとの省電力設定を記録し管理する。ＡＣＣ処理能力・消費電力設定判断部１２０が、搭載ＡＣＣ情報ごとの処理手段を選択することで、多種アクセラレータへの対応を実現することができる（<要件３：多種アクセラレータへの対応>）。例えば、ＦＰＧＡの場合には回路選択＋周波数設定、ＡＳＩＣの場合は周波数設定などである。

アクセラレータ状態制御装置１００，１００Ａ（図１、図２）において、アクセラレータ１２は、ＦＰＧＡおよびＧＰＵを有しており、ＡＣＣ処理能力・消費電力設定投入部１３０は、アクセラレータ共通で、周波数変更および／または電源ＯＦＦにより設定情報を反映するとともに、ＦＰＧＡの場合は回路書換、ＧＰＵの場合はsleepにより設定情報を反映する。

このようにすることにより、省電力設定の判定の際に、搭載しているアクセラレータごとに設定可能なパラメータを判定することで、多種アクセラレータへの対応を実現することができる（<要件３：多種アクセラレータへの対応>）。例えば、ＦＰＧＡの場合は回路書換、ＧＰＵの場合はsleep、共通手段として周波数変更と電源ＯＦＦなどである。

アプリケーション１の特定処理をアクセラレータ１２にオフロードして演算処理する際に、アクセラレータの状態を制御するアクセラレータ状態制御装置１００，１００Ａ（図１、図２）と、アクセラレータを含む演算装置を冷却する冷却機構１４と、を備えるアクセラレータ状態制御システム１０００，１０００Ａ（図１、図２）であって、アクセラレータ１２にオフロードする処理量を予測し、予測結果をトラヒック量およびその変動幅として出力する入力量取得・予測部１１０と、アクセラレータ種別および機種の情報と、処理性能に応じた設定情報とを一覧情報として保持し、問い合わせに応じて一覧情報から取り出して応答する処理能力設定記録部１５０と、入力量取得・予測部１１０から出力されたトラヒック量および変動幅と、処理能力設定記録部１５０から読み出した一覧情報に基づいて、アクセラレータの処理能力と変動時間の設定情報を判断するＡＣＣ処理能力・消費電力設定判断部１２０と、ＡＣＣ処理能力・消費電力設定判断部１２０が判断したアクセラレータ１２および冷却機構１４への設定情報をもとに、アクセラレータ１２および冷却機構１４に、設定情報を反映するＡＣＣ処理能力・消費電力設定投入部１３０と、を備える。

このようにすることにより、変動する入力データ量に応じ、応答性（<要件２：応答性>を）を担保しつつ、各種アクセラレータの電力効率の高さ（<要件１：電力効率>）を実現することができる。また、省電力設定の判定の際に、搭載しているアクセラレータごとに設定可能なパラメータを判定することで、多種アクセラレータへの対応を実現することができる（<要件３：多種アクセラレータへの対応>）。例えば、ＦＰＧＡの場合は回路書換、ＧＰＵの場合はsleep、共通手段として周波数変更と電源ＯＦＦなどである。また、冷却機構１４については、各アクセラレータとトラフィック量に応じた出力を設定する。

また、上記実施形態および変形例において説明した各処理のうち、自動的に行われるものとして説明した処理の全部または一部を手動的に行うこともでき、あるいは、手動的に行われるものとして説明した処理の全部又は一部を公知の方法で自動的に行うこともできる。この他、上述文書中や図面中に示した処理手順、制御手順、具体的名称、各種のデータやパラメータを含む情報については、特記する場合を除いて任意に変更することができる。
また、図示した各装置の各構成要素は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各装置の分散・統合の具体的形態は図示のものに限られず、その全部又は一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的又は物理的に分散・統合して構成することができる。

また、上記の各構成、機能、処理部、処理手段等は、それらの一部又は全部を、例えば集積回路で設計する等によりハードウェアで実現してもよい。また、上記の各構成、機能等は、プロセッサがそれぞれの機能を実現するプログラムを解釈し、実行するためのソフトウェアで実現してもよい。各機能を実現するプログラム、テーブル、ファイル等の情報は、メモリや、ハードディスク、ＳＳＤ（Solid State Drive）等の記録装置、または、ＩＣ（Integrated Circuit）カード、ＳＤ（Secure Digital）カード、光ディスク等の記録媒体に保持することができる。

１ アプリケーション（ＡＰＬ）
１０ ハードウェア
１１ ＣＰＵ
１２ アクセラレータ
１２ａ アクセラレータ演算回路・プログラム
１３ 入出力部
１４ 冷却機構
２０ ソフトウェア
１００，１００Ａ アクセラレータ状態制御装置
１１０ 入力量取得・予測部（予測部，予測手順）
１２０ ＡＣＣ処理能力・消費電力設定判断部（判断部，判断手順）
１３０ ＡＣＣ処理能力・消費電力設定投入部（設定投入部，設定投入手順）
１４０ 処理能力別ＡＣＣ回路情報記録部
１５０ ＡＣＣ情報・処理能力設定記録部（処理能力設定記録部，処理能力設定記録手順）
１６０ ＡＣＣ切替時処理継続部（処理継続部）
１７０ 一覧情報
２００ サーバ（アクセラレータ搭載サーバ）
２１０ アンテナ装置
２２０ 後段処理装置
１０００，１０００Ａ アクセラレータ状態制御システム

Claims (8)

1. アプリケーションの特定処理をアクセラレータにオフロードして演算処理する際に、アクセラレータの状態を制御するアクセラレータ状態制御装置であって、
   前記アクセラレータにオフロードする処理量を予測し、予測結果をトラヒック量およびその変動幅として出力する予測部と、
   アクセラレータ種別および機種の情報と、処理性能に応じた設定情報とを一覧情報として保持し、問い合わせに応じて前記一覧情報から取り出して応答する処理能力設定記録部と、
   前記予測部から出力されたトラヒック量およびその変動幅と、前記処理能力設定記録部から読み出した前記一覧情報に基づいて、前記アクセラレータの処理能力と変動時間の設定情報を判断する判断部と、
   前記判断部が判断した前記アクセラレータへの設定情報をもとに、前記アクセラレータに、当該設定情報を反映する設定投入部と、を備える
   ことを特徴とするアクセラレータ状態制御装置。
2. 前記設定投入部による、前記設定情報の投入に伴い、前記アクセラレータの演算機能が一時的に停止している場合に、ＣＰＵ（Central Processing Unit）または他のアクセラレータにおいて処理を一時的に継続する処理継続部を備える
   ことを特徴とする請求項１に記載のアクセラレータ状態制御装置。
3. 前記アクセラレータは、ＦＰＧＡ（Field Programmable Gate Array）を有しており、
   ＦＰＧＡ種別ごとに、処理性能に応じたＦＰＧＡ回路情報およびＦＰＧＡ種別の情報を保持し、問い合わせに応じてＦＰＧＡ回路情報およびＦＰＧＡ種別の情報を応答する回路情報記録部を、備え、
   前記回路情報記録部は、前記処理能力設定記録部を経由して、または直接に前記判断部に応答し、
   前記判断部は、前記回路情報記録部からのＦＰＧＡ回路情報およびＦＰＧＡ種別の情報に基づいて、前記アクセラレータの処理能力と変動時間の設定情報を判断する
   ことを特徴とする請求項１に記載のアクセラレータ状態制御装置。
4. 前記アクセラレータは、ＦＰＧＡ（Field Programmable Gate Array）およびＧＰＵ（Graphics Processing Unit）を有しており、
   前記設定投入部は、
   前記アクセラレータ共通で、周波数変更および／または電源ＯＦＦにより前記設定情報を反映するとともに、
   前記ＦＰＧＡの場合は回路書換、前記ＧＰＵの場合はsleepにより前記設定情報を反映する
   ことを特徴とする請求項１に記載のアクセラレータ状態制御装置。
5. アプリケーションの特定処理をアクセラレータにオフロードして演算処理する際に、前記アクセラレータの状態を制御するアクセラレータ状態制御装置と、前記アクセラレータを含む演算装置を冷却する冷却機構と、を備えるアクセラレータ状態制御システムであって、
   前記アクセラレータにオフロードする処理量を予測し、予測結果をトラヒック量およびその変動幅として出力する予測部と、
   アクセラレータ種別および機種の情報と、処理性能に応じた設定情報と、前記冷却機構の設定情報とを一覧情報として保持し、問い合わせに応じて前記一覧情報から取り出して応答する処理能力設定記録部と、
   前記予測部から出力されたトラヒック量および変動幅と前記処理能力設定記録部から読み出した前記一覧情報に基づいて、前記アクセラレータの処理能力と変動時間の設定情報を判断する判断部と、
   前記判断部が判断した前記アクセラレータおよび前記冷却機構への設定情報をもとに、前記アクセラレータおよび前記冷却機構に、当該設定情報を反映する設定投入部と、を備える
   ことを特徴とするアクセラレータ状態制御システム。
6. アプリケーションの特定処理をアクセラレータにオフロードして演算処理する際に、前記アクセラレータの状態を制御するアクセラレータ状態制御装置のアクセラレータ状態制御方法であって、
   前記アクセラレータ状態制御装置は、
   前記アクセラレータにオフロードする処理量を予測し、予測結果をトラヒック量およびその変動幅として出力するステップと、
   アクセラレータ種別および機種の情報と、処理性能に応じた設定情報とを一覧情報として保持し、問い合わせに応じて前記一覧情報から取り出して応答するステップと、
   前記トラヒック量および変動幅と前記一覧情報に基づいて、前記アクセラレータの処理能力と変動時間の設定情報を判断するステップと、
   前記アクセラレータへの前記設定情報をもとに、前記アクセラレータに、当該設定情報を反映するステップと、を実行する
   ことを特徴とするアクセラレータ状態制御方法。
7. アプリケーションの特定処理をアクセラレータにオフロードして演算処理する際に、前記アクセラレータの状態を制御するアクセラレータ状態制御装置と、前記アクセラレータを含む演算装置を冷却する冷却機構と、を備えるアクセラレータ状態制御システムのアクセラレータ状態制御方法であって、
   前記アクセラレータ状態制御装置は、
   前記アクセラレータにオフロードする処理量を予測し、予測結果をトラヒック量およびその変動幅として出力するステップと、
   アクセラレータ種別および機種の情報と、処理性能に応じた設定情報と、前記冷却機構の設定情報とを一覧情報として保持し、問い合わせに応じて前記一覧情報から取り出して応答するステップと、
   前記トラヒック量および変動幅と前記一覧情報に基づいて、前記アクセラレータの処理能力と変動時間の設定情報を判断するステップと、
   前記アクセラレータおよび前記冷却機構への前記設定情報をもとに、前記アクセラレータおよび前記冷却機構に、当該設定情報を反映するステップと、実行する
   ことを特徴とするアクセラレータ状態制御方法。
8. アプリケーションの特定処理をアクセラレータにオフロードして演算処理する際に、前記アクセラレータの状態を制御するアクセラレータ状態制御装置としてコンピュータに、
   前記アクセラレータにオフロードする処理量を予測し、予測結果をトラヒック量およびその変動幅として出力する予測手順、
   アクセラレータ種別および機種の情報と、処理性能に応じた設定情報とを一覧情報として保持し、問い合わせに応じて前記一覧情報から取り出して応答する処理能力設定記録手順、
   前記予測手順から出力されたトラヒック量および変動幅と前記処理能力設定記録手順から読み出した前記一覧情報に基づいて、前記アクセラレータの処理能力と変動時間の設定情報を判断する判断手順、
   前記判断手順が判断した前記アクセラレータへの設定情報をもとに、前記アクセラレータに、前記設定情報を反映する設定投入手順、
   を実行させるためのプログラム。