JP7720357B2 - 高電流能力を有するフィーダ設計 - Google Patents

高電流能力を有するフィーダ設計

Info

Publication number
JP7720357B2
JP7720357B2 JP2023095432A JP2023095432A JP7720357B2 JP 7720357 B2 JP7720357 B2 JP 7720357B2 JP 2023095432 A JP2023095432 A JP 2023095432A JP 2023095432 A JP2023095432 A JP 2023095432A JP 7720357 B2 JP7720357 B2 JP 7720357B2
Authority
JP
Japan
Prior art keywords
type
epitaxially grown
grids
region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023095432A
Other languages
English (en)
Other versions
JP2023110082A (ja
Inventor
エラーイパナー、ホセイン
－ イェバリ、ニコラス ティエリー
シェーナー、アドルフ
レシャノフ、セルゲイ
Original Assignee
ツー － シックス アドヴァンスト マテリアルズ、エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ツー － シックス アドヴァンスト マテリアルズ、エルエルシー filed Critical ツー － シックス アドヴァンスト マテリアルズ、エルエルシー
Publication of JP2023110082A publication Critical patent/JP2023110082A/ja
Application granted granted Critical
Publication of JP7720357B2 publication Critical patent/JP7720357B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/021—Manufacture or treatment of breakdown diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/20—Breakdown diodes, e.g. avalanche diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/50—PIN diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)
  • Bipolar Transistors (AREA)

Description

本発明は、エピタキシャルＰｉＮダイオードを埋込みグリッド（ＢＧ）パワーデバイスのフィーダと集積し、電圧阻止時にＰｉＮダイオードの鋭い角部を高電界から保護するためにＢＧを使用するＳｉＣの構造に関する。
ＪＢＳ又はＭＰＳダイオードのような電流ショットキーダイオード及びＭＯＳＦＥＴは、大きいサージ電流を取り扱うために、集積されたＰｉＮダイオード又はｐｎボディダイオードを使用する。先行技術による課題は、
●制限された注入効率及び高オーミック接触抵抗に起因するＰｉＮダイオードの高電流時の相対的に高順方向電圧降下
●ショットキーモードにおけるＰＮ接合での電圧降下に起因するスナップバック効果を引き起こす高順方向電圧時のショットキーからＰｉＮダイオードへの特性の切り換え
●デバイスの性能及び寿命を劣化させるイオン注入によって引き起こされるバイポーラ劣化
を含む。
組込みドーピング構造又は埋込みグリッド（ＢＧ）は、ショットキーコンタクト又はＭＯＳＦＥＴをＳｉＣパワー半導体の表面における高電界からシールドするために使用されることができる。従って、半導体の表面又はゲート酸化物のような他の電界感受性材料に対する界面における電界を緩和することが望ましい。
ＪＢＳ整流器では、Ｐ＋グリッドが、逆モードにおいてショットキーコンタクトをシールドするために主に使用される一方、ＭＰＳ整流器では、組込みＰ＋グリッドが、追加の機能を有し、対応するＰ＋Ｎ接合は、オン状態において導通になる。順方向にバイアスされたＰ＋Ｎ接合は、ドリフトへの正孔の注入を生成し、ＰｉＮ整流器と同様に導電率変調を引き起こす。ショットキーのようなものからＰｉＮのようなものへのＭＰＳダイオードのこの変転動作は、電力用途のために望ましい。それは、Ｐ＋領域へのオーミックコンタクトの形成を要求する。ＭＯＳＦＥＴのＰウェルドーピングは同様の機能を有し、「ボディダイオード」と呼ばれる。
イオン注入が標準的な工業化されたプロセスであるので、イオン注入によってＰ＋グリッドを形成することは、多くのデバイスにおいて一般的な方法である。利点は、電界集中を減少させる注入イオンのストラグリングに起因するグリッドの自然な丸みを形成することである。高注入効率を有するために、Ｐ＋領域の厚さ及びドープを増加させなければならない。厚く充分に高いドープＰ＋領域を形成することは、高エネルギー及び高ドーズイオン注入を必要とする場合がある。高ドーズイオン注入は結晶性損傷を引き起こし、いわゆるバイポーラ劣化を引き起こし、Ｐ＋領域の注入効率を大幅に低下させる。その上、注入Ｐ領域に対して低抵抗で均一なオーミックコンタクトを形成するという課題があった。このように、ショットキー又はＭＯＳＦＥＴの動作からＰｉＮの動作へのオン状態特性の切替えは、非常に高い電圧において発生し、高スナップバック電圧を引き起こし、電力用途のためには望ましくない。多くの市販のＳｉＣデバイスは、この遅い注入動作に悩まされる。
Ｐ＋領域は、イオン注入又はエピタキシャル成長プロセスの何れかによって形成されることができる。両方のプロセスの利点及び欠点は以下である。
イオン注入Ｐ領域
利点：
●プロセス温度及び／又は注入ドーズに応じて、マスク、酸化物、又はフォトレジストマスクによる選択的なドープ領域
●ドーピングの良好な制御性及びウェーハに亘る均一性
●周知のドーピング技術
欠点：
〇注入損傷から残っている欠陥中心における再結合に起因する注入エミッタの低効率→ＭＰＳ整流器のサージ電流能力の制限
〇注入ドーズの増加に伴う注入損傷の増加に起因するドーピングレベルの制限
〇一般的に使用されるＳｉＣにおけるアクセプター及びドナードーパントの不拡散→注入ｐｎ接合は、注入プロファイルが終了し、注入損傷が大きい場所に位置する
〇注入エネルギーの制限に起因する厚さの制限、１μｍの厚さは、注入イオンに応じて４００～１０００ｋｅＶの注入エネルギーを要求する
〇高エネルギー注入は高コストのプロセスである
エピタキシャルＰ領域
利点：
●優れた高ドープ材料品質に起因する高注入効率
●グリッドの厚さ及びドーピングプロファイルの制御
●深いドープ構造が可能、グリッドの厚さは問題なし
●高濃度であっても損傷のないドーピング
●半導体－半金属転移に近い高ドーピング濃度が可能
欠点：
〇エピタキシャルグリッドの鋭い角部は、デバイスの阻止電圧を制限する電界集中をもたらす
〇ＣＭＰ又は平坦化プロセスが必要となる場合がある
当技術分野においては、以下に詳述されるように、高ドープエピタキシャル層又は高ドーズイオン注入の何れかを実装することによって注入効率を改善する既に知られている解決策がある。
ショットキー及びオーミックコンタクトの同時形成は、ニッケルアルミニウム材料から作られたショットキーコンタクト及びオーミックコンタクトを有するシリコンカーバイドから作られた半導体デバイスに関する特許文献１に開示されるが、Ｐ＋注入領域からの注入は効率的ではない。表面ショットキーコンタクトは高電界に対して感受性がある。
ヘテロ接合障壁領域を使用することは、ヘテロ接合障壁領域を有する半導体デバイス及びその製造方法に関する特許文献２に詳述される。Ｐ＋注入領域からの注入は効率的ではない。リーク電流を増加させる場合がある高電界に対して感受性がある表面ショットキーが作られる。
注入されない障壁領域を実装することは、注入されない障壁領域を有する半導体デバイス及びその製造方法に関する特許文献３に開示される。この場合はまた、リーク電流を増加させる場合のある高電界に対して感受性がある表面ショットキーが作られる。
Ｐ／Ｐ＋で２層Ｐ＋／Ｐグリッドを実装することは、少数キャリア注入が抑制されたシリコンカーバイド接合障壁ショットキーダイオードを開示する特許文献４に詳述される。Ｐ＋注入領域からの注入は効率的ではない。また、リーク電流を増加させる場合のある高電界に対して感受性がある表面ショットキーが作られる。
トレンチの内側のＰ＋注入をエピタキシャルＰ＋領域と共に使用することは、スーパーサージダイオードを開示する特許文献５に詳述される。ショットキーコンタクトがトレンチ表面上に作られ、それは、電界感受性ショットキーコンタクトをもたらす場合があり、また障壁の不均一性を引き起こす場合があり、それらの両方がリーク電流を増加させる。
注入を改善するためにＰ領域の内側に追加のＰ＋注入領域を使用することは、特許文献６に開示される。Ｐ＋注入領域からの注入は効率的ではない。表面ショットキーコンタクトは高電界に対して感受性がある。
丸められたトレンチエッチング構造におけるエピタキシャル層の成長によって、エッチングされたエピタキシャルＰ＋領域の鋭い角部を変形することは、特許文献７に開示される。これは高度なエッチング及び平坦化技術を要求する複雑なプロセスである。
丸い角部がエッチングされなければならない、トレンチエッチングとイオン注入とを組み合わせることによるトレンチグリッド製造から、鋭い角部の問題がまた知られる。特許文献８を参照されたい。
エピタキシャルの終端が特許文献９に開示される。エッチングされたエピタキシャル層の鋭い角部において高電界がある。
米国特許第６，９３６，８５０号明細書 米国特許出願公開第２０１１／０２１５３３号明細書 米国特許第９，４６６，６７４号明細書 米国特許出願公開第２００６／０２５５４２３号明細書 米国特許出願公開第２０１４／０１３８７０５号明細書 米国特許第９，５７７，０４６号明細書 米国特許第６，８９７，１３３号明細書 米国特許第８，６３３，５６０号明細書 米国特許第６，６７３，６６２号明細書
本発明の目的は、従来技術の欠点の少なくとも幾つかを取り除き、ＳｉＣパワーデバイスに対して改善されたフィーダ構造を提供することである。
本発明は、エピタキシャルＰｉＮダイオードを、ショットキーダイオード又はＭＯＳＦＥＴのような埋込みグリッド（ＢＧ）ＳｉＣパワーデバイスのフィーダと集積し、ＢＧを使用して、電圧阻止時にＰｉＮの鋭い角部を高電界から保護することである。これは、定格電流時のショットキーダイオード又はＭＯＳＦＥＴの低順方向電圧降下を、サージ電流又は短絡状態時の効率的なＰｉＮダイオードへの切替えと組み合わせる。
提案された構造は、逆リーク電流を低減させ、エピタキシャルＰ＋領域の鋭い角部を保護するために、エピタキシャルＰ＋領域の利点を、高注入効率及びＰ＋埋込みグリッドシールド電界感受性デバイス領域と組み合わせる。
第１の態様においては、ｎ型基板（１）、ｎ型ドリフト層（２）、及びｎ型ＳｉＣ材料（３）における少なくとも２つのｐ型グリッド（４、５）を備えるＳｉＣ半導体材料の構造が提供され、構造は、ＳｉＣのｎ型エピタキシャル成長層（８）を備え、ｎ型エピタキシャル成長層（８）は、少なくとも２つのｐ型グリッド（４、５）及びｎ型ＳｉＣ材料（３）と接触し、ｎ型エピタキシャル成長層（８）は、少なくとも１つのエピタキシャル成長ｐ型領域（７）と接触し、オーミックコンタクト（９）が、少なくとも１つのエピタキシャル成長ｐ型領域（７）と接触し、ｎ型基板（１）と平行な平面における少なくとも１つのエピタキシャル成長ｐ型領域（７）の投影が、少なくとも１つのエピタキシャル成長ｐ型領域（７）の投影を制限する境界線（ｌ）を有し、ｐ型グリッド（５）は、少なくとも、ｎ型基板（１）に平行な平面におけるｐ型グリッド（５）の投影が境界線（ｌ）の周囲にあって、境界線（ｌ）から周囲における任意の点の距離が最大０．５μｍであるように与えられ、ｐ型グリッド（５）はまた、少なくとも１つのエピタキシャル成長ｐ型領域（７）の下部からｐ型グリッド（５）の上部の距離が０～５μｍの範囲にあるようにのみ与えられ、上方向が、ｎ型基板（１）から垂直に離間する方向によって与えられる。
更なる態様及び実施形態は、参照によって本明細書に具体的に組み込まれる添付の特許請求の範囲において画定される。
利点は、高ドープエピタキシャルＰ＋＋領域（７）に起因する改善された注入効率に起因するエピタキシャルＰｉＮダイオードの低順方向電圧降下に起因する高サージ電流能力を含む。
更なる利点は、フィーダ領域における高ドーズのイオン注入によって引き起こされるバイポーラ劣化の排除である。
更に別の利点は、ショットキーダイオード又はＭＯＳＦＥＴ領域に対するＰｉＮダイオード領域の比率を変えることによる、導通又はオン状態におけるスナップバック効果の制御及び排除である。
更に、本発明は、エピタキシャルＰｉＮダイオード領域の寸法及びドーピングプロファイルを変えることによって、様々な電圧クラスのための設計の柔軟性を与える。
本発明が、添付の図面を参照して説明される。なお、これらは、本発明の使用を促進するために示される非限定的な例である。
エピタキシャルＰｉＮフィーダと、Ｐ＋エピ層領域（７）がＰ＋注入グリッド（５）の上に中央に位置合わせされてシールドするための注入グリッドとの組み合わせを有する埋込みグリッド整流器の概略断面図を示す。 追加の重複するＰ＋グリッド（４、５）、又は代わりに重複する延長されたＰ＋グリッド（５）によってシールドされたＰ＋エピ層領域（７）の概略断面図を示す。 Ｐ＋グリッド（４、５）の上から離間するＰ＋エピ層（７）の異なる位置決めの概略断面図を示す。 本発明によるデバイスの部分を示し、幾つかの部分は明確にするために示されない。基板（１）、ドリフト層（２）、ｎ型ＳｉＣ材料（３）、及びエピタキシャル成長ｐ型領域（７）、並びに基板（１）と平行な平面、及び平面におけるエピタキシャル成長ｐ型領域（７）の投影であって、平面が平面における投影の境界線（ｌ）を含む、投影が示される。平面における境界線（ｌ）の周囲は、境界線（ｌ）から周囲の任意の点の距離が最大０．５μｍであるように実線で示される。周囲領域の任意の角部は、線の周囲が境界線（ｌ）に沿って移動する半径０．５μｍの円によって決定されるように丸められる。 図１ｂの提案された構造のための１つの提案された製造プロセスの１つのステップを示す。 図１ｂの提案された構造のための１つの提案された製造プロセスの１つのステップを示す。 図１ｂの提案された構造のための１つの提案された製造プロセスの１つのステップを示す。 図１ｂの提案された構造のための１つの提案された製造プロセスの１つのステップを示す。 図１ｂの提案された構造のための１つの提案された製造プロセスの１つのステップを示す。 図１ｂの提案された構造のための１つの提案された製造プロセスの１つのステップを示す。 図１ｂの提案された構造のための１つの提案された製造プロセスの１つのステップを示す。 図１ｂの提案された構造のための１つの提案された製造プロセスの１つのステップを示す。 図１ｂの提案された構造のための１つの提案された製造プロセスの１つのステップを示す。 図１ｂの提案された構造のための１つの提案された製造プロセスの１つのステップを示す。 図１ｂの提案された構造のための１つの提案された製造プロセスの１つのステップを示す。 図１ｂの提案された構造のための１つの提案された製造プロセスの１つのステップを示す。 図１ｂの提案された構造のための１つの提案された製造プロセスの１つのステップを示す。 図１ｂの提案された構造のための１つの提案された製造プロセスの１つのステップを示す。 図１ｂの提案された構造のための１つの提案された製造プロセスの１つのステップを示す。 図１ｂの提案された構造のための１つの提案された製造プロセスの１つのステップを示す。 図１ｂの提案された構造のための１つの提案された製造プロセスの１つのステップを示す。 図１ｂの提案された構造のための１つの提案された製造プロセスの１つのステップを示す。 図１ｂの提案された構造のための１つの提案された製造プロセスの１つのステップを示す。 図１ｂの提案された構造のための１つの提案された製造プロセスの１つのステップを示す。 図１ｃの提案された構造のための１つの提案された製造プロセスの１つのステップを示す。 図１ｃの提案された構造のための１つの提案された製造プロセスの１つのステップを示す。 図１ｃの提案された構造のための１つの提案された製造プロセスの１つのステップを示す。 図１ｃの提案された構造のための１つの提案された製造プロセスの１つのステップを示す。 図１ｃの提案された構造のための１つの提案された製造プロセスの１つのステップを示す。 図１ｃの提案された構造のための１つの提案された製造プロセスの１つのステップを示す。 図１ｃの提案された構造のための１つの提案された製造プロセスの１つのステップを示す。 図１ｃの提案された構造のための１つの提案された製造プロセスの１つのステップを示す。 図１ｃの提案された構造のための１つの提案された製造プロセスの１つのステップを示す。 図１ｃの提案された構造のための１つの提案された製造プロセスの１つのステップを示す。 図１ｃの提案された構造のための１つの提案された製造プロセスの１つのステップを示す。 図１ｃの提案された構造のための１つの提案された製造プロセスの１つのステップを示す。 図１ｃの提案された構造のための１つの提案された製造プロセスの１つのステップを示す。 図１ｃの提案された構造のための１つの提案された製造プロセスの１つのステップを示す。 図１ｃの提案された構造のための１つの提案された製造プロセスの１つのステップを示す。 図１ｃの提案された構造のための１つの提案された製造プロセスの１つのステップを示す。 図１ｃの提案された構造のための１つの提案された製造プロセスの１つのステップを示す。
本発明が詳細に開示及び説明される前に、本発明は、本明細書に開示される特定の化合物、構成、方法ステップ、基板、及び材料に、このような化合物、構成、方法ステップ、基板、及び材料が多少異なる場合があるように、限定されないことが理解されたい。本明細書で用いられる用語は、特定の実施形態を説明する目的のためにのみ使用され、本発明の範囲は添付の特許請求の範囲及びその均等物によってのみ限定されるので、限定することが意図されないことがまた理解されたい。
本明細書及び添付の特許請求の範囲において使用されるように、単数形「ａ」、「ａｎ」、及び「ｔｈｅ」は、文脈が明らかに他のことを指示しない限り、複数の指示対象を含むことに留意しなければならない。
本明細書及び特許請求の範囲全体を通して使用されるような「埋込みグリッド」は、１つの導電型を反対の導電型を有する材料において有する材料のグリッド構造を示す。
本明細書及び特許請求の範囲全体を通して使用されるような「導電型」は、半導体材料における導電性のタイプを示す。ｎ型は電子伝導を示し、過剰な電子が半導体において移動して電流が流れることを意味し、ｐ型は正孔伝導を示し、過剰な正孔が半導体において移動して電流が流れることを意味する。ｎ型半導体材料はドナードーピングによって実現され、ｐ型半導体材料はアクセプタードーパントによって実現される。ＳｉＣにおいては、一般的に、窒素がドナードーパントとして使用され、アルミニウムがアクセプタードーパントとして使用される。材料がＳｉＣのようなドープされた半導体である場合には、材料は導電型ｐ又は導電型ｎの何れかを有する。当業者は、半導体デバイスにおいて、全てのｐドープ材料がｎドープ材料に交換される場合には、全てのｎドープ材料がｐドープ材料に交換されることができ、すなわち、ｎ及びｐは場所を変えることができ、更には同様のデバイスが得られることができることを認識する。
本明細書及び特許請求の範囲全体を通して使用されるような「ドープ」は、ＳｉＣのような真性半導体が、その電気的特性を変調し、外因性半導体になるように不純物が追加されたことを示す。
本明細書及び特許請求の範囲全体を通して使用されるような「エピタキシャル」は、材料がエピタキシャル成長、この場合にはＳｉＣのエピタキシャル成長で製造されたことを示す。
本明細書及び特許請求の範囲全体を通して使用されるような「基板」は、その上にパワーデバイスが構築される一片の材料を示す。
他に何も画定されない場合には、本明細書で使用される任意の用語及び科学用語は、本発明が関係する当業者によって一般的に理解される意味を有することが意図される。
第１の態様においては、ｎ型基板（１）、ｎ型ドリフト層（２）、及びｎ型ＳｉＣ材料（３）における少なくとも２つのｐ型グリッド（４、５）を備えるＳｉＣ半導体材料の構造が提供され、構造は、ＳｉＣのｎ型エピタキシャル成長層（８）を備え、ｎ型エピタキシャル成長層（８）は、少なくとも２つのｐ型グリッド（４、５）及びｎ型ＳｉＣ材料（３）と接触し、ｎ型エピタキシャル成長層（８）は、少なくとも１つのエピタキシャル成長ｐ型領域（７）と接触し、オーミックコンタクト（９）が、少なくとも１つのエピタキシャル成長ｐ型領域（７）と接触し、ｎ型基板（１）と平行な平面における少なくとも１つのエピタキシャル成長ｐ型領域（７）の投影が、少なくとも１つのエピタキシャル成長ｐ型領域（７）の投影を制限する境界線（ｌ）を有し、ｐ型グリッド（５）は、少なくとも、ｎ型基板（１）に平行な平面におけるｐ型グリッド（５）の投影が境界線（ｌ）の周囲にあって、境界線（ｌ）から周囲における任意の点の距離が最大０．５μｍであるように与えられ、ｐ型グリッド（５）はまた、少なくとも１つのエピタキシャル成長ｐ型領域（７）の下部からｐ型グリッド（５）の上部の距離が０～５μｍの範囲にあるようにのみ与えられ、上方向が、ｎ型基板（１）から垂直に離間する方向によって与えられる。
境界線（ｌ）の周囲は、半径０．５μｍの円が境界線（ｌ）に沿って移動し、円で掃引される領域が周囲内にあって、境界線（ｌ）から周囲における任意の点の距離が最大０．５μｍであるように決定されることができる。これは、境界線（ｌ）の任意の形状に適用可能である。エピタキシャル成長ｐ型領域（７）が非常に長いトレンチの形態を有する場合には、２つの境界線があってもよい。そして、上から視られた場合、すなわち、基板（１）の最大領域を見ている位置から視られた場合、ｐ型グリッド（５）は、エピタキシャル成長ｐ型領域（７）の境界に近接して与えられ、より詳細には、境界線から±０．５μｍ以内に与えられる。これは、境界線から±０．５μｍの周囲を画定し、ｐ型フィーダ層（５）は、少なくともこの周囲に与えられ、それはまた、この周囲の外側に与えられることができる。ｐ型グリッド（５）はまた、側面から見られると、すなわち、デバイスを横に切って見ると、エピタキシャル成長ｐ型領域（７）にかなり近接して与えられる必要がある。そして、ｐ型フィーダ層（５）は、エピタキシャル成長ｐ型領域（７）と接触し、又はエピタキシャル成長ｐ型領域（７）の下の最大５μｍにある。エピタキシャル成長ｐ型領域（７）の投影が境界線（ｌ）を決定するために使用されるので、エピタキシャル成長ｐ型領域（７）の最大部分がｐ型グリッド（５）の位置を決定する。図１ｄに見られる断面におけるｐ型フィーダ層（５）の断面は直角にかなり近いので、この条件は、ｐ型フィーダ層（５）が少なくとも角部に近接して与えられることを意味し、それらは、角部の電界に対する影響を軽減する。
一実施形態においては、少なくとも１つのエピタキシャル成長ｐ型領域（７）は、少なくとも２つのｐ型グリッド（４、５）のうちの少なくとも１つと接触している。
一実施形態においては、少なくとも１つのエピタキシャル成長ｐ型領域（７）は、少なくとも２つのｐ型グリッド（４、５）と接触していない、
一実施形態においては、少なくとも２つのｐ型グリッド（４、５）はそれぞれ、複数のイオン注入グリッドを含む。
一実施形態においては、少なくとも１つのエピタキシャル成長ｐ型領域（７）の幅は、５～５００μｍの間隔にある。
一実施形態においては、少なくとも１つのエピタキシャル成長ｐ型領域（７）の厚さは、１～３μｍの間隔にある。
一実施形態においては、少なくとも１つのエピタキシャル成長ｐ型領域（７）のドーピング濃度は、ｎ型ＳｉＣ材料（３）に最も近接する部分からオーミックコンタクト（９）に最も近接する部分まで変化する。
一実施形態においては、少なくとも１つのエピタキシャル成長ｐ型領域（７）のドーピング濃度は、オーミックコンタクト（９）に最も近接する部分で最も高い。
一実施形態においては、少なくとも１つのエピタキシャル成長ｐ型領域（７）のドーピング濃度は、１×１０１９ｃｍ－３～３×１０２０ｃｍ－３の間隔にあるオーミックコンタクト（９）に最も近接する層を除いて５×１０１７ｃｍ－３～１×１０１９ｃｍ－３の間隔にある。
一実施形態においては、重心として計算される、少なくとも１つのエピタキシャル成長ｐ型領域（７）の中心は、グリッドのない、ｎ型ＳｉＣ材料（３）における第１の領域と第２の領域との間の領域の中心に位置合わせされている。
一実施形態においては、少なくとも１つのエピタキシャル成長ｐ型領域（７）とｎ型ＳｉＣ材料（３）における少なくとも２つのｐ型グリッド（４、５）との間に空間があり、任意に、少なくとも１つのエピタキシャル成長ｐ型領域（７）と少なくとも２つのｐ型グリッド（４、５）との間の接続を伴う。
一実施形態においては、少なくとも１つのエピタキシャル成長ｐ型領域（７）は、ｎ型ＳｉＣ材料（３）における少なくとも２つのｐ型グリッド（４、５）上に直接与えられる。
一実施形態においては、少なくとも４つのｐ型グリッド（４、５）があり、少なくとも第１及び第２の角部にそれぞれ最も近接する少なくとも２つのｐ型グリッド（５）は、残りのｐ型グリッド（４）より大きい。
一実施形態においては、少なくとも２つのｐ型グリッド（４、５）のドーピング濃度は、３×１０１７ｃｍ－３～３×１０２０ｃｍ－３の間隔にあり、少なくとも２つのｐ型グリッド（４、５）の厚さは、０．５～２．５μｍの間隔にあり、少なくとも２つのｐ型グリッド（４、５）の各々の幅は、少なくとも０．５μｍである。
一実施形態においては、少なくとも３つのｐ型グリッド（４、５）があり、空間としてのグリッドのない、ｎ型ＳｉＣ材料（３）における第１の領域と第２の領域との間の領域を考慮することなく、２つの隣接するｐ型グリッド（４、５）の間の空間は１～５μｍの間隔にある。
一実施形態においては、ｎ型エピタキシャル成長層（８）の厚さは、少なくとも０．５μｍであり、ドーピング濃度は、１×１０１４ｃｍ－３～１×１０１７ｃｍ－３の間隔にある。
一実施形態においては、ｎ型エピタキシャル成長層（８）の厚さは、少なくとも１つのエピタキシャル成長ｐ型領域（７）より少なくとも０．５μｍ厚い。
一実施形態においては、少なくとも２つのｐ型グリッド（４、５）は複数のグリッドを含み、複数のグリッドの少なくとも一部は、グリッドの下に中央に位置決めされた棚部を有し、棚部は、ｎ型エピタキシャル成長層（８）から離間する方向に位置決めされ、棚部は、グリッドより小さい横寸法を有する。この特徴は、グリッドの電界シールド効率を向上させ、デバイスの表面における電界を減少させる。これは、阻止電圧を増加させ、順方向抵抗を追加することなくリーク電流を低下させる。或いは、この設計で、より広いグリッドの離間が使用されることができ、低オン抵抗をもたらす。構造は、不良位置合わせ、イオン注入におけるドーズ量及びエネルギー変動、エッチング深さ、等のようなプロセス変動に対してより耐性がある。
一実施形態においては、少なくとも２つのｐ型グリッド（４、５）は複数のグリッドを含み、各グリッドは上部及び下部を備え、上部は、ｎ型エピタキシャル成長層（８）に面し、上部は、エピタキシャル成長を使用して製造され、下部は、イオン注入を使用して製造される。この実施形態においては、丸い角部を有するグリッド及び高ドーピングレベルを有する上部を製造することが可能である。効率的な電圧阻止、高電流伝導、低総抵抗、高サージ電流能力、及び高速スイッチングを有する構成要素を製造することが可能である。
一実施形態においては、少なくとも２つのｐ型グリッド（４、５）は、イオン注入によって製造される。
第２の態様においては、上記で説明されたような構造を備えるデバイスが提供される。一実施形態においては、デバイスは、ＭＯＳＦＥＴ、ＪＦＥＴ、ＪＢＳダイオード、及び絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）からなるグループから選択される。一実施形態においては、デバイスは、言及された構成要素の少なくとも２つのような少なくとも２つの構成要素の集積である。少なくとも２つの構成要素の集積の非限定的な一例は、ＭＯＳＦＥＴ及びショットキーダイオードである。
第３の態様においては、上記で説明されたＳｉＣの構造の製造方法が提供され、方法は、
ａ）上にドリフト層及びｎ型ＳｉＣ材料（３）を有する基板を提供するステップと、
ｂ）ＳｉＣのエピタキシャル成長によってｐ型層を追加するステップと、
ｃ）少なくとも１つのエピタキシャル成長ｐ型領域（７）を得るために、追加されたｐ型層の不要な部分をエッチングで取り除くステップと、
ｄ）ｎ型ＳｉＣ材料（３）においてイオン注入によって少なくとも２つのｐ型グリッド（４、５）を作製するステップと、
ｅ）ＳｉＣのエピタキシャル成長によってｎ型層（８）を追加するステップと
を含む。
一実施形態においては、ステップｄ）はステップｂ）の前に実行される。
一実施形態においては、方法は、ステップａ）、ｂ）、ｃ）、ｄ）、ｅ）の順序で実行される。
一実施形態においては、方法は、ステップａ）、ｄ）、ｅ）、ｂ）、ｃ）の順序で実行され、少なくとも１つのエピタキシャル成長ｐ型領域（７）のために意図された領域において、ステップｅ）の後にｎ型層（８）においてトレンチをエッチングする追加のステップを有する。
一実施形態においては、方法は、少なくとも１つのエピタキシャル成長ｐ型領域（７）上に少なくとも部分的にオーミックコンタクト（９）を追加するステップを含む。
一実施形態においては、方法は、金属コーティング（１２）を追加するステップを含む。
当業者は、特許請求の範囲及び本明細書がｎ型ＳｉＣ材料（３）におけるｐ型グリッド（４、５）、ｎ型エピタキシャル成長層、等を画定する場合であっても、全てのｎドープ（ｎ型）材料をｐドープ（ｐ型）材料にし、全てのｐドープ（ｐ型）材料をｎドープ（ｎ型）材料にするように、全てのｎ型材料及びｐ型材料が交換されることができることを認識する。今日、最も一般的な市販の基板はｎ型であり、この結果、特許請求の範囲及び本明細書において、ｎ型基板が選択されるが、全てのｎ型材料及びｐ型材料が交換される場合には、本発明は同等に良好な結果で使用されることができる。

Claims (15)

  1. ｎ型基板と、
    前記ｎ型基板上に配置されたドリフト層と、
    前記ドリフト層上に配置されたｎ型ＳｉＣ材料と、
    前記ｎ型ＳｉＣ材料において、前記ｎ型基板と平行である、第１の水平レベルに配置された少なくとも２つのｐ型グリッドと、
    ダイオード構造と
    を備える半導体デバイスであって、
    前記ダイオード構造は、
    前記ドリフト層上に配置された前記ｎ型ＳｉＣ材料上にあって、前記ｎ型基板と平行である、第２の水平レベルに配置された少なくとも１つのエピタキシャル成長ｐ型領域と、
    前記少なくとも２つのｐ型グリッド及び前記ｎ型ＳｉＣ材料と接触して配置され、前記少なくとも１つのエピタキシャル成長ｐ型領域と接触して配置されたＳｉＣのｎ型エピタキシャル成長層と、
    前記少なくとも１つのエピタキシャル成長ｐ型領域と接触して配置されたオーミックコンタクトと
    を備え、
    前記少なくとも２つのｐ型グリッドは、前記第２の水平レベルにおける前記少なくとも１つのエピタキシャル成長ｐ型領域の周囲を表す境界線からの水平方向における所定の距離内に配置され、前記少なくとも２つのｐ型グリッドは、前記少なくとも１つのエピタキシャル成長ｐ型領域の底面に接触し、又は前記所定の距離内において前記少なくとも１つのエピタキシャル成長ｐ型領域の前記底面から垂直方向に分離された上面を有し、前記所定の距離は０．５μｍである、半導体デバイス。
  2. 前記少なくとも１つのエピタキシャル成長ｐ型領域は、前記少なくとも２つのｐ型グリッドのうちの少なくとも１つに接触して配置され、又は
    前記少なくとも１つのエピタキシャル成長ｐ型領域は、前記少なくとも２つのｐ型グリッドと接触して配置されず、又は
    前記少なくとも１つのエピタキシャル成長ｐ型領域は、前記ｎ型ＳｉＣ材料における前記少なくとも２つのｐ型グリッド上に直接適用されている、請求項１に記載の半導体デバイス。
  3. 前記少なくとも２つのｐ型グリッドはそれぞれ、複数のｐ型グリッドを含み、前記複数のｐ型グリッドは、その中に注入されたイオンを有し、又は
    前記少なくとも２つのｐ型グリッドは、その中に注入されたイオンを有する、請求項１に記載の半導体デバイス。
  4. 前記少なくとも１つのエピタキシャル成長ｐ型領域の幅は、５μｍ～５００μｍの範囲にあり、又は
    前記少なくとも１つのエピタキシャル成長ｐ型領域の厚さは、１μｍ～３μｍの範囲あり、又は
    前記ｎ型エピタキシャル成長層の厚さは、前記少なくとも１つのエピタキシャル成長ｐ型領域より少なくとも０．５μｍ厚い、請求項１に記載の半導体デバイス。
  5. 前記少なくとも２つのｐ型グリッドは、少なくとも３つのｐ型グリッドを含み、第１の領域と第２の領域との間のグリッドのない前記ｎ型ＳｉＣ材料の領域を空間として考慮しない場合に、前記少なくとも３つのｐ型グリッドのうちの隣接するｐ型グリッド間の空間は、１μｍ～５μｍの範囲にある、請求項１に記載の半導体デバイス。
  6. 前記少なくとも１つのエピタキシャル成長ｐ型領域のドーピング濃度は、前記ｎ型ＳｉＣ材料に最も近接する部分から前記オーミックコンタクトに最も近接する部分まで変化し、又は
    前記少なくとも１つのエピタキシャル成長ｐ型領域のドーピング濃度は、前記オーミックコンタクトに最も近接する部分で最も高い、請求項１に記載の半導体デバイス。
  7. 前記少なくとも１つのエピタキシャル成長ｐ型領域と前記少なくとも２つのｐ型グリッドとの間の空間に配置された接続部を備える、請求項１に記載の半導体デバイス。
  8. 前記少なくとも２つのｐ型グリッドは、複数のｐ型グリッドを含む、請求項１に記載の半導体デバイス。
  9. 前記少なくとも２つのｐ型グリッドは、複数のｐ型グリッドを含み、各ｐ型グリッドは上部及び下部を備え、前記上部は、前記ｎ型エピタキシャル成長層に面し、前記上部は、エピタキシャル成長層であり、前記下部は、その中に注入されたイオンを有する、請求項１に記載の半導体デバイス。
  10. 前記半導体デバイスは、ＭＯＳＦＥＴ、ＪＦＥＴ、ＪＢＳダイオード、及び絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）からなるグループから選択される、請求項１に記載の半導体デバイス。
  11. 前記半導体デバイスは、少なくとも２つの構成要素の集積である、請求項１０に記載の半導体デバイス。
  12. ＳｉＣにおける構造の製造方法であって、
    ａ）上にドリフト層及びｎ型ＳｉＣ材料を有する基板を提供するステップと、
    ｂ）ＳｉＣのエピタキシャル成長によってｐ型層を追加するステップと、
    ｃ）少なくとも１つのエピタキシャル成長ｐ型領域を得るために、前記ｐ型層の不要な部分をエッチングで取り除くステップであって、前記少なくとも１つのエピタキシャル成長ｐ型領域は、第２のレベルにある、ステップと、
    ｄ）前記ｎ型ＳｉＣ材料において、第１のレベルに少なくとも２つのｐ型グリッドを作製するステップと、
    ｅ）ＳｉＣのエピタキシャル成長によってｎ型層を追加するステップと
    を含み、
    前記少なくとも２つのｐ型グリッドは、前記第２のレベルにおける前記少なくとも１つのエピタキシャル成長ｐ型領域の周囲を表す境界線からの水平方向における所定の距離内に配置され、且つ前記少なくとも１つのエピタキシャル成長ｐ型領域に接触するように、又は前記所定の距離内において前記少なくとも１つのエピタキシャル成長ｐ型領域から垂直方向に分離されるように配置され、前記所定の距離は０．５μｍである、方法。
  13. ステップｄ）はステップｂ）の前に実行される、請求項１２に記載の方法。
  14. ステップｄ）はイオン注入によって実行される、請求項１２に記載の方法。
  15. 前記ステップａ）、ｄ）、ｅ）、ｂ）、ｃ）の順序で実行され、前記少なくとも１つのエピタキシャル成長ｐ型領域のために意図された領域において、ステップｅ）の後に前記ｎ型層にトレンチをエッチングする追加のステップを有する、請求項１４に記載の方法。
JP2023095432A 2017-09-15 2023-06-09 高電流能力を有するフィーダ設計 Active JP7720357B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
SE1751140A SE541291C2 (en) 2017-09-15 2017-09-15 Feeder design with high current capability
SE1751140-3 2017-09-15
JP2020537042A JP7295867B2 (ja) 2017-09-15 2018-09-14 高電流能力を有するフィーダ設計
PCT/EP2018/074911 WO2019053204A1 (en) 2017-09-15 2018-09-14 POWER SUPPLY PATTERN WITH HIGH CURRENT CAPACITY

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020537042A Division JP7295867B2 (ja) 2017-09-15 2018-09-14 高電流能力を有するフィーダ設計

Publications (2)

Publication Number Publication Date
JP2023110082A JP2023110082A (ja) 2023-08-08
JP7720357B2 true JP7720357B2 (ja) 2025-08-07

Family

ID=63586741

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020537042A Active JP7295867B2 (ja) 2017-09-15 2018-09-14 高電流能力を有するフィーダ設計
JP2023095432A Active JP7720357B2 (ja) 2017-09-15 2023-06-09 高電流能力を有するフィーダ設計

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2020537042A Active JP7295867B2 (ja) 2017-09-15 2018-09-14 高電流能力を有するフィーダ設計

Country Status (6)

Country Link
US (3) US11158706B2 (ja)
EP (1) EP3682479A1 (ja)
JP (2) JP7295867B2 (ja)
CN (2) CN118448470A (ja)
SE (1) SE541291C2 (ja)
WO (1) WO2019053204A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE541291C2 (en) 2017-09-15 2019-06-11 Ascatron Ab Feeder design with high current capability
US20220209026A1 (en) * 2019-04-25 2022-06-30 Kyocera Corporation Semiconductor device and method of manufacturing semiconductor device
CN115295614B (zh) * 2022-10-08 2023-02-03 成都功成半导体有限公司 一种碳化硅jfet结构及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140027784A1 (en) 2012-07-25 2014-01-30 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device
WO2015012009A1 (ja) 2013-07-26 2015-01-29 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL196122A (ja) 1951-11-30 1900-01-01
JPH08204179A (ja) 1995-01-26 1996-08-09 Fuji Electric Co Ltd 炭化ケイ素トレンチｍｏｓｆｅｔ
US6049108A (en) 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
JP3392665B2 (ja) 1995-11-06 2003-03-31 株式会社東芝 半導体装置
SE9700141D0 (sv) 1997-01-20 1997-01-20 Abb Research Ltd A schottky diode of SiC and a method for production thereof
SE9704149D0 (sv) 1997-11-13 1997-11-13 Abb Research Ltd A semiconductor device of SiC and a transistor of SiC having an insulated gate
WO2001022498A1 (de) 1999-09-22 2001-03-29 Siced Electronics Development Gmbh & Co. Kg Sic-halbleitervorrichtung mit einem schottky-kontakt und verfahren zu deren herstellung
FR2816113A1 (fr) 2000-10-31 2002-05-03 St Microelectronics Sa Procede de realisation d'une zone dopee dans du carbure de silicium et application a une diode schottky
US6573128B1 (en) 2000-11-28 2003-06-03 Cree, Inc. Epitaxial edge termination for silicon carbide Schottky devices and methods of fabricating silicon carbide devices incorporating same
US6462393B2 (en) * 2001-03-20 2002-10-08 Fabtech, Inc. Schottky device
US20050045982A1 (en) * 2002-03-22 2005-03-03 Krishna Shenai Semiconductor device with novel junction termination
US6855998B2 (en) 2002-03-26 2005-02-15 Kabushiki Kaisha Toshiba Semiconductor device
US6979863B2 (en) 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
JP4585772B2 (ja) * 2004-02-06 2010-11-24 関西電力株式会社 高耐圧ワイドギャップ半導体装置及び電力装置
US8901699B2 (en) 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
JP2007012858A (ja) 2005-06-30 2007-01-18 Toshiba Corp 半導体素子及びその製造方法
US20070029573A1 (en) 2005-08-08 2007-02-08 Lin Cheng Vertical-channel junction field-effect transistors having buried gates and methods of making
US20070228505A1 (en) * 2006-04-04 2007-10-04 Mazzola Michael S Junction barrier schottky rectifiers having epitaxially grown p+-n junctions and methods of making
JP5071763B2 (ja) 2006-10-16 2012-11-14 独立行政法人産業技術総合研究所 炭化ケイ素半導体装置およびその製造方法
JP2007258742A (ja) * 2007-05-23 2007-10-04 Kansai Electric Power Co Inc:The 高耐電圧半導体装置
US7829709B1 (en) 2007-08-10 2010-11-09 Marquette University Cysteine prodrugs to treat schizophrenia and drug addiction
US8421148B2 (en) 2007-09-14 2013-04-16 Cree, Inc. Grid-UMOSFET with electric field shielding of gate oxide
EP2058854B1 (en) 2007-11-07 2014-12-03 Acreo Swedish ICT AB A semiconductor device
US8704295B1 (en) 2008-02-14 2014-04-22 Maxpower Semiconductor, Inc. Schottky and MOSFET+Schottky structures, devices, and methods
US7851881B1 (en) * 2008-03-21 2010-12-14 Microsemi Corporation Schottky barrier diode (SBD) and its off-shoot merged PN/Schottky diode or junction barrier Schottky (JBS) diode
EP2541609B1 (en) * 2010-02-23 2019-07-03 Yoshitaka Sugawara Semiconductor device
US9117739B2 (en) * 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
JP5881322B2 (ja) 2011-04-06 2016-03-09 ローム株式会社 半導体装置
WO2013031212A1 (ja) 2011-08-29 2013-03-07 次世代パワーデバイス技術研究組合 双方向素子、双方向素子回路および電力変換装置
WO2013036641A1 (en) 2011-09-09 2013-03-14 Cree, Inc. Semiconductor devices with non-implanted barrier regions and methods of fabricating same
JP2013219150A (ja) * 2012-04-06 2013-10-24 National Institute Of Advanced Industrial & Technology 炭化珪素半導体装置のオーミック電極の製造方法
US9991399B2 (en) * 2012-10-04 2018-06-05 Cree, Inc. Passivation structure for semiconductor devices
US8952481B2 (en) * 2012-11-20 2015-02-10 Cree, Inc. Super surge diodes
US9142668B2 (en) 2013-03-13 2015-09-22 Cree, Inc. Field effect transistor devices with buried well protection regions
JP2014241368A (ja) 2013-06-12 2014-12-25 住友電気工業株式会社 炭化珪素半導体装置
US10062749B2 (en) 2013-06-18 2018-08-28 Monolith Semiconductor Inc. High voltage semiconductor devices and methods of making the devices
DE102014200429A1 (de) 2014-01-13 2015-07-16 Robert Bosch Gmbh Trench-MOSFET-Transistorvorrichtung, Substrat für Trench-MOSFET-Transistorvorrichtung und entsprechendes Herstellungsverfahren
US9583482B2 (en) 2015-02-11 2017-02-28 Monolith Semiconductor Inc. High voltage semiconductor devices and methods of making the devices
JP6400544B2 (ja) 2015-09-11 2018-10-03 株式会社東芝 半導体装置
SE541291C2 (en) 2017-09-15 2019-06-11 Ascatron Ab Feeder design with high current capability

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140027784A1 (en) 2012-07-25 2014-01-30 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device
JP2014041990A (ja) 2012-07-25 2014-03-06 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
WO2015012009A1 (ja) 2013-07-26 2015-01-29 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2015026727A (ja) 2013-07-26 2015-02-05 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20230147611A1 (en) 2023-05-11
JP2023110082A (ja) 2023-08-08
US20220020850A1 (en) 2022-01-20
CN111164759A (zh) 2020-05-15
JP7295867B2 (ja) 2023-06-21
WO2019053204A1 (en) 2019-03-21
US11158706B2 (en) 2021-10-26
JP2020533812A (ja) 2020-11-19
CN118448470A (zh) 2024-08-06
EP3682479A1 (en) 2020-07-22
SE1751140A1 (en) 2019-03-16
US20200266272A1 (en) 2020-08-20
SE541291C2 (en) 2019-06-11
US11575007B2 (en) 2023-02-07
US11869940B2 (en) 2024-01-09
CN111164759B (zh) 2024-04-16

Similar Documents

Publication Publication Date Title
JP7309840B2 (ja) イオン注入側壁を有するゲート・トレンチを備えるパワー半導体デバイス及び関連方法
JP7182594B2 (ja) ゲート・トレンチと、埋め込まれた終端構造とを有するパワー半導体デバイス、及び、関連方法
JP7724284B2 (ja) 信頼性及び導通が向上したトレンチ型パワー・デバイス
US8232558B2 (en) Junction barrier Schottky diodes with current surge capability
US8436397B2 (en) Semiconductor device including normally-off type junction transistor and method of manufacturing the same
JP7720357B2 (ja) 高電流能力を有するフィーダ設計
US10840238B2 (en) Semiconductor device
JP2025509963A (ja) トレンチ型半導体デバイスのための支持シールド構造
US20130140584A1 (en) Semiconductor device
CN111164762B (zh) 肖特基二极管与mosfet的集成
WO2012104322A1 (en) Silicon carbide bipolar junction transistor comprising shielding regions and method of manufacturing the same
JP2000269518A (ja) 電力用半導体素子及び半導体層の形成方法
US20200243513A1 (en) A concept for silicon carbide power devices
KR20180104236A (ko) 전력 반도체 소자의 제조 방법
CN102468298A (zh) 带有集成箝位电路的累积型场效应管
KR101928253B1 (ko) 전력 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230705

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230705

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250205

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20250409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250626

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250728

R150 Certificate of patent or registration of utility model

Ref document number: 7720357

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150