JP7724761B2 - トレンチゲートタイプｉｇｂｔ - Google Patents

トレンチゲートタイプｉｇｂｔ

Info

Publication number
JP7724761B2
JP7724761B2 JP2022163011A JP2022163011A JP7724761B2 JP 7724761 B2 JP7724761 B2 JP 7724761B2 JP 2022163011 A JP2022163011 A JP 2022163011A JP 2022163011 A JP2022163011 A JP 2022163011A JP 7724761 B2 JP7724761 B2 JP 7724761B2
Authority
JP
Japan
Prior art keywords
emitter
gate
mesa
trench
surface side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022163011A
Other languages
English (en)
Other versions
JP2024056259A (ja
Inventor
哲也 岡田
寛己 新井
Original Assignee
ウィル セミコンダクター （シャンハイ） カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ウィル セミコンダクター （シャンハイ） カンパニー リミテッド filed Critical ウィル セミコンダクター （シャンハイ） カンパニー リミテッド
Priority to JP2022163011A priority Critical patent/JP7724761B2/ja
Priority to CN202211428634.8A priority patent/CN117878143A/zh
Priority to TW111144801A priority patent/TWI921626B/zh
Priority to US18/073,388 priority patent/US12593487B2/en
Publication of JP2024056259A publication Critical patent/JP2024056259A/ja
Application granted granted Critical
Publication of JP7724761B2 publication Critical patent/JP7724761B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/491—Vertical IGBTs having both emitter contacts and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/292—Non-planar channels of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/20—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by the properties tested or measured, e.g. structural or electrical properties
    • H10P74/203—Structural properties, e.g. testing or measuring thicknesses, line widths, warpage, bond strengths or physical defects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/231—Emitter or collector electrodes for bipolar transistors

Landscapes

  • Thyristors (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)

Description

本開示は、トレンチゲートタイプのＩＧＢＴ、特にターンオフ特性の改善に関する。
従来、大電力のモータを駆動する回路のスイッチング素子として、ＩＧＢＴ（Insulated Gate Bipolar Transistor）が広く利用されている。
例えば、特許文献１には、トレンチゲートタイプのＩＧＢＴにおいて、ＩＧＢＴのチャネルの下側にホールを蓄積するキャリアストア（Carrier Store）層を設けることが示されている。
特開２００５－３４７２８９号公報
ここで、キャリアストア層を設けると、ＩＧＢＴのターンオン時のコレクタ・エミッタ間電圧ＶＣＥを低減することができる。しかしながら、ＩＧＢＴのターンオフ時には、残留するホールの影響で、ターンオフに要する時間が長くなって、エネルギー消費が大きくなる。
本開示に係るトレンチゲートタイプＩＧＢＴは、半導体基板と、前記半導体基板の表面上に形成されたエミッタ電極と、前記半導体基板の裏面上に形成されたコレクタ電極と、前記コレクタ電極の上の前記半導体基板の裏面側に形成されたＰタイプのＰコレクタ層と、前記半導体基板中の前記Ｐコレクタ層の上に位置するＮタイプのＮドリフト層と、前記Ｎドリフト層の上に形成され、前記Ｎドリフト層より不純物濃度が高いＮタイプのキャリアストア層と、前記半導体基板の前記キャリアストア層の表面側に形成されたＰタイプのＰボディー層と、前記半導体基板の表面側からメサセクションを介在させて離散的に形成され、裏面側に向けて前記Ｎドリフト層まで伸びる複数のトレンチであって、内部に絶縁膜を介し形成されたゲート領域を有する複数のゲートトレンチと、前記半導体基板の表面側からメサセクションを介在させて離散的に形成された、裏面側に向けて前記Ｎドリフト層まで伸びる複数のトレンチであって、内部に絶縁膜を介し形成され、前記エミッタ電極に接続されるエミッタ領域を有する複数のエミッタトレンチと、前記メサセクションの前記Ｐボディー層であって、コンタクトにより前記エミッタ電極に接続されるとともに、表面側に前記エミッタ領域が形成されていることでチャネルとして機能する第１メサ領域と、前記メサセクションの前記Ｐボディー層であって、コンタクトにより前記エミッタ電極に接続されるとともに、表面側に前記エミッタ領域が形成されていないことでチャネルとして機能しない第２メサ領域と、を有し、前記第２メサ領域は、前記ゲートトレンチと、前記エミッタトレンチに挟まれており、前記第２メサ領域の間に配置された前記ゲートトレンチを含む。

半導体基板と、前記半導体基板の表面上に形成されたエミッタ電極と、前記半導体基板の裏面上に形成されたコレクタ電極と、前記コレクタ電極の上の前記半導体基板の裏面側に形成されたＰタイプのＰコレクタ層と、前記半導体基板中の前記Ｐコレクタ層の上に位置するＮタイプのＮドリフト層と、前記Ｎドリフト層の上に形成され、前記Ｎドリフト層より不純物濃度が高いＮタイプのキャリアストア層と、前記半導体基板の前記キャリアストア層の表面側に形成されたＰタイプのＰボディー層と、前記半導体基板の表面側からメサセクションを介在させて離散的に形成され、裏面側に向けて前記Ｎドリフト層まで伸びる複数のトレンチであって、内部に絶縁膜を介し形成されたゲート領域を有する複数のゲートトレンチと、前記半導体基板の表面側からメサセクションを介在させて離散的に形成された、裏面側に向けて前記Ｎドリフト層まで伸びる複数のトレンチであって、内部に絶縁膜を介し形成され、前記エミッタ電極に接続されるトレンチ内エミッタ領域を有する複数のエミッタトレンチと、前記ゲートトレンチに隣接する前記メサセクションであって、前記Ｐボディー層の表面側に形成され、前記エミッタ電極と接続されるエミッタ領域と、前記メサセクションの前記Ｐボディー層であって、コンタクトにより前記エミッタ電極に接続されるとともに、表面側に前記エミッタ領域が形成されていることでチャネルとして機能する第１メサ領域と、前記メサセクションの前記Ｐボディー層であって、コンタクトにより前記エミッタ電極に接続されるとともに、表面側に前記エミッタ領域が形成されていないことでチャネルとして機能しない第２メサ領域と、を有し、前記第２メサ領域は、前記ゲートトレンチと、前記エミッタトレンチに挟まれており、前記ゲートトレンチと、前記エミッタトレンチとが、整列して配置されており、前記ゲートトレンチをＧ、前記エミッタトレンチをＥと表記した場合に、ＧＧＥＧＥＧＧ配列を有する。
前記コンタクトは、前記エミッタ電極から前記Ｐボディー層の中間部分まで伸びるコンタクトホール中を伸びる配線部と、前記配線部の先端側の前記Ｐボディー層内に設けられた不純物濃度の高いコンタクト領域を含むことができる。
本開示に係るトレンチゲートタイプＩＧＢＴによれば、ターンオフに要する時間を短縮して、ターンオフ時のエネルギー消費が小さくすることができる。
実施形態に係るトレンチゲートタイプＩＧＢＴの構成を模式的に示す断面図である。 比較例のトレンチゲートタイプＩＧＢＴの構成を模式的に示す断面図である。 実施形態および比較例における、ターンオフ時の電流電圧特性を示す図である。 他の実施形態に係るトレンチゲートタイプＩＧＢＴの構成を模式的に示す断面図である。 他の実施形態および比較例における、ターンオフ時の電流電圧特性を示す図である。 コンタクトが接続されるメサセクションの断面の位置を説明する図である。 ターンオフ時の時刻を説明する図である。 Ｇ－Ｇ構造におけるホール引き抜き（ホール電流密度）を示す図である。 Ｇ－Ｅ構造におけるホール引き抜き（ホール電流密度）を示す図である。 Ｅ－Ｅ構造におけるホール引き抜き（ホール電流密度）を示す図である。 実施形態に係るＩＧＢＴの製造工程を示す図である。
以下、図面を参照しながら、本開示の実施形態について以下に説明する。なお、以下の実施形態は本開示を限定するものではなく、また複数の例示を選択的に組み合わせてなる構成も本開示に含まれる。
「ＩＧＢＴの構成」
図１は、実施形態に係るトレンチゲートタイプＩＧＢＴの構成を模式的に示す断面図である。
半導体基板１００の表面上には、相関絶縁膜１０２を介しエミッタ電極１０４が形成される。半導体基板１００には、例えばＦＺ（Floating Zone）ウェハなどのシリコン（Ｓｉ）ウェハが用いられるが、炭化ケイ素（ＳｉＣ）のウェハなどでもよい。相関絶縁膜１０２は、酸化シリコンなどの絶縁性の材料が用いられる。エミッタ電極１０４には、通常アルミなどの金属材料が用いられる。
半導体基板１００の裏面上には、コレクタ電極１０６が形成される。コレクタ電極１０６には、通常アルミなどの金属材料が用いられる。
コレクタ電極１０６の上側の半導体基板の裏面部には、不純物濃度の高い、Ｐ＋のＰコレクタ層１１０が形成され、その上には後述するＮドリフト層１１４より不純物濃度が高い、Ｎ＋のフィールドストップ層１１２が形成される。これらは半導体基板１００内のＮタイプ、Ｐタイプの領域は、それぞれのタイプの不純物ドープによって形成される。Ｐコレクタ層１１０は、コレクタ領域として機能し、フィールドストップ層１１２は、オフ時の空乏層の拡大を防止する。
フィールドストップ層１１２の上には、Ｎタイプの半導体基板１００で構成されるＮドリフト層１１４が位置する。このＮドリフト層１１４は、半導体基板１００のボディーであり、ＩＧＢＴのＰＮＰバイポーラトランジスタのベースとしての機能を有する。
前記Ｎドリフト層１１４の上には、Ｎドリフト層１１４よりは不純物濃度が高いＮＮ＋のキャリアストア層１１６が設けられている。このキャリアストア層１１６は、ホールを蓄積することでオン抵抗を下げ、オン時のＶＣＥを下げる機能がある。
キャリアストア層１１６の上には、比較的不純物濃度の低い、Ｐ－のＰボディー層１１８が設けられる。このＰボディー層１１８は、ＰＮＰバイポーラトランジスタのエミッタとして機能する。
また、半導体基板１００の表面から下方に向けて複数のトレンチ１２０が形成されている。トレンチ１２０は、半導体基板１００の表面（相関絶縁膜１０２の下側）から下方に向けて伸び、Ｐボディー層１１８、キャリアストア層１１６を貫通して、Ｎドリフト層１１４にまで至る。
トレンチ１２０は、周壁が例えば酸化シリコンからなる絶縁膜で周囲から絶縁されており、内部には導電性のポリシリコンのなどが充填されている。この例では、内部がゲート電極（図示せず）と接続され、ゲート領域を形成するゲートトレンチ１２０Ｇ、エミッタ電極１０４に接続されエミッタ領域を形成するエミッタトレンチ１２０Ｅとを含む。図においては、ゲートトレンチ１２０Ｇとゲート電極を接続する配線を模式的に示してあり、エミッタトレンチ１２０Ｅとエミッタ電極１０４は、エミッタ電極１０４の一部が延長されて接続されるように示してある。
また、Ｐボディー層１１８の表面側であって、ゲートトレンチ１２０Ｇに隣接するエリアには、不純物濃度の高い、Ｎ＋のエミッタ領域１２２が形成される。このエミッタ領域１２２は、エミッタ電極１０４と電気的に接続される。例えば、図示しない部分において、相関絶縁膜１０２が除去され、エミッタ電極１０４とエミッタ領域１２２が直接接続される。
これによって、エミッタ領域１２２とキャリアストア層１１６の間の領域がＦＥＴのチャネルとして機能し、ＦＥＴのオン時においてキャリアである電子はエミッタ領域からキャリアストア層１１６を介し、Ｎドリフト層１１４に流れ込む。
また、エミッタ電極１０４からは、コンタクト１３２が伸びて、エミッタトレンチ１２０Ｅの内部に接続される。このコンタクト１３２はエミッタ電極１０４と同じアルミなどの金属で形成され、コンタクトホールを形成した後、その内部に金属が堆積される。これによって、エミッタ電極１０４と、エミッタトレンチ１２０Ｅが接続される。
また、エミッタ電極１０４からのコンタクト１３２は、複数のトレンチ１２０の間に形成される各メサセクションのＰボディー層１１８に伸びるように配置されている。そして、このコンタクト１３２はメサセクションのＰボディー層１１８の内部（中間部分）に形成された不純物濃度の高い（Ｐ＋）コンタクト領域１３４に接続されている。従って、エミッタ電極１０４が、コンタクト１３２、コンタクト領域１３４に電気的に接続され、ターンオフ時にNドリフト層１１４内にたまったホールを、Ｐボディー層１１８を介しエミッタ電極に引き抜くことができる。
ここで、本実施形態では、表面部にはエミッタ領域１２２が形成されているチャネルとして機能するＰボディー層１１８だけでなく、エミッタ領域１２２が形成されておらずチャネルとして機能しないＰボディー層１１８についてもコンタクト領域１３４が設けられ、コンタクト１３２によりエミッタ電極１０４に接続されている。
なお、ゲートトレンチ１２０Ｇの内部は、別に設けたゲート電極に接続されており、ゲートトレンチ１２０Ｇの周壁の絶縁膜がゲート絶縁膜として機能する。
図１のＩＧＢＴでは、トレンチ１２０の並びが、ゲートトレンチをＧ、エミッタトレンチをＥと表した場合に、「ＧＧＥＧＥＧＧ」となるため、ＧＧＥＧＥＧＧ配列と呼ぶ。
「ＩＧＢＴの動作」
コレクタ電極１０６とエミッタ電極１０４の間に電圧（例えば、コレクタ電極１０６に４００Ｖ、エミッタ電極１０４を０Ｖ）をかけた状態で、ゲートトレンチ１２０Ｇに正の電圧（例えば、１５Ｖ）を印加する。なお、上述のコレクタ電極１０６の印加電圧４００Ｖは単なる一例であり、適用対象によっては１０Ｖなどの低電圧の場合もある。
これによって、ゲートトレンチ１２０Ｇの周辺のチャネルに反転層が生じてＦＥＴがオンし、エミッタ領域１２２からＮドリフト層１１４に向けた電子電流が流れる。すなわちＰボディー層１１８のＰ領域がゲートトレンチ１２０Ｇを＋にすることにより、ゲートトレンチ１２０Ｇの側壁に－が蓄積され、このチャネル領域がＰ型からＮ型に反転することでここに電流が流れる。これによって、ＰＮＰバイポーラトランジスタがオンして、Ｎドリフト層１１４にコレクタ側からホールが供給され、エミッタ側から電子が供給されてＩＧＢＴがオンする。すなわち、ホールと電子の両方が移動することにより、コレクタ電極１０６からエミッタ電極１０４に向けた電流が流れる。
また、フィールドストップ層１１２により、空乏層の広がりを抑制できるため、全体の厚みを小さくできる。
本実施形態のＩＧＢＴでは、ゲートトレンチ１２０Ｇだけでなく、エミッタトレンチ１２０Ｅを設けるとともに、Ｐボディー層１１８において、その表面にエミッタ領域１２２のない領域を設けてある。
すなわち、ゲートトレンチ１２０Ｇに隣接するＰボディー層１１８領域であって、表面側にエミッタ領域１２２が存在する領域がチャネルとして機能する。この領域を第１メサ領域と呼ぶ。従って、このゲートエリア（図１におけるＩＧＢＴ ＧＡＴＥ）がＩＧＢＴのゲートとして機能する。
一方、表面にエミッタ領域１２２のないＰボディー層１１８は、ゲートトレンチ１２０Ｇに隣接していてもチャネルとして機能せず、さらにエミッタトレンチ１２０Ｅに隣接する領域もチャネルとして機能しない。この領域を第２メサ領域と呼ぶ。従って、この非ゲートエリア（図１におけるＩＧＢＴ 非ＧＡＴＥ）は、ＩＧＢＴのゲートとして機能しない。この非ゲートエリアにおいては、ゲートトレンチ１２０Ｇとエミッタトレンチ１２０Ｅが容量結合する。このため、ＩＧＢＴのゲート・エミッタ容量に置換することができ、ミラー容量を減少することができる。
特に、本実施形態では、非ゲート領域において、ゲートトレンチ１２０Ｇと、エミッタトレンチ１２０Ｅを交互に配置することでミラー容量を効果的に減少することができる。
さらに、本実施形態のＩＧＢＴでは、コンタクト１３２を有し、これによって、チャネルとして機能しないＰボディー層１１８にも接続されている。ＩＧＢＴをターンオフした際には、Ｎドリフト層１１４内に残留するホールをエミッタ電極１０４に早期に引き抜くことができる。なお、コンタクト１３２は、チャネルとして機能するＰボディー層１１８についても配置されており、ここにおいてもターンオフ時にホールを引き抜くことができる。また、非ゲートエリアにゲートトレンチ１２０Ｇを配置しているが、このゲートトレンチ１２０Ｇの周辺のＰボディー層１１８からも同様にホールが引き抜かれる。
特に、ゲートトレンチ１２０Ｇと、エミッタトレンチ１２０Ｅとの間のメサセクションにおいては、コンタクト１３２を介するホールの引き抜きが効果的に行われる。Ｇ－Ｇ及びＥ－Ｅ構造の場合はメサセクション部の電位は横方向で見ると同じになるが、Ｇ－Ｅの場合は横方向に電位差が生じる。それによりホールを有効的に引き抜くことが可能となる。
＜比較例の構成＞
図２には、比較例の構成を示す。この比較例では、エミッタ電極１０４とＰボディー層１１８を接続するコンタクト１３２は、エミッタ領域１２２が形成されたチャネルとして機能する領域のみに設けられている。すなわち、エミッタ領域１２２が設けられていないメサセクションについてはコンタクト１３２を設けていない。従って、ターンオフ時においてホールの十分な引き抜きが行えず、ホールが残留し、オフまでに時間がかかる。
＜ターンオフ時に特性＞
図３は、図１の実施形態と、図２の比較例における、ターンオフ時の電流電圧特性を示す図である。実線が実施形態のＶＣＥ，ＶＧＥ，ＩＣを示し、破線が比較例のＶＣＥ，ＶＧＥ，ＩＣを示す。
比較例では、コレクタ・エミッタ間電圧ＶＣＥについて、時間ｔ２付近から上昇し始め、オーバーシュートして一定になる。ゲート・エミッタ間電圧ＶＧＥについては、ＶＣＥが最大点を超えたのと同様のタイミングで減少し始める。また、コレクタ電流ＩＣは、ＶＣＥが電源電圧になった時点で減少し始める。
一方、実施形態では、コレクタ・エミッタ間電圧ＶＣＥについて、時間ｔ２よりだいぶ前のｔ１付近から上昇し始め、オーバーシュートして一定なる。ここで、ＶＣＥの上昇の傾きは比較例に比べ大きく、急激に上昇する。ゲート・エミッタ間電圧ＶＧＥも、時間ｔ１付近から減少し始め、緩やかに減少を続ける。コレクタ電流ＩＣは、時間ｔ１付近で急激に減少し早期にほぼ０になる。
実施形態では、ホールがＰボディー層１１８からに速やかに引き抜かれることによってＶＣＥが急激に上昇し、ＩＣが急激に減少する。
ターンオフの際の消費エネルギーＥｏｆｆは、Ｅｏｆｆ＝ＶＣＥ＊ＩＣ×時間（ＶＣＥ
が上がり始めてからＩＣが切れるまでの時間）であり、実施形態では、ＶＣＥが急激に上昇するため、消費エネルギーが低く抑えられる。図３に示すシミュレーション結果によれば、消費電力を５５％削減することができた。
このように、本実施形態に係るＩＧＢＴによれば、ＩＧＢＴのゲートとして機能しないエミッタトレンチまたはゲートトレンチを設け、それらトレンチに隣接するチャネルとして機能しないＰボディー層１１８をコンタクト１３２でエミッタ電極またはゲート電極に接続することで、このＰボディー層１１８からホールの抜出すことができる。このため、本実施形態によれば、ＩＧＢＴのターンオフを高速に行え、これによってターンオフ時のエネルギー消費を抑制することができる。
＜他の構成例＞
図４は、他の実施形態のＩＧＢＴの構成を示す図である。この例では、トレンチ１２０について、ゲートトレンチ１２０Ｇとエミッタトレンチ１２０Ｅを交互に配置している。そして、トレンチ１２０間のメサセクションのＰボディー層１１８については、すべてにコンタクト１３２およびコンタクト領域１３４を設け、エミッタ電極１０４に接続している。
図４のＩＧＢＴでは、トレンチ１２０の並びが、ゲートトレンチをＧ、エミッタトレンチをＥと表した場合に、「ＧＥＧＥＧＥＧ」となるため、ＧＥＧＥＧＥＧ配列と呼ぶ。
このような構成によっても、上述の実施形態と同様に、ターンオフ時にホールを素早く引き抜くことができる。特に、この実施形態では、チャネル部もゲートトレンチ１２０Ｇとエミッタトレンチ１２０Ｅが対向するＧ－Ｅ構造にすることによりホールの引き抜きをより早くすることができる。
図５は、図３と同様の図であり、図４の実施形態と、図２の比較例における、ターンオフ時の電流電圧特性を示す図である。実線が図４の実施形態のＶＣＥ，ＶＧＥ，ＩＣを示し、破線が比較例のＶＣＥ，ＶＧＥ，ＩＣを示す。
このように、図５の構成によれば、ＩＧＢＴのターンオフがより早期に完了する。これによって、ターンオフ時の消費電力は、５３％削減できた。
＜Ｇ－Ｅ構造＞
図６～図１０に、ゲートトレンチ１２０Ｇとエミッタトレンチ１２０Ｅの配列に応じたホール引き抜きの特性について説明する。図６は、コンタクト１３２が接続されるメサセクションの断面の位置を説明する図である。ゲートトレンチ１２０Ｇとゲートトレンチ１２０Ｇの間のメサセクションをＧ－Ｇ、ゲートトレンチ１２０Ｇとエミッタトレンチ１２０Ｅの間のメサセクションをＧ－Ｅ、エミッタトレンチ１２０Ｅとエミッタトレンチ１２０Ｅの間のメサセクションをＥ－Ｅと表す。図７は、ターンオフ時の時刻を説明する図であり、ターンオフ開始時Ｔ０、ホール引き抜き開始Ｔ１、ホール引き抜きＴ２、ホール引き抜き終了Ｔ３の４つの観測点を示している。
図８は、Ｇ－Ｇ構造におけるホール引き抜き（ホール電流密度）を示す図であり、図９は、Ｇ－Ｅ構造におけるホール引き抜き（ホール電流密度）を示す図であり、図１０は、Ｅ－Ｅ構造におけるホール引き抜き（ホール電流密度）を示す図である。
図８のＧ－Ｇ構造では、定常状態からターンオフでチャネル部のコンタクト１３２から、ホールが沢山引き抜かれている。
図９のＧ－Ｅ構造では、溜まったホールがミラー区間の初期段階で早く引き抜かれている。その後ターンオフで再びＮドリフト層のホールが引き抜かれている。
図１０のＥ－Ｅ構造では、ミラー区間でも表面側にたまったホールが引き抜き切れていない。
このように、メサセクションをＧ－Ｅ構造して、ここにコンタクト１３２を接続することでターンオフ時のホールの引き抜きを効果的に行えることがわかる。
＜製造工程＞
図１１は、実施形態に係るＩＧＢＴの製造工程を示す図である。まず、半導体基板１００を用意し、製造工程に投入する（Ｓ１１）。半導体基板１００としては、例えばＦＺ（浮遊帯(Floating Zone)）ウェハであって、Ｎタイプのものが利用される。
まず、表面側を酸化して相関絶縁膜１０２を形成する（Ｓ１２）。なお、１枚のウェハには複数の素子（この場合はＩＧＢＴ）を作成するため、この段階で素子分離の処理を行うとよい。
次に、表面側からのＰタイプの不純物ドープによって、Ｐ＋のＰボディー層１１８を形成する（ｓ１３）。表面側からのエッチングによりトレンチを形成し（Ｓ１４）、形成したトレンチの壁面に酸化膜を形成する（Ｓ１５）。ゲートトレンチであれば、この酸化膜がゲート絶縁膜となる。そして、トレンチの内部にポリシリコンを堆積する（Ｓ１６）。このポリシリコンは導電性である。
次に、Ｎタイプの不純物の注入によってキャリアストア層（ＣＳ層）１１６を形成する（Ｓ１７）。そして、表面側からのＮタイプの不純物の注入によってエミッタ領域を形成する（Ｓ１８）。
表面側からのエッチングによってコンタクトホールを形成し、Ｐタイプ不純物の注入によって、コンタクト領域１３４を形成する（Ｓ１９）。次に、メタルの堆積によって、コンタクトホール内にも伸びるエミッタ電極１０４を形成する（Ｓ２０）。そして、表面側をパッシベーション膜で覆う（Ｓ２１）。
次に、裏面側を研磨し（Ｓ２２）、裏面側からフィールドストップ層１１２、Pコレクタ層１１０を順に形成する（Ｓ２３）。そして、メタルの堆積によって、コレクタ電極１０６を形成する（Ｓ２４）。
このようにして、ＩＧＢＴが形成され、次にこれについて各種検査を行い（Ｓ２５）、製造工程を終了する。
１００ 半導体基板、１０２ 相関絶縁膜、１０４ エミッタ電極、１０６ コレクタ電極、１１０ Ｐコレクタ層、１１２ フィールドストップ層、１１４ Ｎドリフト層、１１６ キャリアストア層、１１８ Ｐボディー層、１２０ トレンチ、１２０Ｅ エミッタトレンチ、１２０Ｇ ：ゲートトレンチ、１２２ エミッタ領域、１３２ コンタクト、１３４ コンタクト領域。

Claims (3)

  1. 半導体基板と、
    前記半導体基板の表面上に形成されたエミッタ電極と、
    前記半導体基板の裏面上に形成されたコレクタ電極と、
    前記コレクタ電極の上の前記半導体基板の裏面側に形成されたＰタイプのＰコレクタ層と、
    前記半導体基板中の前記Ｐコレクタ層の上に位置するＮタイプのＮドリフト層と、
    前記Ｎドリフト層の上に形成され、前記Ｎドリフト層より不純物濃度が高いＮタイプのキャリアストア層と、
    前記半導体基板の前記キャリアストア層の表面側に形成されたＰタイプのＰボディー層と、
    前記半導体基板の表面側からメサセクションを介在させて離散的に形成され、裏面側に向けて前記Ｎドリフト層まで伸びる複数のトレンチであって、内部に絶縁膜を介し形成されたゲート領域を有する複数のゲートトレンチと、
    前記半導体基板の表面側からメサセクションを介在させて離散的に形成された、裏面側に向けて前記Ｎドリフト層まで伸びる複数のトレンチであって、内部に絶縁膜を介し形成され、前記エミッタ電極に接続されるトレンチ内エミッタ領域を有する複数のエミッタトレンチと、
    前記ゲートトレンチに隣接する前記メサセクションであって、前記Ｐボディー層の表面側に形成され、前記エミッタ電極と接続されるエミッタ領域と、
    前記メサセクションの前記Ｐボディー層であって、コンタクトにより前記エミッタ電極に接続されるとともに、表面側に前記エミッタ領域が形成されていることでチャネルとして機能する第１メサ領域と、
    前記メサセクションの前記Ｐボディー層であって、コンタクトにより前記エミッタ電極に接続されるとともに、表面側に前記エミッタ領域が形成されていないことでチャネルとして機能しない第２メサ領域と、
    を有し、
    前記第２メサ領域は、前記ゲートトレンチと、前記エミッタトレンチに挟まれており、
    前記第２メサ領域の間に配置された前記ゲートトレンチを含む、
    トレンチゲートタイプＩＧＢＴ。
  2. 半導体基板と、
    前記半導体基板の表面上に形成されたエミッタ電極と、
    前記半導体基板の裏面上に形成されたコレクタ電極と、
    前記コレクタ電極の上の前記半導体基板の裏面側に形成されたＰタイプのＰコレクタ層と、
    前記半導体基板中の前記Ｐコレクタ層の上に位置するＮタイプのＮドリフト層と、
    前記Ｎドリフト層の上に形成され、前記Ｎドリフト層より不純物濃度が高いＮタイプのキャリアストア層と、
    前記半導体基板の前記キャリアストア層の表面側に形成されたＰタイプのＰボディー層と、
    前記半導体基板の表面側からメサセクションを介在させて離散的に形成され、裏面側に向けて前記Ｎドリフト層まで伸びる複数のトレンチであって、内部に絶縁膜を介し形成されたゲート領域を有する複数のゲートトレンチと、
    前記半導体基板の表面側からメサセクションを介在させて離散的に形成された、裏面側に向けて前記Ｎドリフト層まで伸びる複数のトレンチであって、内部に絶縁膜を介し形成され、前記エミッタ電極に接続されるトレンチ内エミッタ領域を有する複数のエミッタトレンチと、
    前記ゲートトレンチに隣接する前記メサセクションであって、前記Ｐボディー層の表面側に形成され、前記エミッタ電極と接続されるエミッタ領域と、
    前記メサセクションの前記Ｐボディー層であって、コンタクトにより前記エミッタ電極に接続されるとともに、表面側に前記エミッタ領域が形成されていることでチャネルとして機能する第１メサ領域と、
    前記メサセクションの前記Ｐボディー層であって、コンタクトにより前記エミッタ電極に接続されるとともに、表面側に前記エミッタ領域が形成されていないことでチャネルとして機能しない第２メサ領域と、
    を有し、
    前記第２メサ領域は、前記ゲートトレンチと、前記エミッタトレンチに挟まれており、
    前記ゲートトレンチと、前記エミッタトレンチとが、整列して配置されており、前記ゲートトレンチをＧ、前記エミッタトレンチをＥと表記した場合に、ＧＧＥＧＥＧＧ配列を有する、
    トレンチゲートタイプＩＧＢＴ。
  3. 請求項１または２に記載のトレンチゲートタイプＩＧＢＴであって、
    前記コンタクトは、前記エミッタ電極から前記Ｐボディー層の中間部分まで伸びるコンタクトホール中を伸びる配線部と、前記配線部の先端側の前記Ｐボディー層内に設けられた不純物濃度の高いコンタクト領域を含む、
    トレンチゲートタイプＩＧＢＴ。
JP2022163011A 2022-10-11 2022-10-11 トレンチゲートタイプｉｇｂｔ Active JP7724761B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022163011A JP7724761B2 (ja) 2022-10-11 2022-10-11 トレンチゲートタイプｉｇｂｔ
CN202211428634.8A CN117878143A (zh) 2022-10-11 2022-11-15 沟槽栅型igbt
TW111144801A TWI921626B (zh) 2022-10-11 2022-11-23 溝槽式閘極型絕緣閘極雙極性電晶體（ｉｇｂｔ）
US18/073,388 US12593487B2 (en) 2022-10-11 2022-12-01 Trench gate type IGBT

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022163011A JP7724761B2 (ja) 2022-10-11 2022-10-11 トレンチゲートタイプｉｇｂｔ

Publications (2)

Publication Number Publication Date
JP2024056259A JP2024056259A (ja) 2024-04-23
JP7724761B2 true JP7724761B2 (ja) 2025-08-18

Family

ID=90573582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022163011A Active JP7724761B2 (ja) 2022-10-11 2022-10-11 トレンチゲートタイプｉｇｂｔ

Country Status (3)

Country Link
US (1) US12593487B2 (ja)
JP (1) JP7724761B2 (ja)
CN (1) CN117878143A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118431271A (zh) * 2024-07-02 2024-08-02 深圳平创半导体有限公司 一种沟槽栅场截止型igbt及其版图结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347289A (ja) 2004-05-31 2005-12-15 Mitsubishi Electric Corp 絶縁ゲート型半導体装置
US20150091055A1 (en) 2013-10-01 2015-04-02 Kabushiki Kaisha Toshiba Semiconductor device
JP2017037965A (ja) 2015-08-10 2017-02-16 株式会社東芝 半導体装置
JP2019029434A (ja) 2017-07-27 2019-02-21 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2019220722A (ja) 2019-10-02 2019-12-26 三菱電機株式会社 半導体素子

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4136361B2 (ja) * 2001-05-31 2008-08-20 富士電機デバイステクノロジー株式会社 Ｍｏｓゲートサイリスタおよびその制御方法
US7732842B2 (en) 2006-12-06 2010-06-08 Fairchild Semiconductor Corporation Structure and method for forming a planar schottky contact
JP5612830B2 (ja) 2009-05-18 2014-10-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
EP2942816B1 (en) * 2013-08-15 2020-10-28 Fuji Electric Co., Ltd. Semiconductor device
US9076838B2 (en) * 2013-09-13 2015-07-07 Infineon Technologies Ag Insulated gate bipolar transistor with mesa sections between cell trench structures and method of manufacturing
JP6668804B2 (ja) * 2016-02-16 2020-03-18 富士電機株式会社 半導体装置
JP6801324B2 (ja) * 2016-09-15 2020-12-16 富士電機株式会社 半導体装置
DE102016117511B4 (de) * 2016-09-16 2021-02-11 Infineon Technologies Austria Ag Halbleiterbauteil und Herstellungsverfahren dafür
JP6835568B2 (ja) * 2016-12-22 2021-02-24 ルネサスエレクトロニクス株式会社 トレンチゲートｉｇｂｔ
DE102018100237B4 (de) * 2018-01-08 2022-07-21 Infineon Technologies Austria Ag Leistungshalbleiterbauelement mit dU/dt Steuerbarkeit und Verfahren zum Herstellen eines Leistungshalbleiterbauelements

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347289A (ja) 2004-05-31 2005-12-15 Mitsubishi Electric Corp 絶縁ゲート型半導体装置
US20150091055A1 (en) 2013-10-01 2015-04-02 Kabushiki Kaisha Toshiba Semiconductor device
JP2015072950A (ja) 2013-10-01 2015-04-16 株式会社東芝 半導体装置
JP2017037965A (ja) 2015-08-10 2017-02-16 株式会社東芝 半導体装置
JP2019029434A (ja) 2017-07-27 2019-02-21 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2019220722A (ja) 2019-10-02 2019-12-26 三菱電機株式会社 半導体素子

Also Published As

Publication number Publication date
TW202416537A (zh) 2024-04-16
US20240120390A1 (en) 2024-04-11
CN117878143A (zh) 2024-04-12
US12593487B2 (en) 2026-03-31
JP2024056259A (ja) 2024-04-23

Similar Documents

Publication Publication Date Title
JP6946219B2 (ja) 半導体装置
JP6407455B2 (ja) 半導体装置
JP4815885B2 (ja) 半導体装置の制御方法
JP7749787B2 (ja) 半導体装置の駆動方法
JPH10178176A (ja) トレンチ・ゲート構造を有するトレンチ・ゲート形絶縁ゲート・バイポーラ・トランジスタ
CN102194862A (zh) 半导体装置
CN112038401A (zh) 一种绝缘栅双极性晶体管结构及其制备方法
JP2001077357A (ja) 半導体装置
CN112820771B (zh) 半导体器件
JP2014112625A (ja) 電力半導体素子およびその製造方法
JP7724761B2 (ja) トレンチゲートタイプｉｇｂｔ
CN110931555B (zh) 半导体装置
KR20150069117A (ko) 전력 반도체 소자
KR20150061972A (ko) 전력 반도체 소자
US10937899B1 (en) Semiconductor device
JPH10270686A (ja) 絶縁ゲート型バイポーラトランジスタ
TWI921626B (zh) 溝槽式閘極型絕緣閘極雙極性電晶體（ｉｇｂｔ）
US20250203895A1 (en) Trench gate type igbt and driving method thereof
US20240356542A1 (en) Trench gate type igbt and method for driving the same
CN114171590B (zh) 半导体元件及半导体装置
KR102437047B1 (ko) 전력 반도체 소자 및 전력 반도체 칩
JP4449345B2 (ja) 半導体装置
KR102100857B1 (ko) 전력 반도체 소자
CN115224103A (zh) 半导体器件
JP4085073B2 (ja) 縦型半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221209

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240520

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20250123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250729

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250805

R150 Certificate of patent or registration of utility model

Ref document number: 7724761

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350