JP7728745B2 - 固体撮像装置及び電子機器 - Google Patents

固体撮像装置及び電子機器

Info

Publication number
JP7728745B2
JP7728745B2 JP2022505102A JP2022505102A JP7728745B2 JP 7728745 B2 JP7728745 B2 JP 7728745B2 JP 2022505102 A JP2022505102 A JP 2022505102A JP 2022505102 A JP2022505102 A JP 2022505102A JP 7728745 B2 JP7728745 B2 JP 7728745B2
Authority
JP
Japan
Prior art keywords
substrate
pixel region
groove
groove portion
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022505102A
Other languages
English (en)
Other versions
JPWO2021177026A1 (ja
Inventor
寿章 岩渕
佳祐 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JPWO2021177026A1 publication Critical patent/JPWO2021177026A1/ja
Application granted granted Critical
Publication of JP7728745B2 publication Critical patent/JP7728745B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8053—Colour filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本技術は、固体撮像装置及び電子機器に関する。
従来、ブレード領域と画素領域との間に、画素領域を取り囲む溝部が形成された固体撮像装置が提案されている（例えば、特許文献１参照）。特許文献１に記載の固体撮像装置では、ウェハの分割時に発生する膜剥がれやクラックを溝部で止めるようになっている。
特開２０１１－１１４２６１号公報
しかし、特許文献１に記載の固体撮像装置では、固体撮像装置への入射光が溝部の内壁面や底面で反射し、反射した入射光が固体撮像装置の受光面側に配置されたＩＲカットフィルタで反射して、画素領域に不要光が入射し、フレアが発生する可能性がある。
本開示は、フレアの発生を抑制可能な固体撮像装置及び電子機器を提供することを目的とする。
本開示の固体撮像装置は、（ａ）複数の光電変換部を形成する基板と、（ｂ）複数の光電変換部を形成する基板と、（ｂ）基板の受光面側に開口するように、複数の光電変換部を有する画素領域と画素領域を取り囲むブレード領域との間に形成され、画素領域を取り囲む溝部と、（ｃ）溝部内に配置され、光を吸収する光吸収材とを備える。
また、本開示の固体撮像装置は、（ａ）複数の光電変換部を形成する基板と、（ｂ）基板の受光面側に開口するように、複数の光電変換部を有する画素領域と当該画素領域を取り囲むブレード領域との間に形成され、画素領域を取り囲む溝部と、（ｃ）溝部内に配置され、基板を形成する材料よりも屈折率が小さい低屈折率材料とを備える。
また、本開示の固体撮像装置は、（ａ）複数の光電変換部を形成する基板と、（ｂ）基板の受光面と反対側の面に積層された配線層と、（ｃ）基板の受光面側に開口するように、複数の光電変換部を有する画素領域と画素領域を取り囲むブレード領域との間に形成され、画素領域を取り囲む溝部とを備え、（ｄ）溝部の深さは、基板を貫通する深さとなっている。
また、本開示の固体撮像装置は、（ａ）複数の光電変換部を形成する基板と、（ｂ）基板の受光面側に開口するように、複数の光電変換部を有する画素領域と画素領域を取り囲むブレード領域との間に形成され、画素領域を取り囲む溝部とを備え、（ｃ）溝部の底面は、凹凸パターンを有している。
また、本開示の固体撮像装置は、（ａ）複数の光電変換部を形成する基板と、（ｂ）基板の受光面側に開口するように、複数の光電変換部を有する画素領域と画素領域を取り囲むブレード領域との間に形成され、画素領域を取り囲む複数の溝部とを備え、（ｃ）複数の溝部それぞれの開口部は、光を反射する光反射材で覆われており、（ｄ）複数の溝部それぞれの開口部を覆う光反射材の表面は、平坦化されている。
また、本開示の電子機器は、（ａ）複数の光電変換部を形成する基板、基板の受光面側に開口するように、複数の光電変換部を有する画素領域と画素領域を取り囲むブレード領域との間に形成され、画素領域を取り囲む溝部、及び溝部内に配置され、光を吸収する光吸収材を備える固体撮像装置と、（ｂ）被写体からの像光を固体撮像装置の撮像面上に結像させる光学レンズと、（ｃ）固体撮像装置から出力される信号に信号処理を行う信号処理回路とを備える。
また、本開示の電子機器は、（ａ）複数の光電変換部を形成する基板、（ｂ）基板の受光面側に開口するように、複数の光電変換部を有する画素領域と当該画素領域を取り囲むブレード領域との間に形成され、画素領域を取り囲む溝部、（ｃ）及び溝部内に配置され、基板を形成する材料よりも屈折率が小さい低屈折率材料とを備える。
また、本開示の電子機器は、（ａ）複数の光電変換部を形成する基板、基板の受光面と反対側の面に積層された配線層、及び基板の受光面側に開口するように、複数の光電変換部を有する画素領域と画素領域を取り囲むブレード領域との間に形成され、画素領域を取り囲む溝部を備え、溝部の深さは、基板を貫通する深さである固体撮像装置と、（ｂ）被写体からの像光を固体撮像装置の撮像面上に結像させる光学レンズと、（ｃ）固体撮像装置から出力される信号に信号処理を行う信号処理回路とを備える。
第１の実施形態に係る固体撮像装置の全体構成を示す図である。 固体撮像装置が形成されたチップの平面構成を示す図である。 固体撮像装置が形成されたチップの平面構成を示す図である。 図２ＡのＡ－Ａ線で破断してチップの断面構成を示す図である。 カメラモジュールの断面構成を示す図である。 図４ＡのＢ領域を拡大してカメラモジュールの断面構成を示す図である。 変形例に係るチップの断面構成を示す図である。 変形例に係るチップの断面構成を示す図である。 溝部の形成工程を示す図である。 溝部の形成工程を示す図である。 溝部の形成工程を示す図である。 溝部の形成工程を示す図である。 溝部の形成工程を示す図である。 溝部の形成工程を示す図である。 溝部の形成工程を示す図である。 溝部の形成工程を示す図である。 溝部の形成工程を示す図である。 変形例に係るチップの断面構成を示す図である。 溝部の形成工程を示す図である。 溝部の形成工程を示す図である。 溝部の形成工程を示す図である。 溝部の形成工程を示す図である。 溝部の形成工程を示す図である。 溝部の形成工程を示す図である。 第２の実施形態に係るチップの断面構成を示す図である。 変形例に係るチップの断面構成を示す図である。 変形例に係るチップの断面構成を示す図である。 変形例に係るチップの断面構成を示す図である。 第３の実施形態に係る固体撮像装置が形成されたチップの平面構成を示す図である。 図１４のＢ－Ｂ線で破断してチップの断面構成を示す図である。 溝部の形成工程を示す図である。 溝部の形成工程を示す図である。 溝部の形成工程を示す図である。 溝部の形成工程を示す図である。 溝部の形成工程を示す図である。 溝部の形成工程を示す図である。 溝部の形成工程を示す図である。 溝部の形成工程を示す図である。 変形例に係るチップの断面構成を示す図である。 第４の実施形態に係るチップの断面構成を示す図である。 第５の実施形態に係る電子機器の概略構成図である。
以下に、本開示の実施形態に係る固体撮像装置及び電子機器の一例を、図１～図１９を参照しながら説明する。本開示の実施形態は、以下の順序で説明する。なお、本開示は以下の例に限定されるものではない。また、本明細書に記載された効果は例示であって限定されるものではなく、また他の効果があってもよい。
１．第１の実施形態：固体撮像装置
１－１ 固体撮像装置の全体の構成
１－２ 要部の構成
１－３ 変形例
２．第２の実施形態：固体撮像装置
２－１ 要部の構成
２－２ 変形例
３．第３の実施形態：固体撮像装置
３－１ 要部の構成
３－２ チップの製造方法
３－３ 変形例
４．第４の実施形態：固体撮像装置
４－１ 要部の構成
５．第５の実施形態：電子機器
〈１．第１の実施形態〉
［１－１ 固体撮像装置の全体の構成］
本開示の第１の実施形態に係る固体撮像装置について説明する。図１は、本開示の第１の実施形態に係る固体撮像装置の全体を示す概略構成図である。
図１の固体撮像装置１は、裏面照射型のＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサである。図１９に示すように、固体撮像装置１（１０１）は、光学レンズ１０２を介して被写体からの像光（入射光１０６）を取り込み、撮像面上に結像された入射光１０６の光量を画素単位で電気信号に変換して画素信号として出力する。
固体撮像装置１は、図１及び図３に示すように、センサ基板２と、センサ基板２に積層されたロジック基板３とを備えている。なお、図１では、説明の都合上、センサ基板２とロジック基板３とを便宜的に同一面上に表している。
センサ基板２は、図１に示すように、基板４と、画素領域５とを備えている。
画素領域５は、基板４上に、２次元アレイ状に規則的に配列された複数の画素６を有している。画素６は、図３に示した光電変換部２５と、複数の画素トランジスタ（不図示）とを有している。複数の画素トランジスタとしては、例えば、転送トランジスタ、リセットトランジスタ、選択トランジスタ、アンプトランジスタの４つのトランジスタを採用できる。また、例えば選択トランジスタを除いた３つのトランジスタを採用してもよい。
ロジック基板３は、垂直駆動回路７と、カラム信号処理回路８と、水平駆動回路９と、出力回路１０と、制御回路１１とを備えている。
垂直駆動回路７は、例えば、シフトレジスタによって構成され、所望の画素駆動配線１２を選択し、選択した画素駆動配線１２に画素６を駆動するためのパルスを供給し、各画素６を行単位で駆動する。即ち、垂直駆動回路７は、画素領域５の各画素６を行単位で順次垂直方向に選択走査し、各画素６の光電変換部２５において受光量に応じて生成した信号電荷に基づく画素信号を、垂直信号線１３を通してカラム信号処理回路８に供給する。
カラム信号処理回路８は、例えば、画素６の列毎に配置されており、１行分の画素６から出力される信号に対して画素列毎にノイズ除去等の信号処理を行う。例えばカラム信号処理回路８は画素固有の固定パターンノイズを除去するためのＣＤＳ(Correlated Double Sampling：相関２重サンプリング)及びＡＤ(Analog Digital)変換等の信号処理を行う。
水平駆動回路９は、例えば、シフトレジスタによって構成され、水平走査パルスをカラム信号処理回路８に順次出して、カラム信号処理回路８の各々を順番に選択し、カラム信号処理回路８の各々から、信号処理が行われた画素信号を水平信号線１４に出力させる。
出力回路１０は、カラム信号処理回路８の各々から水平信号線１４を通して、順次に供給される画素信号に対し信号処理を行って出力する。信号処理としては、例えばバファリング、黒レベル調整、列ばらつき補正、各種デジタル信号処理等を用いることができる。
制御回路１１は、垂直同期信号、水平同期信号、及びマスタクロック信号に基づいて、垂直駆動回路７、カラム信号処理回路８、及び水平駆動回路９等の動作の基準となるクロック信号や制御信号を生成する。そして、制御回路１１は、生成したクロック信号や制御信号を、垂直駆動回路７、カラム信号処理回路８、及び水平駆動回路９等に出力する。
なお、第１の実施形態では、センサ基板２が、基板４及び画素領域５のみを備える構成を示したが、これらに加えて、垂直駆動回路７や水平駆動回路９等、ロジック基板３の構成要素の一部を備える構成としてもよい。
［１－２ 要部の構成］
次に、図１の固体撮像装置１が形成されているチップ１５の詳細構造について説明する。図２Ａは、固体撮像装置１が形成されているチップ１５における、画素領域５及びその周囲の領域（以下、「スクライブ領域１６」とも呼ぶ）の平面構成を示す図である。また、図２Ｂは、チップ１５が形成されているウェハ４９における、スクライブ領域１６の平面構成を示す図である。また、図３は、図２ＡのＡ－Ａ線で破断してチップ１５の断面構成を示す図である。
図３に示すように、固体撮像装置１（センサ基板２、ロジック基板３）が形成されているチップ１５は、基板４、絶縁膜１７、遮光膜１８及び平坦化膜１９がこの順に積層されてなる受光層２０を備えている。また、受光層２０の平坦化膜１９側の面（以下、「裏面Ｓ１側」とも呼ぶ）には、カラーフィルタ層２１及びオンチップレンズ２２がこの順に積層されてなる集光層２３が形成されている。さらに、受光層２０の基板４側の面（以下「表面Ｓ２側」とも呼ぶ）には、配線層２４が積層されている。なお、受光層２０の裏面Ｓ１と平坦化膜１９の裏面とは同一の面であるため、以下の記載では、平坦化膜１９の裏面についても「裏面Ｓ１」と表す。また、受光層２０の表面Ｓ２と基板４の表面とは同一の面であるため、以下の記載では基板４の表面についても「表面Ｓ２」と表す。
基板４は、例えば、シリコン（Si）からなる半導体基板によって構成され、画素領域５及びスクライブ領域１６を形成している。画素領域５には、光電変換部２５を含む複数の画素６が二次元アレイ状に配置されている。光電変換部２５のそれぞれは、基板４に埋設されてフォトダイオードを構成し、入射光の光量に応じた信号電荷を生成し、生成した信号電荷を蓄積する。また基板４には、画素領域５の少なくとも１辺に沿うように、複数のＩ／Ｏパッド５０が配置されている。図２Ａでは、Ｉ／Ｏパッド５０が画素領域５の互いに平行な２辺（図２Ａの上側の辺、下側の辺）に沿って配置された場合を例示している。
また、各光電変換部２５は、画素分離部２６によって物理的に分離されている。画素分離部２６は、各光電変換部２５を取り囲むように、格子状に形成されている。画素分離部２６は、基板４の絶縁膜１７側の面（以下、「裏面Ｓ３」とも呼ぶ）側から深さ方向に形成された有底のトレンチ部２７（溝部）を有している。即ち、基板４の裏面Ｓ３側の、隣接する光電変換部２５の間には、トレンチ部２７が形成されている。トレンチ部２７は、内側面及び底面が画素分離部２６の外形を形成するように、画素分離部２６と同様の格子状に形成されている。図３では、トレンチ部２７が基板４を貫通し、配線層２４の基板４と対向する面Ｓ４がトレンチ部２７の底面を形成する場合を例示している。また、トレンチ部２７の内部には、基板４の裏面Ｓ３側を覆う絶縁膜１７が埋め込まれている。
絶縁膜１７は、基板４の裏面Ｓ３側全体（受光面側全体）、及びトレンチ部２７の内部を連続的に被覆している。絶縁膜１７の材料としては、例えば、絶縁物を用いることができる。例えば、シリコン酸化物（SiO2）、シリコン窒化物（SiN）を採用できる。また、遮光膜１８は、隣接する画素６へ光が漏れ込まないように、絶縁膜１７の裏面Ｓ５側の一部に、複数の光電変換部２５のそれぞれの受光面側を開口する格子状に形成されている。また、平坦化膜１９は、受光層２０の裏面Ｓ１が凹凸がない平坦面となるように、遮光膜１８を含む絶縁膜１７の裏面Ｓ５側全体（受光面側全体）を連続的に被覆している。
カラーフィルタ層２１は、平坦化膜１９の裏面Ｓ１側（受光面側）に、Ｒ（赤色）、Ｇ（緑色）、Ｂ（青色）等の複数のカラーフィルタを画素６毎に有している。各カラーフィルタの色は、例えば、ベイヤー配列に従って並べられている。カラーフィルタ層２１は、特定の波長の光を透過させ、透過させた光を基板４内の光電変換部２５に入射させる。
オンチップレンズ２２は、カラーフィルタ層２１の裏面Ｓ６側（受光面側）に、各画素６に対応して形成されている。オンチップレンズ２２は、照射光を集光し、集光した光を、カラーフィルタ層２１を介して、基板４内の光電変換部２５に効率よく入射させる。
配線層２４は、基板４の表面Ｓ２側に形成され、層間絶縁膜２８及び配線２９を含んで構成されている。配線２９は多層に配されており、各配線２９の間に層間絶縁膜２８が存在する。これにより、配線２９のそれぞれが絶縁されている。層間絶縁膜２８の材料としては、例えば、シリコン酸化物を採用できる。層間絶縁膜２８の形成方法としては、例えば、ＴＥＯＳ(Tetraehoxysilane)を原料ガスとするプラズマＣＶＤ(chemical vapor deposition)を採用できる。配線２９としては、例えば、銅(Cu)配線を採用できる。
ロジック基板３は、センサ基板２（配線層２４）に接合された第１の多層配線層３０と、第１の多層配線層３０のセンサ基板２（配線層２４）が接合された面（受光面側の面）と反対側の面に積層された第２の多層配線層３１とを備えている。
第１の多層配線層３０は、層間絶縁膜３２及び配線３３を含んで構成されている。配線３３は多層に配されており、各配線３３の間に層間絶縁膜３２が存在する。これにより、配線３３のそれぞれが絶縁されている。層間絶縁膜３２の材料としては、例えば、シリコン酸化物を採用できる。層間絶縁膜３２の形成方法としては、例えば、ＴＥＯＳを原料ガスとするプラズマＣＶＤを採用できる。ＴＥＯＳを原料ガスとするプラズマＣＶＤを用いることにより、層間絶縁膜３２の密度及び強度を高めることができ、水の侵入等を防止できる。配線３３としては、例えば、銅(Cu)配線、アルミ(Al)配線を採用できる。
第２の多層配線層３１は、層間絶縁膜３４及び配線３５を含んで構成されている。配線３５は多層に配されており、各配線３５の間に層間絶縁膜３４が存在する。これにより、配線３５のそれぞれが絶縁されている。層間絶縁膜３４の材料としては、例えば、第１の多層配線層３０の層間絶縁膜３２よりも誘電率が低い材料を用いることができる。例えば、炭素添加シリコン酸化物(SiOC)、窒素添加シリコン酸化物(SiON)等の低誘電率材料（Ｌｏｗ－ｋ材料）を採用できる。層間絶縁膜３４の材料としてＬｏｗ－ｋ材料を用いることにより配線間容量を低減できる。層間絶縁膜３４の形成方法としては、例えば、プラズマＣＶＤ、塗布形成を採用できる。配線３５としては、例えば銅配線を採用できる。
以上の構成を有するセンサ基板２が形成されているチップ１５では、基板４の裏面側（受光層２０の裏面Ｓ１側）から光が照射され、照射された光がオンチップレンズ２２及びカラーフィルタ層２１を透過し、透過した光が光電変換部２５で光電変換されることで信号電荷が生成される。そして、生成された信号電荷が、基板４の表面Ｓ２側に形成された画素トランジスタを介して図１に示した垂直信号線１３で画素信号として出力される。
スクライブ領域１６の外周側には、図２Ａ、図３に示すように、画素領域５を取り囲むように形成された、ブレード領域３６（以下、「分割後のブレード領域３６」とも呼ぶ）が構成されている。分割後のブレード領域３６は、図２Ｂに示すように、ウェハ４９に形成された各チップ１５間に、基板４の裏面Ｓ３側から深さ方向に形成された溝状のブレード領域３６Ａ（以下、「分割前のブレード領域３６Ａ」とも呼ぶ）の底面がブレードでダイシング（分割）されてなる領域である。なお、分割前のブレード領域３６Ａの幅は、ブレードの幅よりも大きくする。これにより、チップ１５のダイシング時に、ブレードが基板４に接触することを防止でき、基板４の剥がれやクラックの発生を防止できる。分割後のブレード領域３６の底面Ｓ７は、配線層２４内部に形成されている。図３では、基板４側の配線３３が分割後のブレード領域３６の底面Ｓ７を形成する場合を例示している。
また、スクライブ領域１６の内周側、つまり、分割後のブレード領域３６と画素領域５との間には、図２Ａ、図３に示すように、画素領域５及びＩ／Ｏパッド５０を取り囲むように、基板４の裏面Ｓ３側（受光面側）に開口された有底の溝部３７（スリット）を有している。溝部３７の底面３８は、センサ基板２の配線層２４と基板４との界面に形成されている。即ち、溝部３７が基板４を貫通して、配線層２４の基板４と対向する面Ｓ４（以下、「裏面Ｓ４」とも呼ぶ）が溝部３７の底面３８を形成する構成となっている。
上述したように、第１の実施形態に係る固体撮像装置１では、分割前のブレード領域３６の幅を広げることにより、基板４の剥がれやクラックが発生し難い構造にしているが、このような構造にしても、ブレードが基板４に接触し、基板４に剥がれ等が発生する可能性がある。これに対し、分割後のブレード領域３６と画素領域５との間に溝部３７を設けることにより、剥がれ等が発生しても、剥がれ等の画素領域５内への進行を防止できる。
溝部３７の内部には、図３に示すように、光を吸収する光吸収材３９が配置されている。光吸収材３９は、溝部３７内の開口部まで埋め込まれ、溝部３７内を満たしている。光吸収材３９としては、例えば、顔料を含む樹脂を採用できる。また、顔料としては、例えば、カーボンブラック、チタンブラック及び顔料ブラックの少なくとも何れかを採用できる。また、樹脂としては、例えば、カルボキシル基を含有する樹脂にグリシジル基を含有する不飽和化合物を反応させた樹脂、水酸基を含有する（メタ）アクリル酸エステル系化合物を重合させた樹脂、（メタ）アクリル酸－２－イソシアネートエチルを採用できる。
上述したように、固体撮像装置１では、溝部３７を設けることにより、剥がれやクラックが画素領域５内に進行し難い構造にしているが、このような構造にすると、図４Ａに示すように、カメラモジュール４０を構成した場合に、フレアが発生する可能性がある。即ち、固体撮像装置１上にＩＲカットフィルタ４１を配置し、その上に撮像レンズ４２ａ、４２ｂ、４２ｃ、４２ｄ、４２ｅを配置したカメラモジュール４０を構成した場合、撮像レンズ４２ａ～４２ｅ及びＩＲカットフィルタ４１を介して溝部３７に入射光４３が入射すると、図４Ｂに点線で示すように、入射光４３が溝部３７の内壁面４４、４５や底面３８で反射して画素領域５側に進み、入射光４３がＩＲカットフィルタ４１や撮像レンズ４２ａ～４２ｅ等で反射し、反射した入射光４３が画素領域５側に戻って画素領域５に入射し、フレアが発生する可能性がある。このようなフレアは、特に、溝部３７の各辺のうちの、画素領域５との間にＩ／Ｏパッド５０が存在しない辺（図２Ａでは、左側の辺と右側の辺）において、その辺が画素領域５と溝部３７との距離が近い場合に発生しやすい。
これに対し、第１の実施形態に係る固体撮像装置１では、光吸収材３９を溝部３７内に配置することにより、溝部３７に入射光４３が入射しても、図４Ｂに実線で示すように、光吸収材３９が入射光４３を吸収するため、溝部３７の内壁面４４、４５や底面３８による入射光４３の反射を抑制でき、反射した入射光４３が画素領域５側に戻ることを防止でき、反射した入射光４３の画素領域５への入射を防止でき、フレアの発生を抑制できる。
また、溝部３７内に光吸収材３９を埋め込むことにより、光吸収材３９でクラックのエネルギーを吸収でき、クラックの画素領域５内への進行を止める効果を期待できる。
以上説明したように、第１の実施形態に係る固体撮像装置１では、ブレード領域３６と画素領域５との間の溝部３７内に、光を吸収する光吸収材３９を配置するようにした。それゆえ、例えば、溝部３７内に入射光４３が入射した場合に、入射した入射光４３を光吸収材３９で吸収でき、溝部３７の内壁面４４、４５や底面３８による入射光４３の反射を抑制することができ、フレアの発生を抑制可能な固体撮像装置１を提供できる。
［１－３ 変形例］
（１）なお、第１の実施形態では、溝部３７内を光吸収材３９で満たす例を示したが、他の構成を採用することもできる。例えば、図５に示すように、光吸収材３９を、溝部３７の光電変換部２５側を向いている内壁面４４、反対側の内壁面４５、及び溝部３７の底面３８の少なくとも何れかを覆う構成としてもよい。これら内壁面４４、４５、及び底面３８の少なくとも何れかを覆う構成とすることにより、例えば、溝部３７内を光吸収材３９で満たす構成に比べ、光吸収材３９の使用量を低減でき、コストを低減できる。図５では、光吸収材３９が、溝部３７の内壁面４４、４５、及び底面３８のすべてを連続的に覆っており、溝部３７内の空間を全て充填しない膜厚を有している構成を例示している。
（２）また、第１の実施形態では、溝部３７内に配置する物質として光吸収材３９（光吸収材料）を用いる例を示したが、他の構成を採用することもできる。例えば、図６に示すように、光吸収材３９に代えて、基板４を形成する材料（Si：反射率３．８）よりも屈折率の低い低屈折率材料５１を採用してもよい。図６では、低屈折率材料５１が溝部３７の開口部まで埋め込まれている場合を例示している。低屈折率材料５１としては、例えば、シリコン酸化物（SiO2：屈折率１．５）、シリコン窒化物（SiN：屈折率１．９）が挙げられる。ここで、屈折率の異なる２つの媒質が隣接している場合、屈折率の差が小さいほど、２つの媒質の界面における光の透過率が大きくなり、界面における光の反射率が小さくなる。それゆえ、空気（Air：屈折率１．０）と低屈折率材料５１との界面における光の反射率は、空気と基板４（Si：反射率３．８）との界面における光の反射率よりも小さくなる。そのため、低屈折率材料５１を溝部３７の開口部まで埋め込むことにより、例えば、溝部３７に低屈折率材料５１が埋め込まれず、溝部３７内に内壁面４４、４５（基板４）が露出している場合に比べ、溝部３７に入射する入射光４３の反射を抑制でき、反射された入射光４３が画素領域５側に戻ることを抑制でき、フレアの発生を抑制できる。
また、低屈折率材料５１内には、溝部３７の内壁面４４、４５側、底面３８側及び開口端側が低屈折率材料５１で囲まれ、溝部３７に沿って伸びている筒状の空間（空隙５２）が形成されている。空隙５２の幅としては、例えば、溝部３７の幅の２０％程度を採用できる。低屈折率材料５１が空隙５２を有することにより、低屈折率材料５１に応力集中が発生しやすくなり、低屈折率材料５１が破損しやすくなる。それゆえ、例えば、ダイシング時に、基板４の剥がれやクラックがブレード領域３６で発生して画素領域５側に進行しても空隙５２で止まるため、剥がれやクラックの画素領域５内への進行を防止できる。溝部３７の深さと幅との比率（深さ/幅：アスペクト比）は３以上が好ましく、５以上がより好ましい。深さ/幅が３より小さい場合には空隙５２の形成が困難となる。例えば、溝部３７の深さを３．５μｍとした場合、溝部３７の幅は１．１μｍ以下とする。
次に、チップ１５の製造方法について説明する。図７Ａ、図７Ｂ、図７Ｃ、図７Ｄ、図７Ｅ、図７Ｆ、図７Ｇ、図７Ｈ、図７Ｉは、溝部３７の形成工程を示す図である。
まず、一般的な裏面照射型のＣＭＯＳイメージセンサの製造手順に従って、図７Ａに示すように、画素分離部２６の形成工程の直前までの工程を終えた基板４を用意する。続いて、基板４の裏面Ｓ３にレジスト膜５３を形成し、フォトリソグラフィ法により、図７Ｂに示すように、形成したレジスト膜５３にパターン形成を行う。パターン形成では、レジスト膜５３に対して、溝部３７及びトレンチ部２７（図６参照）が形成される位置と重なる位置に開口部を形成する。続いて、開口部を形成したレジスト膜５３をエッチングマスクとして、基板４に対して、基板４の裏面Ｓ３側からドライエッチングを行う。ドライエッチングにより、図７Ｃに示すように、基板４に対して、エッチングマスクの開口部の形状と同一の断面形状を有する溝部３７及びトレンチ部２７（図６参照）を形成する。
続いて、図７Ｃに示すように、基板４の裏面Ｓ３からエッチングマスク（レジスト膜５３）を除去した後、ＡＬＤ(Atomic Layer Deposition)法又はＣＶＤ（Chemical Vapor Deposition）法を用いて、図７Ｄに示すように、溝部３７の内壁面４４、４５及び底面３８並びに基板４の裏面Ｓ３が連続的に被覆されるように固定電荷膜５４を成膜させる。固定電荷膜５４は、酸素のダイポールによる負の固定電荷を有し、光電変換部２５のピニングを強化する役割を果たす。固定電荷膜５４は、例えば、ハフニウム(Hf)、アルミニウム(Al)、ジルコニウム(Zr)、タリウム(Tl)及びチタン(Ti)のうちの少なくとも１つを含む酸化物又は窒化物により構成することができる。また、ランタン(La)、セリウム(Ce)、ネオジウム(Nd)、プロメチウム(Pm)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、ツリウム(Tm)、イッテルビウム(Yb)、ルテチウム(Lu)及びイットリウム(Y)のうちの少なくとも１つを含む酸化物又は窒化物により構成することもできる。また、固定電荷膜５４は、酸窒化ハフニウム又は酸窒化アルミニウムにより構成することもできる。また、固定電荷膜５４には、絶縁性が損なわれない量のシリコンや窒素を添加することもできる。これにより、耐熱性等を向上させることができる。固定電荷膜５４は、波長と屈折率を考慮して膜厚を制御し、屈折率の高い基板４に対する反射防止膜の役割を兼ね備える。
続いて、ＨＤＰ－ＣＶＤ(High-Density Plasma Chemical Vapor Deposition)法を用いて、図７Ｅに示すように、固定電荷膜５４の裏面Ｓ８側全体を被覆するとともに、溝部３７内を満たすように低屈折率材料５１を成膜させる。また、低屈折率材料５１には、絶縁膜１７としてトレンチ部２７（図６参照）内を埋めさせる。ＨＤＰ－ＣＶＤ法は、基板４側に電力（バイアスパワー）をかけてイオンを引き込み、スパッタを同時に行うことで、高埋め込み性を実現する成膜方法である。低屈折率材料５１の成膜工程では、溝部３７の内部が低屈折率材料５１で全て埋め込まれる前に、溝部３７の開口端側が閉塞されるような成膜条件とする。具体的には、まずバイアスパワーをかけた状態で成膜を行って溝部３７の内壁面４４、４５及び底面３８のデポジション量を増大させる。続いて、バイアスパワーをかけない状態で成膜を行って低屈折率材料５１で溝部３７の開口部側を閉塞させる。
続いて、図７Ｆに示すように、溝部３７内の低屈折率材料５１のみが残るように、固定電荷膜５４の裏面Ｓ８から低屈折率材料５１を除去する。固定電荷膜５４の裏面Ｓ８から低屈折率材料５１を除去することで、内部に空隙５２を有する低屈折率材料５１を溝部３７に配置できる。空隙５２の内部空間は溝部３７に沿って延伸する額縁状に形成される。
続いて、図７Ｇに示すように、固定電荷膜５４の裏面Ｓ８にＳＴＳＲ膜５５（例えば、アクリルスチレン系樹脂膜）及びＬＴＯ(Low Temperature Oxide)膜５６をこの順に成膜させる。続いて、ＬＴＯ膜５６の裏面Ｓ９にレジスト膜５７を形成し、フォトリソグラフィ法により、図７Ｈに示すように、形成したレジスト膜５７にパターン形成を行う。パターン形成では、レジスト膜５７に対して、スクライブ領域１６が形成される位置に開口部を形成する。続いて、開口部を形成したレジスト膜５７をエッチングマスクとして、基板４に対して、ＬＴＯ膜５６の裏面Ｓ９側からドライエッチングを行う。ドライエッチングにより、図７Ｉに示すように、ＬＴＯ膜５６、ＳＴＳＲ膜５５及び基板４に対して、エッチングマスクの開口部の形状と同一の断面形状を有するスクライブ領域１６を形成する。
続いて、図７Ｉに示すように、ＬＴＯ膜５６の裏面Ｓ９からエッチングマスク（レジスト膜５７）を除去した後、一般的な裏面照射型のＣＭＯＳイメージセンサの製造手順に従って、ブレード領域３６の形成工程の直前までの工程を終える。続いて、基板４の裏面Ｓ３側から、画素領域５を取り囲むブレード領域３６を形成し、ブレード領域３６をブレードでダイシング（分割）することにより、複数のチップ１５が形成される（図６参照）。
（３）また、低屈折率材料５１を採用する場合には、例えば図８に示すように、低屈折率材料５１が、溝部３７の内面（内壁面４４、４５、底面３８）を連続的に覆っており、溝部３７内の空間を全て充填しない膜厚を有する構成としてもよい。低屈折率材料５１で溝部３７の内面を覆うことにより、例えば、溝部３７の内面が低屈折率材料５１で覆われず、溝部３７内に内壁面４４、４５（基板４を構成するシリコン（Si：反射率３．８））が露出している場合に比べ、溝部３７に入射する入射光４３の反射を抑制でき、反射された入射光４３が画素領域５側に戻ることを抑制でき、フレアの発生を抑制できる。また、溝部３７内の空間を全て充填しない膜厚を有することにより、例えば、ダイシング時に、基板４の剥がれやクラックがブレード領域３６で発生して画素領域５側に進行しても、溝部３７内の空間で止まるため、剥がれやクラックの画素領域５内への進行を防止できる。
また、低屈折率材料５１として、例えば、シリコン酸化物やシリコン窒化物を採用する場合には、低屈折率材料５１の膜厚は８０ｎｍ程度が好ましい。即ち、７５ｎｍ以上８５ｎｍ以下が好ましく、７８ｎｍ以上８２ｎｍ以下がより好ましい。空気とシリコン酸化物膜との間の反射率や、空気とシリコン窒化物膜との間の反射率のシミュレーションを行った結果、シリコン酸化物膜やシリコン窒化物膜の膜厚が８０ｎｍ程度のときに、空気と低屈折率材料５１との界面の反射率Ｒが最小となった。シミュレーションは、数式Ｒ＝｛（ｎs－ｎ2）/（ｎs＋ｎ2）｝2）と、低屈折率材料５１の膜種と、膜厚とを用いたシミュレーションツールを用いて行った。この数式において、ｎsは空気の屈折率であり、ｎは低屈折率材料５１の屈折率である。また、例えば、膜厚を８０ｎｍ程度とし、溝部３７の深さを３．５μｍ程度とする場合、溝部３７の幅は１．８μｍ～８．８μｍ程度とする。
次に、チップ１５の製造方法について説明する。図９Ａ、図９Ｂ、図９Ｃ、図９Ｄ、図９Ｅ、図９Ｆは、溝部３７の形成工程を示す図である。
まず、図７Ａ～図７Ｄと同様の手順により、溝部３７の内壁面４４、４５及び底面３８並びに基板４の裏面Ｓ３が連続的に被覆されるように固定電荷膜５４を成膜させる。続いて、ＨＤＰ－ＣＶＤ法を用いて、図９Ａに示すように、固定電荷膜５４の裏面Ｓ８側全体を被覆するとともに、溝部３７（図８参照）内を満たすように低屈折率材料５１を成膜させる。低屈折率材料５１の成膜工程では、溝部３７の開口端側が閉塞される前に、溝部３７の内部が低屈折率材料５１で全て充填される成膜条件とする。これにより、溝部３７は、低屈折率材料５１で空隙を残さずに閉塞される。また、図７Ａ～図７Ｆの手順と同様に、低屈折率材料５１には、絶縁膜１７としてトレンチ部２７（図８参照）内を埋め込ませる。
続いて、図９Ｂに示すように、溝部３７内の低屈折率材料５１のみが残るように、固定電荷膜５４の裏面Ｓ８から低屈折率材料５１を除去する。続いて、図９Ｃに示すように、固定電荷膜５４の裏面Ｓ８にＳＴＳＲ膜５５及びＬＴＯ膜５６をこの順に成膜させる。続いて、ＬＴＯ膜５６の裏面Ｓ９にレジスト膜５７を形成し、フォトリソグラフィ法により、図９Ｄに示すように、形成したレジスト膜５７にパターン形成を行う。パターン形成では、レジスト膜５７に対して、スクライブ領域１６内の凹部が形成される位置に開口部を形成する。続いて、開口部を形成したレジスト膜５７をエッチングマスクとして、基板４に対して、ＬＴＯ膜５６の裏面Ｓ９側からドライエッチングを行う。ドライエッチングにより、図９Ｅに示すように、ＬＴＯ膜５６、ＳＴＳＲ膜５５及び基板４に対してエッチングマスクの開口部の形状と同一の断面形状を有するスクライブ領域１６内の凹部を形成する。
続いて、図９Ｅに示すように、ＬＴＯ膜５６の裏面Ｓ９からエッチングマスク（レジスト膜５７）を除去した後、ＬＴＯ膜５６の裏面Ｓ９及び基板４の裏面Ｓ３（溝部３７内の低屈折率材料５１を含む）にレジスト膜５９を形成し、フォトリソグラフィ法により、図９Ｆに示すように、形成したレジスト膜５９にパターン形成を行う。パターン形成では、レジスト膜５９に対して、溝部３７内の低屈折率材料５１の幅方向の中央部と重なる位置に開口部を形成する。続いて、開口部を形成したレジスト膜５９をエッチングマスクとして、溝部３７内の低屈折率材料５１に対して、基板４の裏面Ｓ３側からドライエッチングを行う。ドライエッチングにより、溝部３７内の低屈折率材料５１に対して、エッチングマスクの開口部の形状と同一の断面形状を有する開口部を形成する。低屈折率材料５１に開口部を形成することで、溝部３７の内面を連続的に覆っており、溝部３７内の空間を全て充填しない膜厚（例えば、８０ｎｍ）を有する低屈折率材料５１を形成できる。
続いて、一般的な裏面照射型のＣＭＯＳイメージセンサの製造手順に従って、ブレード領域３６の形成工程の直前までの工程を終える。続いて、基板４の裏面Ｓ３側から、画素領域５を取り囲むようにブレード領域３６を形成し、ブレード領域３６をブレードでダイシング（分割）することにより、複数のチップ１５が形成される（図８参照）。
〈２．第２の実施形態：固体撮像装置〉
［２－１ 要部の構成］
次に、本開示の第２の実施形態に係る固体撮像装置について説明する。第２の実施形態に係る固体撮像装置の全体構成は、図１と同様であるから図示を省略する。図１０は、第２の実施形態に係る固体撮像装置１の要部の断面構成図である。図１０において、図３に対応する部分には、同一符号を付し重複説明を省略する。
第２の実施形態に係る固体撮像装置１は、溝部３７の深さが、第１の実施形態と異なっている。第２の実施形態では、図１０に示すように、溝部３７の深さが、基板４を貫通する深さとなっている。具体的には、溝部３７の深さが、センサ基板２を貫通する深さであり、溝部３７の底面３８が、ロジック基板３内に位置している。図１０では、溝部３７の底面３８が、ロジック基板３の第１の多層配線層３０内に位置している場合を例示している。
ここで、一般に、第２の多層配線層３１の各層、つまり、Ｌｏｗ－ｋ材料を用いてなる各層は、薄いため、配線３５の密度が低いと、平坦性が悪化する傾向がある。それゆえ、各層の平坦性を確保するために、第２の多層配線層３１の各層には、銅(Cu)のドットのダミーパターン４８が配置される。そのため、銅(Cu)のドットのダミーパターン４８により、第２の多層配線層３１は、溝部３７の形成のためのエッチングが困難となっている。これに対し、第１の多層配線層３０の各層、つまり、ＴＥＯＳを原料ガスとするシリコン酸化物を用いてなる各層は、第２の多層配線層３１よりも厚く、銅(Cu)のダミーパターンが少なくて済むため、溝部３７の形成のためのエッチングが可能となっている。そのため、第２の実施形態では、溝部３７がセンサ基板２（基板４、配線層２４）を貫通し、溝部３７の底面３８が第１の多層配線層３０（第２の多層配線層３１の上層）内に位置する構成とした。このような構成とすることにより、溝部３７を容易に形成することができる。
また、溝部３７内は、光吸収材３９が省略され、空状態となっている。
以上説明したように、第２の実施形態に係る固体撮像装置１では、ブレード領域３６と画素領域５との間の溝部３７の深さを、センサ基板２を貫通する深さとする構成とした。それゆえ、溝部３７内に入射した入射光４３を溝部３７の内壁面４４、４５間で繰返し反射でき、入射光４３の反射回数を増加できる。ここで、配線層２４の層間絶縁膜２８(シリコン酸化物)の反射率は、約１％以下である。そのため、配線層２４内の内壁面４４、４５で反射した入射光４３は、１回の反射で大きく減衰し、センサ基板２の受光面側に戻ってきたときには十分に弱くなる。また、内壁面４４、４５内に入った９９％の入射光４３は、配線層２４内の金属のパターン（配線２９）で散乱し、センサ基板２の受光面側にはほとんど戻ってこない。これにより、画素領域５側に戻る入射光４３の光量を減らすことができ、フレアの発生を抑制可能な固体撮像装置１を提供することができる。
［２－２ 変形例］
（１）なお、第２の実施形態では、溝部３７の深さを、センサ基板２を貫通する深さとする例を示したが、他の構成を採用することもできる。例えば図１１に示すように、溝部３７の深さを、センサ基板２の基板４を貫通するが、センサ基板２の配線層２４までは貫通しない深さとし、溝部３７の底面３８が配線層２４内に位置している構成としてもよい。
（２）また、第２の実施形態では、溝部３７内を空状態とする例を示したが、例えば、図１２及び図１３に示すように、第１の実施形態に係る固体撮像装置１と同様に、溝部３７内に光吸収材３９を配置した構成としてもよい。図１２では、光吸収材３９が、溝部３７内の開口部まで埋められ、溝部３７内の空間を満たしている構成を例示している。また、図１３では、光吸収材３９が、溝部３７の光電変換部２５側を向いている内壁面４４、反対側の内壁面４５及び溝部３７の底面３８の少なくとも何れかを覆っている構成の一例を例示している。また、第１の実施形態の変形例と同様に、図１２及び図１３の光吸収材３９に代えて、図６及び図８に示した低屈折率材料５１を用いる構成としてもよい。
〈３．第３の実施形態：固体撮像装置〉
［３－１ 要部の構成］
次に、本開示の第３の実施形態に係る固体撮像装置について説明する。第３の実施形態に係る固体撮像装置の全体構成は、図１と同様であるから図示を省略する。図１４は、第３の実施形態に係る固体撮像装置１が形成されているチップ１５における、画素領域５及びその周辺の領域（スクライブ領域１６）の平面構成を示す図である。また、図１５は、図１４のＢ－Ｂ線で破断してチップ１５の断面構成を示す図である。図１４、図１５において、図２Ａ、図３に対応する部分には同一符号を付し重複説明を省略する。
第３の実施形態に係る固体撮像装置１は、溝部３７の底面３８の形状が、第１の実施形態と異なっている。第３の実施形態では、図１４及び図１５に示すように、溝部３７の底面３８に、凹凸パターン４６が形成されている。図１４では、凹凸パターン４６が、溝部３７を構成する４辺のうちの、画素領域５との間にＩ／Ｏパッド５０が存在しない辺（図１４では、左側の辺と右側の辺）の底面３８にのみ形成された場合を例示している。また、凹凸パターン４６としては、例えば、複数の凸部が配列されたパターン、複数の凹部が配列されたパターン、凸部と凹部とが混在したパターンを採用できる。特に、製造コスト低減の観点からは、画素領域５表面の凹凸を均一にするために、画素領域５の受光面側に設けられる凹部パターンと同一のパターンが好ましい。図１４及び図１５では、凹凸パターン４６として、複数の凹部６０が配列されたパターンを用いた場合を例示している。
複数の凹部６０が配列されたパターンを採用する場合、凹部６０としては、例えば、深さ方向に進むにつれて開口面積が小さくなるように、内壁面が傾斜している逆錐台状の凹部を採用できる。逆錐台状の凹部としては、例えば、逆ｎ角錐台状（ｎは３以上の整数）の凹部、逆円錐台状の凹部が挙げられる。図１４及び図１５では、逆四角錐台状の凹部６０を用いた場合を例示している。例えば、溝部３７の深さを３．５μｍ程度とし、溝部３７の幅を２．５μｍ程度（ｉ線リソグラフィーによる製造許容範囲の点から定まる数値）とした場合、凹部６０の開口部の一辺は１μｍ程度とし、凹部６０の底部の一辺は５００ｎｍ程度とし、凹部６０の深さを１．９μｍ程度とする。また、凹部６０の底面に対する凹部６０の内壁面の傾斜角αは、入射光４３の散乱の点から、７０°～８０°とする。
また、凹部６０の配列パターンとしては、例えば、図１４に示すように、凹部６０が２次元アレイ状に規則正しく配列されたパターンを採用できる。図１４では、凹部６０の配列パターンの列数が２である場合を例示している。凹凸パターン４６の凹部６０として、逆錐台状の凹部を用いることにより、溝部３７内に入射する入射光４３をより強く散乱でき、反射された入射光４３が画素領域５側に戻ることを抑制でき、フレアの発生を抑制できる。また、溝部３７内に光吸収材３９等を埋め込まないため、例えば、ダイシング時に、基板４の剥がれやクラックが発生しても、剥がれ等の画素領域５内への進行を防止できる。また、互いに隣接する凹部６０間には、凹みのない平坦領域６１が形成されている。平坦領域６１の幅（つまり、凹部６０間の間隔）は、例えば、５００ｎｍ程度とする。
また、溝部３７の底面３８は、第１の実施形態と同様に、配線層２４の基板４と対向する面Ｓ４で形成されている。即ち、溝部３７の底面３８及び底面３８の凹凸パターン４６は、配線層２４の層間絶縁膜２８（例えば、シリコン酸化物(SiO2)）で形成されている。また、凹凸パターン４６の最深部（凹部６０の底部）は、配線層２４内に位置している。
［３－２ チップの製造方法］
次に、チップ１５の製造方法について説明する。図１６Ａ、図１６Ｂ、図１６Ｃ、図１６Ｄ、図１６Ｅ、図１６Ｆ、図１６Ｈは、溝部３７の形成工程を示す図である。図１６Ｇは、図１６Ｆのレジスト膜６５に形成した開口部６６の平面構成を示す図である。
まず、一般的な裏面照射型のＣＭＯＳイメージセンサ（固体撮像装置１）の製造手順に従って、図１６Ａに示すように、ＳＴＳＲ膜５５及びＬＴＯ膜５６がこの順番で裏面Ｓ３に成膜された基板４を用意する。続いて、ＬＴＯ膜５６の裏面Ｓ９にレジスト膜６２を形成し、フォトリソグラフィ法により、図１６Ｂに示すように、形成したレジスト膜６２にパターン形成を行う。パターン形成では、レジスト膜６２に対して、平面視で、画素領域５が形成される位置の外周を囲うように額縁状の開口部を形成する。続いて、開口部を形成したレジスト膜６２をエッチングマスクとして、ＬＴＯ膜５６、ＳＴＳＲ膜５５及び基板４に対して、ＬＴＯ膜５６の裏面Ｓ９側からドライエッチングを行う。ドライエッチングにより、図１６Ｃに示すように、ＬＴＯ膜５６、ＳＴＳＲ膜５５及び基板４に対して、エッチングマスクの開口部の形状と同一の断面形状を有する凹部６３を形成する。
続いて、図１６Ｃに示すように、ＬＴＯ膜５６の裏面Ｓ９からエッチングマスク（レジスト膜６２）を除去する。続いて、凹部６３の内部及びＬＴＯ膜５６の裏面Ｓ９にレジスト膜６４を形成し、フォトリソグラフィ法により、図１６Ｄに示すように、形成したレジスト膜６４にパターン形成を行う。パターン形成では、レジスト膜６４に対して、溝部３７が形成される位置と重なる位置に開口部を形成する。続いて、開口部を形成したレジスト膜６４をエッチングマスクとして、凹部６３の底部に対して、基板４の裏面Ｓ３側からドライエッチングを行う。ドライエッチングにより、図１６Ｅに示すように、基板４に対して、エッチングマスクの開口部の形状と同一の断面形状を有する溝部３７を形成する。
続いて、図１６Ｅに示すように、凹部６３の内部及びＬＴＯ膜５６の裏面Ｓ９からエッチングマスク（レジスト膜６４）を除去する。続いて、凹部６３の内部（凹部６３内部の溝部３７を含む）及びＬＴＯ膜５６の裏面Ｓ９にレジスト膜６５を形成し、フォトリソグラフィ法により、図１６Ｆに示すように、形成したレジスト膜６５にパターン形成を行う。パターン形成では、図１６Ｇに示すように、レジスト膜６５に対して、溝部３７の底面３８の凹部６０が形成される位置と重なる位置に開口部６６を形成する。続いて、開口部６６を形成したレジスト膜６５をエッチングマスクとして、溝部３７の底面３８（配線層２４の層間絶縁膜２８）に対して、結晶異方性エッチングを行う。結晶異方性エッチングにより、配線層２４の層間絶縁膜２８に対して逆四角錐台状の凹部６０を複数形成する。
続いて、図１６Ｈに示すように、凹部６０の内部（凹部６０内部の溝部３７を含む）及びＬＴＯ膜５６の裏面Ｓ９からエッチングマスク（レジスト膜６５）を除去した後、一般的な裏面照射型のＣＭＯＳイメージセンサの製造手順に従って、ブレード領域３６の形成工程の直前までの工程を終える。続いて、基板４の裏面Ｓ３側から、画素領域５を取り囲むブレード領域３６を形成し、ブレード領域３６をブレードでダイシング（分割）することにより、複数のチップ１５が形成される（図１４及び図１５参照）。
以上説明したように、第３の実施形態に係る固体撮像装置１では、ブレード領域３６と画素領域５との間の溝部３７の底面３８に、凹凸パターン４６を有する構成とした。それゆえ、溝部３７の底面３８を荒くすることができ、溝部３７内に入射した入射光４３を凹凸パターン４６でいろいろな方向に反射でき、入射光４３を散乱させることができる。そのため、反射した入射光４３が画素領域５側に戻ることを防止して、反射した入射光４３の画素領域５の入射を防止でき、これにより、画素領域５側に戻る入射光４３の光量を減らすことができ、フレアの発生を抑制可能な固体撮像装置１を提供することができる。
［３－３ 変形例］
なお、第３の実施形態では、凹凸パターン４６の凹部６０として、逆錐台状の凹部を用いる例を示したが、他の構成を採用することもできる。例えば、図１７に示すように、凹部６０の底面に対して、内壁面が垂直である凹部を用いる構成としてもよい。
〈４．第４の実施形態：固体撮像装置〉
［４－１ 要部の構成］
次に、本開示の第４の実施形態に係る固体撮像装置について説明する。第４の実施形態に係る固体撮像装置の全体構成は、図１と同様であるから図示を省略する。図１８は、第４の実施形態に係る固体撮像装置１の要部の断面構成図である。図１８において、図３に対応する部分には、同一符号を付し重複説明を省略する。
第４の実施形態に係る固体撮像装置１は、溝部３７の数が、第１の実施形態と異なっている。第４の実施形態では、図１８に示すように、画素領域５を複数（図１８では４つの場合を例示している）の溝部３７が取り囲むように、複数の溝部３７が並列に形成されている。即ち、図１８では、溝部３７が画素領域５を４重に取り囲んでいる。溝部３７間の間隔は、画素領域５の画素分離部２６間の間隔と同一となっている。また、溝部３７の底面３８は、トレンチ部２７の底面と同様に、配線層２４の基板４と対向する面Ｓ４で形成されている。即ち、溝部３７の深さとトレンチ部２７の深さとは、同一となっている。
また、複数の溝部３７それぞれの内部には、光を反射する光反射材４７が埋め込まれている。光反射材４７は、溝部３７の内部及び開口部、並びに溝部３７の開口部の周辺の基板４を連続的に覆っている。これにより、溝部３７の開口部を覆う光反射材４７の表面が平坦化されている。光反射材４７としては、例えば、画素領域５の絶縁膜１７と同一の絶縁物を用いることができる。例えば、シリコン酸化物、シリコン窒化物が挙げられる。また、溝部３７の幅は画素分離部２６の幅（トレンチ部２７の幅）と同一となっている。
以上説明したように、第４の実施形態に係る固体撮像装置１では、ブレード領域３６と画素領域５との間の溝部３７を複数備える構成とした。また、複数の溝部３７それぞれの開口部を覆って平坦化し、且つ光を反射する光反射材４７を備える構成とした。それゆえ、例えば、溝部３７内に入射する入射光４３があった場合に、入射する入射光４３を平坦化された光反射材４７で画素領域５側と反対側に反射することができる。そのため、反射した入射光４３が画素領域５側に戻ることを防止でき、反射した入射光４３の画素領域５への入射を防止することができる。これにより、画素領域５側に戻る入射光４３の光量を減らすことができ、フレアの発生を抑制可能な固体撮像装置１を提供することができる。
また、第４の実施形態に係る固体撮像装置１では、溝部３７と画素分離部２６とを同一の間隔、同一の深さ、同一の幅、同一の絶縁物で形成するため、溝部３７を画素分離部２６と同時に形成でき、追加の工数がかからず、安価にフレア対策を行うことができる。
〈５．第５の実施形態：電子機器〉
次に、本開示の第５の実施形態に係る電子機器について説明する。図１９は、本開示の第５の実施形態に係る電子機器１００の概略構成図である。
第５の実施形態に係る電子機器１００は、図１９に示すように、固体撮像装置１０１と、光学レンズ１０２と、シャッタ装置１０３と、駆動回路１０４と、信号処理回路１０５とを備えている。第５の実施形態の電子機器１００は、固体撮像装置１０１として第１の実施形態のセンサ基板２を電子機器（例えば、カメラ）に用いた場合の実施形態を示す。
光学レンズ１０２は、被写体からの像光（入射光１０６）を固体撮像装置１０１の撮像面上に結像させる。これにより、固体撮像装置１０１内に一定期間にわたって信号電荷が蓄積される。シャッタ装置１０３は、固体撮像装置１０１への光照射期間及び遮光期間を制御する。駆動回路１０４は、固体撮像装置１０１の転送動作及びシャッタ装置１０３のシャッタ動作を制御する駆動信号を供給する。駆動回路１０４から供給される駆動信号（タイミング信号）により、固体撮像装置１０１の信号転送を行なう。信号処理回路１０５は、固体撮像装置１０１から出力される信号（画素信号）に各種信号処理を行う。信号処理が行われた映像信号は、メモリ等の記憶媒体に記憶され、或いはモニタに出力される。
このような構成により、第５の実施形態の電子機器１００では、固体撮像装置１０１においてフレアの抑制が図られるため、映像信号の画質の向上を図ることができる。
なお、固体撮像装置１を適用できる電子機器１００としては、カメラに限られるものではなく、他の電子機器にも適用することができる。例えば、携帯電話機等のモバイル機器向けカメラモジュール等の撮像装置に適用してもよい。また、第５の実施形態では、固体撮像装置１０１として、第１の実施形態に係る固体撮像装置１を用いる構成としたが、他の構成としてもよい。例えば、第２～第４の実施形態に係る固体撮像装置１を用いてもよく、第１～第４の実施形態の変形例に係る固体撮像装置１を用いてもよい。
なお、本技術は、以下のような構成を取ることができる。
（１）
複数の光電変換部を形成する基板と、
前記基板の受光面側に開口するように、前記複数の光電変換部を有する画素領域と当該画素領域を取り囲むブレード領域との間に形成され、前記画素領域を取り囲む溝部と、
前記溝部内に配置され、光を吸収する光吸収材とを備える
固体撮像装置。
（２）
前記光吸収材は、前記溝部内の開口部まで埋め込まれている
前記（１）に記載の固体撮像装置。
（３）
前記光吸収材は、前記溝部の前記光電変換部側を向いている内壁面、反対側の内壁面、及び前記溝部の底面の少なくとも何れかを覆っている
前記（１）に記載の固体撮像装置。
（４）
前記光吸収材は、カーボンブラック、チタンブラック及び顔料ブラックの少なくとも何れかを含む樹脂である
前記（１）から（３）の何れかに記載の固体撮像装置。
（５）
複数の光電変換部を形成する基板と、
前記基板の受光面側に開口するように、前記複数の光電変換部を有する画素領域と当該画素領域を取り囲むブレード領域との間に形成され、前記画素領域を取り囲む溝部と、
前記溝部内に配置され、前記基板を形成する材料よりも屈折率が小さい低屈折率材料とを備える
固体撮像装置。
（６）
前記低屈折率材料は、前記溝部内の開口部まで埋め込まれており、
前記低屈折率材料内には、前記溝部に沿って伸びている空隙を有している
前記（５）に記載の固体撮像装置。
（７）
前記低屈折率材料は、前記溝部の内面を連続的に覆っており、前記溝部内の空間を全て充填しない膜厚を有している
前記（５）に記載の固体撮像装置。
（８）
前記低屈折率材料は、シリコン酸化物又はシリコン窒化物であり、
前記低屈折率材料の膜厚は、７５ｎｍ以上８５ｎｍ以下である
前記（７）に記載の固体撮像装置。
（９）
複数の光電変換部を形成する基板と、
前記基板の受光面と反対側の面に積層された配線層と、
前記基板の受光面側に開口するように、前記複数の光電変換部を有する画素領域と当該画素領域を取り囲むブレード領域との間に形成され、前記画素領域を取り囲む溝部とを備え、
前記溝部の深さは、前記基板を貫通する深さである
固体撮像装置。
（１０）
前記基板及び前記配線層を含むセンサ基板と、
前記センサ基板に積層され、前記光電変換部からの電気信号を処理するロジック基板とを備え、
前記溝部の深さは、前記センサ基板を貫通する深さであり、
前記溝部の底面は、前記ロジック基板内に位置している
前記（９）に記載の固体撮像装置。
（１１）
前記ロジック基板は、前記センサ基板に接合された第１の多層配線層と、前記第１の多層配線層の前記センサ基板が接合された面と反対側の面に積層された第２の多層配線層とを含み、
前記第１の多層配線層の層間絶縁膜は、シリコン酸化物を含み、
前記第２の多層配線層の層間絶縁膜は、Ｌｏｗ－ｋ材料を含み、
前記溝部の底面は、前記第１の多層配線層内に位置している
前記（１０）に記載の固体撮像装置。
（１２）
複数の光電変換部を形成する基板と、
前記基板の受光面側に開口するように、前記複数の光電変換部を有する画素領域と当該画素領域を取り囲むブレード領域との間に形成され、前記画素領域を取り囲む溝部とを備え、
前記溝部の底面は、凹凸パターンを有している
固体撮像装置。
（１３）
前記凹凸パターンは、複数の凹部が配列されたパターンであり、
前記凹部は、深さ方向に進むにつれて開口面積が小さくなるように、内壁面が傾斜している凹部である
前記（１２）に記載の固体撮像装置。
（１４）
前記凹部は、逆四角錐台状の凹部である
前記（１３）に記載の固体撮像装置。
（１５）
前記基板に積層された配線層と、
前記凹凸パターンの最深部は、前記配線層内に位置している
前記（１３）又は（１４）に記載の固体撮像装置。
（１６）
複数の光電変換部を形成する基板と、
前記基板の受光面側に開口するように、前記複数の光電変換部を有する画素領域と当該画素領域を取り囲むブレード領域との間に形成され、前記画素領域を取り囲む複数の溝部と、
前記複数の溝部それぞれの開口部を覆って平坦化し、且つ光を反射する光反射材とを備える
固体撮像装置。
（１７）
前記光反射材は、シリコン酸化物又はシリコン窒化物である
前記（１６）に記載の固体撮像装置。
（１８）
複数の光電変換部を形成する基板、前記基板の受光面側に開口するように、前記複数の光電変換部を有する画素領域と当該画素領域を取り囲むブレード領域との間に形成され、前記画素領域を取り囲む溝部、及び前記溝部内に配置され、光を吸収する光吸収材を備える固体撮像装置と、
被写体からの像光を前記固体撮像装置の撮像面上に結像させる光学レンズと、
前記固体撮像装置から出力される信号に信号処理を行う信号処理回路とを備える
電子機器。
（１９）
複数の光電変換部を形成する基板、前記基板の受光面側に開口するように、前記複数の光電変換部を有する画素領域と当該画素領域を取り囲むブレード領域との間に形成され、前記画素領域を取り囲む溝部、及び前記溝部内に配置され、前記基板を形成する材料よりも屈折率が小さい低屈折率材料を備える固体撮像装置と、
被写体からの像光を前記固体撮像装置の撮像面上に結像させる光学レンズと、
前記固体撮像装置から出力される信号に信号処理を行う信号処理回路とを備える
電子機器。
（２０）
複数の光電変換部を形成する基板、前記基板の受光面と反対側の面に積層された配線層、及び前記基板の受光面側に開口するように、前記複数の光電変換部を有する画素領域と当該画素領域を取り囲むブレード領域との間に形成され、前記画素領域を取り囲む溝部を備え、前記溝部の深さは、前記基板を貫通する深さである固体撮像装置と、
被写体からの像光を前記固体撮像装置の撮像面上に結像させる光学レンズと、
前記固体撮像装置から出力される信号に信号処理を行う信号処理回路とを備える
電子機器。
（２１）
複数の光電変換部を形成する基板、及び前記基板の受光面側に開口するように、前記複数の光電変換部を有する画素領域と当該画素領域を取り囲むブレード領域との間に形成され、前記画素領域を取り囲む溝部を備え、前記溝部の底面は、凹凸パターンを有している固体撮像装置と、
被写体からの像光を前記固体撮像装置の撮像面上に結像させる光学レンズと、
前記固体撮像装置から出力される信号に信号処理を行う信号処理回路とを備える
電子機器。
（２２）
複数の光電変換部を形成する基板、及び前記基板の受光面側に開口するように、前記複数の光電変換部を有する画素領域と当該画素領域を取り囲むブレード領域との間に形成され、前記画素領域を取り囲む複数の溝部と、前記複数の溝部それぞれの開口部を覆って平坦化し、且つ光を反射する光反射材とを備える固体撮像装置と、
被写体からの像光を前記固体撮像装置の撮像面上に結像させる光学レンズと、
前記固体撮像装置から出力される信号に信号処理を行う信号処理回路とを備える
電子機器。
１…固体撮像装置、２…センサ基板、３…ロジック基板、４…基板、５…画素領域、６…画素、７…垂直駆動回路、８…カラム信号処理回路、９…水平駆動回路、１０…出力回路、１１…制御回路、１２…画素駆動配線、１３…垂直信号線、１４…水平信号線、１５…チップ、１６…スクライブ領域、１７…絶縁膜、１８…遮光膜、１９…平坦化膜、２０…受光層、２１…カラーフィルタ層、２２…オンチップレンズ、２３…集光層、２４…配線層、２５…光電変換部、２６…画素分離部、２７…トレンチ部、２８…層間絶縁膜、２９…配線、３０…第１の多層配線層、３１…第２の多層配線層、３２…層間絶縁膜、３３…配線、３４…層間絶縁膜、３５…配線、３６…ブレード領域、３７…溝部、３８…底面、３９…光吸収材、４０…カメラモジュール、４１…ＩＲカットフィルタ、４２ａ、４２ｂ、４２ｃ、４２ｄ、４２ｅ…撮像レンズ、４３…入射光、４４、４５…内壁面、４６…凹凸パターン、４７…光反射材、４８…ダミーパターン、４９…ウエハ、５０…Ｉ／Ｏパッド、５１…低屈折率材料、５２…空隙、５３…レジスト膜、５４…固定電荷膜、５５…ＳＴＳＲ膜、５６…ＬＴＯ膜、５７…レジスト膜、５９…レジスト膜、６０…凹部、６１…平坦領域、６２…レジスト膜、６３…凹部、６４…レジスト膜、６５…レジスト膜、６６…開口部、１００…電子機器、１０１…固体撮像装置、１０２…光学レンズ、１０３…シャッタ装置、１０４…駆動回路、１０５…信号処理回路、１０６…入射光

Claims (10)

  1. 複数の光電変換部を形成する基板と、
    前記基板の受光面側に開口するように、前記複数の光電変換部を有する画素領域と当該画素領域を取り囲むブレード領域との間に形成され、前記画素領域を取り囲む溝部と、
    前記溝部内に配置され、光を吸収する光吸収材とを備え、
    前記光吸収材は、前記溝部内の開口部まで埋め込まれている
    固体撮像装置。
  2. 複数の光電変換部を形成する基板と、
    前記基板の受光面側に開口するように、前記複数の光電変換部を有する画素領域と当該画素領域を取り囲むブレード領域との間に形成され、前記画素領域を取り囲む溝部と、
    前記溝部内に配置され、光を吸収する光吸収材とを備え、
    前記光吸収材は、前記溝部の前記光電変換部側を向いている内壁面、反対側の内壁面、及び前記溝部の底面の少なくとも何れかを覆っている
    固体撮像装置。
  3. 前記光吸収材は、カーボンブラック、チタンブラック及び顔料ブラックの少なくとも何れかを含む樹脂である
    請求項１又は２に記載の固体撮像装置。
  4. 複数の光電変換部を形成する基板と、
    前記基板の受光面側に開口するように、前記複数の光電変換部を有する画素領域と当該画素領域を取り囲むブレード領域との間に形成され、前記画素領域を取り囲む溝部と、
    前記溝部内に配置され、前記基板を形成する材料よりも屈折率が小さい低屈折率材料とを備え、
    前記低屈折率材料は、前記溝部内の開口部まで埋め込まれている
    固体撮像装置。
  5. 前記低屈折率材料内には、前記溝部に沿って伸びている空隙を有している
    請求項４に記載の固体撮像装置。
  6. 複数の光電変換部を形成する基板と、
    前記基板の受光面側に開口するように、前記複数の光電変換部を有する画素領域と当該画素領域を取り囲むブレード領域との間に形成され、前記画素領域を取り囲む溝部と、
    前記溝部内に配置され、前記基板を形成する材料よりも屈折率が小さい低屈折率材料とを備え、
    前記低屈折率材料は、前記溝部の内面を連続的に覆っており、前記溝部内の空間を全て充填しない膜厚を有している
    固体撮像装置。
  7. 複数の光電変換部を形成する基板と、
    前記基板の受光面側に開口するように、前記複数の光電変換部を有する画素領域と当該画素領域を取り囲むブレード領域との間に形成され、前記画素領域を取り囲む溝部と、
    前記溝部内に配置され、前記基板を形成する材料よりも屈折率が小さい低屈折率材料とを備え、
    前記低屈折率材料は、前記溝部の内面を連続的に覆っており、前記溝部内の空間を全て充填しない膜厚を有し、
    前記低屈折率材料は、シリコン酸化物又はシリコン窒化物であり、
    前記低屈折率材料の膜厚は、７５ｎｍ以上８５ｎｍ以下である
    固体撮像装置。
  8. 複数の光電変換部を形成する基板、及び前記基板の受光面と反対側の面に積層された配線層を含むセンサ基板と、
    前記センサ基板に積層され、前記光電変換部からの電気信号を処理するロジック基板とを備え、
    前記ロジック基板は、前記センサ基板に接合された第１の多層配線層と、前記第１の多層配線層の前記センサ基板が接合された面と反対側の面に積層された第２の多層配線層とを含み、
    前記第１の多層配線層の層間絶縁膜は、シリコン酸化物を含み、
    前記第２の多層配線層の層間絶縁膜は、Ｌｏｗ－ｋ材料を含み、
    さらに、前記基板の受光面側に開口するように、前記複数の光電変換部を有する画素領域と当該画素領域を取り囲むブレード領域との間に形成され、前記画素領域を取り囲む溝部を備え、
    前記溝部の深さは、前記センサ基板を貫通する深さであり、
    前記溝部の底面は、前記第１の多層配線層内に位置している
    固体撮像装置。
  9. 複数の光電変換部を形成する基板、前記基板の受光面側に開口するように、前記複数の光電変換部を有する画素領域と当該画素領域を取り囲むブレード領域との間に形成され、前記画素領域を取り囲む溝部、及び前記溝部内に配置され、光を吸収する光吸収材を備え、前記光吸収材は、前記溝部内の開口部まで埋め込まれている固体撮像装置と、
    被写体からの像光を前記固体撮像装置の撮像面上に結像させる光学レンズと、
    前記固体撮像装置から出力される信号に信号処理を行う信号処理回路とを備える
    電子機器。
  10. 複数の光電変換部を形成する基板、前記基板の受光面側に開口するように、前記複数の光電変換部を有する画素領域と当該画素領域を取り囲むブレード領域との間に形成され、前記画素領域を取り囲む溝部、及び前記溝部内に配置され、前記基板を形成する材料よりも屈折率が小さい低屈折率材料を備え、前記低屈折率材料は、前記溝部内の開口部まで埋め込まれている固体撮像装置と、
    被写体からの像光を前記固体撮像装置の撮像面上に結像させる光学レンズと、
    前記固体撮像装置から出力される信号に信号処理を行う信号処理回路とを備える
    電子機器。
JP2022505102A 2020-03-05 2021-02-16 固体撮像装置及び電子機器 Active JP7728745B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020037544 2020-03-05
JP2020037544 2020-03-05
PCT/JP2021/005754 WO2021177026A1 (ja) 2020-03-05 2021-02-16 固体撮像装置及び電子機器

Publications (2)

Publication Number Publication Date
JPWO2021177026A1 JPWO2021177026A1 (ja) 2021-09-10
JP7728745B2 true JP7728745B2 (ja) 2025-08-25

Family

ID=77612682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022505102A Active JP7728745B2 (ja) 2020-03-05 2021-02-16 固体撮像装置及び電子機器

Country Status (4)

Country Link
US (1) US20230124169A1 (ja)
JP (1) JP7728745B2 (ja)
CN (1) CN115210873A (ja)
WO (1) WO2021177026A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023145388A1 (ja) * 2022-01-25 2023-08-03 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
JP2024125023A (ja) * 2023-03-03 2024-09-13 株式会社東芝 固体撮像装置および固体撮像装置の製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008311288A (ja) 2007-06-12 2008-12-25 Sharp Corp 半導体装置の製造方法
JP2014082514A (ja) 2013-12-18 2014-05-08 Sony Corp 半導体装置とその製造方法
WO2014109044A1 (ja) 2013-01-11 2014-07-17 ルネサスエレクトロニクス株式会社 半導体装置
JP2015141237A (ja) 2014-01-27 2015-08-03 冨士薬品工業株式会社 固体撮像素子の製造方法
WO2016129381A1 (ja) 2015-02-09 2016-08-18 富士フイルム株式会社 遮光膜、遮光膜付き赤外光カットフィルタ、及び、固体撮像装置
WO2017077792A1 (ja) 2015-11-05 2017-05-11 ソニー株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
JP2017168836A (ja) 2016-03-11 2017-09-21 株式会社半導体エネルギー研究所 複合体、およびトランジスタ
JP2019050338A (ja) 2017-09-12 2019-03-28 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像素子の製造方法、撮像装置、並びに電子機器
JP2019129178A (ja) 2018-01-22 2019-08-01 ソニーセミコンダクタソリューションズ株式会社 半導体素子及び電子機器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5532867B2 (ja) * 2009-11-30 2014-06-25 ソニー株式会社 固体撮像装置及びその製造方法、並びに固体撮像素子の製造方法及び半導体装置
JP5708025B2 (ja) * 2011-02-24 2015-04-30 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
US20130100324A1 (en) * 2011-10-21 2013-04-25 Sony Corporation Method of manufacturing solid-state image pickup element, solid-state image pickup element, image pickup device, electronic apparatus, solid-state image pickup device, and method of manufacturing solid-state image pickup device
JP6300029B2 (ja) * 2014-01-27 2018-03-28 ソニー株式会社 撮像素子、製造装置、製造方法
US9711552B2 (en) * 2014-08-19 2017-07-18 Heptagon Micro Optics Pte. Ltd. Optoelectronic modules having a silicon substrate, and fabrication methods for such modules
US10529696B2 (en) * 2016-04-12 2020-01-07 Cree, Inc. High density pixelated LED and devices and methods thereof
US10043841B1 (en) * 2017-07-31 2018-08-07 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device and method for forming the same
US10665627B2 (en) * 2017-11-15 2020-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device and method for forming the image sensor device having a first lens and a second lens over the first lens
US20220102407A1 (en) * 2018-12-28 2022-03-31 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008311288A (ja) 2007-06-12 2008-12-25 Sharp Corp 半導体装置の製造方法
WO2014109044A1 (ja) 2013-01-11 2014-07-17 ルネサスエレクトロニクス株式会社 半導体装置
JP2014082514A (ja) 2013-12-18 2014-05-08 Sony Corp 半導体装置とその製造方法
JP2015141237A (ja) 2014-01-27 2015-08-03 冨士薬品工業株式会社 固体撮像素子の製造方法
WO2016129381A1 (ja) 2015-02-09 2016-08-18 富士フイルム株式会社 遮光膜、遮光膜付き赤外光カットフィルタ、及び、固体撮像装置
WO2017077792A1 (ja) 2015-11-05 2017-05-11 ソニー株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
JP2017168836A (ja) 2016-03-11 2017-09-21 株式会社半導体エネルギー研究所 複合体、およびトランジスタ
JP2019050338A (ja) 2017-09-12 2019-03-28 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像素子の製造方法、撮像装置、並びに電子機器
JP2019129178A (ja) 2018-01-22 2019-08-01 ソニーセミコンダクタソリューションズ株式会社 半導体素子及び電子機器

Also Published As

Publication number Publication date
WO2021177026A1 (ja) 2021-09-10
JPWO2021177026A1 (ja) 2021-09-10
CN115210873A (zh) 2022-10-18
US20230124169A1 (en) 2023-04-20

Similar Documents

Publication Publication Date Title
US11546533B2 (en) Solid state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
KR102425588B1 (ko) 고체 촬상 장치 및 그 제조 방법, 및 전자 기기
KR102270950B1 (ko) 고체 촬상 장치 및 그 제조 방법, 및 전자 기기
JP2015216187A (ja) 固体撮像素子および電子機器
US20240347577A1 (en) Solid-state imaging device and electronic apparatus
JP7720301B2 (ja) 固体撮像装置及び電子機器
JP7728745B2 (ja) 固体撮像装置及び電子機器
JP2020061576A (ja) 固体撮像装置およびその製造方法
US20230026747A1 (en) Solid-state imaging apparatus and method for manufacturing the same
US20250169214A1 (en) Light detection device, method of manufacturing the same, and electronic device
JP2024031797A (ja) イメージセンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250715

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250813

R150 Certificate of patent or registration of utility model

Ref document number: 7728745

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150