JP7729256B2 - エピタキシャルシリコンウェーハ - Google Patents

エピタキシャルシリコンウェーハ

Info

Publication number
JP7729256B2
JP7729256B2 JP2022078458A JP2022078458A JP7729256B2 JP 7729256 B2 JP7729256 B2 JP 7729256B2 JP 2022078458 A JP2022078458 A JP 2022078458A JP 2022078458 A JP2022078458 A JP 2022078458A JP 7729256 B2 JP7729256 B2 JP 7729256B2
Authority
JP
Japan
Prior art keywords
silicon wafer
atoms
epitaxial
silicon
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022078458A
Other languages
English (en)
Other versions
JP2023167343A (ja
Inventor
敬一郎 平木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2022078458A priority Critical patent/JP7729256B2/ja
Priority to CN202310515061.0A priority patent/CN117059473A/zh
Priority to US18/314,973 priority patent/US20230369416A1/en
Publication of JP2023167343A publication Critical patent/JP2023167343A/ja
Application granted granted Critical
Publication of JP7729256B2 publication Critical patent/JP7729256B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B19/00—Liquid-phase epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/834—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、ボロンを超高濃度に含有することで極低抵抗化したシリコンウェーハ（いわゆるｐ＋＋シリコンウェーハ）及びこれを用いたエピタキシャルシリコンウェーハに関する。
シリコンウェーハ上に単結晶シリコンからなるエピタキシャル層を形成したエピタキシャルシリコンウェーハは、各種半導体デバイスを作製する際の基板として用いられる。エピタキシャルシリコンウェーハに重金属不純物が存在すると、半導体デバイスの特性不良を起こす原因になってしまうため、重金属不純物を極力減少させなければならない。この重金属不純物を低減させる技術の一つとしてゲッタリング技術がある。このゲッタリング技術の一つとして、シリコンウェーハ内に酸素析出物（ＢＭＤ：Bulk Micro Defect）を形成し、そこに重金属不純物を捕獲させるイントリンシックゲッタリング（ＩＧ）と呼ばれる方法が知られている。最近のデバイス熱処理（半導体デバイスの作製中に行われる熱処理）の低温化により、さらにゲッタリング能力を付与するため、ＢＭＤ密度の高いエピタキシャルシリコンウェーハが求められている。
また、半導体デバイスの集積回路が動作する場合に、発生する浮遊電荷が意図しない寄生トランジスタを動作させることによって発生する、いわゆるラッチアップと呼ばれている現象が発生する。ラッチアップ現象が発生すると、半導体デバイスが正常に動作しなくなり、これを正常状態に回復させるためには、電源を落とさなければならないようなトラブルを生じる。このため、ラッチアップ対策として、３×１０１８ａｔｏｍｓ／ｃｍ３程度のボロンが添加され、抵抗率が２０ｍΩ・ｃｍ程度の直径３００ｍｍのｐ＋シリコンウェーハの表面に、シリコンウェーハの抵抗率よりも抵抗率が高いエピタキシャル層を形成したエピタキシャルシリコンウェーハ（いわゆるｐ／ｐ＋エピタキシャルシリコンウェーハ）が使用されている。このｐ／ｐ＋エピタキシャルウェーハは、ボロンを高濃度に含有したシリコンウェーハ（ｐ＋シリコンウェーハ）がゲッタリング効果を有することを利用するもので、上記ラッチアップ現象の防止対策の他に、トレンチ構造のキャパシタを用いる場合にトレンチ周辺の電圧印加にともなう空乏層の拡がりを防止するなど、デバイスの機能向上を図ることができる。
ｐ／ｐ＋エピタキシャルシリコンウェーハに関して、特許文献１には、抵抗率が３０ｍΩ・ｃｍ以下となるようにボロンが添加され、酸素濃度が８×１０１７～１６×１０１７ａｔｏｍｓ／ｃｍ３であり、窒素濃度が１×１０１３～１×１０１５ａｔｏｍｓ／ｃｍ３であり、炭素濃度が５×１０１５～５×１０１７ａｔｏｍｓ／ｃｍ３であるシリコンウェーハと、当該シリコンウェーハ上に形成されたエピタキシャル層と、を有するエピタキシャルシリコンウェーハが記載されている。特許文献１では、炭素添加が、ＢＭＤ密度を増加させてゲッタリング能力を向上させることを記載している。
特開２００９－２５２９２０号公報
近年、ｐ／ｐ＋エピタキシャルウェーハではなく、シリコンウェーハ中のボロン濃度をさらに高め、さらに低抵抗化したｐ／ｐ＋＋エピタキシャルシリコンウェーハの提供が求められている。また、既述のように、最近のデバイス熱処理の低温化により、さらにゲッタリング能力を付与するため、ＢＭＤ密度の高いエピタキシャルウェーハが求められており、具体的には、ウェーハ内部に形成されるＢＭＤ密度を１×１０９個／ｃｍ３以上とすることが求められている。
シリコンウェーハ中の酸素濃度を高くすることで、ＢＭＤ密度を高くすることができることが知られている。本発明者が鋭意検討したところ、ｐ／ｐ＋＋エピタキシャルシリコンウェーハにおいて、シリコンウェーハ中の酸素濃度を１４．５×１０１７ａｔｏｍｓ／ｃｍ３以上とすることによって、１×１０９個／ｃｍ３以上の高いＢＭＤ密度を得ることができることを見出した。
しかしながら、１×１０９個／ｃｍ３以上のＢＭＤ密度を確保することを目的に、シリコンウェーハ中の酸素濃度を１４．５×１０１７ａｔｏｍｓ／ｃｍ３以上とした場合、エピタキシャル成長処理時に、シリコンウェーハ表層部に存在するＢＭＤを起点として、エピタキシャル層中に多数の積層欠陥（ＳＦ：Staking Fault）が発生してしまい、エピタキシャル層表面で観察されるＳＦ密度が多くなることが判明した。なお、本明細書において、このエピタキシャル層中に発生する積層欠陥を「エピタキシャル欠陥」とも称する。
上記課題に鑑み、本発明は、ボロンを超高濃度に含有することで極低抵抗化したシリコンウェーハであって、高濃度の酸素析出物が形成可能なことで高いゲッタリング能力を有し、かつ、エピタキシャル層を形成した際に酸素析出物を起点としたエピタキシャル欠陥が抑制され得る、シリコンウェーハを提供することを目的とする。
また、本発明は、ボロンを超高濃度に含有することで極低抵抗化したシリコンウェーハを含むエピタキシャルシリコンウェーハであって、シリコンウェーハ中に高濃度の酸素析出物が形成可能なことで高いゲッタリング能力を有し、かつ、酸素析出物を起点としたエピタキシャル欠陥が抑制された、エピタキシャルシリコンウェーハを提供することを目的とする。
上記課題を解決すべく、本発明者が鋭意検討したところ、ｐ／ｐ＋＋エピタキシャルシリコンウェーハにおいて、シリコンウェーハ中の酸素濃度を１４．５×１０１７ａｔｏｍｓ／ｃｍ３以上とすることによって顕著となるエピタキシャル欠陥の発生を、シリコンウェーハ中の炭素濃度を所定の閾値以上とすること、具体的には２×１０１６ａｔｏｍｓ／ｃｍ３以上とすることで十分に抑制できるとの知見を得た。従来、シリコンウェーハへの炭素添加は、ＢＭＤ密度を増加させてゲッタリング能力を向上させるものとして認識されていた。ところが、本発明者の実験によれば、ｐ／ｐ＋＋エピタキシャルシリコンウェーハにおいて、シリコンウェーハ中の炭素濃度を所定の閾値以上とすることで、高酸素化に伴う副作用であるエピタキシャル欠陥の発生を抑制できるという新規な知見を得た。
上記の知見に基づき完成された本発明の要旨構成は、以下のとおりである。
［１］ドーパントとしてボロンを含有し、抵抗率が１ｍΩ・ｃｍ以上１０ｍΩ・ｃｍ以下であり、酸素濃度が１４．５×１０１７ａｔｏｍｓ／ｃｍ３以上１６×１０１７ａｔｏｍｓ／ｃｍ３以下であり、炭素濃度が２×１０１６ａｔｏｍｓ／ｃｍ３以上５×１０１７ａｔｏｍｓ／ｃｍ３以下であり、ＣＯＰが存在せず、かつ、転位クラスターが存在しない単結晶シリコンからなるシリコンウェーハ。
［２］上記［１］に記載のシリコンウェーハと、前記シリコンウェーハの表面上に形成されたエピタキシャル層と、を有するエピタキシャルシリコンウェーハ。
［３］前記エピタキシャル層の表面上で観察される０．０９μｍサイズ以上のＬＰＤ密度が５個／ウェーハ以下であり、直径が３００ｍｍである、上記［２］に記載のエピタキシャルシリコンウェーハ。
［４］酸素析出物評価熱処理を施した場合に、前記シリコンウェーハの内部に形成される酸素析出物の密度が１×１０９個／ｃｍ３以上である、上記［２］又は［３］に記載のエピタキシャルシリコンウェーハ。
本発明のシリコンウェーハは、ボロンを超高濃度に含有することで極低抵抗化されており、高濃度の酸素析出物が形成可能なことで高いゲッタリング能力を有し、かつ、エピタキシャル層を形成した際に酸素析出物を起点としたエピタキシャル欠陥が抑制され得る。
本発明のエピタキシャルシリコンウェーハは、ボロンを超高濃度に含有することで極低抵抗化したシリコンウェーハを含み、シリコンウェーハ中に高濃度の酸素析出物が形成可能なことで高いゲッタリング能力を有し、かつ、酸素析出物を起点としたエピタキシャル欠陥が抑制されている。
本発明の一実施形態によるシリコンウェーハ１００の模式断面図である。 本発明の一実施形態によるエピタキシャルシリコンウェーハ２００の模式断面図である。 シリコンウェーハ中の酸素濃度及び炭素濃度を調整した際の、抵抗率とＢＭＤ密度との関係を示すグラフである。 シリコンウェーハ中の酸素濃度及び炭素濃度を調整した際の、抵抗率とＳＦ個数との関係を示すグラフである。 図４に示す実験において、シリコンウェーハ中の炭素濃度とＳＦ個数との関係を示すグラフである。 固液界面における温度勾配Ｇに対する引上げ速度Ｖの比Ｖ／Ｇと、単結晶シリコンインゴット中の結晶領域との関係を示す模式図である。
（シリコンウェーハ）
図１を参照して、本発明の一実施形態によるシリコンウェーハ１００は、ドーパントとしてボロンを含有し、抵抗率が１ｍΩ・ｃｍ以上１０ｍΩ・ｃｍ以下であり、酸素濃度が１４．５×１０１７ａｔｏｍｓ／ｃｍ３以上１６×１０１７ａｔｏｍｓ／ｃｍ３以下であり、炭素濃度が２×１０１６ａｔｏｍｓ／ｃｍ３以上５×１０１７ａｔｏｍｓ／ｃｍ３以下であり、ＣＯＰが存在せず、かつ、転位クラスターが存在しない単結晶シリコンからなることを特徴とする。
シリコンウェーハ１００は、ドーパントとしてボロンを含有し、抵抗率が１ｍΩ・ｃｍ以上１０ｍΩ・ｃｍ以下の超低抵抗の、いわゆるｐ＋＋シリコンウェーハである。抵抗率が１０ｍΩ・ｃｍ以下であることにより、シリコンウェーハ中のボロン濃度が高いことで、ボロンによるゲッタリング能力が高く、シリコンウェーハ内部に形成されるＢＭＤの密度が高くなる効果を奏する。本明細書において、シリコンウェーハの抵抗率は、シリコンウェーハ裏面を四探針法で測定した値であるものとする。
上記抵抗率の範囲を実現するためのシリコンウェーハ１００のボロン濃度は、８．５×１０１８ａｔｏｍｓ／ｃｍ３以上１．２×１０２０ａｔｏｍｓ／ｃｍ３以下である。ボロン濃度が８．５×１０１８ａｔｏｍｓ／ｃｍ３以上であれば、抵抗率を１０ｍΩ・ｃｍ以下とすることができ、ボロン濃度が１．２×１０２０ａｔｏｍｓ／ｃｍ３以下であれば、抵抗率を１ｍΩ・ｃｍ以上とすることができる。本明細書において、シリコンウェーハのボロン濃度は、シリコンウェーハを研磨加工により薄膜化し、シリコンウェーハの厚み中心かつ面内中心におけるボロン濃度を二次イオン質量分析法（ＳＩＭＳ：Secondary Ion Mass Spectrometry）により測定した値であるものとする。
シリコンウェーハ１００の酸素濃度は、１４．５×１０１７ａｔｏｍｓ／ｃｍ３以上１６×１０１７ａｔｏｍｓ／ｃｍ３以下であることが重要である。シリコンウェーハの酸素濃度は、ウェーハ内部に形成されるＢＭＤ密度に大きく影響を及ぼし、具体的には、高酸素化するほどＢＭＤ密度が高くなる。シリコンウェーハ１００の酸素濃度を１４．５×１０１７ａｔｏｍｓ／ｃｍ３以上とすることによって、抵抗率が１ｍΩ・ｃｍ以上１０ｍΩ・ｃｍ以下の全ての範囲において、ウェーハ内部に形成されるＢＭＤ密度を１×１０９個／ｃｍ３以上とすることができる。ただし、ＢＭＤ密度が高いほどゲッタリング効果は増大するものの、過度のＢＭＤ密度の増大はエピタキシャル欠陥（ＳＦ）の増加を生じてしまうため、シリコンウェーハ１００の酸素濃度は１６×１０１７ａｔｏｍｓ／ｃｍ３以下とする。本明細書において、シリコンウェーハの酸素濃度は、シリコンウェーハを研磨加工により薄膜化し、シリコンウェーハの厚み中心かつ面内中心における酸素濃度をＳＩＭＳにより測定した値であるものとする。シリコンウェーハの表層部はノイズ成分が多いため、正確な酸素濃度の測定が困難なため、表層部を除きウェーハ表面から深さ１μｍ以上の深さ位置で測定すれば正確な酸素濃度の測定が可能となる。本明細書では、より正確な値とするため、シリコンウェーハの厚み中心の測定値を採用するものとする。
シリコンウェーハ１００の炭素濃度は、２×１０１６ａｔｏｍｓ／ｃｍ３以上５×１０１７ａｔｏｍｓ／ｃｍ３以下であることが重要である。シリコンウェーハ１００の酸素濃度を１４．５×１０１７ａｔｏｍｓ／ｃｍ３以上とすることにより、ＢＭＤ密度の増加を実現できるものの、他方で、エピタキシャル層を形成した際にＢＭＤを起点としたエピタキシャル欠陥が多数発生するとの問題が顕在化する。本実施形態では、シリコンウェーハ１００の炭素濃度を２×１０１６ａｔｏｍｓ／ｃｍ３以上とすることによって、ＢＭＤを起点としたエピタキシャル欠陥を十分に抑制することができる。この観点から、シリコンウェーハ１００の炭素濃度は、２×１０１６ａｔｏｍｓ／ｃｍ３以上であることが重要であり、好ましくは３×１０１６ａｔｏｍｓ／ｃｍ３以上である。このような効果が得られる理由は、おそらく、シリコンウェーハ１００中の炭素がＢＭＤ周辺に生じた歪みを緩和する作用を有しているものと推測される。ただし、炭素濃度が高すぎると、ＣＺ法による単結晶インゴットの育成において有転位化を生じてしまい、無転位の単結晶インゴットの育成そのものが困難となるため、シリコンウェーハ１００の炭素濃度は５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。本明細書において、シリコンウェーハの炭素濃度は、シリコンウェーハを研磨加工により薄膜化し、シリコンウェーハ厚み中心かつ面内中心における炭素濃度をＳＩＭＳにより測定した値であるものとする。シリコンウェーハの表層部はノイズ成分が多いため、正確な炭素濃度の測定が困難なため、表層部を除きウェーハ表面から深さ１μｍ以上の深さ位置で測定すれば正確な炭素濃度の測定が可能となる。本明細書では、より正確な値とするため、シリコンウェーハ厚み中心の測定値を採用するものとする。
シリコンウェーハ１００には、窒素を積極的に添加しないものとする。すなわち、シリコンウェーハ１００の窒素濃度はＳＩＭＳ測定で検出限界以下の値となる。シリコンウェーハ中に窒素を添加すると、窒素がＢＭＤの凝集作用によって生じた微小な歪みを強調する作用が生じるため、ｐ＋＋シリコンウェーハでは、エピタキシャル欠陥を増加させてしまうからである。
シリコンウェーハ１００は、ＣＯＰが存在せず、かつ、転位クラスターが存在しない単結晶シリコンからなるものとする。図６を参照して、詳細に説明する。単結晶シリコンインゴットの代表的な製造方法として、チョクラルスキー法（ＣＺ法）を挙げることができる。ＣＺ法で育成された単結晶シリコンインゴットには、固液界面における温度勾配Ｇに対する引上げ速度Ｖの比Ｖ／Ｇに依存して、デバイス作製工程で問題となりうる種々のＧｒｏｗｎ－ｉｎ欠陥が生じることが知られている。
図６を参照して、Ｖ／Ｇが大きい条件下では、単結晶シリコンインゴットは、ＣＯＰ（Ｃｒｙｓｔａｌ Ｏｒｉｇｉｎａｔｅｄ Ｐａｒｔｉｃｌｅ）が検出される結晶領域であるＣＯＰ発生領域１１に支配される。このＣＯＰ発生領域１１は、空孔（Ｖａｃａｎｃｙ）が優勢な領域であり、Ｖ領域とも称される。すなわち、ＣＯＰは空孔の凝集体である微小ボイド欠陥である。ＣＯＰ発生領域１１は、Ｖ／Ｇが大きい条件下では、インゴットの径方向の全域にわたって存在するが、Ｖ／Ｇが小さくなるにつれて、インゴットの中心軸付近に絞られてくる。
Ｖ／Ｇが小さい条件下では、単結晶シリコンインゴットは、転位クラスターが検出される結晶領域である転位クラスター領域１５に支配される。この転位クラスター領域１５は、格子間シリコン（Ｉｎｔｅｒｓｔｉｔｉａｌ Ｓｉｌｉｃｏｎ）が優勢な領域であり、Ｉ領域とも称される。すなわち、転位クラスターは、過剰な格子間シリコンの凝集体として形成される欠陥（転位ループ）である。
Ｖ領域とＩ領域との間は、ＣＯＰが検出されず、転位クラスターも存在しない、一般的には欠陥がないとみなされる結晶領域であるが、Ｖ／Ｇが大きい方から順に、ＯＳＦ領域１２、酸素析出促進領域（Ｐｖ領域）１３、及び酸素析出抑制領域（Ｐｉ領域）１４に分類される。
ＯＳＦ領域１２は、ａｓ－ｇｒｏｗｎ状態で酸化誘起積層欠陥（ＯＳＦ：Ｏｘｉｄａｔｉｏｎ ｉｎｄｕｃｅｄ Ｓｔａｃｋｉｎｇ Ｆａｕｌｔ）の核を含み、１０００℃以上の高温で熱酸化した場合にＯＳＦ核が顕在化する領域である。ＣＯＰ発生領域１１の形状に起因して、その外側に位置するＯＳＦ領域１２は、インゴットをウェーハ状に加工した際にはウェーハ表面にリング状に分布する。
ＯＳＦ領域１２と転位クラスター領域１５との間は、ＣＯＰが検出されず、転位クラスターもＯＳＦも存在しない、まさに無欠陥領域であり、Ｐ（Ｐｅｒｆｅｃｔ）領域ともＮ（Ｎｅｕｔｒａｌ）領域とも称される。ただし、Ｐ領域（Ｎ領域）は、空孔が比較的多く、ａｓ－ｇｒｏｗｎ状態で酸素析出核が存在し、熱処理を施した際に酸素析出が起きやすい酸素析出促進領域１３（Ｐｖ領域ともＮｖ領域とも称される）と、格子間シリコンが比較的多く、ａｓ－ｇｒｏｗｎ状態で酸素析出核がほとんど存在せず、熱処理を施しても酸素析出が起きにくい酸素析出抑制領域１４（Ｐｉ領域ともＮｉ領域とも称される）とに分けられる。
さて、一般的に、単結晶シリコンインゴットから切り出した単結晶シリコンウェーハがＣＯＰ発生領域１１を含む場合、この単結晶シリコンウェーハの酸化膜耐圧特性は良好ではない。また、単結晶シリコンウェーハが転位クラスター領域１５を含む場合、半導体デバイス製品でリーグ不良が発生する。そのため、酸化膜耐圧特性の観点及び半導体デバイス製品のリーク不良防止の観点から、Ｐ領域（Ｎ領域）のみを含む単結晶シリコンウェーハが望ましいことが知られている。
ここで、ＣＺ法による単結晶シリコンインゴットの育成において、ボロン濃度が高くなるにつれて、リング状のＯＳＦ領域１２は結晶中心側に収縮する。このため、ｐ＋＋シリコンウェーハを得るために必要な超高濃度のボロンを添加すると、ＯＳＦ領域１２が結晶中心部で消滅した結晶領域、すなわち無欠陥領域（Ｐ領域）からなる単結晶シリコンインゴットが育成されることになる。従って、この単結晶シリコンインゴットから切り出されたｐ＋＋シリコンウェーハは、ＣＯＰが存在せず、転位クラスターが存在しない単結晶シリコンウェーハとなる。
ここで、本明細書において「ＣＯＰが存在しない」とは、以下に説明する観察評価により、ＣＯＰが検出されないことを意味するものとする。すなわち、まず、ＣＺ法により育成された単結晶シリコンインゴットから切り出し加工されたシリコンウェーハに対して、ＳＣ－１洗浄（即ち、アンモニア水と過酸化水素水と超純水とを１：１：１５で混合した混合液による洗浄）を行い、洗浄後のシリコンウェーハ表面を、表面欠陥検査装置としてＫＬＡ－Ｔｅｎｃｏｒ社製、Ｓｕｒｆｓｃａｎ ＳＰ－２を用いて観察評価し、表面ピットと推定される輝点欠陥（ＬＰＤ：Light Point Defect）を特定する。その際、観察モードはObliqueモード（斜め入射モード）とし、表面ピットの推定は、Wide/Narrowチャンネルの検出サイズ比に基づいて行うものとする。こうして特定されたＬＰＤに対し、原子間力顕微鏡（ＡＦＭ：Atomic Force Microscope）を用いてＣＯＰか否かを評価する。この観察評価により、ＣＯＰが観察されないシリコンウェーハを「ＣＯＰが存在しないシリコンウェーハ」とする。
本明細書において、「転位クラスターが存在しない」とは、以下に説明する観察評価により、転位クラスターが検出されないことを意味するものとする。すなわち、まず、ＣＺ法により育成された単結晶シリコンインゴットから切り出し加工されたシリコンウェーハの表面をＸ線トポグラフィーで観察し、撮影した画像に転位欠陥が観察されないシリコンウェーハを「転位クラスターが存在しないシリコンウェーハ」とする。
なお、超高濃度のボロン添加により、リング状のＯＳＦ領域１２は結晶中心側に収縮し結晶中心部でＯＳＦ領域が消滅した結晶領域となる。すなわち、シリコンウェーハ１００は、ＯＳＦ領域が存在しないウェーハとなる。ＯＳＦ領域は、シリコンウェーハを１０００～１２００℃の温度で酸素雰囲気下の熱処理を行うことにより顕在化され評価することができる。例えば、シリコンウェーハに対して、１１００℃で２時間のドライ酸素雰囲気下で酸化熱処理を施した後、ライトエッチング液でウェーハ表面を２μｍエッチングする選択エッチング処理を行い、エッチング処理後のウェーハ表面を原子間力顕微鏡（ＡＦＭ：Atomic Force Microscope）を用いて評価することにより、ＯＳＦ領域の有無を判定することができる。
シリコンウェーハ１００の厚み及び直径は特に限定されない。厚みは例えば７２０～７８０μｍの範囲内とすることができる。直径は、例えば２００～３００ｍｍの範囲内とすることができ、特に３００ｍｍであることが好ましい。
（エピタキシャルシリコンウェーハ）
図２を参照して、本発明の一実施形態によるエピタキシャルシリコンウェーハ２００は、上記のシリコンウェーハ１００と、このシリコンウェーハ１００の表面上に形成されたエピタキシャル層１１０と、を有する。
エピタキシャルシリコンウェーハ２００は、ボロンを超高濃度に含有することで極低抵抗化したシリコンウェーハ１００を含み、シリコンウェーハ１００中に高濃度の酸素析出物が形成可能なことで高いゲッタリング能力を有し、かつ、酸素析出物を起点としたエピタキシャル欠陥が抑制されているという効果を奏する。
エピタキシャル層１１０は、エピタキシャル成長により形成された単結晶シリコンからなる層である。エピタキシャル層１１０の厚みは特に限定されず、そこに作製する半導体デバイスの種類に応じて適切に設定すればよく、例えば２～１０μｍの範囲内とすることができる。
エピタキシャル層１１０の抵抗率は１Ωｃｍ以上１０Ωｃｍ以下とすることが望ましい。エピタキシャル層に添加するドーパント種は、ｐ型ドーパントとしてボロン、ｎ型ドーパントとしてリン、砒素、アンチモンなどを採用することができ、特にボロン濃度を１．３×１０１５ａｔｏｍｓ／ｃｍ３以上１．５×１０１６ａｔｏｍｓ／ｃｍ３以下としたエピタキシャル層を形成した、ｐ／ｐ＋＋エピタキシャルシリコンウェーハとすることが望ましい。本明細書において、エピタキシャル層の抵抗率は、四探針法を用いて測定した値である。
エピタキシャルシリコンウェーハ２００は、酸素析出物評価熱処理を施した場合に、シリコンウェーハ１００の内部に形成される酸素析出物（ＢＭＤ）の密度が１×１０９個／ｃｍ３以上であるとの効果を奏する。ＢＭＤ密度の上限は特に限定されないが、本実施形態においては概ね１×１０１１個／ｃｍ３以下となる。
エピタキシャルシリコンウェーハのＢＭＤ密度は、デバイスプロセスを模した評価熱処理（酸素析出物評価熱処理）を行ってＢＭＤ核を成長させることで確認することができる。本明細書における「ＢＭＤ密度」とは、エピタキシャルシリコンウェーハに対して、酸素ガス雰囲気中で、８００℃で３時間と、引き続き１０００℃で１６時間の酸素析出物評価熱処理を行った後、エピタキシャルシリコンウェーハを、面内中心位置を含むように厚み方向に劈開して、その劈開断面をライトエッチング（Wright Etching）液を用いて深さ２μｍエッチングする選択エッチング処理を行った後、シリコンウェーハの厚み中心部における劈開断面（径方向にウェーハ中心、Ｒ／２位置（Ｒ；ウェーハ半径）、及び外周から１０ｍｍの３箇所）を光学顕微鏡で観察し、１００μｍ×１００μｍ角エリア内のエッチピット密度の平均値から単位体積当たりのＢＭＤ密度を同定した。
エピタキシャルシリコンウェーハ２００は、エピタキシャル層１１０の表面上で観察される０．０９μｍサイズ以上のＬＰＤ密度が５個／ウェーハ以下（０個以上）であることが好ましい。本明細書における「ＬＰＤ密度」とは、表面欠陥検査装置としてＫＬＡ－Ｔｅｎｃｏｒ社製、Ｓｕｒｆｓｃａｎ ＳＰ－１を用いてＤＣＮモード（Dark Field Composite Normalモード）でエピタキシャル層表面（最外周から径方向に３ｍｍ以内の円環領域部分は除く）を観察し、検出された０．０９μｍサイズ以上の輝点欠陥（ＬＰＤ：Light Point Defect）の個数を意味する。検出された０．０９μｍサイズ以上のＬＰＤ部位を原子間力顕微鏡（ＡＦＭ：Atomic Force Microscope）を用いて観察評価して、ＬＰＤが積層欠陥（Stacking Fault，ＳＦ）であるか否かを評価した。
エピタキシャルシリコンウェーハ２００の直径は、シリコンウェーハ１００の直径と同じであり、特に限定されないが、例えば２００～３００ｍｍの範囲内とすることができ、特に３００ｍｍであることが好ましい。
（シリコンウェーハの製造方法）
本発明の一実施形態によるシリコンウェーハ１００の好適な製造方法は、チョクラルスキー法（ＣＺ法）により単結晶シリコンインゴットを作製する工程と、この単結晶シリコンインゴットの直胴部（ボティ部）から引上げ方向に垂直に複数枚のウェーハを切り出す工程と、切り出したウェーハに対して、研削、研磨、及び洗浄等の各種処理を行って、シリコンウェーハとする工程と、を含む。
単結晶シリコンインゴットの酸素濃度は、１４．５×１０１７ａｔｏｍｓ／ｃｍ３以上１６×１０１７ａｔｏｍｓ／ｃｍ３以下となるように制御する。なお、結晶中の酸素濃度は、ルツボの回転速度、印可する磁場の中心位置、磁場強度、Ａｒガス流量、炉内圧力、及びヒーターパワーなど、種々の条件により制御することができる。
単結晶シリコンインゴットにはドーパントとしてボロンを添加し、抵抗率が１ｍΩ・ｃｍ以上１０ｍΩ・ｃｍ以下の範囲内となるようにする。上記抵抗率の範囲を達成するために、単結晶シリコンインゴットに添加するボロン濃度は、８．５×１０１８ａｔｏｍｓ／ｃｍ３以上１．２×１０２０ａｔｏｍｓ／ｃｍ３以下である。なお、単結晶シリコンインゴットの引上げの過程でボロンの偏析が生じるため、単結晶シリコンインゴットの直胴部のトップ側からテール側に向かって、ボロン濃度が上昇し、抵抗率は低下する。そのため、直胴部のトップにおける抵抗率が１０ｍΩ・ｃｍ以下となるように、すなわち、直胴部のトップにおけるボロン濃度が８．５×１０１８ａｔｏｍｓ／ｃｍ３以上となるように、ボロンを添加することが好ましい。これにより、直胴部の全体において、上記抵抗率の範囲及び上記ボロン濃度の範囲を満足することが可能となる。
単結晶シリコンインゴットには、炭素濃度が２×１０１６ａｔｏｍｓ／ｃｍ３以上５×１０１７ａｔｏｍｓ／ｃｍ３以下となるように炭素を添加する。なお、単結晶シリコンインゴットの引上げの過程で炭素の偏析が生じるため、単結晶シリコンインゴットの直胴部のトップ側からテール側に向かって、炭素濃度は上昇する。そのため、直胴部のトップにおける炭素濃度が２×１０１６ａｔｏｍｓ／ｃｍ３以上となるように、炭素を添加することが好ましい。これにより、直胴部の全体において、上記炭素濃度の範囲を満足することが可能となる。
単結晶シリコンインゴットには、窒素を積極的に添加しないものとする。
単結晶シリコンインゴットの引上げ速度は特に限定されないが、図６に示すＯＳＦ領域１２が結晶中心部で消滅した結晶領域、すなわち無欠陥領域（Ｐ領域）からなる単結晶シリコンインゴットが育成されるように適切に設定することが好ましい。これにより、育成した単結晶シリコンインゴットから切り出されたｐ＋＋シリコンウェーハは、ＣＯＰが存在せず、転位クラスターが存在しない単結晶シリコンウェーハとなる。
（エピタキシャルシリコンウェーハの製造方法）
本発明の一実施形態によるエピタキシャルシリコンウェーハ２００の好適な製造方法は、上記シリコンウェーハ１００の表面にエピタキシャル層１１０を形成する工程を含む。当該工程で形成するエピタキシャル層１１０としてはシリコンエピタキシャル層が挙げられ、これは一般的な条件により形成することができる。例えば、水素をキャリアガスとして、ジクロロシラン、トリクロロシランなどのソースガスをチャンバ内に導入し、使用するソースガスによっても成長温度は異なるが、概ね１０００～１２００℃温度範囲の温度でＣＶＤ法によりシリコンウェーハ１００上にエピタキシャル成長させることができる。エピタキシャル層１１０の厚さは、例えば２～１０μｍの範囲内とすることができる。
チョクラルスキー法（ＣＺ法）により単結晶シリコンインゴットを育成した。その際、直胴部のトップにおける狙いの抵抗率が１０ｍΩ・ｃｍとなるように、すなわち、直胴部のトップにおけるボロン濃度が８．５×１０１８ａｔｏｍｓ／ｃｍ３となるように、ボロンを添加した。また、ボロンの偏析により、直胴部の後半部分で抵抗率が５．５ｍΩｃｍとなる単結晶インゴットを育成した。単結晶シリコンインゴット中の酸素濃度は、１１．０～１２．５×１０１７ａｔｏｍｓ／ｃｍ３（比較例１）、１２．５～１４．０×１０１７ａｔｏｍｓ／ｃｍ３（比較例２）、１４．５～１６．０×１０１７ａｔｏｍｓ／ｃｍ３（比較例３、実施例１、実施例２）の範囲内となるように、ルツボ回転速度や炉内圧力などの育成条件を制御した。引上げ速度は、無欠陥領域（Ｐ領域）からなる単結晶シリコンインゴットが育成されるように設定した。
比較例１～３においては、単結晶シリコンインゴットに意図的には炭素を添加しなかった。実施例１，２においては、直胴部のトップにおける炭素濃度がそれぞれ１．００×１０１６ａｔｏｍｓ／ｃｍ３（実施例１）及び２．００×１０１６ａｔｏｍｓ／ｃｍ３（実施例２）となるように、単結晶シリコンインゴットに炭素を添加した。また、炭素の偏析により、直胴部で抵抗率が５．５ｍΩｃｍとなる位置では、炭素濃度がそれぞれ１２．２５×１０１６ａｔｏｍｓ／ｃｍ３（実施例１）及び２４．５０×１０１６ａｔｏｍｓ／ｃｍ３（実施例２）であった。
比較例１～３及び実施例１，２において、単結晶シリコンインゴットに意図的には窒素を添加しなかった。
比較例１～３及び実施例１，２において育成した単結晶シリコンインゴットから複数枚のウェーハを切り出して、研削、研磨、及び洗浄等の各種処理を行って、直径３００ｍｍのシリコンウェーハを作製した。得られたシリコンウェーハは、ＣＯＰが存在せず、転位クラスターが存在しない単結晶シリコンウェーハであった。
直胴部のトップからの距離が種々の値となる部分から得たシリコンウェーハの表面に、単結晶シリコンからなるエピタキシャル層を形成し、直径３００ｍｍのエピタキシャルシリコンウェーハを作製した。エピタキシャル層は、ドーパントとして１．５×１０１６ａｔｏｍｓ／ｃｍ３のボロンを含有し、抵抗率が１．０Ω・ｃｍであり、厚み３μｍのｐ型シリコンエピタキシャル層である。
作製したエピタキシャルシリコンウェーハについて、既述の方法で、抵抗率、ボロン濃度、酸素濃度、及び炭素濃度を測定した。
［ＢＭＤ密度の評価］
比較例１～３及び実施例１について、既述の方法でＢＭＤ密度を測定し、結果を図３に示した。いずれの例においても、ボロンの偏析に伴い、トップからの距離が長いほど抵抗率が下がり、抵抗率が下がるほど、ＢＭＤ密度が増加する傾向がみられた。また、比較例１～３を参照して、ＢＭＤ密度はシリコンウェーハ中の酸素濃度にも大きく依存し、同じ抵抗率で比較した場合に、酸素濃度が高いほどＢＭＤ密度も高くなることが確認された。特に、シリコンウェーハの酸素濃度を１４．５×１０１７ａｔｏｍｓ／ｃｍ３以上とすることによって、抵抗率が１ｍΩ・ｃｍ以上１０ｍΩ・ｃｍ以下の全ての範囲において、ウェーハ内部に形成されるＢＭＤ密度を１×１０９個／ｃｍ３以上とすることができた。また、比較例３及び実施例１を参照して、酸素濃度を高く設定したｐ＋＋シリコンウェーハにおいては、炭素を添加してもＢＭＤ密度はさほど高くならないことが確認された。
［ＳＦ個数の評価］
比較例１～３及び実施例１，２について、既述の方法でＬＰＤ個数（ＳＦ個数）を測定し、結果を図４，５に示した。比較例１～３を参照して、酸素濃度が１１．０～１２．５×１０１７ａｔｏｍｓ／ｃｍ３の比較例１、及び、酸素濃度が１２．５～１４．０×１０１７ａｔｏｍｓ／ｃｍ３の比較例２においては、ＳＦ個数は５個以下であり、エピタキシャル欠陥の課題は顕在化しないのに対して、酸素濃度が１４．５～１６．０×１０１７ａｔｏｍｓ／ｃｍ３の比較例３においては、ＳＦ個数が６５～１１４個となり、エピタキシャル欠陥の課題が顕在化した。これは、エピタキシャル成長処理時に、シリコンウェーハ表層部に存在するＢＭＤを起点として、エピタキシャル層中に多数の積層欠陥（ＳＦ）が発生したものと考えられる。
また、比較例３、実施例１及び実施例２を参照して、ｐ＋＋シリコンウェーハにおいて、炭素濃度を２×１０１６ａｔｏｍｓ／ｃｍ３以上とすることによって、エピタキシャル層表面で観察されるＳＦ密度を大幅に低減できることが分かった。具体的には、実施例１では、抵抗率が８．５ｍΩ・ｃｍの地点において、ＳＦ個数は７３個／ウェーハと、ＳＦ低減効果は観察されず、このときの炭素濃度は１．９９×１０１６ａｔｏｍｓ／ｃｍ３であったところ、８ｍΩ・ｃｍの地点において、ＳＦ個数が３３個／ウェーハと、ＳＦ低減効果が観察され、このときの炭素濃度は２．５８×１０１６ａｔｏｍｓ／ｃｍ３であった。実施例２では、１０ｍΩ・ｃｍの地点においてＳＦ個数は５個／ウェーハ以下であり、５．５ｍΩ・ｃｍ地点までの各測定点において、ＳＦ個数は５個／ウェーハ以下であった。５．５ｍΩｃｍ地点における炭素濃度は２４．５０×１０１６ａｔｏｍｓ／ｃｍ３であった。
本発明のシリコンウェーハを用いたエピタキシャルシリコンウェーハ、及び、本発明のエピタキシャルシリコンウェーハは、高濃度の酸素析出物による高いゲッタリング能力と、酸素析出物を起点としたエピタキシャル欠陥が抑制された高品質のエピタキシャル層と、を有し、半導体デバイスを作製するための基板として有用である。
１００ シリコンウェーハ
１１０ エピタキシャル層
２００ エピタキシャルシリコンウェーハ
１１ ＣＯＰ発生領域（Ｖ領域）
１２ ＯＳＦ領域
１３ 酸素析出促進領域（Ｐｖ領域）
１４ 酸素析出抑制領域（Ｐｉ領域）
１５ 転位クラスター領域（Ｉ領域）

Claims (3)

  1. ドーパントとしてボロンを含有し、抵抗率が１ｍΩ・ｃｍ以上１０ｍΩ・ｃｍ以下であり、
    酸素濃度が１４．５×１０１７ａｔｏｍｓ／ｃｍ３以上１６×１０１７ａｔｏｍｓ／ｃｍ３以下であり、
    炭素濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以上５×１０１７ａｔｏｍｓ／ｃｍ３以下であり、
    ＣＯＰが存在せず、かつ、転位クラスターが存在しない単結晶シリコンからなるシリコンウェーハと、
    前記シリコンウェーハの表面上に形成されたエピタキシャル層と、
    を有し、前記エピタキシャル層の表面上で観察される０．０９μｍサイズ以上のＬＰＤ密度が５個／ウェーハ以下である、エピタキシャルシリコンウェーハ。
  2. 直径が３００ｍｍである、請求項１に記載のエピタキシャルシリコンウェーハ。
  3. 酸素析出物評価熱処理を施した場合に、前記シリコンウェーハの内部に形成される酸素析出物の密度が１×１０９個／ｃｍ３以上である、請求項１又は２に記載のエピタキシャルシリコンウェーハ。
JP2022078458A 2022-05-11 2022-05-11 エピタキシャルシリコンウェーハ Active JP7729256B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022078458A JP7729256B2 (ja) 2022-05-11 2022-05-11 エピタキシャルシリコンウェーハ
CN202310515061.0A CN117059473A (zh) 2022-05-11 2023-05-09 硅晶片和外延硅晶片
US18/314,973 US20230369416A1 (en) 2022-05-11 2023-05-10 Silicon wafer and epitaxial silicon wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022078458A JP7729256B2 (ja) 2022-05-11 2022-05-11 エピタキシャルシリコンウェーハ

Publications (2)

Publication Number Publication Date
JP2023167343A JP2023167343A (ja) 2023-11-24
JP7729256B2 true JP7729256B2 (ja) 2025-08-26

Family

ID=88668034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022078458A Active JP7729256B2 (ja) 2022-05-11 2022-05-11 エピタキシャルシリコンウェーハ

Country Status (3)

Country Link
US (1) US20230369416A1 (ja)
JP (1) JP7729256B2 (ja)
CN (1) CN117059473A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000086393A (ja) 1998-09-14 2000-03-28 Sumitomo Metal Ind Ltd シリコンエピタキシャルウェーハとその製造方法
JP2009212354A (ja) 2008-03-05 2009-09-17 Sumco Corp シリコン基板の製造方法
JP2009212353A (ja) 2008-03-05 2009-09-17 Sumco Corp シリコン基板とその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011253978A (ja) * 2010-06-03 2011-12-15 Sumco Corp エピタキシャル基板およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000086393A (ja) 1998-09-14 2000-03-28 Sumitomo Metal Ind Ltd シリコンエピタキシャルウェーハとその製造方法
JP2009212354A (ja) 2008-03-05 2009-09-17 Sumco Corp シリコン基板の製造方法
JP2009212353A (ja) 2008-03-05 2009-09-17 Sumco Corp シリコン基板とその製造方法

Also Published As

Publication number Publication date
US20230369416A1 (en) 2023-11-16
JP2023167343A (ja) 2023-11-24
CN117059473A (zh) 2023-11-14

Similar Documents

Publication Publication Date Title
JP3626364B2 (ja) エピタキシャルシリコン単結晶ウエーハの製造方法及びエピタキシャルシリコン単結晶ウエーハ
US20020142171A1 (en) Silicon single crystal, silicon wafer, and epitaxial wafer
JPH11189493A (ja) シリコン単結晶およびエピタキシャルウェーハ
JP4983161B2 (ja) シリコン半導体基板およびその製造方法
US20020142170A1 (en) Silicon single crystal, silicon wafer, and epitaxial wafer
JP2025157587A (ja) シリコンウェーハおよびエピタキシャルシリコンウェーハ
JP2025146998A (ja) シリコンウェーハおよびエピタキシャルシリコンウェーハ
JP3771737B2 (ja) シリコン単結晶ウエーハの製造方法
JPH11204534A (ja) シリコンエピタキシャルウェーハの製造方法
JP7757917B2 (ja) シリコンウェーハおよびエピタキシャルシリコンウェーハ
JP7729256B2 (ja) エピタキシャルシリコンウェーハ
JP2011009614A (ja) エピタキシャルシリコンウェーハとその製造方法
JP4510997B2 (ja) シリコン半導体基板およびその製造方法
JP3760889B2 (ja) エピタキシャルウェーハの製造方法
JP7775800B2 (ja) シリコンウェーハおよびエピタキシャルシリコンウェーハ
JP7658332B2 (ja) シリコンウェーハおよびエピタキシャルシリコンウェーハ
JPH11302098A (ja) シリコンウェーハとシリコンエピタキシャルウェーハ並びにその製造方法
CN116072515B (zh) 硅晶片和外延硅晶片
CN108511317A (zh) 外延晶圆的制造方法及外延晶圆
US20250185323A1 (en) Silicon wafer and epitaxial silicon wafer
JP2002201091A (ja) 窒素および炭素添加基板を用いたエピ層欠陥のないエピウエハの製造方法
JP2000072593A (ja) アンチモンドープシリコン単結晶ウエーハ及びエピタキシャルシリコンウエーハ並びにこれらの製造方法
JP2002083779A (ja) エピタキシャルウェーハ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250304

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20250228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250715

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250728

R150 Certificate of patent or registration of utility model

Ref document number: 7729256

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150