JP7732833B2

JP7732833B2 - 電源装置

Info

Publication number: JP7732833B2
Application number: JP2021165942A
Authority: JP
Inventors: 敏光土井
Original assignee: Daihen Corp
Current assignee: Daihen Corp
Priority date: 2021-10-08
Filing date: 2021-10-08
Publication date: 2025-09-02
Anticipated expiration: 2041-10-08
Also published as: JP2023056625A

Description

本開示は、電源装置に関する。

従来、２つの直流電源の間で双方向に電力変換を行う双方向ＤＣ／ＤＣコンバータが知られている。例えば、特許文献１には、ＤＡＢ（Dual Active Bridge）方式の双方向ＤＣ／ＤＣコンバータが開示されている。以下では、ＤＡＢ方式の双方向ＤＣ／ＤＣコンバータを「ＤＡＢ回路」という。特許文献１に記載のＤＡＢ回路は、絶縁トランスと、２つのフルブリッジ回路と、２つの入出力端子対とを含む。２つのフルブリッジ回路は、絶縁トランスの一次側および二次側にそれぞれ接続される。２つの入出力端子対にはそれぞれ、例えば直流電源が接続される。

特開２０１７－２０４９９８号公報

特許文献１に記載のＤＡＢ回路において、２つの入出力端子対（２つの直流電源）間での電力伝送を高効率で行うために、２つのフルブリッジ回路のスイッチング時に、ソフトスイッチング（ゼロ電圧スイッチング）を行い、スイッチング損失を抑制することが好ましい。例えば、定格入力電圧および定格出力電圧（定格出力電流）に応じて、絶縁トランスの巻数比およびインダクタを最適に設計すれば、これらの定格時において、各フルブリッジ回路でのスイッチング時にソフトスイッチングすることが可能である。しかしながら、これらの定格時にソフトスイッチングできるように設計されているので、各入出力端子対に印加される電圧が定格値から外れて大きく（小さく）なると、ソフトスイッチングができなくなることがある。つまり、２つの直流電源の各電圧変動により、各フルブリッジ回路において、ソフトスイッチングができないことがある。したがって、従来のＤＡＢ回路には、２つの直流電源間の電力伝送効率を改善する余地があった。

本開示は、上記事情に鑑みて考え出されたものであり、その目的は、２つの直流電源間の電力伝送の高効率化を図ることが可能な電源装置を提供することにある。

本開示の電源装置は、第１巻線および第２巻線を有するトランスと、第１直流電源を接続するための第１入出力端子対と、第２直流電源を接続するための第２入出力端子対と、前記第１入出力端子対と前記第１巻線との間に電気的に介在し、複数の第１スイッチング素子がフルブリッジ接続された第１インバータと、前記第２入出力端子対と前記第２巻線との間に電気的に介在し、複数の第２スイッチング素子がフルブリッジ接続された第２インバータと、第３スイッチング素子を含む昇降圧チョッパ回路と、を備え、前記昇降圧チョッパ回路は、前記第２インバータと前記第２入出力端子対との間に接続される。

前記電源装置の好ましい実施の形態において、前記第１インバータの直流端に印加される第１直流電圧を検出する第１電圧検出器と、前記第２インバータの直流端に印加される第２直流電圧を検出する第２電圧検出器と、前記昇降圧チョッパ回路を制御する第１制御部と、をさらに備え、前記第１制御部は、前記第１直流電圧と前記第２直流電圧とが等しくなるように、前記第３スイッチング素子のスイッチング動作を制御する。

前記電源装置の好ましい実施の形態において、前記第２インバータの直流端に流れる第１直流電流を検出する電流検出器と、前記第２入出力端子対に印加される第３直流電圧（ＶＥ２）を検出する第３電圧検出器と、前記第１インバータおよび前記第２インバータを制御する第２制御部と、をさらに備え、前記第２制御部は、前記第２入出力端子対に流れる第２直流電流を設定する設定部を有し、かつ、前記第１直流電流が、前記第３直流電圧を前記第２直流電圧で除算した値に、前記第２直流電流の設定値を乗算した演算値となるように、前記複数の第１スイッチング素子および前記複数の第２スイッチング素子の各スイッチング動作を制御する。

前記電源装置の好ましい実施の形態において、前記トランスは、前記第１巻線と前記第２巻線との巻数比が１：１である。

前記電源装置の好ましい実施の形態において、前記第１入出力端子対に印加される直流電圧は、前記第２入出力端子対に印加される直流電圧よりも大きい。

本開示の電源装置は、前記第２インバータと前記第２入出力端子対との間に前記昇降圧チョッパ回路が接続されているので、前記第２インバータに印加される直流電圧を、定電圧に制御することが可能となる。これにより、前記第２入出力端子対に接続される前記第２直流電源で生じる電圧変動による影響が低減されるので、前記第１インバータまたは前記第２インバータにおいてソフトスイッチングを行うことが可能となる。つまり、本開示の電源装置によれば、２つの直流電源間の電力伝送の高効率化を図ることができる。

本開示の電源装置を示す回路構成図である。本開示の電源装置でのシミュレーション結果を示す波形図である。従来のＤＡＢ回路であって、昇降圧チョッパ回路を備えない構成でのシミュレーション結果を示す波形図である。本開示の変形例にかかる電源装置を示す回路構成図である。

本開示の電源装置の好ましい実施の形態について、図面を参照して、以下に説明する。以下では、同一あるいは類似の構成要素に、同じ符号を付して重複する説明を省略する。

図１は、一実施形態にかかる電源装置Ａ１を示している。電源装置Ａ１は、２つの入出力端子対Ｔ１，Ｔ２、２つのインバータ１，２、トランス３、昇降圧チョッパ回路４、インダクタＬ４、複数の電圧検出器５１，５２，５３、電流検出器６１、および、２つの制御部７，８を備える。

電源装置Ａ１は、２つの直流電源Ｂ１，Ｂ２の間に電気的に接続される。直流電源Ｂ１は、入出力端子対Ｔ１に接続され、直流電源Ｂ２は、入出力端子対Ｔ２に接続される。２つの入出力端子対Ｔ１，Ｔ２はそれぞれ、高電位側の接続端子および低電位側の接続端子を含む。電源装置Ａ１は、これら２つの入出力端子対Ｔ１，Ｔ２の間で電力を双方向に伝送する。本実施形態では、直流電源Ｂ１の電源電圧は、直流電源Ｂ２の電源電圧よりも大きい。よって、電源装置Ａ１は、直流電源Ｂ１から電力が入力される場合には、直流電源Ｂ１からの入力電圧を降圧して、直流電源Ｂ２に出力する。一方、電源装置Ａ１は、直流電源Ｂ２から電力が入力される場合には、直流電源Ｂ２からの入力電圧を昇圧して、直流電源Ｂ１に出力する。以下では、直流電源Ｂ１の電源電圧および電源電流をそれぞれ「第１電源電圧Ｅ１」，「第１電源電流Ｉ_E1」といい、直流電源Ｂ２の電源電圧および電源電流を「第２電源電圧Ｅ２」，「第２電源電流Ｉ_E2」という。よって、入出力端子対Ｔ１には、第１電源電圧Ｅ１が印加され、かつ、第１電源電流Ｉ_E1が流れる。入出力端子対Ｔ２には、第２電源電圧Ｅ２が印加され、かつ、第２電源電流Ｉ_E2が流れる。第１電源電圧Ｅ１は、例えば３００Ｖ以上４００Ｖ以下であり、第２電源電圧Ｅ２は、例えば２４Ｖ以上６０Ｖ以下である。なお、第１電源電圧Ｅ１および第２電源電圧Ｅ２は、これらの例に限定されない。

電源装置Ａ１は、例えば充放電装置に組み込まれる。この例において、直流電源Ｂ１として例えば系統電源（直流送電系統）あるいは太陽光発電装置などが、入出力端子対Ｔ１に接続される。また、直流電源Ｂ１として例えば蓄電池あるいはキャパシタなどが、入出力端子対Ｔ２に接続される。そして、電源装置Ａ１は、例えば系統電源から入力される電力を変換して、蓄電池に出力することで、蓄電池の充電を行う。一方、電源装置Ａ１は、蓄電池から入力される電力を変換して、系統電源に出力することで、蓄電池の放電を行う。なお、蓄電池の充電を行うときには、上記第２電源電流Ｉ_E2が正の値となり、蓄電池の放電を行うときには、上記第２電源電流Ｉ_E2が負の値となる。これらの正負は反対であってもよい。

２つのインバータ１，２およびトランス３は、後に詳述される構成から理解されるように、ＤＡＢ方式の双方向ＤＣ／ＤＣコンバータ（ＤＡＢ回路）である。図１に示すように、インバータ１は、トランス３に対して直流電源Ｂ１（入出力端子対Ｔ１）側に接続され、インバータ２は、トランス３に対して直流電源Ｂ２（入出力端子対Ｔ２）側に接続される。

トランス３は、２つのインバータ１，２の間に電気的に接続される。トランス３は、物理的に絶縁された２つの巻線Ｌ１，Ｌ２を含む。２つの巻線Ｌ１，Ｌ２は、互いに磁気的に結合されている。本実施形態において、巻線Ｌ１と巻線Ｌ２との巻数比（トランス３の巻数比）は、例えば１：１である。巻線Ｌ１と巻線Ｌ２との巻数比は、１：１に限定されず、２つのインバータ１，２への印加電圧に基づいて適宜設定される。トランス３は、巻線Ｌ１に入力される電力を巻線Ｌ２に伝送し、巻線Ｌ２に入力される電力を巻線Ｌ１に伝送する。この時、巻線Ｌ１と巻線Ｌ２との巻数比に応じて変圧する。図１に示す例では、巻線Ｌ１の一方の接続端子には、インダクタＬ４が接続されている。なお、図１に示す例とは異なり、インダクタＬ４を設けず、トランス３の漏れインダクタンスで代用してもよい。また、図１に示す例とは異なり、巻線Ｌ２の一方の接続端子に、追加のインダクタを接続してもよい。

２つのインバータ１，２はそれぞれ、直流電圧と交流電圧との相互変換を行う。本実施形態において、直流電源Ｂ１から直流電源Ｂ２に電力供給を行う場合には、インバータ１は、直流電圧から交流電圧への変換を行い、インバータ２は、交流電圧から直流電圧への変換（整流）を行う。一方、直流電源Ｂ２から直流電源Ｂ１に電力供給を行う場合には、インバータ２は、直流電圧から交流電圧への変換を行い、インバータ１は、交流電圧から直流電圧への変換（整流）を行う。

インバータ１は、入出力端子対Ｔ１と巻線Ｌ１との間に電気的に介在する。インバータ１は、直流端１１と交流端１２とを含む。図１に示すように、直流端１１および交流端１２はそれぞれ、一対の接続端子を有する。直流端１１は、入出力端子対Ｔ１に接続され、交流端１２は、インダクタＬ４を介して、巻線Ｌ１に接続される（なお、インダクタＬ４は、交流端１２の一方の接続端子と巻線Ｌ１の一方の接続端子との間に接続される）。以下では、直流端１１（の一対の接続端子）に印加される直流電圧を「第１バスライン電圧Ｖ_BUS1」、直流端１１（の一対の接続端子）に流れる直流電流を「第１バスライン電流Ｉ_BUS1」という。本実施形態では、直流端１１は、入出力端子対Ｔ１に接続されるので、第１バスライン電圧Ｖ_BUS1と第１電源電圧Ｅ１とは、略同じ値となり、第１バスライン電流Ｉ_BUS1と第１電源電流Ｉ_E1とは、略同じ値となる。

インバータ１は、複数のスイッチング素子Ｑ１１～Ｑ１４を含み、複数のスイッチング素子Ｑ１１～Ｑ１４がフルブリッジ接続されている。各スイッチング素子Ｑ１１～Ｑ１４は、制御部８から入力される駆動信号（例えばＰＷＭ信号）に応じてオン状態とオフ状態とが切り替わる。複数のスイッチング素子Ｑ１１～Ｑ１４にはそれぞれ、図１に示すように、複数のダイオードＤ１１～Ｄ１４がそれぞれ、逆並列に接続されている。説明の便宜上、スイッチング素子Ｑ１１とダイオードＤ１１との並列回路をスイッチング部ＳＷ１１という。同様に、各スイッチング素子Ｑ１２～Ｑ１４と各ダイオードＤ１２～Ｄ１４との各並列回路をそれぞれスイッチング部ＳＷ１２～ＳＷ１４という。インバータ１は、直流－交流変換の際、一対のスイッチング素子Ｑ１１，Ｑ１４と、一対のスイッチング素子Ｑ１２，Ｑ１３とが、交互にオン状態とオフ状態とが切り替わる。また、インバータ１は、交流－直流変換の際、複数のスイッチング素子Ｑ１１～Ｑ１４がそれぞれオフ状態となり、各ダイオードＤ１１～Ｄ１４が適宜導通する。

インバータ２は、入出力端子対Ｔ２と巻線Ｌ２との間に電気的に介在する。インバータ２は、直流端２１と交流端２２とを含む。図１に示すように、直流端２１および交流端２２はそれぞれ、一対の接続端子を有する。直流端２１は、昇降圧チョッパ回路４に接続され、交流端２２は、巻線Ｌ２に接続される。以下では、直流端２１（の一対の接続端子）に印加される直流電圧を「第２バスライン電圧Ｖ_BUS2」、直流端２１（の一対の接続端子）に流れる直流電流を「第２バスライン電流Ｉ_BUS2」という。

インバータ２は、複数のスイッチング素子Ｑ２１～Ｑ２４を含み、複数のスイッチング素子Ｑ２１～Ｑ２４がフルブリッジ接続されている。各スイッチング素子Ｑ２１～Ｑ２４は、制御部８から入力される駆動信号（例えばＰＷＭ信号）に応じてオン状態とオフ状態とが切り替わる。複数のスイッチング素子Ｑ２１～Ｑ２４にはそれぞれ、図１に示すように、複数のダイオードＤ２１～Ｄ２４がそれぞれ、逆並列に接続されている。説明の便宜上、スイッチング素子Ｑ２１とダイオードＤ２１との並列回路をスイッチング部ＳＷ２１という。同様に、各スイッチング素子Ｑ２２～Ｑ２４と各ダイオードＤ２２～Ｄ２４との各並列回路をそれぞれスイッチング部ＳＷ２２～ＳＷ２４という。インバータ２は、直流－交流変換の際、一対のスイッチング素子Ｑ２１，Ｑ２４と、一対のスイッチング素子Ｑ２２，Ｑ２３とが、交互にオン状態とオフ状態とが切り替わる。また、インバータ２は、交流－直流変換の際、複数のスイッチング素子Ｑ２１～Ｑ２４がそれぞれオフ状態となり、各ダイオードＤ２１～Ｄ２４が適宜導通する。

昇降圧チョッパ回路４は、インバータ２と入出力端子対Ｔ２との間に接続される。本実施形態では、昇降圧チョッパ回路４は、インバータ２から入力される電圧を降圧して、入出力端子対Ｔ２に出力する。また、昇降圧チョッパ回路４は、入出力端子対Ｔ２から入力される電圧を昇圧して、インバータ２に出力する。

昇降圧チョッパ回路４は、図１に示すように、２つのスイッチング素子Ｑ３１，Ｑ３２、２つのダイオードＤ３１，Ｄ３２、インダクタＬ３およびコンデンサＣを含む。２つのスイッチング素子Ｑ３１，Ｑ３２は、制御部７から入力される駆動信号に応じて、オン状態とオフ状態とが切り替わる。２つのスイッチング素子Ｑ３１，Ｑ３２は、直列に接続されており、インバータ２の直流端２１に接続されている。図１に示す例では、インバータ２の直流端２１に対して、スイッチング素子Ｑ３１が高電位側に接続され、スイッチング素子Ｑ３２が低電位側に接続される。ダイオードＤ３１は、スイッチング素子Ｑ３１に逆並列に接続され、ダイオードＤ３２は、スイッチング素子Ｑ３２に逆並列に接続される。インダクタＬ３は、２つのスイッチング素子Ｑ３１，Ｑ３２の接続点と、入出力端子対Ｔ２の高電位側の接続端子に接続されている。コンデンサＣは、２つのスイッチング素子Ｑ３１，Ｑ３２の直列回路に対して、並列に接続されている。なお、昇降圧チョッパ回路４は、上記した構成に限定されない。

昇降圧チョッパ回路４は、スイッチング素子Ｑ３２がオフ状態のときに、スイッチング素子Ｑ３１がスイッチング動作することで、降圧回路として動作する。また、スイッチング素子Ｑ３１がオフ状態のときに、スイッチング素子Ｑ３２がスイッチング動作することで、昇圧回路として動作する。

図１に示す例では、各スイッチング素子Ｑ１１～Ｑ１４，Ｑ２１～Ｑ２４，Ｑ３１，Ｑ３２は、バイポーラトランジスタである。この構成と異なり、各スイッチング素子Ｑ１１～Ｑ１４，Ｑ２１～Ｑ２４，Ｑ３１，Ｑ３２はそれぞれ、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）およびＩＧＢＴ（Insulated Gate Bipolar Transistor）などの他のトランジスタであってもよい。

電圧検出器５１は、インバータ１の直流端１１に印加される直流電圧（第１バスライン電圧Ｖ_BUS1）を検出する。電圧検出器５１は、検出した第１バスライン電圧Ｖ_BUS1を、制御部７に出力する。

電圧検出器５２は、インバータ２の直流端２１に印加される直流電圧（第２バスライン電圧Ｖ_BUS2）を検出する。電圧検出器５２は、検出した第２バスライン電圧Ｖ_BUS2を、各制御部７，８に出力する。

電圧検出器５３は、入出力端子対Ｔ２に印加される直流電圧（第２電源電圧Ｅ２）を検出する。電圧検出器５３は、検出した第２電源電圧Ｅ２を、制御部８に出力する。

電流検出器６１は、インバータ２の直流端２１に流れる直流電流（すなわち、第２バスライン電流Ｉ_BUS2）を検出する。図１に示す例では、電流検出器６１は、直流端２１の低電位側の接続端子に繋がる接続線に配置されるが、この例と異なり、直流端２１の高電位側の接続端子に繋がる接続線に配置されてもよい。電流検出器６１は、検出した第２バスライン電流Ｉ_BUS2を、制御部８に出力する。

制御部７は、複数のスイッチング素子Ｑ３１，Ｑ３２に駆動信号を入力することで、昇降圧チョッパ回路４を制御する。トランス３の巻数比が１：１である例において、制御部７は、下記（１）式を満たすように、つまり、第１バスライン電圧Ｖ_BUS1と第２バスライン電圧Ｖ_BUS2とが等しくなるように、複数のスイッチング素子Ｑ３１，Ｑ３２の各スイッチング動作を制御する。トランス３の巻数比が１：１でない構成では、下記（１）式は、トランス３の巻数比に応じた式となる。具体的には、巻線Ｌ１の巻き数をＮｐ、巻線Ｌ２の巻き数をＮｓ（すなわちトランス３の巻数比がＮｐ：Ｎｓ）とすると、制御部７は、Ｎｓ×Ｖ_BUS1＝Ｎｐ×Ｖ_BUS2を満たすように、昇降圧チョッパ回路４を制御する。

例えば、制御部７は、図１に示すように、差分器７１および駆動部７２を含む。差分器７１は、第１バスライン電圧Ｖ_BUS1と第２バスライン電圧Ｖ_BUS2との差分を演算する。以下では、差分器７１の演算結果（差分）を、「第１差分」という。本実施形態では、図１に示すように、差分器７１は、第１バスライン電圧Ｖ_BUS1から第２バスライン電圧Ｖ_BUS2を減算することで、第１差分を演算する。トランス３の巻数比が１：１でない構成では、差分器７１は、トランス３の巻数比を考慮して第１差分を演算する。例えば、差分器７１は、第１バスライン電圧Ｖ_BUS1と巻線Ｌ２の巻き数Ｎｓとの乗算値から、第２バスライン電圧Ｖ_BUS2と巻線Ｌ１の巻き数Ｎｐとの乗算値を減算することで、第１差分を演算する。駆動部７２は、差分器７１から入力される第１差分が０（ゼロ）となるように、各スイッチング素子Ｑ３１，Ｑ３２の駆動信号を生成する。駆動部７２は、生成した駆動信号を各スイッチング素子Ｑ３１，Ｑ３２に出力する。

制御部８は、複数のスイッチング素子Ｑ１１～Ｑ１４，Ｑ２１～Ｑ２４に駆動信号を入力することで、２つのインバータ１，２をそれぞれ制御する。制御部８は、下記（２）式を満たすように、つまり、第２バスライン電流Ｉ_BUS2が、第２電源電圧Ｅ２を第２バスライン電圧Ｖ_BUS2で除算した値に、第２電源電流Ｉ_E2の設定値Ｉ_E2__refを乗算した演算値となるように、複数のスイッチング素子Ｑ１１～Ｑ１４，Ｑ２１～Ｑ２４の各スイッチング動作を制御する。なお、第２電源電流Ｉ_E2の設定値Ｉ_{E2_ref}は、後述の設定部８１によって設定される。

例えば、制御部８は、図１に示すように、設定部８１、除算器８２、乗算器８３、差分器８４、および、駆動部８５を含む。設定部８１は、第２電源電流Ｉ_E2の設定値Ｉ_E2__refを設定し、設定した第２電源電流Ｉ_E2の設定値Ｉ_E2__refを乗算器８３に出力する。なお、図１に示す例と異なり、設定部８１は、制御部８に含まれず、制御部８と別に設けられていてもよい。除算器８２は、第２電源電圧Ｅ２を第２バスライン電圧Ｖ_BUS2で除算する。除算器８２は、除算結果（Ｅ２／Ｖ_BUS2）を、乗算器８３に出力する。乗算器８３は、除算器８２の除算結果と、第２電源電流Ｉ_E2の設定値Ｉ_E2__refとを乗算する。乗算器８３は、乗算結果（（Ｅ２／Ｖ_BUS2）×Ｉ_E2__ref）を、差分器８４に出力する。差分器８４は、乗算器８３の乗算結果と第２バスライン電流Ｉ_BUS2との差分を演算する。以下では、差分器８４の演算結果（差分）を、「第２差分」という。本実施形態では、図１に示すように、差分器８４は、乗算器８３の乗算結果から第２バスライン電流Ｉ_BUS2を減算することで、第２差分を演算する。駆動部８５は、差分器８４から入力される第２差分が０（ゼロ）となるように、各スイッチング素子Ｑ１１～Ｑ１４，Ｑ２１～Ｑ２４の駆動信号を生成する。駆動部８５は、生成した駆動信号を各スイッチング素子Ｑ１１～Ｑ１４，Ｑ２１～Ｑ２４に出力する。

次に、電源装置Ａ１において、直流電源Ｂ１から直流電源Ｂ２に電力供給を行う場合のインバータ１のスイッチング動作例について、図２を参照して、説明する。図２は、電源装置Ａ１におけるインバータ１のスイッチング動作をシミュレーションした結果を示している。電源装置Ａ１でのシミュレーションでは、第１電源電圧Ｅ１に電圧変動が生じた場合を想定して、第１電源電圧Ｅ１が３２０Ｖである場合を基本に、第１電源電圧Ｅ１を±１０％分変動させて、第１電源電圧Ｅ１が、３２０Ｖである場合、２８８Ｖ（３２０Ｖ－１０％）である場合、および、３５２Ｖ（３２０Ｖ＋１０％）である場合の、３つの場合でそれぞれシミュレーションした。図２（ａ）は、第１電源電圧Ｅ１が２８８Ｖ（３２０Ｖの－１０％）の場合のシミュレーション結果を、図２（ｂ）は、第１電源電圧Ｅ１が３２０Ｖの場合のシミュレーション結果を、図２（ｃ）は、第１電源電圧Ｅ１が３５２Ｖ（３２０Ｖの＋１０％）の場合のシミュレーション結果をそれぞれ示している。つまり、図２（ｂ）は、第１電源電圧Ｅ１に変動が生じていない理想的な場合のシミュレーション結果であり、図２（ａ）は、第１電源電圧Ｅ１が低下した場合のシミュレーション結果であり、図２（ｃ）は、第１電源電圧Ｅ１が増加した場合のシミュレーション結果である。その他、電源装置Ａ１でのシミュレーションでは、第２電源電圧Ｅ２を４８Ｖ、第２電源電流Ｉ_E2を２２Ａ、トランス３の巻数比を１：１（巻線Ｌ１の巻き数を３２０、巻線Ｌ２の巻き数を３２０）、トランス３の巻線Ｌ１の励磁インダクタンスを１ｍＨ、インダクタＬ４のインダクタンスを３０μＨとした。

また、電源装置Ａ１の比較対象として、昇降圧チョッパ回路４を備えない構成（例えば従来のＤＡＢ回路）においても、同様にシミュレーションした。図３は、昇降圧チョッパ回路４を備えない構成におけるインバータ１のスイッチング動作をシミュレーションした結果を示している。昇降圧チョッパ回路４を備えない構成でのシミュレーションでは、電源装置Ａ１でのシミュレーションと同様に、第１電源電圧Ｅ１に電圧変動が生じた場合を想定して、第１電源電圧Ｅ１を変えた３つの場合でそれぞれシミュレーションした。昇降圧チョッパ回路４を備えない構成でのシミュレーションでは、電源装置Ａ１でのシミュレーションと異なり、トランス３の巻数比が１：１ではなく、巻線Ｌ１の巻き数を３２０、巻線Ｌ２の巻き数を４８とした。その他の数値は、電源装置Ａ１でのシミュレーションと同様である。

図２（ａ）～（ｃ）および図３（ａ）～（ｃ）は、インバータ１のスイッチング部ＳＷ１１におけるスイッチング波形を示している。図２（ａ）～（ｃ）および図３（ａ）～（ｃ）のそれぞれにおいて、上段は、スイッチング部ＳＷ１１（スイッチング素子Ｑ１１）に入力する駆動信号（ＰＷＭ信号）を示す波形であり、中段は、スイッチング部ＳＷ１１に印加される電圧（以下「スイッチング電圧」という）の波形であり、下段は、スイッチング部ＳＷ１１に流れる電流（以下「スイッチング電流」という）の波形である。なお、スイッチング部ＳＷ１４においては、スイッチング部ＳＷ１１の各波形と同様であり、スイッチング部ＳＷ１２，ＳＷ１３においては、スイッチング部ＳＷ１１の各波形と位相が異なるが波形の形状は略同じである（例えばスイッチング部ＳＷ１１の各波形を反転させた波形となる）。

電源装置Ａ１では、図２（ａ）～（ｃ）のいずれにおいても、スイッチング素子Ｑ１１がターンオン（オフ状態からオン状態への切り替わり）する時刻ｔ２で、スイッチング部ＳＷ１１のスイッチング電圧が０Ｖである。これは、時刻ｔ２以前の時刻ｔ１において、ダイオードＤ１１が導通するので、スイッチング電圧が０Ｖとなるからである。図２（ａ）～（ｃ）のそれぞれにおいて、時刻ｔ１で、スイッチング部ＳＷ１１のスイッチング電流が負の値を示すことから、ダイオードＤ１１が導通していることが分かる。したがって、電源装置Ａ１では、第１電源電圧Ｅ１が変化しても、スイッチング電圧が０Ｖの時に、ターンオンするので、ソフトスイッチングされていることが分かる。

一方、昇降圧チョッパ回路４を備えない構成では、図３（ｂ），（ｃ）に示すように、電源装置Ａ１と同様に、スイッチング素子Ｑ１１がターンオン（オフ状態からオン状態への切り替わり）する時刻ｔ２で、スイッチング部ＳＷ１１のスイッチング電圧が０Ｖであるので、ソフトスイッチングされている。しかしながら、図３（ａ）においては、スイッチング部ＳＷ１１のスイッチング電圧が０Ｖでない時に、スイッチング素子Ｑ１１がターンオンしている。つまり、昇降圧チョッパ回路４を備えない構成では、第１電源電圧Ｅ１が変化すると、ソフトスイッチングされないことがある。

したがって、図２および図３から理解されるように、昇降圧チョッパ回路４を備えない構成では、第１電源電圧Ｅ１に電圧変動が生じると、ソフトスイッチングできないことがあるが、電源装置Ａ１では、第１電源電圧Ｅ１に電圧変動が生じても、ソフトスイッチングできていることが分かる。

上記電源装置Ａ１のシミュレーションでは、第１電源電圧Ｅ１が変動した例を示したが、第２電源電圧Ｅ２が変動した場合も、同様にインバータ１の各スイッチング素子Ｑ１１～Ｑ１４がソフトスイッチングされる。また、上記電源装置Ａ１のシミュレーションでは、直流電源Ｂ１から直流電源Ｂ２に電力が供給される場合（例えば蓄電池を充電する場合）を示したが、反対に、直流電源Ｂ２から直流電源Ｂ１に電力が供給される場合（例えば蓄電池を放電する場合）も、同様にインバータ２の各スイッチング素子Ｑ２１～Ｑ２４がソフトスイッチングされる。

電源装置Ａ１の作用および効果は、次の通りである。

電源装置Ａ１において、２つのインバータ１，２とトランス３とは、ＤＡＢ方式の双方向ＤＣ／ＤＣコンバータである。昇降圧チョッパ回路４は、インバータ２と入出力端子対Ｔ２との間に接続される。この構成によれば、昇降圧チョッパ回路４によって、インバータ２と入出力端子対Ｔ２との間において、昇圧または降圧が可能である。したがって、入出力端子対Ｔ２に印加される第２電源電圧Ｅ２（直流電源Ｂ２の電源電圧）に電圧変動が生じても、昇降圧チョッパ回路４によって、インバータ２に印加される直流電圧（直流端２１に印加される電圧）を、定電圧に制御することが可能となる。これにより、２つのインバータ１，２およびトランス３（ＤＡＢ回路）は、第２電源電圧Ｅ２の電圧変動による影響が低減される。つまり、電源装置Ａ１は、第２電源電圧Ｅ２の電圧変動が生じても、ソフトスイッチングが可能となるので、２つの入出力端子対Ｔ１，Ｔ２間の電力伝送の高効率化を図ることが可能となる。

電源装置Ａ１は、昇降圧チョッパ回路４を制御する制御部７を備える。制御部７は、上記（１）式を満たすように、つまり、第１バスライン電圧Ｖ_BUS1と第２バスライン電圧Ｖ_BUS2とが等しくなるように、各スイッチング素子Ｑ３１，Ｑ３２を制御する。この構成によれば、昇降圧チョッパ回路４によって、第２バスライン電圧Ｖ_BUS2が第１バスライン電圧Ｖ_BUS1に応じて補正されるので、ＤＡＢ回路（２つのインバータ１，２およびトランス３）の両端部（各直流端１１，２１）の電位差が、２つの直流電源Ｂ１，Ｂ２の各電圧変動に関わらず、一定となる。したがって、第１電源電圧Ｅ１および第２電源電圧Ｅ２の電圧変動が生じても、第１バスライン電圧Ｖ_BUS1と第２バスライン電圧Ｖ_BUS2とが等しくなるので、各インバータ１，２のソフトスイッチングにとって好ましい状態が保持される。つまり、電源装置Ａ１は、ＤＡＢ回路において、直流電源Ｂ１，Ｂ２の各電圧変動による影響を受けることなく、ソフトスイッチングが可能となるので、２つの入出力端子対Ｔ１，Ｔ２間の電力伝送の高効率化を図ることが可能となる。

電源装置Ａ１は、２つのインバータ１，２を制御する制御部８を備える。電源装置Ａ１において、ＤＡＢ回路（２つのインバータ１，２およびトランス３）から昇降圧チョッパ回路４へ供給（消費）する電力と、直流電源Ｂ２が消費（供給）する電力とが等しければ、第２バスライン電圧Ｖ_BUS2および第２バスライン電流Ｉ_BUS2による電力と、第２電源電圧Ｅ２および第２電源電流Ｉ_E2による電力とに過不足が生じない。したがって、第２バスライン電圧Ｖ_BUS2が一定になるように制御され、かつ、ＤＡＢ回路で第２バスライン電流Ｉ_BUS2を制御すれば、第２電源電流Ｉ_E2を制御できることになる。そこで、電源装置Ａ１では、制御部８は、上記（２）式を満たすように、つまり、第２バスライン電流Ｉ_BUS2が、第２電源電圧Ｅ２を第２バスライン電圧Ｖ_BUS2で除算した値に、第２電源電流Ｉ_E2の設定値Ｉ_E2__refを乗算した演算値となるように、各スイッチング素子Ｑ１１～Ｑ１４，Ｑ２１～Ｑ２４のスイッチング動作を制御する。したがって、電源装置Ａ１は、第２バスライン電流Ｉ_BUS2の制御によって、第２電源電流Ｉ_E2を制御できるので、直流電源Ｂ２の定電流制御が可能となる。これにより、電源装置Ａ１は、例えば直流電源Ｂ２が蓄電池である場合において、当該蓄電池の充電電流および放電電流を定電流制御することが可能となる。

電源装置Ａ１では、トランス３は、巻線Ｌ１と巻線Ｌ２との巻数比が１：１である。電源装置Ａ１では、昇降圧チョッパ回路４の昇圧または降圧動作によって、２つの入出力端子対Ｔ１，Ｔ２間での変圧（すなわち、第１電源電圧Ｅ１と第２電源電圧Ｅ２との相互変換）を行う。この構成とは異なり、トランス３の巻数比を変え、トランス３の変圧作用によって、２つの入出力端子対Ｔ１，Ｔ２間での変圧を行うことも可能である。なお、この構成では、昇降圧チョッパ回路４は、主に第１電源電圧Ｅ１および第２電源電圧Ｅ２の電圧変動の影響を抑制することに作用する。したがって、本開示の電源装置では、トランス３の巻数比が１：１でなくてもよい。しかしながら、トランス３の変圧作用によって２つの入出力端子対Ｔ１，Ｔ２間での変圧を行う構成では、第１電源電圧Ｅ１および第２電源電圧Ｅ２に応じて、トランス３の巻数比を設計する必要がある。また、トランス３の巻数比が１：１であれば、トランス３の巻数比が１：１でない場合よりも、結合係数を１に近づけ易いので、トランス３での漏れ磁束を低減させることが可能となる。したがって、電源装置Ａ１は、トランス３の巻数比が１：１であることで、トランス３の設計が容易となり、かつ、２つの入出力端子対Ｔ１，Ｔ２間の電力伝送の高効率化をさらに図ることが可能となる。

なお、電源装置Ａ１では、昇降圧チョッパ回路４を設けたことで、昇降圧チョッパ回路４での電力損失の分だけ、電源装置Ａ１全体の電力損失が増加することがある。しかしながら、電源装置Ａ１は、以下に示す利点がある。第１に、昇降圧チョッパ回路４は、絶縁トランスを用いないので、トランス３で昇圧または降圧する場合よりも高周波化する必要がなく、低周波（例えば５ｋＨｚ以上１０ｋＨｚ以下）で動作可能である。つまり、電源装置Ａ１は、昇降圧チョッパ回路４でのスイッチング損失を小さくすることが可能である。第２に、第１電源電圧Ｅ１が４００Ｖ、第２電源電圧Ｅ２が２４Ｖといった著しい電位差が大きい場合でも、電源装置Ａ１は、トランス３の巻数比を１：１で構成することができる。トランス３の巻数比を１：１で構成できれば、上記するように、トランス設計が容易であり、かつ結合係数を１に近づけることが可能となる。第３に、電源装置Ａ１は、ＤＡＢ回路における電流波高率を常時１に近づけることができるので、各巻線Ｌ１，Ｌ２による損失を低減できる。以上のことを考慮すると、昇降圧チョッパ回路４での電力損失が生じても、ＤＡＢ回路に昇降圧チョッパ回路４を設けることの利点は、大きい。

上記実施形態では、昇降圧チョッパ回路４が、インバータ２と入出力端子対Ｔ２との間に接続された例を示したが、この例と異なり、昇降圧チョッパ回路４は、インバータ１と入出力端子対Ｔ１との間に接続されてもよい。２つの昇降圧チョッパ回路４を備え、インバータ１と入出力端子対Ｔ１との間、インバータ２と入出力端子対Ｔ２との間に、それぞれ昇降圧チョッパ回路４が接続されていてもよい。図４は、昇降圧チョッパ回路４が、インバータ１と入出力端子対Ｔ１との間に接続された例を示している。

図４に示す例では、電圧検出器５３は、入出力端子対Ｔ１に印加される直流電圧（すなわち、第１電源電圧Ｅ１）を検出する。電流検出器６１は、インバータ１の直流端１１に流れる直流電流（すなわち、第１バスライン電流Ｉ_BUS1）を検出する。図４に示す例では、電流検出器６１は、直流端１１の低電位側の接続端子に繋がる接続線に配置されるが、直流端１１の高電位側の接続端子に繋がる接続線に配置されてもよい。設定部８１は、第２電源電流Ｉ_E2の設定値Ｉ_E2__refではなく、第１電源電流Ｉ_E1の設定値Ｉ_{E1_ref}を設定する。そして、各制御部７，８は、各電圧検出器５１～５３および電流検出器６１の各検出値と設定部８１の設定値とを用いて、上記（１）式および上記（２）式と同様の演算を行う。例えば、制御部７は、電源装置Ａ１の制御部７と同様に、上記（１）式を満たすように、複数のスイッチング素子Ｑ３１，Ｑ３２の各スイッチング動作を制御する。制御部８は、第１バスライン電流Ｉ_BUS1が、第１電源電圧Ｅ１を第１バスライン電圧Ｖ_BUS1で除算した値に、第１電源電流Ｉ_E1の設定値Ｉ_{E1_ref}を乗算した演算値となるように、つまり、下記（３）式を満たすように、複数のスイッチング素子Ｑ１１～Ｑ１４および複数のスイッチング素子Ｑ２１～Ｑ２４の各スイッチング動作を制御する。

図４に示す例においても、上記電源装置Ａ１と同様に、第１電源電圧Ｅ１および第２電源電圧Ｅ２に電圧変動が生じても、インバータ１，２のソフトスイッチングが可能となる。また、図４に示す例では、ＤＡＢ回路（２つのインバータ１，２およびトランス３）に供給される電圧が低くなるので、耐電圧が低い素子を用いることが可能となる。

図１に示す例および図４に示す例では、直流電源Ｂ１の電源電圧（第１電源電圧Ｅ１）が、直流電源Ｂ２の電源電圧（第２電源電圧Ｅ２）よりも大きい例を示したが、反対に、直流電源Ｂ２の電源電圧（第２電源電圧Ｅ２）が、直流電源Ｂ１の電源電圧（第１電源電圧Ｅ１）よりも大きくてもよい。

本開示にかかる電源装置は、上記した実施形態に限定されるものではない。本開示の電源装置の各部の具体的な構成は、種々に設計変更自在である。

Ａ１：電源装置、１，２：インバータ、１１，２１：直流端、１２，２２：交流端、３：トランス、Ｌ１，Ｌ２：巻線、４：昇降圧チョッパ回路、５１，５２，５３：電圧検出器、６１：電流検出器、７，８：制御部、Ｔ１，Ｔ２：入出力端子対、Ｂ１，Ｂ２：直流電源、Ｑ１１～Ｑ１４，Ｑ２１～Ｑ２４，Ｑ３１，Ｑ３２：スイッチング素子、Ｌ３，Ｌ４：インダクタ

Claims

第１巻線および第２巻線を有するトランスと、
第１直流電源を接続するための第１入出力端子対と、
第２直流電源を接続するための第２入出力端子対と、
前記第１入出力端子対と前記第１巻線との間に電気的に介在し、複数の第１スイッチング素子がフルブリッジ接続された第１インバータと、
前記第２入出力端子対と前記第２巻線との間に電気的に介在し、複数の第２スイッチング素子がフルブリッジ接続された第２インバータと、
第３スイッチング素子を含む昇降圧チョッパ回路と、
前記第１インバータの直流端に印加される第１直流電圧を検出する第１電圧検出器と、
前記第２インバータの直流端に印加される第２直流電圧を検出する第２電圧検出器と、
前記第２入出力端子対に印加される第３直流電圧を検出する第３電圧検出器と、
前記第２インバータの直流端に流れる第１直流電流を検出する電流検出器と、
前記昇降圧チョッパ回路を制御する第１制御部と、
前記第１インバータおよび前記第２インバータを制御する第２制御部と、
を備え、
前記昇降圧チョッパ回路は、前記第２インバータと前記第２入出力端子対との間に接続され、
前記第１制御部は、前記第１直流電圧と前記第２直流電圧とが等しくなるように、前記第３スイッチング素子のスイッチング動作を制御し、
前記第２制御部は、前記第２入出力端子対に流れる第２直流電流を設定する設定部を有し、かつ、前記第１直流電流が、前記第３直流電圧を前記第２直流電圧で除算した値に、前記第２直流電流の設定値を乗算した演算値となるように、前記複数の第１スイッチング素子および前記複数の第２スイッチング素子の各スイッチング動作を制御する、電源装置。
前記トランスは、前記第１巻線と前記第２巻線との巻数比が１：１である、請求項１に記載の電源装置。
前記第１入出力端子対に印加される直流電圧は、前記第２入出力端子対に印加される直流電圧よりも大きい、請求項１または請求項２に記載の電源装置。