JP7735189B2 - 撮像装置 - Google Patents

撮像装置

Info

Publication number
JP7735189B2
JP7735189B2 JP2021577711A JP2021577711A JP7735189B2 JP 7735189 B2 JP7735189 B2 JP 7735189B2 JP 2021577711 A JP2021577711 A JP 2021577711A JP 2021577711 A JP2021577711 A JP 2021577711A JP 7735189 B2 JP7735189 B2 JP 7735189B2
Authority
JP
Japan
Prior art keywords
light
receiving element
transistor
layer
light receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021577711A
Other languages
English (en)
Other versions
JPWO2021161134A1 (ja
JPWO2021161134A5 (ja
Inventor
雄介 根来
誠一 米田
広樹 井上
駿介 佐藤
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JPWO2021161134A1 publication Critical patent/JPWO2021161134A1/ja
Publication of JPWO2021161134A5 publication Critical patent/JPWO2021161134A5/ja
Application granted granted Critical
Publication of JP7735189B2 publication Critical patent/JP7735189B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/20—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from infrared radiation only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/95—Computational photography systems, e.g. light-field imaging systems
    • H04N23/951—Computational photography systems, e.g. light-field imaging systems by using two or more images to influence resolution, frame rate or aspect ratio
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D80/00—Assemblies of multiple devices comprising at least one device covered by this subclass
    • H10D80/30—Assemblies of multiple devices comprising at least one device covered by this subclass the at least one device being covered by groups H10D84/00 - H10D86/00, e.g. assemblies comprising integrated circuit processor chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/182—Colour image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/84—Layers having high charge carrier mobility
    • H10K30/85—Layers having high electron mobility, e.g. electron-transporting layers or hole-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/84—Layers having high charge carrier mobility
    • H10K30/86—Layers having high hole mobility, e.g. hole-transporting layers or electron-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/38—Interconnections, e.g. terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/401—Integrated devices having a three-dimensional layout, e.g. 3D ICs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/601—Assemblies of multiple devices comprising at least one organic radiation-sensitive element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明の一態様は、撮像装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。半導体装置は、半導体特性を利用することで機能しうる装置全般を指す。
基板上に形成された酸化物半導体薄膜を用いてトランジスタを構成する技術が注目されている。例えば、酸化物半導体を有するオフ電流が極めて低いトランジスタを画素回路に用いる構成の撮像装置が特許文献１に開示されている。
特開２０１１－１１９７１１号公報
ＣＭＯＳイメージセンサなどの固体撮像デバイスの画素には、入射した光を光の三原色（赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ））の各成分に分離してデータを取得する副画素が設けられている。当該副画素により、カラー画像データを生成することができる。一般には、輝度情報を精度よく得るために、視感度の高いＧの情報を取得する副画素が多く配置される。例えば、１個の画素にＲ・Ｇ・Ｇ・Ｂ配列の４個の副画素を有する構成が用いられている。
Ｒ・Ｇ・Ｂの各成分は、カラーフィルタを用いて分離することができる。さらに、赤外光よりエネルギーの高い光をカットするフィルタを用いれば、赤外光（ＩＲ）の情報を得ることもできる。カラー画像と赤外光画像を同時に取得するには、カラー用の副画素に加えて、赤外光用の副画素が必要となる。
そのため、副画素の構成をＲ・Ｇ・Ｇ・Ｂ・ＩＲ配列またはＲ・Ｇ・Ｂ・ＩＲ配列にすることになる。前者は副画素が５個になるため、Ｒ・Ｇ・Ｇ・Ｂ配列を有する同一サイズのイメージセンサと比べると、全体の画素数は減少し、解像度が低下する。また、後者では、同様の比較において、画素数は変わらないが、輝度情報を取得する機能は低下してしまう。
本発明の一態様は、高解像度でカラー画像が撮像できる撮像装置を提供することを課題の一とする。本発明の一態様は、高解像度でカラー画像と赤外光画像を撮像できる撮像装置を提供することを課題の一とする。本発明の一態様は、高精細化が容易な撮像装置を提供することを課題の一とする。本発明の一態様は、高開口率化が容易な撮像装置を提供することを課題の一とする。本発明の一態様は、多機能な撮像装置を提供することを課題の一とする。
また、本発明の一態様は、信頼性の高い撮像装置を提供することを課題の一とする。本発明の一態様は、新規な構成を有する撮像装置を提供することを課題の一とする。本発明の一態様は、新規な構成を有する半導体装置、電子機器などを提供することを課題の一とする。本発明の一態様は、先行技術の問題点の少なくとも一つを少なくとも軽減することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から抽出することが可能である。
本発明の一態様は第１の受光素子、第２の受光素子、第３の受光素子、第４の受光素子、第１の機能層、及び第２の機能層を有する撮像装置である。第１の受光素子は、第１の波長の光に感度を有する光電変換素子である。第２の受光素子は、第２の波長の光に感度を有する光電変換素子である。第３の受光素子は、第３の波長の光に感度を有する光電変換素子である。第４の受光素子は、第４の波長の光に感度を有する光電変換素子である。第１の機能層は、第１のトランジスタを有する。第２の機能層は、第２のトランジスタを有する。第２の機能層上に、第１の機能層、第４の受光素子、第３の受光素子、第２の受光素子、及び第１の受光素子が、この順で積層される。第１の受光素子、第２の受光素子、第３の受光素子、及び第４の受光素子はそれぞれ、第１の導電層、第１のバッファ層、光電変換層、第２のバッファ層、及び第２の導電層がこの順で積層された積層構造を有する。光電変換層は、有機化合物を含み、第１のバッファ層、及び第２のバッファ層は、それぞれ金属または有機化合物を含む。第１のトランジスタは、第１の受光素子、第２の受光素子、第３の受光素子、及び第４の受光素子のうち、いずれか一が有する第１の導電層と電気的に接続される。第２のトランジスタは、第１のトランジスタと電気的に接続される。
また、本発明の他の一態様は、第１の受光素子、第２の受光素子、第３の受光素子、第４の受光素子、第１の機能層、及び第２の機能層を有する撮像装置である。第１の受光素子は、第１の波長の光に感度を有する光電変換素子である。第２の受光素子は、第２の波長の光に感度を有する光電変換素子である。第３の受光素子は、第３の波長の光に感度を有する光電変換素子である。第４の受光素子は、第４の波長の光に感度を有する光電変換素子である。第１の機能層は、第１のトランジスタを有する。第２の機能層は、第２のトランジスタを有する。第２の機能層上に、第１の機能層、第４の受光素子、第３の受光素子、第２の受光素子、及び第１の受光素子が、この順で積層される。第１の受光素子、第２の受光素子、及び第３の受光素子はそれぞれ、第１の導電層、第１のバッファ層、光電変換層、第２のバッファ層、及び第２の導電層がこの順で積層された積層構造を有する。光電変換層は、有機化合物を含み、第１のバッファ層、及び第２のバッファ層は、それぞれ金属または有機化合物を含む。第４の受光素子は、第１の単結晶基板に設けられ、且つ、第１の単結晶基板中にｐｎ接合を有する光電変換部を有する。第１のトランジスタは、第１の受光素子、第２の受光素子、及び第３の受光素子のうち、いずれか一が有する第１の導電層と電気的に接続される。第２のトランジスタは、第１のトランジスタと電気的に接続される。
また、上記において、第１のトランジスタは、第１の単結晶基板に設けられ、且つ、第１の単結晶基板中にチャネル形成領域を有することが好ましい。
また、上記いずれかにおいて、第１のトランジスタは、チャネル形成領域にシリコンを含むことが好ましい。または、上記いずれかにおいて、第１のトランジスタは、チャネル形成領域に酸化物半導体を含むことが好ましい。
また、上記いずれかにおいて、第２のトランジスタは、第１の単結晶基板に設けられ、且つ、第１の単結晶基板中にチャネル形成領域を有することが好ましい。
また、上記において、第１の機能層と、第２の機能層との間に、第３の機能層を有し、第３の機能層は、第３のトランジスタを有し、第３のトランジスタは、チャネル形成領域に酸化物半導体を含むことが好ましい。
また、上記いずれかにおいて、プラグを有することが好ましい。このとき、プラグは、第１のトランジスタのソース及びドレインの一方と、第１の受光素子が有する第１の導電層とを電気的に接続する。また、第２の受光素子が有する光電変換層は第１の開口部を有することが好ましい。さらに第２の受光素子が有する第２の導電層は第２の開口部を有することが好ましい。このとき、プラグは、第１の開口部の内部において、光電変換層と接する部分を有することが好ましい。さらに、プラグは、第２の開口部の内側に位置する部分を有し、且つ、第１の導電層及び第２の導電層とは接しないことが好ましい。
または、上記いずれかにおいて、プラグを有することが好ましい。このとき、プラグは、第１のトランジスタのソース及びドレインの一方と、第１の受光素子が有する第１の導電層とを電気的に接続することが好ましい。さらに、第２の受光素子が有する光電変換層は第１の開口部を有することが好ましい。また、第２の受光素子が有する第２の導電層は第２の開口部を有することが好ましい。さらに、プラグは、第１の開口部の内側に位置する部分、及び第２の開口部の内側に位置する部分を有し、且つ、第１の導電層、光電変換層、及び第２の導電層とは接しないことが好ましい。
また、上記いずれかにおいて、第１の波長の光、第２の波長の光、第３の波長の光、及び第４の波長の光のうち、いずれか３つは可視光であり、残りの１つは赤外光または紫外光であることが好ましい。
また、上記いずれかにおいて、波長が短い方から、第１の波長、第２の波長、第３の波長、第４の波長の順であることが好ましい。
本発明の一態様によれば、高解像度でカラー画像が撮像できる撮像装置を提供できる。または、高解像度でカラー画像と赤外光画像を撮像できる撮像装置を提供できる。または、高精細化が容易な撮像装置を提供できる。または、高開口率化が容易な撮像装置を提供できる。または、多機能な撮像装置を提供できる。
また、本発明の一態様によれば、信頼性の高い撮像装置を提供できる。または、新規な構成を有する撮像装置を提供できる。または、新規な構成を有する半導体装置、電子機器などを提供できる。または、先行技術の問題点の少なくとも一つを少なくとも軽減できる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から抽出することが可能である。
図１は、撮像装置の構成例を説明する図である。
図２は、撮像装置の構成例を説明する図である。
図３Ａ乃至図３Ｆは、撮像装置の構成例を説明する図である。
図４は、撮像装置の構成例を説明する図である。
図５は、撮像装置の構成例を説明する図である。
図６Ａ及び図６Ｂは、受光素子の構成例を説明する図である。
図７Ａ及び図７Ｂは、受光素子の構成例を説明する図である。
図８は、撮像装置の構成例を説明する図である。
図９Ａ乃至図９Ｃは、トランジスタの構成例を説明する図である。
図１０Ａ乃至図１０Ｄは、トランジスタの構成例を説明する図である。
図１１は、撮像装置の構成例を説明する図である。
図１２は、撮像装置の構成例を説明する図である。
図１３は、撮像装置の構成例を説明する図である。
図１４は、撮像装置の構成例を説明する図である。
図１５は、撮像装置の構成例を説明する図である。
図１６は、撮像装置を説明する図である。
図１７は、画素ブロックおよび回路を説明する図である。
図１８Ａ及び図１８Ｂは、画素を説明する図である。
図１９Ａ及び図１９Ｂは、画素ブロックおよび回路の動作を説明するタイミングチャートである。
図２０Ａ及び図２０Ｂは、回路を説明する図である。
図２１は、メモリセルを説明する図である。
図２２Ａ及び図２２Ｂは、ニューラルネットワークの構成例を示す図である。
図２３Ａ１乃至図２３Ａ３及び図２３Ｂ１乃至図２３Ｂ３は、撮像装置を収めたパッケージ、モジュールの斜視図である。
図２４Ａ乃至図２４Ｆは、電子機器を説明する図である。
図２５Ａ及び図２５Ｂは、移動体を説明する図である。図２５Ｃは、電子機器を説明する図である。
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
なお、本明細書で説明する各図において、各構成要素の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
なお、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではない。
トランジスタは半導体素子の一種であり、電流または電圧を増幅する機能、及び、導通または非導通を制御するスイッチング動作などを実現することができる。本明細書におけるトランジスタは、ＩＧＦＥＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）及び薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を含む。
また、「ソース」と「ドレイン」の機能は、異なる極性のトランジスタを採用する場合、または、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」と「ドレイン」の用語は、入れ替えて用いることができるものとする。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極及び配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、コイル、容量素子、その他の各種機能を有する素子などが含まれる。
なお、以下では「上」、「下」などの向きを示す表現は、基本的には図面の向きと合わせて用いるものとする。しかしながら、説明を容易にするためなどの目的で、明細書中の「上」または「下」が意味する向きが、図面とは一致しない場合がある。一例としては、積層体等の積層順（または形成順）などを説明する場合に、図面において当該積層体が設けられる側の面（被形成面、支持面、接着面、平坦面など）が当該積層体よりも上側に位置していても、その向きを下、これとは反対の向きを上、などと表現する場合がある。
（実施の形態１）
本実施の形態では、本発明の一態様の撮像装置について説明する。
本発明の一態様は、複数の受光素子と、第１の機能層と、第２の機能層とを有する撮像装置である。第１の機能層、及び第２の機能層は、それぞれ１以上のトランジスタを有する。複数の受光素子は、それぞれ異なる波長の光に感度を有する光電変換素子である。本発明の一態様は、第２の機能層上に第１の機能層が積層され、さらに第１の機能層上に複数の受光素子が積層される。
複数の受光素子は、それぞれ異なる波長の光を吸収し、電気信号に変換する機能を有する。複数の受光素子のうち、最も上側（撮像面側、光の入射側）に位置する受光素子（第１の受光素子ともいう）は、第１の波長を含む波長域の光を吸収し、それ以外の波長域の光を透過する。また、上側から第１の受光素子の次に位置する受光素子（第２の受光素子ともいう）は、第１の受光素子で透過した光のうち、第２の波長を含む波長域の光を吸収し、それ以外の波長域の光を透過する。複数の受光素子のうち、最も下側に位置する受光素子は、これよりも上側に位置する一以上の受光素子（例えば第１の受光素子及び第２の受光素子）で透過した光のうち、所定の波長を含む波長域の光を吸収する。このように、積層された複数の受光素子は、それぞれ異なる波長の光を吸収し、電気信号に変換することができる。
本発明の一態様の撮像装置は、複数の受光素子を積層することができるため、複数の受光素子を並べて配置する場合に比べて、一つの受光素子の受光面積を大きくできる。これにより、各受光素子の感度を高めることができる。また、複数の受光素子を並べて配置する場合に比べて、一つの画素の面積を縮小することが可能となるため、感度を低下させることなく、高精細化することができる。
第１の機能層は、画素回路を構成するトランジスタを含む。第１の機能層が有するトランジスタ（第１のトランジスタともいう）は、その上に積層される複数の受光素子の一つと電気的に接続される。また、第１の機能層の下に位置する第２の機能層が有するトランジスタ（第２のトランジスタともいう）は、第１のトランジスタと電気的に接続される構成としてもよいし、第１の機能層に設けられる配線と電気的に接続される構成としてもよい。第２の機能層には、画素回路を構成する他のトランジスタを含む構成としてもよい。
第１の機能層には、画素回路のほかに様々な回路を設けてもよい。例えば画素を駆動する駆動回路、画素のデータを読み出すための読み出し回路、保護回路、記憶回路などを設けることができる。
また、第２の機能層には、駆動回路、読み出し回路、保護回路、記憶回路、演算回路、電源回路、信号生成回路など、様々な回路を設けることができる。また、第１の機能層に含まれるトランジスタ、容量、抵抗、配線などの素子（要素）と第２の機能層に含まれる当該素子（要素）とにより、回路を構成してもよい。第１の機能層と、第２の機能層とを積層することで、多機能化及び微細化を実現することができる。
特に、第２の機能層に、画素回路を駆動するための駆動回路を設けることが好ましい。画素回路及び受光素子と重ねて駆動回路を配置することで、これらを並べて配置する場合と比較して、駆動回路と画素回路の間の配線を極めて短くすることができる。これにより、信号の遅延、及び信号レベルの低下の影響を抑制することができる。
さらに、第２の機能層に、記憶回路及び演算回路を設ける構成とすることが好ましい。記憶回路及び演算回路により、各画素回路で撮像した画像データに対して画像処理を施して出力することができる。このとき、第２の機能層が有する演算回路は、積和演算回路を有することが好ましい。これにより、機械学習、特にニューラルネットワークを用いた画像処理を実行することが可能となる。
このように、複数の機能層と、複数の受光素子とを積層することにより、撮像装置の高感度化、高精細化、多機能化、または小型化を実現することができる。
以下では、より具体的な構成例について、図面を参照して説明する。
［画素の構成例］
図１に、撮像装置１０の一画素に相当する部分の斜視概略図を示している。撮像装置１０は、受光素子２０Ｂ、受光素子２０Ｇ、受光素子２０Ｒ、受光素子２０ＩＲ、機能層１１、及び機能層１２を有する。機能層１１は、機能層１２上に積層して設けられている。受光素子２０ＩＲ、受光素子２０Ｒ、受光素子２０Ｇ、及び受光素子２０Ｂは、機能層１１上にこの順で積層されている。複数の受光素子のうち最上層に位置する受光素子２０Ｂ側が、撮像面側（光の入射側）に相当する。
機能層１１と、各受光素子とは、プラグによって電気的に接続されている。図１では、受光素子２０ＩＲと機能層１１とを電気的に接続するプラグ１３ＩＲ、受光素子２０Ｒと機能層１１とを電気的に接続するプラグ１３Ｒ、受光素子２０Ｇと機能層１１とを電気的に接続するプラグ１３Ｇ、及び受光素子２０Ｂと機能層１１とを電気的に接続するプラグ１３Ｂが設けられている。
ここで、プラグ１３Ｒは、受光素子２０ＩＲが設けられる層を介して機能層１１と受光素子２０Ｒとを電気的に接続する。そのため、プラグ１３Ｒと受光素子２０ＩＲとは電気的にショートしないように、離隔して設けられている。
同様に、プラグ１３Ｇは、受光素子２０Ｇと機能層１１の間に位置する受光素子２０ＩＲ及び受光素子２０Ｒと、離隔して設けられている。また、プラグ１３Ｂは、受光素子２０Ｂと機能層１１との間に位置する受光素子２０ＩＲ、受光素子２０Ｒ、及び受光素子２０Ｇと、離隔して設けられている。
なお、例えばプラグ１３Ｒと受光素子２０ＩＲとは、電気的にショートしなければよく、受光素子２０ＩＲを構成する複数の層のうち、一部がプラグ１３Ｒと接していてもよい。プラグ１３Ｇ、プラグ１３Ｂについても同様に、各受光素子の一部と接していてもよい。
図２は、撮像装置の一つの画素を説明するための断面模式図である。
図２に示す撮像装置１０は、機能層１２、機能層１１、受光素子２０ＩＲ、受光素子２０Ｒ、受光素子２０Ｇ、及び受光素子２０Ｂが、この順で積層されている。２つの受光素子の間には、透光性を有する絶縁層１４が設けられている。機能層１１と受光素子２０ＩＲとの間には、絶縁層１５が設けられている。
各受光素子は、導電層２２と、導電層２３と、これらの間に光電変換層を有する。受光素子２０Ｂが有する光電変換層２１Ｂは、青色の光（Ｂ）に感度を有する。受光素子２０Ｇが有する光電変換層２１Ｇは、緑色の光（Ｇ）に感度を有する。受光素子２０Ｒが有する光電変換層２１Ｒは、赤色の光（Ｒ）に感度を有する。受光素子２０ＩＲが有する光電変換層２１ＩＲは、赤外光（ＩＲ）に感度を有する。導電層２２及び導電層２３は、透光性を有する。なお、最も機能層１１側に位置する受光素子２０ＩＲの導電層２２には、遮光性の導電性材料を用いてもよい。特に、光反射性を有する導電性材料を用いることで、光電変換層２１ＩＲを透過した光を反射することができるため、各受光素子の変換効率（外部量子効率ともいう）を高めることができる。
機能層１１には、複数のトランジスタ３１が設けられている。トランジスタ３１は、受光素子２０ＩＲ、受光素子２０Ｒ、受光素子２０Ｇ、及び受光素子２０Ｂのうち、いずれか一つが有する導電層２２と電気的に接続されている。ここでは、導電層２２と、トランジスタ３１のソース及びドレインの一方とが電気的に接続される例を示している。また、各受光素子の導電層２３には、共通電位（ここでは接地電位）が与えられている。なお、各受光素子の導電層２３に、それぞれ異なる電位を与えてもよい。
機能層１２には、複数のトランジスタ３２が設けられている。トランジスタ３２は、機能層１１が有するトランジスタ３１、または配線、電極、もしくは端子などと電気的に接続する。図２では、トランジスタ３２のゲートが、トランジスタ３１のソース及びドレインの他方と電気的に接続される例を示している。
機能層１２が有するトランジスタ３２は、単結晶基板に設けられることが好ましい。例えば、単結晶基板の一部にチャネルが形成されるトランジスタを好適に適用することができる。または、単結晶基板上に形成された半導体薄膜に、チャネルが形成されるトランジスタを適用してもよい。単結晶基板としては、代表的にはシリコン基板を用いることができる。また、単結晶基板として、炭化シリコン基板、窒化ガリウム基板、または酸化物半導体基板などの、シリコン以外の半導体基板を用いてもよい。
各受光素子が有する各光電変換層は、所定の波長を含む波長域の光を吸収することが好ましい。これにより、各受光素子を光に対するカットフィルタとして用いることができる。図２に示す例では、青色の光（Ｂ）は、受光素子２０Ｂで吸収される。また緑色の光（Ｇ）は、受光素子２０Ｂを透過し、受光素子２０Ｇで吸収される。赤色の光（Ｒ）は、受光素子２０Ｂ及び受光素子２０Ｇを透過し、受光素子２０Ｒで吸収される。赤外光（ＩＲ）は、受光素子２０Ｂ、受光素子２０Ｇ、及び受光素子２０Ｒを透過し、受光素子２０ＩＲで吸収される。
図２で示す例は、光の入射側から順に、短波長の光に感度を有する受光素子を積層した例である。短波長の光は長波長の光よりも散乱、吸収されやすいため、光の入射側に近いほど短波長の光を受光する受光素子を配置することで、光の減衰の影響を低減することができ、感度の高い撮像装置を実現することができる。
なお、各受光素子の積層順は、図１及び図２に示す構成に限られない。各受光素子の特性に応じて、積層順を適宜変更することができる。例えば、吸収する光の波長域が狭い受光素子ほど光の入射側に配置し、波長域が広い受光素子ほど入射側とは反対側に配置することが好ましい。図３の各図には、他の積層順の例を示している。
図３Ａは、光の入射側に近いほど、長波長の光を受光する受光素子を配置した例である。具体的には、光の入射側から、受光素子２０ＩＲ、受光素子２０Ｒ、受光素子２０Ｇ、受光素子２０Ｂの順で、積層されている。
図３Ｂは、光の入射側から、受光素子２０Ｒ、受光素子２０Ｇ、受光素子２０Ｂ、受光素子２０ＩＲの順で、積層した場合の例である。
図３Ｃは、光の入射側から、受光素子２０Ｇ、受光素子２０Ｂ、受光素子２０Ｒ、受光素子２０ＩＲの順で、積層した場合の例を示している。また、図３Ｄは、光の入射側から、受光素子２０Ｒ、受光素子２０Ｂ、受光素子２０Ｇ、受光素子２０ＩＲの順で、積層した場合の例である。
また、図３Ｅ、図３Ｆは、赤外光（ＩＲ）を受光する受光素子２０ＩＲにかえて、紫外光（ＵＶ）を受光する受光素子２０ＵＶを用いた場合の例である。
図３Ｅは、光の入射側から、受光素子２０ＵＶ、受光素子２０Ｂ、受光素子２０Ｇ、受光素子２０Ｒの順で、積層した場合の例を示している。また、図３Ｆは、光の入射側から、受光素子２０Ｂ、受光素子２０Ｇ、受光素子２０Ｒ、受光素子２０ＵＶの順で、積層した場合の例を示している。
なお、ここでは４種類の受光素子を積層する例を示したが、これに限られず、３種類の受光素子を積層する構成としてもよいし、５種類以上の受光素子を積層してもよい。また、２以上の同じ受光素子を含む積層構造としてもよい。図４には、受光素子２０Ｂ、受光素子２０Ｇ、及び受光素子２０Ｒの３種類の受光素子を積層した場合の例を示している。
図５に、上記とは一部の構成が異なる撮像装置１０の断面模式図を示している。
図５では、受光素子間に絶縁層１４を設けない例を示している。４つの受光素子（２０Ｂ、２０Ｇ、２０Ｒ、２０ＩＲ）は、直列に接続されている。さらに、隣接する２つの受光素子間で、電極が共通に用いられている。
具体的には、導電層２２上に、光電変換層２１ＩＲと光電変換層２１Ｒとが導電層２４を介して積層されている。導電層２４は、受光素子２０ＩＲの上部電極としての機能と、受光素子２０Ｒの下部電極としての機能を兼ね備える。同様に、光電変換層２１Ｒと光電変換層２１Ｇとは、導電層２４を介して積層されている。また光電変換層２１Ｇと光電変換層２１Ｂとは、導電層２４を介して積層されている。光電変換層２１Ｂ上には、導電層２３を有する。導電層２２及び各導電層２４は、それぞれ別のトランジスタ３１と電気的に接続されている。また、導電層２３には、接地電位が与えられている。
図５に示す例では、４つの導電層（導電層２２と、３つの導電層２４）の電位を取得し、これらの差分を算出することで、各受光素子で受光した光の強度に応じた信号を得ることができる。
［受光素子の構成例］
以下では、受光素子のより具体的な構成例について説明する。ここでは、図１で例示した４つの受光素子のうち、最も下側に位置する受光素子（受光素子２０ＩＲ）を例に挙げて説明する。
図６Ａには、２×２画素分の受光素子２０ＩＲの斜視概略図を示している。また、図６Ｂは、図６Ａの各層を上下に展開した斜視概略図を示している。
図６Ｂに示すように導電層２２は、島状の形状を有している。ここでは４画素分の領域を示しているため、図６Ｂには４つの島状の導電層２２を示している。導電層２２には、プラグ１３ＩＲが電気的に接続されている。また導電層２２は、プラグ１３Ｂ、プラグ１３Ｇ、及びプラグ１３Ｒと接しないように、３辺に切り欠き部が設けられた形状を有する。これにより、受光素子の受光面積をできるだけ大きくすることができる。
光電変換層２１ＩＲは、バッファ層２１ａ、活性層２１ｂ、およびバッファ層２１ｃが積層された積層構造を有する。バッファ層２１ａおよびバッファ層２１ｃは、それぞれキャリア輸送層として機能する。活性層２１ｂは、光電効果によって電荷を発生する機能を有する。バッファ層２１ａ、活性層２１ｂ、及びバッファ層２１ｃは、それぞれ有機化合物を含むことが好ましい。また、光電変換層２１ＩＲは、隣接する画素間で連続するように設けられている。
光電変換層２１ＩＲは、プラグ１３Ｂ、プラグ１３Ｇ、及びプラグ１３Ｒと接しないように、開口部１６ａを有する。図６Ｂでは、開口部１６ａの内部に、３本のプラグが位置している。
導電層２３は、光電変換層２１ＩＲと同一の上面形状を有する。すなわち、導電層２３と光電変換層２１ＩＲとは、同じフォトマスク等を用いて加工することができる。導電層２３は、隣接する画素間で連続するように設けられている。
導電層２３は、プラグ１３Ｂ、プラグ１３Ｇ、及びプラグ１３Ｒと接しないように、開口部１６ｂを有する。図６Ｂでは、開口部１６ｂの内部に、３本のプラグが位置している。
図７Ａ、図７Ｂには、光電変換層２１ＩＲと各プラグとが接している場合の例を示している。
光電変換層２１ＩＲを構成するバッファ層２１ａ、活性層２１ｂ、及びバッファ層２１ｃに、電気伝導性の低い材料を用いる場合、図７Ａ、図７Ｂに示すように、光電変換層２１ＩＲとプラグとを接して設けても不具合が生じない場合がある。このような構成とすることで、工程を簡略化することができる。なお、光電変換層２１ＩＲを構成する各層において、電気伝導性の高い材料が含まれる場合には、プラグ間が電気的にショートしてしまう恐れがあるため、図６Ａ等に示す構成とすることが好ましい。
［撮像装置の構成例１］
以下では、撮像装置の構成例について説明する。
なお、以下に示す絶縁層及び導電層などの要素は一例であり、他の要素が含まれていてもよい。また、以下に示す要素の一部が省略されていてもよい。また、以下に示す積層構造は、必要に応じて、貼り合わせ工程、研磨工程などを用いて形成することができる。
〔構成例１－１〕
図８は、撮像装置の断面概略図である。撮像装置は、機能層１２、機能層１１、受光素子２０ＩＲ、受光素子２０Ｒ、受光素子２０Ｇ、及び受光素子２０Ｇが、この順で積層された積層構造を有する。なお、受光素子の積層順は、これに限られず、適宜変更することができる。
機能層１２は、シリコン基板５１に設けられた回路の要素を有する。ここでは、当該回路の要素の一部として、トランジスタ６１ａ及びトランジスタ６１ｂを示している。
機能層１２には、シリコン基板５１、トランジスタ６１ａ、トランジスタ６１ｂ、各種絶縁層、各種導電層が設けられる。各絶縁層は、保護層、層間絶縁層、及び平坦化層の一以上の機能を有する。各導電層は、プラグ、配線、及び電極等の一以上の機能を有する。
絶縁層としては、例えば酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜などの無機絶縁膜を用いることができる。また、アクリル樹脂、ポリイミド樹脂などの有機絶縁膜を用いてもよい。絶縁層として、上述した無機絶縁膜または有機絶縁膜を２以上積層した積層膜を用いてもよい。
また、配線、電極、またはプラグとして用いることのできる導電層としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンなどから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を適宜選択して用いることができる。導電層として、上述した導電性材料を含む導電膜を２以上積層した積層膜を用いてもよい。
トランジスタ６１ａ及びトランジスタ６１ｂは、シリコン基板５１にチャネルが形成されるトランジスタ（Ｓｉトランジスタともいう）である。図８では、トランジスタ６１ａ及びトランジスタ６１ｂとして、フィン型のトランジスタを適用した場合の例を示している。フィン型のＳｉトランジスタのチャネル幅方向の断面を図９Ａに示す。なお、Ｓｉトランジスタは、図９Ｂに示すように、プレーナ型のトランジスタであってもよい。
また、図９Ｃに示すように、Ｓｉトランジスタは、シリコン薄膜の半導体層５４を有するトランジスタであってもよい。半導体層５４は、例えば、シリコン基板５１上の絶縁層５３上に形成された単結晶シリコン（ＳＯＩ：Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）とすることができる。または、半導体層５４として、多結晶シリコンを用いてもよい。
機能層１１は、機能層１２上に設けられた回路の要素を有する。ここでは、当該回路の要素の一部として、トランジスタ６２ａ及びトランジスタ６２ｂを示している。
トランジスタ６２ａ及びトランジスタ６２ｂは、酸化物半導体層にチャネルが形成されるトランジスタ（ＯＳトランジスタともいう）である。
機能層１１と機能層１２との間には、絶縁層５２が設けられている。絶縁層５２は、水または水素などの拡散を防ぐバリア膜として機能する。絶縁層５２としては、窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ガリウム膜、酸化窒化ガリウム膜、酸化イットリウム膜、酸化窒化イットリウム膜、酸化はハフニウム膜、酸化窒化ハフニウム膜、イットリア安定化ジルコニア（ＹＳＺ）膜などの水または水素に対するバリア性の高い絶縁膜を用いることが好ましい。
特に、バリア膜として機能する絶縁層５２として、水素の拡散を防止する機能を有する膜を用いることが好ましい。Ｓｉデバイスにおいて、水素はダングリングボンドを終端するために必要とされるが、ＯＳトランジスタの近傍にある水素は、酸化物半導体層中にキャリアを生成する要因の一つとなり、信頼性を低下させる。したがって、Ｓｉデバイスが形成される層とＯＳトランジスタが形成される層との間には、水素のブロッキング膜が設けられることが好ましい。
図１０Ａに、トランジスタ６２ａ及びトランジスタ６２ｂに適用することのできるＯＳトランジスタの詳細を示す。図１０Ａに示すＯＳトランジスタは、半導体層及び導電層の積層上に絶縁層を設け、当該半導体層に達する開口部を設けることでソース電極及びドレイン電極を形成するセルフアライン型の構成である。
ＯＳトランジスタは、酸化物半導体に形成されるチャネル形成領域、ソース領域７３及びドレイン領域７４のほか、ゲート電極７１、ゲート絶縁層７２を有する構成とすることができる。上記開口部には、少なくともゲート絶縁層７２及びゲート電極７１が設けられる。当該開口部には、さらに半導体層７７が設けられていてもよい。ソース領域７３上にはソース電極７５が、ドレイン領域７４上にはドレイン電極７６が、それぞれ設けられる。
ＯＳトランジスタは、図１０Ｂに示すように、ゲート電極７１をマスクとして半導体層にソース領域７３及びドレイン領域７４を形成するセルフアライン型の構成としてもよい。
または、図１０Ｃに示すように、ソース電極７５またはドレイン電極７６とゲート電極７１とが重なる領域を有する、ノンセルフアライン型のトップゲート型トランジスタであってもよい。
ここでは、ＯＳトランジスタがバックゲート７８を有する構造を示しているが、バックゲートを有さない構造であってもよい。バックゲート７８は、図１０Ｄに示すＯＳトランジスタのチャネル幅方向の断面図のように、対向して設けられるＯＳトランジスタのフロントゲートとして機能するゲート電極７１と電気的に接続してもよい。なお、図１０Ｄは、図１０Ａに示すＯＳトランジスタの断面の例を示しているが、その他の構造のトランジスタも同様である。また、バックゲート７８に、フロントゲートとは異なる固定電位または信号を供給することができる構成であってもよい。
図８において、機能層１１上には、受光素子２０ＩＲ、受光素子２０Ｒ、受光素子２０Ｇ、及び受光素子２０Ｂが積層されている。
各受光素子は、それぞれ導電層２２、バッファ層２１ａ、活性層２１ｂ、バッファ層２１ｃ、及び導電層２３が積層された構成を有する。各受光素子の活性層２１ｂは、それぞれ異なる有機化合物を含むことが好ましい。また、各受光素子のバッファ層２１ａ及びバッファ層２１ｃは、それぞれ金属または有機化合物を含むことが好ましい。各受光素子のバッファ層２１ａ及びバッファ層２１ｃは、それぞれ異なる材料（金属または有機化合物）を含んでもよいし、２以上の受光素子に同じ材料を用いてもよい。
バッファ層２１ａ及びバッファ層２１ｃの一方は、ホール輸送層及びホール注入層の一方または双方として機能する。また、バッファ層２１ａ及びバッファ層２１ｃの他方は、電子輸送層及び電子注入層の一方または双方として機能する。活性層２１ｂは、光電変換層として機能する。
光電変換層としては、ｎ型有機半導体及びｐ型有機半導体の混合層（バルクヘテロ接合構造）を用いることができる。
以下では、バッファ層２１ａ、活性層２１ｂ、及びバッファ層２１ｃ、及びこれらに用いることのできる材料について説明する。
ホール注入層は、電極から受光素子にホールを注入する層である。ホール注入層は、ホール注入性の高い材料を含む層である。ホール注入性の高い材料としては、ホール輸送性材料とアクセプター性材料（電子受容性材料）とを含む複合材料、または芳香族アミン化合物などを用いることができる。
ホール輸送層は、ホールを輸送する層である。ホール輸送層は、ホール輸送性材料を含む層である。ホール輸送性材料としては、１０－６ｃｍ２／Ｖｓ以上のホール移動度を有する物質が好ましい。なお、電子よりもホールの輸送性の高い物質であれば、これら以外のものも用いることができる。ホール輸送性材料としては、π電子過剰型複素芳香族化合物（例えばカルバゾール誘導体、チオフェン誘導体、フラン誘導体など）、または芳香族アミン（芳香族アミン骨格を有する化合物）等のホール輸送性の高い材料が好ましい。
電子輸送層は、電子を輸送する層である。電子輸送層は、電子輸送性材料を含む層である。電子輸送性材料としては、１×１０－６ｃｍ２／Ｖｓ以上の電子移動度を有する物質が好ましい。なお、ホールよりも電子の輸送性の高い物質であれば、これら以外のものも用いることができる。電子輸送性材料としては、キノリン骨格を有する金属錯体、ベンゾキノリン骨格を有する金属錯体、オキサゾール骨格を有する金属錯体、チアゾール骨格を有する金属錯体等の他、オキサジアゾール誘導体、トリアゾール誘導体、イミダゾール誘導体、オキサゾール誘導体、チアゾール誘導体、フェナントロリン誘導体、キノリン配位子を有するキノリン誘導体、ベンゾキノリン誘導体、キノキサリン誘導体、ジベンゾキノキサリン誘導体、ピリジン誘導体、ビピリジン誘導体、ピリミジン誘導体、その他含窒素複素芳香族化合物を含むπ電子不足型複素芳香族化合物等の電子輸送性の高い材料を用いることができる。
電子注入層は、電極から受光素子に電子を注入する層である。電子注入層は、電子注入性の高い材料を含む層である。電子注入性の高い材料としては、アルカリ金属、アルカリ土類金属、またはそれらの化合物など、金属を含む材料を用いることができる。電子注入性の高い材料としては、電子輸送性材料とドナー性材料（電子供与性材料）とを含む複合材料を用いることもできる。
活性層２１ｂが有するｎ型半導体の材料としては、フラーレン（例えばＣ６０、Ｃ７０等）、フラーレン誘導体等の電子受容性の有機半導体材料が挙げられる。フラーレンは、サッカーボールのような形状を有し、当該形状はエネルギー的に安定である。フラーレンは、ＨＯＭＯ準位及びＬＵＭＯ準位の双方が深い（低い）。フラーレンは、ＬＵＭＯ準位が深いため、電子受容性（アクセプター性）が極めて高い。通常、ベンゼンのように、平面にπ電子共役（共鳴）が広がると、電子供与性（ドナー性）が高くなるが、フラーレンは球体形状であるため、π電子が大きく広がっているにも関わらず、電子受容性が高くなる。電子受容性が高いと、電荷分離を高速に効率よく起こすため、受光素子として有益である。Ｃ６０、Ｃ７０ともに可視光領域に広い吸収帯を有しており、特にＣ７０はＣ６０に比べてπ電子共役系が大きく、長波長領域にも広い吸収帯を有するため好ましい。
また、ｎ型半導体の材料としては、キノリン骨格を有する金属錯体、ベンゾキノリン骨格を有する金属錯体、オキサゾール骨格を有する金属錯体、チアゾール骨格を有する金属錯体、オキサジアゾール誘導体、トリアゾール誘導体、イミダゾール誘導体、オキサゾール誘導体、チアゾール誘導体、フェナントロリン誘導体、キノリン誘導体、ベンゾキノリン誘導体、キノキサリン誘導体、ジベンゾキノキサリン誘導体、ピリジン誘導体、ビピリジン誘導体、ピリミジン誘導体、ナフタレン誘導体、アントラセン誘導体、クマリン誘導体、ローダミン誘導体、トリアジン誘導体、キノン誘導体等が挙げられる。
活性層２１ｂが有するｐ型半導体の材料としては、銅（ＩＩ）フタロシアニン（Ｃｏｐｐｅｒ（ＩＩ） ｐｈｔｈａｌｏｃｙａｎｉｎｅ；ＣｕＰｃ）、テトラフェニルジベンゾペリフランテン（Ｔｅｔｒａｐｈｅｎｙｌｄｉｂｅｎｚｏｐｅｒｉｆｌａｎｔｈｅｎｅ；ＤＢＰ）、亜鉛フタロシアニン（Ｚｉｎｃ Ｐｈｔｈａｌｏｃｙａｎｉｎｅ；ＺｎＰｃ）、スズフタロシアニン（ＳｎＰｃ）、キナクリドン等の電子供与性の有機半導体材料が挙げられる。
また、ｐ型半導体の材料としては、カルバゾール誘導体、チオフェン誘導体、フラン誘導体、芳香族アミン骨格を有する化合物等が挙げられる。さらに、ｐ型半導体の材料としては、ナフタレン誘導体、アントラセン誘導体、テトラセン誘導体、ピレン誘導体、トリフェニレン誘導体、フルオレン誘導体、ピロール誘導体、ベンゾフラン誘導体、ベンゾチオフェン誘導体、インドール誘導体、ジベンゾフラン誘導体、ジベンゾチオフェン誘導体、インドロカルバゾール誘導体、ポルフィリン誘導体、フタロシアニン誘導体、ナフタロシアニン誘導体、キナクリドン誘導体、ポリフェニレンビニレン誘導体、ポリパラフェニレン誘導体、ポリフルオレン誘導体、ポリビニルカルバゾール誘導体、ポリチオフェン誘導体等が挙げられる。
電子供与性の有機半導体材料のＨＯＭＯ準位は、電子受容性の有機半導体材料のＨＯＭＯ準位よりも浅い（高い）ことが好ましい。電子供与性の有機半導体材料のＬＵＭＯ準位は、電子受容性の有機半導体材料のＬＵＭＯ準位よりも浅い（高い）ことが好ましい。
電子受容性の有機半導体材料として、球状のフラーレンを用い、電子供与性の有機半導体材料として、平面に近い形状の有機半導体材料を用いることが好ましい。似た形状の分子同士は集まりやすい傾向にあり、同種の分子が凝集すると、分子軌道のエネルギー準位が近いため、キャリア輸送性を高めることができる。
例えば、活性層２１ｂは、ｎ型半導体とｐ型半導体とを共蒸着して形成することが好ましい。
バッファ層２１ａ、活性層２１ｂ、バッファ層２１ｃには低分子系化合物及び高分子系化合物のいずれを用いることもでき、無機化合物を含んでいてもよい。各層は、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる。
バッファ層２１ａ、活性層２１ｂ、バッファ層２１ｃは、単一の材料（化合物）を含む単層構造、複数の材料を含む単層構造、２以上の単一の材料を含む層を積層した積層構造、２以上の複数の材料を含む層を積層した積層構造、または１以上の単一の材料を含む層と１以上の複数の材料を含む層とを積層した積層構造とすることができる。複数の材料を含む層を真空蒸着法により形成する場合、２以上の材料をそれぞれ蒸発もしくは昇華させて成膜する共蒸着法、または、あらかじめ２以上の材料を混合させた混合材料を蒸発もしくは昇華させて成膜するプレミックス法のいずれを用いてもよい。または共蒸着法とプレミックス法を組み合わせて、３以上の材料を含む層を成膜してもよい。
図８では、トランジスタ６２ａと受光素子２０ＩＲの導電層２２とを電気的に接続するプラグ１３ＩＲと、トランジスタ６２ｂと受光素子２０Ｂの導電層２２とを電気的に接続するプラグ１３Ｂとを、それぞれ明示している。
プラグ１３ＩＲは、トランジスタ６２ａのソース及びドレインの一方と電気的に接続されている。図８では、トランジスタ６２ａのソース及びドレインの他方が、トランジスタ６１ａのゲートと電気的に接続される例を示している。同様に、プラグ１３Ｂは、トランジスタ６２ｂのソース及びドレインの一方と電気的に接続されている。
トランジスタ６２ｂのソース及びドレインの他方は、トランジスタ６１ｂのゲートと電気的に接続されている。このとき、トランジスタ６２ａとトランジスタ６１ａは、一の画素回路の一部を構成し、トランジスタ６２ｂとトランジスタ６１ｂは、他の一の画素回路の一部を構成する。例えば、トランジスタ６２ａ及びトランジスタ６２ｂはそれぞれ転送トランジスタとして機能し、トランジスタ６１ａ及びトランジスタ６１ｂは、増幅トランジスタとして機能する。なお、各トランジスタの接続関係は図８に示す構成に限られない。
図８では、プラグ１３Ｂが、受光素子２０Ｇ、受光素子２０Ｒ及び受光素子２０ＩＲが有するバッファ層２１ａ、活性層２１ｂ、及びバッファ層２１ｃと接して設けられる例を示している。なお、図６等で例示したように、プラグ１３Ｂ等がこれらと接しない構成としてもよい。
図８では、受光素子２０Ｂ上に絶縁層１７を介してマイクロレンズアレイ１８が設けられている。マイクロレンズアレイ１８は、入射した光を集光することにより、効率良く各受光素子に光を入射させる機能を有する。マイクロレンズアレイ１８が有するレンズは、１つの画素毎に配置してもよいし、２以上の画素に１つ配置してもよい。例えば、２×２個の画素を包含するレンズが配列されたマイクロレンズアレイを用いてもよい。
〔構成例１－２〕
以下では、上記とは異なる構成を有する撮像装置の構成例について説明する。なお、上記と重複する部分については説明を省略し、相違する部分について説明を行う。
図１１に、上記構成例１とは一部の構成が異なる撮像装置の断面概略図を示す。図１１に示す撮像装置は、機能層１１の構成が異なる点で、上記構成例１と主に相違している。
機能層１１は、シリコン基板５５に設けられた回路の要素を有する。ここでは、当該回路の要素の一部として、トランジスタ６３ａ及びトランジスタ６３ｂを示している。
機能層１１には、シリコン基板、トランジスタ６３ａ、トランジスタ６３ｂ、各種絶縁層、各種導電層が設けられる。各絶縁層は、保護層、層間絶縁層、及び平坦化層の一以上の機能を有する。各導電層は、プラグ、配線、及び電極等の一以上の機能を有する。
トランジスタ６３ａ及びトランジスタ６３ｂは、シリコン基板５５にチャネルが形成されるＳｉトランジスタである。図１１では、トランジスタ６３ａ及びトランジスタ６３ｂとして、フィン型のトランジスタを適用した場合の例を示している。なお、図９Ａ、図９Ｂ、または図９Ｃに示すトランジスタを適用してもよい。
機能層１１と機能層１２との間に位置する絶縁層８２と絶縁層８３は、貼り合わせ層として機能する。絶縁層８２と絶縁層８３は、貼り合わせ面に相当する面がそれぞれ平坦化されている。絶縁層８２と絶縁層８３とは、同一の材料で形成されることが好ましい。
シリコン基板５５には、貼り合わせ面に達するプラグ８１が設けられている。プラグ８１の一方の端部は、トランジスタ６３ａまたはトランジスタ６３ｂと電気的に接続されている。プラグ８１の他方の端部は、機能層１２が有するプラグ８４と接合されている。機能層１１と機能層１２は、プラグ８１及びプラグ８４を介して電気的に接続され、これらを介して信号の授受を行うことができる。
〔構成例１－３〕
図１２に示す構成は、機能層１１の構成が異なる点で、上記構成例２と主に相違している。図１２に示す撮像装置は、上記構成例２と比較して、機能層１１の上下を反転させた構成を有する。
シリコン基板５５の裏面側（トランジスタ６３ａ等が設けられていない側）の面上に、絶縁層８６が設けられ、絶縁層８６上に受光素子２０ＩＲが設けられている。
シリコン基板５５の内部に設けられる複数のプラグ８１の一部は、絶縁層８６を介して、プラグ１３Ｂ等と電気的に接続されている。また、複数のプラグ８１の他の一部は、受光素子２０ＩＲが有する導電層２２と接して設けられている。すなわち、図１２は、当該プラグ８１がプラグ１３ＩＲを兼ねる構成である。
また、機能層１１の機能層１２との接合面側には、プラグ８５が設けられている。プラグ８５は、機能層１２が有するプラグ８４と接合されている。
［撮像装置の構成例２］
撮像装置が有する複数の受光素子のうちの一つに、半導体基板に形成した受光素子を適用することもできる。以下では、有機化合物を用いた受光素子と、半導体基板に形成した受光素子との両方を備える撮像装置について説明する。
〔構成例２－１〕
図１３に、撮像装置の断面概略図を示す。図１３に示す構成は、機能層１１の構成が異なる点、及び受光素子２０ＩＲの代わりに受光素子４０を有する点で、上記図１２で例示した構成と主に相違している。
受光素子４０は、シリコン基板５６に形成されたｐｎ接合型のフォトダイオードである。受光素子４０は、ｐ型領域に相当する領域４１と、ｎ型領域に相当する領域４２を有する。図１３に示す受光素子４０は、埋め込み型フォトダイオードであり、領域４２の表面側（電流の取り出し側）に設けられた薄いｐ型の領域（領域４１の一部）によって暗電流を抑え、ノイズを低減させることができる。
シリコン基板５６には、素子分離層が設けられている。具体的には、シリコン基板５６には画素を分離するための溝が設けられ、絶縁層５７がシリコン基板５６の上面及び当該溝に設けられる。絶縁層５７が設けられることにより、受光素子４０で発生したキャリアが隣接する画素に流出することを抑えることができる。また絶縁層５７は、迷光の侵入を抑制する機能も有する。
また、シリコン基板５６には、受光素子４０とは別に、ｎ型領域に相当する領域４３が設けられている。また、絶縁層５７及びシリコン基板５６には、領域４３に達する開口部が設けられ、当該開口部にプラグ１３Ｂが設けられている。プラグ１３Ｂは、受光素子２０Ｂの導電層２２と、領域４３とを電気的に接続する。なお、図示しないプラグ１３Ｇ及びプラグ１３Ｒについても同様の構成とすることができる。
機能層１１は、トランジスタ６４ａ、トランジスタ６５ａ、トランジスタ６４ｂ、及びトランジスタ６５ｂを有する。各トランジスタは、シリコン基板５６にチャネルが形成されるトランジスタである。
受光素子４０が有する領域４２の一部は、トランジスタ６４ａのソース及びドレインの一方を兼ねる。また、シリコン基板５６内に設けられる領域４３は、トランジスタ６４ｂのソース及びドレインの一方を兼ねる。図１３では、トランジスタ６４ａと直列に接続されるトランジスタ６５ａと、トランジスタ６４ｂと直列に接続されるトランジスタ６５ｂを示している。
トランジスタ６４ａのソース及びドレインの他方は、プラグ８５及びプラグ８４を介して機能層１２のトランジスタ６１ａのゲートと電気的に接続されている。トランジスタ６４ｂのソース及びドレインの他方は、プラグ８５及びプラグ８４を介して機能層１２のトランジスタ６１ｂのゲートと電気的に接続されている。
ここで、受光素子４０は、トランジスタ６４ａ、トランジスタ６５ａ、トランジスタ６４ｂ、及びトランジスタ６５ｂと重なる領域を有する。これにより、画素の開口率（有効受光面積比）を大きくでき、感度の高い撮像装置を実現できる。
図１３で例示した撮像装置は、例えば、受光素子２０Ｂ、受光素子２０Ｇ、及び受光素子２０Ｒが、それぞれ青色の光、緑色の光、赤色の光を受光し、受光素子４０が赤外光を受光する構成とすることができる。なお、これに限られず、受光素子４０が可視光のいずれかを受光する構成としてもよい。
また、受光素子４０を形成する基板として、シリコン以外の基板を用いてもよい。例えば、シリコンよりもバンドギャップの大きい炭化シリコン、酸化物半導体、窒化ガリウムなどを用いることができる。これにより、紫外光の吸収により電荷を発生させる受光素子を形成することができる。
〔構成例２－２〕
図１４に示す構成は、図１３で例示した構成と比較して、機能層１１の代わりに機能層１１ａと機能層１１ｂを有する点で相違している。すなわち、図１４に示す撮像装置は、４つの受光素子と、３つの機能層を積層した構成を有する。
機能層１１ａ及び受光素子４０は、図１３で例示した機能層１１と受光素子４０の構成を適用できる。すなわち、受光素子４０と、トランジスタ６４ａ、トランジスタ６５ａ、トランジスタ６４ｂ、及びトランジスタ６５ｂは、シリコン基板５６に設けられている。
機能層１１ｂの構成は、図８で例示した機能層１１と同様の構成を適用できる。すなわち、機能層１１ｂが有するトランジスタ６２ａ、トランジスタ６２ｂは、それぞれＯＳトランジスタが適用されている。
図１４に示す撮像装置は、機能層１１ａと機能層１１ｂとの間で貼り合わされている。具体的には、機能層１１ａの下面に設けられた絶縁層８３と、機能層１１ｂの上面に設けられた絶縁層８２とが貼り合わされている。また、機能層１１ａと機能層１１ｂとは、プラグ８４及びプラグ８５を介して、信号の授受を行うことができる。
図１４では、トランジスタ６４ａのソース及びドレインの他方が、トランジスタ６２ａのソース及びドレインの一方、及びトランジスタ６１ａのゲートと電気的に接続されている。また、トランジスタ６４ｂのソース及びドレインの他方が、トランジスタ６２ｂのソース及びドレインの一方、及びトランジスタ６１ｂのゲートと電気的に接続されている。なお、各トランジスタの接続関係はこれに限られない。
このように、３以上の機能層を積層することで、占有面積の増大を抑制しつつ、多機能化が実現された撮像装置を実現することができる。
〔構成例２－３〕
図１５に示す撮像装置は、図１４で例示した機能層１１ｂを上下方向に反転した構成である。
機能層１１ｂは、絶縁層５２を介して機能層１１ａに積層して形成されている。
また図１５に示す撮像装置は、機能層１１ｂと機能層１２との間で貼り合わされている。具体的には、機能層１１ｂの下面に設けられた絶縁層８３と、機能層１２の上面に設けられた絶縁層８２とが貼り合わされている。また、機能層１１ｂと機能層１２とは、プラグ８５及びプラグ８４を介して、信号の授受を行うことができる。
以上が、撮像装置の構成例についての説明である。
本実施の形態で例示した撮像装置は、複数の受光素子と、複数の機能層とを積層して設けた構成を有する。また、一種類の画素でフルカラーの画像を撮像するだけでなく、赤外光画像も撮像することができる。そのため、製造コストが削減できるだけでなく、撮像装置を適用する電子機器における部品点数及び消費電力を削減できる。さらに、可視光の撮像素子と、赤外光の撮像素子を並べて配置して撮像する場合と比較して、カラー画像と赤外光画像とで、撮像位置のずれが原理的に生じない。そのため、当該ずれを補正するための画像処理が不要となるなどの副次的な効果を奏する。
さらに、本実施の形態で例示した撮像装置によれば、感度及び開口率を犠牲にすることなく、画素の占有面積の縮小化が可能となる。また、画素に重ねて様々な回路を配置することが可能となるため、多機能化が容易となる。また、高解像度でカラー画像が撮像可能な撮像装置を実現できる。または、高解像度でカラー画像と赤外光画像の両方を撮像可能な撮像装置を実現できる。または、高精細化が容易な撮像装置とすることができる。または、高開口率化が容易な撮像装置とすることができる。または、多機能な撮像装置とすることができる。
本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせることができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態２）
本実施の形態では、本発明の一態様である演算機能を有する撮像装置について、図面を参照して説明する。
本発明の一態様は、画像認識などの付加機能を備えた撮像装置である。当該撮像装置は、撮像動作で取得したアナログデータ（画像データ）を画素に保持し、当該アナログデータと任意の重み係数とを乗じたデータを取り出す機能を有する。また、複数の画素から出力される当該データを加算する機能（積和演算機能）を有する。
さらに、画素から取り出した当該データを撮像装置の内部または外部に設けられたニューラルネットワークなどに取り込むことで、画像認識などの処理を行うことができる。本発明の一態様では、膨大な画像データをアナログデータの状態で画素に保持し、且つ画素内で演算することができるため、効率良く処理を行うことができる。
以下で例示する撮像装置が有する受光素子には、実施の形態１で例示した有機化合物を有する受光素子、及び、単結晶基板に形成された受光素子を適用することができる。また、以下で例示する撮像装置が有する回路等は、実施の形態１で例示した機能層１１（または機能層１１ａ及び機能層１１ｂ）、及び機能層１２が有するトランジスタ、配線、電極等により構成することができる。
［撮像装置］
図１６は、本発明の一態様の撮像装置を説明するブロック図である。撮像装置は、画素アレイ３００と、回路２０１と、回路３０１と、回路３０２と、回路３０３と、回路３０４と、回路３０５と、を有する。なお、回路２０１、回路３０１、回路３０２、回路３０３、および回路３０４、および回路３０５の一つ以上は、画素アレイ３００と重なる領域を有していてもよい。当該構成とすることで、撮像装置の面積を小さくすることができる。
なお、本発明の一態様の撮像装置では、回路２０１および回路３０１乃至回路３０５が有する機能のうち、２つ以上の機能を有する回路を代替して用いてもよい。また、回路２０１および回路３０１乃至回路３０５以外の回路を用いてもよい。また、回路２０１および回路３０１乃至回路３０５が有する機能のうち、一つ以上がソフトウェアによる動作で置き換えられていてもよい。また、回路２０１および回路３０１乃至回路３０５のうち、一部の回路は、撮像装置の外部にあってもよい。
画素アレイ３００は、撮像機能および演算機能を有することができる。回路２０１、３０１は、演算機能を有することができる。回路３０２は、演算機能またはデータ変換機能を有することができ、データを配線３１１に出力することができる。回路３０３、３０４は、選択機能を有することができる。回路３０５は、画素に電位（重みなど）を供給する機能を有することができる。なお、選択機能を有する回路には、シフトレジスタまたはデコーダなどを用いることができる。
画素アレイ３００は、複数の画素ブロック２００を有する。画素ブロック２００は、図１７に示すように、マトリクス状に配置された複数の画素１００を有し、それぞれの画素１００は、配線１１３を介して回路２０１と電気的に接続される。なお、回路２０１は画素ブロック２００内に設けることもできる。
画素１００では、画像データの取得および画像データと重み係数とを加算したデータを生成することができる。なお、図１７においては、一例として画素ブロック２００が有する画素数を３×３としているが、これに限らない。例えば、２×２、４×４などとすることができる。または、水平方向と垂直方向の画素数が異なっていてもよい。また、一部の画素を隣り合う画素ブロックで共有してもよい。
画素ブロック２００および回路２０１は、積和演算回路として動作させることができる。
［画素回路］
画素１００は、図１８Ａに示すように、受光素子１０１と、トランジスタ１０２と、トランジスタ１０３と、キャパシタ１０４と、トランジスタ１０５と、トランジスタ１０６と、トランジスタ１０８を有することができる。受光素子は、受光デバイス、光電変換素子、または光電変換デバイス等ともいうことができる。
受光素子１０１の一方の電極は、トランジスタ１０２のソースまたはドレインの一方と電気的に接続される。トランジスタ１０２のソースまたはドレインの他方は、トランジスタ１０３のソースまたはドレインの一方、キャパシタ１０４の一方の電極、およびトランジスタ１０５のゲートと電気的に接続される。トランジスタ１０５のソースまたはドレインの一方は、トランジスタ１０８のソースまたはドレインの一方と電気的に接続される。キャパシタ１０４の他方の電極は、トランジスタ１０６のソースまたはドレインの一方と電気的に接続される。
受光素子１０１の他方の電極は、配線１１４と電気的に接続される。トランジスタ１０２のゲートは、配線１１６と電気的に接続される。トランジスタ１０３のソースまたはドレインの他方は、配線１１５に電気的に接続される。トランジスタ１０３のゲートは、配線１１７と電気的に接続される。トランジスタ１０５のソースまたはドレインの他方は、ＧＮＤ配線などと電気的に接続される。トランジスタ１０８のソースまたはドレインの他方は、配線１１３と電気的に接続される。トランジスタ１０６のソースまたはドレインの他方は、配線１１１と電気的に接続される。トランジスタ１０６のゲートは、配線１１２と電気的に接続される。トランジスタ１０８のゲートは、配線１２２と電気的に接続される。
ここで、トランジスタ１０２のソースまたはドレインの他方と、トランジスタ１０３のソースまたはドレインの一方と、キャパシタ１０４の一方の電極と、トランジスタ１０５のゲートとの電気的な接続点（配線）をノードＮとする。
配線１１４、１１５は、電源線としての機能を有することができる。例えば、配線１１４は高電位電源線、配線１１５は低電位電源線として機能させることができる。配線１１２、１１６、１１７、１２２は、各トランジスタの導通を制御する信号線として機能させることができる。配線１１１は、画素１００に重み係数に相当する電位を供給する配線として機能させることができる。配線１１３は、画素１００と回路２０１とを電気的に接続する配線として機能させることができる。
なお、配線１１３には、増幅回路またはゲイン調整回路などが電気的に接続されていてもよい。
受光素子１０１としては、フォトダイオードを用いることができる。低照度時の光検出感度を高めたい場合は、アバランシェフォトダイオードを用いてもよい。
トランジスタ１０２は、ノードＮの電位を制御する機能を有することができる。トランジスタ１０３は、ノードＮの電位を初期化する機能を有することができる。トランジスタ１０５は、ノードＮの電位に応じて回路２０１が流す電流を制御する機能を有することができる。トランジスタ１０８は、画素を選択する機能を有することができる。トランジスタ１０６は、ノードＮに重み係数に相当する電位を供給する機能を有することができる。
なお、トランジスタ１０５およびトランジスタ１０８は、図１８Ｂに示すように、トランジスタ１０５のソースまたはドレインの一方とトランジスタ１０８のソースまたはドレインの一方を電気的に接続し、トランジスタ１０５のソースまたはドレインの他方を配線１１３に接続し、トランジスタ１０８のソースまたはドレインの他方をＧＮＤ配線などと電気的に接続する構成としてもよい。
また、図１８Ａ、図１８Ｂにおいて、受光素子１０１が有する一対の電極の接続の向きを逆にしてもよい。この場合、配線１１４は低電位電源線、配線１１５は高電位電源線として機能させればよい。
トランジスタ１０２、１０３には、チャネル形成領域に金属酸化物を用いたトランジスタ（ＯＳトランジスタ）を用いることが好ましい。ＯＳトランジスタは、オフ電流が極めて低い特性を有する。トランジスタ１０２、１０３にＯＳトランジスタを用いることによって、ノードＮで電荷を保持できる期間を極めて長くすることができる。また、回路構成または動作方法などを複雑にすることなく、全画素で同時に電荷の蓄積動作を行うグローバルシャッタ方式を適用することができる。また、ノードＮに画像データを保持させつつ、当該画像データを用いた複数回の演算を行うこともできる。
一方、トランジスタ１０５は、増幅特性が優れていることが望まれる場合がある。また、トランジスタ１０６、１０８は、高速動作が可能な移動度が高いトランジスタを用いることが好ましい場合がある。したがって、トランジスタ１０５、１０６、１０８には、シリコンをチャネル形成領域に用いたトランジスタ（Ｓｉトランジスタ）を適用してもよい。
なお、上記に限らず、ＯＳトランジスタおよびＳｉトランジスタを任意に組み合わせて適用してもよい。また、全てのトランジスタをＯＳトランジスタとしてもよい。または、全てのトランジスタをＳｉトランジスタとしてもよい。Ｓｉトランジスタとしては、アモルファスシリコンを有するトランジスタ、結晶性のシリコン（微結晶シリコン、低温ポリシリコン、単結晶シリコン）を有するトランジスタなどが挙げられる。
画素１００におけるノードＮの電位は、配線１１５から供給されるリセット電位および受光素子１０１による光電変換で生成される電位（画像データ）が加算された電位で確定される。または、さらに配線１１１から供給される重み係数に相当する電位が容量結合されて確定される。したがって、トランジスタ１０５は、画像データに任意の重み係数が加わったデータに応じた電流を流すことができる。
［回路２０１］
図１７に示すように、各画素１００は、配線１１３で互いに電気的に接続される。回路２０１は、各画素１００のトランジスタ１０５に流れる電流の和を用いて演算を行うことができる。
回路２０１は、キャパシタ２０２と、トランジスタ２０３と、トランジスタ２０４と、トランジスタ２０５と、トランジスタ２０６と、電圧変換回路としてトランジスタ２０７を有する。トランジスタ２０７のゲートには、適切なアナログ電位（Ｂｉａｓ）が印加される。
キャパシタ２０２の一方の電極は、トランジスタ２０３のソースまたはドレインの一方、およびトランジスタ２０４のゲートと電気的に接続される。トランジスタ２０４のソースまたはドレインの一方は、トランジスタ２０５のソースまたはドレインの一方、およびトランジスタ２０６のソースまたはドレインの一方と電気的に接続される。キャパシタ２０２の他方の電極は、配線１１３およびトランジスタ２０７のソースまたはドレインの一方と電気的に接続される。
トランジスタ２０３のソースまたはドレインの他方は、配線２１８と電気的に接続される。トランジスタ２０４のソースまたはドレインの他方は、配線２１９と電気的に接続される。トランジスタ２０５のソースまたはドレインの他方は、ＧＮＤ配線などの基準電源線と電気的に接続される。トランジスタ２０６のソースまたはドレインの他方は、配線２１２と電気的に接続される。トランジスタ２０７のソースまたはドレインの他方は、配線２１７と電気的に接続される。トランジスタ２０３のゲートは、配線２１６と電気的に接続される。トランジスタ２０５のゲートは、配線２１５と電気的に接続される。トランジスタ２０６のゲートは、配線２１３と電気的に接続される。
配線２１７、配線２１８、配線２１９は、電源線としての機能を有することができる。例えば、配線２１８は、読み出し用のリセット電位（Ｖｒ）を供給する配線としての機能を有することができる。配線２１７、配線２１９は、高電位電源線として機能させることができる。配線２１３、配線２１５、配線２１６は、各トランジスタの導通を制御する信号線として機能させることができる。配線２１２は出力線であり、例えば、図１６に示す回路３０１と電気的に接続することができる。
トランジスタ２０３は、配線２１１の電位を配線２１８の電位にリセットする機能を有することができる。トランジスタ２０４、トランジスタ２０５は、ソースフォロア回路としての機能を有することができる。トランジスタ２０６は、読み出しを制御する機能を有することができる。なお、回路２０１は、相関二重サンプリング回路（ＣＤＳ回路）としての機能を有し、当該機能を有する他の構成の回路に置き換えることもできる。
本発明の一態様では、画像データ（Ｘ）と重み係数（Ｗ）との積以外のオフセット成分を除去し、目的のＷＸを抽出する。ＷＸは、同じ画素で取得される露光あり（撮像あり）、露光なし（撮像なし）のデータと、そのそれぞれに対して、重みを与えたときのデータを利用して算出することができる。
露光ありのときに画素１００に流れる電流（Ｉｐ）の合計はｋΣ（Ｘ－Ｖｔｈ）２、重みを与えたときに画素１００に流れる電流（Ｉｐ）の合計はｋΣ（Ｗ＋Ｘ－Ｖｔｈ）２となる。また、露光なしのときに画素１００に流れる電流（Ｉｒｅｆ）の合計はｋΣ（０－Ｖｔｈ）２、重みを与えたときに画素１００に流れる電流（Ｉｒｅｆ）の合計はｋΣ（Ｗ－Ｖｔｈ）２となる。ここで、ｋは定数、Ｖｔｈはトランジスタ１０５のしきい値電圧である。
まず、露光ありのデータと、当該データに重みを与えたデータとの差分（データＡ）を算出する。ｋΣ（（Ｘ－Ｖｔｈ）２－（Ｗ＋Ｘ－Ｖｔｈ）２）＝ｋΣ（－Ｗ２－２Ｗ・Ｘ＋２Ｗ・Ｖｔｈ）となる。
次に、露光なしのデータと、当該データに重みを与えたデータとの差分（データＢ）を算出する。ｋΣ（（０－Ｖｔｈ）２－（Ｗ－Ｖｔｈ）２）＝ｋΣ（－Ｗ２＋２Ｗ・Ｖｔｈ）となる。
そして、データＡとデータＢとの差分をとる。ｋΣ（－Ｗ２－２Ｗ・Ｘ＋２Ｗ・Ｖｔｈ－（－Ｗ２＋２Ｗ・Ｖｔｈ））＝ｋΣ（－２Ｗ・Ｘ）となる。すなわち、画像データ（Ｘ）と重み係数（Ｗ）との積以外のオフセット成分を除去することができる。
回路２０１では、データＡおよびデータＢを読み出すことができる。なお、データＡとデータＢとの差分演算は、例えば回路３０１で行うことができる。
［撮像動作］
図１９Ａは、画素ブロック２００および回路２０１において、露光ありのデータと、当該データに重みを与えたデータとの差分（データＡ）を算出する動作を説明するタイミングチャートである。なお、便宜的に各信号が変換するタイミングをあわせて図示しているが、実際には回路内部の遅延を考慮してずらすことが好ましい。また、以下の説明においては、高電位を“Ｈ”、低電位を“Ｌ”で表している。
まず、期間Ｔ１に配線１１７の電位を“Ｈ”、配線１１６の電位を“Ｈ”とし、画素１００のノードＮをリセット電位とする。また、配線１１１の電位を“Ｌ”、配線１１２＿１乃至１１２＿３（１行目乃至３行目の配線１１２）の電位を“Ｈ”とし、重み係数０を書き込む。
期間Ｔ２まで配線１１６の電位を“Ｈ”に維持し、配線１１７の電位を”Ｌ”とすることで受光素子１０１の光電変換によりノードＮに電位Ｘ（画像データ）を書き込む。
期間Ｔ３に配線１２２＿１、配線１２２＿２、配線１２２＿３の電位を“Ｈ”として画素ブロック内のすべての画素１００を選択する。このとき、各画素１００のトランジスタ１０５には、電位Ｘに応じた電流が流れる。また、配線２１６の電位を“Ｈ”とすることで、配線２１１に配線２１８の電位Ｖｒを書き込む。期間Ｔ１乃至Ｔ３の動作は露光ありのデータの取得に相当し、当該データは、配線２１１の電位Ｖｒに初期化される。
期間Ｔ４において、配線１１１の電位を重み係数Ｗ１１（１行目の画素に加える重み）に相当する電位とし、配線１１２＿１の電位を“Ｈ”とすることで、１行目の画素１００のノードＮにキャパシタ１０４の容量結合で重み係数Ｗ１１を加算する。
期間Ｔ５において、配線１１１の電位を重み係数Ｗ１２（２行目の画素に加える重み）に相当する電位とし、配線１１２＿２の電位を“Ｈ”とすることで、２行目の画素１００のノードＮにキャパシタ１０４の容量結合で重み係数Ｗ１２を加算する。
期間Ｔ６において、配線１１１の電位を重み係数Ｗ１３（３行目の画素に加える重み）に相当する電位とし、配線１１２＿３の電位を“Ｈ”とすることで、３行目の画素１００のノードＮにキャパシタ１０４の容量結合で重み係数Ｗ１３を加算する。期間Ｔ４乃至期間Ｔ６の動作は、撮像ありのデータに重みを与えたデータの生成に相当する。
期間Ｔ７に配線１２２＿１、配線１２２＿２、配線１２２＿３の電位を“Ｈ”として画素ブロック内のすべての画素１００を選択する。このとき、１行目の画素１００のトランジスタ１０５には、電位Ｗ１１＋Ｘに応じた電流が流れる。また、２行目の画素１００のトランジスタ１０５には、電位Ｗ１２＋Ｘに応じた電流が流れる。また、３行目の画素１００のトランジスタ１０５には、電位Ｗ１３＋Ｘに応じた電流が流れる。
ここで、配線１１３に流れる電流に従ってキャパシタ２０２の他方の電極の電位が変化し、その変化分Ｙが容量結合によって配線２１１の電位Ｖｒに加算される。したがって、配線２１１の電位は、“Ｖｒ＋Ｙ”になる。ここで、Ｖｒ＝０と考えると、Ｙは差分そのものであり、データＡが算出されたことになる。
また、配線２１３の電位を“Ｈ”、配線２１５の電位を“Ｖｂｉａｓ”などの適切なアナログ電位とすることで、回路２０１はソースフォロア動作により１行目の画素ブロック２００のデータＡに応じた信号電位を出力することができる。
図１９Ｂは、画素ブロック２００および回路２０１において、露光なしのデータと、当該データに重みを与えたデータとの差分（データＢ）を算出する動作を説明するタイミングチャートである。なお、データＢは、必要に応じて取得すればよい。例えば、入力する重みに変更がなければ、取得したデータＢをメモリに格納し、当該メモリからデータＢを読み出してもよい。なお、複数の重みに対応した複数のデータＢを当該メモリに格納させてもよい。また、データＡとデータＢは、どちらを先に取得してもよい。
まず、期間Ｔ１乃至Ｔ２に配線１１７の電位を“Ｈ”、配線１１６の電位を“Ｈ”とし、画素１００のノードＮをリセット電位（０）とする。期間Ｔ２の終わりには、配線１１７の電位を“Ｌ”、配線１１６の電位を“Ｌ”とする。すなわち、当該期間中において、ノードＮの電位は、受光素子１０１の動作にかかわらずリセット電位である。
また、期間Ｔ１では、配線１１１の電位を“Ｌ”、配線１１２＿１、配線１１２＿２、配線１１２＿３を“Ｈ”とし、重み係数０を書き込む。当該動作は、ノードＮの電位がリセット電位である期間中に行えばよい。
期間Ｔ３に配線１２２＿１、配線１２２＿２、配線１２２＿３の電位を“Ｈ”として画素ブロック内のすべての画素１００を選択する。このとき、各画素１００のトランジスタ１０５には、リセット電位に応じた電流が流れる。また、配線２１６の電位を“Ｈ”とすることで、配線２１１に配線２１８の電位Ｖｒを書き込む。期間Ｔ１乃至Ｔ３の動作は露光なしのデータの取得に相当し、当該データは、配線２１１の電位Ｖｒに初期化される。
期間Ｔ４において、配線１１１の電位を重み係数Ｗ１１（１行目の画素に加える重み）に相当する電位とし、配線１１２＿１の電位を“Ｈ”とすることで、１行目の画素１００のノードＮにキャパシタ１０４の容量結合で重み係数Ｗ１１を加算する。
期間Ｔ５において、配線１１１の電位を重み係数Ｗ１２（２行目の画素に加える重み）に相当する電位とし、配線１１２＿２の電位を“Ｈ”とすることで、２行目の画素１００のノードＮにキャパシタ１０４の容量結合で重み係数Ｗ１２を加算する。
期間Ｔ６において、配線１１１の電位を重み係数Ｗ１３（３行目の画素に加える重み）に相当する電位とし、配線１１２＿３の電位を“Ｈ”とすることで、３行目の画素１００のノードＮにキャパシタ１０４の容量結合で重み係数Ｗ１３を加算する。期間Ｔ４期間Ｔ６の動作は、撮像なしのデータに重みを与えたデータの生成に相当する。
期間Ｔ７に配線１２２＿１、配線１２２＿２、配線１２２＿３の電位を“Ｈ”として画素ブロック内のすべての画素１００を選択する。このとき、１行目の画素１００のトランジスタ１０５には、電位Ｗ１１＋０に応じた電流が流れる。また、２行目の画素１００のトランジスタ１０５には、電位Ｗ１２＋０に応じた電流が流れる。また、３行目の画素１００のトランジスタ１０５には、電位Ｗ１３＋０に応じた電流が流れる。
ここで、配線１１３に流れる電流に従ってキャパシタ２０２の他方の電極の電位が変化し、その変化分Ｙが配線２１１の電位Ｖｒに加算される。したがって、配線２１１の電位は、“Ｖｒ＋Ｚ”になる。ここで、Ｖｒ＝０と考えると、Ｚは差分そのものであり、データＢが算出されたことになる。
また、配線２１３の電位を“Ｈ”、配線２１５の電位を適切なアナログ電位（Ｖｂｉａｓ）などとすることで、回路２０１はソースフォロア動作により１行目の画素ブロック２００のデータＢに応じた信号電位を出力することができる。
上記動作によって回路２０１から出力されるデータＡおよびデータＢは、回路３０１に入力される。回路３０１では、データＡとデータＢの差分をとる演算が行われ、画像データ（電位Ｘ）と重み係数（電位Ｗ）との積以外の不要なオフセット成分を除去することができる。回路３０１としては、回路２０１のような演算回路を有する構成のほか、メモリ回路およびソフトウェア処理を利用して差分をとる構成としてもよい。
なお、上記動作において、回路２０１の配線２１１の電位は、データＡの取得動作およびデータＢの取得動作ともに同じ電位“Ｖｒ”に初期化している。そして、その後の差分演算で、“（Ｖｒ＋Ｙ）－（Ｖｒ＋Ｚ）”＝“Ｙ－Ｚ”となり、電位“Ｖｒ”の成分は除去される。また、前述したように、その他の不要なオフセット成分も除去されるため、画像データ（電位Ｘ）と重み係数（電位Ｗ）との積を抽出することができる。
当該動作は、推論などを行うニューラルネットワークの始めの動作に相当する。したがって、膨大な画像データを外部に取り出す前に撮像装置内で少なくとも一つの演算を行うことができ、外部での演算またはデータの入出力などの負荷の低減、処理の高速化、および消費電力を低減させることができる。
また、上記とは異なる動作として、データＡの取得動作とデータＢの取得動作で、回路２０１の配線２１１の電位を異なる電位に初期化してもよい。例えば、データＡの取得動作時に電位“Ｖｒ１”に初期化し、データＢに取得動作時に電位“Ｖｒ２”に初期化したとする。この場合、その後の差分演算では、“（Ｖｒ１＋Ｙ）－（Ｖｒ２＋Ｚ）”＝“（Ｖｒ１－Ｖｒ２）＋（Ｙ－Ｚ）”となる。“Ｙ－Ｚ”は前述の動作と同様に画像データ（電位Ｘ）と重み係数（電位Ｗ）との積として抽出され、さらに、“Ｖｒ１－Ｖｒ２”が加わる。ここで、“Ｖｒ１－Ｖｒ２”は、ニューラルネットワークの中間層の演算でしきい値調整として用いられるバイアスに相当する。
また、重みは、例えば、畳み込みニューラルネットワーク（ＣＮＮ：Ｃｏｎｖｏｌｕｔｉｏｎａｌ Ｎｅｕｒａｌ Ｎｅｔｗｏｒｋ）のフィルタの役割を有するが、それ以外にデータの増幅または減衰を行う役割を有していてもよい。例えば、データＡの取得動作時の重み係数（Ｗ）をフィルタ処理分と増幅分の積とすれば、明るい画像に補正されたフィルタ処理データを抽出することができる。また、データＢは撮像無しのデータであり、黒レベルのデータであるということもできる。したがって、データＡとデータＢの差分をとる動作は、暗所で撮像した画像の可視化を助長するための動作といえる。すなわち、ニューラルネットワークを用いた輝度補正が可能となる。
上述したように、本発明の一態様では、撮像装置の動作でバイアスの生成が可能である。また、撮像装置内で機能的な重みを付加することもできる。したがって、外部での演算などの負荷を低減できるとともに、様々な用途に用いることができる。例えば、被写体の推論のほか、画像データの解像度補正、輝度補正、モノクロ画像からのカラー画像の生成、２次元画像からの３次元画像の生成、欠損情報の復元、静止画から動画の生成、ピンボケ画像の修正などの処理において、その一部の処理を撮像装置内で行うことができる。
［回路３０１、回路３０２］
図２０Ａは、回路２０１と接続する回路３０１および回路３０２を説明する図である。回路２０１から出力される積和演算結果のデータは、回路３０１に順次入力される。回路３０１には、前述したデータＡとデータＢとの差分を演算する機能のほかに、様々な演算機能を有していてもよい。例えば、回路３０１は、回路２０１と同等の構成とすることができる。または、回路３０１の機能をソフトウェアによる処理で置き換えてもよい。
また、回路３０１は、活性化関数の演算を行う回路を有していてもよい。当該回路には、例えばコンパレータ回路を用いることができる。コンパレータ回路では、入力されたデータと、設定されたしきい値とを比較した結果を２値データとして出力する。すなわち、画素ブロック２００および回路３０１はニューラルネットワークの一部の要素として作用することができる。
また、回路３０１は、Ａ／Ｄコンバータを有していてもよい。積和演算の有無を問わず、画素ブロック２００から画像データを外部に出力するときは、回路３０１でアナログデータをデジタルデータに変換することができる。
例えば、３×３の画素１００を有する画素ブロック２００において、全ての画素１００に供給する重みを同じ（例えば、０）とし、データを出力させたい画素が有するトランジスタ１０８を導通させれば、画素ブロック２００全体の画像データの和、行毎の画像データの和、または画素毎のデータなどを画素ブロック２００から出力させることができる。
また、画素ブロック２００が出力するデータは複数ビットの画像データに相当するが、回路３０１で２値化できる場合は、画像データを圧縮しているともいえる。
回路３０１から出力されたデータは、回路３０２に順次入力される。回路３０２は、例えばラッチ回路およびシフトレジスタなどを有する構成とすることができる。当該構成によって、パラレルシリアル変換を行うことができ、並行して入力されたデータを配線３１１にシリアルデータとして出力することができる。
また、図２０Ｂに示すように、回路３０２はニューラルネットワークを有していてもよい。当該ニューラルネットワークは、マトリクス状に配置されたメモリセルを有し、各メモリセルには重み係数が保持されている。回路３０１から出力されたデータはメモリセル３２０にそれぞれ入力され、積和演算を行うことができる。なお、図２０Ｂに示すメモリセルの数は一例であり、これに限定されない。積和演算後のデータは、配線３１１に出力することができる。
なお、図２０Ａ、および図２０Ｂにおいて、配線３１１の接続先は限定されない。例えば、ニューラルネットワーク、記憶装置、通信装置などと接続することができる。
図２０Ｂに示すニューラルネットワークは、マトリクス状に設置されたメモリセル３２０および参照メモリセル３２５と、回路３３０と、回路３５０と、回路３６０と、回路３７０を有する。
図２１にメモリセル３２０および参照メモリセル３２５の一例を示す。参照メモリセル３２５は、任意の一列に設けられる。メモリセル３２０および参照メモリセル３２５は同様の構成を有し、トランジスタ１６１と、トランジスタ１６２と、キャパシタ１６３と、を有する。
トランジスタ１６１のソースまたはドレインの一方は、トランジスタ１６２のゲートと電気的に接続される。トランジスタ１６２のゲートは、キャパシタ１６３の一方の電極と電気的に接続される。ここで、トランジスタ１６１のソースまたはドレインの一方、トランジスタ１６２のゲート、キャパシタ１６３の一方の電極が接続される点をノードＮＭとする。
トランジスタ１６１のゲートは、配線ＷＬと電気的に接続される。キャパシタ１６３の他方の電極は、配線ＲＷと電気的に接続される。トランジスタ１６２のソースまたはドレインの一方は、ＧＮＤ配線等の基準電位配線と電気的に接続される。
メモリセル３２０において、トランジスタ１６１のソースまたはドレインの他方は、配線ＷＤと電気的に接続される。トランジスタ１６２のソースまたはドレインの他方は、配線ＢＬと電気的に接続される。
参照メモリセル３２５において、トランジスタ１６１のソースまたはドレインの他方は、配線ＷＤｒｅｆと電気的に接続される。トランジスタ１６２のソースまたはドレインの他方は、配線ＢＬｒｅｆと電気的に接続される。
配線ＷＬは、回路３３０と電気的に接続される。回路３３０にはデコーダまたはシフトレジスタなどを用いることができる。
配線ＲＷは、回路３０１と電気的に接続される。各メモリセルには、回路３０１から出力された２値のデータが書き込まれる。なお、回路３０１と各メモリセルとの間にシフトレジスタなどの順序回路を有していてもよい。
配線ＷＤおよび配線ＷＤｒｅｆは、回路３５０と電気的に接続される。回路３５０には、デコーダまたはシフトレジスタなどを用いることができる。また、回路３５０は、Ｄ／ＡコンバータまたはＳＲＡＭなどを有していてもよい。回路３５０は、ノードＮＭに書き込まれる重み係数を出力することができる。
配線ＢＬおよび配線ＢＬｒｅｆは、回路３６０と電気的に接続される。回路３６０は、回路２０１と同等の構成とすることができる。回路３６０により、積和演算結果からオフセット成分を除いた信号を得ることができる。
回路３６０は、回路３７０と電気的に接続される。回路３７０は、活性化関数回路とも換言できる。活性化関数回路は、回路３６０から入力された信号を、あらかじめ定義された活性化関数に従って変換するための演算を行う機能を有する。活性化関数としては、例えば、シグモイド関数、ｔａｎｈ関数、ｓｏｆｔｍａｘ関数、ＲｅＬＵ関数、しきい値関数などを用いることができる。活性化関数回路によって変換された信号は、出力データとして外部に出力される。
図２２Ａに示すように、ニューラルネットワークＮＮは、入力層ＩＬ、出力層ＯＬ、中間層（隠れ層）ＨＬによって構成することができる。入力層ＩＬ、出力層ＯＬ、中間層ＨＬは、それぞれ１または複数のニューロン（ユニット）を有する。なお、中間層ＨＬは１層であってもよいし２層以上であってもよい。２層以上の中間層ＨＬを有するニューラルネットワークはＤＮＮ（ディープニューラルネットワーク）と呼ぶこともできる。また、ディープニューラルネットワークを用いた学習は、深層学習と呼ぶこともできる。
入力層ＩＬの各ニューロンには、入力データが入力される。中間層ＨＬの各ニューロンには、前層または後層のニューロンの出力信号が入力される。出力層ＯＬの各ニューロンには、前層のニューロンの出力信号が入力される。なお、各ニューロンは、前後の層の全てのニューロンと結合されていてもよいし（全結合）、一部のニューロンと結合されていてもよい。
図２２Ｂに、ニューロンによる演算の例を示す。ここでは、ニューロンＮと、ニューロンＮに信号を出力する前層の２つのニューロンを示している。ニューロンＮには、前層のニューロンの出力ｘ１と、前層のニューロンの出力ｘ２が入力される。そして、ニューロンＮにおいて、出力ｘ１と重みｗ１の乗算結果（ｘ１ｗ１）と出力ｘ２と重みｗ２の乗算結果（ｘ２ｗ２）の総和ｘ１ｗ１＋ｘ２ｗ２が計算された後、必要に応じてバイアスｂが加算され、値ａ＝ｘ１ｗ１＋ｘ２ｗ２＋ｂが得られる。そして、値ａは活性化関数ｈによって変換され、ニューロンＮから出力信号ｙ＝ａｈが出力される。
このように、ニューロンによる演算には、前層のニューロンの出力と重みの積を足し合わせる演算、すなわち積和演算が含まれる（上記のｘ１ｗ１＋ｘ２ｗ２）。この積和演算は、プログラムを用いてソフトウェア上で行ってもよいし、ハードウェアによって行われてもよい。
本発明の一態様では、ハードウェアとしてアナログ回路を用いて積和演算を行う。積和演算回路にアナログ回路を用いる場合、積和演算回路の回路規模の縮小、または、メモリへのアクセス回数の減少による処理速度の向上および消費電力の低減を図ることができる。
積和演算回路は、ＯＳトランジスタを有する構成とすることが好ましい。ＯＳトランジスタはオフ電流が極めて小さいため、積和演算回路のアナログメモリを構成するトランジスタとして好適である。なお、ＳｉトランジスタとＯＳトランジスタの両方を用いて積和演算回路を構成してもよい。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態３）
本実施の形態では、本発明の一態様の撮像装置に用いることのできるトランジスタについて説明する。ここでは特に、酸化物半導体が適用されたトランジスタ（ＯＳトランジスタ）について説明する。
ＯＳトランジスタに用いる半導体材料としては、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である金属酸化物を用いることができる。代表的には、インジウムを含む酸化物半導体などであり、例えば、後述するＣＡＡＣ－ＯＳまたはＣＡＣ－ＯＳなどを用いることができる。ＣＡＡＣ－ＯＳは結晶を構成する原子が安定であり、信頼性を重視するトランジスタなどに適する。また、ＣＡＣ－ＯＳは、高移動度特性を示すため、高速駆動を行うトランジスタなどに適する。
ＯＳトランジスタは半導体層のエネルギーギャップが大きいため、数ｙＡ／μｍ（チャネル幅１μｍあたりの電流値）という極めて低いオフ電流特性を示す。また、ＯＳトランジスタは、インパクトイオン化、アバランシェ降伏、および短チャネル効果などが生じないなどＳｉトランジスタとは異なる特徴を有し、高耐圧で信頼性の高い回路を形成することができる。また、Ｓｉトランジスタでは問題となる結晶性の不均一性に起因する電気特性のばらつきもＯＳトランジスタでは生じにくい。
ＯＳトランジスタが有する半導体層は、例えばインジウム、亜鉛およびＭ（Ｍは、アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハフニウム等の金属から選ばれた一つ、または複数）を含むＩｎ－Ｍ－Ｚｎ系酸化物で表記される膜とすることができる。Ｉｎ－Ｍ－Ｚｎ系酸化物は、例えば、スパッタリング法、ＡＬＤ（Ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）法、またはＭＯＣＶＤ（Ｍｅｔａｌ ｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法などを用いて形成することができる。
Ｉｎ－Ｍ－Ｚｎ系酸化物をスパッタリング法で成膜する場合、スパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：３、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８、Ｉｎ：Ｍ：Ｚｎ＝１０：１：３、等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
半導体層としては、キャリア密度の低い酸化物半導体を用いる。例えば、半導体層は、キャリア密度が１×１０１７／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下、さらに好ましくは１×１０１３／ｃｍ３以下、より好ましくは１×１０１１／ｃｍ３以下、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０－９／ｃｍ３以上の酸化物半導体を用いることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。当該酸化物半導体は欠陥準位密度が低く、安定な特性を有する酸化物半導体であるといえる。
なお、これらに限られず、必要とするトランジスタの半導体特性および電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成の酸化物半導体を用いればよい。また、必要とするトランジスタの半導体特性を得るために、半導体層のキャリア密度、不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、または密度等を適切なものとすることが好ましい。
半導体層を構成する酸化物半導体において、第１４族元素の一つであるシリコンまたは炭素などが含まれると、酸素欠損が増加し、ｎ型化してしまう。このため、半導体層におけるシリコンまたは炭素などの濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、アルカリ金属およびアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、半導体層におけるアルカリ金属またはアルカリ土類金属の濃度（二次イオン質量分析法により得られる濃度）を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、半導体層を構成する酸化物半導体に窒素が含まれていると、キャリアである電子が生じてキャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため半導体層における窒素濃度（二次イオン質量分析法により得られる濃度）は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
また、半導体層を構成する酸化物半導体に水素が含まれていると、金属原子と結合する酸素と反応して水になるため、酸化物半導体中に酸素欠損を形成する場合がある。酸化物半導体中のチャネル形成領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性となる場合がある。さらに、酸素欠損に水素が入った欠陥はドナーとして機能し、キャリアである電子が生成されることがある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成する場合がある。したがって、水素が多く含まれている酸化物半導体を用いたトランジスタは、ノーマリーオン特性となりやすい。
酸素欠損に水素が入った欠陥は、酸化物半導体のドナーとして機能しうる。しかしながら、当該欠陥を定量的に評価することは困難である。そこで、酸化物半導体においては、ドナー濃度ではなく、キャリア濃度で評価される場合がある。よって、本明細書等では、酸化物半導体のパラメータとして、ドナー濃度ではなく、電界が印加されない状態を想定したキャリア濃度を用いる場合がある。つまり、本明細書等に記載の「キャリア濃度」は、「ドナー濃度」と言い換えることができる場合がある。
よって、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。水素などの不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
また、半導体層は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、ｃ軸に配向した結晶を有するＣＡＡＣ－ＯＳ（Ｃ－Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ－ＯＳは最も欠陥準位密度が低い。
非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。
なお、半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ－ＯＳの領域、単結晶構造の領域のうち、二種以上を有する混合膜であってもよい。混合膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、または積層構造を有する場合がある。
以下では、非単結晶の半導体層の一態様であるＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）－ＯＳの構成について説明する。
ＣＡＣ－ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳ（ＣＡＣ－ＯＳの中でもＩｎ－Ｇａ－Ｚｎ酸化物を、特にＣＡＣ－ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。
つまり、ＣＡＣ－ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（１＋ｘ０）Ｇａ（１－ｘ０）Ｏ３（ＺｎＯ）ｍ０（－１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ－ｂ面においては配向せずに連結した結晶構造である。
一方、ＣＡＣ－ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ－ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。したがって、ＣＡＣ－ＯＳにおいて、結晶構造は副次的な要素である。
なお、ＣＡＣ－ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とは、明確な境界が観察できない場合がある。
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ－ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。
ＣＡＣ－ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ－ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、および窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。
ＣＡＣ－ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ－ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ－ｏｆ－ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折測定から、測定領域のａ－ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。
また、ＣＡＣ－ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、輝度の高いリング状の領域と、該リング状の領域内に複数の輝点と、が観測される。したがって、電子線回折パターンから、ＣＡＣ－ＯＳの結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ－ｃｒｙｓｔａｌ）構造を有することがわかる。
また、例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。
ＣＡＣ－ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ－ＯＳは、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ３などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。したがって、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。
一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。
したがって、ＣＡＣ－ＯＳを半導体素子に用いた場合、ＧａＯＸ３などに起因する絶縁性と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現することができる。
また、ＣＡＣ－ＯＳを用いた半導体素子は、信頼性が高い。したがって、ＣＡＣ－ＯＳは、様々な半導体装置の構成材料として適している。
（実施の形態４）
本実施の形態では、本発明の一態様の撮像装置を用いたパッケージ、及びモジュールについて説明する。
図２３Ａ１は、イメージセンサチップを収めたパッケージの上面側の外観斜視図である。当該パッケージは、イメージセンサチップ４５０（図２３Ａ３参照）を固定するパッケージ基板４１０、カバーガラス４２０および両者を接着する接着剤４３０等を有する。
図２３Ａ２は、当該パッケージの下面側の外観斜視図である。パッケージの下面には、半田ボールをバンプ４４０としたＢＧＡ（Ｂａｌｌ ｇｒｉｄ ａｒｒａｙ）を有する。なお、ＢＧＡに限らず、ＬＧＡ（Ｌａｎｄ ｇｒｉｄ ａｒｒａｙ）、またはＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）などを有していてもよい。
図２３Ａ３は、カバーガラス４２０および接着剤４３０の一部を省いて図示したパッケージの斜視図である。パッケージ基板４１０上には電極パッド４６０が形成され、電極パッド４６０と上記バンプ４４０はスルーホールを介して電気的に接続されている。電極パッド４６０は、イメージセンサチップ４５０とワイヤ４７０によって電気的に接続されている。
また、図２３Ｂ１は、イメージセンサチップをレンズ一体型のパッケージに収めたカメラモジュールの上面側の外観斜視図である。当該カメラモジュールは、イメージセンサチップ４５１（図２３Ｂ３参照）を固定するパッケージ基板４１１、レンズカバー４２１、およびレンズ４３５等を有する。また、パッケージ基板４１１とイメージセンサチップ４５１の間には撮像装置の駆動回路および信号変換回路などの機能を有するＩＣチップ４９０（図２３Ｂ３参照）も設けられており、ＳｉＰ（Ｓｙｓｔｅｍ ｉｎ ｐａｃｋａｇｅ）としての構成を有している。
図２３Ｂ２は、当該カメラモジュールの下面側の外観斜視図である。パッケージ基板４１１の下面および側面には、実装用のランド４４１が設けられたＱＦＮ（Ｑｕａｄ ｆｌａｔ ｎｏ－ｌｅａｄ ｐａｃｋａｇｅ）の構成を有する。なお、当該構成は一例であり、ＱＦＰ（Ｑｕａｄ ｆｌａｔ ｐａｃｋａｇｅ）、または前述したＢＧＡが設けられていてもよい。
図２３Ｂ３は、レンズカバー４２１およびレンズ４３５の一部を省いて図示したモジュールの斜視図である。ランド４４１は電極パッド４６１と電気的に接続され、電極パッド４６１はイメージセンサチップ４５１またはＩＣチップ４９０とワイヤ４７１によって電気的に接続されている。
イメージセンサチップを上述したような形態のパッケージに収めることでプリント基板等への実装が容易になり、イメージセンサチップを様々な半導体装置、電子機器に組み込むことができる。
（実施の形態５）
本発明の一態様に係る撮像装置を用いることができる電子機器として、表示機器、パーソナルコンピュータ、記録媒体を備えた画像記憶装置または画像再生装置、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図２４Ａ乃至図２４Ｆに示す。
図２４Ａは携帯電話機の一例であり、筐体９８１、表示部９８２、操作ボタン９８３、外部接続ポート９８４、スピーカ９８５、マイク９８６、カメラ９８７等を有する。当該携帯電話機は、表示部９８２にタッチセンサを備える。電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指またはスタイラスなどで表示部９８２に触れることで行うことができる。当該携帯電話機に本発明の一態様の撮像装置およびその動作方法を適用することができ、カラー画像に加え、赤外光画像を取得することができる。
図２４Ｂは携帯データ端末であり、筐体９１１、表示部９１２、スピーカ９１３、カメラ９１９等を有する。表示部９１２が有するタッチパネル機能により情報の入出力を行うことができる。また、カメラ９１９で取得した画像から文字等を認識し、スピーカ９１３で当該文字を音声出力することができる。当該携帯データ端末に本発明の一態様の撮像装置およびその動作方法を適用することができ、カラー画像に加え、赤外光画像を取得することができる。
図２４Ｃは監視カメラであり、支持台９５１、カメラユニット９５２、保護カバー９５３等を有する。カメラユニット９５２には回転機構などが設けられ、天井に設置することで全周囲の撮像が可能となる。当該カメラユニットにおける画像取得のための要素に本発明の一態様の撮像装置およびその動作方法を適用することができ、カラー画像に加え、赤外光画像を取得することができる。なお、監視カメラとは慣用的な名称であり、用途を限定するものではない。例えば監視カメラとしての機能を有する機器はカメラ、またはビデオカメラとも呼ばれる。
図２４Ｄはビデオカメラであり、第１筐体９７１、第２筐体９７２、表示部９７３、操作キー９７４、レンズ９７５、接続部９７６、スピーカ９７７、マイク９７８等を有する。操作キー９７４およびレンズ９７５は第１筐体９７１に設けられており、表示部９７３は第２筐体９７２に設けられている。当該ビデオカメラに本発明の一態様の撮像装置およびその動作方法を適用することができ、カラー画像に加え、赤外光画像を取得することができる。
図２４Ｅはデジタルカメラであり、筐体９６１、シャッターボタン９６２、マイク９６３、発光部９６７、レンズ９６５等を有する。当該デジタルカメラに本発明の一態様の撮像装置およびその動作方法を適用することができ、カラー画像に加え、赤外光画像を取得することができる。
図２４Ｆは腕時計型の情報端末であり、表示部９３２、筐体兼リストバンド９３３、カメラ９３９等を有する。表示部９３２は、情報端末の操作を行うためのタッチパネルを備える。表示部９３２および筐体兼リストバンド９３３は可撓性を有し、身体への装着性が優れている。当該情報端末に本発明の一態様の撮像装置およびその動作方法を適用することができ、カラー画像に加え、赤外光画像を取得することができる。
図２５Ａは、移動体の一例として自動車の外観図を図示している。図２５Ｂは、自動車内でのデータのやり取りを簡略化した図である。自動車８９０は、複数のカメラ８９１等を有する。カメラ８９１に本発明の一態様の撮像装置を適用することができる。また、自動車８９０は、赤外線レーダー、ミリ波レーダー、レーザーレーダーなど各種センサ（図示せず）などを備える。
自動車８９０において、カメラ８９１等に集積回路８９３を用いることができる。自動車８９０は、カメラ８９１が複数の撮像方向８９２で得られた複数の画像を集積回路８９３で処理し、バス８９４等を介してホストコントローラ８９５等により複数の画像をまとめて解析することで、ガードレールの有無、または歩行者の有無など、周囲の交通状況を判断し、自動運転を行うことができる。また、道路案内、危険予測などを行うシステムに用いることができる。
自動車８９０では、得られた画像データをニューラルネットワークなどの演算処理を行うことで、例えば、画像の高解像度化、画像ノイズの低減、顔認識（防犯目的など）、物体認識（自動運転の目的など）、画像圧縮、画像補正（広ダイナミックレンジ化）、レンズレスイメージセンサの画像復元、位置決め、文字認識、反射映り込み低減などの処理を行うことができる。
なお、上述では、移動体の一例として自動車について説明しているが、自動車は、内燃機関を有する自動車、電気自動車、水素自動車など、いずれであってもよい。また、移動体は自動車に限定されない。例えば、移動体としては、電車、モノレール、船、飛行体（ヘリコプター、無人航空機（ドローン）、飛行機、ロケット）なども挙げることができ、これらの移動体に本発明の一態様のコンピュータを適用して、人工知能を利用したシステムを付与することができる。
図２５Ｃは、車載用の撮像カメラの外観図を図示している。
図２５Ｃの撮像カメラはドライブレコーダーとも呼ぶことができる。図２５Ｃに示す撮像カメラは、筐体８６１、レンズ８６２、支持部８６３等を有する。支持部８６３に両面テープなどを貼ることによって、自動車等のフロントガラス、ボンネット、バックミラー支持部などに設置することができる。なお、支持部８６３、筐体８６１、及びレンズの形状及びサイズは、図２５Ｃの構成に限られず、設置位置に合わせて適宜変更することができる。
図２５Ｃの撮像カメラの内部には、本発明の一態様の撮像装置を適用することができる。また、撮像カメラ内部または車載された記憶装置に走行映像を記録保存することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
１０：撮像装置：１１ａ、１１ｂ、１１、１２：機能層：１３Ｂ、１３Ｇ、１３ＩＲ、１３Ｒ：プラグ：１４、１５：絶縁層：１６ａ、１６ｂ：開口部：１７：絶縁層：１８：マイクロレンズアレイ：２０Ｂ、２０Ｇ、２０ＩＲ、２０Ｒ、２０ＵＶ：受光素子：２１ａ：バッファ層：２１ｂ：活性層：２１ｃ：バッファ層：２１Ｂ、２１Ｇ、２１ＩＲ、２１Ｒ：光電変換層：２２、２３、２４：導電層：３１、３２：トランジスタ：４０：受光素子：４１、４２、４３：領域：５１：シリコン基板：５２、５３：絶縁層：５４：半導体層：５５、５６：シリコン基板：５７：絶縁層：６１ａ、６１ｂ、６２ａ、６２ｂ、６３ａ、６３ｂ、６４ａ、６４ｂ、６５ａ、６５ｂ：トランジスタ：７１：ゲート電極：７２：ゲート絶縁層：７３：ソース領域：７４：ドレイン領域：７５：ソース電極：７６：ドレイン電極：７７：半導体層：７８：バックゲート：８１：プラグ：８２、８３：絶縁層：８４、８５：プラグ：８６：絶縁層

Claims (6)

  1. 第１の受光素子、第２の受光素子、第３の受光素子、第４の受光素子、第１の機能層、及び第２の機能層を有し、
    前記第１の受光素子は、第１の波長の光に感度を有する光電変換素子であり、
    前記第２の受光素子は、第２の波長の光に感度を有する光電変換素子であり、
    前記第３の受光素子は、第３の波長の光に感度を有する光電変換素子であり、
    前記第４の受光素子は、第４の波長の光に感度を有する光電変換素子であり、
    前記第１の機能層は、第１の転送トランジスタとしての機能を有する第１のトランジスタと、第２の転送トランジスタとしての機能を有する第２のトランジスタと、を有し、
    前記第２の機能層は、第１の増幅トランジスタとしての機能を有する第３のトランジスタと、第２の増幅トランジスタとしての機能を有する第４のトランジスタと、を有し、
    前記第２の機能層上に、前記第１の機能層、前記第４の受光素子、前記第３の受光素子、前記第２の受光素子、及び前記第１の受光素子が、この順で積層され、
    前記第１の受光素子、前記第２の受光素子、及び前記第３の受光素子はそれぞれ、第１の導電層、第１のバッファ層、光電変換層、第２のバッファ層、及び第２の導電層がこの順で積層された積層構造を有し、
    前記光電変換層は、有機化合物を含み、
    前記第１のバッファ層、及び前記第２のバッファ層は、それぞれ金属または有機化合物を含み、
    前記第４の受光素子は、第１のシリコン基板に配置されたｐ型領域及び第１のｎ型領域を有し、
    前記第１のトランジスタ及び前記第２のトランジスタのそれぞれは、前記第１のシリコン基板にチャネル形成領域を有し、
    前記第１のトランジスタのソース又はドレインの一方は、前記第１の受光素子、前記第２の受光素子、及び前記第３の受光素子のうち、いずれか一が有する前記第１の導電層と、前記第１のシリコン基板に配置された第２のｎ型領域を介して電気的に接続され、
    前記第２のトランジスタのソース又はドレインの一方は、前記第１のｎ型領域と電気的に接続され、
    前記第１のｎ型領域は、前記第２のトランジスタのチャネル形成領域との重なりを有し、
    前記第３のトランジスタのゲートは、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
    前記第４のトランジスタのゲートは、前記第２のトランジスタのソース又はドレインの他方と電気的に接続される、
    撮像装置。
  2. 請求項１において、
    前記第３のトランジスタ及び前記第４のトランジスタのそれぞれは、第２のシリコン基板にチャネル形成領域を有する、
    撮像装置。
  3. 請求項１または請求項２において、
    プラグを有し、
    前記プラグは、前記第１のトランジスタのソース及びドレインの一方と、前記第１の受光素子が有する前記第１の導電層とを電気的に接続し、
    前記第２の受光素子が有する前記光電変換層は第１の開口部を有し、
    前記第２の受光素子が有する前記第２の導電層は第２の開口部を有し、
    前記プラグは、前記第１の開口部の内部において、前記光電変換層と接する部分を有し、
    前記プラグは、前記第２の開口部の内側に位置する部分を有し、且つ、前記第２の受光素子が有する前記第１の導電層及び前記第２の導電層とは接しない、
    撮像装置。
  4. 請求項１乃至請求項３のいずれか一において、
    プラグを有し、
    前記プラグは、前記第１のトランジスタのソース及びドレインの一方と、前記第１の受光素子が有する前記第１の導電層とを電気的に接続し、
    前記第２の受光素子が有する前記光電変換層は第１の開口部を有し、
    前記第２の受光素子が有する前記第２の導電層は第２の開口部を有し、
    前記プラグは、前記第１の開口部の内側に位置する部分、及び前記第２の開口部の内側に位置する部分を有し、且つ、前記第２の受光素子が有する前記第１の導電層、前記光電変換層、及び前記第２の導電層とは接しない、
    撮像装置。
  5. 請求項１乃至請求項４のいずれか一において、
    前記第１の波長の光、前記第２の波長の光、前記第３の波長の光、及び前記第４の波長の光のうち、いずれか３つは可視光であり、残りの１つは赤外光または紫外光である、
    撮像装置。
  6. 請求項１乃至請求項５のいずれか一において、
    波長が短い方から、前記第１の波長、前記第２の波長、前記第３の波長、前記第４の波長の順である、
    撮像装置。
JP2021577711A 2020-02-14 2021-02-03 撮像装置 Active JP7735189B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020023387 2020-02-14
JP2020023387 2020-02-14
PCT/IB2021/050845 WO2021161134A1 (ja) 2020-02-14 2021-02-03 撮像装置

Publications (3)

Publication Number Publication Date
JPWO2021161134A1 JPWO2021161134A1 (ja) 2021-08-19
JPWO2021161134A5 JPWO2021161134A5 (ja) 2024-01-17
JP7735189B2 true JP7735189B2 (ja) 2025-09-08

Family

ID=77292138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021577711A Active JP7735189B2 (ja) 2020-02-14 2021-02-03 撮像装置

Country Status (3)

Country Link
US (1) US12426435B2 (ja)
JP (1) JP7735189B2 (ja)
WO (1) WO2021161134A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220075721A (ko) * 2020-11-30 2022-06-08 삼성전자주식회사 이미지 센서 및 전자 장치
JPWO2022185151A1 (ja) 2021-03-05 2022-09-09
WO2025134554A1 (ja) * 2023-12-20 2025-06-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245284A (ja) 2005-03-03 2006-09-14 Fuji Photo Film Co Ltd 光電変換膜積層型固体撮像素子及びその製造方法
US20070018075A1 (en) 2005-07-21 2007-01-25 Stmicroelectronics S.A. Image sensor
JP2007228460A (ja) 2006-02-27 2007-09-06 Mitsumasa Koyanagi 集積センサを搭載した積層型半導体装置
JP2008227091A (ja) 2007-03-12 2008-09-25 Fujifilm Corp 光電変換素子及び固体撮像素子
JP2011138927A (ja) 2009-12-28 2011-07-14 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP2012015400A (ja) 2010-07-02 2012-01-19 Canon Inc 固体撮像装置
JP2012191222A (ja) 2012-05-21 2012-10-04 Fujifilm Corp 光電変換素子の製造方法
JP2015032687A (ja) 2013-08-02 2015-02-16 ソニー株式会社 撮像素子、電子機器、および撮像素子の製造方法
JP2015095517A (ja) 2013-11-11 2015-05-18 日本放送協会 積層型集積回路及びその製造方法
WO2016002576A1 (ja) 2014-07-03 2016-01-07 ソニー株式会社 固体撮像素子、および電子装置
JP2016213298A (ja) 2015-05-07 2016-12-15 株式会社半導体エネルギー研究所 撮像装置および電子機器
WO2017014025A1 (ja) 2015-07-17 2017-01-26 ソニーセミコンダクタソリューションズ株式会社 撮像素子、製造方法、半導体装置、および電子機器
JP2017060003A (ja) 2015-09-16 2017-03-23 株式会社東芝 撮像装置及び撮像システム
JP2017174936A (ja) 2016-03-23 2017-09-28 ソニー株式会社 固体撮像素子及び電子機器
JP2017183992A (ja) 2016-03-30 2017-10-05 リコーイメージング株式会社 撮像素子、焦点検出装置および撮像装置
WO2020022462A1 (ja) 2018-07-26 2020-01-30 ソニー株式会社 固体撮像素子、固体撮像装置、及び、固体撮像素子の読み出し方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080230123A1 (en) 2007-03-12 2008-09-25 Fujifilm Corporation Photoelectric conversion element and solid-state imaging device
KR101645680B1 (ko) 2009-11-06 2016-08-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2011243704A (ja) 2010-05-17 2011-12-01 Panasonic Corp 固体撮像装置
KR20150118885A (ko) 2014-04-15 2015-10-23 삼성전자주식회사 이미지 센서의 단위 픽셀 및 이를 포함하는 이미지 센서
US20150287766A1 (en) 2014-04-02 2015-10-08 Tae-Chan Kim Unit pixel of an image sensor and image sensor including the same
US10170565B2 (en) 2015-04-22 2019-01-01 Semiconductor Energy Laboratory Co., Ltd. Imaging device, method for driving imaging device, and electronic device
US9905657B2 (en) 2016-01-20 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2019130702A1 (ja) 2017-12-27 2019-07-04 ソニーセミコンダクタソリューションズ株式会社 撮像装置
TW202541675A (zh) * 2018-12-28 2025-10-16 日商半導體能源研究所股份有限公司 發光裝置、照明裝置、顯示裝置、模組及電子機器
WO2021070000A1 (ja) 2019-10-11 2021-04-15 株式会社半導体エネルギー研究所 撮像システム及び監視システム
WO2021099889A1 (ja) 2019-11-22 2021-05-27 株式会社半導体エネルギー研究所 撮像装置および電子機器

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245284A (ja) 2005-03-03 2006-09-14 Fuji Photo Film Co Ltd 光電変換膜積層型固体撮像素子及びその製造方法
US20070018075A1 (en) 2005-07-21 2007-01-25 Stmicroelectronics S.A. Image sensor
JP2007228460A (ja) 2006-02-27 2007-09-06 Mitsumasa Koyanagi 集積センサを搭載した積層型半導体装置
JP2008227091A (ja) 2007-03-12 2008-09-25 Fujifilm Corp 光電変換素子及び固体撮像素子
JP2011138927A (ja) 2009-12-28 2011-07-14 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP2012015400A (ja) 2010-07-02 2012-01-19 Canon Inc 固体撮像装置
JP2012191222A (ja) 2012-05-21 2012-10-04 Fujifilm Corp 光電変換素子の製造方法
JP2015032687A (ja) 2013-08-02 2015-02-16 ソニー株式会社 撮像素子、電子機器、および撮像素子の製造方法
JP2015095517A (ja) 2013-11-11 2015-05-18 日本放送協会 積層型集積回路及びその製造方法
WO2016002576A1 (ja) 2014-07-03 2016-01-07 ソニー株式会社 固体撮像素子、および電子装置
JP2016213298A (ja) 2015-05-07 2016-12-15 株式会社半導体エネルギー研究所 撮像装置および電子機器
WO2017014025A1 (ja) 2015-07-17 2017-01-26 ソニーセミコンダクタソリューションズ株式会社 撮像素子、製造方法、半導体装置、および電子機器
JP2017060003A (ja) 2015-09-16 2017-03-23 株式会社東芝 撮像装置及び撮像システム
JP2017174936A (ja) 2016-03-23 2017-09-28 ソニー株式会社 固体撮像素子及び電子機器
JP2017183992A (ja) 2016-03-30 2017-10-05 リコーイメージング株式会社 撮像素子、焦点検出装置および撮像装置
WO2020022462A1 (ja) 2018-07-26 2020-01-30 ソニー株式会社 固体撮像素子、固体撮像装置、及び、固体撮像素子の読み出し方法

Also Published As

Publication number Publication date
US12426435B2 (en) 2025-09-23
JPWO2021161134A1 (ja) 2021-08-19
US20230144505A1 (en) 2023-05-11
WO2021161134A1 (ja) 2021-08-19

Similar Documents

Publication Publication Date Title
JP7528064B2 (ja) 撮像装置および電子機器
JP7735189B2 (ja) 撮像装置
JP7770524B2 (ja) 撮像装置
JP7781246B2 (ja) 撮像装置および電子機器
JP7731798B2 (ja) 撮像システムおよび電子機器
JP7781637B2 (ja) 撮像装置および電子機器
JP7615046B2 (ja) 撮像装置および電子機器
US20250344413A1 (en) Imaging device and electronic device
JP2025113384A (ja) 撮像装置
JP7480137B2 (ja) 撮像装置および電子機器
US12495629B2 (en) Imaging device, electronic device, and moving object
JP7624438B2 (ja) 撮像装置
TWI917429B (zh) 攝像裝置及電子裝置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240108

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250729

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250827

R150 Certificate of patent or registration of utility model

Ref document number: 7735189

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150