JP7741177B2 - Ｈｄｐ犠牲炭素間隙充填 - Google Patents

Description

本開示の実施形態は、概して、基板のフィーチャを充填するための方法に関する。具体的には、本開示の実施形態は、高密度プラズマ化学気相堆積（ＨＤＰ ＣＶＤ）チャンバを使用して、フィーチャを炭素で充填するための方法を対象としている。

マイクロエレクト二クスデバイスの製造においては、多くの用途のために、ボイドを発生させることなく、１０：１を上回るアスペクト比（ＡＲ）を有する狭いトレンチを充填することが必要とされる。用途の１つは、シャロートレンチアイソレーション（ＳＴＩ）のためのものである。この用途では、膜は、トレンチ全体に極めて低い漏洩率で高い品質（例えば、２未満の湿式エッチング速度比を有する）を必要とする。過去に成功した方法の１つは流動性ＣＶＤである。この方法では、オリゴマーが気相で慎重に形成され、表面上に凝集してからトレンチ内に「流れる」。しかしながら、堆積されたままの膜は極めて低品質であり、水蒸気アニーリング及びＵＶ硬化といった処理ステップを必要とする。

超高密度ストレージデバイスは、三次元（３Ｄ）積層メモリ構造を使用して製造することができる。例えば、３Ｄ ＮＡＮＤ積層メモリデバイスは、交互になった導電層と誘電体層のアレイから形成することができる。メモリホールがメモリ層を通して形成され、メモリホールを適切な材料で充填することによりＮＡＮＤストリングが形成される。構造の寸法が減少し、アスペクト比が増加するにつれて、堆積されたままの膜の後硬化法は困難になる。

ロジック及びメモリ両方のアプリケーションは、炭素間隙充填プロセスを必要とする。炭素材料は、下に位置する材料に影響を与えることなく、プラズマエッチングを使用して除去することができる。多層３Ｄ ＮＡＮＤ製造では、最下層メモリホールを保護し、最下層の上に上部層を堆積させるためには、犠牲メモリホールプラグプロセスが望ましい。このようなプロセスは、スループット、ドライエッチング除去可能性、及び高温（～８５０℃）安定性の要件を満たす必要がある。現行のアモルファスシリコン（ａＳｉ）犠牲充填は、複数の統合に関する問題を有している。したがって、高温で安定なアモルファスカーボン材料を提供する間隙充填プロセスに対する需要が存在している。

本開示の１つ又は複数の実施態様は、膜を堆積させる方法を対象とする。この方法は、プロセスガスを高密度プラズマ化学気相堆積（ＨＤＰ－ＣＶＤ）チャンバ内に流すことであって、チャンバが、少なくとも１つのフィーチャを有する基板を収納しており、プロセスガスが、水素と炭素（Ｈ：Ｃ）との比が２：１以下である炭水化物反応物と、水素（Ｈ_２）、ヘリウム（Ｈｅ）、及びアルゴン（Ａｒ）のうちの１つ又は複数とを含み、基板が、約４００℃から約６５０℃の範囲の温度及び約５０ｍＴｏｒｒ未満の圧力で処理される、プロセスガスをチャンバ内に流すことと、ソースＲＦによってプラズマを生成することと、イオンがバイアスＲＦによって加速されることと、少なくとも１つのフィーチャ内にボイドを有する炭素膜を、少なくとも１つのフィーチャ内に堆積させることとを含む。ＲＦエネルギーは、コイルを通して誘導的にチャンバ内に結合され、高密度プラズマを生成する。

本開示の別の実施形態は、膜を形成する方法を対象とする。この方法は、プロセスガスを高密度プラズマ化学気相堆積（ＨＤＰ－ＣＶＤ）チャンバ内に流すことであって、チャンバが、基板表面を有する基板を収納しており、プロセスガスが、水素と炭素（Ｈ：Ｃ）との比が２：１以下である炭水化物反応物と、水素（Ｈ_２）、ヘリウム（Ｈｅ）、及びアルゴン（Ａｒ）のうちの１つ又は複数とを含む、プロセスガスをチャンバ内に流すことと、ソースＲＦによってプラズマを生成することと、イオンがバイアスＲＦによって加速されることと、炭素膜を、上に少なくとも１つのフィーチャを有する基板表面上に堆積させることであって、少なくとも１つのフィーチャが、基板表面から底表面までのフィーチャの深さに延びており、少なくとも１つのフィーチャが、第１の側壁と第２の側壁とによって画定される幅を有しており、第１の膜が、少なくとも１つのフィーチャの基板表面上、第１の側壁上、第２の側壁上、及び底表面上に堆積され、炭素膜が、フィーチャの底表面から第１の距離にあるフィーチャの幅内に位置するボイドを有する、炭素膜を基板表面上に堆積させることとを含む。

本開示の他の実施形態は、メモリデバイスを製造する方法を対象とする。１つ又は複数の実施形態では、この方法は、基板上に膜積層体を形成することであって、膜積層体が、第１の材料と第２の材料とが交互になった複数の層を含み、膜積層体が、積層厚を有する、基板上に膜積層体を形成することと、膜積層体をエッチングして膜積層体表面の頂部から底表面までの深さに延びるメモリホール開口部を形成することであって、メモリホール開口部が、第１の側壁と第２の側壁とによって画定される幅を有する、膜積層体をエッチングすることと、基板を、高密度プラズマ化学気相堆積（ＨＤＰ－ＣＶＤ）チャンバ内にローディングすることと、プロセスガスを、高密度プラズマ化学気相堆積（ＨＤＰ－ＣＶＤ）チャンバ内に流すことであって、プロセスガスが、水素と炭素（Ｈ：Ｃ）との比が２：１以下である炭水化物反応物と、水素（Ｈ_２）、ヘリウム（Ｈｅ）、及びアルゴン（Ａｒ）のうちの１つ又は複数とを含み、膜積層体が、約４００℃から約６５０℃の範囲の温度及び約５０ｍＴｏｒｒ未満の圧力である、プロセスガスをチャンバ内に流すことと、炭素膜を、膜積層体表面上と、メモリホール開口部の第１の側壁上、第２の側壁上、及び底表面上とに堆積させることであって、炭素膜が、メモリホール開口部の底表面から第１の距離にあるメモリホール開口部の幅内に位置するボイドを有する、炭素膜を堆積させることとを含む。

本開示の上記の特徴を詳細に理解することができるように、上記で簡単に要約した本開示の具体的な記載が実施形態を参照することによって行われ、そのいくつかは添付図面に示される。しかしながら、本開示は他の等しく有効な実施形態も許容しうることから、添付図面は本開示の典型的な実施形態を示しているにすぎず、したがって、本開示の範囲を限定するものと見なすべきではないことに留意されたい。

本開示の１つ又は複数の実施形態による基板の断面図である。 本開示の１つ又は複数の実施形態による基板の断面図である。 本開示の１つ又は複数の実施形態による基板の断面図である。 本開示の１つ又は複数の実施形態による基板の断面図である。 本開示の１つ又は複数の実施形態による基板の断面図である。 本開示の１つ又は複数の実施形態による基板の断面図である。 本開示の１つ又は複数の実施形態による基板の断面図である。 本開示の１つ又は複数の実施形態によるプロセスのフローを示している。 １つ又は複数の実施形態による高密度プラズマ化学気相堆積（ＨＤＰ－ＣＶＤ）システムを示している。 図４Ｂの高密度プラズマ化学気相堆積（ＨＤＰ－ＣＶＤ）に使用されうるガスリングの断面図である。

本開示のいくつかの例示的な実施形態を記載する前に、本開示が、以下の記載に示される構成又はプロセスステップの詳細に限定されないということを理解されたい。本開示は、他の実施形態も可能であり、様々な方法で実施又は実行することができる。

本明細書で使用される「約」という用語は、およそ又はほぼを意味し、示される数値又は範囲に関して、数値の±１５％以下の変動を意味する。例えば、±１４％、±１０％、±５％、±２％、又は±１％だけ異なる値は、約の定義を満たす。

本明細書及び特許請求の範囲において使用される「基板」及び「ウエハ」という用語は交換可能に使用され、ともにプロセスが作用する表面又は表面の一部分を指す。これも当業者であれば理解するように、基板への言及は、文脈上別段の指示がない限り、基板の一部分のみを指すこともできる。加えて、基板上への堆積への言及は、ベア基板と、上に１つ又は複数の膜又はフィーチャが堆積又は形成された基板との両方を意味することができる。

本明細書で使用される「基板」は、製造プロセスの間に上で膜処理が実施される、任意の基板、又は基板上に形成された任意の材料面を指す。例えば、上で処理を実施することのできる基板表面は、用途に応じて、ケイ素、酸化ケイ素、歪みシリコン、シリコンオンインシュレータ（ＳＯＩ）、炭素がドープされた酸化ケイ素、窒化ケイ素、ドープされたケイ素、ゲルマニウム、ヒ化ガリウム、ガラス、サファイアといった材料と、金属、金属窒化物、金属合金、及びその他の導電性材料といった他の任意の材料とを含む。基板は半導体ウエハを含むが、これに限定されない。基板は、基板表面を研磨し、エッチングし、還元し、酸化させ、ヒドロキシル化し（又は、化学官能性を付与するためにターゲットの化学部分を別様に生成若しくはグラフトし）、アニーリングし、及び／又はベイクするために、前処理プロセスに曝露されうる。基板自体の表面上で直接膜処理することに加えて、本開示では、開示された膜処理ステップのいずれもが、以下でより詳細に開示される基板上に形成された下層にも実施されうる。「基板表面」という用語は、文脈が示すように、このような下層を含むことが意図される。したがって、例えば、膜／層又は部分的な膜／層が基板表面上に堆積されている場合、新たに堆積される膜／層の露出面が基板表面となる。所与の基板表面が何を含むかは、どのような膜が堆積されるかと、使用される特定の化学的性質とによって異なる。

Ｖ－ＮＡＮＤ構造又は３Ｄ－ＮＡＮＤ構造は、フラッシュメモリの用途において使用される。Ｖ－ＮＡＮＤデバイスは、多数のセルがブロック状に配置されている、垂直に積層されたＮＡＮＤ構造物である。本明細書で使用される用語「３Ｄ ＮＡＮＤ」は、メモリセルが多数層に積層されている電子（ソリッドステート）非揮発性コンピュータストレージメモリを指す。３Ｄ ＮＡＮＤメモリは通常、浮遊ゲートトランジスタを含む複数のメモリセルを含む。伝統的に、３Ｄ ＮＡＮＤメモリセルは、ビット線の周りに三次元に構成された複数のＮＡＮＤメモリ構造を含む。

３Ｄ ＮＡＮＤ技術の重要なステップは、追加の層を垂直に堆積させて性能を向上させる能力である。多層３Ｄ ＮＡＮＤ製造では、最下層メモリホールを保護するために犠牲メモリホールプラグプロセスが必要である。メモリホールは、次のプロセスの前に特定の材料で充填して平坦にすることが必要である。このようなプロセスは、スループット、ドライエッチング除去可能性及び高温（例えば８５０℃）安定性の要件を満たす必要がある。

他の手法には、アモルファスシリコンベースのプロセス、又は他のアモルファスカーボンベースのプロセスが含まれる。アモルファスシリコン材料は、酸化物／窒化物積層体に悪影響を与える湿式除去プロセスを必要とする。他のアモルファスカーボン材料は、低い堆積速度、遅いスループット、及び高温での不安定性という問題を有している。

本開示の実施形態は、高密度プラズマ化学気相堆積（ＨＤＰ－ＣＶＤ）チャンバを使用して、小さい寸法の高アスペクト比（ＡＲ）のフィーチャ内に膜（例えば、アモルファスカーボン（ａ－Ｃ））を堆積させる方法を提供する。いくつかの実施形態は、有利には、トレンチ／フィーチャ内にボイドを残しながら、小さい寸法の高ＡＲトレンチを充填する犠牲炭素膜を提供する。１つ又は複数の実施形態の犠牲炭素膜は、アニーリング温度で高い熱安定性を有する。

本明細書に提供されるのは、高密度プラズマ化学気相堆積（ＨＤＰ ＣＶＤ）を使用して間隙を充填する方法である。種々の実施形態によれば、アモルファスカーボン膜などの炭素含有膜は、ＨＤＰ ＣＶＤによって基板の間隙中に堆積され、間隙を充填する。１つ又は複数の実施形態では、方法は、ＨＤＰ ＣＶＤ堆積の間に低い水素含有量のプロセスガスを使用して間隙充填を提供することを含みうる。１つ又は複数の実施形態のアモルファスカーボン材料は、酸素（Ｏ_２）プラズマを介して容易に除去することができ、酸化物／窒化物積層体に対する影響が排除される。

１つ又は複数の実施形態では、フィーチャは、トレンチ、ビア、ワード線スリット、及びメモリホールから選択される。具体的な実施形態では、フィーチャはメモリホールである。極めて具体的な実施形態では、フィーチャは、ＮＡＮＤデイバス内のメモリホールである。１つ又は複数の実施形態では、フィーチャは充填される、すなわち間隙充填である。いくつかの実施形態では、間隙充填は、ＨＤＰ ＣＶＤによって実施される。

高密度プラズマ化学気相堆積（ＨＤＰ ＣＶＤ）は、基板に向かって帯電した前駆体核種を方向づけることを含む方向性ＣＶＤプロセスである。本明細書で使用される高密度プラズマ化学気相堆積（ＨＤＰ－ＣＶＤ）は、プラズマ化学気相堆積技術とは別個であり、ＰＥＣＶＤとしても知られている。ＨＤＰ－ＣＶＤリアクタは一般的に、誘電結合型プラズマを用い、ＰＥＣＶＤリアクタは一般的に、容量結合型プラズマを用いる。ＨＤＰ－ＣＶＤプロセス条件及びその結果得られる膜は、異なるＰＥＣＶＤプロセスである。例えば、本明細書に記載される種々のＨＤＰリアクタは、１０^１７イオン／ｍ^３を上回るプラズマ密度、例えば、１０^１７イオン／ｍ^３から１０^１９イオン／ｍ^３で約５０ｍＴｏｒｒ未満の圧力で動作する。対照的に、ＰＥＣＶＤプロセスは、それよりもはるかに低いプラズマ密度、例えば、１０^１４イオン／ｍ^３から１０^１６イオン／ｍ^３で、はるかに高い圧力で動作する。

ＨＤＰリアクタは、コイルについては２ＭＨｚのプラズマ周波数で、ウエハが配置されるペデスタルについては１３．５６ＭＨｚの周波数で、プラズマに点火しうる。対照的に、容量結合型プラズマリアクタでは、シャワーヘッド又はペデスタルに適用されるプラズマを生成するために、１３．５６ＭＨｚのプラズマ周波数が使用され、２ＭＨｚがシャワーヘッド又はペデスタルに適用される。ＨＤＰリアクタ内のイオンエネルギーは、ＰＥＣＶＤリアクタ内より大きい。結果として、ＨＤＰ－ＣＶＤリアクタ内に堆積される膜の膜組成及び特性は、ＰＥＣＶＤリアクタ内に堆積されるものとは異なる。炭素ベースの間隙充填の場合、ＰＥＣＶＤ内のより低いプラズマ密度は、一般的に、高いスループットを可能にする十分な解離を生成することができない。

１つ又は複数の実施形態では、処理中の基板温度は、約４００℃から約６５０℃の範囲か、又は約５１０℃から約６５０℃の範囲でありうる。１つ又は複数の実施形態では、チャンバ圧力は、５０ｍＴｏｒｒ未満、又は４０ｍＴｏｒｒ未満、又は３０ｍＴｏｒｒ未満、又は２０ｍＴｏｒｒ未満、又は１０ｍＴｏｒｒ未満に維持される。１つ又は複数の実施形態では、基板温度は、前記イオン核種の密度、圧力、及びバイアス電力によって制御される。

１つ又は複数の実施形態では、基板にバイアスをかけるために、高周波数ＲＦ電源又は他のソースが使用されうる。基板は、一般的に、フィーチャ、例えばメモリホールの底部へと下に向かって方向づけるために、堆積動作中にバイアスをかけられる。１つ又は複数の実施形態では、ＨＤＰ ＣＶＤ中のバイアス電力は、約０から９５００Ｗの範囲であり、バイアス電力は基板表面積に応じて増加する。１つ又は複数の実施形態では、バイアス電力及び圧力は、ボイドの大きさ及び位置を操作するために重要である。

図１Ａは、１つ又は複数の実施形態による電子デバイス１００の部分断面図である。いくつかの実施形態では、フィーチャ１０６を有する基板１０２が、ＨＤＰ－ＣＶＤ処理チャンバ１０１での処理のために提供される。本明細書及び特許請求の範囲で使用される「提供される」という用語は、基板が処理のために利用可能にされる（例えば、処理チャンバ内に配置される）ことを意味する。この図は例示のために単一のフィーチャを有する基板を示しているが、当業者であれば、複数のフィーチャが存在しうることを理解しよう。フィーチャ１０６の形状は、トレンチ及び円筒形ビアを含むがそれらに限定されない任意の適切な形状とすることができる。これに関して使用される「フィーチャ」という用語は、表面に意図的に形成された任意の不規則形状物を意味する。フィーチャの適切な例には、限定されないが、上部と２つの側壁と底部とを有するトレンチ、ワード線スリット、及びメモリホール、並びに上部と２つの側壁とを有するピーク部が含まれる。フィーチャは、任意の適切なアスペクト比（フィーチャの深さとフィーチャの幅との比）を有することができる。いくつかの実施形態では、アスペクト比は、約５：１、１０：１、１５：１、２０：１、２５：１、３０：１、３５：１、４０：１、４５：１、５０：１、５５：１、６０：１、６５：１、７０：１、７５：１、８０：１、８５：１、９０：１、９５：１、又は１００：１より大きいか、又はそれに等しい。

１つ又は複数の実施形態では、基板１０２は基板表面１２０を有する。少なくとも１つのフィーチャ１０６は、基板表面１２０に開口部を形成する。少なくとも１つのフィーチャ１０６は、基板表面１２０から底表面１１２までのフィーチャの深さＤ_ｆに延びている。１つ又は複数の実施形態では、少なくとも１つのフィーチャの深さＤ_ｆは、約５０ｎｍから約１００００ｎｍの範囲である。

少なくとも１つのフィーチャ１０６は、少なくとも１つのフィーチャ１０６の幅Ｗを画定する第１の側壁１１４と第２の側壁１１６とを有している。側壁１１４、１１６と底表面１１２とによって形成される開口領域は、間隙とも呼ばれる。１つ又は複数の実施形態では、幅Ｗは、少なくとも１つのフィーチャ１０６の深さＤ_ｆに沿って均一である。他の実施形態では、幅Ｗは、少なくとも１つのフィーチャ１０６の頂部において、少なくとも１つのフィーチャ１０６の底表面１１２における幅Ｗよりも大きい。

１つ又は複数の実施形態では、少なくとも１つのフィーチャ１０６は、メモリホール又はワード線スリットを含む。したがって、１つ又は複数の実施形態では、基板１０２は、メモリデバイス又は論理デバイス、例えばＮＡＮＤ、ＶＮＡＮＤ、又はＤＲＡＭなどを含む。

図１Ｂから１Ｄを参照すると、１つ又は複数の実施形態では、炭素膜１０８は、基板表面１２０の上と、少なくとも１つのフィーチャ１０６の壁１１４、１１６及び底部１１２の上とに形成される。図１Ｂから１Ｄに示されるように、１つ又は複数の実施形態では、炭素膜１０８は、少なくとも１つのフィーチャ１０６の幅Ｗ内に位置するボイド１２２を有する。

いくつかの実施形態では、炭素膜１０８は連続した膜である。本明細書において、「連続した（ｃｏｎｔｉｎｕｏｕｓ）」という用語は、堆積層の下にある材料を露出させる間隙又はむき出しの場所を有さない、露出表面全体を覆う層を指す。連続した層は、表面積が膜の総表面積の約１％未満である、間隙又はむき出しの場所を有しうる。

１つ又は複数の実施形態では、上に少なくとも１つのフィーチャ１０６が形成された基板１０２は、処理のためにＨＤＰ－ＣＶＤチャンバ１０１内に配置される。図１Ｂを参照すると、１つ又は複数の実施形態では、炭素膜１０８は、基板表面１２０と、少なくとも１つのフィーチャ１０６の壁１１４、１１６及び底部１１２との上に形成される。

１つ又は複数の実施形態では、炭素膜１０８は、プロセスガスを高密度プラズマ化学気相堆積（ＨＤＰ－ＣＶＤ）チャンバ１０１内に流すことによって形成される。１つ又は複数の実施形態では、プロセスガスは、水素と炭素（Ｈ：Ｃ）との比が２：１以下である炭水化物反応物と、水素（Ｈ_２）、ヘリウム（Ｈｅ）、及びアルゴン（Ａｒ）のうちの１つ又は複数とを含む。いくつかの実施形態では、プロセスガスは、水素と炭素（Ｈ：Ｃ）との比が１：１以下である炭水化物反応物を含む。

いくつかの実施形態では、炭水化物反応物は、アルケン及びアルキンのうちの１つ又は複数を含む。本明細書で使用される用語「アルケン」は、炭素－炭素二重結合を含有する炭水化物を指す。アルケンは、二重結合を１つだけ有する非環式炭水化物である。本明細書で使用される用語「アルキン」は、少なくとも１つの炭素－炭素三重結合を含有する不飽和炭水化物を指す。１つ又は複数の実施形態では、炭水化物反応物は、アセチレン（Ｃ_２Ｈ_２）、プロピレン（Ｃ_３Ｈ_６）、エチレン（Ｃ_２Ｈ_４）、及びメチルアセチレン（Ｃ_３Ｈ_４）からなる群から選択される。

炭素膜を堆積させるための炭水化物プロセスガスの非限定的な例には、アセチレン（Ｃ_２Ｈ_２）／水素（Ｈ_２）／ヘリウム（Ｈｅ）／アルゴン（Ａｒ）、プロピレン（Ｃ_３Ｈ_６）／水素（Ｈ_２）／ヘリウム（Ｈｅ）／アルゴン（Ａｒ）、エチレン（Ｃ_２Ｈ_４）／水素（Ｈ_２）／ヘリウム（Ｈｅ）／アルゴン（Ａｒ）、及びメチルアセチレン（Ｃ_３Ｈ_４）／水素（Ｈ_２）／ヘリウム（Ｈｅ）／アルゴン（Ａｒ）が含まれる。

炭素膜１０８は、次いでフィーチャ１０６内に堆積されて、側壁１１４、１１６、及び底部１１２上に生じるが、少なくとも１つのフィーチャ１０６内にボイド１２２を残す。種々の実施形態によれば、間隙を充填することは、一回の堆積又は複数回の堆積において実施されうる。

１つ又は複数の実施形態では、ＨＤＰ ＣＶＤ堆積に炭水化物プロセスガスを使用することにより、間隙充填が提供されうる。これは、図１Ａから１Ｄに概略的に示されており、これら図面は、堆積段階における炭素膜１０８で充填されたフィーチャ１０６の断面図を示している。堆積が進むにつれて、再堆積及び優先成長からカスピング１１０が生じる。これによりフィーチャ１０６の上部が閉鎖され、次いでボイド１２２が生じる。

ボイド１２２は、炭素膜１０８中の方形の開口部として図示されている。しかしながら、当業者であれば、これが例示のみを目的としていることを理解するであろう。ボイド１２２の形状及び大きさは変えることができる。

１つ又は複数の実施形態では、炭水化物プロセスガスは、約１５ｓｃｃｍから約１３５ｓｃｃｍを含む、約１０ｓｃｃｍから約１５０ｓｃｃｍの範囲の流量で、ＨＤＰ－ＣＶＤ処理チャンバ内に流される。立方センチメートル毎分（ｓｃｃｍ）は、所与の流体、一般的には気体の温度及び圧力の標準状態における、１分当たりの立方センチメートル（ｃｍ^３／分）を示す流量測定の単位である。

１つ又は複数の実施形態では、アルゴン（Ａｒ）が、約４０ｓｃｃｍから約６０ｓｃｃｍの範囲の流量でＨＤＰ－ＣＶＤチャンバ内に導入される／流される。１つ又は複数の実施形態では、水素（Ｈ_２）が、約０ｓｃｃｍから約３００ｓｃｃｍ、及び約０ｓｃｃｍから約２００ｓｃｃｍの範囲を含む、約０ｓｃｃｍから約５００ｓｃｃｍの範囲の流量で、ＨＤＰ－ＣＶＤチャンバ内に導入される／流される。１つ又は複数の実施形態では、ヘリウム（Ｈｅ）が、約０ｓｃｃｍから約５００ｓｃｃｍの範囲、及び約０ｓｃｃｍから約３００ｓｃｃｍの範囲の流量で、ＨＤＰ－ＣＶＤチャンバ内に導入される／流される。

１つ又は複数の実施形態では、基板は、約４００℃から約６５０℃の範囲の温度、及び約５０ｍＴｏｒｒ未満の圧力で処理される。いくつかの実施形態では、圧力は、約４０ｍＴｏｒｒ未満、又は約３０ｍＴｏｒｒ未満、又は約２０ｍＴｏｒｒ未満、又は約１０ｍＴｏｒｒ未満である。

プロセスガスがＨＤＰ－ＣＶＤチャンバ内に流された後、プラズマが生成されて、少なくとも１つのフィーチャ１０６内と、基板表面１２２上とに、炭素膜１０８を形成する。

１つ又は複数の実施形態では、炭素膜１０８は、良好な熱安定性を有する。８００℃以上の温度で１時間炭素膜１０８をアニーリングした後、炭素膜１０８は、１５％未満の収縮を有する。いくつかの実施形態では、炭素膜１０８は、１０％未満の収縮を有する。

図２Ａから２Ｅは、１つ又は複数の実施形態によるメモリデバイス２００、例えばＮＡＮＤデイバスの部分断面図である。いくつかの実施形態では、フィーチャ２１４を有する基板２０２が、ＨＤＰ－ＣＶＤ処理チャンバ２０１での処理のために提供される。フィーチャ２１４の形状は、トレンチ及び円筒形ビアを含むがそれらに限定されない任意の適切な形状とすることができる。これに関して使用される「フィーチャ」という用語は、表面に意図的に形成された任意の不規則形状物を意味する。フィーチャの適切な例には、限定されないが、上部と２つの側壁と底部とを有するトレンチ、ワード線、及びメモリホール、並びに上部と２つの側壁とを有するピーク部が含まれる。フィーチャは、任意の適切なアスペクト比（フィーチャの深さとフィーチャの幅との比）を有することができる。いくつかの実施形態では、アスペクト比は、約５：１、１０：１、１５：１、２０：１、２５：１、３０：１、３５：１、４０：１、４５：１、５０：１、５５：１、６０：１、６５：１、７０：１、７５：１、８０：１、８５：１、９０：１、９５：１、又は１００：１以上である。１つ又は複数の実施形態では、フィーチャ２１４はメモリホールを含む。

１つ又は複数の実施形態では、基板２０２は基板表面２２２を有する。少なくとも１つのフィーチャ２１４は、基板表面２２２に開口部を形成する。少なくとも１つのフィーチャ２１４は、基板表面２２２から底表面２２０までのフィーチャの深さＤ_ｍに延びている。少なくとも１つのフィーチャ２１４は、少なくとも１つのフィーチャ２１４の幅Ｗ_ｍを画定する第１の側壁２１６と第２の側壁２１８とを有する。１つ又は複数の実施形態では、幅Ｗ_ｍは、少なくとも１つのフィーチャ２１４の深さＤ_ｍに沿って均一である。他の実施形態では、幅Ｗ_ｍは、少なくとも１つのフィーチャ２１４の頂部において、少なくとも１つのフィーチャ２１４の底表面２２０における幅Ｗ_ｍよりも大きい。

１つ又は複数の実施形態では、少なくとも１つのフィーチャ２１４は、メモリホール又はワード線スリットを含む。したがって、１つ又は複数の実施形態では、デバイス２００は、メモリデバイス又は論理デバイス、例えばＮＡＮＤ、ＶＮＡＮＤ、又はＤＲＡＭなどを含む。

１つ又は複数の実施形態では、デバイス２００は、半導体基板２０２上に堆積された第１の材料２１０と第２の材料２１２とが交互になった複数の層を含む膜積層体を含む。１つ又は複数の実施形態では、第１の材料２１０及び第２の材料２１２はそれぞれ、酸化物材料、窒化物材料、及びポリシリコン材料のうちの１つ又は複数を含む。具体的な実施形態では、半導体基板２０２上に堆積される第１の材料２１０は窒化物材料であり、第２の材料２１２は酸化物材料２１２である。

半導体基板２０２は任意の適切な基板材料とすることができる。１つ又は複数の実施形態では、半導体基板２０２は、半導体材料、例えば、ケイ素（Ｓｉ）、炭素（Ｃ）、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）、ヒ化ガリウム（ＧａＡｓ）、リン酸インジウム（ＩｎＰ）、ヒ化ガリウムインジウム（ＩｎＧａＡｓ）、インジウムアルミニウムヒ素（ＩｎＡｌＡｓ）、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）、セレン化銅インジウムガリウム（ＣＩＧＳ）、他の半導体材料、又はこれらの任意の組み合わせを含む。１つ又は複数の実施形態では、半導体基板１０２は、ケイ素（Ｓｉ）、ゲルマニウム（Ｇｅ）、ガリウム（Ｇａ）、ヒ素（Ａｓ）、インジウム（Ｉｎ）、リン（Ｐ）、銅（Ｃｕ）、又はセレン（Ｓｅ）のうちの１つ又は複数を含む。基板２０２を形成しうる材料のいくつかの例が本明細書に記載されているが、パッシブ及びアクティブ電子デバイス（例えば、トランジスタ、メモリ、コンデンサ、インダクタ、抵抗器、スイッチ、集積回路、増幅器、光電子デバイス、又は他の任意の電子デバイス）を上に構築できる基礎として機能しうる任意の材料が、本開示の主旨及び範囲内に含まれうる。

図２Ａから２Ｃは、１つ又は複数の実施形態の方法によるメモリデバイス２００の処理の部分断面図である。図３は、本開示の１つ又は複数の実施形態による処理方法３００のプロセスフロー図である。図２Ａから２Ｃ及び図３を参照すると、１つ又は複数の実施形態では、少なくとも１つのフィーチャ２１４が基板２０２上に形成される。いくつかの実施形態では、基板２０２は、動作３０２に先立つ処理のために提供される。１つ又は複数の実施形態では、基板２０２は、その上に既に形成されている少なくとも１つのフィーチャ２１４を含む。他の実施形態では、動作３０２において、少なくとも１つのフィーチャ２１４が基板２０２上に形成される。１つ又は複数の実施形態では、少なくとも１つのフィーチャは、基板表面２２２から底表面２２０までのフィーチャの深さ、Ｄ_ｍに延び、少なくとも１つのフィーチャは、第１の側壁２１６と第２の側壁２１８とによって画定される幅Ｗ_ｍを有する。

１つ又は複数の実施形態では、動作３０４において、上に膜積層体２０４が形成された基板２０２は、処理のためにＨＤＰ－ＣＶＤチャンバ２０１内に配置される。図２Ｂを参照すると、１つ又は複数の実施形態では、炭素膜２０８は、基板表面２２２と、少なくとも１つのフィーチャ２１４の壁２１６、２１８及び底部２２０との上に形成される。

１つ又は複数の実施形態では、炭素膜２０８は、プロセスガスを高密度プラズマ化学気相堆積（ＨＤＰ－ＣＶＤ）チャンバ１０１内に流すことによって形成される。１つ又は複数の実施形態では、プロセスガスは、水素と炭素（Ｈ：Ｃ）との比が２：１以下である炭水化物反応物と、水素（Ｈ_２）、ヘリウム（Ｈｅ）、及びアルゴン（Ａｒ）のうちの１つ又は複数とを含む。いくつかの実施形態では、プロセスガスは、水素と炭素（Ｈ：Ｃ）との比が１：１以下である炭水化物反応物を含む。

いくつかの実施形態では、炭水化物反応物は、アルケン及びアルキンのうちの１つ又は複数を含む。本明細書で使用される用語「アルケン」は、炭素－炭素二重結合を含有する炭水化物を指す。アルケンは、二重結合を１つだけ有する非環式炭水化物である。本明細書で使用される用語「アルキン」は、少なくとも１つの炭素－炭素三重結合を含有する不飽和炭水化物を指す。１つ又は複数の実施形態では、炭水化物反応物は、アセチレン（Ｃ_２Ｈ_２）、プロピレン（Ｃ_３Ｈ_６）、エチレン（Ｃ_２Ｈ_４）、及びメチルアセチレン（Ｃ_３Ｈ_４）からなる群から選択される。

炭素膜を堆積させるための炭水化物プロセスガスの非限定的な例には、アセチレン（Ｃ_２Ｈ_２）／水素（Ｈ_２）／ヘリウム（Ｈｅ）／アルゴン（Ａｒ）、プロピレン（Ｃ_３Ｈ_６）／水素（Ｈ_２）／ヘリウム（Ｈｅ）／アルゴン（Ａｒ）、エチレン（Ｃ_２Ｈ_４）／水素（Ｈ_２）／ヘリウム（Ｈｅ）／アルゴン（Ａｒ）、及びメチルアセチレン（Ｃ_３Ｈ_４）／水素（Ｈ_２）／ヘリウム（Ｈｅ）／アルゴン（Ａｒ）が含まれる。

炭素膜２０８は、次いでメモリホール２１４内に堆積されて、側壁２１６、２１８、及び底部２２０上に生じるが、メモリホール２１４にボイド２４０を残す。種々の実施形態によれば、間隙を充填することは、一回の堆積又は複数回の堆積において実施されうる。

ボイド２４０は、炭素膜２０８中の方形の開口部として図２Ｃに示されている。しかしながら、当業者であれば、これが例示のみを目的としていることを理解するであろう。ボイド２４０の形状及び大きさは変えることができる。

１つ又は複数の実施形態では、ＨＤＰ ＣＶＤ堆積に炭水化物プロセスガスを使用することにより、間隙充填が提供されうる。これは図２Ａから２Ｃに概略的に示されており、これら図面は、ＨＤＰ－ＣＶＤを使用する堆積段階中に炭素膜２０８で充填されるフィーチャ２１４の断面図である。図２Ｂを参照すると、堆積が進むにつれて、カスプ（ｃｕｓｐ：突出部）２０６が生じる。これによりメモリホール２１４の頂部が閉鎖され、次いでボイド２４０が生じる。理論に拘束されることを意図しないが、メモリホール２１４が充填され、ボイド２４０が意図的に形成されることにより、ＮＡＮＤデイバスの製造において炭素膜２０８を後で容易に除去することができる。メモリホールは高アスペクト比の構造であり、深さがその幅よりはるかに大きい。メモリホール２１４が炭素膜２０８で完全に充填される場合、膜を除去するために多大な時間を要し、除去の間にデバイスが損傷を受ることがある。炭素膜２０８がメモリホールド２１４の上にのみ存在するのであれば、下方にボイド２４０が存在し、溶媒又はプラズマがボイド２４０内に浸透することができ、炭素膜２０８の除去がより容易になる。

１つ又は複数の実施形態では、炭水化物は、約１５ｓｃｃｍから約１３５ｓｃｃｍを含む、約１０ｓｃｃｍから約１５０ｓｃｃｍの範囲の流量で、ＨＤＰ－ＣＶＤ処理チャンバ内に流される。立方センチメートル毎分（ｓｃｃｍ）は、所与の流体、一般的には気体の温度及び圧力の標準状態における、１分当たりの立方センチメートル（ｃｍ^３／分）を示す流量測定の単位である。

１つ又は複数の実施形態では、アルゴン（Ａｒ）が、約４０ｓｃｃｍから約６０ｓｃｃｍの範囲の流量でＨＤＰ－ＣＶＤチャンバ内に導入される／流される。１つ又は複数の実施形態では、水素（Ｈ_２）が、約０ｓｃｃｍから約３００ｓｃｃｍ、及び約０ｓｃｃｍから約２００ｓｃｃｍの範囲を含む、約０ｓｃｃｍから約５００ｓｃｃｍの範囲の流量で、ＨＤＰ－ＣＶＤチャンバ内に導入される／流される。１つ又は複数の実施形態では、ヘリウム（Ｈｅ）が、約０ｓｃｃｍから約５００ｓｃｃｍの範囲、及び約０ｓｃｃｍから約３００ｓｃｃｍの範囲の流量で、ＨＤＰ－ＣＶＤチャンバ内に導入される／流される。

１つ又は複数の実施形態では、デバイス２００は、約４００℃から約６５０℃の範囲の温度、及び約５０ｍＴｏｒｒ未満の圧力で処理される。いくつかの実施形態では、圧力は、約４０ｍＴｏｒｒ未満、又は約３０ｍＴｏｒｒ未満、又は約２０ｍＴｏｒｒ未満、又は約１０ｍＴｏｒｒ未満である。

１つ又は複数の実施形態では、炭素膜２０８は、良好な熱安定性を有する。８００℃以上の温度で１時間炭素膜２０８をアニーリングした後、炭素膜２０８は、２０％未満の収縮を有する。いくつかの実施形態では、炭素膜２０８は、１５％未満の収縮を有する。いくつかの実施形態では、炭素膜２０８は、１０％未満の収縮を有する。

図２Ｃに示されるように、１つ又は複数の実施形態では、炭素膜２０８は、少なくとも１つのフィーチャ２１４の幅Ｗ_ｍ内に位置するボイド２４０を有する。

判断ポイント３１０では、炭素膜２０８の所望の膜特性が得られたかどうかを決定する。所望の特性が得られた場合、デバイス２００は動作３１２におけるさらなる処理に提供される。所望の特性が得られていない場合、プロセスは動作３０６に戻り、そこで基板は再度炭水化物処理ガスに曝露される。

図２Ｄ及び２Ｅは、１つ又は複数の実施形態よるメモリデバイス２００の部分断面図である。動作３１２において、デバイス２００は、種々の後処理方法に供されうる。例えば、図２Ｄを参照すると、炭素膜２０８は、炭素膜２０８がデバイス２００の頂面２２２と実質的に同一平面上にあるように、エッチング又は平坦化される。炭素膜２０８は、当業者に既知の１つの任意の適切なプロセスによってエッチング又は平坦化することができ、そのような処理には、限定されないが、化学機械研磨（ＣＭＰ）、湿式エッチング、プラズマベースのスパッタエッチング、化学エッチング、Ｓｉｃｏｎｉ（登録商標）エッチング、反応性イオンエッチング（ＲＩＥ）、及び高密度プラズマ（ＨＤＰ）エッチングなどが含まれる。いくつかの実施形態では、炭素膜２０８をエッチングすることは、炭素膜２０８を、ＮＦ_３、Ｃｌ_２、ＨＢｒ、Ｃ_４Ｆ_６、Ｃ_２Ｆ_４、Ｈ_２、Ａｒ、Ｈｅ又はＮ_２のうちの１つ又は複数を含むエッチング化学に曝露することを含む。１つ又は複数の実施形態では、炭素膜２０８は、化学機械研磨（ＣＭＰ）によって平坦化される。

図２Ｅを参照すると、膜２３２は、頂面２２２上と、炭素膜２０８の頂面上とに堆積される。１つ又は複数の実施形態では、膜２３２は、任意の適切な材料から構成することができる。いくつかの実施形態では、膜２３２は、窒化ケイ素（ＳｉＮ）又は酸化ケイ素（ＳｉＯ_ｘ）のうちの１つ又は複数を含む。１つ又は複数の実施形態では、膜２３２は、原子層堆積又はプラズマ化学気相堆積（ＰＥＣＶＤ）によって形成される。１つ又は複数の実施形態では、膜２３２は、間隙充填炭素膜２０８を覆い、アニーリング中に下に位置する間隙充填炭素膜２０８の収縮を低減する。１つ又は複数の実施形態では、膜２３２は、アニーリング後に除去されうる。

１つ又は複数の実施形態によれば、デバイス２００は、層の形成に先立ち及び／又は層の形成後に処理に供される。この処理は、同じチャンバ内で、又は１つ又は複数の別個の処理チャンバ内で実施することができる。

１つ又は複数の実施形態の方法は、ＨＤＰ－ＣＶＤリアクタに実装されうる。このようなリアクタは、多くの異なる形態をとることができる。通常、装置は、１つ又は複数の基板を収納する、基板処理に適した１つ又は複数のチャンバ又は「リアクタ」（時に複数のステーションを含む）を含むであろう。各チャンバは、処理のための１つ又は複数の基板を収納しうる。１つ又は複数のチャンバは、１つ又は複数の規定の位置に基板を維持する（その位置内の運動、例えば回転、振動、又は他の撹拌の有無にかかわらず）。処理の間、各基板は、ペデスタル、真空チャック及び／又は静電チャックによって所定の位置に保持される。基板が加熱される特定の動作のために、装置は、加熱板などのヒータを含みうる。適切なリアクタの一例は、カリフォルニア州サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能なＣＥＮＴＵＲＡ ＵＬＴＩＭＡ（登録商標）ＨＤＰ－ＣＶＤチャンバ／システムである。

ＨＤＰ－ＣＶＤチャンバ／システムの概要が、図４Ａ及び４Ｂに関連して以下に提供される。図４Ａは、一実施形態のそのようなＨＤＰ－ＣＶＤシステム６１０の構造を概略的に示している。システム６１０は、チャンバ６１３と、真空システム６７０と、ソースプラズマシステム６８０Ａと、基板バイアスプラズマシステム６８０Ｂと、ガス供給システム６３３と、遠隔プラズマ洗浄システム６５０とを含んでいる。

チャンバ６１３の上側部分はドーム６１４を含み、ドームは、酸化アルミニウム又は窒化アルミニウムなどのセラミック誘電体材料から作製されている。ドーム６１４は、プラズマ処理領域６１６の上側境界を画定している。プラズマ処理領域６１６は、底部が、基板６１７の上面及び基板支持体部材６１８によって境界づけられている。

ヒータ板６２３及び冷却板６２４は、ドーム６１４の上にあり、ドーム６１４に熱的に結合されている。ヒータ板６２３及び冷却板６２４は、約４００℃から約６５０℃の範囲にわたって約±１０℃以内でのドーム温度の制御を可能にする。これは、種々のプロセスのためのドーム温度の最適化を可能にする。例えば、洗浄又はエッチングプロセスでは、ドームを堆積プロセスより高温に維持することが望ましい場合がある。ドーム温度の精密な制御はまた、チャンバ内の薄片又は粒子の数を減らし、堆積された層と基板との間の接着を改善する。

チャンバ６１３の下側部分は本体部材６２２を含み、本体部材はチャンバを真空システムに接合する。基板支持体部材６１８の基部６２１は、本体部材６２２上に装着されており、本体部材とともに連続した内面を形成している。基板は、チャンバ６１３の側面の挿入／取出開口部（図示せず）を通して、ロボットブレード（図示せず）によってチャンバ６１３の中へ及びチャンバ６１３の外へ搬送される。リフトピン（図示せず）は、モータ（図示せず）の制御下で、持ち上げられ、次いで下げられて、上側ローディング（ｌｏａｄｉｎｇ：装填、搬入）位置６５７にあるロボットブレードから、基板が基板支持体部材６１８の基板受取部６１９上に配置される下側処理位置６５６まで、基板を移動させる。基板受取部６１９は、基板処理中に基板を基板支持体部材６１８に固定する静電チャック６２０を含んでいる。特定の実施形態では、基板支持体部材６１８は、酸化アルミニウム又はアルミニウムセラミック材料から作製される。

真空システム６７０は、ツインブレードスロットルバルブ６２６を収納し、ゲートバルブ６２７及びターボ分子ポンプ６２８に取り付けられるスロットル体６２５を含んでいる。スロットル体６２５は、ガス流への障害を最小限に抑え、対称なポンピングを可能にすることに留意されたい。ゲートバルブ６２７は、ポンプ６２８をスロットル体６２５から分離することができ、スロットルバルブ６２６が完全に開いているとき、排気流容量を制限することによってチャンバ圧力を制御することもできる。スロットルバルブ、ゲートバルブ及びターボ分子ポンプの構成により、チャンバ圧力を約１ミリＴｏｒｒから約２Ｔｏｒｒまで精密にかつ安定的に制御することができる。

ソースプラズマシステム６８０Ａは、ドーム６１４に装着されるトップコイル６２９及びサイドコイル６３０を含んでいる。対称な接地シールド（図示せず）は、コイル間の電気的結合を低減する。トップコイル６２９はトップソースＲＦ（ＳＲＦ）発生器６３１Ａによって電力供給され、サイドコイル６３０はサイドＳＲＦ発生器６３１Ｂによって電力供給され、それにより各コイルについて独立した電力レベル及び動作周波数が可能である。このデュアルコイルシステムは、チャンバ６１３内の半径方向のイオン密度の制御を可能にし、それにより、プラズマ均一性が改善される。サイドコイル６３０及びトップコイル６２９は一般的に、誘導的に駆動され、相補電極を必要としない。特定の実施形態では、トップソースＲＦ発生器６３１Ａは、名目上２ＭＨｚにおいて最大１０，０００ワットを提供し、サイドソースＲＦ６０発生器６３１Ｂは、名目上２ＭＨｚにおいて最大１０，５００ワットのＲＦ電力を提供する。プラズマ発生効率を改善するために、トップＲＦ発生器及びサイドＲＦ発生器の動作周波数は、公称動作周波数から（例えば、それぞれ１．７～１．９ＭＨｚ及び１．９～２．１ＭＨｚに）オフセットされうる。

基板バイアスプラズマシステム６８０Ｂは、バイアスＲＦ（「ＢＲＦ」）発生器６３１Ｃ及びバイアス整合ネットワーク６３２Ｃを含んでいる。バイアスプラズマシステム６８０Ｂは、基板部分６１７を、相補電極として働く本体部材６２２に容量結合する。バイアスプラズマシステム６８０Ｂは、ソースプラズマシステム６８０Ａによって生成されたプラズマ種（例えば、イオン）の基板表面への搬送を増強するように機能する。特定の実施形態では、基板バイアスＲＦ発生器は、約１３．５６ＭＨｚの周波数において、最大１０，０００ワットのＲＦ電力を提供する。

ＲＦ発生器６３１Ａ及び６３１Ｂは、デジタル制御シンセサイザを含む。各発生器は、当業者であれば理解するように、チャンバ及びコイルから反射されて発生器に戻る電力を測定し、最も低い反射電力が得られるように動作周波数を調整するＲＦ制御回路（図示せず）を含む。ＲＦ発生器は通常、５０オームの特性インピーダンスを有する負荷で動作するように設計される。ＲＦ電力は、発生器とは異なる特性インピーダンスを有する負荷から反射されることもある。これにより、負荷に搬送される電力を低減することができる。さらに、負荷から反射されて発生器に戻る電力は、発生器に過大な負荷をかけて損傷を与えうる。プラズマのインピーダンスは、他の要因のなかでも、プラズマイオン密度に応じて、５オーム未満から９００オーム以上までの範囲に及ぶことがあり、かつ反射された電力は周波数の関数でありうるので、反射された電力に応じて発生器周波数を調整することにより、ＲＦ発生器からプラズマに搬送される電力が増加し、発生器が保護される。反射される電力を低減し、効率を改善する別の方法は、整合ネットワークを用いるものである。

整合ネットワーク６３２Ａ及び６３２Ｂは、発生器６３１Ａ及び６３１Ｂの出力インピーダンスを、それぞれのコイル６２９及び６３０に整合させる。ＲＦ制御回路は、負荷の変化に応じて、整合ネットワーク内のコンデンサの値を変更することによって両方の整合ネットワークを同調させ、発生器を負荷に整合させることができる。ＲＦ制御回路は、負荷から反射されて発生器に戻る電力が一定の限界を超えたときに整合ネットワークを同調させうる。一定の整合を提供し、整合ネットワークを同調させることからＲＦ制御回路を効果的に無効にする１つの方法は、反射される電力の任意の予測値より上に反射電力限界を設定することである。これは、整合ネットワークをその最新の条件に合わせて一定に保持することによって、いくつかの条件下でプラズマの安定化を助けうる。

他の手段もプラズマの安定化を助けることができる。例えば、ＲＦ制御回路は、負荷（プラズマ）に供給される電力を決定するために使用することができ、層の堆積中に供給される電力を実質的に一定に保つために、発生器の出力電力を増減させることができる。

ガス供給システム６３３は、ガス供給ライン６３８（そのうちの一部のみが図示される）を経由して、複数のソース６３４Ａ～６３４Ｅから、基板を処理するためのチャンバにガスを提供する。当業者であれば理解するように、ソース６３４Ａ～６３４Ｅのために使用される実際のソース、及びチャンバ６１３への供給ライン６３８の実際の接続は、チャンバ６１３内で実行される堆積及び洗浄プロセスに応じて変更される。ガスは、ガスリング６３７及び／又はトップノズル６４５を通してチャンバ６１３に導入される。ガスリング６３７のさらなる細部を示す、チャンバ６１３の簡略化された部分断面図である。

一実施形態では、第１のガス源６３４Ａ及び第２のガス源６３４Ｂ、並びに第１のガス流コントローラ６３５Ａ’及び第２のガス流コントローラ６３５Ｂ’が、ガス供給ライン６３８（そのうちのいくつかのみが図示される）を経由して、ガスリング６３７内のリングプレナム６３６にガスを提供する。ガスリング６３７は、基板全体に均一なガス流を提供する複数のソースガスノズル６３９（そのうちの１つだけが例示を目的として示される）を有する。ノズル長及びノズル角は、個々のチャンバ内の特定のプロセスのために均一性プロファイル及びガス利用効率の個別調整を可能にするために変更されうる。特定の実施形態では、ガスリング６３７は、酸化アルミニウムセラミックから作製された１２個のソースガスノズルを有する。

ガスリング６３７はまた、複数の酸化剤ガスノズル６４０（そのうちの１つだけが図示される）を有し、酸化剤ガスノズル６４０は、一実施形態では、ソースガスノズル６３９と同一平面上にあり、ソースガスノズル６３９より短く、一実施形態では、本体プレナム６４１からガスを受け取る。いくつかの実施形態では、ガスをチャンバ６１３内に注入する前に、ソースガスと酸化剤ガスとを混合しないことが望ましい。他の実施形態では、本体プレナム６４１とガスリングプレナム６３６との間に開孔（図示せず）を提供することによって、ガスをチャンバ６１３に注入することに先立ち、酸化剤ガスとソースガスとが混合されてもよい。一実施形態では、第３のガス源６３４Ｃ、第４のガス源６３４Ｄ及び第５のガス源６３４Ｄ’と、第３のガス流コントローラ６３５Ｃ及び第４のガス流コントローラ６３５Ｄ’が、ガス供給ライン６３８を経由して、ガスを本体プレナムに提供する。追加のバルブ、例えば６４３Ｂ（他のバルブは図示せず）が、ガス流コントローラからチャンバへのガスを遮断してもよい。本発明の一部の実施形態の実装において、ソース６３４Ａは炭水化物源を含み、ソース６３４Ｂは分子水素（Ｈ_２）源を含み、ソース６３４Ｃはヘリウム（Ｈｅ）源を含み、ソース６３４Ｄはアルゴン（Ａｒ）源を含む。

可燃性ガス、有毒ガス、又は腐食性ガスが使用される実施形態では、堆積後にガス供給ライン内に残留するガスを除去することが望ましいことがある。これは、チャンバ６１３を供給ライン６３８Ａから分離し、供給ライン１０３８Ａを、例えば真空フォアライン６４４に通気する三方バルブ、例えばバルブ６４３Ｂを使用して達成されうる。図４Ａに示されるように、他の同様のバルブ、例えば６４３Ａ及び６４３Ｃは、他のガス供給ライン上に組み込まれうる。そのような三方バルブは、通気されていないガス供給ライン（三方バルブとチャンバとの間）の容積を最小化するために、実現可能な限りチャンバ６１３に近接して配置され得る。加えて、二方（開閉）バルブ（図示せず）は、質量流量コントローラ（「ＭＦＣ」）とチャンバとの間に、又はガス源とＭＦＣとの間に配置されうる。

再び図４Ａを参照すると、チャンバ６１３はトップノズル６４５及びトップベント６４６も有している。トップノズル６４５とトップベント６４６とは、ガスの上方流及び側方流の独立制御を可能にし、それにより、膜均一性が改善され、膜の堆積及びドーピングパラメータの微調整が可能になる。トップベント６４６は、トップノズル６４５の周りの環状開口である。一実施形態では、第１のガス源６３４Ａは、ソースガスノズル６３９及びトップノズル６４５に供給する。ソースノズルＭＦＣ６３５Ａ’は、ソースガスノズル６３９に供給されるガスの量を制御し、トップノズルＭＦＣ１０３５Ａは、トップガスノズル６４５に供給されるガスの量を制御する。同様に、２つのＭＦＣ６３５Ｂ及び６３５Ｂ’は、ソース６３４Ｂなどの単一の酸素源からトップベント６４６及び酸化剤ガスノズル６４０の両方への酸素の流れを制御するために使用されうる。いくつかの実施形態では、酸素は、いずれのサイドノズルからもチャンバには供給されない。トップノズル６４５及びトップベント６４６に供給されるガスは、ガスをチャンバ６１３内に流すことに先立って分離された状態に保ってもよいか、又はガスは、チャンバ６１３内に流れる前に、トッププレナム６４８において混合されてもよい。同じガスの別々のソースが、チャンバの種々の部分に供給するために使用されてもよい。

遠隔マイクロ波発生プラズマ洗浄システム６５０が、チャンバ構成要素から堆積残留物を定期的に洗浄するために設けられる。洗浄システムは、リアクタキャビティ６５３において洗浄ガス源６３４Ｅ（例えば、分子フッ素、三フッ化窒素、他のフッ化炭素又は等価物）からプラズマを作り出す遠隔マイクロ波発生器６５１を含む。このプラズマから生じる反応性核種は、アプリケータチューブ６５５を経由して、洗浄ガス流入口６５４を通してチャンバ６１３に輸送される。洗浄プラズマを含有するために使用される材料（例えば、キャビティ６５３及びアプリケータチューブ６５５）は、プラズマによる攻撃に耐性でなければならない。リアクタキャビティ６５３と流入口６５４との間の距離は、望ましいプラズマ種の濃度がリアクタキャビティ６５３からの距離に伴って減少することがあるので、実現可能な限り短くしておくべきである。遠隔キャビティ内に洗浄プラズマを発生させることにより、効率的なマイクロ波発生器の使用が可能になり、チャンバ構成要素は、インシトゥで形成されたプラズマ内に存在しうるグロー放電の温度、放射、又は照射に曝されない。その結果、静電チャック６２０などの比較的感度が高い構成要素は、インシトゥプラズマ洗浄プロセスに必要とされることがあるように、ダミーウエハで覆う必要も、又は別の方法で保護する必要もない。図４Ａでは、プラズマ洗浄システム６５０はチャンバ６１３の上方に配置されているが、代替的に他の位置が使用されてもよい。

バッフル６６１は、トップノズルを通して供給されるソースガスの流れをチャンバ内に方向づけ、かつ遠隔発生したプラズマの流れを方向づけるために、トップノズルに近接して設けることができる。トップノズル６４５を通して供給されるソースガスは、中央通路６６２を通してチャンバ内に方向づけられ、洗浄ガス流入口６５４を通して提供される遠隔発生したプラズマ種は、バッフル６６１によってチャンバの側方に方向づけられる。

実施例１：
メモリホールのある酸窒化物膜積層体を、ＨＤＰ ＣＶＤ処理チャンバ内に配置した。Ｈｅ／Ａｒ／Ｃ_２Ｈ_２のプロセスガスを、処理チャンバ内に流した。基板は、５００℃の温度及び３ｍＴｏｒｒの圧力に保たれた。プラズマはＲＦ源を使用して生成した。アモルファスカーボン（ａ－Ｃ）の層が、基板のメモリホール内に形成された。ボイドがメモリホールに残された。基板を８００℃の温度で１時間アニーリングした。炭素膜は８００℃のアニーリングに耐え、収縮は≧２５％であった。

実施例２：
メモリホールのある酸窒化物膜積層体を、ＨＤＰ ＣＶＤ処理チャンバ内に配置した。Ｈｅ／Ａｒ／Ｃ_２Ｈ_２のプロセスガスを、処理チャンバ内に流した。基板は、５５０℃の温度及び１０ｍＴｏｒｒの圧力に保たれた。プラズマはＲＦ源を使用して生成した。アモルファスカーボン（ａ－Ｃ）の層が、基板のメモリホール内に形成された。ボイドがメモリホールに残された。基板を８００℃の温度で１時間アニーリングした。炭素膜は８００℃のアニーリングに耐え、収縮は１５．５％であった。

実施例３：
メモリホールのある酸窒化物膜積層体を、ＨＤＰ ＣＶＤ処理チャンバ内に配置した。Ｈ_２／Ｈｅ／Ａｒ／Ｃ_２Ｈ_２のプロセスガスを、処理チャンバ内に流した。基板は、５９２℃の温度及び４．２ｍＴｏｒｒの圧力に保たれた。プラズマはＲＦ源を使用して生成した。アモルファスカーボン（ａ－Ｃ）の層が、基板のメモリホール内に形成された。ボイドがメモリホールに残された。基板を８００℃の温度で１時間アニーリングした。炭素膜は８００℃のアニーリングに耐え、収縮は＜１０％であった。

実施例３のプロセスは、圧力、間隙充填及び熱安定性の点で、実施例１及び実施例２のプロセスよりも大きなプロセスマージンを有する。実施例３で形成された炭素膜は、８００℃で１時間のアニーリング後に＜１０％の収縮を呈する。

「下側」、「下方」、「下」、「上方」、及び「上」などといった空間的に相対的な用語は、本明細書では、図面に示される１つ以上の他の要素又はフィーチャに対する１つの要素又はフィーチャの関係を記載するために、記載の便宜上使用されている場合がある。これら空間的に相対的な用語が、図面に示される配向に加えて、使用又は動作時のデバイスの異なる配向又は動作を包含することを意図していることを理解されたい。例えば、図中のデバイスがひっくり返される場合、他の要素又はフィーチャの「下方」又は「下側」として記載されている要素は、他の要素又はフィーチャの「上方」となるであろう。したがって、例示的な用語「下方」は、上方及び下方の配向を両方包含しうる。デバイスは、別様に配向される場合もあり（９０度回転された状態又は他の配向）、本明細書で使用される空間的に相対的な記載はそれに応じて解釈される。

本明細書で説明される材料及び方法を記載する文脈での（特に特許請求の範囲の文脈での）「ａ」及び「ａｎ」及び「ｔｈｅ」という用語及び同様の指示語の使用は、本明細書に別段の指示がない限り、又は文脈によって明確に矛盾しない限り、単数形及び単数形の両方を対象とすると解釈されるべきである。本明細書の値の範囲の列挙は、本明細書に別段の指示がない限り、範囲内にある各個別の値に個々に言及するする略記法として役立つことを意図しているにすぎず、各個別の値は、本明細書に個別に列挙されているかのように本明細書に組み込まれる。本明細書に記載されるすべての方法は、本明細書に別段の指示がない限り、又は文脈によって明確に矛盾しない限り、任意の適切な順序で実施することができる。本明細書で提供される任意の及びすべての例、又は例示的な文言（例えば、「といった」「などの」（ｓｕｃｈ ａｓ））の使用は、材料及び方法をよりよく明らかにすることを意図しているにすぎず、別段の主張がない限り、範囲に制限を課さない。明細書のいかなる文言も、開示される材料及び方法の実施に不可欠であると主張されていない要素を示すと解釈されるべきではない。

本明細書を通して、「一実施形態」、「一部の実施形態」、「１つ又は複数の実施形態」、又は「実施形態」に対する言及は、実施形態に関連して記載される特定の特徴、構造、材料、又は特性が、本開示の少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書を通して種々の箇所における「１つ又は複数の実施形態では」、「一部の実施形態では」、「一実施形態では」、又は「実施形態では」といった文言の出現は、必ずしも本開示の同一の実施形態に言及するものではない。１つ又は複数の実施形態では、特定の特徴、構造、材料、又は特性は、任意の適切な方法で組み合わされる。

本明細書の開示は特定の実施形態を参照して記載されているが、これら実施形態は本開示の原理及び応用の例示にすぎないことを理解されたい。本開示の本質及び範囲から逸脱せずに、本開示の方法及び装置に対して種々の修正及び変形がなされうることが、当業者には自明であろう。したがって、本開示は、特許請求の範囲及びその均等物に含まれる修正例及び変形例を含むことが意図されている。

Claims (20)

1. 膜を形成する方法であって、
   プロセスガスを高密度プラズマ化学気相堆積（ＨＤＰ－ＣＶＤ）チャンバ内に流すことであって、前記チャンバが少なくとも１つのフィーチャを有する基板を収納しており、前記プロセスガスが、水素と炭素（Ｈ：Ｃ）との比が２：１以下である炭水化物反応物と、水素（Ｈ_２）、ヘリウム（Ｈｅ）、及びアルゴン（Ａｒ）のうちの１つ又は複数とを含み、前記基板が、４００℃から６５０℃の範囲の温度及び５０ｍＴｏｒｒ未満の圧力で処理される、プロセスガスをチャンバ内に流すことと、
   プラズマを生成することと、
   炭素膜を前記少なくとも１つのフィーチャ内に堆積させることであって、前記炭素膜が前記少なくとも１つのフィーチャ内にボイドを有する、炭素膜を堆積させることと
   を含む方法。
2. 前記炭水化物反応物が、アルケン及びアルキンのうちの１つ又は複数を含む、請求項１に記載の方法。
3. 前記炭水化物反応物が、アセチレン（Ｃ_２Ｈ_２）、プロピレン（Ｃ_３Ｈ_６）、エチレン（Ｃ_２Ｈ_４）、及びメチルアセチレン（Ｃ_３Ｈ_４）からなる群から選択される、請求項２に記載の方法。
4. 前記炭素膜がアモルファスカーボン（ａ－Ｃ）膜を含む、請求項１に記載の方法。
5. 前記少なくとも１つのフィーチャが、トレンチ、ビア、ワード線スリット、及びメモリホールのうちの１つ又は複数から選択される、請求項１に記載の方法。
6. 前記少なくとも１つのフィーチャが５０：１以上のアスペクト比を有する、請求項５に記載の方法。
7. 前記少なくとも１つのフィーチャが、前記基板の頂面から底表面までのフィーチャの深さに延び、かつ第１の側壁と第２の側壁とによって画定される幅を有しており、前記炭素膜が、前記頂面、前記第１の側壁、前記第２の側壁、及び前記底表面の上に堆積され、前記ボイドが、前記フィーチャの前記底表面から第１の距離にある前記少なくとも１つのフィーチャの前記幅内に位置している、請求項５に記載の方法。
8. 膜を形成する方法であって、
   プロセスガスを高密度プラズマ化学気相堆積（ＨＤＰ－ＣＶＤ）チャンバ内に流すことであって、前記チャンバが基板表面を有する基板を収納しており、前記プロセスガスが、水素と炭素（Ｈ：Ｃ）との比が２：１以下である炭水化物反応物と、水素（Ｈ_２）、ヘリウム（Ｈｅ）、及びアルゴン（Ａｒ）のうちの１つ又は複数とを含む、プロセスガスをチャンバ内に流すことと、
   プラズマを生成することと、
   炭素膜を前記基板表面上に堆積させることであって、前記基板表面がその上に少なくとも１つのフィーチャを有し、前記少なくとも１つのフィーチャが前記基板表面から底表面までの深さに延び、前記少なくとも１つのフィーチャが、第１の側壁と第２の側壁とによって画定される幅を有し、前記炭素膜が、前記基板表面と、前記少なくとも１つのフィーチャの前記第１の側壁、前記第２の側壁、及び前記底表面との上に堆積され、前記炭素膜が、前記フィーチャの前記底表面から第１の距離にある前記フィーチャの幅内に位置するボイドを有する、炭素膜を堆積させることと
   を含む方法。
9. 前記炭素膜が前記基板表面と実質的に同一平面上にあるように、前記炭素膜をエッチング又は平坦化することと、窒化ケイ素（ＳｉＮ）又は酸化ケイ素（ＳｉＯ_ｘ）のうちの１つ又は複数を含む第２の膜を、前記基板表面上と、前記炭素膜の頂面上とに堆積させることとをさらに含む、請求項８に記載の方法。
10. 前記基板が、４００℃から６４０℃の範囲の温度、及び５０ｍＴｏｒｒ未満の圧力で処理される、請求項８に記載の方法。
11. 前記炭水化物反応物が、アセチレン（Ｃ_２Ｈ_２）、プロピレン（Ｃ_３Ｈ_６）、エチレン（Ｃ_２Ｈ_４）、及びメチルアセチレン（Ｃ_３Ｈ_４）からなる群から選択される、請求項８に記載の方法。
12. 前記炭素膜がアモルファスカーボン（ａ－Ｃ）膜を含む、請求項８に記載の方法。
13. 前記基板をアニーリングすることをさらに含み、前記第２の膜がアニーリングの間の炭素膜の収縮を低減する、請求項９に記載の方法。
14. 前記フィーチャが１０：１以上のアスペクト比を有する、請求項８に記載の方法。
15. 前記少なくとも１つのフィーチャの前記深さが５０ｎｍから１００００ｎｍの範囲である、請求項８に記載の方法。
16. メモリデバイスを製造する方法であって、
    基板上に膜積層体を形成することであって、前記膜積層体が、第１の材料と第２の材料とが交互になった複数の層を含み、前記膜積層体が積層厚を有する、膜積層体を形成することと、
    前記膜積層体をエッチングして、前記膜積層体の頂面から底表面までの深さに延びるメモリホール開口部を形成することであって、前記メモリホール開口部が、第１の側壁と第２の側壁とによって画定される幅を有する、前記膜積層体をエッチングすることと、
    前記基板を、高密度プラズマ化学気相堆積（ＨＤＰ－ＣＶＤ）チャンバ内にローディングすることと、
    プロセスガスを、前記高密度プラズマ化学気相堆積（ＨＤＰ－ＣＶＤ）チャンバ内に流すことであって、前記プロセスガスが、水素と炭素（Ｈ：Ｃ）との比が２：１以下である炭水化物反応物と、水素（Ｈ_２）、ヘリウム（Ｈｅ）、及びアルゴン（Ａｒ）のうちの１つ又は複数とを含み、前記基板は、４００℃から６５０℃の範囲の温度及び５０ｍＴｏｒｒ未満の圧力で処理される、プロセスガスをチャンバ内に流すことと、
    炭素膜を、前記膜積層体の前記頂面上と、前記メモリホール開口部の前記第１の側壁、前記第２の側壁、及び前記底表面との上に堆積させることであって、前記炭素膜が、前記メモリホール開口部の前記底表面から第１の距離にある前記メモリホール開口部の前記幅内に位置するボイドを有する、炭素膜を堆積させることと
    を含む方法。
17. 前記炭素膜が前記膜積層体の前記頂面と実質的に同一平面上にあるように、前記炭素膜をエッチング又は平坦化することと、第２の膜を、前記膜積層体の前記頂面上と、前記炭素膜の頂面上とに堆積させることとをさらに含む、請求項１６に記載の方法。
18. 前記炭水化物反応物が、アセチレン（Ｃ_２Ｈ_２）、プロピレン（Ｃ_３Ｈ_６）、エチレン（Ｃ_２Ｈ_４）、及びメチルアセチレン（Ｃ_３Ｈ_４）からなる群から選択される、請求項１６に記載の方法。
19. 前記第２の膜が、窒化ケイ素（ＳｉＮ）又は酸化ケイ素（ＳｉＯ_ｘ）のうちの１つ又は複数を含む、請求項１７に記載の方法。
20. 前記第１の材料及び前記第２の材料がそれぞれ、酸化物材料、窒化物材料、及びポリシリコン材料のうちの１つ又は複数を含む、請求項１６に記載の方法。