JP7767155B2 - 表示装置 - Google Patents

表示装置

Info

Publication number
JP7767155B2
JP7767155B2 JP2022001086A JP2022001086A JP7767155B2 JP 7767155 B2 JP7767155 B2 JP 7767155B2 JP 2022001086 A JP2022001086 A JP 2022001086A JP 2022001086 A JP2022001086 A JP 2022001086A JP 7767155 B2 JP7767155 B2 JP 7767155B2
Authority
JP
Japan
Prior art keywords
display device
lower electrode
partition wall
subpixel
organic layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022001086A
Other languages
English (en)
Other versions
JP2023100415A (ja
Inventor
弘志 田畠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Magnolia White
Original Assignee
Magnolia White
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Magnolia White filed Critical Magnolia White
Priority to JP2022001086A priority Critical patent/JP7767155B2/ja
Priority to CN202211686943.5A priority patent/CN116406177A/zh
Priority to US18/090,530 priority patent/US12635346B2/en
Priority to DE102023200064.4A priority patent/DE102023200064A1/de
Priority to TW112100547A priority patent/TWI835511B/zh
Priority to TW113105806A priority patent/TWI921739B/zh
Publication of JP2023100415A publication Critical patent/JP2023100415A/ja
Priority to US18/455,632 priority patent/US12004378B2/en
Priority to US18/632,335 priority patent/US12484386B2/en
Priority to JP2025177046A priority patent/JP2025188304A/ja
Application granted granted Critical
Publication of JP7767155B2 publication Critical patent/JP7767155B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/81Anodes
    • H10K50/813Anodes characterised by their shape
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明の実施形態は、表示装置に関する。
近年、表示素子として有機発光ダイオード(OLED)を適用した表示装置が実用化されている。この表示素子は、下電極と、下電極を覆う有機層と、有機層を覆う上電極とを備えている。下電極の周縁を覆うリブが配置されることがあり、この場合においては有機層および上電極の一部がリブの上に形成される。
一般に、有機層および上電極は蒸着によって薄く形成される。そのため、有機層または上電極を形成する面が急峻な段差を有すると、この段差に起因して有機層または上電極が途切れ、表示不良を招く可能性がある。
特開2000-195677号公報 特開2004-207217号公報 特開2008-135325号公報 特開2009-32673号公報 特開2010-118191号公報 国際公開第2018/179308号
本発明の目的は、表示品位の向上が可能な表示装置を提供することにある。
一実施形態に係る表示装置は、基板と、前記基板の上方に配置された絶縁層と、前記絶縁層の上方に配置された下電極と、無機材料で形成され、前記下電極と重なる開口を有するとともに、前記下電極の周縁を覆うリブと、前記リブの上方に配置された隔壁と、前記下電極に対向し、前記隔壁に接触する上電極と、前記下電極と前記上電極の間に位置し、前記下電極と前記上電極の電位差に応じて発光する有機層と、を備えている。前記有機層は、前記開口を通じて前記下電極に接触する第1有機層と、前記隔壁の上に位置し前記第1有機層と離間した第2有機層と、を含む。前記下電極の前記周縁の少なくとも一部は、前記絶縁層の厚さ方向において前記絶縁層と前記隔壁の間に位置している。
図1は、第1実施形態に係る表示装置の構成例を示す図である。 図2は、第1実施形態に係る副画素のレイアウトの一例を示す図である。 図3は、図2中のIII-III線に沿う表示装置の概略的な断面図である。 図4は、図2の一部を拡大した概略的な平面図である。 図5は、図4中のV-V線に沿う表示装置の概略的な断面図である。 図6は、図4中のVI-VI線に沿う表示装置の概略的な断面図である。 図7は、第2実施形態に係る副画素の概略的な平面図である。 図8は、第3実施形態に係る副画素の概略的な平面図である。
いくつかの実施形態について図面を参照しながら説明する。
開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一または類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
なお、図面には、必要に応じて理解を容易にするために、互いに直交するX軸、Y軸およびZ軸を記載する。X軸に沿った方向を第1方向と称し、Y軸に沿った方向を第2方向と称し、Z軸に沿った方向を第3方向と称する。第3方向Zと平行に各種要素を見ることを平面視という。
各実施形態に係る表示装置は、表示素子として有機発光ダイオード(OLED)を備える有機エレクトロルミネッセンス表示装置であり、テレビ、パーソナルコンピュータ、車載機器、タブレット端末、スマートフォン、携帯電話端末等に搭載され得る。
[第1実施形態]
図1は、本実施形態に係る表示装置DSPの構成例を示す図である。表示装置DSPは、絶縁性の基板10の上に、画像を表示する表示領域DAと、表示領域DAの周辺の周辺領域SAとを有している。基板10は、ガラスであってもよいし、可撓性を有する樹脂フィルムであってもよい。
本実施形態においては、平面視における基板10の形状が長方形である。ただし、基板10の平面視における形状は長方形に限らず、正方形、円形あるいは楕円形などの他の形状であってもよい。
表示領域DAは、第1方向Xおよび第2方向Yにマトリクス状に配列された複数の画素PXを備えている。画素PXは、複数の副画素SPを含む。一例では、画素PXは、赤色の副画素SP1(第1副画素)、緑色の副画素SP2(第2副画素)および青色の副画素SP3(第3副画素)を含む。なお、画素PXは、副画素SP1,SP2,SP3とともに、あるいは副画素SP1,SP2,SP3のいずれかに代えて、白色などの他の色の副画素SPを含んでもよい。
副画素SPは、画素回路1と、画素回路1によって駆動される表示素子20とを備えている。画素回路1は、画素スイッチ2と、駆動トランジスタ3と、キャパシタ4とを備えている。画素スイッチ2および駆動トランジスタ3は、例えば薄膜トランジスタにより構成されたスイッチング素子である。
画素スイッチ2のゲート電極は、走査線GLに接続されている。画素スイッチ2のソース電極およびドレイン電極の一方は信号線SLに接続され、他方は駆動トランジスタ3のゲート電極およびキャパシタ4に接続されている。駆動トランジスタ3において、ソース電極およびドレイン電極の一方は電源線PLおよびキャパシタ4に接続され、他方は表示素子20に接続されている。
なお、画素回路1の構成は図示した例に限らない。例えば、画素回路1は、より多くの薄膜トランジスタおよびキャパシタを備えてもよい。
表示素子20は、発光素子としての有機発光ダイオード(OLED)である。例えば、副画素SP1は赤色の波長域の光を放つ表示素子20を備え、副画素SP2は緑色の波長域の光を放つ表示素子20を備え、副画素SP3は青色の波長域の光を放つ表示素子20を備えている。
図2は、副画素SP1,SP2,SP3のレイアウトの一例を示す図である。図2の例においては、副画素SP1と副画素SP2が第2方向Yに並んでいる。さらに、副画素SP1,SP2がそれぞれ副画素SP3と第1方向Xに並んでいる。
副画素SP1,SP2,SP3がこのようなレイアウトである場合、表示領域DAには、副画素SP1,SP2が第2方向Yに交互に配置された列と、複数の副画素SP3が第2方向Yに繰り返し配置された列とが形成される。これらの列は、第1方向Xに交互に並ぶ。
なお、副画素SP1,SP2,SP3のレイアウトは図2の例に限られない。他の一例として、各画素PXにおける副画素SP1,SP2,SP3が第1方向Xに順に並んでいてもよい。
表示領域DAには、リブ5および隔壁6が配置されている。リブ5は、副画素SP1,SP2,SP3においてそれぞれ開口AP1,AP2,AP3を有している。図2の例においては、開口AP2が開口AP1よりも大きく、開口AP3が開口AP2よりも大きい。
隔壁6は、平面視においてリブ5と重なっている。隔壁6は、第1方向Xに延びる複数の第1隔壁6xと、第2方向Yに延びる複数の第2隔壁6yとを有している。複数の第1隔壁6xは、第2方向Yに隣り合う開口AP1,AP2の間、および、第2方向Yに隣り合う2つの開口AP3の間にそれぞれ配置されている。第2隔壁6yは、第1方向Xに隣り合う開口AP1,AP3の間、および、第1方向Xに隣り合う開口AP2,AP3の間にそれぞれ配置されている。
図2の例においては、第1隔壁6xおよび第2隔壁6yが互いに接続されている。これにより、隔壁6は全体として開口AP1,AP2,AP3を囲う格子状である。隔壁6は、リブ5と同様に副画素SP1,SP2,SP3において開口を有するということもできる。
副画素SP1は、開口AP1とそれぞれ重なる下電極LE1、上電極UE1および有機層OR1を備えている。副画素SP2は、開口AP2とそれぞれ重なる下電極LE2、上電極UE2および有機層OR2を備えている。副画素SP3は、開口AP3とそれぞれ重なる下電極LE3、上電極UE3および有機層OR3を備えている。図2の例においては、上電極UE1および有機層OR1の外形が一致し、上電極UE2および有機層OR2の外形が一致し、上電極UE3および有機層OR3の外形が一致している。
下電極LE1、上電極UE1および有機層OR1は、副画素SP1の表示素子20を構成する。下電極LE2、上電極UE2および有機層OR2は、副画素SP2の表示素子20を構成する。下電極LE3、上電極UE3および有機層OR3は、副画素SP3の表示素子20を構成する。
下電極LE1は、コンタクトホールCH1を通じて副画素SP1の画素回路1(図1参照)に接続されている。下電極LE2は、コンタクトホールCH2を通じて副画素SP2の画素回路1に接続されている。下電極LE3は、コンタクトホールCH3を通じて副画素SP3の画素回路1に接続されている。
コンタクトホールCH1,CH2は、第2方向Yに隣り合う開口AP1,AP2の間の第1隔壁6xと全体的に重なっている。コンタクトホールCH3は、第2方向Yに隣り合う2つの開口AP3の間の第1隔壁6xと全体的に重なっている。
図2の例においては、下電極LE1,LE2がそれぞれ凸部PR11,PR21(第1凸部)を有している。凸部PR11は、下電極LE1の本体(開口AP1と重なる部分)からコンタクトホールCH1に向けて突出している。凸部PR21は、下電極LE2の本体(開口AP2と重なる部分)からコンタクトホールCH2に向けて突出している。コンタクトホールCH1,CH2は、凸部PR11,PR21とそれぞれ重なっている。
図3は、図2中のIII-III線に沿う表示装置DSPの概略的な断面図である。上述の基板10の上に回路層11が配置されている。回路層11は、図1に示した画素回路1、走査線GL、信号線SLおよび電源線PLなどの各種回路や配線を含む。回路層11は、絶縁層12により覆われている。絶縁層12は、回路層11により生じる凹凸を平坦化する平坦化膜として機能する。図3の断面には表れていないが、上述のコンタクトホールCH1,CH2,CH3は絶縁層12に設けられている。
下電極LE1,LE2,LE3は、絶縁層12の上に配置されている。リブ5は、絶縁層12および下電極LE1,LE2,LE3の上に配置されている。下電極LE1,LE2,LE3の端部は、リブ5により覆われている。
隔壁6は、リブ5の上に配置された下部61と、下部61の上面を覆う上部62とを含む。上部62は、下部61よりも大きい幅を有している。これにより、図3においては上部62の両端部が下部61の側面よりも突出している。このような隔壁6の形状は、オーバーハング状ということもできる。
図2に示した有機層OR1は、互いに離間した第1有機層OR1aおよび第2有機層OR1bを含む。また、図2に示した上電極UE1は、互いに離間した第1上電極UE1aおよび第2上電極UE1bを含む。図3に示すように、第1有機層OR1aは、開口AP1を通じて下電極LE1に接触するとともに、リブ5の一部を覆っている。第2有機層OR1bは、上部62の上に位置している。第1上電極UE1aは、下電極LE1と対向するとともに、第1有機層OR1aを覆っている。さらに、第1上電極UE1aは、下部61の側面に接触している。第2上電極UE1bは、隔壁6の上方に位置し、第2有機層OR1bを覆っている。
図2に示した有機層OR2は、互いに離間した第1有機層OR2aおよび第2有機層OR2bを含む。また、図2に示した上電極UE2は、互いに離間した第1上電極UE2aおよび第2上電極UE2bを含む。図3に示すように、第1有機層OR2aは、開口AP2を通じて下電極LE2に接触するとともに、リブ5の一部を覆っている。第2有機層OR2bは、上部62の上に位置している。第1上電極UE2aは、下電極LE2と対向するとともに、第1有機層OR2aを覆っている。さらに、第1上電極UE2aは、下部61の側面に接触している。第2上電極UE2bは、隔壁6の上方に位置し、第2有機層OR2bを覆っている。
図2に示した有機層OR3は、互いに離間した第1有機層OR3aおよび第2有機層OR3bを含む。また、図2に示した上電極UE3は、互いに離間した第1上電極UE3aおよび第2上電極UE3bを含む。図3に示すように、第1有機層OR3aは、開口AP3を通じて下電極LE3に接触するとともに、リブ5の一部を覆っている。第2有機層OR3bは、上部62の上に位置している。第1上電極UE3aは、下電極LE3と対向するとともに、第1有機層OR3aを覆っている。さらに、第1上電極UE3aは、下部61の側面に接触している。第2上電極UE3bは、隔壁6の上方に位置し、第2有機層OR3bを覆っている。
副画素SP1,SP2,SP3には、封止層71,72,73がそれぞれ配置されている。封止層71は、第1上電極UE1a、下部61の側面および第2上電極UE1bを連続的に覆っている。封止層72は、第1上電極UE2a、下部61の側面および第2上電極UE2bを連続的に覆っている。封止層73は、第1上電極UE3a、下部61の側面および第2上電極UE3bを連続的に覆っている。
図3の例においては、副画素SP1,SP3の間の隔壁6上の第2有機層OR1b、第2上電極UE1bおよび封止層71と、当該隔壁6上の第2有機層OR3b、第2上電極UE3bおよび封止層73とが離間している。また、副画素SP2,SP3の間の隔壁6上の第2有機層OR2b、第2上電極UE2bおよび封止層72と、当該隔壁6上の第2有機層OR3b、第2上電極UE3bおよび封止層73とが離間している。
封止層71,72,73は、樹脂層13により覆われている。樹脂層13は、封止層14により覆われている。さらに、封止層14は、樹脂層15により覆われている。
絶縁層12および樹脂層13,15は、有機材料で形成されている。リブ5および封止層14,71,72,73は、例えばシリコン窒化物(SiNx)などの無機材料で形成されている。
隔壁6の下部61は、導電性を有している。隔壁6の上部62も導電性を有してもよい。下電極LE1,LE2,LE3は、ITOなどの透明導電材料で形成されてもよいし、銀(Ag)などの金属材料と透明導電材料の積層構造を有してもよい。上電極UE1,UE2,UE3は、例えばマグネシウムと銀の合金(MgAg)などの金属材料で形成されている。上電極UE1,UE2,UE3は、ITOなどの透明導電材料で形成されてもよい。
下電極LE1,LE2,LE3の電位が上電極UE1,UE2,UE3の電位よりも相対的に高い場合、下電極LE1,LE2,LE3がアノードに相当し、上電極UE1,UE2,UE3がカソードに相当する。また、上電極UE1,UE2,UE3の電位が下電極LE1,LE2,LE3の電位よりも相対的に高い場合、上電極UE1,UE2,UE3がアノードに相当し、下電極LE1,LE2,LE3がカソードに相当する。
有機層OR1,OR2,OR3は、一対の機能層と、これら機能層の間に配置された発光層とを含む。一例として、有機層OR1,OR2,OR3は、正孔注入層、正孔輸送層、電子ブロッキング層、発光層、正孔ブロッキング層、電子輸送層および電子注入層を順に積層した構造を有している。
副画素SP1,SP2,SP3は、有機層OR1,OR2,OR3の発光層が発する光の光学特性を調整するためのキャップ層をさらに含んでもよい。このようなキャップ層は、上電極UE1と封止層71の間、上電極UE2と封止層72の間、上電極UE3と封止層73の間にそれぞれ設けられてもよい。
隔壁6には、共通電圧が供給されている。この共通電圧は、下部61の側面に接触した第1上電極UE1a,UE2a,UE3aにそれぞれ供給される。下電極LE1,LE2,LE3には、副画素SP1,SP2,SP3がそれぞれ有する画素回路1を通じて画素電圧が供給される。
下電極LE1と上電極UE1の間に電位差が形成されると、第1有機層OR1aの発光層が赤色の波長域の光を放つ。下電極LE2と上電極UE2の間に電位差が形成されると、第1有機層OR2aの発光層が緑色の波長域の光を放つ。下電極LE3と上電極UE3の間に電位差が形成されると、第1有機層OR3aの発光層が青色の波長域の光を放つ。
他の例として、有機層OR1,OR2,OR3の発光層が同一色(例えば白色)の光を放ってもよい。この場合において、表示装置DSPは、発光層が放つ光を副画素SP1,SP2,SP3に対応する色の光に変換するカラーフィルタを備えてもよい。また、表示装置DSPは、発光層が放つ光により励起して副画素SP1,SP2,SP3に応じた色の光を生成する量子ドットを含んだ層を備えてもよい。
無機材料で形成されたリブ5の厚さは、隔壁6や絶縁層12の厚さに比べて十分に小さい。下電極LE1,LE2,LE3および有機層OR1,OR2,OR3の厚さは、いずれもリブ5の厚さよりも小さい。また、上電極UE1,UE2,UE3の厚さは、いずれもリブ5の厚さおよび下電極LE1,LE2,LE3の厚さよりも小さい。
リブ5の厚さは、例えば200nm以上かつ400nm以下である。下電極LE1,LE2,LE3の厚さは、例えばリブ5の厚さの1/2以下である。上電極UE1,UE2,UE3の厚さは、例えば下電極LE1,LE2,LE3の厚さの1/2以下、あるいは1/4以下である。
図4は、図2における副画素SP1の近傍を拡大した概略的な平面図である。上電極UE1および有機層OR1の外形を示す鎖線で囲われた領域のうち、隔壁6と重なる部分が上述の第2上電極UE1bおよび第2有機層OR1bに相当する。さらに、当該鎖線で囲われた領域のうち、第2上電極UE1bおよび第2有機層OR1bの内側に位置する部分が上述の第1上電極UE1aおよび第1有機層OR1aに相当する。
第2上電極UE1bおよび第2有機層OR1bは、第1上電極UE1a、第1有機層OR1aおよび開口AP1を囲っている。同様に、図3に示した第2上電極UE2bおよび第2有機層OR2bは、第1上電極UE2a、第1有機層OR2aおよび開口AP2を囲っている。また、図3に示した第2上電極UE3bおよび第2有機層OR3bは、第1上電極UE3a、第1有機層OR3aおよび開口AP3を囲っている。
本実施形態においては、コンタクトホールCH1の全体が第1隔壁6xと重なっている。コンタクトホールCH1は、第2方向Yにおいて有機層OR1,OR2の間(あるいは上電極UE1,UE2の間)に位置している。
コンタクトホールCH1と重なる第1隔壁6xは、第2方向Yにおいて幅Wx1を有している。コンタクトホールCH1と重ならない第1隔壁6x(図中上方の第1隔壁6x)は、幅Wx2を有している。各第2隔壁6yは、第1方向Xにおいて幅Wyを有している。図4の例においては、幅Wx1が幅Wx2および幅Wyよりも大きい(Wx1>Wx2,Wy)。一例として、幅Wyは幅Wx2と同じである。
下電極LE1の周縁(外形)は、第1辺S11、第2辺S12、第3辺S13および第4辺S14を有している。第1辺S11は、第1方向Xに延びている。第2辺S12は、第2方向Yにおいて第1辺S11の反対側に位置し、第1方向Xに延びている。第3辺S13は、第2方向Yに延びている。第4辺S14は、第1方向Xにおいて第3辺S13の反対側に位置し、第2方向Yに延びている。
第1辺S11は、第2方向YにおいてコンタクトホールCH1と開口AP1の間に位置し、図中下方の第1隔壁6xと重なっている。凸部PR11は、第1辺S11から下電極LE2に向けて突出し、コンタクトホールCH1と重なっている。
図4の例において、第2辺S12は、第2方向Yにおいて開口AP1と図中上方の第1隔壁6xの間に位置している。すなわち、第2辺S12は隔壁6と重なっていない。第3辺S13は、第1方向Xにおいて開口AP1と図中左側の第2隔壁6yの間に位置している。第4辺S14は、第1方向Xにおいて開口AP1と図中右側の第2隔壁6yの間に位置している。第3辺S13および第4辺S14の一部は第1隔壁6xと重なるが、残りの部分は隔壁6と重なっていない。
コンタクトホールCH1が重なる第1隔壁6xは、コンタクトホールCH2の全体とも重なっている。コンタクトホールCH2は、第2方向Yにおいて有機層OR1,OR2の間(あるいは上電極UE1,UE2の間)に位置している。コンタクトホールCH1,CH2は、第1方向Xに並んでいる。下電極LE2は、この第1隔壁6xと重なる第1辺S21を有している。下電極LE2の他の辺は、下電極LE1の各辺S12,S13,S14と同じく、大部分が隔壁6と重なっていない。凸部PR21は、第1辺S21から下電極LE1に向けて突出し、コンタクトホールCH2と重なっている。図4には表れていないが、下電極LE3についても同様に、コンタクトホールCH3に近接する一辺が第1隔壁6xと重なり、他の辺の大部分が隔壁6と重なっていない。
図5は、図4中のV-V線に沿う表示装置DSPの概略的な断面図である。この図においては、図3に示した基板10、樹脂層13,15および封止層14を省略している。
コンタクトホールCH1は、絶縁層12を貫通している。下電極LE1の凸部PR11は、コンタクトホールCH1を通じて回路層11に含まれる導電層CLに接触している。導電層CLは、例えば図1に示した駆動トランジスタ3のソース電極またはドレイン電極に相当する。
第1隔壁6x(隔壁6)の下部61は、側面61a,61bを有している。第1上電極UE1aは、側面61aの一部と接触している。側面61aの他の部分は、封止層71で覆われている。同様に、第1上電極UE2aは、側面61bの一部と接触している。側面61bの他の部分は、封止層72で覆われている。
第1隔壁6xの上部62は、側面61aから突出した端部62aと、側面61bから突出した端部62bとを有している。図5の例においては、封止層71が端部62aの下面を覆い、封止層72が端部62bの下面を覆っている。
第1隔壁6xの上に位置する第2有機層OR1b,OR2bは、第2方向Yに離間している。同様に、第1隔壁6xの上に位置する第2上電極UE1b,UE2bは、第2方向Yに離間している。さらに、封止層71の端部71aおよび封止層72の端部72aは、それぞれ第1隔壁6xの上に位置し、第2方向Yに離間している。
本実施形態においてはリブ5が絶縁層12よりも十分に薄いために、コンタクトホールCH1の上方においてリブ5が窪み、凹部RS1が形成されている。さらに、リブ5の上に配置された第1隔壁6xもコンタクトホールCH1の上方において窪み、凹部RS2が形成されている。
側面61a,61bは、凹部RS1の外側に位置している。すなわち、下部61は、凹部RS1の内面を全体的に覆うとともに、凹部RS1の周囲におけるリブ5の平坦な上面も覆っている。
側面61aは、第2方向YにおいてコンタクトホールCH1と開口AP1の間に位置している。側面61bは、第2方向YにおいてコンタクトホールCH2と開口AP2(図4参照)の間に位置している。
ここで、側面61aとコンタクトホールCH1(絶縁層12の下面の開口)の間の距離をD1、側面61bとコンタクトホールCH1(上記開口)の間の距離をD2、コンタクトホールCH1(上記開口)の第2方向Yにおける幅をWcと定義する。
有機層OR1および上電極UE1を良好な形状に形成する観点から、距離D1は例えば2.0μm以上であり、好ましくは4.5μm以上である。幅Wcは、例えば3μm以上かつ5μm以下である。図5の例においては、幅Wcが距離D1よりも大きく、かつ距離D2が幅Wcよりも大きい(D1<Wc<D2)。これに限られず、例えば距離D1が幅Wcより大きくてもよい。
コンタクトホールCH2,CH3の近傍の断面構造は、図5に示したコンタクトホールCH1の近傍の断面構造と同様である。すなわち、コンタクトホールCH2,CH3とこれらに重なる第1隔壁6xの側面61a,61bとの間の距離は、例えば2.0μm以上であり、好ましくは4.5μm以上である。
図6は、図4中のVI-VI線に沿う表示装置DSPの概略的な断面図である。この図においては、図5と同様に基板10、樹脂層13,15および封止層14を省略している。
本実施形態においてはリブ5が薄いために、リブ5の上面には下電極LE1,LE2,LE3に起因した段差が形成される。例えば図6の例においては、下電極LE1の第1辺S11の近傍においてリブ5に段差5aが形成されている。また、下電極LE2の第1辺S21の近傍においてリブ5に段差5bが形成されている。同様の段差5a,5bは、図5の断面においても形成されている。
本実施形態においては、図4に示すように、第1辺S11および凸部PR11が全体的に第1隔壁6xと重なっている。すなわち、図5および図6に示すように、第1辺S11および凸部PR11は、第3方向Z(リブ5や絶縁層12の厚さ方向)において絶縁層12と第1隔壁6x(下部61)の間に位置している。これにより、第1辺S11および凸部PR11によって生じる段差5aは、第1隔壁6xにより覆われる。
同様に、下電極LE2の第1辺S21および凸部PR21は、第3方向Zにおいて絶縁層12と第1隔壁6x(下部61)の間に位置している。これにより、第1辺S21および凸部PR21によって生じる段差5bは、第1隔壁6xにより覆われる。
図2に示したように、副画素SP3においても下電極LE3の周縁のうちコンタクトホールCH3に近接する辺が第1隔壁6xと重なっている。これにより、当該辺によって生じるリブ5の段差は、第1隔壁6xにより覆われる。
有機層OR1の形成に際しては、先ずその基となる材料が表示領域DAの全体に蒸着される。このとき、当該材料が隔壁6によって第1有機層OR1aと第2有機層OR1bに分断される。続いて、上電極UE1の基となる材料が表示領域DAの全体に蒸着される。このとき、当該材料が隔壁6によって第1上電極UE1aと第2上電極UE1bに分断される。
このように蒸着によって形成される有機層OR1および上電極UE1は薄いために、リブ5の段差5aによって分断される可能性がある。例えば図4に示した第2辺S12、第3辺S13および第4辺S14の近傍においては、これらの辺により生じる段差5aによって第1有機層OR1aおよび第1上電極UE1aが途切れ得る。
第1有機層OR1aおよび第1上電極UE1aの途切れは、表示不良の一因となる。特に、第1上電極UE1aの途切れが広範囲で生じた場合には、隔壁6から第1上電極UE1aに十分な電圧を供給できない可能性がある。仮に第1上電極UE1aが完全に隔壁6と分離された場合には、副画素SP1が点灯できなくなる。
この点に関し、本実施形態においては、第1辺S11により生じる段差5aが第1隔壁6xによって覆われている。これにより、少なくとも第1辺S11の近傍においては第1上電極UE1aの途切れが抑制される。結果として、隔壁6から第1上電極UE1aに対して良好に電圧を供給することが可能となり、表示装置DSPの表示品位を高めることができる。
なお、ここでは下電極LE1により生じる段差5aと有機層OR1および上電極UE1に着目して本実施形態の効果を説明したが、本実施形態の構成であれば有機層OR2,OR3および上電極UE2,UE3についても同様の効果を得ることができる。また、第1辺S11により生じる段差5aが第1隔壁6xによって覆われている構造は、同様に第2辺S12、第3辺S13および第4辺S14の近傍に適用しても良い。すなわち、当該画素の第1辺、第2辺、第3辺および第4辺の下電極LEにより生じる段差5の少なくとも1辺が隔壁6によって覆われていれば、その辺近傍の上電極UEの途切れが抑制され、隔壁6から上電極UEに対して良好に電圧を供給することが可能となる。
以下に、表示装置DSPの第2および第3実施形態を開示する。これらの実施形態においては主に第1実施形態との相違点に着目し、第1実施形態と同一の構成については説明を省略する。
[第2実施形態]
図7は、第2実施形態に係る表示装置DSPが備える副画素SP1とその周囲の構造の概略的な平面図である。この図の例においては、下電極LE1の第1辺S11および下電極LE2の第1辺S21が隔壁6と重なっていない。一方で、凸部PR11,PR21は第1隔壁6xと重なり、かつ図4の例に比べて大きいサイズを有している。
凸部PR11,PR21の周縁を除き、凸部PR11,PR21の上には下電極LE1,LE2に起因したリブ5の段差が生じない。そのため、凸部PR11,PR21を大きくすることで、第1上電極UE1a,UE2aと第1隔壁6xが良好に導通する領域を広く確保でき、第1実施形態と同様の効果を奏する。
ここで、図7に示すように、下電極LE1の第1方向Xにおける幅をW11、凸部PR11の第1方向Xにおける幅をW12と定義する。また、下電極LE2の第1方向Xにおける幅をW21、凸部PR21の第1方向Xにおける幅をW22と定義する。
幅W12は、幅W11の1/3以上であることが好ましい。同様に、幅W22は、幅W21の1/3以上であることが好ましい。一例では、幅W11,W21が同じであり、幅W12,W22が同じである。
なお、下電極LE1,LE2の導通を抑制するために、凸部PR11,PR21の間には間隔を設ける必要がある。そのため、例えば幅W12は幅W11の1/2未満であり、幅W22は幅W21の1/2未満である。
[第3実施形態]
図8は、第3実施形態に係る表示装置DSPが備える副画素SP1とその周囲の構造の概略的な平面図である。この図の例においては、コンタクトホールCH1,CH2と重なる第1隔壁6xがそれぞれ開口AP1,AP2に向けて突出した凸部PR12,PR22(第2凸部)を有している。
下電極LE1の第1辺S11の一部は凸部PR12と重なり、残りの一部は第1隔壁6xと重なっていない。また、下電極LE2の第1辺S21の一部は凸部PR22と重なり、残りの一部は第1隔壁6xと重なっていない。すなわち、図8の例においては、第1辺S11の一部が第3方向Zにおいて絶縁層12と凸部PR12の間に位置し、第1辺S21の一部が第3方向Zにおいて絶縁層12と凸部PR22の間に位置している。他の例として、第1辺S11の全体が絶縁層12と凸部PR12の間に位置してもよい。また、第1辺S21の全体が絶縁層12と凸部PR22の間に位置してもよい。
このように、凸部PR12,PR22によって下電極LE1,LE2の周縁の一部を覆うことによっても、第1上電極UE1a,UE2aと第1隔壁6xが良好に導通する領域を確保でき、第1実施形態と同様の効果を奏する。
ここで、図8に示すように、下電極LE1の第1方向Xにおける幅をW11、下電極LE1のうち凸部PR12と重なる部分(絶縁層12と凸部PR12の間に位置する部分)の幅をW13と定義する。また、下電極LE2の第1方向Xにおける幅をW21、下電極LE2のうち凸部PR22と重なる部分(絶縁層12と凸部PR22の間に位置する部分)の幅をW23と定義する。
幅W13は、幅W11の1/3以上であることが好ましい。同様に、幅W23は、幅W21の1/3以上であることが好ましい。一例では、幅W11,W21が同じであり、幅W13,W23が同じである。
なお、第1乃至第3実施形態においては、下電極LE1の周縁のうち、主に第1辺S11または凸部PR11が絶縁層12と隔壁6の間に位置する構成を例示した。しかしながら、下電極LE1の周縁の他の部分が絶縁層12と隔壁6の間に位置する場合であっても、これら実施形態と同様の効果を得ることができる。下電極LE2,LE3についても同様に、絶縁層12と隔壁6の間に配置する部分は適宜に選択し得る。また、下電極LE1,LE2,LE3の周縁の全体が絶縁層12と隔壁6の間に位置してもよい。
以上、本発明の実施形態として説明した表示装置を基にして、当業者が適宜設計変更して実施し得る全ての表示装置も、本発明の要旨を包含する限り本発明の範囲に属する。
本発明の思想の範疇において、当業者であれば、各種の変形例に想到し得るものであり、それら変形例についても本発明の範囲に属するものと解される。例えば、上述の各実施形態に対して、当業者が適宜、構成要素の追加、削除、もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
また、上述の各実施形態において述べた態様によりもたらされる他の作用効果について、本明細書の記載から明らかなもの、または当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
DSP…表示装置、PX…画素、SP1,SP2,SP3…副画素、LE1,LE2,LE3…下電極、UE1,UE2,UE3…上電極、OR1,OR2,OR3…有機層、CH1,CH2,CH3…コンタクトホール、PR11,PR21…下電極の凸部、PR12,PR22…隔壁の凸部、1…画素回路、5…リブ、6…隔壁、10…基板、61…下部、62…上部、71,72,73…封止層。

Claims (20)

  1. 基板と、
    前記基板の上方に配置された絶縁層と、
    前記絶縁層の上方に配置された下電極と、
    無機材料で形成され、前記下電極と重なる開口を有するとともに、前記下電極の周縁を覆うリブと、
    前記リブの上方に配置された隔壁と、
    前記下電極に対向し、前記隔壁に接触する上電極と、
    前記下電極と前記上電極の間に位置し、前記下電極と前記上電極の電位差に応じて発光する有機層と、を備え、
    前記有機層は、前記開口を通じて前記下電極に接触する第1有機層と、前記隔壁の上に位置し前記第1有機層と離間した第2有機層と、を含み、
    前記下電極の前記周縁の少なくとも一部は、前記絶縁層の厚さ方向において前記絶縁層と前記隔壁の間に位置している、
    表示装置。
  2. 前記基板と前記絶縁層の間に配置された画素回路をさらに備え、
    前記絶縁層は、平面視において前記隔壁と重なるコンタクトホールを有し、
    前記下電極は、前記コンタクトホールを通じて前記画素回路に接続されている、
    請求項1に記載の表示装置。
  3. 前記下電極の前記周縁は、第1方向に延びる第1辺を有し、
    前記第1辺は、前記第1方向と交差する第2方向において前記開口と前記コンタクトホールの間に位置している、
    請求項2に記載の表示装置。
  4. 前記第1辺の少なくとも一部は、前記厚さ方向において前記絶縁層と前記隔壁の間に位置している、
    請求項3に記載の表示装置。
  5. 前記下電極は、平面視において前記コンタクトホールに向けて突出する第1凸部を有し、
    前記第1凸部の少なくとも一部は、前記厚さ方向において前記絶縁層と前記隔壁の間に位置している、
    請求項3に記載の表示装置。
  6. 前記第1凸部の前記第1方向における幅は、前記下電極の前記第1方向における幅の1/3以上である、
    請求項5に記載の表示装置。
  7. 前記隔壁は、平面視において前記開口に向けて突出する第2凸部を有し、
    前記第1辺の少なくとも一部は、前記厚さ方向において前記絶縁層と前記第2凸部の間に位置している、
    請求項3に記載の表示装置。
  8. 前記下電極のうち前記絶縁層と前記第2凸部の間に位置する部分の前記第1方向における幅は、前記下電極の前記第1方向における幅の1/3以上である、
    請求項7に記載の表示装置。
  9. 前記下電極は、前記第2方向において前記第1辺の反対側に位置する第2辺を有し、
    前記第2辺は、前記第2方向において前記開口と前記隔壁の間に位置している、
    請求項3乃至8のうちいずれか1項に記載の表示装置。
  10. 前記隔壁は、前記リブの上に配置された下部と、前記下部の上に配置され、前記下部の側面から突出した端部を有する上部と、を含み、
    前記第2有機層は、前記上部の上に配置されている、
    請求項1乃至9のうちいずれか1項に記載の表示装置。
  11. 前記下電極の前記周縁の少なくとも一部は、前記厚さ方向において前記絶縁層と前記下部の間に位置している、
    請求項10に記載の表示装置。
  12. 前記上電極は、前記第1有機層を覆う第1上電極と、前記第2有機層を覆い、前記第1上電極と離間した第2上電極と、を含み、
    前記第1上電極は、前記側面に接触している、
    請求項10または11に記載の表示装置。
  13. 前記下部は、導電性を有している、
    請求項12に記載の表示装置。
  14. 無機材料で形成され、前記第1上電極、前記側面および前記第2上電極を覆う封止層をさらに備えている、
    請求項12または13に記載の表示装置。
  15. 前記隔壁は、平面視において前記開口を囲っている、
    請求項1乃至14のうちいずれか1項に記載の表示装置。
  16. 前記第2有機層は、平面視において前記開口を囲っている、
    請求項1乃至15のうちいずれか1項に記載の表示装置。
  17. 前記リブの厚さは、前記隔壁の厚さよりも小さい、
    請求項1乃至16のうちいずれか1項に記載の表示装置。
  18. 前記下電極、前記上電極、前記有機層および前記開口をそれぞれ含む第1副画素、第2副画素および第3副画素を備え、
    前記第1副画素と前記第3副画素は、第1方向に並び、
    前記第1副画素と前記第2副画素は、前記第1方向と交差する第2方向に並び、
    前記隔壁は、前記第1副画素の前記開口と前記第2副画素の前記開口との間に配置された第1隔壁と、前記第1副画素の前記開口と前記第3副画素の前記開口との間に配置された第2隔壁と、を有している、
    請求項1に記載の表示装置。
  19. 前記第1隔壁の前記第2方向における幅は、前記第2隔壁の前記第1方向における幅よりも大きい、
    請求項18に記載の表示装置。
  20. 前記第1副画素の前記下電極の周縁の少なくとも一部、および、前記第2副画素の前記下電極の周縁の少なくとも一部は、前記厚さ方向において前記絶縁層と前記第1隔壁の間に位置している、
    請求項18または19に記載の表示装置。
JP2022001086A 2022-01-06 2022-01-06 表示装置 Active JP7767155B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2022001086A JP7767155B2 (ja) 2022-01-06 2022-01-06 表示装置
CN202211686943.5A CN116406177A (zh) 2022-01-06 2022-12-27 显示装置
US18/090,530 US12635346B2 (en) 2022-01-06 2022-12-29 OLED with a rib and a partition between subpixels
DE102023200064.4A DE102023200064A1 (de) 2022-01-06 2023-01-04 Anzeigevorrichtung
TW112100547A TWI835511B (zh) 2022-01-06 2023-01-06 顯示裝置
TW113105806A TWI921739B (zh) 2022-01-06 2023-01-06 顯示裝置
US18/455,632 US12004378B2 (en) 2022-01-06 2023-08-25 Display device
US18/632,335 US12484386B2 (en) 2022-01-06 2024-04-11 Display device
JP2025177046A JP2025188304A (ja) 2022-01-06 2025-10-21 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022001086A JP7767155B2 (ja) 2022-01-06 2022-01-06 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2025177046A Division JP2025188304A (ja) 2022-01-06 2025-10-21 表示装置

Publications (2)

Publication Number Publication Date
JP2023100415A JP2023100415A (ja) 2023-07-19
JP7767155B2 true JP7767155B2 (ja) 2025-11-11

Family

ID=86766422

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2022001086A Active JP7767155B2 (ja) 2022-01-06 2022-01-06 表示装置
JP2025177046A Pending JP2025188304A (ja) 2022-01-06 2025-10-21 表示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2025177046A Pending JP2025188304A (ja) 2022-01-06 2025-10-21 表示装置

Country Status (5)

Country Link
US (2) US12004378B2 (ja)
JP (2) JP7767155B2 (ja)
CN (1) CN116406177A (ja)
DE (1) DE102023200064A1 (ja)
TW (1) TWI835511B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN119546057A (zh) * 2023-08-28 2025-02-28 合肥维信诺科技有限公司 显示面板及显示装置
CN119546058A (zh) * 2023-08-28 2025-02-28 合肥维信诺科技有限公司 显示面板及显示装置
WO2025075456A1 (ko) * 2023-10-06 2025-04-10 주식회사 야스 유기 발광 표시 장치

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000195677A (ja) 1998-12-25 2000-07-14 Tdk Corp 有機el表示装置およびその製造方法
JP2000299374A (ja) 1999-04-13 2000-10-24 Nec Corp 素子分離用Siシャロートレンチエッチング方法
JP2004207217A (ja) 2002-12-11 2004-07-22 Sony Corp 表示装置及び表示装置の製造方法
JP2005108437A (ja) 2002-04-11 2005-04-21 Optrex Corp 有機エレクトロルミネセンス表示素子、有機エレクトロルミネセンス表示装置および有機エレクトロルミネセンス表示素子の製造方法
JP2008135325A (ja) 2006-11-29 2008-06-12 Hitachi Displays Ltd 有機el表示装置とその製造方法
JP2009032673A (ja) 2007-07-03 2009-02-12 Canon Inc 有機el表示装置及びその製造方法
JP2010118191A (ja) 2008-11-11 2010-05-27 Sharp Corp 有機el表示装置およびその製造方法
WO2018179308A1 (ja) 2017-03-31 2018-10-04 シャープ株式会社 表示装置およびその製造方法
JP2023095158A (ja) 2021-12-24 2023-07-06 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03116830A (ja) * 1989-09-29 1991-05-17 Toshiba Corp エッチバック方法
JP2663710B2 (ja) * 1990-11-16 1997-10-15 富士電機株式会社 半導体式加速度センサ及びその製造方法
US7834543B2 (en) 2007-07-03 2010-11-16 Canon Kabushiki Kaisha Organic EL display apparatus and method of manufacturing the same
CN102668706B (zh) * 2009-11-17 2015-03-25 联合创新技术有限公司 有机el显示器
TWI508279B (zh) * 2012-01-19 2015-11-11 Joled Inc 顯示器及其製造方法,單元,轉印方法,有機電致發光單元及其製造方法,以及電子裝置
JP6302186B2 (ja) * 2012-08-01 2018-03-28 株式会社半導体エネルギー研究所 表示装置
KR102090555B1 (ko) * 2012-12-27 2020-03-18 엘지디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
CN105428387B (zh) * 2014-09-17 2018-09-07 乐金显示有限公司 有机发光显示装置及其制造方法
CN105633297B (zh) * 2014-11-25 2018-04-20 乐金显示有限公司 透视有机发光显示装置及其制造方法
KR102524429B1 (ko) * 2017-10-31 2023-04-20 엘지디스플레이 주식회사 투명 디스플레이 장치
US11063235B2 (en) * 2019-12-13 2021-07-13 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel comprising auxiliary electrode layer and manufacturing method thereof
JP7168865B2 (ja) 2020-06-19 2022-11-10 サミー株式会社 遊技機

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000195677A (ja) 1998-12-25 2000-07-14 Tdk Corp 有機el表示装置およびその製造方法
JP2000299374A (ja) 1999-04-13 2000-10-24 Nec Corp 素子分離用Siシャロートレンチエッチング方法
JP2005108437A (ja) 2002-04-11 2005-04-21 Optrex Corp 有機エレクトロルミネセンス表示素子、有機エレクトロルミネセンス表示装置および有機エレクトロルミネセンス表示素子の製造方法
JP2004207217A (ja) 2002-12-11 2004-07-22 Sony Corp 表示装置及び表示装置の製造方法
JP2008135325A (ja) 2006-11-29 2008-06-12 Hitachi Displays Ltd 有機el表示装置とその製造方法
JP2009032673A (ja) 2007-07-03 2009-02-12 Canon Inc 有機el表示装置及びその製造方法
JP2010118191A (ja) 2008-11-11 2010-05-27 Sharp Corp 有機el表示装置およびその製造方法
WO2018179308A1 (ja) 2017-03-31 2018-10-04 シャープ株式会社 表示装置およびその製造方法
JP2023095158A (ja) 2021-12-24 2023-07-06 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
DE102023200064A1 (de) 2023-07-06
TWI835511B (zh) 2024-03-11
JP2025188304A (ja) 2025-12-25
CN116406177A (zh) 2023-07-07
TW202343778A (zh) 2023-11-01
US20230413613A1 (en) 2023-12-21
US12004378B2 (en) 2024-06-04
TW202423270A (zh) 2024-06-01
JP2023100415A (ja) 2023-07-19
US12484386B2 (en) 2025-11-25
US20230217730A1 (en) 2023-07-06
US20240260331A1 (en) 2024-08-01

Similar Documents

Publication Publication Date Title
JP7767139B2 (ja) 表示装置
JP7805801B2 (ja) 表示装置およびその製造方法
JP2025188304A (ja) 表示装置
CN114512517B (zh) 显示装置
JP7835428B2 (ja) 表示装置
KR20230136063A (ko) 표시 장치
WO2022163123A1 (ja) 表示装置
JP2023120847A (ja) 表示装置
US12464898B2 (en) Display device including an electrode covering an insulator, barrier walls, and a second electrode
US12114530B2 (en) Display device including a first electrode including an end portion inside a trench
CN114512516B (zh) 显示装置
JP2023136830A (ja) 表示装置
JP7855216B2 (ja) 表示装置
JP2022115548A (ja) 表示装置
TWI921739B (zh) 顯示裝置
CN116471886A (zh) 显示装置
JP2023117639A (ja) 表示装置
US12635346B2 (en) OLED with a rib and a partition between subpixels
JP7859648B2 (ja) 表示装置
JP2025140473A (ja) 表示装置
JP2026008330A (ja) 表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20241121

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20250626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20251007

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20251029

R150 Certificate of patent or registration of utility model

Ref document number: 7767155

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150