JP7791159B2 - 非四角形ディスプレイ - Google Patents

非四角形ディスプレイ

Info

Publication number
JP7791159B2
JP7791159B2 JP2023214247A JP2023214247A JP7791159B2 JP 7791159 B2 JP7791159 B2 JP 7791159B2 JP 2023214247 A JP2023214247 A JP 2023214247A JP 2023214247 A JP2023214247 A JP 2023214247A JP 7791159 B2 JP7791159 B2 JP 7791159B2
Authority
JP
Japan
Prior art keywords
pixel
pixels
drive circuits
display area
circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023214247A
Other languages
English (en)
Other versions
JP2024029033A (ja
Inventor
承 珪 李
光 民 金
炳 善 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2024029033A publication Critical patent/JP2024029033A/ja
Priority to JP2025179927A priority Critical patent/JP2026003008A/ja
Application granted granted Critical
Publication of JP7791159B2 publication Critical patent/JP7791159B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G09F9/335—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes being organic light emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/56—Substrates having a particular shape, e.g. non-rectangular
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Liquid Crystal (AREA)
  • Transition And Organic Metals Composition Catalysts For Addition Polymerization (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

実施形態は、非四角形ディスプレイに関する。
表示パネルは、複数の画素と連結された複数の信号線を含む。画素は、非四角形状を有する表示領域内にあり、信号線に信号を供給するための駆動回路は、非四角形表示領域の周りのベゼル領域内にある。大きいパネルを生産するために、表示領域は増加し、ベゼル領域は減少する。
最近は、非四角形状（例えば、円形または楕円形）を有するディスプレイの需要が増加している。このようなディスプレイは、スマートウォッチ、スマートガラス、ＨＭＤ（ｈｅａｄ ｍｏｕｎｔｅｄ ｄｉｓｐｌａｙ）または車両クラスタのようなウェアラブルデバイスに使用されるのに適合する。しかし、このディスプレイのベゼル領域は、ディスプレイパネル画面のサイズを増加させるために、非常に幅の狭いサイズに縮小されなければならない。さらに小さな幅のベゼル領域は、駆動回路のためにさらに少ない空間を残す。
特開２００５－５２８６４４号公報 特開２０１４－１９７１７９号公報
実施形態は、ベゼル領域が狭い非四角形ディスプレイを提供することにその目的がある。
また、実施形態は、非四角形ディスプレイの表示パネル内に駆動回路が位置できる領域が確保される非四角形ディスプレイを提供することにその目的がある。
実施形態によれば、非四角形ディスプレイは、非四角形表示領域に位置する複数の画素を含み、画素それぞれは第１方向の第１信号線、及び第１方向と交差する第２方向の第２信号線に連結され、表示領域の周辺領域に位置する複数の第１駆動回路を含み、第１駆動回路それぞれは画素のうちの対応する一つの第１信号線に第１信号を出力し、周辺領域に位置する複数の第２駆動回路を含み、複数の第２駆動回路それぞれは画素のうちの対応する一つの第２信号線に第２信号を出力し、第１駆動回路間の第２駆動回路の個数は周辺領域の位置によって異なる。
複数の第１駆動回路と複数の第２駆動回路は表示領域の周りに隣接してもよい。複数の第１駆動回路と複数の第２駆動回路が配置される角度は、複数の第１駆動回路と複数の第２駆動回路の位置によって変更され得る。複数の第１駆動回路と複数の第２駆動回路それぞれの表示領域の法線方向に対応する角度はほぼ同一であり得る。
少なくとも一つの画素に対する第１駆動回路の面積と、少なくとも一つの画素に対する第２駆動回路の面積とが互いに異なってもよい。交互に配置されて、隣接するように位置する第１駆動回路及び第２駆動回路の表示領域の接線方向の幅の合計は、画素の幅の半分以下であり得る。
表示領域は曲線領域を含み、画素は曲線領域内で行列状に配列されてもよい。画素の隣接する配列の間に段差が発生する場合、段差の種類によって第１駆動回路または第２駆動回路が段差に対応する周辺領域に配置されてもよい。
複数の画素は複数の副画素を含み、副画素は異なる色を発光し、副画素は複数の第１信号線を通じて伝達される第１信号それぞれに同期されて、複数の第２信号線を通じて伝達される第２信号によって制御されてもよい。副画素は、スイッチングトランジスタを含み、スイッチングトランジスタそれぞれは複数の第２信号線のうちの対応する一つに連結されている第１電極及び第１信号線をゲート電極として含み、及び駆動トランジスタを含み、駆動トランジスタそれぞれはスイッチングトランジスタのうちの対応する一つの第２電極に連結されているゲート電極、電源電圧が供給される第１電極、及び有機発光ダイオードに連結されている第２電極を含んでもよい。
副画素それぞれは、直前画素行に対応する複数の第１信号線を通じて伝達される第１信号に同期されて初期化電圧が供給され得る。副画素それぞれは、駆動トランジスタのゲート電極及び第２電極間に連結されており、対応する第１信号線の部分として含まれているゲート電極を含む補償トランジスタをさらに含んでもよい。
画素の複数の第１信号線及び複数の第２信号線は周辺領域で互いに交差しなくてもよい。画素それぞれは第１方向の第３信号線に連結され、ディスプレイは第２駆動回路のうちの少なくとも一つと交互に配置される複数の第３駆動回路を含んでもよく、第３駆動回路それぞれは周辺領域のうちの第１駆動回路と対向する領域内の画素中、少なくとも一つの第３信号線に第３信号を出力する。
実施形態によれば、非四角形ディスプレイは、曲線を含む表示領域、曲線に対応する行方向及び列方向の段差を有するように配置された複数の画素が含まれている表示領域と、対応する画素に行方向に第１信号を供給する第１駆動回路、及び対応する画素に列方向に第２信号を供給する第２駆動回路を含み、表示領域の周りに沿って第１及び第２駆動回路が異なる個数で配置される非表示領域と、を含んでもよい。
第１駆動回路のうちの少なくとも一つは、画素が行方向に段差を有するほぼ法線方向に提供されてもよい。第２駆動回路のうちの少なくとも一つは、画素が列方向に段差を有するほぼ法線方向に提供されてもよい。非表示領域は、表示領域の周りに沿って一定の幅を有してもよい。第１駆動回路及び第２駆動回路それぞれはほぼ長方形状を有し、実質的に同一の長さの長辺を有してもよい。非表示領域の幅は、ほぼ長方形状の一つの長辺の長さより大きく、二つの長辺の長さの合計より小さくてもよい。
実施形態のうちの少なくとも一つによれば、広い面積の表示領域を提供できる長所がある。
また、実施形態のうちの少なくとも一つによれば、表示パネル及びこれを含む非四角形ディスプレイのサイズを縮小できる長所がある。
非四角形ディスプレイの実施形態を示した図面である。 表示パネルの実施形態を示した図面である。 画素の実施形態を示した図面である。 副画素の実施形態を示した図面である。 表示パネルの周縁のうちの第１位置の画素及び駆動回路の実施形態を示した図面である。 表示パネルの周縁のうちの第２位置の画素及び駆動回路の実施形態を示した図面である。 表示パネルの周縁のうちの第３位置の画素及び駆動回路の実施形態を示した図面である。 表示パネルの他の実施形態を示した図面である。 図８の表示パネルの周縁のうちの第１位置の画素及び駆動回路の実施形態を示した図面である。 図８の表示パネルの周縁のうちの第２位置の画素及び駆動回路の実施形態を示した図面である。 図８の表示パネルの周縁のうちの第３位置の画素及び駆動回路の実施形態を示した図面である。 表示パネルの他の実施形態を示した図面である。 図１２の表示パネルの第１領域の周縁のうちの第１位置の画素及び駆動回路の実施形態を示した図面である。 図１２の表示パネルの第１領域の周縁のうちの第２位置の画素及び駆動回路の実施形態を示した図面である。 図１２の表示パネルの第１領域の周縁のうちの第３位置の画素及び駆動回路の実施形態を示した図面である。 表示パネルの他の実施形態を示した図面である。 図１６の表示パネルの第１領域の画素及び駆動回路の実施形態を示した図面である。
ある構成要素が他の構成要素に「連結されて」いる、または「接続されて」いると言及されたときは、その他の構成要素に直接的に連結されているか、または接続されている場合もあるが、中間に他の構成要素が存在し得ることと理解されなければならない。一方、ある構成要素が他の構成要素に「直接連結されて」いる、または「直接接続されて」いると言及されたときは、中間に他の構成要素が存在しないことと理解されなければならない。
図１は、ドライバＩＣ１０、及び表示パネル２０とドライバＩＣ１０と表示パネル２０を連結する連結部１５を含む非四角形ディスプレイの実施形態を示した図面である。表示パネル２０は、非四角形の所定形態、例えば、円形、楕円形、一部が円形である多角形、または四角形を除いた多角形を有してもよい。一実施形態において、任意の形態は一部が曲線になった図形の形態を含んでもよい。表示パネル２０は、少なくとも一つの曲線部を含むフレキシブル表示パネルであってもよい。
表示パネル２０の駆動回路を駆動するために、ドライバＩＣ１０から駆動信号が伝達される。このとき、ドライバＩＣ１０から出力される駆動信号は、連結部１５を通じて表示パネル２０に伝達され得る。ドライバＩＣ１０に伝達される駆動信号に基づいて、表示パネル２０に形成された信号線に画素に対応する信号が適切に伝達され得る。
図２は、図１のディスプレイの表示パネルの実施形態を示した図面である。図２に示されているように、表示パネル２０の形態または形状に基づいて、表示領域３０の形態または形状が決定され得る。例えば、表示パネル２０の形態が円形であれば、表示領域３０の形態も円形であり得る、また、表示パネル２０の一部が曲線である場合、一部に対応する表示領域３０の形態も曲線の形態を有し得る。そして、表示パネル２０において、表示領域３０を除いた領域には、駆動回路を含む非表示領域４０が位置する。
表示領域３０内には複数の画素ＰＸが位置する。画素ＰＸは、表示領域３０内にマトリックス状に配置されてもよい。このとき、画素ＰＸは表示領域３０内で曲線に対応して配置されてもよい。例えば、表示領域３０の形態が円形である場合、表示領域３０の周縁に位置した画素配列間に段差が発生し得る。
例えば、一部が曲線の形態を有する表示領域３０の周縁に、四角形状の画素ＰＸが配置されるので、画素列間の段差配列を形成する。一実施形態において、第１行と第２行に対応する表示領域３０の周縁ＣＡ１に、画素ＰＸの所定個数（例えば、８個）の差ほど第１行の画素配列と第２行の画素配列間に段差が形成される。
行単位または列単位で隣接した画素配列間の段差は、対応する周縁の位置によって異なり得る。例えば、第１行の画素配列と第２行の画素配列間には画素８個の差ほど段差が発生するが、第２行の画素配列と第３行の画素配列間には画素６個の差ほど段差が発生し得る。
また、駆動回路が表示領域３０の形態により、非表示領域４０に適切に位置する。例えば、画素ＰＸが配置された形態が円形である場合、画素ＰＸに信号を供給するための駆動回路が、画素ＰＸが配置された円と隣接した周りの領域内に位置する。表示パネル２０の形態が円形である場合、画素ＰＸが配置される表示領域３０及び駆動回路が配置される非表示領域４０の全体が成す形態は円形であり得る。また、表示領域３０と同一の基板内で表示領域３０の周りに非表示領域４０が形成されてもよい。
表示領域３０の形態により、非表示領域４０の形態が決定され得る。例えば、画素ＰＸが配置された形態が円形である場合、非表示領域４０は表示領域３０の周りに所定幅を有する環（ｒｉｎｇ）形態に形成され得る。
図２においては、すべての画素ＰＸの形態及び大きさが同一のものと示されているが、表示領域３０内部の領域を区分して配置される画素ＰＸの大きさは異なってもよい。例えば、表示領域３０の中央領域に配置される画素は、表示領域３０の周縁領域（ｅｄｇｅ）に配置される画素より大きくてもよい。
図３は、本発明の画素ＰＸの実施形態を示した図面であり、図４は、本発明の実施形態に関する画素ＰＸの副画素の実施形態の等価回路図である。
図３に示されているように、画素ＰＸは、互いに異なる原色で発光する複数の副画素を含んでもよい。例えば、画素ＰＸは、それぞれ赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）で発光する３つの副画素ＰＸ１１、ＰＸ１２、ＰＸ１３を含む。
図４に示されているように、一つの副画素ＰＸ１１は、複数の信号線に連結されている複数のトランジスタＴ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６、Ｔ７、ストレージキャパシタ（ｓｔｏｒａｇｅ ｃａｐａｃｉｔｏｒ）Ｃｓｔ、及び有機発光ダイオード（ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ）ＯＬＥＤを含む。
トランジスタは、駆動トランジスタ（ｄｒｉｖｉｎｇ ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）Ｔ１、スイッチングトランジスタ（ｓｗｉｔｃｈｉｎｇ ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）Ｔ２、補償トランジスタＴ３、初期化トランジスタＴ４、動作制御トランジスタＴ５、発光制御トランジスタＴ６、及びバイパストランジスタＴ７を含む。
信号線は、スキャン信号を伝達するスキャンラインＳ[ｎ]、初期化トランジスタＴ４に前のスキャン信号を伝達する以前スキャンラインＳ[ｎ－１]、動作制御トランジスタＴ５及び発光制御トランジスタＴ６に発光制御信号を伝達する発光制御ラインＥＭ[ｎ]、スキャンラインと交差して、データ信号を伝達するデータラインＤ[ｍ]、電源電圧を伝達する電源電圧ライン、及び駆動トランジスタＴ１を初期化する初期化電圧を伝達する初期化電圧ラインを含む。
具体的に、駆動トランジスタＴ１は、第１ノードＮ１に連結される一端、第２ノードＮ２に連結されるゲート、及び第３ノードＮ３に連結される他端を含む。駆動トランジスタＴ１は、ゲートに印加される電圧によりターンオンされて有機発光素子ＯＬＥＤに供給される駆動電流を制御する。
第２トランジスタＴ２は、対応するデータ信号が供給されるデータラインＤ[ｍ]に連結される一端、対応する本段スキャン信号が供給されるスキャンラインＳ[ｎ]に連結されるゲート、及び第１ノードＮ１に連結される他端を含む。第２トランジスタＴ２は、スキャン信号によりターンオンされてデータ信号を第１ノードＮ１に伝達する。
第１キャパシタＣｓｔは、第１電源電圧ＥＬＶＤＤが供給される電源電圧ラインに連結される一端、及び第２ノードＮ２に連結される他端を含む。
第３トランジスタＴ３は、第２ノードＮ２に連結される一端、第３ノードＮ３に連結される他端、及び本段スキャンラインＳ[ｎ]に連結されるゲートを含む。第３トランジスタＴ３は、本段スキャンライン信号によってターンオンされて第２ノードＮ２と第３ノードＮ３を連結させる。
第４トランジスタＴ４は第２ノードＮ２に連結される一端、初期化電圧ＶＩＮＴが供給される初期化ラインに連結される他端、及び前の画素行に位置するスキャンラインＳ[ｎ
－１]に連結されるゲートを含む。第４トランジスタＴ４は、前の画素行に位置するスキ
ャンラインＳ[ｎ－１]のスキャン信号によりターンオンされて、第２ノードＮ２を初期化電圧ＶＩＮＴで初期化させる。
第５トランジスタＴ５は、第１電源電圧ＥＬＶＤＤに連結される一端、第１ノードＮ１に連結される他端、及び対応する発光信号が供給される発光ラインに連結されるゲートを含む。
第５トランジスタＴ５は発光信号によってターンオンされる。
第６トランジスタＴ６は、第３ノードＮ３に連結される一端、有機発光素子（ＯＬＥＤ）のアノードに連結される他端、及び発光信号が供給される発光ラインに連結されるゲートを含む。第６トランジスタＴ６は発光信号によってターンオンされて、第１トランジスタＴ１を通じて流れる電流を有機発光素子ＯＬＥＤに伝達する。
第７トランジスタＴ７は、有機発光素子ＯＬＥＤのアノードに連結される一端、初期化ラインに連結される他端、及び前の画素行に位置するスキャンラインＳ[ｎ－１]に連結されるゲートを含む。第７トランジスタＴ７は前の画素行に位置するスキャン信号によってターンオンされて、有機発光素子ＯＬＥＤのアノードに初期化電圧ＶＩＮＴを伝達する。
有機発光素子ＯＬＥＤは、第６トランジスタＴ６の他端に連結されるアノード、及び第２電源電圧ＥＬＶＳＳに連結されるカソードを含む。有機発光素子ＯＬＥＤは、原色（ｐｒｉｍａｒｙ ｃｏｌｏｒ）のうちの一つの光を発光し得る。原色の例としては、赤色、緑色、青色の三原色が挙げられ、これら三原色の空間的または時間的な相互作用によって
所望する色が表示され得る。
前の画素行に位置するスキャンラインＳ[ｎ－１]を通じて供給される複数のスキャン信号に同期されて、初期化電圧Ｖｉｎｔが複数の副画素ＰＸ１１、ＰＸ１２、ＰＸ１３それぞれの駆動トランジスタＴ１のゲート電極に供給され得る。そして、本段副画素行に位置する複数のスキャンラインを通じて伝達される複数のスキャン信号に同期されて、複数のデータラインＤ[ｍ]を通じて伝達される複数のデータ信号が複数の副画素ＰＸ１１、ＰＸ１２、ＰＸ１３に伝達される。これと同時に、複数の第１電源電圧線を通じて供給される第１電源電圧ＥＬＶＤＤが、複数の副画素ＰＸ１１、ＰＸ１２、ＰＸ１３を駆動させる電圧であり、複数の発光制御ラインＥＭ[ｎ]を通じて供給される複数の発光制御信号によって有機発光ダイオードＯＬＥＤの発光が制御される。
駆動回路はスキャンラインＳ[ｎ]にスキャン信号を供給する第１駆動回路、発光制御ラインＥＭ[ｎ]に発光制御信号を供給する第２駆動回路、及びデータラインＤ[ｍ]にデータ信号を供給する第３駆動回路を含む。その他にも、駆動回路は表示パネル２０の製造工程中に表示パネル２０の不良有無を検査するために、テスト電圧をデータラインＤ[ｍ]に供給する第４駆動回路をさらに含む。
前記の駆動回路は、表示パネル２０内に全て配置されて対応する画素ＰＸに適切な信号を供給する。このとき、駆動回路の種類によって画素ＰＸに信号を供給する方法が異なる。例えば、第１駆動回路及び第２駆動回路は第１方向に信号を供給し、第３駆動回路及び第４駆動回路は第１方向と交差する第２方向に信号を供給する。画素ＰＸがマトリックス状に配列されるとき、第１駆動回路及び第２駆動回路は行単位で信号を供給し、第３駆動回路及び第４駆動回路は列単位で信号を供給する。
このような駆動回路は、非表示領域４０が表示パネル２０内で狭い領域を占めるように、非表示領域４０に配列される。しかし、画素ＰＸが任意の形態に配置される表示パネル２０の場合、画素配列間の段差が発生するため、画素ＰＸが四角形に配置される表示パネル２０とは異なるように駆動回路が配置されなければならない。
図５は、第１実施形態による表示パネル２０の周縁のうちの第１位置Ａ１に配置された画素ＰＸ及び駆動回路を示した図面である。図示されているように、駆動回路は非表示領域４０に配置される。
以下の図面においては、第１駆動回路ＤＣ１及び第４駆動回路ＤＣ４が配置されることと説明しているが、非表示領域４０内のそれぞれの位置ごとに互いに異なる種類の駆動回路（第１駆動回路、第２駆動回路、第３駆動回路及び第４駆動回路）が混合され配置されてもよい。例えば、非表示領域４０には、第１駆動回路ＤＣ１と第４駆動回路ＤＣ４が混合され配置される領域、第２駆動回路ＤＣ２と第４駆動回路ＤＣ４が混合され配置される領域、第１駆動回路ＤＣ１と第３駆動回路が混合され配置される領域、及び第２駆動回路ＤＣ２と第３駆動回路が混合され配置される領域が含まれてもよい。
そして、非表示領域４０には、互いに異なる種類の駆動回路が表示領域３０の周りに沿ってそれぞれの個数が異なるように配置され得る。
このとき、それぞれの画素行または画素列に対応して互いに異なる種類の駆動回路が配置され得る。例えば、画素行に対応して第１駆動回路ＤＣ１が配置され、画素列に対応して第４駆動回路ＤＣ４が配置され得る。図示されているように、第１位置Ａ１には４個の画素行に対応して第１駆動回路ＤＣ１が４個配置され、１２個の画素列に対応して第４駆動回路ＤＣ４が１２個配置される。
一方、互いに異なる種類の駆動回路それぞれが占める面積が互いに異なってもよい。例えば、一つの第１駆動回路ＤＣ１の面積と一つの第４駆動回路ＤＣ４の面積とが互いに異なってもよい。第１駆動回路ＤＣ１及び第４駆動回路ＤＣ４が長方形状に形成されて、互いに同一の長辺の長さを有すると、短辺の長さは異なるように形成され得る。このとき、非表示領域４０の幅は、二つの駆動回路の長辺の長さの合計より小さく、一つの駆動回路の長辺の長さより大きく形成され得る。好ましくは、非表示領域４０の幅がほぼ一つの駆動回路の長辺の長さと同一で、非表示領域４０の幅を狭く設計できる効果がある。
そして、駆動回路は、表示領域３０の形態によって平面で対応する角度に傾いて配置され得る。具体的に、駆動回路は、表示領域３０と非表示領域４０の境界の法線角度とほぼ同一の角度に傾いて、非表示領域４０に配置され得る。表示領域３０が曲線である場合、表示領域３０の周りに沿って表示領域３０と非表示領域４０の境界に対する法線方向が変更されるので、基準線Ｌｒｅｆに対する表示領域３０の周りに沿って配置される駆動回路の配置角度も、前記法線方向によって変更される。図５において、最も左側に位置する第４駆動回路ＤＣ４は、基準線Ｌｒｅｆと平行に配置される。しかし、前記第４駆動回路ＤＣ４から表示領域３０の周りに沿って右側に配置される駆動回路ＤＣ１、ＤＣ４は、基準線Ｌｒｅｆからの角度が次第に増加するように傾いて配置される。
このとき、同じ種類の駆動回路ＤＣ４の場合においても、対応する画素行または画素列の位置によって基準線Ｌｒｅｆに対する配置角度α１、α２が変更される。一例として、互いに異なる画素列にそれぞれ対応する第４駆動回路ＤＣ４の配置角度α１、α２は互いに異なる。
また、駆動回路は非表示領域４０に一列に配列される。駆動回路は表示領域３０の周りに沿って一列に駆動回路の種類が変更され配列される。例えば、図５において、最も左側に位置する第４駆動回路ＤＣ４から最も右側に位置する第１駆動回路ＤＣ１まで、駆動回路は表示領域３０の周りに沿って一列にその種類ＤＣ１、ＤＣ４が変更され配列される。
このとき、画素配列間に段差が発生する場合、当該段差の種類によって駆動回路の種類が変更され配置される。行単位で画素配列間に段差が発生すると、第１駆動回路ＤＣ１が当該段差に対応して配置され、列単位で段差が発生すると、第４駆動回路ＤＣ４が当該段差に対応して配置される。第１駆動回路ＤＣ１は互いに異なる画素行に信号を供給し、第４駆動回路ＤＣ４は互いに異なる画素列に信号を供給するためである。
一つの駆動回路は、一つの行または列に含まれる画素ＰＸに信号を供給する。一つの画素ＰＸには複数の副画素ＰＸ１１、ＰＸ１２、ＰＸ１３が含まれるので、一つの駆動回路は、一つの画素行または一つの画素列に含まれる複数の副画素ＰＸ１１、ＰＸ１２、ＰＸ１３それぞれに信号を供給する。したがって、一つの駆動回路から一つの画素行または一つの画素列に供給する信号配線は複数個形成される。例えば、一つの第１駆動回路ＤＣ１は一つの画素行にスキャン信号を供給するが、一つの画素行内にはＲ副画素、Ｇ副画素、Ｂ副画素を含む画素ＰＸが複数個形成されるので、複数のＲ副画素にスキャン信号を供給するスキャン配線ＳＬ１、複数のＧ副画素にスキャン信号を供給するスキャン配線ＳＬ２、及び複数のＢ副画素にスキャン信号を供給するスキャン配線ＳＬ３が、一つの第１駆動回路ＤＣ１と対応して形成される。これは他の種類の駆動回路ＤＣ２、ＤＣ３、ＤＣ４に連結される信号配線の場合にも同一に適用され得る。
このとき、駆動回路が画素ＰＸに信号を供給するための信号配線は、非表示領域４０内で互いに交差しないように形成される。互いに異なる種類の駆動回路と連結された信号配線は、非表示領域４０で互いに交差しないように形成される。例えば、隣接して位置した
第１駆動回路ＤＣ１と画素行を連結する信号配線（ＳＬ１～ＳＬ３）と、第４駆動回路ＤＣ４と画素列を連結する信号配線ＴＬ１～ＴＬ３とは、互いに交差しないように形成される。これにより、非表示領域４０内で信号配線の交差によって形成される寄生キャパシタによるカップリング（ｃｏｕｐｌｉｎｇ）などが減少する効果がある。
図６は、第１実施形態による表示パネル２０の周縁のうちの第２位置Ａ２に配置された画素ＰＸ及び駆動回路を示した図面である。図示されているように、駆動回路ＤＣ１、ＤＣ４は図５と同様に非表示領域４０に配置される。そして、それぞれの画素行または画素列に対応して互いに異なる種類の駆動回路ＤＣ１、ＤＣ４が配置され得る。例えば、画素行に対応して第１駆動回路ＤＣ１が配置され、画素列に対応して第４駆動回路ＤＣ４が配置され得る。
図示されているように、第２位置Ａ２には５個の画素行に対応して第１駆動回路ＤＣ１が５個配置され、５個の画素列に対応して第４駆動回路ＤＣ４が５個配置される。
そして、駆動回路ＤＣ１、ＤＣ４は、表示領域３０の形態によって平面で対応する角度に傾いて配置される。図６において、基準線Ｌｒｅｆから時計方向に傾いた角度を測定するとき、最も左側に位置する第１駆動回路ＤＣ１が基準線Ｌｒｅｆから傾いた角度α３より、最も右側に位置する第４駆動回路ＤＣ４が基準線Ｌｒｅｆから傾いた角度α４がさらに大きい。
また、駆動回路ＤＣ１、ＤＣ４は非表示領域４０に一列に配列される。駆動回路ＤＣ１、ＤＣ４は表示領域３０の周りに沿って一列に駆動回路の種類が変更され配列される。例えば、図６において、最も左側に位置する第４駆動回路ＤＣ４から最も右側に位置する第１駆動回路ＤＣ１まで、駆動回路は表示領域３０の周りに沿って一列にその種類が変更され配列される。
このとき、画素配列間に段差が発生する場合、当該段差の種類によって駆動回路の種類が変更され配置される。行単位で画素配列間に段差が発生すると、第１駆動回路ＤＣ１が当該段差に対応して配置され、列単位で段差が発生すると、第４駆動回路ＤＣ４が当該段差に対応して配置される。第１駆動回路ＤＣ１は互いに異なる画素行に信号を供給し、第４駆動回路ＤＣ４は、互いに異なる画素列に信号を供給するためである。図６においては、行方向及び列方向に一つの画素ＰＸほど段差が発生するので、第１駆動回路ＤＣ１と第４駆動回路ＤＣ４が交互に配置される。
一方、交互に配置されて、隣接するように位置する第１駆動回路ＤＣ１及び第４駆動回路ＤＣ４の表示領域３０の接線方向の幅の合計は、画素ＰＸの幅の半分以下に形成され得る。また、隣接するように位置する２個の駆動回路の幅の合計は、画素ＰＸの幅の半分以下に形成され得る。
一つの駆動回路は、一つの行または列に含まれる画素ＰＸに信号を供給する。一つの画素ＰＸには複数の副画素ＰＸ１１、ＰＸ１２、ＰＸ１３が含まれるので、一つの駆動回路は、一つの画素行または一つの画素列に含まれる複数の副画素ＰＸ１１、ＰＸ１２、ＰＸ１３それぞれに信号を供給する。したがって、一つの駆動回路から一つの画素行または一つの画素列に供給する信号配線は複数個形成される。このとき、駆動回路ＤＣ１、ＤＣ４が画素ＰＸに信号を供給するための信号配線は、非表示領域４０内で互いに交差しないように形成される。互いに異なる種類の駆動回路ＤＣ１、ＤＣ４と連結された信号配線は、非表示領域４０で互いに交差しないように形成される。
図７は、第１実施形態による表示パネル２０の周縁のうちの第３位置Ａ３に配置された画素ＰＸ及び駆動回路を示した図面である。図示されているように、駆動回路は図５と同
様に非表示領域４０に配置される。そして、それぞれの画素行または画素列に対応して、互いに異なる種類の駆動回路ＤＣ１、ＤＣ４が配置され得る。例えば、画素行に対応して第１駆動回路ＤＣ１が配置され、画素列に対応して第４駆動回路ＤＣ４が配置され得る。図示されているように、第３位置Ａ３には１２個の画素行に対応して第１駆動回路ＤＣ１が１２個配置され、３個の画素列に対応して第４駆動回路ＤＣ４が３個配置される。
そして、駆動回路ＤＣ１、ＤＣ４は、表示領域３０の形態によって平面で対応する角度に傾いて配置され得る。図７において、時計方向に傾いた角度を測定するとき、最も左側に位置する第１駆動回路ＤＣ１が基準線Ｌｒｅｆから傾いた角度α５より、最も右側に位置する第１駆動回路ＤＣ１が基準線Ｌｒｅｆから傾いた角度α６がさらに大きい。
また、駆動回路ＤＣ１、ＤＣ４は非表示領域４０に一列に配列される。駆動回路ＤＣ１、ＤＣ４は表示領域３０の周りに沿って一列に駆動回路の種類が変更され配列される。例えば、図７において、最も左側に位置する第１駆動回路ＤＣ１から最も右側に位置する第１駆動回路ＤＣ１まで、駆動回路は表示領域３０の周りに沿って一列にその種類が変更され配列される。
このとき、画素配列間に段差が発生する場合、当該段差の種類によって駆動回路の種類が変更され配置される。行単位で画素配列間に段差が発生すると、第１駆動回路ＤＣ１が当該段差に対応して配置され、列単位で段差が発生すると、第４駆動回路ＤＣ４が当該段差に対応して配置される。第１駆動回路ＤＣ１は互いに異なる画素行に信号を供給し、第４駆動回路ＤＣ４は互いに異なる画素列に信号を供給するためである。
一つの駆動回路は、一つの行または列に含まれる画素ＰＸに信号を供給する。一つの画素ＰＸには複数の副画素ＰＸ１１、ＰＸ１２、ＰＸ１３が含まれるので、一つの駆動回路は、一つの画素行または一つの画素列に含まれる複数の副画素ＰＸ１１、ＰＸ１２、ＰＸ１３それぞれに信号を供給する。したがって、一つの駆動回路から一つの画素行または一つの画素列に供給する信号配線は複数個形成される。このとき、駆動回路ＤＣ１、ＤＣ４が画素ＰＸに信号を供給するための信号配線は、非表示領域４０内で互いに交差しないように形成される。互いに異なる種類の駆動回路ＤＣ１、ＤＣ４と連結された信号配線は、非表示領域４０で互いに交差しないように形成される。
図５乃至図７に示したように、駆動回路ＤＣ１、ＤＣ４は、表示パネル２０上で配置される位置によって、その個数が異なるように配置され得る。例えば、第１位置Ａ１では、列単位で発生する画素配列間の段差によって第４駆動回路ＤＣ４が複数個配置されるが、第３位置Ａ３では、行単位で発生する画素配列間の段差によって第１駆動回路ＤＣ１が複数個配置される。つまり、表示領域３０の周りに沿って配置される駆動回路の種類及び個数が変更される。
図８は、表示パネル２０の第２実施形態を示した図面である。図示されているように、表示パネル２０の形態に対応して表示領域３０の形態が決定され得る。例えば、表示パネル２０の形態が楕円形であれば、表示領域３０の形態も楕円形であり得る。また、表示パネル２０の一部が曲線である場合、一部に対応する表示領域３０の形態も曲線の形態を有する。そして、表示パネル２０において表示領域３０を除いた領域には、駆動回路が配置される非表示領域４０が形成される。
表示領域３０内には複数の画素ＰＸが配置される。画素ＰＸは表示領域３０内にマトリックス状に配置され得る。このとき、画素ＰＸは表示領域３０内で曲線に対応して適切に配置される。例えば、表示領域３０の形態が楕円形である場合、表示領域３０の周縁に位置した画素配列間に段差が発生する。
例えば、一部が曲線の形態を有する表示領域３０の周縁に四角形状の画素ＰＸが配置されるので、画素配列間の段差が発生する。例えば、第１行と第２行に対応する表示領域３０の周縁ＣＡ２に、画素ＰＸ１２個の差ほど第１行の画素配列と第２行の画素配列間に段差が発生する。
行単位または列単位で隣接した画素配列間の段差は、対応する周縁の位置によって異なり得る。例えば、第１行の画素配列と第２行の画素配列間には画素ＰＸ１２個の差ほど段差が発生するが、第２行の画素配列と第３行の画素配列間には画素ＰＸ６個の差ほど段差が発生し得る。
また、駆動回路が表示領域３０の形態によって非表示領域４０に適切に形成される。例えば、画素ＰＸが配置された形態が楕円形である場合、画素ＰＸに信号を供給するための駆動回路が、画素ＰＸが配置された楕円の周りに沿って位置する。表示パネル２０の形態が楕円形である場合、画素ＰＸが配置される表示領域３０及び駆動回路が配置される非表示領域４０の全体が成す形態は楕円形であり得る。
図８において、すべての画素ＰＸの形態及び大きさが同一のものと示されているが、表示領域３０内部の領域を区分して配置される画素ＰＸの大きさは異なってもよい。例えば、表示領域３０の中央領域に配置される画素ＰＸは、表示領域３０の周縁領域（ｅｄｇｅ）に配置される画素ＰＸより大きくてもよい。
このような駆動回路は、非表示領域４０が表示パネル２０内で狭い領域を占めるように、非表示領域４０に適切に配置されなければならない。しかし、画素ＰＸが任意の形態に配置される表示パネル２０の場合、画素配列間の段差が発生するため、画素ＰＸが四角形に配置される表示パネル２０とは異なるように駆動回路が配置されなければならない。
図９は、図８の表示パネル２０の周縁のうちの第１位置に配置された画素ＰＸ及び駆動回路の実施形態を示した図面である。図示されているように、駆動回路は非表示領域４０に配置される。図面には、第１駆動回路ＤＣ１及び第４駆動回路ＤＣ４が配置されることと説明しているが、非表示領域４０内のそれぞれの位置ごとに互いに異なる種類の駆動回路が混合され配置されてもよい。例えば、非表示領域４０には、第１駆動回路ＤＣ１と第４駆動回路ＤＣ４が混合され配置される領域、第２駆動回路と第４駆動回路ＤＣ４が混合され配置される領域、第１駆動回路ＤＣ１と第３駆動回路が混合され配置される領域、及び第２駆動回路と第３駆動回路が混合され配置される領域が含まれてもよい。そして、非表示領域４０には、互いに異なる種類の駆動回路が表示領域３０の周りに沿ってそれぞれの個数が異なるように配置され得る。
このとき、それぞれの画素行または画素列に対応して互いに異なる種類の駆動回路が配置され得る。例えば、画素行に対応して第１駆動回路ＤＣ１が配置され、画素列に対応して第４駆動回路ＤＣ４が配置され得る。図示されているように、第１位置には２個の画素行に対応して第１駆動回路ＤＣ１が２個配置され、１０個の画素列に対応して第４駆動回路ＤＣ４が１０個配置される。
一方、互いに異なる種類の駆動回路それぞれが占める面積が互いに異なり得る。例えば、一つの第１駆動回路ＤＣ１の面積と一つの第４駆動回路ＤＣ４の面積が互いに異なり得る。
そして、駆動回路ＤＣ１、ＤＣ４は、表示領域３０の形態によって平面で対応する角度に傾いて配置され得る。具体的に、駆動回路は、表示領域３０と非表示領域４０の境界の
法線角度とほぼ同一の角度に傾いて、非表示領域４０に配置され得る。表示領域３０が曲線である場合、表示領域３０の周りに沿って表示領域３０と非表示領域４０の境界に対する法線方向が変更されるので、表示領域３０の周りに沿って配置される駆動回路の基準線Ｌｒｅｆに対する配置角度も前記法線方向によって変更される。図９において、最も左側に位置する第４駆動回路ＤＣ４は基準線Ｌｒｅｆと平行に配置される。しかし、前記第４駆動回路ＤＣ４から表示領域３０の周りに沿って右側に配置される駆動回路ＤＣ１、ＤＣ４は、基準線Ｌｒｅｆからの角度β１、β２が次第に増加するように傾いて配置される。
このとき、同じ種類の駆動回路の場合においても、対応する画素行または画素列の位置によって基準線Ｌｒｅｆに対する配置角度が変更される。一例として、互いに異なる画素行にそれぞれ対応する第１駆動回路ＤＣ１の配置角度は互いに異なる。
また、駆動回路ＤＣ１、ＤＣ４は非表示領域４０に一列に配列される。駆動回路ＤＣ１、ＤＣ４は表示領域３０の周りに沿って一列に駆動回路の種類が変更され配列される。例えば、図９において、最も左側に位置する第４駆動回路ＤＣ４から最も右側に位置する第１駆動回路ＤＣ１まで、駆動回路ＤＣ１、ＤＣ４は表示領域３０の周りに沿って一列にその種類が変更され配列される。
このとき、画素配列間に段差が発生する場合、当該段差の種類によって駆動回路の種類が変更され配置される。行単位で画素配列間に段差が発生すると、第１駆動回路ＤＣ１が当該段差に対応して配置され、列単位で段差が発生すると、第４駆動回路ＤＣ４が当該段差に対応して配置される。第１駆動回路ＤＣ１は互いに異なる画素行に信号を供給し、第４駆動回路ＤＣ４は互いに異なる画素列に信号を供給するためである。
一つの駆動回路は、一つの行または列に含まれる画素ＰＸに信号を供給する。一つの画素ＰＸには複数の副画素ＰＸ１１、ＰＸ１２、ＰＸ１３が含まれるので、一つの駆動回路は、一つの画素行または一つの画素列に含まれる複数の副画素ＰＸ１１、ＰＸ１２、ＰＸ１３それぞれに信号を供給する。したがって、一つの駆動回路から一つの画素行または一つの画素列に供給する信号配線は複数個形成される。例えば、一つの第１駆動回路ＤＣ１は一つの画素行にスキャン信号を供給するが、一つの画素行内にはＲ副画素、Ｇ副画素、Ｂ副画素を含む画素ＰＸが複数個形成されるので、複数のＲ副画素にスキャン信号を供給するスキャン配線、複数のＧ副画素にスキャン信号を供給するスキャン配線、及び複数のＢ副画素にスキャン信号を供給するスキャン配線が一つの第１駆動回路ＤＣ１と対応して形成される。これは、他の種類の駆動回路に連結される信号配線の場合にも同一に適用され得る。
このとき、駆動回路ＤＣ１、ＤＣ４が画素ＰＸに信号を供給するための信号配線は、非表示領域４０内で互いに交差しないように形成される。互いに異なる種類の駆動回路と連結された信号配線は、非表示領域４０で互いに交差しないように形成される。例えば、隣接して位置した第１駆動回路ＤＣ１と画素行を連結される信号配線と、第４駆動回路ＤＣ４と画素列を連結される信号配線とは、互いに交差しないように形成される。これにより、非表示領域４０内で信号配線の交差によって形成される寄生キャパシタによるカップリングなどが減少する効果がある。
図１０は、図８の表示パネル２０の周縁のうちの第２位置に配置された画素ＰＸ及び駆動回路の実施形態を示した図面である。図示されているように、駆動回路は図９と同様に、非表示領域４０に配置される。そして、それぞれの画素行または画素列に対応して互いに異なる種類の駆動回路ＤＣ１、ＤＣ４が配置され得る。例えば、画素行に対応して第１駆動回路ＤＣ１が配置され、画素列に対応して第４駆動回路ＤＣ４が配置され得る。図示されているように、第２位置には５個の画素行に対応して第１駆動回路ＤＣ１が５個配置
され、５個の画素列に対応して第４駆動回路ＤＣ４が５個配置される。
そして、駆動回路ＤＣ１、ＤＣ４は、表示領域３０の形態によって平面で対応する角度に傾いて配置され得る。図１０において、時計方向に傾いた角度を測定するとき、最も左側に位置する第４駆動回路ＤＣ４が基準線Ｌｒｅｆから傾いた角度β３より、右側に位置する第１駆動回路ＤＣ１が基準線Ｌｒｅｆから傾いた角度β４がさらに大きい。
また、駆動回路ＤＣ１、ＤＣ４は非表示領域４０に一列に配列される。駆動回路ＤＣ１、ＤＣ４は表示領域３０の周りに沿って一列に駆動回路の種類が変更され配列される。例えば、図１０において、最も左側に位置する第４駆動回路ＤＣ４から最も右側に位置する第１駆動回路ＤＣ１まで、駆動回路ＤＣ１、ＤＣ４は表示領域３０の周りに沿って一列にその種類が変更され配列される。
このとき、画素配列間に段差が発生する場合、当該段差の種類によって駆動回路の種類が変更され配置される。行単位で画素配列間に段差が発生すると、第１駆動回路ＤＣ１が当該段差に対応して配置され、列単位で段差が発生すると、第４駆動回路ＤＣ４が当該段差に対応して配置される。第１駆動回路ＤＣ１は互いに異なる画素行に信号を供給し、第４駆動回路ＤＣ４は互いに異なる画素列に信号を供給するためである。図１０においては、行方向及び列方向に一つの画素ＰＸほど段差が発生するので、第１駆動回路ＤＣ１と第４駆動回路ＤＣ４が交互に配置される。
一つの駆動回路は、一つの行または列に含まれる画素ＰＸに信号を供給する。一つの画素ＰＸには複数の副画素ＰＸ１１、ＰＸ１２、ＰＸ１３が含まれるので、一つの駆動回路は、一つの画素行または一つの画素列に含まれる複数の副画素ＰＸ１１、ＰＸ１２、ＰＸ１３それぞれに信号を供給する。したがって、一つの駆動回路から一つの画素行または一つの画素列に供給する信号配線は複数個形成される。このとき、駆動回路ＤＣ１、ＤＣ４が画素ＰＸに信号を供給するための信号配線は、非表示領域４０内で互いに交差しないように形成される。互いに異なる種類の駆動回路と連結された信号配線は、非表示領域４０で互いに交差しないように形成される。
図１１は、図８の表示パネル２０の周縁のうちの第３位置に配置された画素ＰＸ及び駆動回路の実施形態を示した図面である。図示されているように、駆動回路は図９と同様に、非表示領域４０に配置される。そして、それぞれの画素行または画素列に対応して互いに異なる種類の駆動回路が配置され得る。例えば、画素行に対応して第１駆動回路ＤＣ１が配置され、画素列に対応して第４駆動回路ＤＣ４が配置され得る。図示されているように、第３位置には１２個の画素行に対応して第１駆動回路ＤＣ１が１２個配置され、３個の画素列に対応して第４駆動回路ＤＣ４が３個配置される。
そして、駆動回路ＤＣ１、ＤＣ４は、表示領域３０の形態によって平面で対応する角度に傾いて配置される。図１１において、時計方向に傾いた角度を測定するとき、最も左側に位置する第１駆動回路ＤＣ１が基準線Ｌｒｅｆから傾いた角度β５より、最も右側に位置する第１駆動回路ＤＣ１が基準線Ｌｒｅｆから傾いた角度β６がさらに大きい。
また、駆動回路ＤＣ１、ＤＣ４は非表示領域４０に一列に配列される。駆動回路ＤＣ１、ＤＣ４は表示領域３０の周りに沿って一列に駆動回路の種類が変更され配列される。例えば、図１１において、最も左側に位置する第１駆動回路ＤＣ１から最も右側に位置する第１駆動回路ＤＣ１まで、駆動回路ＤＣ１、ＤＣ４は表示領域３０の周りに沿って一列にその種類が変更され配列される。
このとき、画素配列間に段差が発生する場合、当該段差の種類によって駆動回路の種類
が変更され配置される。行単位で画素配列間に段差が発生すると、第１駆動回路ＤＣ１が当該段差に対応して配置され、列単位で段差が発生すると、第４駆動回路ＤＣ４が当該段差に対応して配置される。第１駆動回路ＤＣ１は互いに異なる画素行に信号を供給し、第４駆動回路ＤＣ４は互いに異なる画素列に信号を供給するためである。
一つの駆動回路は、一つの行または列に含まれる画素ＰＸに信号を供給する。一つの画素ＰＸには複数の副画素ＰＸ１１、ＰＸ１２、ＰＸ１３が含まれるので、一つの駆動回路は、一つの画素行または一つの画素列に含まれる複数の副画素ＰＸ１１、ＰＸ１２、ＰＸ１３それぞれに信号を供給する。したがって、一つの駆動回路から一つの画素行または一つの画素列に供給する信号配線は複数個形成される。このとき、駆動回路ＤＣ１、ＤＣ４が画素ＰＸに信号を供給するための信号配線は、非表示領域４０内で互いに交差しないように形成される。互いに異なる種類の駆動回路と連結された信号配線は、非表示領域４０で互いに交差しないように形成される。
図９乃至図１１に示されているように、駆動回路ＤＣ１、ＤＣ４は、表示パネル２０上で配置される位置によって、その個数が異なるように配置される。例えば、第１位置では、列単位で発生する画素配列間の段差によって第４駆動回路ＤＣ４が複数個配置されるが、第３位置では、行単位で発生する画素配列間の段差によって第１駆動回路ＤＣ１が複数個配置される。つまり、表示領域３０の周りに沿って配置される駆動回路ＤＣ１、ＤＣ４の種類及び個数が変更される。
また、第１実施形態と比較して、第２実施形態の場合、表示領域３０が楕円形に形成されて、表示領域３０と非表示領域４０の境界線の曲率が変更される。しかし、実施形態によれば、駆動回路ＤＣ１、ＤＣ４が表示領域３０の周りに沿って一列に配列され、表示領域３０と非表示領域４０の境界線の法線方向に配置されるので、曲率が変更される場合にも非表示領域４０の幅を縮小させる効果がある。
図１２は、表示パネル２０の第３実施形態を示した図面である。図示されているように、表示パネル２０は一部が曲線に形成され得る。例えば、表示パネル２０は、弓形状の第１領域ＣＡ３及び四角形状の第２領域ＣＡ４が結合される形態であり得る。
表示パネル２０の形態に対応して表示領域３０の形態が決定され得る。例えば、表示パネル２０の一部が曲線である場合、一部に対応する表示領域３０の形態も曲線の形態を有する。
したがって、第１領域ＣＡ３の表示領域３０は弓形状に形成され、第２領域ＣＡ４の表示領域３０は四角形状に形成される。そして、表示パネル２０において表示領域３０を除いた領域には、駆動回路が配置される非表示領域４０が形成される。
表示領域３０内には複数の画素ＰＸが配置される。画素ＰＸは表示領域３０内にマトリックス状に配置され得る。このとき、画素ＰＸは、表示領域３０内で曲線に対応して適切に配置される。例えば、表示領域３０が弓形状である場合、弓形状の表示領域３０の周縁に位置した画素配列間に段差が発生する。
つまり、一部が曲線の形態を有する表示領域３０の周縁に四角形状の画素ＰＸが配置されるので、画素配列間の段差が発生する。例えば、第１行と第２行に対応する表示領域３０の周縁に、画素ＰＸ６個の差ほど第１行の画素配列と第２行の画素配列間に段差が発生する。
行単位または列単位で隣接した画素配列間の段差は、対応する周縁の位置によって異なり得る。例えば、第１行の画素配列と第２行の画素配列間には画素ＰＸ６個の差ほど段差
が発生するが、第２行の画素配列と第３行の画素配列間には画素ＰＸ４個の差ほど段差が発生し得る。
また、駆動回路が表示領域３０の形態によって非表示領域４０に適切に形成される。例えば、画素ＰＸが配置された形態が弓形状である場合、画素ＰＸに信号を供給するための駆動回路が、画素ＰＸが配置された弓形の弧の周りに沿って位置する。表示パネル２０の形態が弓形状である場合、画素ＰＸが配置される表示領域３０及び駆動回路が配置される非表示領域４０全体が成す形態が弓形状であり得る。
図１２においては、すべての画素ＰＸの形態及び大きさが同一のものと示されているが、表示領域３０内部の領域を区分して配置される画素ＰＸの大きさは異なり得る。例えば、表示領域３０の第２領域ＣＡ４に配置される画素ＰＸは、第１領域ＣＡ３の周縁領域（ｅｄｇｅ）に配置される画素ＰＸより大きくてもよい。
このような駆動回路ＤＣ１、ＤＣ２、ＤＣ４は、非表示領域４０が表示パネル２０内で狭い領域を占めるように、非表示領域４０に適切に配置されなければならない。しかし、画素ＰＸが任意の形態に配置される表示パネル２０の場合、画素配列間の段差が発生するため、画素ＰＸが四角形に配置される表示パネル２０とは異なるように駆動回路が配置されなければならない。
図１３は、図１２の表示パネル２０の第１領域ＣＡ３の周縁のうちの第１位置に配置された画素ＰＸ及び駆動回路の実施形態を示した図面である。図示されているように、駆動回路は非表示領域４０に配置される。図面には、第１駆動回路ＤＣ１、第２駆動回路ＤＣ２及び第４駆動回路ＤＣ４が配置されることと説明されているが、非表示領域４０内のそれぞれの位置ごとに互いに異なる種類の駆動回路ＤＣ１、ＤＣ２、ＤＣ４が混合され配置され得る。
例えば、非表示領域４０には、第１駆動回路ＤＣ１、第２駆動回路ＤＣ２及び第４駆動回路ＤＣ４が混合され配置される領域、第１駆動回路ＤＣ１と第４駆動回路ＤＣ４が混合され配置される領域、第２駆動回路ＤＣ２と第４駆動回路ＤＣ４が混合され配置される領域が含まれてもよい。そして、非表示領域４０には互いに異なる種類の駆動回路ＤＣ１、ＤＣ２、ＤＣ４が、表示領域３０の周りに沿ってそれぞれの個数が異なるように配置され得る。
このとき、それぞれの画素行または画素列に対応して互いに異なる種類の駆動回路ＤＣ１、ＤＣ２、ＤＣ４が配置され得る。例えば、画素行に対応して第１駆動回路ＤＣ１及び第２駆動回路ＤＣ２が配置され、画素列に対応して第４駆動回路ＤＣ４が配置され得る。図示されているように、第１位置には、１個の画素行に対応して第１駆動回路ＤＣ１及び第２駆動回路ＤＣ２が一つずつ配置され、１４個の画素列に対応して第４駆動回路ＤＣ４が１４個配置される。
一方、互いに異なる種類の駆動回路ＤＣ１、ＤＣ２、ＤＣ４それぞれが占める面積が互いに異なってもよい。例えば、一つの第１駆動回路ＤＣ１の面積、一つの第２駆動回路ＤＣ２の面積、及び一つの第４駆動回路ＤＣ４の面積が互いに異なってもよい。
そして、駆動回路ＤＣ１、ＤＣ２、ＤＣ４は、表示領域３０の形態によって平面で対応する角度に傾いて配置され得る。具体的に、駆動回路は、第１領域ＣＡ３で表示領域３０と非表示領域４０の境界の法線角度とほぼ同一の角度に傾いて、非表示領域４０に配置され得る。表示領域３０が曲線である場合、表示領域３０の周りに沿って表示領域３０と非表示領域４０の境界に対する法線方向が変更されるので、表示領域３０の周りに沿って配置される駆動回路の基準線Ｌｒｅｆに対する配置角度も前記法線方向によって変更される
。図１３で中央に位置する第４駆動回路ＤＣ４は、基準線Ｌｒｅｆと平行に配置される。しかし、前記第４駆動回路ＤＣ４から表示領域３０の周りに沿って右側または左側に配置される駆動回路ＤＣ１、ＤＣ２、ＤＣ４は、基準線Ｌｒｅｆからの角度が次第に増加するか、または減少するように傾いて配置される。例えば、右側に配置される第４駆動回路ＤＣ４の基準線Ｌｒｅｆからの配置角度γ１は、正の値を有する。
このとき、同じ種類の駆動回路の場合にも、対応する画素行または画素列の位置によって基準線Ｌｒｅｆに対する配置角度が変更される。一例として、互いに異なる画素列にそれぞれ対応する第４駆動回路ＤＣ４の配置角度は互いに異なる。
また、駆動回路ＤＣ１、ＤＣ２、ＤＣ４は非表示領域４０に一列に配列される。駆動回路ＤＣ１、ＤＣ２、ＤＣ４は表示領域３０の周りに沿って一列に駆動回路の種類が変更され配列される。例えば、図１３において、最も左側に位置する第２駆動回路ＤＣ２から最も右側に位置する第１駆動回路ＤＣ１まで、駆動回路ＤＣ１、ＤＣ２、ＤＣ４は表示領域３０の周りに沿って一列にその種類が変更され配列される。
このとき、画素配列間に段差が発生する場合、当該段差の種類によって駆動回路の種類が変更され配置される。行単位で画素配列間に段差が発生すると、第１駆動回路ＤＣ１及び第２駆動回路ＤＣ２が当該段差に対応して配置され、列単位で段差が発生すると、第４駆動回路ＤＣ４が当該段差に対応して配置される。第１駆動回路ＤＣ１及び第２駆動回路ＤＣ２は互いに異なる画素行に信号を供給し、第４駆動回路ＤＣ４は互いに異なる画素列に信号を供給するためである。
このとき、第１駆動回路ＤＣ１及び第２駆動回路ＤＣ２は、同一の行単位で発生する画素配列間の段差に対応して隣接した領域に配置されてもよい。または、図１３に示されているように、第１画素行と第２画素行の段差は、中央領域の左側及び右側で発生するので、左側または右側に対応して第１駆動回路ＤＣ１及び第２駆動回路ＤＣ２が配置され得る。つまり、左側の第１画素行及び第２画素行の段差に対応して第２駆動回路ＤＣ２が配置され、右側の第１画素行及び第２画素行の段差に対応して第１駆動回路ＤＣ１が配置され得る。
一つの駆動回路は、一つの行または列に含まれる画素ＰＸに信号を供給する。一つの画素ＰＸには複数の副画素ＰＸ１１、ＰＸ１２、ＰＸ１３が含まれるので、一つの駆動回路は、一つの画素行または一つの画素列に含まれる複数の副画素ＰＸ１１、ＰＸ１２、ＰＸ１３それぞれに信号を供給する。したがって、一つの駆動回路から一つの画素行または一つの画素列に供給する信号配線は複数個形成される。例えば、一つの第１駆動回路ＤＣ１は一つの画素行にスキャン信号を供給するが、一つの画素行内にはＲ副画素、Ｇ副画素、Ｂ副画素を含む画素ＰＸが複数個形成されるので、複数のＲ副画素にスキャン信号を供給するスキャン配線、複数のＧ副画素にスキャン信号を供給するスキャン配線、及び複数のＢ副画素にスキャン信号を供給するスキャン配線が一つの第１駆動回路ＤＣ１と対応して形成される。これは、他の種類の駆動回路に連結される信号配線の場合にも同一に適用され得る。
このとき、駆動回路ＤＣ１、ＤＣ２、ＤＣ４が画素ＰＸに信号を供給するための信号配線は、非表示領域４０内で互いに交差しないように形成される。互いに異なる種類の駆動回路ＤＣ１、ＤＣ２、ＤＣ４と連結された信号配線は、非表示領域４０で互いに交差しないように形成される。例えば、隣接するように位置した第１駆動回路ＤＣ１と画素行を連結される信号配線と、第４駆動回路ＤＣ４と画素列を連結される信号配線とは、互いに交差しないように形成される。これにより、非表示領域４０内で信号配線の交差によって形成される寄生キャパシタによるカップリングなどが減少する効果がある。
図１４は、図１２の表示パネル２０の第１領域ＣＡ３の周縁のうちの第２位置に配置された画素ＰＸ及び駆動回路の実施形態を示した図面である。図示されているように、駆動回路は図１３と同様に、非表示領域４０に配置される。そして、それぞれの画素行または画素列に対応して互いに異なる種類の駆動回路ＤＣ１、ＤＣ２、ＤＣ４が配置され得る。例えば、画素行に対応して第１駆動回路ＤＣ１が配置され、画素列に対応して第４駆動回路ＤＣ４が配置され得る。図示されているように、第２位置には４個の画素行に対応して第１駆動回路ＤＣ１が４個配置され、６個の画素列に対応して第４駆動回路ＤＣ４が６個配置される。
そして、駆動回路ＤＣ１、ＤＣ２、ＤＣ４は、表示領域３０の形態によって平面で対応する角度に傾いて配置され得る。図１４において、時計方向に傾いた角度を測定するとき、最も左側に位置する第１駆動回路ＤＣ１が基準線Ｌｒｅｆから傾いた角度より、最も右側に位置する第４駆動回路ＤＣ４が基準線Ｌｒｅｆから傾いた角度がさらに大きい。
また、駆動回路ＤＣ１、ＤＣ２、ＤＣ４は非表示領域４０に一列に配列される。駆動回路ＤＣ１、ＤＣ２、ＤＣ４は表示領域３０の周りに沿って一列に駆動回路の種類が変更され配列される。例えば、図１４において、最も左側に位置する第４駆動回路ＤＣ４から最も右側に位置する第１駆動回路ＤＣ１まで、駆動回路ＤＣ１、ＤＣ２、ＤＣ４は表示領域３０の周りに沿って一列にその種類が変更され配列される。
このとき、画素配列間に段差が発生する場合、当該段差の種類によって駆動回路の種類が変更され配置される。行単位で画素配列間に段差が発生すると、第１駆動回路ＤＣ１が当該段差に対応して配置され、列単位で段差が発生すると、第４駆動回路ＤＣ４が当該段差に対応して配置される。第１駆動回路ＤＣ１は互いに異なる画素行に信号を供給し、第４駆動回路ＤＣ４は互いに異なる画素列に信号を供給するためである。図１４では、行方向及び列方向に一つの画素ＰＸほど段差が発生するので、第１駆動回路ＤＣ１と第４駆動回路ＤＣ４が交互に配置される。
一つの駆動回路は、一つの行または列に含まれる画素ＰＸに信号を供給する。一つの画素ＰＸには複数の副画素ＰＸ１１、ＰＸ１２、ＰＸ１３が含まれるので、一つの駆動回路は、一つの画素行または一つの画素列に含まれる複数の副画素ＰＸ１１、ＰＸ１２、ＰＸ１３それぞれに信号を供給する。したがって、一つの駆動回路から一つの画素行または一つの画素列に供給する信号配線は複数個形成される。このとき、駆動回路ＤＣ１、ＤＣ２、ＤＣ４が画素ＰＸに信号を供給するための信号配線は、非表示領域４０内で互いに交差しないように形成される。互いに異なる種類の駆動回路ＤＣ１、ＤＣ２、ＤＣ４と連結された信号配線は、非表示領域４０で互いに交差しないように形成される。
図１５は、図１２の表示パネル２０の第１領域ＣＡ３の周縁のうちの第３位置に配置された画素ＰＸ及び駆動回路の実施形態を示した図面である。図示されているように、駆動回路は図１３と同様に、非表示領域４０に配置される。そして、それぞれの画素行または画素列に対応して互いに異なる種類の駆動回路ＤＣ１、ＤＣ２、ＤＣ４が配置され得る。例えば、画素行に対応して第２駆動回路ＤＣ２が配置され、画素列に対応して第４駆動回路ＤＣ４が配置され得る。図示されているように、第３位置には４個の画素行に対応して第２駆動回路ＤＣ２が４個配置され、６個の画素列に対応して第４駆動回路ＤＣ４が６個配置される。
第３位置は、第２位置と表示領域３０の中央領域を基準として対称であり、第２位置の非表示領域４０には第１駆動回路ＤＣ１及び第４駆動回路ＤＣ４が配置されるが、第３位置の非表示領域４０には第２駆動回路ＤＣ２及び第４駆動回路ＤＣ４が配置され得る。
そして、駆動回路ＤＣ１、ＤＣ２、ＤＣ４は、表示領域３０の形態によって平面で対応する角度に傾いて配置され得る。図１５において、基準線Ｌｒｅｆから時計方向に傾いた角度を測定するとき、最も左側に位置する第２駆動回路ＤＣ２が基準線Ｌｒｅｆから傾いた角度より、最も右側に位置する第４駆動回路ＤＣ４が基準線Ｌｒｅｆから傾いた角度がさらに大きい。
また、駆動回路ＤＣ１、ＤＣ２、ＤＣ４は非表示領域４０に一列に配列される。駆動回路ＤＣ１、ＤＣ２、ＤＣ４は表示領域３０の周りに沿って一列に駆動回路の種類が変更され配列される。例えば、図１５において、最も左側に位置する第２駆動回路ＤＣ２から最も右側に位置する第４駆動回路ＤＣ４まで、駆動回路ＤＣ１、ＤＣ２、ＤＣ４は表示領域３０の周りに沿って一列にその種類が変更され配列される。
このとき、画素配列間に段差が発生する場合、当該段差の種類によって駆動回路の種類が変更され配置される。行単位で画素配列間に段差が発生すると、第２駆動回路ＤＣ２が当該段差に対応して配置され、列単位で段差が発生すると、第４駆動回路ＤＣ４が当該段差に対応して配置される。第２駆動回路ＤＣ２は互いに異なる画素行に信号を供給し、第４駆動回路ＤＣ４は互いに異なる画素列に信号を供給するためである。
一つの駆動回路は、一つの行または列に含まれる画素ＰＸに信号を供給する。一つの画素ＰＸには複数の副画素ＰＸ１１、ＰＸ１２、ＰＸ１３が含まれるので、一つの駆動回路は、一つの画素行または一つの画素列に含まれる複数の副画素ＰＸ１１、ＰＸ１２、ＰＸ１３それぞれに信号を供給する。したがって、一つの駆動回路から一つの画素行または一つの画素列に供給する信号配線は複数個形成される。このとき、駆動回路ＤＣ１、ＤＣ２、ＤＣ４が画素ＰＸに信号を供給するための信号配線は、非表示領域４０内で互いに交差しないように形成される。互いに異なる種類の駆動回路ＤＣ１、ＤＣ２、ＤＣ４と連結された信号配線は、非表示領域４０で互いに交差しないように形成される。
図１３乃至図１５に示されているように、駆動回路ＤＣ１、ＤＣ２、ＤＣ４は、表示パネル２０上で配置される位置によって、その個数が異なるように配置され得る。例えば、第１位置では、列単位で発生する画素配列間の段差によって第４駆動回路ＤＣ４が複数個配置されるが、第２位置では、行単位で発生する画素配列間の段差によって第１駆動回路ＤＣ１が複数個配置され、第３位置では行単位で発生する画素配列間の段差によって第２駆動回路ＤＣ２が複数個配置される。つまり、表示領域３０の周りに沿って配置される駆動回路ＤＣ１、ＤＣ２、ＤＣ４の種類及び個数が変更される。
また、第１実施形態及び第２実施形態と比較して、第３実施形態の場合、表示領域３０の一部が弓形に形成されて、表示領域３０と非表示領域４０の境界線の曲率が変更される。しかし、実施形態によれば、駆動回路ＤＣ１、ＤＣ２、ＤＣ４が表示領域３０の周りに沿って一列に配列され、表示領域３０と非表示領域４０の境界線の法線方向に配置されるので、曲率が変更される場合にも非表示領域４０の幅を縮小させる効果がある。
図１６は、表示パネル２０の第４実施形態を示した図面である。図示されているように、表示パネル２０は一部が曲線に形成され得る。例えば、表示パネル２０は、凹曲線状の第１領域ＣＡ５及び四角形状の第２領域ＣＡ６が結合される形態であり得る。
表示パネル２０の形態に対応して表示領域３０の形態が決定され得る。例えば、表示パネル２０の一部が曲線である場合、一部に対応する表示領域３０の形態も曲線の形態を有する。
したがって、第１領域ＣＡ５の表示領域３０は凹曲線状に形成され、第２領域ＣＡ６の表
示領域３０は四角形状に形成される。そして、表示パネル２０において表示領域３０を除いた領域には、駆動回路が配置される非表示領域４０が形成される。
表示領域３０内には複数の画素ＰＸが配置される。画素ＰＸは表示領域３０内にマトリックス状に配置され得る。このとき、画素ＰＸは表示領域３０内で曲線に対応して適切に配置される。例えば、表示領域３０が凹曲線状である場合、凹曲線状の表示領域３０の周縁に位置した画素配列間に段差が発生する。
つまり、一部が曲線の形態を有する表示領域３０の周縁に四角形状の画素ＰＸが配置されるので、画素配列間の段差が発生する。例えば、左側から第１列と第２列に対応する表示領域３０の周縁に、画素ＰＸ２個の差ほど第１列の画素配列と第２列の画素配列間に段差が発生する。
行単位または列単位で隣接した画素配列間の段差は、対応する周縁の位置によって異なってもよい。例えば、第１列の画素配列と第２列の画素配列間には画素ＰＸ２個の差ほど段差が発生するが、第３列の画素配列と第４列の画素配列間には画素ＰＸ１個の差ほど段差が発生し得る。
また、駆動回路が表示領域３０の形態によって非表示領域４０に適切に形成される。例えば、画素ＰＸが配置された形態が凹曲線状である場合、画素ＰＸに信号を供給するための駆動回路が、画素ＰＸが配置された凹曲線に沿って位置する。
図１６においては、すべての画素ＰＸの形態及び大きさが同一のものと示されているが、表示領域３０内部の領域を区分して配置される画素ＰＸの大きさは異なってもよい。例えば、表示領域３０の第２領域ＣＡ６に配置される画素ＰＸは、第１領域ＣＡ５の周縁領域（ｅｄｇｅ）に配置される画素ＰＸより大きくてもよい。
このような駆動回路ＤＣ１、ＤＣ２、ＤＣ４は、非表示領域４０が表示パネル２０内で狭い領域を占めるように、非表示領域４０に適切に配置されなければならない。しかし、画素ＰＸが任意の形態に配置される表示パネル２０の場合、画素配列間の段差が発生するため、画素ＰＸが四角形に配置される表示パネル２０とは異なるように駆動回路が配置されなければならない。これについて、図１７を参照して、第４実施形態による表示パネル２０の駆動回路配置について説明する。
図１７は、図１６の表示パネル２０の第１領域ＣＡ５の第１位置Ｄ１に配置された画素ＰＸ及び駆動回路の実施形態を示した図面である。図示されているように、駆動回路は非表示領域４０に配置される。図面には、第１駆動回路ＤＣ１、第２駆動回路ＤＣ２及び第４駆動回路ＤＣ４が配置されることと説明したが、非表示領域４０内のそれぞれの位置ごとに互いに異なる種類の駆動回路ＤＣ１、ＤＣ２、ＤＣ４が混合され配置され得る。例えば、非表示領域４０には、第１駆動回路ＤＣ１及び第４駆動回路ＤＣ４が混合され配置される領域、第２駆動回路ＤＣ２が配置される領域、第３駆動回路が配置される領域が含まれてもよい。そして、非表示領域４０には、互いに異なる種類の駆動回路ＤＣ１、ＤＣ２、ＤＣ４が表示領域３０の周りに沿ってそれぞれの個数が異なるように配置され得る。
このとき、それぞれの画素行または画素列に対応して、互いに異なる種類の駆動回路ＤＣ１、ＤＣ２、ＤＣ４が配置され得る。例えば、画素行に対応して第１駆動回路ＤＣ１及び第２駆動回路ＤＣ２が配置され、画素列に対応して第４駆動回路ＤＣ４が配置され得る。図示されているように、第１領域ＣＡ５には、７個の画素行に対応して第１駆動回路ＤＣ１及び第２駆動回路ＤＣ２がそれぞれ７個配置され、５個の画素列に対応して第４駆動回路ＤＣ４が５個配置される。
一方、互いに異なる種類の駆動回路ＤＣ１、ＤＣ２、ＤＣ４それぞれが占める面積が互いに異なってもよい。例えば、一つの第１駆動回路ＤＣ１の面積、一つの第２駆動回路ＤＣ２の面積、及び一つの第４駆動回路ＤＣ４の面積が互いに異なってもよい。
そして、駆動回路ＤＣ１、ＤＣ２、ＤＣ４は、表示領域３０の形態によって平面で対応する角度に傾いて配置され得る。具体的に、駆動回路は第１領域ＣＡ５で表示領域３０と非表示領域４０の境界の法線角度とほぼ同一の角度に傾いて、非表示領域４０に配置され得る。表示領域３０が曲線である場合、曲線の表示領域３０の周りに沿って表示領域３０と非表示領域４０の境界に対する法線方向が変更されるので、表示領域３０の周りに沿って配置される駆動回路の基準線Ｌｒｅｆに対する配置角度も前記法線方向によって変更される。
図１７において、表示領域３０の左側に位置する第２駆動回路ＤＣ２は、対応する表示領域３０の形態が直線であるため、直線と直交する角度に配置される。そして、表示領域３０の最も左側画素列と連結される第４駆動回路ＤＣ４から、表示領域３０の周りに沿って右側に配置される駆動回路ＤＣ１、ＤＣ２、ＤＣ４は、基準線Ｌｒｅｆからの角度が次第に減少するように傾いて配置される。例えば、最も左側の画素列と連結される第４駆動回路ＤＣ４の基準線Ｌｒｅｆからの配置角度δ１は、正の値を有する。
このとき、同じ種類の駆動回路の場合にも、対応する画素行または画素列の位置によって基準線Ｌｒｅｆに対する配置角度が変更される。一例として、互いに異なる画素列にそれぞれ対応する第４駆動回路ＤＣ４の配置角度は互いに異なる。
また、駆動回路ＤＣ１、ＤＣ２、ＤＣ４は非表示領域４０に一列に配列される。駆動回路ＤＣ１、ＤＣ２、ＤＣ４は表示領域３０の周りに沿って一列に駆動回路の種類が変更され配列される。例えば、図１７に示されているように、曲線形態の表示領域３０に対応して、最も左側に位置する第４駆動回路ＤＣ４から最も右側に位置する第１駆動回路ＤＣ１まで、駆動回路ＤＣ１、ＤＣ２、ＤＣ４は表示領域３０の周りに沿って一列にその種類が変更され配列される。
このとき、画素配列間に段差が発生する場合、当該段差の種類によって駆動回路の種類が変更され配置される。行単位で画素配列間に段差が発生すると、第１駆動回路ＤＣ１及び第２駆動回路ＤＣ２が当該段差に対応して配置され、列単位で段差が発生すると、第４駆動回路ＤＣ４が当該段差に対応して配置される。第１駆動回路ＤＣ１及び第２駆動回路ＤＣ２は互いに異なる画素行に信号を供給し、第４駆動回路ＤＣ４は互いに異なる画素列に信号を供給するためである。
一つの駆動回路は、一つの行または列に含まれる画素ＰＸに信号を供給する。一つの画素ＰＸには複数の副画素ＰＸ１１、ＰＸ１２、ＰＸ１３が含まれるので、一つの駆動回路は、一つの画素行または一つの画素列に含まれる複数の副画素ＰＸ１１、ＰＸ１２、ＰＸ１３それぞれに信号を供給する。したがって、一つの駆動回路から一つの画素行または一つの画素列に供給する信号配線は複数個形成される。例えば、一つの第１駆動回路ＤＣ１は一つの画素行にスキャン信号を供給する。そして、一つの画素行内にはＲ副画素、Ｇ副画素、Ｂ副画素を含む画素ＰＸが複数個形成される。したがって、複数のＲ副画素にスキャン信号を供給するスキャン配線、複数のＧ副画素にスキャン信号を供給するスキャン配線、及び複数のＢ副画素にスキャン信号を供給するスキャン配線が一つの第１駆動回路ＤＣ１と対応して形成される。これは、他の種類の駆動回路に連結される信号配線の場合にも同一に適用され得る。
このとき、駆動回路ＤＣ１、ＤＣ２、ＤＣ４が画素ＰＸに信号を供給するための信号配線は、非表示領域４０内で互いに交差しないように形成される。互いに異なる種類の駆動回路ＤＣ１、ＤＣ２、ＤＣ４と連結された信号配線は、非表示領域４０で互いに交差しないように形成される。例えば、隣接するように位置した第１駆動回路ＤＣ１と画素行を連結される信号配線と、第４駆動回路ＤＣ４と画素列を連結される信号配線とは、互いに交差しないように形成される。これにより、非表示領域４０内で信号配線の交差によって形成される寄生キャパシタによるカップリングなどが減少する効果がある。
上記の図面を参照して、任意の形態を有する表示パネル２０と画素に互いに異なる種類の駆動信号（例えば、スキャン信号、データ信号、発光制御信号、テスト電圧など）を供給する駆動回路が、表示パネル２０の非表示領域３０に配置される実施形態について説明した。
実施形態は、すべての非四角形ディスプレイに適用可能であり、上記の図面においては第１駆動回路ＤＣ１、第２駆動回路ＤＣ２、第４駆動回路ＤＣ４を例として挙げて説明したが、第４駆動回路ＤＣ４を第３駆動回路に置換可能であり、これは表示パネル２０内の相対的な位置に過ぎない。
実施形態による駆動回路は、画素が配置される形態によって、非表示領域４０に密度が異なるように形成される。また、駆動回路は非表示領域４０で一列に配置される。したがって、非表示領域４０の幅を減少させる効果がある。
そして、それぞれの駆動回路から信号を表示領域３０に供給するための信号配線が交差しないので、配線が重なることによって発生する寄生キャパシタンスを減少させる効果がある。
上記の図面においては、一部の形態が凸曲線及び凹曲線を全て含む表示パネル２０について説明していないが、この場合にも上記の実施形態を組み合わせて駆動回路を適切に配置することができる。
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、次の特許請求の範囲で定義している本発明の基本概念を利用した当業者の色々な変形及び改良形態も本発明の権利範囲に属する。
１０ ドライバＩＣ
２０ 表示パネル
３０ 表示領域
４０ 周辺領域

Claims (20)

  1. 非四角形表示領域における複数の画素－前記複数の画素それぞれは行方向である第１方向の第１信号線と前記第１方向と交差する列方向である第２方向の第２信号線に接続され、前記非四角形表示領域は曲線領域を含み、前記複数の画素は前記曲線領域に配列され、前記曲線領域は複数の画素行の段差および複数の画素列の段差とが配置された画素領域を含み、
    前記非四角形表示領域の外側に設けられた周辺領域に配置された複数の第１駆動回路－前記複数の第１駆動回路のそれぞれは、前記複数の画素のうちの対応する行単位の画素の第１信号線に接続され、前記複数の第１駆動回路の少なくとも一つによって構成される第１グループが前記複数の画素行の段差のそれぞれに配列され、及び
    前記周辺領域に配置された複数の第２駆動回路－前記複数の第２駆動回路のそれぞれは、前記複数の画素のうちの対応する列単位の画素の第２信号線に接続され、前記複数の第２駆動回路の少なくとも一つによって構成される第２グループが前記複数の画素列の段差のそれぞれに配列される、
    を含み、
    前記周辺領域の少なくとも一部において、前記第１駆動回路の個数は前記第２駆動回路の個数よりも多く、
    前記複数の画素行の段差のうちの１つにおいて、１つの画素行の段差に接続された第１駆動回路は、前記１つの画素行の段差に隣接した画素列の段差の隣接した第２駆動回路の間に挟まれている、非四角形ディスプレイ。
  2. 前記複数の第１駆動回路および前記複数の第２駆動回路は、前記周辺領域で同一の曲線上に配置される、請求項１に記載の非四角形ディスプレイ。
  3. 前記複数の第１駆動回路は、前記複数の第１信号線を通じて前記行方向の各画素に複数の第１信号を供給し、前記複数の第２駆動回路は前記複数の第２信号線を通じて前記列方向の各画素に複数の第２信号を供給する、請求項１に記載の非四角形ディスプレイ。
  4. 前記画素は、前記曲線領域にマトリックス状に配列される、請求項１に記載の非四角形ディスプレイ。
  5. 前記複数の第１駆動回路および前記複数の第２駆動回路は、前記曲線領域の円周に隣接する、請求項１に記載の非四角形ディスプレイ。
  6. 前記複数の第１駆動回路および前記複数の第２駆動回路が配置される角度は、前記複数の第１駆動回路および前記複数の第２駆動回路の位置によって変更される、請求項１に記載の非四角形ディスプレイ。
  7. 前記角度は、前記複数の第１駆動回路および前記複数の第２駆動回路のそれぞれの位置に対応する前記曲線領域に対して法線方向に同一に変更される、請求項６に記載の非四角形ディスプレイ。
  8. 少なくとも１つの画素に対する第１駆動回路の領域は、少なくとも１つの画素に対する第２駆動回路の領域と異なる、請求項１に記載の非四角形ディスプレイ。
  9. 交互に配置され、隣接するように設けられる前記複数の第１駆動回路の一つおよび前記複数の第２駆動回路の一つの幅の合計は、前記画素の幅の半分未満である、請求項５に記載の非四角形ディスプレイ。
  10. 前記複数の画素は複数の副画素を含み、
    前記複数の副画素は互いに異なる色の光を放出し、
    前記複数の副画素は、前記複数の第１信号線を通じて伝送される複数の第１信号と同期して前記複数の第２信号線を通じて伝送される複数の第２信号によって制御される、請求項１に記載の非四角形ディスプレイ。
  11. 前記複数の副画素は、
    複数のスイッチングトランジスタ－前記複数のスイッチングトランジスタのそれぞれは、第２信号線および第１信号線のうちのそれぞれにゲート電極として接続された第１電極を含み、及び
    複数の駆動トランジスタ－前記複数の駆動トランジスタのそれぞれは、前記複数のスイッチングトランジスタのうちのそれぞれの第２電極に接続されたゲート電極、電源電圧を受信するための第１電極、および有機発光ダイオードに接続された第２電極を含む、請求項１０に記載の非四角形ディスプレイ。
  12. 前記複数の副画素それぞれは、前の画素行に対応するそれぞれの第１信号線を通じて伝送される第１信号と同期して初期化電圧を受信する、請求項１１に記載の非四角形ディスプレイ。
  13. 前記複数の副画素それぞれは、前記駆動トランジスタのゲート電極と第２電極との間に接続された補償トランジスタを含み、
    前記ゲート電極は、前記複数の第１信号線のうちの対応する第１信号線の一部として含まれる、請求項１２に記載の非四角形ディスプレイ。
  14. 前記複数の画素の前記複数の第１信号線と前記第２信号線とは、前記周辺領域で互いに交差しない、請求項１に記載の非四角形ディスプレイ。
  15. 非四角形表示領域における複数の画素－前記複数の画素それぞれは行方向である第１方向の第１信号線と前記第１方向と交差する列方向である第２方向の第２信号線に接続され、前記非四角形表示領域は曲線領域を含み、前記複数の画素は複数の画素行の段差と複数の画素列の段差が配列された曲線領域に配列され、前記曲線領域は前記複数の画素行の段差と前記複数の画素列の段差が配列される画素領域を含み、
    前記非四角形表示領域の外側に設けられた周辺領域に配置された複数の第１駆動回路－前記複数の第１駆動回路のそれぞれは、前記複数の画素のうちの対応する行単位の画素の前記第１信号線に接続され、前記複数の第１駆動回路の少なくとも一つによって構成される第１グループが前記複数の画素行の段差のそれぞれに配列され、及び
    前記周辺領域に配置された複数の第２駆動回路－前記複数の第２駆動回路のそれぞれは、前記複数の画素のうちの対応する列単位の画素の前記第２信号線に接続され、前記複数の第２駆動回路の少なくとも一つによって構成される第２グループが前記複数の画素列の段差のそれぞれに配列される、
    を含み、
    前記周辺領域の少なくとも一部において、前記第１駆動回路の個数は前記第２駆動回路の個数よりも多く、
    前記複数の画素行の段差のうちの１つにおいて、１つの画素行の段差に接続された第１駆動回路は、前記１つの画素行の段差に隣接した画素列の段差の隣接した第２駆動回路の間に挟まれている、非四角形ディスプレイ。
  16. 前記複数の第１駆動回路および前記複数の第２駆動回路は、前記周辺領域で同一の曲線上に配置される、請求項１５に記載の非四角形ディスプレイ。
  17. 前記複数の第１駆動回路は、前記複数の第１信号線を通じて前記行方向の各画素に複数の第１信号を供給し、前記複数の第２駆動回路は前記複数の第２信号線を通じて前記列方向の各画素に複数の第２信号を供給する、請求項１５に記載の非四角形ディスプレイ。
  18. 前記複数の第１駆動回路のうちの少なくとも１つは、前記複数の画素が前記行方向に段差を有する前記曲線領域に対して実質的に法線方向に設けられる、請求項１５に記載の非四角形ディスプレイ。
  19. 非四角形表示領域における複数の画素－前記複数の画素それぞれは行方向である第１方向の第１信号線と前記第１方向と交差する列方向である第２方向の第２信号線に接続され、前記非四角形表示領域は曲線領域を含み、前記複数の画素は前記曲線領域に配列され、前記曲線領域は複数の画素行の段差と複数の画素列の段差が配列される画素領域を含み、
    前記非四角形表示領域の外側に設けられた周辺領域に配置された複数の第１駆動回路－前記複数の第１駆動回路のそれぞれは前記複数の画素のうちの対応する行単位の画素の前記第１信号線に接続され、前記複数の第１駆動回路の少なくとも一つによって構成される第１グループが前記複数の画素行の段差のそれぞれに配列され、及び
    前記周辺領域に配置された複数の第２駆動回路－前記複数の第２駆動回路のそれぞれは前記複数の画素のうちの対応する列単位の画素の前記第２信号線に接続され、前記複数の第２駆動回路の少なくとも一つによって構成される第２グループが前記複数の画素列の段差のそれぞれに配列される、
    を含み、
    前記周辺領域の少なくとも一部において、前記第１駆動回路の個数は前記第２駆動回路の個数よりも多く、
    前記複数の画素は、前記曲線領域にマトリックス状に配列され、
    前記複数の画素行の段差のうちの１つにおいて、１つの画素行の段差に接続された第１駆動回路は、前記１つの画素行の段差に隣接した画素列の段差の隣接した第２駆動回路の間に挟まれており、
    前記曲線領域の接線方向に交互に配置され、隣接するように設けられる前記複数の第１駆動回路の一つおよび前記複数の第２駆動回路の一つの幅の合計は、前記画素の幅の半分以下である、非四角形ディスプレイ。
  20. 前記複数の第１駆動回路のうちの１つは、前記複数の第２駆動回路の間に配置される、請求項１９に記載の非四角形ディスプレイ。
JP2023214247A 2015-02-12 2023-12-19 非四角形ディスプレイ Active JP7791159B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2025179927A JP2026003008A (ja) 2015-02-12 2025-10-24 非四角形ディスプレイ

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2015-0021599 2015-02-12
KR1020150021599A KR102276995B1 (ko) 2015-02-12 2015-02-12 비사각형 디스플레이
JP2020143851A JP7248629B2 (ja) 2015-02-12 2020-08-27 非四角形ディスプレイ
JP2022131286A JP2022169671A (ja) 2015-02-12 2022-08-19 非四角形ディスプレイ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2022131286A Division JP2022169671A (ja) 2015-02-12 2022-08-19 非四角形ディスプレイ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2025179927A Division JP2026003008A (ja) 2015-02-12 2025-10-24 非四角形ディスプレイ

Publications (2)

Publication Number Publication Date
JP2024029033A JP2024029033A (ja) 2024-03-05
JP7791159B2 true JP7791159B2 (ja) 2025-12-23

Family

ID=55435947

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2016018978A Active JP6756485B2 (ja) 2015-02-12 2016-02-03 非四角形ディスプレイ
JP2020143851A Active JP7248629B2 (ja) 2015-02-12 2020-08-27 非四角形ディスプレイ
JP2022131286A Pending JP2022169671A (ja) 2015-02-12 2022-08-19 非四角形ディスプレイ
JP2023214247A Active JP7791159B2 (ja) 2015-02-12 2023-12-19 非四角形ディスプレイ
JP2025179927A Pending JP2026003008A (ja) 2015-02-12 2025-10-24 非四角形ディスプレイ

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2016018978A Active JP6756485B2 (ja) 2015-02-12 2016-02-03 非四角形ディスプレイ
JP2020143851A Active JP7248629B2 (ja) 2015-02-12 2020-08-27 非四角形ディスプレイ
JP2022131286A Pending JP2022169671A (ja) 2015-02-12 2022-08-19 非四角形ディスプレイ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2025179927A Pending JP2026003008A (ja) 2015-02-12 2025-10-24 非四角形ディスプレイ

Country Status (6)

Country Link
US (5) US9837022B2 (ja)
EP (3) EP3651143B1 (ja)
JP (5) JP6756485B2 (ja)
KR (2) KR102276995B1 (ja)
CN (3) CN116543687A (ja)
TW (2) TWI705424B (ja)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102342868B1 (ko) * 2014-12-31 2021-12-23 삼성디스플레이 주식회사 비사각형 디스플레이 및 그 구동 방법
KR102276995B1 (ko) 2015-02-12 2021-07-21 삼성디스플레이 주식회사 비사각형 디스플레이
JP2016218216A (ja) * 2015-05-19 2016-12-22 パナソニック液晶ディスプレイ株式会社 表示パネル
US9940866B2 (en) * 2015-06-01 2018-04-10 Apple Inc. Electronic device having display with curved edges
WO2017086273A1 (ja) * 2015-11-19 2017-05-26 シャープ株式会社 表示基板及び表示装置
KR102512227B1 (ko) * 2015-12-29 2023-03-22 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치
WO2017119338A1 (ja) * 2016-01-04 2017-07-13 シャープ株式会社 表示装置
EP3907729B1 (en) 2016-01-21 2025-02-26 Apple Inc. Power and data routing structures for organic light-emitting diode displays
CN105529338A (zh) * 2016-02-06 2016-04-27 京东方科技集团股份有限公司 阵列基板、覆晶薄膜、显示面板及显示装置
US11482176B2 (en) * 2016-02-29 2022-10-25 Samsung Display Co., Ltd. Display device
US10490122B2 (en) 2016-02-29 2019-11-26 Samsung Display Co., Ltd. Display device
KR102666831B1 (ko) 2016-04-15 2024-05-21 삼성디스플레이 주식회사 표시 장치
KR102403234B1 (ko) * 2016-06-20 2022-05-27 삼성디스플레이 주식회사 표시 장치
KR102605283B1 (ko) 2016-06-30 2023-11-27 삼성디스플레이 주식회사 표시 장치
JP6806504B2 (ja) * 2016-09-08 2021-01-06 株式会社ジャパンディスプレイ 表示装置
CN107807480B (zh) * 2016-09-08 2021-04-20 株式会社日本显示器 显示装置
US10409102B2 (en) * 2016-09-08 2019-09-10 Japan Display Inc. Display device
JP6806502B2 (ja) * 2016-09-08 2021-01-06 株式会社ジャパンディスプレイ 表示装置
KR102690366B1 (ko) * 2016-09-12 2024-08-02 삼성디스플레이 주식회사 표시 장치
KR20180030325A (ko) * 2016-09-13 2018-03-22 삼성디스플레이 주식회사 표시장치
KR102613863B1 (ko) 2016-09-22 2023-12-18 삼성디스플레이 주식회사 표시 장치
KR102611958B1 (ko) 2016-09-23 2023-12-12 삼성디스플레이 주식회사 표시 장치
CN107957645A (zh) * 2016-10-14 2018-04-24 瀚宇彩晶股份有限公司 显示面板与其制作方法
US10663822B2 (en) 2016-10-14 2020-05-26 Hannstar Display Corporation Display panel and manufacturing method thereof
KR102619425B1 (ko) * 2016-11-21 2023-12-29 엘지디스플레이 주식회사 표시장치
KR101905027B1 (ko) * 2016-11-28 2018-12-03 엘지디스플레이 주식회사 표시장치 및 다면 표시장치
KR102559096B1 (ko) 2016-11-29 2023-07-26 삼성디스플레이 주식회사 표시 장치
KR102715304B1 (ko) 2016-11-29 2024-10-14 삼성디스플레이 주식회사 표시 장치
US9910544B1 (en) 2016-12-14 2018-03-06 Cypress Semiconductor Corporation Uniformity correction method for low cost and non-rectangular touch sensor matrices
CN206472221U (zh) * 2017-02-15 2017-09-05 合肥鑫晟光电科技有限公司 一种显示屏的玻璃面板以及显示屏
KR102793284B1 (ko) 2017-02-21 2025-04-10 삼성디스플레이 주식회사 표시 장치
WO2018190206A1 (ja) * 2017-04-11 2018-10-18 シャープ株式会社 表示装置
KR102417989B1 (ko) 2017-05-23 2022-07-07 삼성디스플레이 주식회사 표시 장치
CN109285493B (zh) 2017-07-20 2023-06-20 天马微电子股份有限公司 显示装置及其设计方法
JP7117132B2 (ja) * 2017-07-20 2022-08-12 天馬微電子有限公司 表示装置及びその設計方法
CN107203080B (zh) * 2017-07-27 2020-05-29 厦门天马微电子有限公司 一种阵列基板及显示面板
JP6938312B2 (ja) * 2017-09-28 2021-09-22 株式会社ジャパンディスプレイ 表示装置
KR102540428B1 (ko) 2017-11-16 2023-06-05 시냅틱스 인코포레이티드 디스플레이 드라이버
CN107966864B (zh) * 2017-12-15 2020-08-04 昆山龙腾光电股份有限公司 一种液晶显示装置
CN108447390B (zh) * 2018-02-27 2020-07-03 上海天马微电子有限公司 环形显示模组和显示装置
CN111868806B (zh) * 2018-03-16 2022-05-24 夏普株式会社 显示装置
US11522038B2 (en) * 2018-03-30 2022-12-06 Sharp Kabushiki Kaisha Display device for improving brightness unevenness in display region of peculiar shape
CN110349547A (zh) * 2018-04-03 2019-10-18 群创光电股份有限公司 显示装置
CN111937056A (zh) * 2018-04-12 2020-11-13 夏普株式会社 显示装置
WO2019220278A1 (ja) * 2018-05-17 2019-11-21 株式会社半導体エネルギー研究所 表示装置、及び電子機器
CN108986669B (zh) * 2018-09-18 2024-01-30 武汉华星光电技术有限公司 显示面板及其制造方法
WO2020079805A1 (ja) * 2018-10-18 2020-04-23 シャープ株式会社 表示装置
KR102648723B1 (ko) 2018-12-31 2024-03-18 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102632612B1 (ko) * 2019-07-29 2024-02-02 삼성디스플레이 주식회사 표시장치
KR102658431B1 (ko) * 2019-08-14 2024-04-17 엘지디스플레이 주식회사 백라이트 유닛 및 이를 이용한 액정 표시 장치
WO2021045954A1 (en) * 2019-09-03 2021-03-11 Google Llc Reducing screen corner bezel size
CN110827673A (zh) * 2019-11-26 2020-02-21 京东方科技集团股份有限公司 显示基板和显示装置
WO2021117228A1 (ja) * 2019-12-13 2021-06-17 シャープ株式会社 表示装置およびその駆動方法
CN111650788B (zh) * 2020-07-27 2023-01-31 上海天马微电子有限公司 异形显示面板及异形显示装置
US12156443B2 (en) * 2020-08-07 2024-11-26 Beijing Boe Technology Development Co., Ltd. Display substrate and display device
WO2022056901A1 (zh) * 2020-09-21 2022-03-24 京东方科技集团股份有限公司 显示基板、显示装置
WO2022067584A1 (zh) * 2020-09-29 2022-04-07 京东方科技集团股份有限公司 显示基板及显示装置
CN115457912B (zh) * 2021-06-09 2023-07-25 荣耀终端有限公司 显示面板和显示设备
CN113838401B (zh) * 2021-10-08 2024-03-26 厦门天马微电子有限公司 一种显示面板及显示装置
US12118946B2 (en) * 2022-02-16 2024-10-15 Chengdu Boe Optoelectronics Technology Co., Ltd. Scan circuit and display apparatus
US12396341B2 (en) 2023-02-23 2025-08-19 Google Llc Enlarging active areas of displays in electronic devices
CN118818165A (zh) * 2023-04-19 2024-10-22 群创光电股份有限公司 电子装置
EP4713761A1 (en) * 2023-07-17 2026-03-25 Google LLC Touch sensor integration with enlarged active area displays

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004246330A (ja) 2003-01-23 2004-09-02 Seiko Epson Corp 電気光学装置用基板、電気光学装置及び電子機器
US20060077191A1 (en) 2004-10-08 2006-04-13 Industrial Technology Research Institute Non-rectangle display
JP2008292995A (ja) 2007-04-27 2008-12-04 Nec Lcd Technologies Ltd 非矩形表示装置
US20090189835A1 (en) 2008-01-30 2009-07-30 Dong-Gyu Kim Display Device
JP2012103335A (ja) 2010-11-08 2012-05-31 Hitachi Displays Ltd 表示装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4146613B2 (ja) 2000-12-11 2008-09-10 セイコーエプソン株式会社 半導体装置
GB0212566D0 (en) 2002-05-31 2002-07-10 Koninkl Philips Electronics Nv Display device
KR20070021241A (ko) * 2004-06-09 2007-02-22 코닌클리케 필립스 일렉트로닉스 엔.브이. 비-직사각형 디스플레이 디바이스
GB0412782D0 (en) 2004-06-09 2004-07-14 Koninkl Philips Electronics Nv Non-rectangular display device
JP4093244B2 (ja) 2005-02-23 2008-06-04 セイコーエプソン株式会社 表示ドライバ
KR100635509B1 (ko) * 2005-08-16 2006-10-17 삼성에스디아이 주식회사 유기 전계발광 표시장치
US7544076B2 (en) * 2006-05-23 2009-06-09 Group Dekko, Inc. Circuit selectable receptacle
JP4320682B2 (ja) * 2006-07-20 2009-08-26 セイコーエプソン株式会社 表示装置、表示装置の駆動方法及び電子機器
JP4300227B2 (ja) * 2006-08-23 2009-07-22 株式会社 日立ディスプレイズ 表示装置
US8023087B2 (en) * 2006-08-23 2011-09-20 Hitachi Displays, Ltd. Display device having particular pixels and signal wiring internal circuits
US8638280B2 (en) * 2007-04-27 2014-01-28 Nlt Technologies, Ltd. Non-rectangular display apparatus
US9626900B2 (en) 2007-10-23 2017-04-18 Japan Display Inc. Electro-optical device
US8462099B2 (en) 2007-10-24 2013-06-11 Sharp Kabushiki Kaisha Display panel and display device
US8077235B2 (en) * 2008-01-22 2011-12-13 Palo Alto Research Center Incorporated Addressing of a three-dimensional, curved sensor or display back plane
JP5641273B2 (ja) * 2008-05-11 2014-12-17 Ｎｌｔテクノロジー株式会社 非矩形状の画素アレイ及び該アレイを備える表示装置
JP5112961B2 (ja) * 2008-06-11 2013-01-09 三菱電機株式会社 表示装置
KR101040859B1 (ko) * 2009-09-02 2011-06-14 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR101633113B1 (ko) 2009-12-10 2016-06-24 엘지디스플레이 주식회사 액정표시장치
WO2012023467A1 (ja) * 2010-08-19 2012-02-23 シャープ株式会社 表示装置
KR101961424B1 (ko) * 2012-10-26 2019-03-25 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR101452288B1 (ko) 2012-11-19 2014-10-21 엘지디스플레이 주식회사 디스플레이 장치
US8959044B2 (en) 2012-11-28 2015-02-17 Linkedin Corporation Recommender evaluation based on tokenized messages
KR102061108B1 (ko) * 2013-01-16 2020-01-02 삼성디스플레이 주식회사 터치 스크린 패널 일체형 유기전계 발광 표시장치
KR20140109261A (ko) 2013-03-05 2014-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR102048562B1 (ko) 2013-05-13 2019-11-26 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR102072201B1 (ko) * 2013-06-28 2020-02-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 구동 방법
KR102295874B1 (ko) * 2014-07-24 2021-08-31 엘지디스플레이 주식회사 디스플레이 장치
KR102263982B1 (ko) * 2014-10-20 2021-06-11 엘지디스플레이 주식회사 디스플레이 장치
KR102276995B1 (ko) 2015-02-12 2021-07-21 삼성디스플레이 주식회사 비사각형 디스플레이

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004246330A (ja) 2003-01-23 2004-09-02 Seiko Epson Corp 電気光学装置用基板、電気光学装置及び電子機器
US20060077191A1 (en) 2004-10-08 2006-04-13 Industrial Technology Research Institute Non-rectangle display
JP2008292995A (ja) 2007-04-27 2008-12-04 Nec Lcd Technologies Ltd 非矩形表示装置
US20090189835A1 (en) 2008-01-30 2009-07-30 Dong-Gyu Kim Display Device
JP2012103335A (ja) 2010-11-08 2012-05-31 Hitachi Displays Ltd 表示装置

Also Published As

Publication number Publication date
EP4369089A2 (en) 2024-05-15
JP6756485B2 (ja) 2020-09-16
US9837022B2 (en) 2017-12-05
CN116543687A (zh) 2023-08-04
EP3057084B1 (en) 2019-10-30
EP4369089A3 (en) 2024-05-29
US20160240141A1 (en) 2016-08-18
JP2022169671A (ja) 2022-11-09
US11915652B2 (en) 2024-02-27
KR20160099770A (ko) 2016-08-23
JP2020197748A (ja) 2020-12-10
JP2024029033A (ja) 2024-03-05
US20210366399A1 (en) 2021-11-25
EP3057084A3 (en) 2016-11-30
CN105895002A (zh) 2016-08-24
KR20210089622A (ko) 2021-07-16
TWI779335B (zh) 2022-10-01
KR102276995B1 (ko) 2021-07-21
US10325559B2 (en) 2019-06-18
JP2026003008A (ja) 2026-01-08
KR102357940B1 (ko) 2022-02-09
EP3651143B1 (en) 2024-04-24
US11087689B2 (en) 2021-08-10
CN116504168A (zh) 2023-07-28
JP2016148843A (ja) 2016-08-18
US20240203353A1 (en) 2024-06-20
US20180082641A1 (en) 2018-03-22
EP3057084A2 (en) 2016-08-17
EP3651143A1 (en) 2020-05-13
TW201636981A (zh) 2016-10-16
JP7248629B2 (ja) 2023-03-29
US20190304376A1 (en) 2019-10-03
TWI705424B (zh) 2020-09-21
TW202105351A (zh) 2021-02-01

Similar Documents

Publication Publication Date Title
JP7791159B2 (ja) 非四角形ディスプレイ
JP7422869B2 (ja) アレイ基板、表示パネル、スプライシング表示パネル、及び表示駆動方法
US11776454B2 (en) Display apparatus
JP6479917B2 (ja) 表示装置
US10332440B2 (en) Display device
US9472147B2 (en) Display apparatus

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240118

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20241031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20241119

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20250219

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20250418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250519

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20250624

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20250728

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20250813

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20251023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20251111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20251211

R150 Certificate of patent or registration of utility model

Ref document number: 7791159

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150