JP7793131B2 - 制御プログラムの生成装置、プログラム及び制御プログラムの生成方法 - Google Patents

Description

本発明は、制御プログラムの生成装置、プログラム及び制御プログラムの生成方法に関する。

ラダープログラムをはじめとする制御プログラムは、入力と出力の関係をロジックであらわすことにより、ＰＬＣ（Programmable Logic Controller）が組み込まれた製造装置の振る舞いを規定する。

このような制御プログラムは、実装置の動作仕様に基づいて設計される。かかる設計を効率化するために、プログラムをモジュール化し、ロジックをカプセル化する試みがなされているが、実装置は多種多様であるため、モジュールの適合は完全ではなく、人手によるロジックの修正が必要となるのが現状である。

このような状況に鑑み、例えば特許文献１には、実装置の基本的な挙動を再現するシミュレーションモデルを用いることで、プログラミングを行う人手の負担を軽減する方法が提案されている。

特表２０１３－５３６４８０号公報

しかしながら、上記特許文献１の開示技術においては、ユーザとの対話を介したシミュレーションモデルの構築等が必要となり、効率的に作業を進めるのは難しいという問題があった。

本発明は、上述した事情を鑑みてなされたものであり、実装置の設計効率を向上することが可能な制御プログラムの生成装置等を提供することを目的とする。

本発明は、上述した課題を解決するために、以下の構成を採用する。

本発明の一側面に係る制御プログラムの生成装置は、新たに設計される実装置の機器構成情報に基づき、第１シミュレーションを実行し、第１入力データ及び第１出力データを生成する第１シミュレーション部と、少なくとも１つの実装置の装置稼働情報を教師データとして機械学習を行うことにより生成された学習済みの制御モデルに、前記第１入力データ、前記第１出力データ、及び前記機器構成情報を与えることで、第１制御プログラムを生成する第１生成部と、を具備することを要旨とする。

かかる構成によれば、少なくとも１つの実装置から得られる装置稼働情報を教師データとして機械学習を行い、学習結果として得られる学習済みの制御モデルを利用して、ユーザが設計する新たな実装置の第１制御プログラムを自動生成する。このため、実装置の設計効率を飛躍的に向上することが可能となる。

ここで、上記構成にあっては、少なくとも１つの実装置の装置稼働情報を教師データとして機械学習を行うことにより、学習済みの前記制御モデルを生成する学習部をさらに備える構成が好ましい。なお、前記第１制御プログラムは、前記新たに設計される実装置を制御するための制御プログラムであることを意味する。また、前記第１シミュレーションは、制御モデルの処理内容に関する妥当性検証を行うシミュレーション（例えば、ＭＩＬＳ(Model In the Loop Simulation)）であってもよい。さらにまた、前記新たに設計される実装置の設計済み出力データと、前記第１出力データとを比較することで、前記第１シミュレーションの出力の確からしさを検証する第１検証部をさらに備える構成であってもよい。かかる構成によれば、自動生成される第１制御プログラムの妥当性を確認することができる。

さらに、上記構成にあっては、前記第１入力データと、前記機器構成情報と、前記第１制御プログラムとに基づき、第２シミュレーションを実行し、第２出力データを生成する第２シミュレーション部と、学習済みの前記制御モデルに、前記第１入力データ、前記第２出力データ、及び前記機器構成情報を与えることで、第２制御プログラムを生成する第２生成部と、をさらに備える構成であってもよい。このように、第１シミュレーションの結果のみならず、第２シミュレーションの結果も利用することで、ユーザが新たに設計する実装置に即した第２制御プログラムの生成が可能となる。

ここで、前記第２シミュレーションは、モデルから生成されたソフトウエアを使って制御ユニットの動作検証を行うシミュレーション（例えば、ＳＩＬＳ（Software In the Loop Simulation））であってもよい。また、前記新たに設計される実装置の設計済み出力データと、前記第２出力データとを比較することで、前記第２シミュレーションの出力の確からしさを検証する第２検証部をさらに備える構成であってもよい。かかる構成によれば、より精度よく、自動生成される第２制御プログラムの妥当性を確認することができる。

本発明の一側面に係るプログラムは、コンピュータを、新たに設計される実装置の機器構成情報に基づき、第１シミュレーションを実行し、第１入力データ及び第１出力データを生成する第１シミュレーション部と、少なくとも１つの実装置の装置稼働情報を教師データとして機械学習を行うことにより生成された学習済みの制御モデルに、前記第１入力データ、前記第１出力データ、及び前記機器構成情報を与えることで、第１制御プログラムを生成する第１生成部として機能させることを要旨とする。

かかる構成によれば、少なくとも１つの実装置から得られる装置稼働情報を教師データとして機械学習を行い、学習結果として得られる学習済みの制御モデルを利用して、ユーザが設計する新たな実装置の第１制御プログラムを自動生成する。このため、実装置の設計効率を飛躍的に向上することが可能となる。

本発明の一側面に係る制御プログラムの生成方法は、新たに設計される実装置の機器構成情報に基づき、第１シミュレーションを実行し、第１入力データ及び第１出力データを生成するステップと、少なくとも１つの実装置の装置稼働情報を教師データとして機械学習を行うことにより生成された学習済みの制御モデルに、前記第１入力データ、前記第１出力データ、及び前記機器構成情報を与えることで、第１制御プログラムを生成するステップとを含むことを要旨とする。

かかる構成によれば、少なくとも１つの実装置から得られる装置稼働情報を教師データとして機械学習を行い、学習結果として得られる学習済みの制御モデルを利用して、ユーザが設計する新たな実装置の第１制御プログラムを自動生成する。このため、実装置の設計効率を飛躍的に向上することが可能となる。

本発明によれば、実装置の設計効率を向上することが可能となる。

本発明の実施形態に係る制御プログラムの生成装置の概要を説明する図である。 制御プログラムの生成装置のハードウェア構成の一例を示す図である。 制御プログラムの生成装置の機能モジュールの一例を示す図である。 装置稼働情報の構成を例示した図である。 制御プログラムの生成装置の主要な動作を示すフローチャートである。 変形例２に係る制御プログラムの生成装置の機能モジュールの一例を示す図である。 制御プログラムの生成装置の主要な動作を示すフローチャートである。

以下、本発明の一側面に係る実施の形態（以下「本実施形態」とも表記する）を、図面に基づいて説明する。ただし、以下で説明する実施形態は、あらゆる点において本発明の例示に過ぎない。本発明の範囲を逸脱することなく種々の改良や変形を行うことができることは言うまでもない。つまり、本発明の実施にあたって、実施形態に応じた具体的構成が適宜採用されてもよい。なお、本実施形態において登場するデータを自然言語により説明しているが、より具体的には、コンピュータが認識可能な疑似言語、コマンド、パラメータ、マシン語等で指定される。

§１ 適用例
図１を用いて、本発明が適用される場面の一例について説明する。図１は、本発明による制御プログラムの生成装置１の概要を説明する図である。制御プログラムの生成装置１は、実装置ＲＭごとに、機器構成や、入力データ、出力データ、制御プログラムなどを含む装置稼働情報を取得する（ステップＳ１）。制御プログラムの生成装置１は、取得した各実装置ＲＭの装置稼働情報を教師データとして機械学習を実行し（ステップＳ２）、制御モデルを生成する（ステップＳ３）。その後、新たに設計する実装置ＶＭの機器構成をあらわす情報（機器構成情報）が、ユーザによって設定されると、制御プログラムの生成装置１は、設定される機器構成情報を利用して、ＭＩＬＳ(Model In the Loop Simulation)で構築される仮想装置上でシミュレーションを実行し（ステップＳ４）、入力データと出力データを得る（ステップＳ５）。そして、制御プログラムの生成装置１は、先に生成した制御モデルに、入力データ、出力データ及び機器構成情報を与えることで（ステップＳ６）、新たに設計する実装置の制御プログラムを生成する（ステップＳ７）。

§２ 構成例
（１．ハードウェア構成）
次に、図２を参照しながら、本実施形態に関わる制御プログラムの生成装置１のハードウェア構成の一例について説明する。

制御プログラムの生成装置１は、そのハードウェア資源として、プロセッサ１１と、メインメモリ１２と、入出力インタフェース１３と、通信インタフェース１４と、記憶装置１５とを備えるコンピュータシステムである。プロセッサ１１は、メインメモリ１２に格納されたプログラムを実行することにより各種機能を実現する。

記憶装置１５は、ディスク媒体（例えば、磁気記録媒体又は光磁気記録媒体）又は半導体メモリ（例えば、揮発性メモリ又は不揮発性メモリ）などのコンピュータ読み取り可能な記録媒体である。このような記録媒体は、例えば、非一過性の記録媒体と呼ぶこともできる。記憶装置１５には、本実施形態に関わる各処理をプロセッサ１１に実行させるためのコンピュータプログラムＣＰが記憶されている。プログラムは、記憶装置１５からメインメモリ１２に読み込まれ、プロセッサ１１により解釈及び実行されることにより、制御プログラムの生成に関わる様々な処理が実行される。

（２．機能構成）
図３は、プロセッサ１１によって実行される制御プログラムの生成装置１の機能モジュールを示すブロック図である。図３に示すように、機能モジュールには、取得部２１、学習部２２、第１シミュレーション部２３、第１生成部２４が含まれる。

取得部２１は、実装置ごとに、装置稼働情報を取得する。なお、本実施形態では複数の実装置の装置稼働情報を取得する場合を想定するが、少なくとも１つ以上の実装置の装置稼働情報を取得する場合にも適用可能である。
図４は、装置稼働情報Ｉｄｍの構成を例示した図である。
装置稼働情報Ｉｄｍは、機器構成情報Ｉｆ１、入力データＩｆ２、出力データＩｆ３、制御プログラムＩｆ４を含んで構成される。

機器構成情報Ｉｆ１は、実装置を構成する各機器の詳細をあらわす情報であり、各機器の形式や機器の種類をあらわす情報や、３Ｄデータなどを含む。例えば、実装置がベルトコンベアであれば、機器構成情報Ｉｆ１として、ベルトコンベアを構成する各センサやサーボドライブなどの形式や機種をあらわす情報、３Ｄデータなどを含む。
入力データＩｆ２及び出力データＩｆ３は、それぞれ、実装置に入力されるデータ及び実装置から出力されるデータであり、例えばアドレス、変数名、数値、タイムスタンプ、などの情報を含む。
制御プログラムＩｆ４は、ソースコードによって構成されたプログラムや、パラメータセットによって構成されたコンフィギュレーション（機能）などを含む。

学習部２２は、取得部２１によって取得される各実装置の装置稼働情報を教師データとして機械学習を行い、制御モデル（すなわち、学習済みの制御モデル）を生成する。

第１シミュレーション部２３は、ユーザが新たに設計する実装置について、３Ｄデータなどの機器構成情報が設定されると、設定された機器構成情報を利用してシミュレーションを実行する。より具体的には、第１シミュレーション部２３は、ＭＩＬＳ上の仮想装置に機器構成情報を設定し、シミュレーションを実行（すなわち、ＭＩＬＳを実行）することで、入力データ及び出力データ（第１入力データ及び第１出力データ）を生成する。

第１生成部２４は、学習部２２によって生成された制御モデルに、第１シミュレーション部２３によって生成された入力データ及び出力データや、仮想装置の機器構成情報を与えることで、ユーザが新たに設計する実装置の第１制御プログラムを生成する。

§３ 動作例
図５は、本実施形態に係る制御プログラムの生成装置１の主要な動作を示すフローチャートである。

取得部２１は、稼働している各実装置から、装置稼働情報を取得する（ステップＳ１０１）。すでに説明したように、装置稼働情報には、機器構成情報、入力データ、出力データ、制御プログラムなどが含まれる（図４参照）。

学習部２２は、各実装置の装置稼働情報を教師データとして機械学習を行い（ステップＳ１０２）、制御モデルを生成する（ステップＳ１０３）。なお、学習部２２において生成される制御モデルは、入力データ、出力データ、機器構成情報の組み合わせから、制御プログラムを生成するための分類モデルである。

第１シミュレーション部２３は、新たに設計する実装置について、３Ｄデータなどの機器構成情報が設定されると、設定された機器構成情報を利用してシミュレーションを実行する。より具体的には、第１シミュレーション部２３は、ＭＩＬＳ上の仮想装置に機器構成情報を設定し（ステップＳ１０４）、シミュレーション（ＭＩＬＳ）を実行する（ステップＳ１０５）。なお、ＭＩＬＳ上でシミュレーションを実行する場合、ワークの入力データをランダムに生成してもよいが、実装置での類似機器での入力データを流用してもよい。

第１シミュレーション部２３は、ＭＩＬＳを実行すると、ＭＩＬＳの実行結果として入力データ及び出力データを生成する（ステップＳ１０６）。もっとも、ここで得られるのは、制御プログラムがない状態でのワークや装置の動作結果（すなわち、シミュレーション結果）としての簡易な入力データ及び出力データである。

第１生成部２４は、学習部２２によって生成された制御モデルに、第１シミュレーション部２３によって生成された入力データ及び出力データや、仮想装置の機器構成情報を与えることで、ユーザが新たに設計する実装置の第１制御プログラムを生成し（ステップＳ１０７）、処理を終了する。

以上説明したように、本実施形態によれば、少なくとも１つの実装置から得られる装置稼働情報を教師データとして機械学習を行い、学習結果として得られる学習済みの制御モデルを利用して、ユーザが設計する新たな実装置の第１制御プログラムを自動生成するため、装置の設計効率を飛躍的に向上することが可能となる。

§４ 変形例
以上、本発明の実施の形態を詳細に説明してきたが、上述までの説明はあらゆる点において本発明の例示に過ぎない。本発明の範囲を逸脱することなく種々の改良や変形を行うことができることは言うまでもない。なお、以下では、上記実施形態と同様の構成要素に関しては同様の符号を用い、上記実施形態と同様の点については、適宜説明を省略した。以下の変形例は適宜組み合わせ可能である。

＜変形例１＞
上述した本実施形態では、制御プログラムを導出するために、機械学習によって制御モデル（機械学習モデル）を生成する態様を例示したが、これに限る趣旨ではない。例えば、設計する新たな実装置での入力データや出力データを導出するために、機械学習によって入出力モデルを生成してもよく、また、装置の機器構成情報を導出するために、機械学習によって装置モデルを生成してもよい。

＜変形例２＞
図６は、変形例２に係るプロセッサ１１によって実行される機能モジュールを示すブロック図である。変形例２に係る機能モジュールは、前掲図３に示す機能モジュールに対して第２シミュレーション部２５、第２生成部２６、検証部２７を追加した構成となっている。

第２シミュレーション部２５は、第１シミュレーション部２３とは異なるシミュレーション環境でシミュレーションを実行する。具体的には、第２シミュレーション部２５は、ＰＬＣシミュレーション等で実現されるＳＩＬＳ（Software In the Loop Simulation）を用い、ＳＩＬＳ上の仮想装置に、第１生成部２４が生成した制御プログラムに、ＭＩＬＳと同様の入力データ及び機器構成情報を与えることで、シミュレーションを実行（すなわち、ＳＩＬＳを実行）し、出力データを生成する。

第２生成部２６は、学習部２２によって生成された制御モデルに、第２シミュレーション部２５によって生成された出力データ（第２出力データ）や、ＭＩＬＳと同様の入力データ（第１入力データ）及び仮想装置の機器構成情報を与えることで、ユーザが新たに設計する実装置の第２制御プログラムを生成する。

検証部２７は、シミュレーションによって得られる出力の確からしさ（すなわち、出力が正しいか否か）を検証するものであり、第１検証部２７１と第２検証部２７２を含む。
第１検証部２７１は、ＭＩＬＳの実行によって得られる出力データ（第１出力データ）と、新たに設計される実装置の設計済み出力データとを比較し、そのズレが閾値以下である場合には、ＭＩＬＳ（第１シミュレーション）の出力が正しいと判断する。同様に、第２検証部２７２は、ＳＩＬＳの実行によって得られる出力データと、新たに設計する実装置の設計済み出力データとを比較し、そのズレが閾値以下である場合には、ＳＩＬＳ（第２シミュレーション）の出力が正しいと判断する。ここで、各検証部２７１、２７２が出力の確からしさを検証するための閾値は、システム設計時に予め設定してもよいが、例えば、ユーザが適宜設定・変更できるようにしてもよい。また、本実施形態では、ズレが閾値以下である場合に出力が正しいと判断するが、どのような基準を用いて出力が正しいと判断するかは、任意である。

図７は、変形例２に係る制御プログラムの生成装置１の主要な動作を示すフローチャートである。図７に示すフローチャートは、前掲図５に示すフローチャートに対してステップＳ１０８～Ｓ１１２を追加したものである。その他のステップは、前掲図５と同様であるため、対応するステップには同一符号を付し、詳細な説明は割愛する。

第１生成部２４は、ユーザが新たに設計する実装置の第１制御プログラムを生成すると（ステップＳ１０７）、生成した第１制御プログラムを第２シミュレーション部２５に送る。

第２シミュレーション部２５は、第１生成部２４によって生成された第１制御プログラムに、第１シミュレーション部２３（すなわち、ＭＩＬＳ）と同様の入力データ、機器構成情報を与えることで、シミュレーション（ＳＩＬＳ）を実行する（ステップＳ１０８）。第２シミュレーション部２５は、ＳＩＬＳを実行することで出力データを生成し（ステップＳ１０９）、第２生成部２６に送る。

第２生成部２６は、学習部２２によって生成された制御モデルに、第２シミュレーション部２５によって生成された出力データや、ＭＩＬＳと同様の入力データ及び機器構成情報を与えることで、第２制御プログラムを生成する（ステップＳ１１０）。

検証部２７は、ＭＩＬＳやＳＩＬＳによって得られる出力の確からしさを検証する（ステップＳ１１１）。すでに説明したように、第１検証部２７１は、ＭＩＬＳの実行によって得られる出力データと、設計済み出力データとを比較し、そのズレが閾値以下であるか否かを確認する。一方、第２検証部２７２は、ＳＩＬＳの実行によって得られる出力データと、設計済み出力データとを比較し、そのズレが閾値以下であるか否かを確認する。

検証部２７は、いずれかのズレが閾値を超えていることから、ＭＩＬＳまたはＳＩＬＳの出力が正しくないと判断すると（ステップＳ１１２；ＮＯ）、ステップＳ１０５またはステップＳ１０８に戻り、設定を修正するなどしてシミュレーションをやり直す。

一方、検証部２７は、いずれのズレも閾値以下であることから、ＭＩＬＳ及びＳＩＬＳの出力が正しいと判断すると（ステップＳ１１２；ＹＥＳ）、良好なシミュレーション結果が得られたと判断し、処理を終了する。

§５ その他
なお、上記の実施形態または変形例の一部又は全部は、以下の付記のようにも記載され得るが、以下には限られない。

（付記１）
新たに設計される実装置の機器構成情報に基づき、第１仮想装置で第１シミュレーション（ＭＩＬＳ）を実行し、第１入力データ及び第１出力データを生成する第１シミュレーション部（２３）と、
前記少なくとも１つの実装置の装置稼働情報を教師データとして機械学習を行うことにより生成された学習済みの制御モデルに、前記第１入力データ、前記第１出力データ、及び前記機器構成情報を与えることで、第１制御プログラムを生成する第１生成部（２４）と、
を具備する制御プログラムの生成装置（１）。

１…制御プログラムの生成装置、１１…プロセッサ、１２…メインメモリ、１３…入出力インタフェース、１４…通信インタフェース、１５…記憶装置、２１…取得部、２２…学習部、２３…第１シミュレーション部、２４…第１生成部、２５…第２シミュレーション部、２６…第２生成部、２７…検証部、２７１…第１検証部、２７２…第２検証部

Claims (10)

1. 新たに設計される実装置の機器構成情報に基づき、第１シミュレーションを実行し、第１入力データ及び第１出力データを生成する第１シミュレーション部と、
   少なくとも１つの実装置の装置稼働情報を教師データとして機械学習を行うことにより生成された学習済みの制御モデルに、前記第１入力データ、前記第１出力データ、及び前記機器構成情報を与えることで、第１制御プログラムを生成する第１生成部と、
   を具備する制御プログラムの生成装置。
2. 前記少なくとも１つの実装置の装置稼働情報を教師データとして機械学習を行うことにより、学習済みの前記制御モデルを生成する学習部をさらに備える、請求項１に記載の生成装置。
3. 前記第１制御プログラムは、前記新たに設計される実装置を制御するための制御プログラムである、請求項１または２に記載の生成装置。
4. 前記第１シミュレーションは、制御モデルの処理内容に関する妥当性検証を行うシミュレーションである、請求項１または２に記載の生成装置。
5. 前記新たに設計される実装置の設計済み出力データと、前記第１出力データとを比較することで、前記第１シミュレーションの出力の確からしさを検証する第１検証部をさらに備える、請求項１または２に記載の生成装置。
6. 前記第１入力データと、前記機器構成情報と、前記第１制御プログラムとに基づき、第２シミュレーションを実行し、第２出力データを生成する第２シミュレーション部と、
   学習済みの前記制御モデルに、前記第１入力データ、前記第２出力データ、及び前記機器構成情報を与えることで、第２制御プログラムを生成する第２生成部と、
   をさらに備える、請求項１または２に記載の生成装置。
7. 前記第２シミュレーションは、モデルから生成されたソフトウエアを使って制御ユニットの動作検証を行うシミュレーションである、請求項６に記載の生成装置。
8. 前記新たに設計される実装置の設計済み出力データと、前記第２出力データとを比較することで、前記第２シミュレーションの出力の確からしさを検証する第２検証部をさらに備える、請求項６に記載の生成装置。
9. コンピュータを、
   新たに設計される実装置の機器構成情報に基づき、第１シミュレーションを実行し、第１入力データ及び第１出力データを生成する第１シミュレーション部と、
   少なくとも１つの実装置の装置稼働情報を教師データとして機械学習を行うことにより生成された学習済みの制御モデルに、前記第１入力データ、前記第１出力データ、及び前記機器構成情報を与えることで、第１制御プログラムを生成する第１生成部として機能させるためのプログラム。
10. 新たに設計される実装置の機器構成情報に基づき、第１シミュレーションを実行し、第１入力データ及び第１出力データを生成するステップと、
    少なくとも１つの実装置の装置稼働情報を教師データとして機械学習を行うことにより生成された学習済みの制御モデルに、前記第１入力データ、前記第１出力データ、及び前記機器構成情報を与えることで、第１制御プログラムを生成するステップと
    を含む制御プログラムの生成方法。