JP7794018B2 - 電子構造体、電子構造体の製造方法及び電子回路の製造方法 - Google Patents

Description

本発明は電子構造体、電子構造体の製造方法及び電子回路の製造方法に関し、複数の電子素子を有するフィルムを製造して配線基板に貼り付ける場合に適用して好適なものである。

一般に、電子回路は、種々の機能を有する電子素子（デバイスとも呼ばれる）を配線基板上に実装することにより製造される。近年では、複数種類の互いに異なる電子素子を１枚のフィルムとして構成し、当該フィルムを配線基板上に貼り付けることにより、実装工程の簡略化を図る、という手法が開発されている。

一例として、ディスプレイ装置に組み込まれるマイクロＬＥＤ（Light Emitting Diode）方式の表示パネルでは、例えば赤、緑及び青の３色の発光素子（ＬＥＤ）により１つの画素を構成し、回路基板上に多数の発光素子を格子状に配置した構成となる。このマイクロＬＥＤ方式の表示パネルは、例えば１個の画素に相当する赤、緑及び青の発光素子を１枚の薄膜状の複合フィルムとして構成し、当該複合フィルムを配線基板上に格子状に貼り付けて製造することが可能である。

このような複合フィルムを製造する手法として、基板上に支持層を形成し、この支持層の上に電子素子を含む複合フィルムを形成した後、当該支持層の一部を除去することにより、複合フィルムを基板から容易に剥離させるものが提案されている（例えば、特許文献１参照）。

特開２０１７－１０８１６０号公報（図１～図９等）

しかし、かかる手法では、残された支持層の面積が複合フィルムの面積よりも小さくなる。このため、この手法では、複合フィルムのうち支持層から離れた部分が垂れ下がり、基板に対し強固に付着する結果、剥離性が低下する恐れがある、という問題があった。

本発明は以上の点を考慮してなされたもので、複合フィルムの基板からの剥離性を高め得る電子構造体、電子構造体の製造方法及び電子回路の製造方法を提案しようとするものである。

かかる課題を解決するため本発明の電子構造体においては、第１の面を有する基板と、電子機能を有する機能素子と該機能素子を覆う保護部材とを有し、機能素子のうち第１の面と対向する第２の面を有する機能素子ユニットと、基板の第１の面と、機能素子ユニットの第２の面との間に設けられ、該機能素子ユニットの該第２の面を支持する支持部と、基板における第１の面側に設けられ、機能素子ユニットに向けて突出する突出部とを有し、支持部は、機能素子ユニットにおける第２の面の面積よりも小さく形成され該第２の面と当接する第３の面を有し、突出部は、第２の面の面積よりも小さく形成され機能素子ユニットと隣接する第４の面を有し、且つ支持部と異なる材料で構成され、機能素子ユニットは、基板から離れる方向に力が加えられた場合に、支持部及び突出部から分離可能であるようにした。

また本発明の電子構造体の製造方法においては、上述した電子構造体における機能素子ユニットに対し基板から離れる方向に力が加えられた場合に、当該機能素子ユニットを支持部及び突出部から分離させるステップと、機能素子ユニットを配線基板に貼り付けるステップとを有するようにした。

さらに本発明の電子回路の製造方法においては、第１の面を有する基板を形成する第１のステップと、第３の面を有する支持部を、基板の前記第１の面上に形成する第２のステップと、第４の面を有する突出部を、基板の第１の面上に形成する第３のステップと、電子機能を有する機能素子と該機能素子を覆う保護部材とを有し、第３の面及び第４の面側に第２の面が形成された機能素子ユニットを、支持部及び突出部上に形成する第４のステップと、支持部の一部を除去し第３の面の面積を第２の面の面積よりも小さくすることで、機能素子ユニットに対し基板から離れる方向に力が加えられた場合に、当該機能素子ユニットを支持部及び突出部から分離可能とする第５のステップとを有し、突出部は、第４の面の面積が第２の面の面積よりも小さく形成され、且つ支持部と異なる材料で構成されているようにした。

本発明は、機能素子ユニットと支持部との接触箇所において、互いの構成材料の性質が異なり、且つ該支持部の第３の面が第２の面よりも小さい面積であるため、両者の間に作用する吸着力を比較的小さく抑えることができる。これにより本発明は、機能素子ユニットに対し基板から離れる方向に力が加えられた場合に、当該機能素子ユニットを基板側の支持部及び突出部から容易に分離させることができる。これに加えて本発明は、突出部が支持部と共に該機能素子ユニットを支持するため、機能素子ユニットが基板の第１の面に付着することを回避できる。さらに本発明は、突出部を支持部と異なる材料により構成したため、該突出部の製造時に支持部との材料の性質の違いを利用しながら、所望の形状に製造できる。

本発明によれば、複合フィルムの基板からの剥離性を高め得る電子構造体、電子構造体の製造方法及び電子回路の製造方法を実現できる。

第１の実施の形態による電子構造体の構成を示す略線的平面図及び略線的断面図である。 第１の実施の形態による製造剥離実装処理手順を示すフローチャートである。 第１の実施の形態による電子構造体の製造を示す略線的断面図である。 第１の実施の形態による電子構造体の製造を示す略線的断面図である。 第１の実施の形態による複合フィルムの剥離及び実装を示す略線的断面図である。 第１の実施の形態による電子構造体の製造を示す略線的平面図である。 第１の実施の形態による電子構造体の製造を示す略線的平面図である。 第１の実施の形態による電子構造体の製造を示す略線的平面図である。 第２の実施の形態による電子構造体の構成を示す略線的平面図及び略線的断面図である。 第２の実施の形態による製造剥離実装処理手順を示すフローチャートである。 第２の実施の形態による電子構造体の製造を示す略線的断面図である。 第２の実施の形態による電子構造体の製造を示す略線的断面図である。 第２の実施の形態による複合フィルムの剥離及び実装を示す略線的断面図である。 第３の実施の形態による電子構造体の構成を示す略線的平面図及び略線的断面図である。 第３の実施の形態による製造剥離実装処理手順を示すフローチャートである。 第３の実施の形態による電子構造体の製造を示す略線的断面図である。 第３の実施の形態による電子構造体の製造を示す略線的断面図である。 第３の実施の形態による複合フィルムの剥離及び実装を示す略線的断面図である。 第４の実施の形態による電子構造体の構成を示す略線的平面図及び略線的断面図である。 第５の実施の形態による電子構造体の構成を示す略線的平面図及び略線的断面図である。 第５の実施の形態による複合フィルムの剥離を示す略線的断面図である。

以下、発明を実施するための形態（以下実施の形態とする）について、図面を用いて説明する。

［１．第１の実施の形態］
［１－１．電子構造体及び複合フィルムの構成］
図１（Ａ）は、第１の実施の形態による電子構造体１及び複合フィルム２の構成を示す模式的な平面図である。図１（Ｂ）は、図１（Ａ）のＡ１１－Ａ１２断面を示す模式的な断面図である。電子構造体１は、形成基板１０上に支持層１１及びマイクロスペーサー１２が設けられ、その上側に複合フィルム２が貼り付けられた構成となっている。

説明の都合上、第１の実施の形態では、図１（Ａ）において左から右へ向かう方向をＸ方向とし、上から下へ向かう方向をＹ方向とし、紙面の奥から手前へ向かう方向をＺ方向とする。また、便宜上、各部分のＺ方向側及びその反対側を、それぞれ表側及び裏側とも呼ぶ。

複合フィルム２は、例えばＸ方向及びＹ方向に沿った一辺の長さが、３０～５０［μｍ］程度であり、Ｚ方向に沿った辺の長さが、１～１５［μｍ］程度となっている。この複合フィルム２は、赤（Ｒ）、緑（Ｇ）及び青（Ｂ）の３色の発光素子を、Ｘ方向に沿って順次並べるように配置し、それぞれに配線部材や接続端子を接続すると共に、１枚のフィルム状のパッケージにまとめた構成となっている。具体的に複合フィルム２は、ベース膜１３、発光素子１４（１４Ｒ、１４Ｇ及び１４Ｂ）、接続パッド１５、絶縁膜１６、配線部１７及びカバー層１８により構成されている。

説明の都合上、以下では、複合フィルム２を機能素子ユニットとも呼び、発光素子１４を機能素子とも呼び、接続パッド１５を導電部材とも呼ぶ。また発光素子１４、配線部１７及び接続パッド１５は、「電流の供給に応じて発光する」といった電子機能を有しているため、以下ではこれらをまとめて機能部とも呼ぶ。さらに複合フィルム２では、各色の発光素子１４に関する各部分が、互いに同様に構成されている。このため以下では、赤色の発光素子１４Ｒに関する部分を中心に説明し、緑色の発光素子１４Ｇ、及び青色の発光素子１４Ｂに関する一部の説明を省略する。

図１（Ｂ）に示したように、複合フィルム２は、形成基板１０、支持層１１及びマイクロスペーサー１２のＺ方向側（すなわち表側）に重ねられており、全体として電子構造体１を構成している。形成基板１０は、無機材料により構成された板状の部材であり、十分な強度を有している。具体的に、形成基板１０としては、例えばケイ素（Ｓｉ）により構成されたシリコン基板、ガラス基板、或いはサファイア基板等、種々の無機材料により構成された板状の部材を使用することができる。形成基板１０の表面である形成基板表面１０Ａは、極めて平坦に形成されており、その表面粗さ（ラフネス）が１０［ｎｍ］以下となっている。以下、形成基板表面１０Ａを第１の面とも呼ぶ。

支持部としての支持層１１は、例えば酸化ケイ素（ＳｉＯ_２）、窒化ケイ素（ＳｉＮ）のような無機材料により薄膜状に形成されている。この支持層１１は、その表面である支持層表面１１Ａが、形成基板１０の表面と同様に極めて平坦に形成されており、その表面粗さが１０［ｎｍ］以下となっている。また支持層１１は、複合フィルム２の裏面（すなわち－Ｚ方向側）における中央付近、すなわちＸ方向及びＹ方向に関するそれぞれの中央付近に位置している。

マイクロスペーサー１２は、例えばポリイミド、ポリアミド、アクリル樹脂、エポキシ樹脂、或いはシリコン樹脂等のような有機材料により構成されている。このマイクロスペーサー１２は、Ｚ方向に沿った円柱状に形成されており、その直径が支持層１１におけるＸ方向又はＹ方向に沿った長さよりも十分に小さく（短く）なっている。またマイクロスペーサー１２のＸＹ平面における断面積は、例えば数十［μｍ^２］程度であり、支持層表面１１Ａの面積よりも十分に小さくなっている。換言すれば、マイクロスペーサー１２は、形成基板１０の形成基板表面１０Ａから複合フィルム２が存在する方向（すなわちＺ方向）へ突出したような形状に構成されている。そこで以下では、マイクロスペーサー１２を突出部とも呼ぶ。

また電子構造体１には、Ｘ方向に沿って所定間隔ごとに４箇所、Ｙ方向に沿って所定間隔ごとに３箇所となる、格子を形成する１２箇所に、マイクロスペーサー１２がそれぞれ設けられている。各マイクロスペーサー１２は、何れも支持層１１からＸ方向及びＹ方向に所定間隔以上離れた位置に配置されている。

他の観点から見ると、電子構造体１では、２個のマイクロスペーサー１２を適宜選択した場合、これらのマイクロスペーサー１２が、形成基板表面１０Ａ上において支持層１１を挟んで互いに反対側に位置する、といった関係になることがある。例えば図１（Ｂ）では、－Ｙ方向側のマイクロスペーサー１２とＹ方向側のマイクロスペーサー１２とが、支持層１１を挟んで互いに反対側に位置している。

複合フィルム２は、その裏面である複合フィルム裏面２Ｂのうち、Ｘ方向及びＹ方向に関する中央近傍の限られた部分において、この支持層表面１１Ａと接触させた状態となっている。この複合フィルム裏面２Ｂは、この支持層表面１１Ａと同様に極めて平滑であり、その表面粗さが１０［ｎｍ］以下となっている。以下では、複合フィルム裏面２Ｂを第２の面とも呼び、また支持層表面１１Ａを第３の面とも呼ぶ。また、マイクロスペーサー１２の上面（Ｚ方向側の面）であるマイクロスペーサー表面１２Ａを、第４の面とも呼ぶ。

また、形成基板１０、支持層１１及びマイクロスペーサー１２は、何れも複合フィルム２の製造段階で使用されるものであり、該支持層１１及びマイクロスペーサー１２から該複合フィルム２を引き剥がすことにより、該複合フィルム２が完成する。完成した複合フィルム２は、後述する配線基板上に実装される。

すなわち電子構造体１は、複合フィルム２が形成基板１０、支持層１１及びマイクロスペーサー１２に貼り付いたまま、完成目前の状態となっている。この電子構造体１は、このような構成とすることにより、複合フィルム裏面２Ｂを保護しながら、運搬や保管等において、該複合フィルム２を該形成基板１０と一体として容易に取り扱わせることができる。

ベース膜１３は、例えばポリイミド樹脂、アクリル樹脂、又はエポキシ樹脂のような有機材料により構成されており、絶縁性を有している。このベース膜１３は、全体として扁平な直方体状若しくは薄い平板状に形成されており、Ｘ方向に沿った辺及びＹ方向に沿った辺と比較して、Ｚ方向に沿った辺の長さが格段に短くなっている。以下では、ベース膜１３における裏側の面をベース膜裏面１３Ｂと呼ぶ。ベース膜裏面１３Ｂは、極めて平坦に形成されており、その表面粗さ（ラフネス）が１０［ｎｍ］以下となっている。

またベース膜１３は、Ｘ方向及びＹ方向に関し、支持層１１よりもそれぞれ大きくなっており、該支持層１１に対し、Ｘ方向及び－Ｘ方向、並びにＹ方向及び－Ｙ方向に、それぞれ大きくはみ出している。これを換言すれば、支持層１１は、Ｘ方向及びＹ方向に関して、ベース膜１３よりも十分に小さく形成されている。これに伴い、電子構造体１には、ＸＹ平面上において支持層１１の外側且つベース膜１３の内側となり、Ｚ方向に関して形成基板１０及びベース膜１３の間となる箇所に、支持隙間ＳＧが形成されている。

さらにベース膜１３における全体のＹ方向寄り（図１（Ａ）における下寄り）となる箇所には、Ｘ方向に沿って互いに離れた３箇所に、Ｚ方向に貫通する正方形状の接続孔１３Ｈがそれぞれ穿設されている。またベース膜１３における全体の－Ｙ方向寄り（図１（Ａ）における上寄り）となる箇所には、やはりＸ方向に沿って互いに離れた３箇所に、Ｚ方向に貫通する正方形状の接続孔１３Ｈがそれぞれ穿設されている。

これに加えてベース膜１３における－Ｚ方向側の面には、マイクロスペーサー１２が設けられたそれぞれの箇所に、Ｚ方向に凹んだ凹部１３Ｄがそれぞれ形成されている。このため各マイクロスペーサー１２のマイクロスペーサー表面１２Ａは、各凹部１３Ｄ内に入り込んだ状態となっている。

赤色の発光素子１４Ｒは、例えばガリウム砒素（ＧａＡｓ）系の材料でなる電子素子であり、赤色の発光ダイオードを構成する機能素子である。この赤色の発光素子１４Ｒは、ベース膜１３の表面における、－Ｘ方向側であって、Ｙ方向に関する中央近傍に設けられている。因みに、発光素子１４ＲにおけるＺ方向側の面は、－Ｙ方向側の部分がアノード端子となっており、Ｙ方向側の部分がカソード端子となっている。

緑色の発光素子１４Ｇは、例えば窒化ガリウム（ＧａＮ）系の材料でなる電子素子であり、緑色の発光ダイオードを構成する機能素子である。発光素子１４Ｇは、発光素子１４Ｒと同様の形状に構成されており、ベース膜１３の表面において、該発光素子１４ＲのＸ方向側にやや離れた箇所に配置されている。

青色の発光素子１４Ｂは、例えば窒化ガリウム（ＧａＮ）系の材料でなる電子素子であり、青色の発光ダイオードを構成する機能素子である。発光素子１４Ｂは、発光素子１４Ｒと同様の形状に構成されており、ベース膜１３の表面において、発光素子１４ＧのＸ方向側にやや離れた箇所に配置されている。このように、複合フィルム２には、互いに異なる２種類以上の機能素子が設けられている。

各接続パッド１５は、例えば金（Ａｕ）や白金（Ｐｔ）等の導電性を有する金属材料による薄膜、すなわち金属膜である。この接続パッド１５は、ベース膜１３における接続孔１３Ｈの内部を充填すると共に、その外周近傍において該ベース膜１３の表面側に乗り上げるように設けられている。すなわち各接続パッド１５は、発光素子１４ＲのＹ方向側及び－Ｙ方向側に、それぞれ１個ずつ配置されている。この接続パッド１５は、－Ｚ方向側の面である接続パッド裏面１５Ｂが、ベース膜裏面１３Ｂと同様に極めて平坦に形成されており、その表面粗さ（ラフネス）が１０［ｎｍ］以下となっている。

複合フィルム２では、ベース膜裏面１３Ｂ及び接続パッド裏面１５Ｂがほぼ連続した平面を形成しており、この平面が複合フィルム裏面２Ｂとなっている。複合フィルム裏面２Ｂでは、ベース膜裏面１３Ｂ及び接続パッド裏面１５ＢのＺ方向に関する距離、すなわち「段差の高さ」が、極めて小さくなっている。具体的に、複合フィルム裏面２Ｂにおける当該段差の高さは、複合フィルム２の外形におけるＸＹ平面上の最短辺、すなわちＸ方向に沿った辺の長さ又はＹ方向に沿った辺の長さのうち短い方と比較して、１／１０００以下となっている。

絶縁膜１６は、例えば酸化ケイ素（ＳｉＯ_２）等のような、絶縁性を有する材料により構成されている。この絶縁膜１６は、発光素子１４Ｒに対して２個、具体的には該発光素子１４ＲのＹ方向側及び－Ｙ方向側に１個ずつ設けられており、主に発光素子１４Ｒの－Ｙ方向側及びＹ方向側の側面及びその近傍をそれぞれ覆っている。

配線部１７は、例えば金（Ａｕ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）又は白金（Ｐｔ）等の導電性を有する金属材料により構成されている。この配線部１７は、発光素子１４Ｒの－Ｙ方向側及びＹ方向側にそれぞれ設けられており、該発光素子１４Ｒと各接続パッド１５とを電気的に接続している。

カバー層１８は、ベース膜１３と同様に、ポリイミド樹脂等の有機材料により構成されており、ベース膜１３、発光素子１４、接続パッド１５、絶縁膜１６及び配線部１７の上側部分を覆うように設けられている。カバー層１８の表面、すなわち複合フィルム２の表面（以下、これを複合フィルム表面２Ａとも呼ぶ）は、概ね平坦に形成されている。以下では、ベース膜１３及びカバー層１８を保護部材とも呼ぶ。

かくして複合フィルム２は、３色分の発光素子１４がベース膜１３の表面側に並べて設けられると共に、それぞれと電気的に接続された接続パッド１５の接続パッド裏面１５Ｂが、ベース膜裏面１３Ｂと実質的に同一の平面を形成している。

ところで電子構造体１では、ベース膜１３及びカバー層１８が、何れも有機材料により構成されている。このため、ベース膜１３及びカバー層１８は、分子レベルにおいて、共有結合や水素結合のような、比較的強力な結合を形成する。また電子構造体１では、形成基板１０及び支持層１１が、何れも無機材料により構成されている。このため、形成基板１０及び支持層１１は、分子レベルにおいて、共有結合や水素結合のような、比較的強力な結合を形成する。

一方、電子構造体１では、支持層１１が無機材料である一方、ベース膜１３が有機材料により構成されている。このため、支持層１１及びベース膜１３は、分子レベルにおいて、ファンデルワールス力のような比較的弱い結合を形成する。また電子構造体１では、ＸＹ平面上において、支持層１１の外形がベース膜１３の外形よりもひとまわり小さく形成されている。このため、支持層１１及びベース膜１３の接触面積は、該ベース膜１３の全面積よりもやや小さくなっている。

すなわち、電子構造体１では、積層された各層同士の間で作用するそれぞれの力のうち、支持層１１及びベース膜１３の間で作用する力が、最も小さくなっている。このため、電子構造体１では、仮に、形成基板１０が固定された状態で、カバー層１８に対しＺ方向に向かう十分な大きさの力が加えられると、支持層１１及びベース膜１３の間が分離し、複合フィルム２が形成基板１０等及び支持層１１から剥離する。

［１－２．電子構造体の製造並びに複合フィルムの剥離及び実装］
次に、図２、図３、図４、図５、図６、図７及び図８を参照しながら、電子構造体１の製造並びに複合フィルム２の剥離及び実装について説明する。図２は、電子構造体１の製造並びに複合フィルム２の剥離及び実装に関わる製造剥離実装処理手順を示すフローチャートである。図３、図４及び図５は、電子構造体１及び複合フィルム２の各工程を段階的に示す模式的な断面図である。図６、図７及び図８は、電子構造体１及び複合フィルム２の各工程を段階的に示す模式的な平面図（すなわちＺ方向側から見た様子を表した図）である。またここでは、Ｚ方向側を「上」とも表記し、－Ｚ方向側を「下」とも表記する。

電子構造体１は、所定の製造剥離実装装置８０により、一般的な半導体を製造する場合と類似した種々のプロセスに従い、形成基板１０上に各層を段階的に重ねるようにして製造される。また、この電子構造体１の一部である複合フィルム２は、引き続き製造剥離実装装置８０により、支持層１１及びマイクロスペーサー１２から剥離された上で、一般的な半導体を製造する場合や実装する場合と類似した種々のプロセスに従い、後述する配線基板９０上に実装される。

具体的に製造剥離実装装置８０は、製造剥離実装処理手順ＲＴ１（図２）を開始すると、最初のステップＳＰ１に移り、図３（Ａ）及び図６（Ａ）に示すように、形成基板１０の形成基板表面１０Ａ上に支持層１１を形成して、次のステップＳＰ２に移る。具体的に製造剥離実装装置８０は、例えばＣＶＤ（Chemical Vapor Deposition、図示せず）等を使用することにより、無機材料による薄膜状の支持層１１を形成する。このとき支持層表面１１Ａは、形成基板表面１０Ａと同様に、極めて平坦に形成される。

ステップＳＰ２において製造剥離実装装置８０は、図３（Ｂ）及び図６（Ｂ）に示すように、エッチング処理により、支持層１１における複数箇所に、該支持層１１をＺ方向に貫通する支持孔１１Ｈをそれぞれ形成し、次のステップＳＰ３に移る。各支持孔１１Ｈは、Ｚ方向から見た形状が円形の丸孔となっている。

ステップＳＰ３において製造剥離実装装置８０は、図３（Ｃ）及び図６（Ｃ）に示すように、各支持孔１１Ｈの箇所にマイクロスペーサー１２を形成し、次のステップＳＰ４に移る。具体的に製造剥離実装装置８０は、支持層１１における各支持孔１１Ｈの周囲を囲むような範囲において、リソグラフィ等のような周知の処理により、ポリイミド等の有機材料を充填する。またこのとき製造剥離実装装置８０は、該有機材料により支持孔１１Ｈの内部を満たすと共にややあふれさせ、該有機材料を支持孔１１Ｈの周囲にはみ出させた状態とする。

以下では、マイクロスペーサー１２のうち支持孔１１Ｈ内に位置する円柱状の部分を柱状部１２Ｐと呼び、該柱状部１２Ｐの上側に形成され、柱状部１２ＰよりもＸ方向及びＹ方向に突出した部分をフランジ部１２Ｆと呼ぶ。すなわちフランジ部１２Ｆの直径は、柱状部１２Ｐよりも大きくなっている。またマイクロスペーサー表面１２Ａは、支持層表面１１Ａよりも上側（Ｚ方向側）に位置している。

ステップＳＰ４において製造剥離実装装置８０は、図３（Ｄ）及び図６（Ｄ）に示すように、ベース膜１３を形成し、次のステップＳＰ５に移る。具体的に製造剥離実装装置８０は、例えばリソグラフィのような周知のパターニング処理を行うことにより、支持層表面１１Ａ上に、各マイクロスペーサー１２を覆うようにして、有機材料でなる薄膜状のベース膜１３を形成すると共に、接続孔１３Ｈを形成する。

このとき、ベース膜１３のベース膜裏面１３Ｂは、支持層表面１１Ａと接触（密着）した状態で形成されるため、該支持層表面１１Ａと同様に、極めて平坦に形成される。ただしベース膜１３は、マイクロスペーサー１２が形成された箇所において、フランジ部１２Ｆに相当する部分がＺ方向に凹み、凹部１３Ｄが形成される。

ステップＳＰ５において製造剥離実装装置８０は、図３（Ｅ）及び図７（Ａ）に示すように、ベース膜１３上に発光素子１４を設け、次のステップＳＰ６に移る。発光素子１４は、所定のＬＥＤ製造装置（図示せず）等により別途製造される。製造剥離実装装置８０は、周知の転写技術を利用することにより、この発光素子１４をベース膜１３上における所定箇所に転写する。

ステップＳＰ６において製造剥離実装装置８０は、図３（Ｆ）及び図７（Ｂ）に示すように、ベース膜１３における各接続孔１３Ｈの近傍に接続パッド１５を形成し、次のステップＳＰ７に移る。具体的に製造剥離実装装置８０は、ベース膜１３における各接続孔１３Ｈの周囲を囲むような範囲において、例えばリソグラフィ及び蒸着等の手法により、金（Ａｕ）や白金（Ｐｔ）等の金属材料を薄膜状に堆積させ、該接続パッド１５を形成する。このとき、接続パッド１５の接続パッド裏面１５Ｂは、ベース膜１３のベース膜裏面１３Ｂと同様、支持層表面１１Ａと接触（密着）した状態で形成されるため、極めて平滑となる。

ステップＳＰ７において製造剥離実装装置８０は、図４（Ａ）及び図７（Ｃ）に示すように、発光素子１４の一部分及びベース膜１３の一部分に重なるように、絶縁性の材料により絶縁膜１６を形成し、次のステップＳＰ８に移る。ステップＳＰ８において製造剥離実装装置８０は、図４（Ｂ）及び図７（Ｄ）に示すように、発光素子１４の一部分、絶縁膜１６の一部分及び接続パッド１５の一部分に重なるように、導電性の材料により配線部１７を形成し、次のステップＳＰ９に移る。因みに製造剥離実装装置８０は、ステップＳＰ７及びＳＰ８において、例えばフォトリソグラフィ及び蒸着等の手法を用いることができる。

ステップＳＰ９において製造剥離実装装置８０は、図４（Ｃ）及び図８（Ａ）に示すように、ベース膜１３等の上側を覆うように、有機材料によりカバー層１８を形成することにより、複合フィルム２を完成させ、次のステップＳＰ１０に移る。このとき、複合フィルム２は、支持層１１の支持層表面１１Ａに貼り付けられた状態となる。

ステップＳＰ１０において製造剥離実装装置８０は、図４（Ｄ）及び図８（Ｂ）に示すように、支持層１１の一部を除去して支持隙間ＳＧを形成し、次のステップＳＰ１１に移る。具体的に製造剥離実装装置８０は、例えばフッ素やリン酸等の所定の薬液（エッチャント）を用いて無機材料と反応するエッチング処理を行い、支持層１１のうち複合フィルム２における中央近傍を残した部分を除去することにより、支持隙間ＳＧを形成する。

このときマイクロスペーサー１２は、有機材料により構成されているため、エッチャントと反応せず、形成基板１０及びベース膜１３の間に残された状態となる。これにより各マイクロスペーサー１２は、複合フィルム裏面２Ｂのうち支持層１１により支持されていない部分を、それぞれの位置において支持することができる。

このように、製造剥離実装装置８０は、ステップＳＰ１からステップＳＰ１０までの工程により、電子構造体１を製造することができる。以下、これらの工程を製造工程群Ｑ１と呼ぶ。

ステップＳＰ１１において製造剥離実装装置８０は、図５（Ａ）に示すように、吸着機能を有するスタンプ８１を複合フィルム表面２Ａに吸着させ、次のステップＳＰ１２に移る。ここで、スタンプ８１が吸着している電子構造体１は、大きく分けると、Ｚ方向に向かって、形成基板１０、支持層１１及びマイクロスペーサー１２、複合フィルム２、並びにスタンプ８１といった４種類の物体が、順次重なった状態となっている。

このうち、互いに隣接する３箇所における吸着力の大きさは、それぞれ相違している。上述したように、何れも無機材料である形成基板１０及び支持層１１の間には、比較的大きい吸着力が作用している。また、スタンプ８１及び複合フィルム表面２Ａの間には、該複合フィルム表面２Ａのほぼ全範囲において該スタンプ８１と接触しているため、比較的大きい吸着力が作用している。

一方、無機材料である支持層１１と有機材料であるベース膜１３との間には、該支持層１１の面積が十分に小さいことやファンデルワールス力が作用すること等に起因して、比較的小さい吸着力が作用している。またマイクロスペーサー１２とベース膜１３との間には、該マイクロスペーサー１２におけるフランジ部１２Ｆの面積が十分に小さいため、やはり小さい吸着力が作用している。

ステップＳＰ１２において製造剥離実装装置８０は、形成基板１０を所定の固定治具（図示せず）により固定した状態で、スタンプ８１をＺ方向へ変位させ、次のステップＳＰ１３に移る。これにより、スタンプ８１が吸着された電子構造体１では、図５（Ｂ）に示すように、最も吸着力が小さい箇所、すなわちベース膜１３から支持層１１及びマイクロスペーサー１２が剥離し、複合フィルム２が該支持層１１、マイクロスペーサー１２及び形成基板１０から引き離される。

因みに、ベース膜１３及び支持層１１は、それぞれの分子が十分な強度の構造体を形成している。このため複合フィルム２は、ベース膜１３の一部分が分離して支持層１１側に残ることや、支持層１１の一部分が分離してベース膜１３側に貼り付いたままとなることが無く、ベース膜裏面１３Ｂを極めて平坦な状態とすることができる。

このように、製造剥離実装装置８０は、ステップＳＰ１１及びステップＳＰ１２の工程により、電子構造体１のうち複合フィルム２を形成基板１０、支持層１１及びマイクロスペーサー１２から剥離することができる。以下、これらの工程を剥離工程群Ｑ２と呼ぶ。

ステップＳＰ１３において製造剥離実装装置８０は、図５（Ｃ）に示すように、スタンプ８１を変位させることにより、配線基板９０の上側（Ｚ方向側）に複合フィルム２を位置させ、次のステップＳＰ１４に移る。

ここで配線基板９０は、例えばガラスエポキシを主体とする回路基板として別途製造されたものであり、Ｚ方向側の表面である配線基板表面９０Ａ（以下これを配線基板面とも呼ぶ）に、複合フィルム２を実装すべき実装箇所９１が設定されている。この実装箇所９１には、複合フィルム２の複合フィルム裏面２Ｂにおける各接続パッド裏面１５Ｂとそれぞれ対応する箇所に、電極９２がそれぞれ配置されると共に、図示しない配線材により配線パターンが適宜形成されている。また配線基板９０の表面である配線基板表面９０Ａは、極めて平坦に形成されており、その表面粗さが１０［ｎｍ］以下となっている。

製造剥離実装装置８０は、スタンプ８１を適宜移動させることにより、複合フィルム裏面２Ｂを配線基板表面９０Ａにおける実装箇所９１からＺ方向側にやや離れた箇所に位置させ、各接続パッド裏面１５Ｂを各電極９２とそれぞれ対向させる。

ステップＳＰ１４において製造剥離実装装置８０は、スタンプ８１を配線基板９０に近接させる方向へ変位させることにより、該配線基板９０に複合フィルム２を貼り付け、次のステップＳＰ１５に移る。

具体的に製造剥離実装装置８０は、まずスタンプ８１を－Ｚ方向へ移動させることにより、複合フィルム裏面２Ｂを配線基板表面９０Ａの実装箇所９１に当接させる。これにより複合フィルム２は、配線基板９０との間で分子間力を作用させ、該複合フィルム２を該配線基板９０の実装箇所９１に貼り付けることができる。

このとき複合フィルム２は、複合フィルム裏面２Ｂ及び配線基板表面９０Ａが何れも極めて平坦であり、該複合フィルム裏面２Ｂの全範囲において配線基板表面９０Ａと接触している。このため、複合フィルム２及び配線基板９０の間で作用する吸着力は、比較的大きくなり、スタンプ８１の吸着力を上回る。

その後、製造剥離実装装置８０は、スタンプ８１をＺ方向へ移動させる。このときスタンプ８１は、吸着力の大小関係により複合フィルム２から引き離される。この結果、製造剥離実装装置８０は、配線基板９０の配線基板表面９０Ａに複合フィルム２の複合フィルム裏面２Ｂを貼り付けること、すなわち該複合フィルム２を該配線基板９０に実装することができる。

このように、製造剥離実装装置８０は、ステップＳＰ１３及びステップＳＰ１４の工程により、複合フィルム２を配線基板９０上に実装することができる。以下、これらの工程を実装工程群Ｑ３と呼ぶ。

ステップＳＰ１５において製造剥離実装装置８０は、製造剥離実装処理手順ＲＴ１を終了する。説明の都合上、以下では、ステップＳＰ１からステップＳＰ１０までの製造工程群Ｑ１、ステップＳＰ１１及びステップＳＰ１２の剥離工程群Ｑ２、並びにステップＳＰ１３及びステップＳＰ１４の実装工程群Ｑ３をまとめて、製造剥離実装工程群Ｑ１０と呼ぶ。

ところで、製造剥離実装処理手順ＲＴ１の製造工程群Ｑ１、剥離工程群Ｑ２及び実装工程群Ｑ３は、１台の製造剥離実装装置８０により全て実行する場合、すなわち電子構造体１の製造、並びに複合フィルム２の剥離及び実装を全て行う場合を説明した。しかし、本実施の形態は、例えば所定の製造装置により製造工程群Ｑ１を実行し、該製造装置とは異なる場所に設置された実装装置により、剥離工程群Ｑ２及び実装工程群Ｑ３を実行することもできる。この場合、製造工程群Ｑ１により電子構造体１が完成した後、該電子構造体１を製造装置から実装装置へ搬送すれば良い。

［１－３．効果等］
以上の構成において、第１の実施の形態による電子構造体１は、下側に積層された形成基板１０及び支持層１１を無機材料で構成する一方、上側に積層された複合フィルム２のベース膜１３及びカバー層１８を有機材料で構成した。また電子構造体１は、支持層１１の外形をベース膜１３の外形よりも十分に小さく形成した（図１）。

このため電子構造体１は、複合フィルム裏面２Ｂと支持層表面１１Ａとの間に作用する吸着力を、他の箇所の吸着力よりも小さく抑えることができる。これにより電子構造体１は、複合フィルム２に対して形成基板１０から離れる方向に力が加えられた場合に、支持層１１から該複合フィルム２を容易に分離させ、容易に引き剥がすことができる（図５（Ａ）及び（Ｂ））。

特に電子構造体１は、形成基板１０、支持層１１及び複合フィルム２を順次積層した後に、エッチング処理により支持層１１の外周側を除去し、該複合フィルム２及び該支持層１１の間に作用する吸着力を調整するようにした（図１（Ｂ））。これにより電子構造体１は、保管時や搬送時において、形成基板１０及び支持層１１に複合フィルム２が吸着した状態に保ち、複合フィルム裏面２Ｂが傷付くこと無く平滑性を良好に維持できる。

ただし電子構造体１では、複合フィルム２及び支持層１１の間に作用する吸着力を適切な大きさに調整するべく、複合フィルム裏面２Ｂの面積に対し、該支持層１１の面積を減少させている。これにより電子構造体１では、支持層１１から複合フィルム２の外周部分までの距離が比較的長くなり、該複合フィルム２の外周部分が垂れ下がる恐れが生じる。

そこで電子構造体１では、形成基板１０及びベース膜１３の間において、支持層１１からやや離れた複数箇所に、マイクロスペーサー１２をそれぞれ設けるようにした（図１等）。このため電子構造体１では、複合フィルム２において支持層１１により支持されていない箇所、例えば外周近傍の部分を、各マイクロスペーサー１２により適切に支持できる。これにより電子構造体１は、複合フィルム２の一部が－Ｚ方向に垂れ下がって形成基板１０に付着することを、未然に回避できる。

すなわち電子構造体１は、マイクロスペーサー１２を設けたことにより、複合フィルム２との間に適切な吸着力を作用させる程度に支持層１１の面積を削減することと、該複合フィルム２を形成基板１０から引き離した状態に維持することとを両立できる。

例えば電子構造体１は、複合フィルム２の厚さ（Ｚ方向の長さ）が約２［μｍ］であり、支持層１１の厚さが約１［μｍ］であった場合、マイクロスペーサー１２の上端からＸＹ平面状における５～１０［μｍ］の範囲において、複合フィルム裏面２Ｂが形成基板表面１０Ａに付着することを防止できる。

また電子構造体１は、無機材料により構成された支持層１１に丸孔でなる支持孔１１Ｈを形成し、ここにマイクロスペーサー１２を構成する有機材料を充填した（図２のステップＳＰ２及びＳＰ３、図３（Ｂ）及び（Ｃ））。このため電子構造体１は、支持層１１の一部を除去する工程（図２のステップＳＰ１０、図４（Ｄ）等）において、無機材料に反応し有機材料に反応しないエッチャントを用いるだけで、マイクロスペーサー１２を溶融させること無く、所望の形状に形成できる。

ところで電子構造体１は、仮に支持層１１の支持孔１１Ｈ（図２（Ｂ））に充填される有機材料の量が不十分であった場合、マイクロスペーサー１２の上面（Ｚ方向側の面）の少なくとも一部が、該支持層１１の支持層表面１１Ａよりも下側（－Ｚ方向側）に位置することになる。そうすると電子構造体１は、ベース膜１３を形成する際に（図２（Ｄ））、その材料の一部が支持孔１１Ｈ内に入り込み、ベース膜裏面１３Ｂの一部が周囲よりも下側（－Ｚ方向側）へ突出した形状に形成されてしまう。この場合、形成基板１０等から分離された複合フィルム２（図５（Ｂ））は、ベース膜裏面１３Ｂに周囲よりも－Ｚ方向へ突出した部分があるため、配線基板９０（図５（Ｃ））の配線基板表面９０Ａとの接触面積が不十分となり、十分な吸着力を作用させ得ない恐れがある。

この点において電子構造体１は、支持層１１の支持孔１１Ｈに対し、マイクロスペーサー１２を構成する有機材料を、該支持孔１１Ｈからややあふれさせる程度に充填し、該マイクロスペーサー１２にフランジ部１２Ｆを形成するようにした（図３（Ｃ））。これにより電子構造体１は、ベース膜裏面１３Ｂに、周囲よりも下側（－Ｚ方向側）へ突出した部分が形成されることを確実に回避でき、複合フィルム２と配線基板９０（図５（Ｃ））との間で十分な大きさの吸着力を作用させることができる。

このとき複合フィルム２の複合フィルム裏面２Ｂには、フランジ部１２Ｆの存在により凹部１３Ｄ（図５（Ｂ））が形成されているため、該凹部１３Ｄが無く平坦であった場合と比較して、配線基板表面９０Ａに対する吸着力が低下することになる。しかし複合フィルム２では、複合フィルム裏面２Ｂ全体の面積と比較して、フランジ部１２Ｆの面積が極めて小さいため（図６（Ｃ））、吸着力の減少幅も微少なものとなり、配線基板表面９０Ａとの間に十分な大きさの吸着力を作用させることができる。

また、電子構造体１は、最終的に必要となる複合フィルム２のベース膜１３及びカバー層１８を有機材料により構成する一方、最終的に不要となる形成基板１０及び支持層１１を無機材料により構成した。このため電子構造体１は、エッチング処理を行う工程において適切なエッチャントを使用することにより、有機材料を殆ど損傷させることなく無機材料を除去すること、すなわちエッチングの選択比を確保することができる。

これを別の観点から見ると、電子構造体１は、後の工程において剥離する箇所である支持層１１とベース膜１３との境界部分において、有機材料と無機材料とを接触させ、両者の吸着力を比較的小さいものとした。このため電子構造体１では、剥離工程群Ｑ２（図２及び図５）において、形成基板１０に対し複合フィルム表面２Ａを引き離すよう変位させるだけで、支持層１１とベース膜１３とを良好に分離でき、複合フィルム裏面２Ｂを極めて平坦にすることができる。

さらに、電子構造体１は、その製造工程において、形成基板１０の表面を極めて平滑に形成し、これに重ねて支持層１１の支持層表面１１Ａも極めて平滑に形成しているため、これに積層されるベース膜１３のベース膜裏面１３Ｂも極めて平滑に形成されている。

すなわち電子構造体１は、形成基板１０及び支持層１１から複合フィルム２を剥離させた際に、複合フィルム裏面２Ｂを極めて平坦な状態とすることができる。これにより、電子構造体１から剥離された複合フィルム２は、配線基板９０の配線基板表面９０Ａに貼り付けるだけで、十分な大きさの吸着力を発生させることができ、且つ必要な導通を得ることができる。

さらに複合フィルム２は、その製造工程において、極めて平坦に形成された形成基板１０の表面上に、各部分が順次積層されるようにして製造される（図３及び図４）。このため複合フィルム２は、複合フィルム裏面２Ｂを改めて平坦化するための工程を行う必要無く、該複合フィルム裏面２Ｂを極めて平坦な状態に、すなわちベース膜裏面１３Ｂ及び接続パッド裏面１５Ｂを何れも極めて平坦に、且つ両者の段差を極めて小さく抑えるように、容易に製造することができる。

これを換言すれば、電子構造体１は、特許文献１のように複合フィルムの下面にアンカーを形成し、これを除去して平坦化する場合と比較して、格段に容易な工程により、複合フィルム裏面２Ｂを極めて平滑に形成することができる。

また電子構造体１は、接続パッド１５を、金（Ａｕ）や白金（Ｐｔ）のように、イオン化傾向が極めて小さく、且つ導電性を有する金属材料により構成した。このため電子構造体１は、支持層１１の一部を除去するエッチング処理において、エッチャントが該接続パッド１５に触れた場合にも、その表面が損傷する程度を極めて小さく抑えることができ、平滑性を良好に維持できる。

ところで、２つの物体同士を接着させる場合、接着剤が使用される場合がある。接着剤としては、分子間力を利用することにより接着作用を呈するものがある。また一般に、接着剤は液状であり、両物体の接着面に塗布して挟んだ状態で硬化させることにより接着した状態となる。このような接着剤を用いる場合、一度接着した物体同士を剥離するには、硬化した接着剤を物理的に破壊する必要があり、その際に当該物体を損傷させる恐れがある。

また、例えば配線基板の電極と素子の電極との接合のように、電気的な接合が要求される箇所では、多くの場合、バンプ接続により、当該電極同士の共晶による合金が形成される。この場合、例えばレーザー除去法等により、バンプ接続を解消することも可能であるが、特に配線基板の電極に少なからずダメージを与えることになる。

これに対し、本実施の形態では、このような接着剤を使用せず、複合フィルム２の複合フィルム裏面２Ｂと配線基板９０の配線基板表面９０Ａとを直接当接させ、両者の間で分子間力を直接作用させることにより、物理的及び電気的な結合を実現している。このため本実施の形態では、配線基板９０に対する複合フィルム２の実装後に不良箇所が検出された場合、配線基板９０を殆ど損傷させることなく、複合フィルム２を極めて容易に剥離でき、また同一の箇所に新たな複合フィルム２を貼り付けることができる。

以上の構成によれば、第１の実施の形態による電子構造体１は、形成基板１０に支持層１１を積層し、さらに複合フィルム２を重ねた構成として、該支持層１１の面積を該複合フィルム２の面積よりも小さくし、さらに複数のマイクロスペーサー１２を設けた。このため電子構造体１は、複合フィルム２及び支持層１１の間に作用する吸着力を、保管時や搬送時には剥離せず、且つ実装前にはスタンプ８１を用いて容易に剥離できるように、適切に調整でき、且つ複合フィルム裏面２Ｂが形成基板１０に張り付くことも防止できる。これにより電子構造体１は、複合フィルム裏面２Ｂの平滑性を維持したまま、容易に保管や搬送を行うことができ、且つ、複合フィルム２の支持層１１からの剥離や配線基板９０への実装も、容易に行うことができる。

［２．第２の実施の形態］
図１（Ａ）と対応する図９（Ａ）は、第２の実施の形態による電子構造体２０１及び複合フィルム２０２の構成を示す模式的な平面図である。図１（Ｂ）と対応する図９（Ｂ）は、図９（Ａ）のＡ２１－Ａ２２断面を示す模式的な断面図である。この第２の実施の形態では、第１の実施の形態と同様にＸ方向、Ｙ方向及びＺ方向をそれぞれ定義する。

電子構造体２０１は、第１の実施の形態による電子構造体１と比較して、複合フィルム２に代わる複合フィルム２０２を有する点において相違するものの、他の点については同様に構成されている。複合フィルム２０２は、第１の実施の形態による複合フィルム２と比較して、ベース膜１３に代わるベース膜２１３を有する点において相違するものの、他の点については同様に構成されている。

このベース膜２１３は、第１の実施の形態におけるベース膜１３と比較して、凹部１３Ｄに代わる凹部２１３Ｄを有する点において相違するものの、他の点については同様に構成されている。この凹部２１３Ｄは、凹部１３Ｄと比較して、一回り大きく形成されている。以下、凹部２１３Ｄを保護凹部とも呼ぶ。

すなわち第１の実施の形態による電子構造体１（図１（Ｂ））では、凹部１３Ｄの内側面を形成する面が、マイクロスペーサー表面１２Ａを形成する面とほぼ同一の形状となっていた。このため電子構造体１では、凹部１３Ｄにおけるほぼ全範囲において、マイクロスペーサー表面１２Ａと密着した状態となっていた。

これに対し、第２の実施の形態による電子構造体２０１（図９（Ｂ））では、凹部２１３Ｄの内側面を形成する面が、マイクロスペーサー表面１２Ａを形成する面と比較して、曲率半径が大きくなっている。このため電子構造体２０１では、凹部２１３Ｄがマイクロスペーサー表面１２Ａから浮き上がった状態、若しくは重力の作用によって複合フィルム２０２の一部が垂れ下がり、該マイクロスペーサー表面１２Ａにおける一部分と当接した状態となっている。すなわち電子構造体２０１では、凹部２１３Ｄの内部にマイクロスペーサー表面１２Ａが入り込んでおり、且つ該凹部２１３Ｄ及びマイクロスペーサー表面１２Ａの間に隙間が形成されている。

次に、図２、図３、図４及び図５とそれぞれ対応する図１０、図１１、図１２及び図１３を参照しながら、電子構造体２０１の製造並びに複合フィルム２０２の剥離及び実装について説明する。

電子構造体２０１は、第１の実施の形態における製造剥離実装装置８０と対応する製造剥離実装装置２８０により、形成基板１０上に各層を段階的に重ねるようにして製造される。また複合フィルム２０２は、引き続き製造剥離実装装置２８０により、支持層１１及びマイクロスペーサー１２から剥離された上で、配線基板９０上に実装される。

具体的に製造剥離実装装置２８０は、製造剥離実装処理手順ＲＴ２０１（図１０）を開始すると、ステップＳＰ２０１、ＳＰ２０２及びＳＰ２０３において、第１の実施の形態によるステップＳＰ１、ＳＰ２及びＳＰ３（図２）と同様の処理をそれぞれ行い、次のステップＳＰ２０４に移る。これにより製造剥離実装装置２８０は、形成基板１０の形成基板表面１０Ａ上に支持層１１を形成し、該支持層１１における複数箇所に支持孔１１Ｈをそれぞれ形成し、さらに複数のマイクロスペーサー１２をそれぞれ形成する（図１１（Ａ）、（Ｂ）及び（Ｃ））。

ステップＳＰ２０４において製造剥離実装装置２８０は、図１１（Ｄ）に示すように、各マイクロスペーサー１２の上側（Ｚ方向側）に被覆層２２１を形成し、次のステップＳＰ２０５に移る。具体的に製造剥離実装装置２８０は、各マイクロスペーサー１２のフランジ部１２Ｆよりも一回り広い範囲において、リソグラフィ等のような周知の処理により、支持層１１と同様の無機材料を層状に堆積させる。

その後、製造剥離実装装置２８０は、ステップＳＰ２０５～ＳＰ２１１（図１０）において、第１の実施の形態によるステップＳＰ４～ＳＰ１０（図２）と同様の処理をそれぞれ行うことにより、電子構造体２０１を製造し、次のステップＳＰ２１１に移る。このとき製造剥離実装装置２８０は、ステップＳＰ２１１において、図１２（Ｄ）に示すように、所定の薬液（エッチャント）を用いたエッチング処理を行うことにより、支持層１１の一部を除去して支持隙間ＳＧを形成すると共に、被覆層２２１を除去する。これにより電子構造体２０１では、ベース膜２１３の凹部２１３Ｄ及びマイクロスペーサー表面１２Ａの間に隙間が形成された状態、若しくは該凹部２１３Ｄの一部が該マイクロスペーサー表面１２Ａと当接した状態となる。すなわち電子構造体２０１では、マイクロスペーサー表面１２Ａが凹部２１３Ｄの内部に入り込んだ状態となる。

このように、第２の実施の形態による製造剥離実装装置２８０は、ステップＳＰ２０１からステップＳＰ２１１までの工程により、電子構造体２０１を製造することができる。以下、これらの工程を、製造工程群Ｑ２０１と呼ぶ。

その後、製造剥離実装装置２８０は、ステップＳＰ２１２～ＳＰ２１５において、第１の実施の形態によるステップＳＰ１１～ＳＰ１４と同様の処理をそれぞれ行うことにより、複合フィルム２０２を形成基板１０等から剥離させて配線基板９０に実装させる。以下では、ステップＳＰ２１２及びＳＰ２１３の工程を剥離工程群Ｑ２０２と呼び、ステップＳＰ２１４及びＳＰ２１５の工程を実装工程群Ｑ２０３と呼ぶ。

ステップＳＰ２１６において製造剥離実装装置２８０は、製造剥離実装処理手順ＲＴ２０１を終了する。説明の都合上、以下では、ステップＳＰ２０１からステップＳＰ２１１までの製造工程群Ｑ２０１、ステップＳＰ２１２及びステップＳＰ２１３の剥離工程群Ｑ２０２、並びにステップＳＰ２１４及びステップＳＰ２１５の実装工程群Ｑ２０３をまとめて、製造剥離実装工程群Ｑ２１０と呼ぶ。

以上の構成において、第２の実施の形態による電子構造体２０１は、第１の実施の形態と同様、形成基板１０及びベース膜２１３の間において、支持層１１からやや離れた複数箇所に、マイクロスペーサー１２をそれぞれ設けるようにした（図９等）。これにより電子構造体２０１では、第１の実施の形態と同様、複合フィルム２０２において支持層１１により支持されていない箇所を、各マイクロスペーサー１２により適切に支持でき、－Ｚ方向に垂れ下がって形成基板１０に付着することを回避できる。

これに加えて電子構造体２０１は、ベース膜２１３の凹部２１３Ｄ及びマイクロスペーサー１２の上面の間に隙間を形成し、若しくは凹部２１３Ｄの一部をマイクロスペーサー１２の上面に当接させるようにした。これにより電子構造体２０１では、形成基板１０等から複合フィルム２０２を引き剥がす際に（図１３（Ｂ））、複合フィルム裏面２０２Ｂからマイクロスペーサー１２を容易に分離でき、該マイクロスペーサー１２が誤って形成基板１０から剥がれることを良好に防止できる。

また電子構造体２０１は、その製造工程において、マイクロスペーサー１２の上面を覆う被覆層２２１を支持層１１と同様の無機材料により構成した（図１１（Ｄ））。このため電子構造体２０１は、第１の実施の形態と比較して、被覆層２２１を設ける工程を追加する必要があるものの、該被覆層２２１の除去に関しては、支持層１１の一部と共にエッチング処理によって除去できるため、工程を追加する必要が無い。

その他の点においても、第２の実施の形態による電子構造体２０１は、第１の実施の形態による電子構造体１と同様の作用効果を奏し得る。

［３．第３の実施の形態］
図１（Ａ）と対応する図１４（Ａ）は、第３の実施の形態による電子構造体３０１及び複合フィルム２の構成を示す模式的な平面図である。図１（Ｂ）と対応する図１４（Ｂ）は、図１４（Ａ）のＡ３１－Ａ３２断面を示す模式的な断面図である。この第３の実施の形態では、第１の実施の形態と同様にＸ方向、Ｙ方向及びＺ方向をそれぞれ定義する。

電子構造体３０１は、第１の実施の形態による電子構造体１と比較して、形成基板１０及びマイクロスペーサー１２に代わる形成基板３１０及びマイクロスペーサー３１２を有する点において相違するものの、他の点については同様に構成されている。形成基板３１０は、第１の実施の形態による形成基板１０と比較して、各マイクロスペーサー３１２が設けられる箇所に基板凹部３１０Ｄがそれぞれ形成されている点において相違するもの、他の点については同様に構成されている。

マイクロスペーサー３１２は、第１の実施の形態によるマイクロスペーサー１２と比較して、形成基板３１０の形成基板表面３１０Ａよりも下側（－Ｚ方向側）に根部３１２Ｒが設けられ、該根部３１２Ｒが基板凹部３１０Ｄ内に入り込んでいる点において相違するものの、他の点については同様に構成されている。

次に、図２、図３、図４及び図５とそれぞれ対応する図１５、図１６、図１７及び図１８を参照しながら、電子構造体３０１の製造並びに複合フィルム２の剥離及び実装について説明する。

電子構造体３０１は、第１の実施の形態における製造剥離実装装置８０と対応する製造剥離実装装置３８０により、形成基板３１０上に各層を段階的に重ねるようにして製造される。また複合フィルム２は、引き続き製造剥離実装装置３８０により、支持層１１及びマイクロスペーサー３１２から剥離された上で、配線基板９０上に実装される。

具体的に製造剥離実装装置３８０は、製造剥離実装処理手順ＲＴ３０１（図１５）を開始すると、ステップＳＰ３０１及びＳＰ３０２において、第１の実施の形態によるステップＳＰ１及びＳＰ２と同様の処理をそれぞれ行い、次のステップＳＰ３０３に移る。これにより製造剥離実装装置３８０は、形成基板３１０の形成基板表面３１０Ａ上に支持層１１を形成し、該支持層１１における複数箇所に支持孔１１Ｈをそれぞれ形成する（図１６（Ａ）及び（Ｂ））。

ステップＳＰ３０３において製造剥離実装装置３８０は、図１６（Ｃ）に示すように、エッチング処理により、形成基板３１０における各支持孔１１Ｈの真下となる箇所に、基板凹部３１０Ｄをそれぞれ形成し、次のステップＳＰ３０４に移る。これにより各支持孔１１Ｈは、その下側に形成された基板凹部３１０Ｄと連通された空間となる。

また、このとき形成される基板凹部３１０Ｄは、形成基板表面３１０Ａの近傍に位置する上側基板凹部内箇所３１０ＤＵよりも、その下側に位置する下側基板凹部内箇所３１０ＤＬの方が、ＸＹ平面と平行な仮想断面による外径が大きくなっている。例えば基板凹部３１０Ｄは、上側基板凹部内箇所３１０ＤＵにおける外径が約５．１［μｍ］である一方、下側基板凹部内箇所３１０ＤＬにおける外径が約６．１［μｍ］となっている。以下、上側基板凹部内箇所３１０ＤＵを第１の基板凹部内箇所とも呼び、下側基板凹部内箇所３１０ＤＬを第２の基板凹部内箇所とも呼ぶ。

ステップＳＰ３０４において製造剥離実装装置３８０は、図１６（Ｄ）に示すように、第１の実施の形態によるステップＳＰ３と同様に、各支持孔１１Ｈの箇所に有機材料を充填することにより、マイクロスペーサー３１２を形成し、次のステップＳＰ３０５に移る。このとき製造剥離実装装置３８０は、有機材料を支持孔１１Ｈ内に加えて基板凹部３１０Ｄ内にも充填させることにより、マイクロスペーサー３１２に根部３１２Ｒが形成される。この根部３１２Ｒの外径は、下側の下側基板凹部内箇所３１０ＤＬ内に位置する部分の方が、その上側に位置する部分よりも大きくなっている。またマイクロスペーサー３１２は、第１の実施の形態と同様、支持孔１１Ｈの周囲に有機材料がはみ出されることにより、フランジ部３１２Ｆが形成される。

その後、製造剥離実装装置３８０は、ステップＳＰ３０５～ＳＰ３１１（図１５）において、第１の実施の形態によるステップＳＰ４～ＳＰ１０（図２）と同様の処理をそれぞれ行うことにより、電子構造体３０１を製造し、次のステップＳＰ３１１に移る。

このように、第３の実施の形態による製造剥離実装装置３８０は、ステップＳＰ３０１からステップＳＰ３１１までの工程により、電子構造体３０１を製造することができる。以下、これらの工程を、製造工程群Ｑ３０１と呼ぶ。

その後、製造剥離実装装置３８０は、ステップＳＰ３１２～ＳＰ３１５において、第１の実施の形態によるステップＳＰ１１～ＳＰ１４と同様の処理をそれぞれ行うことにより、複合フィルム２を形成基板３１０等から剥離させて配線基板９０に実装させる。以下では、ステップＳＰ３１２及びＳＰ３１３の工程を剥離工程群Ｑ３０２と呼び、ステップＳＰ３１４及びＳＰ３１５の工程を実装工程群Ｑ３０３と呼ぶ。

ステップＳＰ３１６において製造剥離実装装置３８０は、製造剥離実装処理手順ＲＴ３０１を終了する。説明の都合上、以下では、ステップＳＰ３０１からステップＳＰ３１１までの製造工程群Ｑ３０１、ステップＳＰ３１２及びステップＳＰ３１３の剥離工程群Ｑ３０２、並びにステップＳＰ３１４及びステップＳＰ３１５の実装工程群Ｑ３０３をまとめて、製造剥離実装工程群Ｑ３１０と呼ぶ。

以上の構成において、第３の実施の形態による電子構造体３０１は、第１の実施の形態と同様、形成基板３１０及びベース膜１３の間において、支持層１１からやや離れた複数箇所に、マイクロスペーサー３１２をそれぞれ設けるようにした（図１４等）。これにより電子構造体３０１では、第１の実施の形態と同様、複合フィルム２において支持層１１により支持されていない箇所を、各マイクロスペーサー３１２により適切に支持でき、－Ｚ方向に垂れ下がって形成基板１０に張り付いてしまうことを回避できる。

これに加えて電子構造体３０１は、形成基板３１０に基板凹部３１０Ｄを設け、マイクロスペーサー３１２の根部３１２Ｒを該基板凹部３１０Ｄ内に形成するようにした。これにより電子構造体３０１では、形成基板３１０等から複合フィルム２を引き剥がす際に（図１８（Ｂ））、誤ってマイクロスペーサー３１２が複合フィルム裏面２Ｂに張り付いたまま形成基板３１０から剥がれることを良好に防止できる。

また電子構造体３０１では、上側基板凹部内箇所３１０ＤＵよりも下側基板凹部内箇所３１０ＤＬの方が、ＸＹ平面と平行な仮想断面による基板凹部３１０Ｄの外径が大きくなるようにした（図１６（Ｃ））。このため電子構造体３０１では、マイクロスペーサー３１２の根部３１２Ｒが基板凹部３１０ＤからＺ方向へ抜け出ることを確実に防止することができる。

その他の点においても、第３の実施の形態による電子構造体３０１は、第１の実施の形態による電子構造体１と同様の作用効果を奏し得る。

［４．第４の実施の形態］
図１（Ａ）と対応する図１９（Ａ）は、第４の実施の形態による電子構造体４０１及び複合フィルム２の構成を示す模式的な平面図である。図１（Ｂ）と対応する図１９（Ｂ）は、図１９（Ａ）のＡ４１－Ａ４２断面を示す模式的な断面図である。この第４の実施の形態では、第１の実施の形態と同様にＸ方向、Ｙ方向及びＺ方向をそれぞれ定義する。

電子構造体４０１は、第１の実施の形態による電子構造体１と比較して、支持層１１に代わる支持層４１１（４１１Ｒ、４１１Ｇ及び４１１Ｂ）を有する点において相違するものの、他の点については同様に構成されている。支持層４１１は、第１の実施の形態による支持層１１と比較して、発光素子１４Ｒ、１４Ｇ及び１４Ｂの真下となる３箇所に、支持層４１１Ｒ、４１１Ｇ及び４１１Ｂがそれぞれ形成されている点において相違する。

すなわち電子構造体４０１は、第１の実施の形態による電子構造体１と比較して、支持層１１のうちエッチング処理（図４（Ｄ））において除去されずに残される部分の面積が拡大している。このため電子構造体４０１は、第１の実施の形態と比較して、該エッチング処理に要する時間を短縮でき、該電子構造体４０１の製造効率を高めることができる。

その他の点においても、第４の実施の形態による電子構造体４０１は、第１の実施の形態による電子構造体１と同様の作用効果を奏し得る。

［５．第５の実施の形態］
図２０（Ａ）は、第５の実施の形態による電子構造体５０１の構成を示す模式的な平面図である。図２０（Ｂ）は、図２０（Ａ）のＡ５１－Ａ５２断面を示す模式的な断面図である。電子構造体５０１は、形成基板５１０上に複数の支持層１１が設けられ、その上側に複数の複合フィルム２がそれぞれ貼り付いた構成となっている。

形成基板５１０は、第１の実施の形態における形成基板１０（図１等）と比較して、構成材料やＺ方向側の表面が極めて平滑である点において同様となっている。しかし、形成基板５１０は、Ｘ方向及びＹ方向に関する大きさが、形成基板１０よりも十分に大きくなっている。

形成基板５１０の上側（Ｚ方向側）には、複数の複合フィルム２が、Ｘ方向及びＹ方向に沿った格子状に並ぶように配置されている。各複合フィルム２は、Ｘ方向及びＹ方向に関して、互いに隣接する箇所にフィルム隙間ＦＧを形成しており、その間隔が距離ｄとなっている。各支持層１１は、第１の実施の形態とそれぞれ同様に構成されており、その周囲に支持隙間ＳＧがそれぞれ形成されている。

この電子構造体５０１は、形成基板５１０の上側における複数箇所において、第１の実施の形態における製造工程群Ｑ１（図２）と同様の手順が並行して行われる。このとき電子構造体５０１は、製造剥離実装装置８０に代わる製造剥離実装装置５８０（詳しくは後述する）により、電子構造体５０１を段階的に製造する。

次に、製造剥離実装装置５８０は、図５（Ｂ）と対応する図２１（Ａ）に示すように、電子構造体５０１の各複合フィルム２に対し、第１の実施の形態における剥離工程群Ｑ２（図２）と同様の手順を並行して行う。

具体的に、製造剥離実装装置５８０は、スタンプ５８１に各複合フィルム２を吸着させ、これらを各支持層１１から並行して剥離させる。このとき、各複合フィルム２は、ＸＹ平面上で格子状に整列された状態を維持し、且つ各複合フィルム２同士の間隔を距離ｄのまま維持している。

続いて製造剥離実装装置５８０は、第１の実施の形態における実装工程群Ｑ３（図２）と同様の手順を並行して行う。具体的に、製造剥離実装装置５８０は、図２１（Ｂ）に示すように、各複合フィルム２を、配線基板５９０の配線基板表面５９０Ａに設けられた複数の実装箇所５９１にそれぞれ貼り付けて実装した後、スタンプ５８１を各複合フィルム２から引き離す。

これにより各複合フィルム２は、複合フィルム裏面２Ｂを配線基板表面５９０Ａの実装箇所５９１に実装され、且つ接続パッド１５（図１等）を配線基板５９０の電極５９２とそれぞれ導通させる。またこのとき、各複合フィルム２は、ＸＹ平面上で格子状に整列された状態を維持し、且つ各複合フィルム２同士の間隔を距離ｄのまま維持している。因みに、各複合フィルム２が実装された配線基板５９０は、例えばＬＥＤディスプレイ装置に組み込まれる表示パネルであり、１個の複合フィルム２が１個の画素（ピクセル）に相当する。

以上の構成において、第５の実施の形態による電子構造体５０１は、形成基板５１０の表面に、複数の支持層１１及び複合フィルム２を格子状に配置した（図２０）。製造剥離実装装置５８０は、スタンプ５８１に各複合フィルム２を吸着させてこれらを各支持層１１から同時に引き剥がし、各複合フィルムを配線基板５９０の各実装箇所５９１にそれぞれ貼り付ける（図２１）。

すなわち電子構造体５０１は、１回の剥離工程及び実装工程を行うだけで、複数の複合フィルム２を配線基板に実装することができるので、第１の実施の形態と比較して、作業効率を格段に向上させることができる。

また製造剥離実装装置５８０は、スタンプ５８１に複数の複合フィルム２を吸着し、さらにこれらの複合フィルム２を配線基板５９０に貼り付けるまでの間、各複合フィルム２の配置を維持する。すなわち各複合フィルム２は、格子状に配列された状態が維持され、且つ各複合フィルム２同士の間隔も距離ｄのまま維持される。

ところで、仮に、製造剥離実装装置が第１の実施の形態によるスタンプ８１（図５）を使用した場合、形成基板５１０から各複合フィルム２を１枚ずつ引き剥がして配線基板５９０の各実装箇所５９１に貼り付ける、といった作業を繰り返すことになる。このとき製造剥離実装装置は、配線基板５９０上において、複合フィルム２の位置を各実装箇所５９１に合わせる必要がある。

特に、配線基板５９０がディスプレイパネルであり、各複合フィルム２が１個の画素（ピクセル）を表す場合、当該複合フィルム２を実装する際に、極めて高精度に位置を合わせることが要求される。しかしながら、製造剥離実装装置による実装の工程では、位置ずれを生じる可能性があり、また位置合わせに時間を要する可能性もある。

この点において、本実施の形態による電子構造体５０１は、配線基板５９０における各実装箇所５９１の配置や間隔に合わせて、形成基板５１０上における各複合フィルム２及び支持層１１の位置を、予め適切に設定することができる。これを換言すれば、電子構造体５０１は、形成基板５１０上において、半導体製造プロセスにおける露光処理等の位置精度で各複合フィルム２同士の間隔を最適化でき、この間隔を維持したまま、各複合フィルム２を配線基板５９０上に実装できる。

すなわち電子構造体５０１は、製造剥離実装装置５８０のスタンプ５８１（図２１）を使用することにより、１回の剥離工程及び実装工程に要する極めて短い時間で、各複合フィルム２を極めて高い位置精度で配線基板に実装することができる。

その他の点においても、第５の実施の形態による電子構造体５０１は、第１の実施の形態と同様の作用効果を奏し得る。

［６．他の実施の形態］
なお上述した第１の実施の形態においては、マイクロスペーサー１２にフランジ部１２Ｆを形成する場合について述べた（図２等）。しかし本発明はこれに限らず、例えばフランジ部１２Ｆを省略しても良い。この場合、例えば図３（Ｃ）に示した工程において、支持孔１１Ｈの上端と同等の高さまで有機材料を充填するようにしても良く、或いは支持層１１の支持層表面１１Ａよりも上側（Ｚ方向側）にはみ出した部分を除去しても良い。また、マイクロスペーサー１２の上端、すなわちＺ方向側の端部の位置については、ベース膜裏面１３Ｂにおける平滑性を確保するため、支持層表面１１Ａから下方向（－Ｚ方向）へ１０［ｎｍ］下降した位置よりも上側（Ｚ方向側）であれば良い。第２～第５の実施の形態についても同様である。

また上述した第１の実施の形態については、マイクロスペーサー１２を略円柱状に形成し、また電子構造体１に設ける複数のマイクロスペーサー１２を互いに同等の形状とする場合について述べた（図１等）。しかし本発明はこれに限らず、例えばマイクロスペーサー１２を楕円柱状や四角柱状等、種々の断面形状を有する柱状としても良い。或いは、例えばＺ方向側に向かって徐々に太くなるように、或いは細くなるように形成する等、Ｚ方向の位置に応じて断面形状が変化するような形状であっても良い。また、電子構造体１に設ける複数のマイクロスペーサー１２を、複数種類の形状の組み合わせとしても良い。第２～第５の実施の形態についても同様である。

さらに上述した第１の実施の形態においては、複合フィルム裏面２Ｂの中央付近に支持層１１を当接させると共に、該支持層１１を挟んで互いに反対側となるような位置に２個のマイクロスペーサー１２を配置する場合について述べた（図１（Ａ）及び（Ｂ））。しかし本発明はこれに限らず、例えば複合フィルム裏面２Ｂにおける外周側の近傍に支持層１１を設け、他の部分にマイクロスペーサー１２を配置する等、複合フィルム裏面２Ｂにおける任意の箇所に、支持層１１及び各マイクロスペーサー１２を当接させるように配置しても良い。第２～第５の実施の形態についても同様である。

さらに上述した第１の実施の形態においては、電子構造体１に１２個のマイクロスペーサー１２を設ける場合について述べた（図１等）。しかし本発明はこれに限らず、電子構造体１に１１個以下又は１３個以上のマイクロスペーサー１２を設けても良い。第２～第５の実施の形態についても同様である。

さらに上述した第２の実施の形態については、図１１（Ｄ）に示した工程において、マイクロスペーサー１２のフランジ部１２Ｆよりも一回り大きい範囲を覆うように被覆層２２１を設ける場合について述べた。しかし本発明はこれに限らず、例えば少なくとも一部がフランジ部１２Ｆの外側にはみ出るように被覆層２２１を設けても良い。要は、第１の実施の形態（図１等）と比較して、被覆層２２１の除去後においてマイクロスペーサー１２とベース膜２１３との接触面積を削減でき、両者の間に作用する吸着力を減少できれば良い。またこの場合、少なくとも一部が支持層１１と直接接触していることにより、エッチャントの浸食により該支持層１１の一部を除去する際に該被覆層２２１も除去できれば良い。

さらに上述した第３の実施の形態においては、図１６（Ｃ）に示した工程において、基板凹部３１０Ｄに関し、上側基板凹部内箇所３１０ＤＵの外径よりも下側基板凹部内箇所３１０ＤＬの外径を大きく形成する場合について述べた。しかし本発明はこれに限らず、例えば上側基板凹部内箇所３１０ＤＵの外径に対し下側基板凹部内箇所３１０ＤＬの外径を同等としても良く、或いは下側基板凹部内箇所３１０ＤＬの外径を小さくしても良い。要は、第１の実施の形態と比較して、マイクロスペーサー３１２と形成基板３１０との接触面積を増加させ、該マイクロスペーサー３１２が形成基板３１０から外れにくくなっていれば良い。

さらに上述した第１の実施の形態においては、複合フィルム２のベース膜１３及びカバー層１８、並びにマイクロスペーサー１２を有機材料により構成し、支持層１１を無機材料により構成して、エッチング処理により該支持層１１の一部を除去する場合について述べた。しかし本発明はこれに限らず、例えば複合フィルムを無機材料により保護し、マイクロスペーサー１２も無機材料により構成すると共に支持層１１を有機材料により構成し、エッチング処理により該支持層１１の一部を除去するようにしても良い。この場合、エッチング処理としては、例えば酸素（Ｏ_２）を用いたドライエッチングを行うことが考えられる。第２～第５の実施の形態についても同様である。

さらに上述した第１の実施の形態においては、図４（Ｄ）に示した工程において、エッチング処理により支持層１１の一部を残しながら他の部分を除去する場合について述べた。しかし本発明はこれに限らず、例えば支持層１１を全て除去しても良い。第２～第５の実施の形態についても同様である。

さらに上述した第１の実施の形態においては、形成基板１０として、ケイ素（Ｓｉ）により構成されたシリコン基板、ガラス基板、或いはサファイア基板等を使用する場合について述べた。しかし本発明はこれに限らず、形成基板１０として、他の種々の無機材料により構成された基板を使用しても良い。この場合、形成基板１０の表面が極めて平滑に形成され、例えばその表面粗さが１０［ｎｍ］以下であれば良い。第２～第５の実施の形態についても同様である。

さらに上述した第１の実施の形態においては、支持層１１を酸化ケイ素（ＳｉＯ_２）又は窒化ケイ素（ＳｉＮ）による酸化膜や窒化膜として構成する場合について述べた。しかし本発明はこれに限らず、種々の酸化物や窒化物、若しくは他の種々の無機材料による薄膜として構成しても良い。この場合、支持層表面１１Ａを極めて平滑に形成でき、且つ製造剥離実装処理手順ＲＴ１（図２）のステップＳＰ１０において、エッチング処理によりその一部を除去して支持隙間ＳＧを形成できれば良い。第２～第５の実施の形態についても同様である。

さらに上述した第１の実施の形態においては、複合フィルム２におけるＸ方向及びＹ方向に沿った一辺の長さを３０～５０［μｍ］程度とし、支持層１１の外形を該複合フィルム２の外形から大きく内側に位置させる場合について述べた。しかし本発明はこれに限らず、例えば複合フィルム２におけるＸ方向及びＹ方向に沿った一辺の長さを１～２［ｍｍ］程度とし、支持層１１の外形を該複合フィルム２の外形から約２０［μｍ］ずつ内側に位置させる等、他の種々の大きさとしても良い。第２～第５の実施の形態についても同様である。

さらに上述した第１の実施の形態においては、接続パッド１５を金（Ａｕ）又は白金（Ｐｔ）により構成する場合について述べた。しかし本発明はこれに限らず、例えば、接続パッド１５を銅（Ｃｕ）やアルミニウム（Ａｌ）等の導電性を有する金属材料や、複数種類の材料による合金により構成しても良い。これらの場合、製造剥離実装処理手順ＲＴ１（図２）のステップＳＰ１０において、接続パッド１５の表面をできるだけ損傷させないようなエッチング液を選択することが望ましい。第２～第５の実施の形態についても同様である。

さらに上述した第１の実施の形態においては、マイクロスペーサー１２をポリイミド樹脂のような有機材料のみにより構成する場合について述べた。しかし本発明はこれに限らず、例えば種々の特性を高める等の目的で、有機材料を主要成分としながら無機材料のフィラー等を含有する混合材料により、マイクロスペーサー１２を構成しても良い。この場合、有機材料に対する無機材料の比率は、体積比において１０［％］以下程度とすることが望ましい。ベース膜１３及びカバー層１８についても同様である。また、支持層１１や形成基板１０についても、無機材料のみにより構成する以外に、無機材料を主要成分としながらに有機材料のフィラー等を含有させた混合材料により構成しても良い。第２～第５の実施の形態についても同様である。

さらに上述した第１の実施の形態においては、形成基板１０を無機材料のみにより構成する場合について述べた。しかし本発明はこれに限らず、例えば無機材料の表面にコーティング等の種々の加工処理を施すことにより、平滑性の向上等、種々の特性を高めるようにしても良い。また、形成基板１０を１種類の材料による単層構造ではなく、複数種類の材料を適宜積層させた複層構造としても良い。或いは、マイクロスペーサー１２、ベース膜１３やカバー層１８等の有機材料に対し、その表面に種々の加工処理を施しても良い。第２～第５の実施の形態についても同様である。

さらに上述した第１の実施の形態においては、製造剥離実装処理手順ＲＴ１（図２）のステップＳＰ１０において、液体のエッチング液を使用することにより、支持層１１の一部分を除去する場合について述べた。しかし本発明はこれに限らず、例えば気体のエッチングガスを使用することにより、支持層１１の一部分を除去しても良い。この場合、マイクロスペーサー１２を残すことができれば良い。第２～第５の実施の形態についても同様である。

さらに上述した第１の実施の形態においては、複合フィルム２に３個の発光素子１４を設け、且つそれぞれを互いに異なる発光色とする場合について述べた（図１等）。しかし本発明はこれに限らず、例えば複合フィルム２に２個以下又は４個以上の発光素子１４を設けても良い。この場合、各発光素子は互いに異なる発光色でも良く、或いは少なくとも一部が同一の発光色であっても良い。さらに各発光素子１４の配置については、Ｘ方向に沿った一直線状に限らず、種々の配置としても良い。第２～第５の実施の形態についても同様である。

さらに上述した第１の実施の形態においては、複合フィルム２に発光素子１４（すなわちＬＥＤ）を設ける場合について述べた（図１等）。しかし本発明はこれに限らず、複合フィルム２に抵抗やコンデンサ、或いは受光素子、圧電素子や各種センサ素子のような電子素子、若しくはトランジスタやＩＣ（Integrated Circuit）のような半導体素子等、種々の電子機能を有する種々の素子を設けても良い。この場合も、１個の複合フィルム２に複数個の電子素子等を設けても良く、また同一種類又は異なる種類の電子素子等を適宜組み合わせても良い。第２～第５の実施の形態についても同様である。

さらに上述した第１の実施の形態においては、複合フィルム２において１個の発光素子１４に対して２個の接続パッド１５を対応させる場合について述べた（図１等）。しかし本発明はこれに限らず、１個の電子素子を任意の個数の接続パッドや下部電極と対応させても良い。第２～第５の実施の形態についても同様である。

さらに上述した第１の実施の形態においては、配線基板９０を、ガラスエポキシを主体とする回路基板とする場合について述べた。しかし本発明はこれに限らず、例えばフィルム状のフレキシブル回路基板等、種々の回路基板を配線基板９０としても良い。この場合、回路基板の表面が極めて平滑に形成されることにより、複合フィルム２を吸着させることができれば良い。第２～第５の実施の形態についても同様である。

さらに上述した第５の実施の形態においては、電子構造体５０１における複合フィルム２の配置に関して、ＸＹ平面上において格子状に配置する場合について述べた（図２０）。しかし本発明はこれに限らず、例えば複合フィルム２を千鳥状等の種々の配置パターンに従って配置しても良い。要は、配線基板５９０における各実装箇所５９１と対応する位置に各複合フィルム２が配置されていれば良い。

さらに上述した第５の実施の形態においては、複合フィルム２同士の間隔をＸ方向及びＹ方向の何れも距離ｄとする場合について述べた。しかし本発明はこれに限らず、例えばＸ方向の間隔とＹ方向の間隔とを相違させても良く、或いは不定間隔ごとに複合フィルム２を配置しても良い。この場合においても、要は、配線基板５９０における各実装箇所５９１と対応する位置に各複合フィルム２が配置されていれば良い。

さらに本発明は、上述した各実施の形態及び他の実施の形態に限定されるものではない。すなわち本発明は、上述した各実施の形態と上述した他の実施の形態の一部又は全部を任意に組み合わせた実施の形態や、一部を抽出した実施の形態にもその適用範囲が及ぶものである。具体的には、例えば第２の実施の形態及び第３の実施の形態を組み合わせることにより、マイクロスペーサー３１２の根部３１２Ｒを形成し、且つ、被覆層２２１を形成した後に支持層１１の一部と共に除去するようにしても良い。

さらに上述した実施の形態においては、基板としての形成基板１０と、機能素子ユニットとしての複合フィルム２と、支持部としての支持層１１と、突出部としてのマイクロスペーサー１２とによって電子構造体としての電子構造体１を構成する場合について述べた。しかし本発明はこれに限らず、その他種々の構成でなる基板と、機能素子ユニットと、支持部と、突出部とによって電子構造体を構成しても良い。

本発明は、例えばＬＥＤディスプレイ装置に組み込まれる表示パネルを製造する場合に利用できる。

１、２０１、３０１、４０１、５０１……電子構造体、２、２０２……複合フィルム、２Ｂ、２０２Ｂ……複合フィルム裏面、１０、３１０、５１０……形成基板、１０Ａ、３１０Ａ……形成基板表面、１１、４１１……支持層、１１Ａ……支持層表面、１１Ｈ……支持孔、１２、３１２……マイクロスペーサー、１２Ａ……マイクロスペーサー表面、１２Ｆ、３１２Ｆ……フランジ部、１２Ｐ……柱状部、１３、２１３……ベース膜、１４……発光素子、１５……接続パッド、１８……カバー層、８０、２８０、３８０、５８０……製造剥離実装装置、９０、５９０……配線基板、９０Ａ、５９０Ａ……配線基板表面、２１３Ｄ……凹部、２２１……被覆層、３１０Ｄ……基板凹部、３１０ＤＬ……下側基板凹部内箇所、３１０ＤＵ……上側基板凹部内箇所、３１２Ｒ……根部、５１０……形成基板、５９１……実装箇所、５９２……電極、ＳＧ……支持隙間、ｄ……距離。

Claims (9)

1. 第１の面を有する基板と、
   電子機能を有する機能素子と該機能素子を覆う保護部材とを有し、前記第１の面と対向する第２の面を有する機能素子ユニットと、
   前記基板の前記第１の面と、前記機能素子ユニットの前記第２の面との間に設けられ、該機能素子ユニットの該第２の面を支持する支持部と、
   前記基板における前記第１の面側に設けられ、前記機能素子ユニットに向けて突出する突出部と
   を有し、
   前記支持部は、
   前記機能素子ユニットにおける前記第２の面の面積よりも小さく形成され該第２の面と当接する第３の面を有し、
   前記突出部は、
   前記第２の面の面積よりも小さく形成され前記機能素子ユニットと隣接する第４の面を有し、且つ前記支持部と異なる材料で構成され、
   前記機能素子ユニットは、前記基板から離れる方向に力が加えられた場合に、前記支持部及び前記突出部から分離可能である
   ことを特徴とする電子構造体。
2. 前記支持部及び前記突出部は、
   一方が有機材料を主要成分とし、他方が無機材料を主要成分とする
   ことを特徴とする請求項１に記載の電子構造体。
3. 前記基板は、前記第１の面から凹んだ基板凹部が形成され、
   前記突出部は、前記基板凹部内に入り込んだ根部を有する
   ことを特徴とする請求項１又は請求項２に記載の電子構造体。
4. 前記基板凹部は、前記第１の面から所定の距離にある第１の基板凹部内箇所よりも、当該第１の基板凹部内箇所よりも前記第１の面から遠方に位置する第２の基板凹部内箇所の方が、前記第１の面と平行な仮想断面による外径が大きい
   ことを特徴とする請求項３に記載の電子構造体。
5. 前記機能素子ユニットは、前記第２の面を形成する前記保護部材のうち前記突出部と対向する位置に、該第２の面よりも窪んだ保護凹部を有し、
   前記突出部は、前記第４の面を、前記保護凹部内に入り込ませている
   ことを特徴とする請求項１から請求項４の何れかに記載の電子構造体。
6. 前記保護凹部は、内側面の少なくとも一部が、前記突出部における前記第４の面から離隔している
   ことを特徴とする請求項５に記載の電子構造体。
7. 前記突出部は、少なくとも２個以上設けられ、
   ２個の前記突出部は、前記支持部を挟んで互いに反対側に位置している
   ことを特徴とする請求項１から請求項６の何れかに記載の電子構造体。
8. 請求項１乃至請求項７の何れかに記載の電子構造体における前記機能素子ユニットに対し前記基板から離れる方向に力が加えられた場合に、当該機能素子ユニットを前記支持部及び前記突出部から分離させるステップと、
   前記機能素子ユニットを配線基板に貼り付けるステップと
   を有することを特徴とする電子回路の製造方法。
9. 第１の面を有する基板を形成する第１のステップと、
   第３の面を有する支持部を、前記基板の前記第１の面上に形成する第２のステップと、
   第４の面を有する突出部を、前記基板の前記第１の面上に形成する第３のステップと、
   電子機能を有する機能素子と該機能素子を覆う保護部材とを有し、前記第３の面及び前記第４の面側に第２の面が形成された機能素子ユニットを、前記支持部及び前記突出部上に形成する第４のステップと、
   前記支持部の一部を除去し前記第３の面の面積を前記第２の面の面積よりも小さくすることで、前記機能素子ユニットに対し前記基板から離れる方向に力が加えられた場合に、当該機能素子ユニットを前記支持部及び前記突出部から分離可能とする第５のステップと
   を有し、
   前記突出部は、
   前記第４の面の面積が前記第２の面の面積よりも小さく形成され、且つ前記支持部と異なる材料で構成されている
   ことを特徴とする電子構造体の製造方法。