JP7798538B2 - 表示ドライバ及び表示装置 - Google Patents

Description

本発明は、映像信号に応じて表示パネルを駆動する表示ドライバ及び当該表示ドライバを有する表示装置に関する。

近年、液晶表示パネルや有機ＥＬ（Electro Luminescence）表示パネル等の表示パネルを、車両のカーナビゲーション用としてだけでなく各種の電子計器に搭載した車両が登場している。

ところで、車両走行中に表示パネルが故障して誤った表示がなされると運転に支障が生じる虞がある。

そこで、当該表示パネルの通常の使用中に故障が生じているか否かの検査を行い、故障を検知した場合に、その旨を車両の搭乗者に警告する故障検査回路を備えた液晶表示装置が提案されている（例えば、特許文献１参照）。

当該故障検査回路は、液晶表示パネルの複数のソース線各々の一端からモニタ入力信号を供給し、夫々の他端から出力されたモニタ出力信号と所定の期待値とを比較することで、ソース線のショート異常及びオープン異常を検出する。よって、かかる故障検査回路には、各ソース線の一端に夫々個別に接続されている、故障検査用のモニタ入力信号を入力する為のモニタ信号線と、各ソース線の他端から出力されたモニタ出力信号を所定の期待値と比較する比較回路と、が含まれている。

ＷＯ２０１８／０７９６３６号公報

しかしながら、特許文献１に記載の故障検査では、期待値を閾値として用いた大小比較により、表示パネルのソース線にショート異常やオープン異常が生じているか否かを判断しているので、微量な電流リーク等の故障を精度良く検出することが困難であった。 また、特許文献１に記載の故障検査回路では、ソース線の他端には、上記したモニタ出力信号を取り出すためのスイッチが接続されているので、ソース線に駆動電圧を出力するアンプの出力負荷がこのスイッチ素子の分だけ増加するという問題があった。

そこで、本発明は、出力負荷を増加することなく、表示パネルに生じている故障を精度良く検知することが可能な表示ドライバ、及び表示装置を提供することを目的とする。

本発明に係る表示ドライバは、映像信号にて示される輝度レベルに対応した電圧値を有する階調電圧を受け、前記階調電圧に基づく出力電流を表示パネルのソース線に出力することで前記階調電圧に対応した電圧値を有する出力電圧を前記ソース線に供給するアンプ回路と、前記出力電流をコピーしたミラー電流を生成し、前記ミラー電流の電流量に対応したレベルを有する出力電流検出信号を出力する出力電流検出回路と、前記出力電流検出回路から出力された前記出力電流検出信号のレベルを所定の閾値と比較することにより前記ソース線に短絡故障又は電流リーク故障が生じているか否かを判定する故障判定回路と、を有し、前記アンプ回路は、前記階調電圧と前記出力電圧との差分を表す差動信号を生成する差動部と、前記差動信号を自身のゲートで受け、自身のドレインが接続されている第１の出力ノードから前記出力電流を送出する第１のトランジスタと、を含み、前記出力電流検出回路は、前記差動信号を自身のゲートで受け、自身のドレインが接続されている第２の出力ノードから前記ミラー電流を送出する第２のトランジスタと、前記第２の出力ノードに接続されており前記ミラー電流が流れ込むことで前記第２の出力ノードに前記出力電流検出信号を生成する可変抵抗と、を含む。

また、本発明に係る表示ドライバは、映像信号にて示される各画素の輝度レベルに対応した電圧値を夫々有する第１～第ｎ（ｎは２以上の整数）の階調電圧を受け、前記第１～第ｎの階調電圧の各々毎に当該階調電圧の電圧値の変化量に対応した電流を第１～第ｎの出力電流として生成し、生成した前記第１～第ｎの出力電流を表示パネルの第１～第ｎのソース線に夫々出力することで前記第１～第ｎの階調電圧に夫々対応した電圧値を有する第１～第ｎの出力電圧を前記第１～第ｎのソース線に供給する第１～第ｎのアンプ回路と、前記第１～第ｎの出力電流を夫々コピーした第１～第ｎのミラー電流を生成し、前記第１～第ｎのミラー電流の電流量に夫々対応したレベルを有する第１～第ｎの出力電流検出信号を出力する第１～第ｎの出力電流検出回路と、前記第１～第ｎの出力電流検出回路から出力された前記第１～第ｎの出力電流検出信号に基づき前記第１～第ｎのソース線の短絡故障又は電流リーク故障を判定する故障判定回路と、を有し、前記第１～第ｎのアンプ回路の各々は、前記階調電圧と前記出力電圧との差分を表す差動信号を生成する差動部と、前記差動信号を自身のゲートで受け、自身のドレインが接続されている第１の出力ノードから前記出力電流を送出する第１のトランジスタと、を含み、前記第１～第ｎの出力電流検出回路の各々は、前記差動信号を自身のゲートで受け、自身のドレインが接続されている第２の出力ノードから前記ミラー電流を送出する第２のトランジスタと、前記第２の出力ノードに接続されており前記ミラー電流が流れ込むことで前記第２の出力ノードに前記出力電流検出信号を生成する可変抵抗と、を含む。

本発明に係る表示装置は、第１～第ｎ（ｎは２以上の整数）のソース線と複数のゲート線とが交叉する各交叉部に表示セルが配置されている表示パネルと、映像信号に応じて前記表示パネルを駆動する表示ドライバと、を有する表示装置であって、前記表示ドライバは、前記映像信号にて示される各画素の輝度レベルに対応した電圧値を夫々有する第１～第ｎの階調電圧を受け、前記第１～第ｎの階調電圧の各々毎に当該階調電圧の電圧値の変化量に対応した電流を第１～第ｎの出力電流として生成し、生成した前記第１～第ｎの出力電圧を前記第１～第ｎのソース線に供給する第１～第ｎのアンプ回路と、前記第１～第ｎの出力電流を夫々コピーした第１～第ｎのミラー電流を生成し、前記第１～第ｎのミラー電流の電流量に夫々対応したレベルを有する第１～第ｎの出力電流検出信号を出力する第１～第ｎの出力電流検出回路と、前記第１～第ｎの出力電流検出回路から出力された前記第１～第ｎの出力電流検出信号のレベルを夫々所定の閾値と比較することにより、前記第１～第ｎのソース線に短絡故障又は電流リーク故障が生じているか否かを個別に判定する故障判定回路と、を有し、前記第１～第ｎのアンプ回路の各々は、前記階調電圧と前記出力電圧との差分を表す差動信号を生成する差動部と、前記差動信号を自身のゲートで受け、自身のドレインが接続されている第１の出力ノードから前記出力電流を送出する第１のトランジスタと、を含み、前記第１～第ｎの出力電流検出回路の各々は、前記差動信号を自身のゲートで受け、自身のドレインが接続されている第２の出力ノードから前記ミラー電流を送出する第２のトランジスタと、前記第２の出力ノードに接続されており前記ミラー電流が流れ込むことで前記第２の出力ノードに前記出力電流検出信号を生成する可変抵抗と、を含む。

また、本発明に係る表示ドライバは、映像信号にて示される各画素の輝度レベルに対応した電圧値を夫々有する第１～第ｎ（ｎは２以上の整数）の階調電圧を受け、前記第１～第ｎの階調電圧の各々毎に当該階調電圧の電圧値の変化量に対応した電流を第１～第ｎの出力電流として生成し、生成した前記第１～第ｎの出力電流を表示パネルの第１～第ｎのソース線に夫々出力することで前記第１～第ｎの階調電圧に夫々対応した電圧値を有する第１～第ｎの出力電圧を前記第１～第ｎのソース線に供給する第１～第ｎのアンプ回路と、前記第１～第ｎのソース線の短絡故障又は電流リーク故障を判定する故障判定回路と、前記第１～第ｎのアンプ回路の各々と接続されている共通配線と、を有し、前記第１～第ｎのアンプ回路の各々は、前記階調電圧と前記出力電圧との差分を表す差動信号を生成する差動部と、前記差動信号を自身のゲートで受け、自身のドレインから前記出力電流を送出する第１のトランジスタと、前記差動信号を自身のゲートで受け、前記第１のトランジスタから送出された前記出力電流をコピーしたミラー電流を前記共通配線に送出する第２のトランジスタと、を含み、前記故障判定回路は、前記共通配線に接続されており、前記第１～第ｎのアンプ回路各々の前記第２のトランジスタから送出された前記ミラー電流を合成した電流が前記共通配線を介して流れ込むことで前記共通配線に出力電流検出信号を生成する可変抵抗と、前記出力電流検出信号のレベルを所定の閾値と比較することにより、前記第１～第ｎのソース線に短絡故障又は電流リーク故障が生じているか否かを判定する比較器と、を含む。

また、本発明に係る表示ドライバは、映像信号にて示される各画素の輝度レベルに対応した電圧値を夫々有する第１～第ｎ（ｎは２以上の整数）の階調電圧を受け、前記第１～第ｎの階調電圧の各々毎に当該階調電圧の電圧値の変化量に対応した電流を第１～第ｎの出力電流として生成し、生成した前記第１～第ｎの出力電流を表示パネルの第１～第ｎのソース線に夫々出力することで前記第１～第ｎの階調電圧に夫々対応した電圧値を有する第１～第ｎの出力電圧を前記第１～第ｎのソース線に供給する第１～第ｎのアンプ回路と、前記第１～第ｎのソース線の短絡故障又は電流リーク故障を判定する故障判定回路と、前記第１～第ｎのアンプ回路を、夫々に少なくとも１つの前記アンプ回路が属する第１～第ｋ（ｋは２以上ｎ未満の整数）のアンプ回路群に区分けした、前記第１～第ｋのアンプ回路群に夫々個別に接続されている第１～第ｋの共通配線と、を有し、前記第１～第ｎのアンプ回路の各々は、前記階調電圧と前記出力電圧との差分を表す差動信号を生成する差動部と、前記差動信号を自身のゲートで受け、自身のドレインから前記出力電流を送出する第１のトランジスタと、前記差動信号を自身のゲートで受け、前記第１のトランジスタから送出された前記出力電流をコピーしたミラー電流を、前記第１～第ｋの共通配線のうちで自身が属する前記アンプ回路群が接続されている共通配線に送出する第２のトランジスタと、を含み、前記故障判定回路は、前記第１～第ｋの共通配線を１つずつ選択し、選択した１の共通配線と出力ノードとを接続するマルチプレクサと、前記出力ノードに接続されており、前記１の共通配線、前記マルチプレクサ及び前記出力ノードを介して、前記アンプ回路各々の前記第２のトランジスタから送出された前記ミラー電流を合成した電流が流れ込むことで前記出力ノードに出力電流検出信号を生成する可変抵抗と、前記出力電流検出信号のレベルを所定の閾値と比較することにより、前記第１～第ｎのソース線に短絡故障又は電流リーク故障が生じているか否かを判定する比較器と、を含む。

本発明は、映像信号にて示される輝度レベルに対応した階調電圧に基づく出力電流を表示パネルのソース線に出力することで出力電圧をソース線に供給するアンプ回路を含む表示ドライバ内に、表示パネルのソース線の短絡故障又は電流リーク故障を検出する以下の出力電流検出回路及び故障判定回路を設けたものである。

出力電流検出回路は、アンプ回路がソース線に出力する出力電流をコピーしたミラー電流を生成し、当該ミラー電流を表す出力電流検出信号を得る。故障判定回路は、出力電流検出信号のレベルを所定の閾値と比較することでソース線に短絡故障又は電流リーク故障が生じているか否かを判定する。

ここで、出力電流検出回路は、アンプ回路の差動部で生成された、階調電圧と出力電圧との差分を表す差動信号をゲートで受けることで上記したミラー電流を生成するトランジスタと、当該ミラー電流が流れることで上記した出力電流検出信号を生成すると共に、この出力電流検出信号のレベルを調整する可変抵抗と、を含む。

よって、表示パネルのサイズや各ソース線の長さ及び材質等で想定される電流リークの量に合わせて出力電流検出信号のレベルを上記可変抵抗にて調整することで、電流リークの量に拘わらず所定の閾値を用いて精度の高い故障判定を行うことが可能となる。

したがって、表示パネルのソース線に生じている電流リークの量が微量であっても、これを精度良く故障として検出することが可能となる。

更に、出力電流検出回路では、アンプ回路の差動部で生成された差動信号に基づき、アンプ回路が出力した出力電流をコピーしたミラー電流を生成し、当該ミラー電流に基づき出力電流の電流量の推移を表す出力電流検出信号を生成している。

これにより、アンプ回路の出力ノードに電流検出用のスイッチや抵抗等の素子を接続する必要がないので、出力負荷を増やすことなく表示パネルのソース線の短絡故障又は電流リーク故障を検出することが可能となる

表示装置１００の構成を示すブロック図である。 データ取込信号ＬＯＡＤ及びストローブ信号ＳＴＢ各々の波形の一例を示す波形図である。 ソースドライバ１３の内部構成の一例を示すブロック図である。 アンプＡＭＩの内部構成を示す回路図である。 表示パネル２０のソース線Ｓ１に短絡故障又は電流リーク故障が生じている場合と生じていない場合とに分けてアンプＡＭ１内での動作波形を示す図である。 故障判定回路１３３０の内部構成の一例を示す回路図である。 ソースドライバ１３の内部構成の他の一例を示すブロック図である。 アンプＡＸＩの内部構成を示す回路図である。 故障判定回路１３３０Ａの内部構成の一例を示す回路図である。 ソースドライバ１０の内部構成の更に他の一例を示すブロック図である。 故障判定回路１３３０Ｂの内部構成の一例を示す回路図である。

以下、本発明の実施例を図面を参照しつつ詳細に説明する。

図１は、本発明に係る表示ドライバを含む表示装置１００の構成を示すブロック図である。

表示装置１００は、駆動制御部１１、ゲートドライバ１２、ソースドライバ１３、及び表示パネル２０を有する。

表示パネル２０は、例えば液晶又は有機ＥＬ（electro-luminescence）パネルである。表示パネル２０には、夫々が２次元画面の水平方向に伸張するゲート線Ｇ１～Ｇｍ（ｍは２以上の整数）と、夫々が２次元画面の垂直方向に伸張するソース線Ｓ１～Ｓｎ（ｎは２以上の整数）とが交叉して配置されている。ゲート線とソース線との交叉部には、液晶又は有機ＥＬ素子等からなる表示セルＰＣが形成されている。

駆動制御部１１は、映像信号ＶＳを受け、当該映像信号ＶＳに含まれる水平同期信号に応じて走査信号を生成しこれをゲートドライバ１２に供給する。

また、駆動制御部１１は、映像信号ＶＳに基づき各画素の輝度レベルを例えば８ビットで表す表示データ片の系列を含む映像データ信号ＶＰＤと、データ取込信号ＬＯＡＤを含む各種の制御信号と、を生成しこれらをソースドライバ１３に供給する。

データ取込信号ＬＯＡＤは、図２に示すように、水平同期信号と同一の周期（１Ｈ）を有する２値（論理レベル０、１）のパルス信号である。

更に、駆動制御部１１は、ソースドライバ１３から供給された故障箇所データ信号ＦＬＤを所定期間おきに取り込む。尚、故障箇所データ信号ＦＬＤは、表示パネル２０に故障が生じている場合にその故障箇所を示す信号である。駆動制御部１１は、故障箇所データ信号ＦＬＤが故障箇所を示す場合には、その故障箇所に故障が生じている旨をユーザに知らせる表示制御又は音声出力制御を実行する。

ゲートドライバ１２は、駆動制御部１１から供給された走査信号に応じて走査パルスを生成し、これを表示パネル２０のゲート線Ｇ１～Ｇｎに順次印加する。

ソースドライバ１３は、データ取込信号ＬＯＡＤに応じて当該映像データ信号ＶＰＤに含まれる表示データ片の系列を取り込む。ここで、ソースドライバ１３は、１水平走査ライン分、つまりｎ個の表示データ片を取り込む度に、各表示データ片が表す輝度レベルに夫々対応した電圧値を有する出力電圧ＧＶ１～ＧＶｎを生成する。そして、ソースドライバ１３は、出力電圧ＧＶ１～ＧＶｎを表示パネル２０のソース線Ｓ１～Ｓｎに供給する。

更に、ソースドライバ１３は、表示パネル２０のソース線Ｓ１～Ｓｎに生じている故障を検出しその故障箇所を示す信号を上記した故障箇所データ信号ＦＬＤとして駆動制御部１１に供給する。

図３は、ソースドライバ１３の内部構成の一例を示すブロック図である。

図３に示すように、ソースドライバ１３は、データラッチ部１３１、デコーダ部１３２、出力アンプ部１３３を含む。

データラッチ部１３１は、データ取込信号ＬＯＡＤの例えばフロントエッジ部のタイミングで、映像データ信号ＶＰＤに含まれる各画素に対応した表示データ片の系列を取り込む。

そして、データラッチ部１３１は、１水平走査期間分のｎ個の表示データ片を取り込む度に、夫々を表示データＪ１～Ｊｎとして、データ取込信号ＬＯＡＤの例えばフロントエッジ部のタイミングでデコーダ部１３２に供給する。

デコーダ部１３２は、表示データＪ１～Ｊｎの各々毎に、互いに異なる電圧値を有する例えば２５６個の階調電圧のうちから、その表示データＪｑ（ｑは１～ｎの整数）にて示される輝度レベルに対応した階調電圧を選択する。そして、デコーダ部１３２は、表示データＪ１～Ｊｎに基づき上記したように選択されたｎ個の階調電圧を、階調電圧Ｖ１～Ｖｎとして出力アンプ部１３３に供給する。

出力アンプ部１３３は、表示パネル２０のソース線Ｓ１～Ｓｎに夫々対応して設けられたアンプＡＭ１～ＡＭｎと、故障判定回路１３３０と、を含む。

アンプＡＭ１～ＡＭｎは、階調電圧Ｖ１～Ｖｎを受け、夫々を個別に増幅することで各階調電圧の電対値に対応した電圧値を有する出力電圧ＧＶ１～ＧＶｎを生成する。尚、外部端子ＴＭ１～ＴＭｎには表示パネル２０のソース線Ｓ１～Ｓｎが夫々接続されている。アンプＡＭ１～ＡＭｎは、生成した出力電圧ＧＶ１～ＧＶｎを外部端子ＴＭ１～ＴＭｎを介してソース線Ｓ１～Ｓｎに供給する。

更に、アンプＡＭ１～ＡＭｎは、ソース線Ｓ１～Ｓｎの各々毎にそのソース線に送出した出力電流を検出し、当該出力電流の電流量をソース線Ｓ１～Ｓｎ毎に表す出力電流検出信号ｆ１～ｆｎを故障判定回路１３３０に供給する。

尚、アンプＡＭ１～ＡＭｎは、同一の内部構成を有する。そこで、以下に、アンプＡＭ１～ＡＭｎのうちからアンプＡＭ１を抜粋してその内部構成について説明する。

図４は、アンプＡＭ１の内部構成の一例を示す回路図である。

アンプＡＭ１は、図４に示すようにアンプ回路１３３１及び出力電流検出回路１３３２を含む。

アンプ回路１３３１は、例えばボルテージフォロワのオペアンプであり、差動部ＤＣと、ＰチャネルＭＯＳ型の出力トランジスタとしてのトランジスタＱ１と、ＮチャネルＭＯＳ型の出力トランジスタとしてのトランジスタＱ２と、を有する。

差動部ＤＣは、アンプ回路１３３１から出力される出力電圧ＧＶ１と、上記した階調電圧Ｖ１とを受け、両者の電圧値の差分に対応したレベルを有する差動信号ＰＧを生成する。差動部ＤＣは、生成した差動信号ＰＧをノードｎｄ０を介して、正極側出力トランジスタとしてのトランジスタＱ１のゲート及び出力電流検出回路１３３２に供給する。更に、差動部ＤＣは、差動信号ＰＧの位相を反転させた反転差動信号ＮＧを、負極側出力トランジスタとしてのトランジスタＱ２のゲートに供給する。

すなわち、差動部ＤＣは、階調電圧Ｖ１が出力電圧ＧＶ１より高い場合、すなわち出力電圧の立ち上がり時には両者の差が大きいほど高レベルとなる差動信号ＰＧを生成する。また、差動部ＤＣは、階調電圧Ｖ１が出力電圧ＧＶ１より低い場合、すなわち出力電圧の立下り時には両者の差が大きいほど高レベルとなる反転差動信号ＮＧを生成する。

トランジスタＱ１のソースには電源電位が印加されており、ドレインには出力ノードｎｄ１を介してトランジスタＱ２のドレイン及び外部端子ＴＭ１が接続されている。トランジスタＱ２のソースには接地電位が印加されている。

トランジスタＱ１は、自身のゲートで受けた差動信号ＰＧに応じた出力電流Ｉｏｕｔを生成しこれを出力ノードｎｄ１を介して外部端子ＴＭ１に送出する。トランジスタＱ２は、自身のゲートで受けた反転差動信号ＮＧに応じた電流（引抜電流と称する）を出力ノードｎｄ１から引き抜く。かかる動作により、出力ノードｎｄ１及び外部端子ＴＭ１には、入力された階調電圧Ｖ１に対応した電圧値を有する出力電圧ＧＶ１が生成される。

例えばアンプＡＭ１に含まれるアンプ回路１３３１に接続されている外部端子ＴＭ１は、図４に示すように、表示パネル２０のソース線Ｓ１に接続されている。よって、アンプＡＭ１は、上記したように生成した出力電圧ＧＶ１を表示パネル２０のソース線Ｓ１に供給する。同様に、アンプＡＭｊ（ｊは２～ｎの整数）に含まれるアンプ回路１３３１に接続されている外部端子ＴＭｊは、表示パネル２０のソース線Ｓｊに接続されており、夫々が生成した出力電圧ＧＶｊをソース線Ｓｊに供給する。

出力電流検出回路１３３２は、アンプ回路１３３１に接続されているソース線に出力される出力電流を検出し、その出力電流の電流量を電圧値のレベルで表す出力電流検出信号を生成する。例えば、アンプＡＭ１に含まれている出力電流検出回路１３３２は、アンプ回路１３３１がソース線Ｓ１に送出する出力電流Ｉｏｕｔを検出し、その電流量を電圧値のレベルで表す出力電流検出信号ｆ１を生成する。同様に、アンプＡＭｊ（ｊは２～ｎの整数）に含まれている出力電流検出回路１３３２は、アンプ回路１３３１がソース線Ｓｊに送出する出力電流を検出し、その電流量を電圧値のレベルで表す出力電流検出信号ｆｊを生成する。

出力電流検出回路１３３２は、図４に示すように、ＰチャネルＭＯＳ型のトランジスタＱＳ、レジスタＲＧ１及び可変抵抗Ｒ１を含む。

トランジスタＱＳのソースには電源電位が印加されており、自身のゲートにはノードｎｄ０を介して差動信号ＰＧが供給されている。つまり、トランジスタＱＳは、トランジスタＱ１と同様に、差動部ＤＣで生成された差動信号ＰＧを自身のゲートで受ける。トランジスタＱＳのドレインは出力ノードｎｄ２を介して可変抵抗Ｒ１の一端に接続されている。可変抵抗Ｒ１の他端には接地電位が印加されており、その抵抗値はレジスタＲＧ１に保持されている調整値によって変更可能となっている。

かかる構成により、トランジスタＱＳは、自身のゲートで受けた差動信号ＰＧに応じた電流、つまりアンプ回路１３３１のトランジスタＱ１が出力した出力電流に対応したミラー電流を生成し、これを出力ノードｎｄ２を介して可変抵抗Ｒ１に送出する。よって、当該ミラー電流が可変抵抗Ｒ１に流れ込むことで出力ノードｎｄ２に生じる電圧信号が、ソース線に送出された出力電流の電流量の推移を電圧レベルで表す出力電流検出信号ｆとして生成される。換言すると、当該ミラー電流が可変抵抗Ｒ１に流れ込み、当該流れ込み量に応じて変化する出力電流検出信号が出力ノードｎｄ２にもたらされる。

これにより、アンプＡＭ１～ＡＭｎに夫々含まれる出力電流検出回路１３３２は、ソース線Ｓ１～Ｓｎに夫々送出された出力電流の電流量を個別に表す出力電流検出信号ｆ１～ｆｎを故障判定回路１３３０に供給する。

尚、当該出力電流検出信号ｆ１～ｆｎ各々のレべルは、可変抵抗Ｒ１により、レジスタＲＧ１に保持されている調整値にて調整可能とされる。例えば、表示パネル２０のソース線がゲート線と短絡している場合に想定される電流リークによる出力電流の増加分を考慮し、この電流増加を故障判定回路１３３０で故障として判定できるように、上記した調整値を予めレジスタＲＧ１に保持させておく。

故障判定回路１３３０は、出力電流検出信号ｆ１～ｆｎに基づき、表示パネル２０のソース線Ｓ１～Ｓｎに短絡故障又は電流リーク故障が生じているか否かの判定を行い、故障が生じているソース線を示す故障箇所データ信号ＦＬＤを生成する。

具体的には、故障判定回路１３３０は、図２に示すようにデータ取込信号ＬＯＡＤのフロントエッジの時点ｔ０から所定期間ＤＬだけ経過した時点ｔ１で、出力電流検出信号のレベルを故障判定用の所定の閾値Ｖｔｈと比較する。この際、出力電流検出信号のレベルが閾値Ｖｔｈより大きい場合には、故障判定回路１３３０は、この出力電流検出信号に対応したソース線に短絡故障又は電流リーク故障が生じていると判定する。一方、出力電流検出信号のレベルが閾値Ｖｔｈ以下である場合には、故障判定回路１３３０は、この出力電流検出信号に対応したソース線には短絡故障や電流リーク故障が生じていないと判定する。そして、故障判定回路１３３０は、出力電流検出信号の各々毎に、上記した判定処理を行って得られた判定結果を個別に示す故障箇所データ信号ＦＬＤを生成する。

以下に、上記したアンプ回路１３３１、出力電流検出回路１３３２及び故障判定回路１３３０における故障判定動作について、図４及び図５を参照しつつ説明する。

尚、図５は、表示パネル２０のソース線Ｓ１に短絡故障又は電流リーク故障が生じている場合と生じていない場合とに分けて、図４に示すアンプＡＭ１内での動作波形を示す図である。また、図５では、アンプＡＭ１が受ける階調電圧Ｖ１の電圧が、データ取込信号ＬＯＡＤのフロントエッジのタイミング（時点ｔ０）で、電圧値０から電圧値Ｖａに遷移した際の動作波形を表している。

［故障無しの場合］
図５に示すように、時点ｔ０にて階調電圧Ｖ１が電圧値ゼロから電圧値Ｖａ（Ｖａ＞０）に遷移すると、アンプ回路１３３１の差動部ＤＣは、出力電圧ＧＶ１と階調電圧Ｖ１との差分値（０－Ｖａ）を有する差動信号ＰＧをノードｎｄ０に送出する。この差動信号ＰＧに応じてトランジスタＱ１はオン状態となり、当該差分値（０－Ｖａ）に対応した出力電流Ｉｏｕｔをソース線Ｓ１に送出する。これにより、ソース線Ｓ１上の電圧、つまり出力電圧ＧＶ１の電圧値が徐々に上昇する。その結果、階調電圧Ｖ１と出力電圧ＧＶ１との差分値が徐々に小さくなり、それに伴い差動信号ＰＧの電圧値も徐々に電圧値Ｖｂに戻るにつれて出力電流Ｉｏｕｔが低下して行く。その後、出力電圧ＧＶ１の電圧値が、階調電圧Ｖ１の電圧値であるＶａに到達すると、差動信号ＰＧの電圧値がトランジスタＱ１をオフ状態に遷移させる電圧値Ｖｂとなる。よって、トランジスタＱ１がオフ状態になることで出力電流Ｉｏｕｔもゼロとなる。

この間、出力電流検出回路１３３２のトランジスタＱＳは、図５に示すように出力電流Ｉｏｕｔをコピーしたミラー電流Ｉｍｒを、出力ノードｎｄ２を介して可変抵抗Ｒ１に送出する。これにより、出力ノードｎｄ２上には、ミラー電流Ｉｍｒにおける電流量の推移を電圧値の推移として表す信号、つまり、図５に示す出力電流Ｉｏｕｔにおける電流量の推移を表す出力電流検出信号ｆ１が生成される。

ここで、表示パネル２０のソース線Ｓ１に短絡故障又は電流リーク故障が生じていない場合には、図５に示すように、時点ｔ０から所定期間ＤＬ経過した時点ｔ１で出力電流Ｉｏｕｔはゼロとなる。この際、当該出力電流Ｉｏｕｔをコピーしたミラー電流Ｉｍｒについても時点ｔ１ではゼロとなるので、当該ミラー電流Ｉｍｒに対応した出力電流検出信号ｆ１の時点ｔ１でのレベルが、図５に示すように電流量ゼロを表す電圧値Ｖｘとなる。

よって、図５に示すように、時点ｔ１での出力電流検出信号ｆ１のレベルが所定の閾値Ｖｔｈ（図５の一点鎖線にて示す）以下であるので、故障判定回路１３３０は、ソース線Ｓ１に対して短絡故障又は電流リーク故障無しを表す故障箇所データ信号ＦＬＤを生成する。

［故障有りの場合］
ソース線Ｓ１に短絡故障又は電流リーク故障が生じている場合にも、時点ｔ０にて階調電圧Ｖ１が電圧値ゼロから電圧値Ｖａに遷移すると、アンプ回路１３３１の差動部ＤＣは、出力電圧ＧＶ１と階調電圧Ｖ１との差分値（０－Ｖａ）を有する差動信号ＰＧをノードｎｄ０に送出する。この差動信号ＰＧに応じてトランジスタＱ１はオン状態となり、当該差分値（０－Ｖａ）に対応した出力電流Ｉｏｕｔをソース線Ｓ１に送出する。これにより、ソース線Ｓ１上の電圧、つまり出力電圧ＧＶ１の電圧値が徐々に上昇する。その結果、上記差分値が徐々に大きくなり、それに伴い差動信号ＰＧの電圧値も徐々に増加し、当該差動信号ＰＧの電圧値の増加につれて出力電流Ｉｏｕｔが低下して行く。

この際、ソース線Ｓ１が、ゲート線Ｇ１～Ｇｎのうちの少なくとも１つ、例えば図４に示すようにゲート線Ｇ２に短絡していると、出力電流Ｉｏｕｔがソース線Ｓ１のみならずゲート線Ｇ２にも流れ込む。つまり、出力電流Ｉｏｕｔの一部がリーク電流としてゲート線Ｇ２に漏れこむ。よって、ソース線Ｓ１のみならずゲート線Ｇ２も出力電流Ｉｏｕｔによる充電対象となるので、ソース線Ｓ１に短絡故障が生じていない場合に比べて、出力電圧ＧＶ１の増加が緩やかになる。これにより、図５に示すように、時点ｔ１の段階では、出力電圧ＧＶ１の電圧値は階調電圧Ｖ１の電圧値であるＶａに到達せず、当該電圧値Ｖａより低い電圧値Ｖｃに留まるので、出力電圧ＧＶ１と階調電圧Ｖ１との差分値（Ｖｃ－Ｖａ）はゼロにならない。よって、図５に示すように当該差分値に対応した差動信号ＰＧの電圧値は、トランジスタＱ１をオフ状態に遷移させ得る電圧値Ｖｂに到らない。したがって、トランジスタＱ１は、時点ｔ１の段階でもオン状態を維持し、図５に示すように、差動信号ＰＧにて表される差分値（Ｖｃ－Ｖａ）に対応した電流量Ｉｂを有する出力電流Ｉｏｕｔを送出する。これにより、当該出力電流Ｉｏｕｔをコピーしたミラー電流Ｉｍｒに対応した出力電流検出信号ｆ１の時点ｔ１でのレベルは、図５に示すように電流量ゼロを表す電圧値Ｖｘよりも高い電流量Ｖｙとなる。

よって、図５に示すように、時点ｔ１での出力電流検出信号ｆ１のレベルが所定の閾値Ｖｔｈより高いので、故障判定回路１３３０は、ソース線Ｓ１に対して短絡故障又は電流リーク故障有りを表す故障箇所データ信号ＦＬＤを生成する。

以上、詳述したように、表示装置１００では、表示パネル２０のソース線（Ｓ１～Ｓｎ）の短絡故障又は電流リーク故障を検出する故障検出装置として、出力電流検出回路１３３２及び故障判定回路１３３０をソースドライバ１３内に設けている。

出力電流検出回路１３３２は、アンプＡＭ１～ＡＭｎの各々内に設けられており、各アンプＡＭ毎に、そのアンプがソース線に出力する出力電流Ｉｏｕｔをコピーしたミラー電流Ｉｍｒを生成し、これを出力ノードｎｄ２を介して可変抵抗Ｒ１に送出する。この際、ミラー電流Ｉｍｒが可変抵抗Ｒ１に流れることで、当該出力ノードｎｄ２には、ミラー電流Ｉｍｒに電流電圧変換を施した号、つまり当該ミラー電流Ｉｍｒの電流量の推移を電圧値の推移で表す出力電流検出信号ｆが生成される。

故障判定回路１３３０は、図５に示すように、入力された階調電圧の電圧値が変化した時点ｔ０から所定期間ＤＬ経過した時点ｔ１で、出力電流検出信号ｆのレベルが所定の閾値Ｖｔｈより大きい場合には故障有り、閾値Ｖｔｈ以下である場合には故障無しの判定を行う。

このように、故障検出装置（１３３２、１３３０）は、ソースドライバの出力アンプとしてボルテージフォロワのオペアンプ（１３３１）を採用した場合に、ソース線に短絡や電流リーク等の故障が生じていると、生じていない場合に比べてミラー電流Ｉｍｒ（＝Ｉｏｕｔ）が高くなることに着目して、閾値Ｖｔｈを用いた故障判定を行う。

ここで、出力電流検出回路１３３２では、ミラー電流Ｉｍｒから出力電流検出信号を得る為に用いる抵抗器として可変抵抗Ｒ１を採用することで、出力電流検出信号のレベルを調整可能にしている。

これにより、表示パネルのサイズや各ソース線の長さ及び材質等で想定される電流リークの量に合わせて出力電流検出信号のレベルを調整することで、当該電流リークの量に拘わらず固定の閾値Ｖｔｈを用いた精度の高い故障判定を行うことが可能となる。

よって、故障検出装置（１３３２、１３３０）によれば、表示パネル２０のソース線に生じている電流リークの量が微量であっても、これを精度良く故障と判定することが可能となる。

更に、出力電流検出回路１３３２では、ソース線に出力される出力電流Ｉｏｕｔを検出するために、アンプ回路１３３１の差動部ＤＣが生成した差動信号ＰＧを、出力トランジスタ（Ｑ１）と同様にゲートで受けるトランジスタＱＳを設けている。

つまり、出力電流検出回路１３３２では、トランジスタＱＳによって当該出力電流Ｉｏｕｔのコピーを行い、このコピーによって得られたミラー電流Ｉｍｒを抵抗（Ｒ１）に送出することで出力電流の検出を行う。これにより、アンプ回路１３３１の出力ノードｎｄ１に、故障（短絡、電流リーク）検出を行うためのスイッチや抵抗等の素子を接続する必要がなくなる、よって、アンプの出力負荷を増やすことなく表示パネル２０のソース線の短絡故障又は電流リーク故障を検出することが可能となる。

尚、上記した故障判定回路１３３０としては、前述したように全てのソース線Ｓ１～Ｓｎに対して個別に故障判定するのではなく、全ソース線を複数のソース線群に分け、ソース線群毎に、代表する１本のソース線に対して故障判定を施すようにしても良い。

図６は、かかる点に鑑みて為された故障判定回路１３３０の内部構成の一例を示すブロックである。尚、図６に示す構成では、ソース線Ｓ１～Ｓｎを、夫々が隣接する例えば２０本のソース線からなる第１～第ｒ（ｒは２以上の整数）のソース線群に区分けし、第１～第ｒのソース線群の各々毎に、代表する任意の１つのソース線に対して故障判定を行うものである。

図６に示す故障判定回路１３３０は、セレクタＳＬ１～ＳＬｒ（ｒは２以上の整数）、比較器ＣＭ１～ＣＭｒ、遅延回路ＤＤ１、及びレジスタＲＧ２を含む。

セレクタＳＬ１～ＳＬｒの各々は、出力電流検出信号ｆ１～ｆｎのうちの２０本の出力電流検出信号を夫々受ける。セレクタＳＬ１～ＳＬｒの各々は、夫々が受けた２０本の出力電流検出信号のうちから代表ソース線指定信号ＴＳにて示される１つの出力電流検出信号を選択し、これを代表出力電流検出信号Ｓｆとして出力する。すなわち、セレクタＳＬ１～ＳＬｒは、代表ソース線指定信号ＴＳに応じて夫々が選択して得た代表出力電流検出信号Ｓｆ１～ＳＦｒを、夫々に対応した比較器ＣＭ１～ＣＭｒに供給する。

比較器ＣＭ１～ＣＭｒの各々は、自身が受けた代表出力電流検出信号Ｓｆのレべルを故障判定用の所定の閾値Ｖｔｈと比較する。この際、比較器ＣＭ１～ＣＭｒの各々は、代表出力電流検出信号Ｓｆのレベルが、閾値Ｖｔｈより大きい場合には故障有りを示し、閾値Ｖｔｈ以下である場合には故障無しを示す事前故障判定信号を生成する。よって、比較器ＣＭ１～ＣＭｒは、夫々が生成した事前故障判定信号群を事前故障判定信号ｅ１～ｅｒとしてレジスタＲＧ２に供給する。

遅延回路ＤＤ１は、データ取込信号ＬＯＡＤを受け、これを図２に示すように所定期間ＤＬだけ遅延させた信号をストローブ信号ＳＴＢとしてレジスタＲＧ２に供給する。

レジスタＲＧ２は、比較器ＣＭ１～ＣＭｒから供給された事前故障判定信号ｅ１～ｅｒを、図２に示すストローブ信号ＳＴＢのフロントエッジのタイミングで取り込む。レジスタＲＧ２は、取り込んだ事前故障判定信号ｅ１～ｅｒを故障判定信号ｂ１～ｂｒとして含む故障箇所データ信号ＦＬＤを出力する。

ここで、例えば、故障判定信号ｂ１が故障有りを示す場合には、故障判定信号ｂ１に対応した代表出力電流検出信号Ｓｆ１が属する出力電流検出信号群（例えばｆ１～ｆ２０）に対応した第１のソース線群（Ｓ１～Ｓ２０）に短絡故障又は電流リーク故障が生じていることが確認できる。また、例えば、故障判定信号ｂ２が故障有りを示す場合には、故障判定信号ｂ２に対応した代表出力電流検出信号Ｓｆ２が属する出力電流検出信号群（例えばｆ２１～ｆ４０）に対応した第２のソース線群（Ｓ２１～Ｓ４０）に短絡故障又は電流リーク故障が生じていることが確認できる。

このように、図６に示す構成では、先ず、ソース線Ｓ１～Ｓｎに対応した出力電流検出信号ｆ１～ｆｎを、例えば夫々が２０個の出力電流検出信号からなる第１～第ｒの出力電流検出信号群に分ける。そして、これら第１～第ｒの出力電流検出信号群の各々毎に、代表する１つの出力電流検出信号を選出し、選出した出力電流検出信号のレベルを閾値Ｖｔｈと比較する。これにより、当該選出した出力電流検出信号が属する出力電流検出信号群に対応したソース線群毎に、そのソース線群に短絡故障又は電流リーク故障が生じているか否かの判定を行うのである。

尚、上記実施例では、アンプＡＭ１～ＡＭｎ各々内に設けた出力電流検出回路１３３２において、出力電流Ｉｏｕｔをコピーしたミラー電流Ｉｍｒを可変抵抗Ｒ１によって電圧レベルに変換することで、出力電流Ｉｏｕｔの電流量を表す出力電流検出信号ｆを生成している。

しかしながら、ソースドライバ１３内に、出力電流検出回路１３３２に含まれている可変抵抗Ｒ１及びレジスタＲＧ１を１系統だけ設け、アンプＡＭ１～ＡＭｎの各々に含まれているトランジスタＱＳのドレインと、可変抵抗Ｒ１の一端とを単一の配線で共通に接続した構成を採用しても良い。

図７は、かかる点に鑑みて為されたソースドライバ１３の内部構成の他の一例を示すブロック図である。

尚、図７に示す構成では、出力アンプ部１３３に代えて出力アンプ部１３３Ａを採用した点を除く他の構成、つまり、データラッチ部１３１及びデコーダ部１３２については図３に示すものと同一であるので説明は省略する。

出力アンプ部１３３Ａは、図３に示すアンプＡＭ１～ＡＭｎに代えてアンプＡＸ１～ＡＸｎを採用し、図３に示す故障判定回路１３３０に代えて、故障判定回路１３３０Ａを採用したものである。

アンプＡＸ１～ＡＸｎは、 アンプＡＭ１～ＡＭｎと同様に階調電圧Ｖ１～Ｖｎを受け、夫々を個別に増幅することで出力電圧ＧＶ１～ＧＶｎを生成し、生成した出力電圧ＧＶ１～ＧＶｎを外部端子ＴＭ１～ＴＭｎを介してソース線Ｓ１～Ｓｎに供給する。

尚、アンプＡＸ１～ＡＸｎは、同一の内部構成を有する。そこで、以下に、アンプＡＸ１～ＡＸｎのうちからアンプＡＸ１を抜粋してその内部構成について説明する。

図８は、アンプＡＸ１の内部構成の一例を示す回路図である。

図８に示すように、アンプＡＸ１は、アンプＡＭ１と同様にアンプ回路１３３１を含む。ただし、アンプＡＸ１では、図４に示す出力電流検出回路１３３２に代えてミラー電流生成回路１３３３を採用している。

尚、図８に示すアンプ回路１３３１は、図４に示すアンプ回路１３３１とその構成及び動作が同一であるので説明は省略する。

ミラー電流生成回路１３３３は、自身のソースに電源電位が印加されているＰチャネルＭＯＳ型のトランジスタＱＳを含む。トランジスタＱＳのゲートはノードｎｄ０を介してアンプ回路１３３１のトランジスタＱ１のゲートに接続されており、そのゲートで、差動部ＤＣから出力された差動信号ＰＧを受ける。トランジスタＱＳのドレインは共通配線ＬＢに接続されている。尚、アンプＡＸ２～ＡＸｎの各々に含まれるトランジスタＱＳのドレインも共通配線ＬＢに共通に接続されている。

かかる構成により、トランジスタＱＳは、自身のゲートで受けた差動信号ＰＧに応じた電流、つまりアンプ回路１３３１のトランジスタＱ１が出力した出力電流に対応したミラー電流Ｉｍｒを生成し、これを共通配線ＬＢに送出する。

故障判定回路１３３０Ａは、共通配線ＬＢに送出された電流に基づき、データ取込信号ＬＯＡＤに応じたタイミングで、表示パネル２０のソース線Ｓ１～Ｓｎに短絡故障又は電流リーク故障が生じているか否かを判定する。そして、故障判定回路１３３０Ａは、その判定結果として故障が生じているか否かを表す故障検出信号ＦＬＸを出力する。

図９は、故障判定回路１３３０Ａの内部構成の一例を示す回路図である。

図９に示すように、故障判定回路１３３０Ａは、レジスタＲＧ１、可変抵抗Ｒ１、比較器ＣＭ１、レジスタＲＧ３及び遅延回路ＤＤ１を含む。

可変抵抗Ｒ１の一端は共通配線ＬＢに接続されており、その他端には接地電位が印加されている。よって、可変抵抗Ｒ１には、アンプＡＸ１～ＡＸｎの各々に含まれるトランジスタＱＳから送出されたミラー電流Ｉｍｒを合成した合成電流が共通配線ＬＢを介して流れ込む。これにより、可変抵抗Ｒ１は、共通配線ＬＢを介して自身に流れ込む合成電流を、その電流量に対応した電圧レベルに変換し、この電圧レベルを有する信号を出力電流検出信号として共通配線ＬＢに生成する。

レジスタＲＧ１には、可変抵抗Ｒ１の抵抗値を示す調整値が保持されている。レジスタＲＧ１は、自身に保持されている調整値によって可変抵抗Ｒ１の抵抗値を設定する。

比較器ＣＭ１は、共通配線ＬＢの電圧、つまり上記した出力電流検出信号と故障判定用の所定の閾値Ｖｔｈとを比較し、電圧出力電流検出信号の電圧レベルが閾値Ｖｔｈより大きい場合には故障有りを示し、閾値Ｖｔｈ以下である場合には故障無を示す故障判定信号ｅＸを生成する。比較器ＣＭ１は、生成した故障判定信号ｅＸをレジスタＲＧ３に供給する。

遅延回路ＤＤ１は、データ取込信号ＬＯＡＤを受け、これを図２に示すように所定期間ＤＬだけ遅延させた信号をストローブ信号ＳＴＢとしてレジスタＲＧ３に供給する。

レジスタＲＧ３は、比較器ＣＭ１から供給された故障判定信号ｅＸを、図２に示すストローブ信号ＳＴＢのフロントエッジのタイミングで取り込む。レジスタＲＧ３は、取り込んだ故障判定信号ｅＸのレベルを表す信号を保持しつつ、これを、ソース線群（Ｓ１～Ｓｎ）に短絡故障又は電流リーク故障が生じているか否かを表す故障検出信号ＦＬＸとして、駆動制御部１１に供給する。

すなわち、共通配線ＬＢには、アンプＡＸ１～ＡＸｎ各々のトランジスタＱＳから出力された出力電流Ｉｏｕｔと同一のミラー電流Ｉｍｒを合成した合成電流が流れる。この際、ソース線Ｓ１～Ｓｎのうちの少なくとも１つに短絡故障又は電流リーク故障が生じている場合には、ソース線Ｓ１～Ｓｎに短絡故障又は電流リーク故障が生じていない場合に比べて、図５に示す時点ｔ１でのミラー電流Ｉｍｒ（＝Ｉｏｕｔ）が高くなる。

そこで、ソース線Ｓ１～Ｓｎのうちの１つのソース線に短絡故障又は電流リーク故障が生じている場合と、ソース線Ｓ１～Ｓｎに短絡故障又は電流リーク故障が生じていない場合とを上記した閾値Ｖｔｈで判別できるように、可変抵抗Ｒ１の抵抗値を調整する調整値をレジスタＲＧ１に保持させておく。

よって、図７～図９に示す構成によれば、ソース線Ｓ１～Ｓｎのうちの少なくとも１つのソース線に生じた短絡故障又は電流リーク故障を検出することができる。この際、図７～図９に示す構成では、このような故障が生じているソース線を特定することはできないものの、図３、図４及び図６に示す構成を採用した場合に比べて装置規模を抑えることが可能となる。

尚、図７～図９に示す構成に対して、複数の共通配線ＬＢを用いることで、ソース線群の単位で故障箇所を特定することが可能となる。

図１０は、かかる点に鑑みて為された、図７～図９に示す構成の応用例としてのソースドライバ１０の内部構成の一例を示すブロック図である。

尚、図１０に示す構成では、出力アンプ部１３３に代えて出力アンプ部１３３Ｂを採用した点を除く他の構成、つまり、データラッチ部１３１及びデコーダ部１３２については図３に示すものと同一であるので説明は省略する。

出力アンプ部１３３Ｂは、図７と同様なアンプＡＸ１～ＡＸｎと、共通配線ＬＢ１～ＬＢ３と、故障判定回路１３３０Ｂとを含む。尚、アンプＡＸ１～ＡＸｎは図７に示すものと同一であるので、その説明は省略する。

ただし、アンプＡＸ１～ＡＸｎのうちのＡＸ１～ＡＸｐ（ｐは２以上の整数）各々のトランジスタＱＳのドレインが共通配線ＬＢ１に接続されている。また、アンプＡＸ（ｐ＋１）～ＡＸｔ（ｔはｐより大きい整数）各々のトランジスタＱＳのドレインが共通配線ＬＢ２に接続されており、ＡＸ（ｔ＋１）～ＡＸｎ各々のトランジスタＱＳのドレインが共通配線ＬＢ３に接続されている。

故障判定回路１３３０Ｂは、共通配線ＬＢ１～ＬＢ３に夫々送出された電流に基づき、データ取込信号ＬＯＡＤに応じたタイミングで、表示パネル２０のソース線Ｓ１～Ｓｎに短絡故障又は電流リーク故障が生じているか否かを判定する。故障判定回路１３３０Ｂは、ソース線Ｓ１～Ｓｐからなる第１のソース線群、ソース線Ｓ（ｐ＋１）～Ｓｔからなる第２のソース線群、ソース線Ｓ（ｔ＋１）～Ｓｎからなる第３のソース線群毎に、そのソース線群に故障が生じているか否かを個別に表す故障箇所データ信号ＦＬＤを出力する。

図１１は、故障判定回路１３３０Ｂの内部構成の一例を示す回路図である。

図１１に示すように、故障判定回路１３３０Ｂは、マルチプレクサＭＸ、レジスタＲＧ１及びＲＧ４、可変抵抗Ｒ１、比較器ＣＭ１及び遅延回路ＤＤ１を含む。

マルチプレクサＭＸは、代表ソース線指定信号ＴＳに基づき、共通配線ＬＢ１～ＬＢ３を１つずつ順に選択し、選択した１の共通配線を出力ノードｎｄ２と接続する。

可変抵抗Ｒ１の一端は出力ノードｎｄ２に接続されており、その他端には接地電位が印加されている。レジスタＲＧ１には、可変抵抗Ｒ１の抵抗値を示す調整値が保持されている。レジスタＲＧ１は、自身に保持されている調整値によって可変抵抗Ｒ１の抵抗値を設定する。

比較器ＣＭ１は、出力ノードｎｄ２の電圧、つまりマルチプレクサＭＸによって選択された１の共通配線（ＬＢ１、ＬＢ２又はＬＢ３）の電圧と故障判定用の所定の閾値Ｖｔｈとを比較する。ここで、比較器ＣＭ１は、上記した１の共通配線の電圧が、閾値Ｖｔｈより大きい場合には故障有りを示し、閾値Ｖｔｈ以下である場合には故障無を示す故障判定信号ｅＸを生成する。そして、比較器ＣＭ１は、生成した故障判定信号ｅＸをレジスタＲＧ４に供給する。

遅延回路ＤＤ１は、データ取込信号ＬＯＡＤを受け、これを図２に示すように所定期間ＤＬだけ遅延させた信号をストローブ信号ＳＴＢとしてレジスタＲＧ４に供給する。

レジスタＲＧ４は、比較器ＣＭ１から供給された故障判定信号ｅＸを、図２に示すストローブ信号ＳＴＢのフロントエッジのタイミングで取り込む。レジスタＲＧ４は、取り込んだ故障判定信号ｅＸのレベルを表す信号を保持する。すなわち、レジスタＲＧ４は、マルチプレクサＭＸによって共通配線ＬＢ１が比較器ＣＭ１に接続された際に得られた故障判定信号ｅＸのレベルを表す信号を、第１のソース線群（Ｓ１～Ｓｐ）に短絡故障又は電流リーク故障が生じているか否かを表す第１の故障判定信号として保持する。また、レジスタＲＧ４は、マルチプレクサＭＸによって共通配線ＬＢ２が比較器ＣＭ１に接続された際に得られた故障判定信号ｅＸのレベルを表す信号を、第２のソース線群［Ｓ（ｐ＋１）～Ｓｔ］に短絡故障又は電流リーク故障が生じているか否かを表す第２の故障判定信号として保持する。更に、レジスタＲＧ４は、マルチプレクサＭＸによって共通配線ＬＢ３が比較器ＣＭ１に接続された際に得られた故障判定信号ｅＸのレベルを表す信号を、第３のソース線群［Ｓ（ｔ＋１）～Ｓｎ］に短絡故障又は電流リーク故障が生じているか否かを表す第３の故障判定信号として保持する。

そして、レジスタＲＧ４は、これら第１～第３のソース線群毎に、そのソース線群に故障が生じているか否かを個別に表す故障箇所データ信号ＦＬＤを駆動制御部１１に供給する。

尚、図１０及び図１１に示す一例では、アンプＡＸ１～ＡＸｎを３つのアンプ群、つまり［ＡＸ１～ＡＸｐ］、［ＡＸ（ｐ＋１）～ＡＸｔ］、［ＡＸ（ｔ＋１）～ＡＸｎ］に区分けし、アンプ群毎に、そのアンプ群に含まれるトランジスタＱＳのドレイン同士を接続する３つの共通配線ＬＢ１～ＬＢ３を用いているが、その数は３つに限定されない。要するに、第１～第ｎのアンプ回路（ＡＸ１～ＡＸｎ）を、夫々が少なくとも１つのアンプを含む第１～第ｋ（ｋは２以上でありｎ未満の整数）のアンプ回路群に区分けし、第１～第ｋのアンプ回路群に対して、夫々個別に第１～第ｋの共通配線が接続されていれば良い。

また、上記実施例では、遅延回路ＤＤ１がデータ取込信号ＬＯＡＤからストローブ信号ＳＴＢを生成しているが、駆動制御部１１が直接、ストローブ信号ＳＴＢを生成するようにしてもよい。

１１ 駆動制御部
１３ ソースドライバ
２０ 表示パネル
１００ 表示装置
１３３０ 故障判定回路
１３３１ アンプ回路
１３３２ 出力電流検出回路
ＡＭ１～ＡＭｎ アンプ
ＤＣ 差動部
ＱＳ トランジスタ
Ｒ１ 可変抵抗
ＲＧ１ レジスタ
Ｓ１～Ｓｎ ソース線

Claims (13)

1. 映像信号にて示される輝度レベルに対応した電圧値を有する階調電圧を受け、前記階調電圧に基づく出力電流を表示パネルのソース線に出力することで前記階調電圧に対応した電圧値を有する出力電圧を前記ソース線に供給するアンプ回路と、
   前記出力電流をコピーしたミラー電流を生成し、前記ミラー電流の電流量に対応したレベルを有する出力電流検出信号を出力する出力電流検出回路と、
   前記出力電流検出回路から出力された前記出力電流検出信号のレベルを所定の閾値と比較することにより前記ソース線に短絡故障又は電流リーク故障が生じているか否かを判定する故障判定回路と、を有し、
   前記アンプ回路は、
   前記階調電圧と前記出力電圧との差分を表す差動信号を生成する差動部と、
   前記差動信号を自身のゲートで受け、自身のドレインが接続されている第１の出力ノードから前記出力電流を送出する第１のトランジスタと、を含み、
   前記出力電流検出回路は、
   前記差動信号を自身のゲートで受け、自身のドレインが接続されている第２の出力ノードから前記ミラー電流を送出する第２のトランジスタと、
   前記第２の出力ノードに接続されており前記ミラー電流が流れ込むことで前記第２の出力ノードに前記出力電流検出信号を生成する可変抵抗と、を含むことを特徴とする表示ドライバ。
2. 調整値を保持するレジスタを含み、
   前記可変抵抗は、前記レジスタに保持されている前記調整値に応じて前記出力電流検出信号のレベルを調整することを特徴とする請求項１に記載の表示ドライバ。
3. 前記映像信号に基づく各画素の輝度レベルを表す表示データ片を所定タイミング毎に取り込んで出力するデータラッチ部と、
   前記データラッチ部から出力された前記表示データ片をその表示データ片にて示される輝度レベルに対応した電圧値を有する電圧に変換し当該電圧を前記階調電圧として前記アンプ回路に供給するデコーダ部と、を含み、
   前記故障判定回路は、前記所定タイミングの時点から所定期間経過した時点で前記出力電流検出信号のレベルを前記所定の閾値と比較した結果に基づき、前記ソース線に短絡故障又は電流リーク故障が生じているか否かを判定することを特徴とする請求項１又は２に記載の表示ドライバ。
4. 前記故障判定回路は、前記出力電流検出信号のレベルが前記所定の閾値より大きい場合に前記ソース線に短絡故障又は電流リーク故障が生じていると判定することを特徴とする請求項３に記載の表示ドライバ。
5. 映像信号にて示される各画素の輝度レベルに対応した電圧値を夫々有する第１～第ｎ（ｎは２以上の整数）の階調電圧を受け、前記第１～第ｎの階調電圧の各々毎に当該階調電圧の電圧値の変化量に対応した電流を第１～第ｎの出力電流として生成し、生成した前記第１～第ｎの出力電流を表示パネルの第１～第ｎのソース線に夫々出力することで前記第１～第ｎの階調電圧に夫々対応した電圧値を有する第１～第ｎの出力電圧を前記第１～第ｎのソース線に供給する第１～第ｎのアンプ回路と、
   前記第１～第ｎの出力電流を夫々コピーした第１～第ｎのミラー電流を生成し、前記第１～第ｎのミラー電流の電流量に夫々対応したレベルを有する第１～第ｎの出力電流検出信号を出力する第１～第ｎの出力電流検出回路と、
   前記第１～第ｎの出力電流検出回路から出力された前記第１～第ｎの出力電流検出信号に基づき前記第１～第ｎのソース線の短絡故障又は電流リーク故障を判定する故障判定回路と、を有し、
   前記第１～第ｎのアンプ回路の各々は、
   前記階調電圧と前記出力電圧との差分を表す差動信号を生成する差動部と、
   前記差動信号を自身のゲートで受け、自身のドレインが接続されている第１の出力ノードから前記出力電流を送出する第１のトランジスタと、を含み、
   前記第１～第ｎの出力電流検出回路の各々は、
   前記差動信号を自身のゲートで受け、自身のドレインが接続されている第２の出力ノードから前記ミラー電流を送出する第２のトランジスタと、
   前記第２の出力ノードに接続されており前記ミラー電流が流れ込むことで前記第２の出力ノードに前記出力電流検出信号を生成する可変抵抗と、を含むことを特徴とする表示ドライバ。
6. 前記故障判定回路は、前記第１～第ｎの出力電流検出回路から出力された前記第１～第ｎの出力電流検出信号のレベルを、夫々所定の閾値と比較することにより、前記第１～第ｎのソース線に短絡故障又は電流リーク故障が生じているか否かを個別に判定することを特徴とする請求項５に記載の表示ドライバ。
7. 前記故障判定回路は、前記第１～第ｎの出力電流検出回路から出力された前記第１～第ｎの出力電流検出信号を、夫々が複数の出力電流検出信号からなる第１～第ｒ（ｒは２以上の整数）の出力電流検出信号群に区分けし、前記第１～第ｒの出力電流検出信号群の各々毎に、前記出力電流検出信号群のうちから代表する１の出力電流検出信号を選出し、選出した前記１の出力電流検出信号のレベルを所定の閾値と比較することにより、前記１の出力電流検出信号に属する出力電流検出信号群に対応したソース線群の単位で、短絡故障又は電流リーク故障が生じているか否かの判定を行うことを特徴とする請求項５に記載の表示ドライバ。
8. 第１～第ｎ（ｎは２以上の整数）のソース線と複数のゲート線とが交叉する各交叉部に表示セルが配置されている表示パネルと、
   映像信号に応じて前記表示パネルを駆動する表示ドライバと、を有する表示装置であって、
   前記表示ドライバは、
   前記映像信号にて示される各画素の輝度レベルに対応した電圧値を夫々有する第１～第ｎの階調電圧を受け、前記第１～第ｎの階調電圧の各々毎に当該階調電圧の電圧値の変化量に対応した電流を第１～第ｎの出力電流として生成し、生成した前記第１～第ｎの出力電流を前記第１～第ｎのソース線に夫々出力することで前記第１～第ｎの階調電圧に夫々対応した電圧値を有する第１～第ｎの出力電圧を前記第１～第ｎのソース線に供給する第１～第ｎのアンプ回路と、
   前記第１～第ｎの出力電流を夫々コピーした第１～第ｎのミラー電流を生成し、前記第１～第ｎのミラー電流の電流量に夫々対応したレベルを有する第１～第ｎの出力電流検出信号を出力する第１～第ｎの出力電流検出回路と、
   前記第１～第ｎの出力電流検出回路から出力された前記第１～第ｎの出力電流検出信号のレベルを夫々所定の閾値と比較することにより、前記第１～第ｎのソース線に短絡故障又は電流リーク故障が生じているか否かを個別に判定する故障判定回路と、を有し、
   前記第１～第ｎのアンプ回路の各々は、
   前記階調電圧と前記出力電圧との差分を表す差動信号を生成する差動部と、
   前記差動信号を自身のゲートで受け、自身のドレインが接続されている第１の出力ノードから前記出力電流を送出する第１のトランジスタと、を含み、
   前記第１～第ｎの出力電流検出回路の各々は、
   前記差動信号を自身のゲートで受け、自身のドレインが接続されている第２の出力ノードから前記ミラー電流を送出する第２のトランジスタと、
   前記第２の出力ノードに接続されており前記ミラー電流が流れ込むことで前記第２の出力ノードに前記出力電流検出信号を生成する可変抵抗と、を含むことを特徴とする表示装置。
9. 映像信号にて示される各画素の輝度レベルに対応した電圧値を夫々有する第１～第ｎ（ｎは２以上の整数）の階調電圧を受け、前記第１～第ｎの階調電圧の各々毎に当該階調電圧の電圧値の変化量に対応した電流を第１～第ｎの出力電流として生成し、生成した前記第１～第ｎの出力電流を表示パネルの第１～第ｎのソース線に夫々出力することで前記第１～第ｎの階調電圧に夫々対応した電圧値を有する第１～第ｎの出力電圧を前記第１～第ｎのソース線に供給する第１～第ｎのアンプ回路と、
   前記第１～第ｎのソース線の短絡故障又は電流リーク故障を判定する故障判定回路と、
   前記第１～第ｎのアンプ回路の各々と接続されている共通配線と、
   を有し、
   前記第１～第ｎのアンプ回路の各々は、
   前記階調電圧と前記出力電圧との差分を表す差動信号を生成する差動部と、
   前記差動信号を自身のゲートで受け、自身のドレインから前記出力電流を送出する第１のトランジスタと、
   前記差動信号を自身のゲートで受け、前記第１のトランジスタから送出された前記出力電流をコピーしたミラー電流を前記共通配線に送出する第２のトランジスタと、を含み、
   前記故障判定回路は、
   前記共通配線に接続されており、前記第１～第ｎのアンプ回路各々の前記第２のトランジスタから送出された前記ミラー電流を合成した電流が前記共通配線を介して流れ込むことで前記共通配線に出力電流検出信号を生成する可変抵抗と、
   前記出力電流検出信号のレベルを所定の閾値と比較することにより、前記第１～第ｎのソース線に短絡故障又は電流リーク故障が生じているか否かを判定する比較器と、を含むことを特徴とする表示ドライバ。
10. 調整値を保持するレジスタを含み、
    前記可変抵抗は、前記レジスタに保持されている前記調整値に応じて前記出力電流検出信号のレベルを調整することを特徴とする請求項９に記載の表示ドライバ。
11. 前記映像信号に基づく各画素の輝度レベルを表す第１～第ｎの表示データ片を所定タイミング毎に取り込んで出力するデータラッチ部と、
    前記データラッチ部から出力された前記第１～第ｎの表示データ片を夫々が前記表示データ片にて示される輝度レベルに対応した電圧値を有するｎ個の電圧に変換し、当該ｎ個の電圧を前記第１～第ｎの階調電圧として前記第１～第ｎのアンプ回路に供給するデコーダ部と、を含み、
    前記故障判定回路は、前記所定タイミングの時点から所定期間経過した時点で前記出力電流検出信号のレベルを前記所定の閾値と比較した結果に基づき、前記ソース線に短絡故障又は電流リーク故障が生じているか否かを判定することを特徴とする請求項９又は１０に記載の表示ドライバ。
12. 前記故障判定回路は、前記出力電流検出信号のレベルが前記所定の閾値より大きい場合に前記第１～第ｎのソース線の内の少なくとも１つに短絡故障又は電流リーク故障が生じていると判定することを特徴とする請求項１１に記載の表示ドライバ。
13. 映像信号にて示される各画素の輝度レベルに対応した電圧値を夫々有する第１～第ｎ（ｎは２以上の整数）の階調電圧を受け、前記第１～第ｎの階調電圧の各々毎に当該階調電圧の電圧値の変化量に対応した電流を第１～第ｎの出力電流として生成し、生成した前記第１～第ｎの出力電流を表示パネルの第１～第ｎのソース線に夫々出力することで前記第１～第ｎの階調電圧に夫々対応した電圧値を有する第１～第ｎの出力電圧を前記第１～第ｎのソース線に供給する第１～第ｎのアンプ回路と、
    前記第１～第ｎのソース線の短絡故障又は電流リーク故障を判定する故障判定回路と、
    前記第１～第ｎのアンプ回路を、夫々に少なくとも１つの前記アンプ回路が属する第１～第ｋ（ｋは２以上ｎ未満の整数）のアンプ回路群に区分けした、前記第１～第ｋのアンプ回路群に夫々個別に接続されている第１～第ｋの共通配線と、を有し、
    前記第１～第ｎのアンプ回路の各々は、
    前記階調電圧と前記出力電圧との差分を表す差動信号を生成する差動部と、
    前記差動信号を自身のゲートで受け、自身のドレインから前記出力電流を送出する第１のトランジスタと、
    前記差動信号を自身のゲートで受け、前記第１のトランジスタから送出された前記出力電流をコピーしたミラー電流を、前記第１～第ｋの共通配線のうちで自身が属する前記アンプ回路群が接続されている共通配線に送出する第２のトランジスタと、を含み、
    前記故障判定回路は、
    前記第１～第ｋの共通配線を１つずつ選択し、選択した１の共通配線と出力ノードとを接続するマルチプレクサと、
    前記出力ノードに接続されており、前記１の共通配線、前記マルチプレクサ及び前記出力ノードを介して、前記アンプ回路各々の前記第２のトランジスタから送出された前記ミラー電流を合成した電流が流れ込むことで前記出力ノードに出力電流検出信号を生成する可変抵抗と、
    前記出力電流検出信号のレベルを所定の閾値と比較することにより、前記第１～第ｎのソース線に短絡故障又は電流リーク故障が生じているか否かを判定する比較器と、を含むことを特徴とする表示ドライバ。