JP7801698B2 - スイッチシステム - Google Patents

Description

本開示は、スイッチシステムに関し、より詳細には、半導体スイッチを備えるスイッチシステムに関する。

特許文献１には、第１のスイッチ素子（半導体スイッチ）と、第１のスイッチ素子の両端にかかる過電圧によりブレークダウンする第１のダイオードと、第１のダイオードの電流を検出する第１の抵抗と、第１の抵抗の両端の電圧を増幅して第１のスイッチ素子の電流を制御する制御回路と、を備えるアクティブクランプ回路（スイッチシステム）が開示されている。第１のスイッチ素子は、Ｎチャンネル形ＭＯＳＦＥＴで構成されている。

特許文献１に開示されたスイッチシステムでは、半導体スイッチの両端間に接続された負荷回路の配線のインダクタンスに発生するエネルギが半導体スイッチの耐量を超える場合は、クランプ電圧が安定していても半導体スイッチの特性が劣化してしまうことがある。

特開２０１２－４９７９号公報

本開示の目的は、半導体スイッチのターンオフのときに半導体スイッチにかかるサージ電圧を抑制することが可能なスイッチシステムを提供することにある。

本開示に係る一態様のスイッチシステムは、半導体スイッチと、電圧クランプ素子と、アクティブクランプ回路と、第１制御部と、第２制御部と、ＮＯＴ回路と、を備える。前記半導体スイッチは、制御端子、第１主端子及び第２主端子を有する。前記電圧クランプ素子は、前記半導体スイッチと並列に接続されている。前記アクティブクランプ回路は、前記半導体スイッチの前記制御端子と前記第１主端子との間に接続されている。前記第１制御部は、前記半導体スイッチを制御する。前記第２制御部は、前記アクティブクランプ回路を制御する。前記アクティブクランプ回路は、第１ダイオードと、第２ダイオードと、制御スイッチと、を含む。前記第１ダイオードは、第１アノード及び第１カソードを有する。前記第１ダイオードは、前記半導体スイッチの前記第１主端子と前記第２主端子との間にかかる電圧によりブレークダウンする。前記第２ダイオードは、第２アノード及び第２カソードを有する。前記第２ダイオードでは、前記第２アノードが前記第１ダイオードの前記第１アノードに接続されている。前記制御スイッチは、前記第１ダイオードの前記第１アノードと前記半導体スイッチの前記制御端子との間に接続されている。前記第２制御部は、前記制御スイッチを制御するように構成されている。前記第１ダイオードのブレークダウン電圧は、前記電圧クランプ素子のクランプ電圧より小さい。前記制御スイッチは、第１ゲート、第１ドレイン及び第１ソースを有する第１電界効果トランジスタである。前記アクティブクランプ回路は、第２ゲート、第２ドレイン及び第２ソースを有し、前記第１電界効果トランジスタの前記第１ゲートと前記半導体スイッチの前記第２主端子との間に接続されている第２電界効果トランジスタを更に含む。前記第２制御部は、前記第２電界効果トランジスタを制御する。前記ＮＯＴ回路は、前記第１制御部と前記半導体スイッチの前記制御端子との間の信号経路と、前記第１電界効果トランジスタの前記第１ゲートと、の間に接続されている。前記第２電界効果トランジスタの前記第２ゲートには、前記第２制御部が接続されている。前記スイッチシステムでは、前記半導体スイッチをターンオフさせるために前記第１制御部から出力される制御信号が第１オン信号から第１オフ信号に変化すると前記第１電界効果トランジスタがオンし、一定期間後に第２制御部が前記第２電界効果トランジスタをオンさせると、前記第１電界効果トランジスタがオフする。

図１は、実施形態１に係るスイッチシステムの回路図である。 図２は、同上のスイッチシステムの動作説明図である。 図３は、実施形態２に係るスイッチシステムの回路図である。 図４は、実施形態３に係るスイッチシステムの回路図である。 図５は、実施形態４に係るスイッチシステムの回路図である。 図６は、実施形態５に係るスイッチシステムの回路図である。 図７は、実施形態６に係るスイッチシステムの回路図である。 図８は、実施形態７に係るスイッチシステムの回路図である。 図９は、同上のスイッチシステムの動作説明図である。 図１０は、実施形態８に係るスイッチシステムの回路図である。 図１１は、実施形態９に係るスイッチシステムの回路図である。 図１２は、同上のスイッチシステムの動作説明図である。 図１３は、実施形態１０に係るスイッチシステムの回路図である。 図１４は、同上のスイッチシステムの動作説明図である。 図１５は、実施形態１１に係るスイッチシステムの回路図である。 図１６は、同上のスイッチシステムの動作説明図である。 図１７は、実施形態１２に係るスイッチシステムの回路図である。 図１８は、実施形態１３に係るスイッチシステムの回路図である。 図１９は、実施形態１４に係るスイッチシステムの回路図である。 図２０は、実施形態１５に係るスイッチシステムの回路図である。 図２１は、実施形態１６に係るスイッチシステムの回路図である。 図２２は、実施形態１７に係るスイッチシステムの回路図である。 図２３は、実施形態１８に係るスイッチシステムの回路図である。 図２４は、同上のスイッチシステムの動作説明図である。 図２５は、実施形態１９に係るスイッチシステムの回路図である。

（実施形態１）
以下では、実施形態１に係るスイッチシステム２０について、図１及び２に基づいて説明する。

（１．１）概要
スイッチシステム２０は、図１に示すように、半導体スイッチ１と、電圧クランプ素子２と、アクティブクランプ回路３と、第１制御部４と、第２制御部５と、を備える。半導体スイッチ１は、制御端子１０、第１主端子１１及び第２主端子１２を有する。電圧クランプ素子２は、半導体スイッチ１と並列に接続されている。アクティブクランプ回路３は、半導体スイッチ１の制御端子１０と第１主端子１１との間に接続されている。第１制御部４は、半導体スイッチ１を制御する。第２制御部５は、アクティブクランプ回路３を制御する。

スイッチシステム２０では、例えば、半導体スイッチ１の第１主端子１１と第２主端子１２との間に、負荷２０１と電源２０２との直列回路を含む負荷回路２０４が接続される。スイッチシステム２０は、例えば、半導体スイッチ１の第１主端子１１が接続されている第１外部端子Ｔｍ１と、半導体スイッチ１の第２主端子１２が接続されている第２外部端子Ｔｍ２と、を更に備える。スイッチシステム２０では、例えば、第１外部端子Ｔｍ１と第２外部端子Ｔｍ２との間に、負荷回路２０４が接続される。負荷２０１及び電源２０２は、スイッチシステム２０の構成要素ではない。電源２０２は、例えば、直流電源である。直流電源の出力電圧は、例えば、１００Ｖ～４００Ｖである。

スイッチシステム２０では、第１外部端子Ｔｍ１及び第２外部端子Ｔｍ２は、半導体スイッチ１がオン状態（導通状態）のときに、半導体スイッチ１を流れる主電流Ｉ１が流れる端子である。

（１．２）スイッチシステムの各構成要素
（１．２．１）半導体スイッチ
半導体スイッチ１は、例えば、接合型電界効果トランジスタＴｒ１である。

接合型電界効果トランジスタＴｒ１は、例えば、ＧａＮ系ＧＩＴ（Gate Injection Transistor）である。この場合、接合型電界効果トランジスタＴｒ１は、例えば、基板と、バッファ層と、第１の窒化物半導体層と、第２の窒化物半導体層と、ソース電極と、ゲート電極と、ドレイン電極と、ｐ型層と、を備える。バッファ層は、基板上に形成されている。第１の窒化物半導体層は、バッファ層上に形成されている。第２の窒化物半導体層は、第１の窒化物半導体層上に形成されている。ソース電極、ゲート電極及びドレイン電極は、第２の窒化物半導体層上に形成されている。ｐ型層は、ゲート電極と第２の窒化物半導体層との間に介在している。接合型電界効果トランジスタＴｒ１では、第２の窒化物半導体層とｐ型層とでダイオード構造を構成する。基板は、例えば、シリコン基板である。バッファ層は、例えば、アンドープのＧａＮ層である。第１の窒化物半導体層は、例えば、アンドープのＧａＮ層である。第２の窒化物半導体層は、例えば、アンドープのＡｌＧａＮ層である。ｐ型層は、例えば、ｐ型ＡｌＧａＮ層である。バッファ層、第１の窒化物半導体層及び第２の窒化物半導体層のそれぞれは、ＭＯＶＰＥ（Metal Organic Vapor Phase Epitaxy）等による成長時に不可避的に混入されるＭｇ、Ｈ、Ｓｉ、Ｃ、Ｏ等の不純物が存在してもよい。

半導体スイッチ１における制御端子１０は、接合型電界効果トランジスタＴｒ１においてゲート電極に接続されているゲート端子Ｇ１である。半導体スイッチ１における第１主端子１１は、接合型電界効果トランジスタＴｒ１においてドレイン電極に接続されているドレイン端子Ｄ１である。半導体スイッチ１における第２主端子１２は、接合型電界効果トランジスタＴｒ１においてソース電極に接続されているソース端子Ｓ１である。

（１．２．２）電圧クランプ素子
電圧クランプ素子２は、上述のように、半導体スイッチ１と並列に接続されている。電圧クランプ素子２は、半導体スイッチ１がターンオフするとき半導体スイッチ１にかかるサージ電圧をクランプ電圧に抑制する過電圧保護の機能を有する。つまり、電圧クランプ素子２は、半導体スイッチ１がターンオフするときに半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧をクランプ電圧に制限する機能を有する。電圧クランプ素子２は、例えば、ツェナダイオード（例えば、ＴＶＳダイオード）である。電圧クランプ素子２を構成するツェナダイオードでは、アノードが、半導体スイッチ１の第２主端子１２に接続され、カソードが、半導体スイッチ１の第１主端子１１に接続されている。電圧クランプ素子２は、ツェナダイオードに限らず、バリスタであってもよい。電圧クランプ素子２は、ある電圧値以上の電圧が印加された際に、両端電圧がそれ以上の電圧値へ上昇することを抑制する働きがあるが、その際に電圧クランプ素子２には電流Ｉ２が流れる。

電圧クランプ素子２のクランプ電圧は、電圧クランプ素子２がクランプ動作を開始するときに電圧クランプ素子２に流れる電流Ｉ２の電流値が大きいほど大きい。したがって、半導体スイッチ１に流れている主電流Ｉ１が遮断された場合、遮断直前の半導体スイッチ１の主電流Ｉ１の電流値の大きさに応じて電圧クランプ素子２のクランプ電圧が変わる。

（１．２．３）アクティブクランプ回路
アクティブクランプ回路３は、第１ダイオード３１と、第２ダイオード３２と、制御スイッチ３３と、を含む。

第１ダイオード３１は、第１アノード及び第１カソードを有する。第１ダイオード３１では、第１カソードが半導体スイッチ１の第１主端子１１に接続されている。第１ダイオード３１は、半導体スイッチ１の第１主端子１１と第２主端子１２との間にかかる電圧によりブレークダウンする。第１ダイオード３１のブレークダウン電圧は、電圧クランプ素子２のクランプ電圧より小さい。第１ダイオード３１は、例えば、ツェナダイオードである。

第２ダイオード３２は、第２アノード及び第２カソードを有する。第２ダイオード３２では、第２アノードが第１ダイオード３１の第１アノードに接続されている。第２ダイオード３２の第２カソードは、制御スイッチ３３を介して半導体スイッチ１の制御端子１０に接続されている。

制御スイッチ３３は、第２ダイオード３２の第２カソードと半導体スイッチ１の制御端子１０との間に接続されている。したがって、制御スイッチ３３は、第１ダイオード３１の第１アノードと半導体スイッチ１の制御端子１０との間に接続されている。

制御スイッチ３３は、例えば、ゲート、ドレイン及びソースを有する電界効果トランジスタＱ１である。制御スイッチ３３では、電界効果トランジスタＱ１のドレインが第２ダイオード３２の第２カソードに接続され、電界効果トランジスタＱ１のソースが半導体スイッチ１の制御端子１０に接続され、電界効果トランジスタＱ１のゲートが第２制御部５に接続されている。電界効果トランジスタＱ１は、接合型電界効果トランジスタであるが、これに限らず、例えば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）であってもよい。

（１．２．４）第１制御部
第１制御部４は、半導体スイッチ１を制御する。第１制御部４は、半導体スイッチ１の制御端子１０に接続されている。より詳細には、第１制御部４は、半導体スイッチ１の制御端子１０と第２主端子１２との間に接続されている。第１制御部４は、第１直流電源（第１駆動電源）と、第１ＣＭＯＳ（Complementary Metal-Oxide Semiconductor）インバータと、を含む。第１制御部４は、半導体スイッチ１を制御する第１制御信号として、半導体スイッチ１をオンさせる第１オン信号（例えば、１５Ｖの電圧信号）と、半導体スイッチ１をオフさせる第１オフ信号（例えば、０Ｖの電圧信号）と、を出力可能である。第１制御部４は、例えば、第１制御信号の電圧値を０Ｖ～１５Ｖの範囲で変えることが可能である。

（１．２．５）第２制御部
第２制御部５は、制御スイッチ３３を制御するように構成されている。第２制御部５は、制御スイッチ３３を構成する電界効果トランジスタＱ１のゲートに接続されている。

第２制御部５は、電界効果トランジスタＱ１のゲートと半導体スイッチ１の第２主端子１２との間に接続されている。第２制御部５は、第２直流電源（第２駆動電源）と、第２ＣＭＯＳ（Complementary Metal-Oxide Semiconductor）インバータと、を含む。第２制御部５は、制御スイッチ３３を制御する第２制御信号として、電界効果トランジスタＱ１をオンさせる第２オン信号（例えば、１５Ｖの電圧信号）と、電界効果トランジスタＱ１をオフさせる第２オフ信号（例えば、０Ｖの電圧信号）と、を出力可能である。第２制御部５は、例えば、第２制御信号の電圧値を０Ｖ～１５Ｖの範囲で変えることが可能である。

（１．３）スイッチシステムの動作例
以下では、スイッチシステム２０の動作例について、図２に基づいて説明する。図２において、「半導体スイッチ（Ｔｒ１）」は、半導体スイッチ１（接合型電界効果トランジスタＴｒ１）の制御端子１０に入力される第１制御信号の時間変化を示している。図２において、「制御スイッチ（Ｑ１）」は、制御スイッチ３３（電界効果トランジスタＱ１）へ入力される第２制御信号の時間変化を示している。図２において「Ｖｇｓ」は、接合型電界効果トランジスタＴｒ１のソース端子Ｓ１を基準としたゲート端子Ｇ１－ソース端子Ｓ１間電圧である。したがって、「Ｖｇｓ」は、半導体スイッチ１の制御端子１０と第２主端子１２との間の電圧である。図２において、「Ｖｄｓ」は、接合型電界効果トランジスタＴｒ１のソース端子Ｓ１を基準としたドレイン端子Ｄ１－ソース端子Ｓ１間電圧である。したがって、「Ｖｄｓ」は、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧である。電圧クランプ素子２は、半導体スイッチ１に並列に接続されているので、電圧クランプ素子２の両端電圧は、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧Ｖｄｓと同じである。

図２は、例えば、時点ｔ１において負荷回路２０４に短絡異常が発生して半導体スイッチ１の主電流Ｉ１が増加し始めた場合の動作説明図である。

時点ｔ２において第２制御部５から出力される第２制御信号がオフ信号（第２オフ信号）からオン信号（第２オン信号）に変化すると、アクティブクランプ回路３の制御スイッチ３３がオンされる。

その後、例えば、時点ｔ３において主電流Ｉ１が閾値に達して第１制御部４から出力される第１制御信号がオン信号（第１オン信号）からオフ信号（第１オフ信号）に変化すると、半導体スイッチ１がターンオフされる。スイッチシステム２０では、第１ダイオード３１のブレークダウン電圧が電圧クランプ素子２のクランプ電圧より小さいので、第１ダイオード３１が電圧クランプ素子２より早くブレークダウンし、第１ダイオード３１を流れる電流が電圧クランプ素子２及び制御スイッチ３３を通って半導体スイッチ１の制御端子１０に流れ込む。これにより、半導体スイッチ１は、オフ状態（非導通状態）から、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧Ｖｄｓの値が第１ダイオード３１のクランプ電圧と同程度の電圧値になるような主電流Ｉ１が流れる半導通状態に移行する。この結果、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧Ｖｄｓがアクティブクランプ回路３によってクランプされて、負荷回路２０４の配線２０３のインダクタンス成分に蓄えられていたエネルギの一部を半導体スイッチ１で消費する。半導体スイッチ１に流れる主電流Ｉ１は、時点ｔ３から減少し始める。半導通状態は、非導通状態（オフ状態）と導通状態（オン状態）との中間の状態である。半導通状態は、例えば、直流電源からなる電源２０２の出力電圧が４００Ｖ、アクティブクランプ回路３によるクランプ電圧が２００Ｖの場合、半導体スイッチ１に２００Ｖが印加される程度の状態である。すなわち、半導体スイッチ１の抵抗値と半導体スイッチ１に流れるリーク電流（主電流Ｉ１）との積が２００Ｖになるような状態である。

時点ｔ３から一定期間Ｔ０後の時点ｔ４において第２制御部５から出力される第２制御信号がオン信号（第２オン信号）からオフ信号（第２オフ信号）に変化すると、半導体スイッチ１がターンオフし、電圧クランプ素子２に電流Ｉ２が流れ始めて半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧Ｖｄｓが電圧クランプ素子２のクランプ電圧にクランプされ、半導体スイッチ１の主電流Ｉ１の電流変化率（－ｄＩ１／ｄｔ）の絶対値が大きくなって主電流Ｉ１が急激にゼロまで低下する。そして、電圧クランプ素子２の電流Ｉ２が低下し始める。

時点ｔ５において電圧クランプ素子２の電流Ｉ２がゼロになると、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧Ｖｄｓはクランプ電圧よりも低い一定電圧となる。

スイッチシステム２０は、時点ｔ４における半導体スイッチ１の主電流Ｉ１の電流値を、時点ｔ３における半導体スイッチ１の主電流Ｉ１の電流値よりも小さくできる。これにより、スイッチシステム２０は、電圧クランプ素子２のクランプ電圧を小さくすることができ、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧Ｖｄｓを小さくすることができる。

スイッチシステム２０では、第１制御部４が半導体スイッチ１をオン状態とする第１オン信号を出力しており半導体スイッチ１をオフ状態とする第１オフ信号を出力する前に、第２制御部５が制御スイッチ３３をオン状態とする第２オン信号を出力する。スイッチシステム２０では、第１制御部４が第１オフ信号を出力してから一定期間Ｔ０後に、第２制御部５が制御スイッチ３３をオフ状態とする第２オフ信号を出力する。スイッチシステム２０は、例えば、負荷回路２０４に異常が発生した場合に第１制御部４及び第２制御部５を制御するタイミング制御部を備えている。タイミング制御部は、例えば、負荷回路２０４に異常が発生して半導体スイッチ１に流れる主電流Ｉ１が閾値を超えた場合に、第１制御部４及び第２制御部５を制御する。

（１．４）利点
実施形態１に係るスイッチシステム２０は、半導体スイッチ１と、電圧クランプ素子２と、アクティブクランプ回路３と、第１制御部４と、第２制御部５と、を備える。半導体スイッチ１は、制御端子１０、第１主端子１１及び第２主端子１２を有する。電圧クランプ素子２は、半導体スイッチ１と並列に接続されている。アクティブクランプ回路３は、半導体スイッチ１の制御端子１０と第１主端子１１との間に接続されている。第１制御部４は、半導体スイッチ１を制御する。第２制御部５は、アクティブクランプ回路３を制御する。アクティブクランプ回路３は、第１ダイオード３１と、第２ダイオード３２と、制御スイッチ３３と、を含む。第１ダイオード３１は、第１アノード及び第１カソードを有する。第１ダイオード３１は、半導体スイッチ１の第１主端子１１と第２主端子１２との間にかかる電圧によりブレークダウンする。第２ダイオード３２は、第２アノード及び第２カソードを有する。第２ダイオード３２では、第２アノードが第１ダイオード３１の第１アノードに接続されている。制御スイッチ３３は、第１ダイオード３１の第１アノードと半導体スイッチ１の制御端子１０との間に接続されている。第２制御部５は、制御スイッチ３３を制御するように構成されている。第１ダイオード３１のブレークダウン電圧は、電圧クランプ素子２のクランプ電圧より小さい。

実施形態１に係るスイッチシステム２０は、半導体スイッチ１のターンオフのときに半導体スイッチ１にかかるサージ電圧を抑制することが可能となる。より詳細には、実施形態１に係るスイッチシステム２０は、電圧クランプ素子２が半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧Ｖｄｓをクランプするときの半導体スイッチ１の主電流Ｉ１の電流値を低減でき、クランプ電圧を低減できる。これにより、スイッチシステム２０は、半導体スイッチ１のターンオフのときに半導体スイッチ１の第１主端子１１と第２主端子１２との間にかかるサージ電圧を抑制することが可能となり、半導体スイッチ１及び電圧クランプ素子２それぞれの特性劣化（例えば、短寿命化）を抑制することが可能となる。また、スイッチシステム２０は、クランプ電圧を低減できるので、負荷回路２０４の負荷２０１の特性劣化も抑制することが可能となる。

（実施形態２）
以下、実施形態２に係るスイッチシステム２０Ａについて、図３に基づいて説明する。

実施形態２に係るスイッチシステム２０Ａは、実施形態１に係るスイッチシステム２０（図１参照）と略同じであり、アクティブクランプ回路３及び第２制御部５の代わりにアクティブクランプ回路３Ａ及び第２制御部５Ａを備える点で、実施形態１に係るスイッチシステム２０と相違する。実施形態２に係るスイッチシステム２０Ａに関し、実施形態１に係るスイッチシステム２０と同様の構成要素については、同一の符号を付して説明を省略する。

アクティブクランプ回路３Ａは、アクティブクランプ回路３と同様、第１ダイオード３１と、第２ダイオード３２と、制御スイッチ３３と、を含む。以下では、制御スイッチ３３を構成する電界効果トランジスタＱ１を第１電界効果トランジスタＱ１と称し、電界効果トランジスタＱ１のゲート、ドレイン及びソースを、それぞれ第１ゲート、第１ドレイン及び第１ソースとも称する。

アクティブクランプ回路３Ａは、第２電界効果トランジスタＱ２を更に含む。第２電界効果トランジスタＱ２は、第２ゲート、第２ドレイン及び第２ソースを有する。第２電界効果トランジスタＱ２は、第１電界効果トランジスタＱ１の第１ゲートと半導体スイッチ１の第２主端子１２との間に接続されている。第２電界効果トランジスタＱ２では、第２ドレインが第１電界効果トランジスタＱ１の第１ゲートに接続され、第２ソースが半導体スイッチ１の第２主端子１２に接続され、第２ゲートが第２制御部５に接続されている。第２電界効果トランジスタＱ２は、接合型電界効果トランジスタであるが、これに限らず、例えば、ＭＯＳＦＥＴであってもよい。

第２制御部５Ａは、第１電界効果トランジスタＱ１及び第２電界効果トランジスタＱ２を制御する。

スイッチシステム２０Ａでは、第２制御部５Ａが、第２電界効果トランジスタＱ２をオンさせることで第１電界効果トランジスタＱ１をオフさせる。第２制御部５Ａは、第１電界効果トランジスタＱ１をオンさせてから、一定期間後に第２電界効果トランジスタＱ２をオンさせることによって第１電界効果トランジスタＱ１をオフさせる。これにより、第２制御部５Ａは、アクティブクランプ回路３Ａの制御スイッチ３３を一定期間だけオン状態とすることができる。

スイッチシステム２０Ａは、スイッチシステム２０と同様、第１ダイオード３１のブレークダウン電圧が電圧クランプ素子２のクランプ電圧より小さい。よって、スイッチシステム２０Ａは、制御スイッチ３３（第１電界効果トランジスタＱ１）がオンされ半導体スイッチ１がターンオフすると、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧がアクティブクランプ回路３Ａによってクランプされて、負荷回路２０４の配線２０３のインダクタンス成分に蓄えられていたエネルギの一部を半導体スイッチ１で消費する。スイッチシステム２０Ａでは、アクティブクランプ回路３Ａの制御スイッチ３３がオン状態からオフ状態になると、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧が電圧クランプ素子２によりクランプされる。

実施形態２に係るスイッチシステム２０Ａは、実施形態１に係るスイッチシステム２０と同様、半導体スイッチ１のターンオフのときに半導体スイッチ１にかかるサージ電圧を抑制することが可能となる。

（実施形態３）
以下、実施形態３に係るスイッチシステム２０Ｂについて、図４に基づいて説明する。

実施形態３に係るスイッチシステム２０Ｂは、実施形態２に係るスイッチシステム２０Ａ（図３参照）と略同じであり、遅延回路６を更に備える点で、実施形態２に係るスイッチシステム２０Ａと相違する。実施形態３に係るスイッチシステム２０Ｂに関し、実施形態２に係るスイッチシステム２０Ａと同様の構成要素については、同一の符号を付して説明を省略する。

遅延回路６は、第２制御部５Ａと第１電界効果トランジスタＱ１の第１ゲートとの間の信号経路と、第２電界効果トランジスタＱ２の第２ゲートと、の間に接続されている。したがって、スイッチシステム２０Ｂでは、第２電界効果トランジスタＱ２の第２ゲートが遅延回路６を介して第２制御部５Ａに接続されている。

スイッチシステム２０Ｂでは、第１電界効果トランジスタＱ１及び第２電界効果トランジスタＱ２は、第２制御部５Ａからの第２制御信号でオン、オフするが、第２電界効果トランジスタＱ２のスイッチング動作が第１電界効果トランジスタＱ１のスイッチング動作よりも一定期間（遅延回路６による遅延時間）だけ遅れる。これにより、アクティブクランプ回路３Ａは、制御スイッチ３３である第１電界効果トランジスタＱ１がオンした後、一定期間後にオフする。

スイッチシステム２０Ｂは、スイッチシステム２０Ａと同様、第１ダイオード３１のブレークダウン電圧が電圧クランプ素子２のクランプ電圧より小さい。よって、スイッチシステム２０Ｂは、制御スイッチ３３（第１電界効果トランジスタＱ１）がオンされ半導体スイッチ１がターンオフすると、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧がアクティブクランプ回路３Ａによってクランプされて、負荷回路２０４の配線２０３のインダクタンス成分に蓄えられていたエネルギの一部を半導体スイッチ１で消費する。スイッチシステム２０Ｂでは、アクティブクランプ回路３Ａの制御スイッチ３３がオン状態からオフ状態になると、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧が電圧クランプ素子２によりクランプされる。

実施形態３に係るスイッチシステム２０Ｂは、実施形態２に係るスイッチシステム２０Ａと同様、半導体スイッチ１のターンオフのときに半導体スイッチ１にかかるサージ電圧を抑制することが可能となる。

（実施形態４）
以下、実施形態４に係るスイッチシステム２０Ｃについて、図５に基づいて説明する。

実施形態４に係るスイッチシステム２０Ｃは、実施形態２に係るスイッチシステム２０Ａ（図３参照）と略同じであり、ＮＯＴ回路７を更に備える点で、実施形態２に係るスイッチシステム２０Ａと相違する。実施形態４に係るスイッチシステム２０Ｃに関し、実施形態２に係るスイッチシステム２０Ａと同様の構成要素については、同一の符号を付して説明を省略する。

ＮＯＴ回路７は、第１制御部４と半導体スイッチ１の制御端子１０との間の信号経路と、第１電界効果トランジスタＱ１の第１ゲートと、の間に接続されている。第２電界効果トランジスタＱ２の第２ゲートには、第２制御部５Ａが接続されている。

ＮＯＴ回路７は、第１制御部４から出力される半導体スイッチ１の第１制御信号がオン信号からオフ信号に変化すると、第１電界効果トランジスタＱ１に対してオン信号を出力する。このため、スイッチシステム２０Ｃでは、半導体スイッチ１がターンオフすると、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧が上昇しアクティブクランプ回路３Ａが通電される。一定期間後、第２制御部５Ａが、オフ状態の第２電界効果トランジスタＱ２をオンさせる。これにより、スイッチシステム２０Ｃでは、第１電界効果トランジスタＱ１がオフする。すると、スイッチシステム２０Ｃでは、半導体スイッチ１が完全にオフ状態となるので、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧が更に上昇し、電圧クランプ素子２がクランプ動作を開始する。

スイッチシステム２０Ｃは、スイッチシステム２０Ａと同様、第１ダイオード３１のブレークダウン電圧が電圧クランプ素子２のクランプ電圧より小さい。よって、スイッチシステム２０Ｃは、制御スイッチ３３（第１電界効果トランジスタＱ１）がオンされ半導体スイッチ１がターンオフすると、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧がアクティブクランプ回路３Ａによってクランプされて、負荷回路２０４の配線２０３のインダクタンス成分に蓄えられていたエネルギの一部を半導体スイッチ１で消費する。スイッチシステム２０Ｃでは、アクティブクランプ回路３Ａの制御スイッチ３３がオン状態からオフ状態になると、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧が電圧クランプ素子２によりクランプされる。

実施形態４に係るスイッチシステム２０Ｃは、実施形態２に係るスイッチシステム２０Ａと同様、半導体スイッチ１のターンオフのときに半導体スイッチ１にかかるサージ電圧を抑制することが可能となる。

（実施形態５）
以下、実施形態５に係るスイッチシステム２０Ｄについて、図６に基づいて説明する。

実施形態５に係るスイッチシステム２０Ｄは、実施形態４に係るスイッチシステム２０Ｃ（図５参照）と略同じであり、第２制御部５Ａの代わりに、第２制御部５Ｄを備える点で、実施形態４に係るスイッチシステム２０Ｃと相違する。実施形態５に係るスイッチシステム２０Ｄに関し、実施形態４に係るスイッチシステム２０Ｃと同様の構成要素については、同一の符号を付して説明を省略する。

スイッチシステム２０Ｄでは、第２制御部５Ｄは、遅延回路５２を含む。遅延回路５２は、ＮＯＴ回路７の出力端子と第１電界効果トランジスタＱ１との間の信号経路と、第２電界効果トランジスタＱ２の第２ゲートと、の間に接続されている。遅延回路５２は、入力された信号を一定期間だけ遅延させた信号を出力する。遅延回路５２は、例えば、アナログ遅延回路であるが、これに限らず、タイマＩＣであってもよいし、第１制御部４を含むＩＣ（Integrated Circuit）に集積化されていてもよい。

第２制御部５Ｄの遅延回路５２に入力される信号は、第１制御部４から出力された第１制御信号がＮＯＴ回路７により反転された信号である。第２制御部５Ｄから出力される信号は、遅延回路５２に入力された信号を遅延回路５２により一定期間だけ遅延させた信号である。したがって、第２電界効果トランジスタＱ２がスイッチングされるタイミングは、第１電界効果トランジスタＱ１がスイッチングされるタイミングよりも一定期間だけ遅延されたタイミングである。

スイッチシステム２０Ｄでは、第１制御信号が第１オン信号から第１オフ信号に変化した場合、第２制御信号は、第２オフ信号から第２オン信号に変化する。これにより、半導体スイッチ１がターンオフする一方で、第１電界効果トランジスタＱ１がオフ状態からオン状態に変化する。第１電界効果トランジスタＱ１がオン状態に変化してから、一定期間後に第２電界効果トランジスタＱ２がオフ状態からオン状態に変化する。第２電界効果トランジスタＱ２がオン状態になると、第１電界効果トランジスタＱ１がオン状態からオフ状態に変化する。

スイッチシステム２０Ｄは、スイッチシステム２０Ｃと同様、第１ダイオード３１のブレークダウン電圧が電圧クランプ素子２のクランプ電圧より小さい。よって、スイッチシステム２０Ｄは、制御スイッチ３３（第１電界効果トランジスタＱ１）がオンされ半導体スイッチ１がターンオフすると、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧がアクティブクランプ回路３Ａによってクランプされて、負荷回路２０４の配線２０３のインダクタンス成分に蓄えられていたエネルギの一部を半導体スイッチ１で消費する。スイッチシステム２０Ｄでは、アクティブクランプ回路３Ａの制御スイッチ３３がオン状態からオフ状態になると、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧が電圧クランプ素子２によりクランプされる。

実施形態５に係るスイッチシステム２０Ｄは、実施形態４に係るスイッチシステム２０Ｃと同様、半導体スイッチ１のターンオフのときに半導体スイッチ１にかかるサージ電圧を抑制することが可能となる。

（実施形態６）
以下、実施形態６に係るスイッチシステム２０Ｅについて、図７に基づいて説明する。

実施形態６に係るスイッチシステム２０Ｅは、実施形態５に係るスイッチシステム２０Ｄ（図６参照）と略同じであり、第１駆動回路８を更に備える点で、実施形態５に係るスイッチシステム２０Ｄと相違する。また、実施形態６に係るスイッチシステム２０Ｅは、実施形態５に係るスイッチシステム２０Ｄにおける第２制御部５Ｄの代わりに、第２制御部５Ｅを備える点で、実施形態５に係るスイッチシステム２０Ｄと相違する。実施形態６に係るスイッチシステム２０Ｅに関し、実施形態５に係るスイッチシステム２０Ｄと同様の構成要素については、同一の符号を付して説明を省略する。

第１駆動回路８は、第１ゲート抵抗Ｒｇ１を有する。第１ゲート抵抗Ｒｇ１は、ＮＯＴ回路７の出力端子と第１電界効果トランジスタＱ１の第１ゲートとの間に接続されている。第２制御部５Ｅでは、遅延回路５２は、第２ゲート抵抗Ｒｇ２と、キャパシタＣ２と、を有する第２駆動回路９で構成されている。第２ゲート抵抗Ｒｇ２は、ＮＯＴ回路７の出力端子と第２電界効果トランジスタＱ２の第２ゲートとの間に接続されている。キャパシタＣ２は、第２電界効果トランジスタＱ２の第２ゲートと第２ソースとの間に接続されている。

スイッチシステム２０Ｅでは、半導体スイッチ１をターンオフさせるときに第１制御部４の制御信号が第１オン信号から第１オフ信号に変化すると、第１電界効果トランジスタＱ１がオンし、一定期間後に第２電界効果トランジスタＱ２がオンする。アクティブクランプ回路３Ａは、第２電界効果トランジスタＱ２がオンすると、第１電界効果トランジスタＱ１がオフする。

スイッチシステム２０Ｅは、スイッチシステム２０Ｄと同様、第１ダイオード３１のブレークダウン電圧が電圧クランプ素子２のクランプ電圧より小さい。よって、スイッチシステム２０Ｅは、制御スイッチ３３（第１電界効果トランジスタＱ１）がオンされ半導体スイッチ１がターンオフすると、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧がアクティブクランプ回路３Ａによってクランプされて、負荷回路２０４の配線２０３のインダクタンス成分に蓄えられていたエネルギの一部を半導体スイッチ１で消費する。スイッチシステム２０Ｅでは、アクティブクランプ回路３Ａの制御スイッチ３３がオン状態からオフ状態になると、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧が電圧クランプ素子２によりクランプされる。

実施形態６に係るスイッチシステム２０Ｅは、実施形態５に係るスイッチシステム２０Ｄと同様、半導体スイッチ１のターンオフのときに半導体スイッチ１にかかるサージ電圧を抑制することが可能となる。

また、実施形態６に係るスイッチシステム２０Ｅは、遅延回路５２を第２ゲート抵抗Ｒｇ２とキャパシタＣ２とで構成できるので、低コスト化を図れる。

（実施形態７）
以下、実施形態７に係るスイッチシステム２０Ｆについて、図８及び９に基づいて説明する。

実施形態７に係るスイッチシステム２０Ｆは、実施形態６に係るスイッチシステム２０Ｅ（図７参照）と略同じであり、第３駆動回路１３を更に備える点で、実施形態６に係るスイッチシステム２０Ｅと相違する。また、実施形態７に係るスイッチシステム２０Ｆは、実施形態６に係るスイッチシステム２０ＥにおけるＮＯＴ回路７の代わりに、ＮＯＴ回路７Ｆを備える点で、実施形態６に係るスイッチシステム２０Ｅと相違する。実施形態７に係るスイッチシステム２０Ｆに関し、実施形態６に係るスイッチシステム２０Ｅと同様の構成要素については、同一の符号を付して説明を省略する。

第３駆動回路１３は、第１制御部４と半導体スイッチ１の制御端子１０との間に接続されている。第３駆動回路１３は、第１制御部４と半導体スイッチ１の制御端子１０との間に接続されている第３ゲート抵抗Ｒｇ３を含む。

ＮＯＴ回路７Ｆは、電源７１と、抵抗７２と、第３電界効果トランジスタＱ３と、第４駆動回路７４と、を含む。電源７１は、直流電源である。抵抗７２は、電源７１に直列接続されている。第３電界効果トランジスタＱ３は、第３ゲート、第３ドレイン及び第３ソースを有する。第３電界効果トランジスタＱ３は、抵抗７２に直列接続されている。第３電界効果トランジスタＱ３では、第３ドレインが抵抗７２に接続され、第３ソースが第２電界効果トランジスタＱ２の第２ソース及び半導体スイッチ１の第２主端子１２に接続されている。第３電界効果トランジスタＱ３は、接合型電界効果トランジスタであるが、これに限らず、例えば、ＭＯＳＦＥＴであってもよい。第４駆動回路７４は、第１制御部４と第３電界効果トランジスタＱ３の第３ゲートとの間に接続されている。第４駆動回路７４は、第１制御部４と第３電界効果トランジスタＱ３の第３ゲートとの間に接続されているゲート抵抗Ｒｇ４（第４ゲート抵抗Ｒｇ４）を含む。

実施形態７に係るスイッチシステム２０Ｆでは、半導体スイッチ１をターンオフさせるために第１制御部４から出力される制御信号が第１オン信号から第１オフ信号に変化したときに、第１電界効果トランジスタＱ１がオンするまでの時間が、半導体スイッチ１がターンオフし始めるまでの時間よりも短い。また、スイッチシステム２０Ｆでは、第１電界効果トランジスタＱ１がオンしてから、一定期間後に、第２電界効果トランジスタＱ２がオンする。スイッチシステム２０Ｆでは、第２電界効果トランジスタＱ２がオンすると、第１電界効果トランジスタＱ１がオフする。

以下では、スイッチシステム２０Ｆの動作例について、図９に基づいて説明する。図９において、「半導体スイッチ（Ｔｒ１）」は、半導体スイッチ１（接合型電界効果トランジスタＴｒ１）の制御端子１０に入力される第１制御信号の時間変化を示している。図９において、「制御スイッチ（Ｑ１）」は、制御スイッチ３３（第１電界効果トランジスタＱ１）へ入力される第２制御信号の時間変化を示している。図９において、「第２ＦＥＴ（Ｑ２）」は、第２電界効果トランジスタＱ２の第２ゲートに入力される第３制御信号の時間変化を示している。図９において、「第３ＦＥＴ（Ｑ３）」は、第３電界効果トランジスタＱ３の第３ゲートに入力される制御信号の時間変化を示している。図９において「Ｖｇｓ」は、接合型電界効果トランジスタＴｒ１のソース端子Ｓ１を基準としたゲート端子Ｇ１－ソース端子Ｓ１間電圧である。したがって、「Ｖｇｓ」は、半導体スイッチ１の制御端子１０と第２主端子１２との間の電圧である。図９において、「Ｖｄｓ」は、接合型電界効果トランジスタＴｒ１のソース端子Ｓ１を基準としたドレイン端子Ｄ１－ソース端子Ｓ１間電圧である。したがって、「Ｖｄｓ」は、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧である。電圧クランプ素子２は、半導体スイッチ１に並列に接続されているので、電圧クランプ素子２の両端電圧は、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧Ｖｄｓと同じである。

図９は、スイッチシステム２０Ｆの動作に関して、例えば、時点ｔ１１において負荷回路２０４に短絡異常が発生して半導体スイッチ１の主電流Ｉ１が増加し始めた場合の動作説明図である。

時点ｔ１２において第１制御信号が第１オン信号から第１オフ信号に変化し、第２制御信号が第２オフ信号から第２オン信号に変化し、第３電界効果トランジスタＱ３への制御信号がオン信号からオフ信号に変化する。これにより、半導体スイッチ１のターンオフが開始されるとともに、アクティブクランプ回路３の制御スイッチ３３（第１電界効果トランジスタＱ１）がオンされる。アクティブクランプ回路３の制御スイッチ３３がオンになると、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧Ｖｄｓがアクティブクランプ回路３によってクランプされて、負荷回路２０４の配線２０３のインダクタンス成分に蓄えられていたエネルギの一部を半導体スイッチ１で消費する。半導体スイッチ１に流れる主電流Ｉ１は、時点ｔ１２から減少し始める。

時点ｔ１２から一定期間Ｔ０後の時点ｔ１３において第２電界効果トランジスタＱ２への第３制御信号がオフ信号からオン信号に変化し、制御スイッチ３３への第２制御信号がオン信号（第２オン信号）からオフ信号（第２オフ信号）に変化すると、電圧クランプ素子２に電流Ｉ２が流れ始めて半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧Ｖｄｓが電圧クランプ素子２のクランプ電圧にクランプされ、半導体スイッチ１の主電流Ｉ１の電流変化率（－ｄＩ１／ｄｔ）の絶対値が大きくなって主電流Ｉ１が急激にゼロまで低下する。そして、電圧クランプ素子２の電流Ｉ２が減少し始める。

時点ｔ１４において電圧クランプ素子２の電流Ｉ２がゼロになると、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧Ｖｄｓはクランプ電圧よりも低い一定電圧となる。

スイッチシステム２０Ｆでは、時点ｔ１３における半導体スイッチ１の主電流Ｉ１の電流値が時点ｔ１２における半導体スイッチ１の主電流Ｉ１の電流値よりも小さい。これにより、スイッチシステム２０Ｆは、電圧クランプ素子２のクランプ電圧を小さくすることができる。

スイッチシステム２０Ｆは、スイッチシステム２０Ｅと同様、第１ダイオード３１のブレークダウン電圧が電圧クランプ素子２のクランプ電圧より小さい。よって、スイッチシステム２０Ｆは、制御スイッチ３３（第１電界効果トランジスタＱ１）がオンされ半導体スイッチ１がターンオフすると、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧がアクティブクランプ回路３Ａによってクランプされて、負荷回路２０４の配線２０３のインダクタンス成分に蓄えられていたエネルギの一部を半導体スイッチ１で消費する。スイッチシステム２０Ｆでは、アクティブクランプ回路３Ａの制御スイッチ３３がオン状態からオフ状態になると、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧が電圧クランプ素子２によりクランプされる。

実施形態７に係るスイッチシステム２０Ｆは、実施形態６に係るスイッチシステム２０Ｅと同様、半導体スイッチ１のターンオフのときに半導体スイッチ１にかかるサージ電圧を抑制することが可能となる。

（実施形態８）
以下、実施形態８に係るスイッチシステム２０Ｇについて、図１０に基づいて説明する。

実施形態８に係るスイッチシステム２０Ｇは、実施形態７に係るスイッチシステム２０Ｆ（図８参照）と略同じであり、実施形態７に係るスイッチシステム２０Ｆにおける第３駆動回路１３の代わりに、第３駆動回路１３Ｇを備える点で、実施形態７に係るスイッチシステム２０Ｆと相違する。また、実施形態８に係るスイッチシステム２０Ｇは、実施形態７に係るスイッチシステム２０ＦにおけるＮＯＴ回路７Ｆの代わりにＮＯＴ回路７Ｇを備える点で、実施形態７に係るスイッチシステム２０Ｆと相違する。ＮＯＴ回路７Ｇは、ＮＯＴ回路７Ｆの第４駆動回路７４を含まない。したがって、第３電界効果トランジスタＱ３の第３ゲートは、第１制御部４に直接接続されている。実施形態８に係るスイッチシステム２０Ｇに関し、実施形態７に係るスイッチシステム２０Ｆと同様の構成要素については、同一の符号を付して説明を省略する。

第３駆動回路１３Ｇは、半導体スイッチ１をターンオンさせる第１経路１３１と、半導体スイッチ１をターンオフさせる第２経路１３２と、を有する。半導体スイッチ１をターンオンさせる第１経路１３１とは、半導体スイッチ１の制御端子１０に電荷を充電するための充電経路を意味する。半導体スイッチ１をターンオフさせる第２経路１３２とは、半導体スイッチ１の制御端子１０の電荷を放電させるための放電経路を意味する。

第１経路１３１は、第３ダイオード１３３と、第３ゲート抵抗Ｒｇ３と、を含む。第３ダイオード１３３は、第３アノード及び第３カソードを有する。第３ダイオード１３３では、第３カソードが半導体スイッチ１の制御端子１０に接続されている。第３ダイオード１３３では、第３アノードが第１制御部４に接続されている。第３ゲート抵抗Ｒｇ３は、第３ダイオード１３３に直列に接続されている。第１経路１３１は、第３ダイオード１３３の第３カソードが第３ゲート抵抗Ｒｇ３を介して半導体スイッチ１の制御端子１０に接続されているが、これに限らず、第３ダイオード１３３の第３カソードが半導体スイッチ１の制御端子１０に直接接続され、第３ダイオード１３３の第３アノードが第３ゲート抵抗Ｒｇ３を介して第１制御部４に接続されていてもよい。「第３ダイオード１３３の第３カソードが半導体スイッチ１の制御端子１０に直接接続され」とは、第３ダイオード１３３の第３カソードが他の回路素子（第３ゲート抵抗Ｒｇ３等）を介さずに半導体スイッチ１の制御端子１０に接続されていることを意味する。

第２経路１３２は、抵抗１３４を含む。抵抗１３４は、第１制御部４と半導体スイッチ１の制御端子１０との間に接続されている。より詳細には、第２経路１３２では、抵抗１３４の一端が第１制御部４に接続され、抵抗１３４の他端が半導体スイッチ１の制御端子１０に接続されている。スイッチシステム２０Ｇでは、半導体スイッチ１がオフするよりも先にアクティブクランプ回路３Ａの第１電界効果トランジスタＱ１がオンする。第２経路１３２の抵抗１３４の抵抗値は、第１経路１３１の第３ゲート抵抗Ｒｇ３の抵抗値よりも小さい。これにより、スイッチシステム２０Ｇは、例えば半導体スイッチ１を構成する接合型電界効果トランジスタＴｒ１がＧａＮ系ＧＩＴの場合、半導体スイッチ１をターンオンさせるときに抵抗１３４がターンオン特性に与える影響を小さくすることが可能となる。また、スイッチシステム２０Ｇは、半導体スイッチ１をターンオフさせるときに第１経路１３１が利用されずに第２経路１３２が利用されるので、アクティブクランプ回路３Ａの制御スイッチ３３がオンするよりも先に半導体スイッチ１がターンオフしないようにすることが可能となる。

スイッチシステム２０Ｇは、スイッチシステム２０Ｆと同様、第１ダイオード３１のブレークダウン電圧が電圧クランプ素子２のクランプ電圧より小さい。よって、スイッチシステム２０Ｇは、制御スイッチ３３（第１電界効果トランジスタＱ１）がオンされ半導体スイッチ１がターンオフすると、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧がアクティブクランプ回路３Ａによってクランプされて、負荷回路２０４の配線２０３のインダクタンス成分に蓄えられていたエネルギの一部を半導体スイッチ１で消費する。スイッチシステム２０Ｇでは、アクティブクランプ回路３Ａの制御スイッチ３３がオン状態からオフ状態になると、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧が電圧クランプ素子２によりクランプされる。

実施形態８に係るスイッチシステム２０Ｇは、実施形態７に係るスイッチシステム２０Ｆと同様、半導体スイッチ１のターンオフのときに半導体スイッチ１にかかるサージ電圧を抑制することが可能となる。

（実施形態９）
以下、実施形態９に係るスイッチシステム２０Ｈについて、図１１及び１２に基づいて説明する。

実施形態９に係るスイッチシステム２０Ｈは、実施形態１に係るスイッチシステム２０（図１参照）と略同じであり、実施形態１に係るスイッチシステム２０におけるアクティブクランプ回路３及び第２制御部５の代わりに、アクティブクランプ回路３Ｈ及び第２制御部５Ｈを備える点で、実施形態１に係るスイッチシステム２０と相違する。実施形態９に係るスイッチシステム２０Ｈに関し、実施形態１に係るスイッチシステム２０と同様の構成要素については、同一の符号を付して説明を省略する。

アクティブクランプ回路３Ｈは、半導体スイッチ１の制御端子１０と第１主端子１１との間に接続されている。アクティブクランプ回路３Ｈは、実施形態１に係るスイッチシステム２０のアクティブクランプ回路３における制御スイッチ３３の代わりに、制御スイッチ３３Ｈを含んでいる。制御スイッチ３３Ｈは、第１ダイオード３１の第１アノードと半導体スイッチ１の制御端子１０との間に接続されている。制御スイッチ３３Ｈは、ベース、コレクタ及びエミッタを有するｐｎｐトランジスタＱｐ１である。ｐｎｐトランジスタＱｐ１では、エミッタが第２ダイオード３２の第２カソードに接続され、コレクタが半導体スイッチ１の制御端子１０に接続されている。したがって、ｐｎｐトランジスタＱｐ１のコレクタは、第１制御部４と半導体スイッチ１の制御端子１０との間の信号経路に接続されている。

第２制御部５Ｈは、アクティブクランプ回路３Ｈを制御する。第２制御部５Ｈは、第１抵抗Ｒ１と、第２抵抗Ｒ２と、電界効果トランジスタＱ４と、遅延回路５４と、を含む。

第１抵抗Ｒ１は、ｐｎｐトランジスタＱｐ１のベースとエミッタとの間に接続されている。したがって、第１抵抗Ｒ１は、第２ダイオード３２の第２カソードに接続されている。第２抵抗Ｒ２は、ｐｎｐトランジスタＱｐ１のベースに接続されており、第１抵抗Ｒ１に直列に接続されている。

電界効果トランジスタＱ４は、ゲート、ドレイン及びソースを有する。電界効果トランジスタＱ４は、第２抵抗Ｒ２と半導体スイッチ１の第２主端子１２との間に接続されている。電界効果トランジスタＱ４は、接合型電界効果トランジスタであるが、これに限らず、例えば、ＭＯＳＦＥＴであってもよい。

遅延回路５４は、第１制御部４と電界効果トランジスタＱ４のゲートとの間に接続されている。遅延回路５４は、ゲート抵抗Ｒｇ４と、キャパシタＣ４と、を含む。ゲート抵抗Ｒｇ４は、第１制御部４と電界効果トランジスタＱ４のゲートとの間に接続されている。キャパシタＣ４は、電界効果トランジスタＱ４のゲートとソースとの間に接続されている。遅延回路５４は、第１制御部４から半導体スイッチ１に対して出力される第１制御信号を一定期間だけ遅延させた信号をアクティブクランプ回路３Ｈの電界効果トランジスタＱ４のゲートに対して出力する。

スイッチシステム２０Ｈでは、スイッチシステム２０と同様、第１ダイオード３１のブレークダウン電圧は、電圧クランプ素子２のクランプ電圧より小さい。

以下では、スイッチシステム２０Ｈの動作例について、図１２に基づいて説明する。図１２において、「半導体スイッチ（Ｔｒ１）」は、半導体スイッチ１（接合型電界効果トランジスタＴｒ１）の制御端子１０に入力される第１制御信号の時間変化を示している。図１２において、「制御スイッチ（Ｑｐ１）」は、制御スイッチ３３Ｈ（ｐｎｐトランジスタＱｐ１）の状態の時間変化を示している。図１２において、「Ｑ４」は、電界効果トランジスタＱ４のゲートに入力される制御信号の時間変化を示している。図１２において「Ｖｇｓ」は、接合型電界効果トランジスタＴｒ１のソース端子Ｓ１を基準としたゲート端子Ｇ１－ソース端子Ｓ１間電圧である。したがって、「Ｖｇｓ」は、半導体スイッチ１の制御端子１０と第２主端子１２との間の電圧である。図１２において、「Ｖｄｓ」は、接合型電界効果トランジスタＴｒ１のソース端子Ｓ１を基準としたドレイン端子Ｄ１－ソース端子Ｓ１間電圧である。したがって、「Ｖｄｓ」は、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧である。電圧クランプ素子２は、半導体スイッチ１に並列に接続されているので、電圧クランプ素子２の両端電圧は、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧Ｖｄｓと同じである。

図１２は、例えば、時点ｔ２１において負荷回路２０４に短絡異常が発生して半導体スイッチ１の主電流Ｉ１が増加し始めた場合の動作説明図である。

時点ｔ２２において第１制御信号が第１オン信号から第１オフ信号に変化する。これにより、半導体スイッチ１のターンオフが開始される。電界効果トランジスタＱ４は、遅延回路５４によって半導体スイッチ１よりターンオフの開始が遅れるため、時点ｔ２２においてはオン状態である。時点ｔ２２において半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧Ｖｄｓが上昇すると、第１ダイオード３１がブレークダウンして、第１抵抗Ｒ１、第２抵抗Ｒ２及び電界効果トランジスタＱ４に電流が流れる。これによって、ｐｎｐトランジスタＱｐ１はオンする。アクティブクランプ回路３Ｈの制御スイッチ３３がオンになると、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧Ｖｄｓがアクティブクランプ回路３Ｈによってクランプされて、負荷回路２０４の配線２０３のインダクタンス成分に蓄えられていたエネルギの一部を半導体スイッチ１で消費する。半導体スイッチ１に流れる主電流Ｉ１は、時点ｔ２２から減少し始める。

時点ｔ２２から一定期間Ｔ０後の時点ｔ２３において電界効果トランジスタＱ４の制御信号がオン信号からオフ信号に変化すると、制御スイッチ３３Ｈがオフされる。これにより、スイッチシステム２０Ｈでは、電圧クランプ素子２に電流Ｉ２が流れ始めて半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧Ｖｄｓが電圧クランプ素子２のクランプ電圧にクランプされ、半導体スイッチ１の主電流Ｉ１の電流変化率（－ｄＩ１／ｄｔ）の絶対値が大きくなって主電流Ｉ１が急激にゼロまで低下する。そして、電圧クランプ素子２の電流Ｉ２が減少し始める。

時点ｔ２４において電圧クランプ素子２の電流Ｉ２がゼロになると、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧Ｖｄｓは、クランプ電圧よりも低い一定電圧となる。

スイッチシステム２０Ｆでは、時点ｔ２３では半導体スイッチ１の主電流Ｉ１の電流値が時点ｔ２２での半導体スイッチ１の主電流Ｉ１の電流値よりも小さいので、電圧クランプ素子２のクランプ電圧を小さくすることができる。

以上説明した実施形態９に係るスイッチシステム２０Ｈは、半導体スイッチ１と、電圧クランプ素子２と、アクティブクランプ回路３Ｈと、第１制御部４と、第２制御部５Ｈと、を備える。半導体スイッチ１は、制御端子１０、第１主端子１１及び第２主端子１２を有する。電圧クランプ素子２は、半導体スイッチ１と並列に接続されている。アクティブクランプ回路３Ｈは、半導体スイッチ１の制御端子１０と第１主端子１１との間に接続されている。第１制御部４は、半導体スイッチ１を制御する。第２制御部５Ｈは、アクティブクランプ回路３Ｈを制御する。アクティブクランプ回路３Ｈは、第１ダイオード３１と、第２ダイオード３２と、制御スイッチ３３Ｈと、を含む。第１ダイオード３１は、第１アノード及び第１カソードを有する。第１ダイオード３１は、半導体スイッチ１の第１主端子１１と第２主端子１２との間にかかる電圧によりブレークダウンする。第２ダイオード３２は、第２アノード及び第２カソードを有する。第２ダイオード３２では、第２アノードが第１ダイオード３１の第１アノードに接続されている。制御スイッチ３３Ｈは、第１ダイオード３１の第１アノードと半導体スイッチ１の制御端子１０との間に接続されている。制御スイッチ３３Ｈは、ベース、コレクタ及びエミッタを有するｐｎｐトランジスタＱｐ１である。ｐｎｐトランジスタＱｐ１では、エミッタが第２ダイオード３２の第２カソードに接続され、コレクタが半導体スイッチ１の制御端子１０に接続されている。第２制御部５Ｈは、第１抵抗Ｒ１と、第２抵抗Ｒ２と、電界効果トランジスタＱ４と、遅延回路５４と、を含む。第１抵抗Ｒ１は、ｐｎｐトランジスタＱｐ１のベースとエミッタとの間に接続されている。第２抵抗Ｒ２は、ｐｎｐトランジスタＱｐ１のベースに接続されており、第１抵抗Ｒ１に直列に接続されている。電界効果トランジスタＱ４は、ゲート、ドレイン及びソースを有する。電界効果トランジスタＱ４は、第２抵抗Ｒ２と半導体スイッチ１の第２主端子１２との間に接続されている。遅延回路５４は、第１制御部４と電界効果トランジスタＱ４のゲートとの間に接続されている。遅延回路５４は、ゲート抵抗Ｒｇ４と、キャパシタＣ４と、を含む。ゲート抵抗Ｒｇ４は、第１制御部４と電界効果トランジスタＱ４のゲートとの間に接続されている。キャパシタＣ４は、電界効果トランジスタＱ４のゲートとソースとの間に接続されている。第１ダイオード３１のブレークダウン電圧は、電圧クランプ素子２のクランプ電圧より小さい。

実施形態９に係るスイッチシステム２０Ｈは、半導体スイッチ１のターンオフのときに半導体スイッチ１にかかるサージ電圧を抑制することが可能となる。より詳細には、実施形態９に係るスイッチシステム２０Ｈは、電圧クランプ素子２が半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧Ｖｄｓをクランプするときの半導体スイッチ１の主電流Ｉ１の電流値を低減でき、クランプ電圧を低減できる。これにより、スイッチシステム２０Ｈは、半導体スイッチ１の特性劣化（例えば、短寿命化）を抑制することが可能となる。

（実施形態１０）
以下、実施形態１０に係るスイッチシステム２０Ｉについて、図１３及び１４に基づいて説明する。

実施形態１０に係るスイッチシステム２０Ｉは、実施形態１に係るスイッチシステム２０（図１参照）と略同じであり、実施形態１に係るスイッチシステム２０におけるアクティブクランプ回路３及び第２制御部５の代わりに、アクティブクランプ回路３Ｉ及び第２制御部５Ｉを備える点で、実施形態１に係るスイッチシステム２０と相違する。また、実施形態１０に係るスイッチシステム２０Ｉは、実施形態１に係るスイッチシステム２０における電圧クランプ素子２の代わりに電圧クランプ素子２Ｉを備える点で、実施形態１に係るスイッチシステム２０と相違する。実施形態１０に係るスイッチシステム２０Ｉに関し、実施形態１に係るスイッチシステム２０と同様の構成要素については、同一の符号を付して説明を省略する。

アクティブクランプ回路３Ｉは、半導体スイッチ１の制御端子１０と第１主端子１１との間に接続されている。アクティブクランプ回路３Ｉは、第１ダイオード３１と、第２ダイオード３２と、制御スイッチ３３と、を含む。アクティブクランプ回路３Ｉでは、第２ダイオード３２の第２アノードが半導体スイッチ１の第１主端子１１に接続されており、第２ダイオード３２の第２カソードが第１ダイオード３１を介して制御スイッチ３３に接続されている。第２ダイオード３２では、第２カソードが第１ダイオード３１の第１カソードに接続されている。制御スイッチ３３は、第１ダイオード３１の第１アノードと半導体スイッチ１の制御端子１０との間に接続されている。第１ダイオード３１は、半導体スイッチ１の第１主端子１１と第２主端子１２との間にかかる電圧によりブレークダウンする。制御スイッチ３３は、電界効果トランジスタＱ１である。電界効果トランジスタＱ１では、ドレインが第１ダイオード３１の第１アノードに接続され、ソースが半導体スイッチ１の制御端子１０に接続されている。

第２制御部５Ｉは、アクティブクランプ回路３Ｉを制御する。第２制御部５Ｉは、キャパシタ５５と、ツェナダイオード５６と、を含む。キャパシタ５５は、第１端子及び第２端子を有する。キャパシタ５５では、第１端子が電界効果トランジスタＱ１のゲートに接続され、第２端子が第１ダイオード３１の第１カソードと第２ダイオード３２の第２カソードとに接続されている。ツェナダイオード５６は、第３アノード及び第３カソードを有する。ツェナダイオード５６では、第３カソードがキャパシタ５５の第１端子と電界効果トランジスタＱ１のゲートとに接続され、第３アノードが電界効果トランジスタＱ１のソースに接続されている。したがって、ツェナダイオード５６の第３アノードは、第１制御部４と半導体スイッチ１の制御端子１０との間の信号経路に接続されている。

電圧クランプ素子２Ｉは、半導体スイッチ１と並列に接続されている。より詳細には、電圧クランプ素子２Ｉは、半導体スイッチ１の第１主端子１１と第２主端子１２との間に接続されている。電圧クランプ素子２Ｉは、バリスタである。電圧クランプ素子２Ｉは、バリスタに限らず、ツェナダイオード（例えば、ＴＶＳダイオード）であってもよい。

以下では、スイッチシステム２０Ｉの動作例について、図１４に基づいて説明する。図１４において、「半導体スイッチ（Ｔｒ１）」は、半導体スイッチ１（接合型電界効果トランジスタＴｒ１）の制御端子１０に入力される第１制御信号の時間変化を示している。図１４において、「制御スイッチ（Ｑ１）」は、制御スイッチ３３（電界効果トランジスタＱ１）の状態の時間変化を示している。図１４において「Ｖｇｓ」は、接合型電界効果トランジスタＴｒ１のソース端子Ｓ１を基準としたゲート端子Ｇ１－ソース端子Ｓ１間電圧である。したがって、「Ｖｇｓ」は、半導体スイッチ１の制御端子１０と第２主端子１２との間の電圧である。図１４において、「Ｖｄｓ」は、接合型電界効果トランジスタＴｒ１のソース端子Ｓ１を基準としたドレイン端子Ｄ１－ソース端子Ｓ１間電圧である。したがって、「Ｖｄｓ」は、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧である。電圧クランプ素子２は、半導体スイッチ１に並列に接続されているので、電圧クランプ素子２の両端電圧は、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧Ｖｄｓと同じである。

図１４は、例えば、時点ｔ３１において負荷回路２０４に短絡異常が発生して半導体スイッチ１の主電流Ｉ１が増加し始めた場合の動作説明図である。

時点ｔ３２において第１制御部４から出力される第１制御信号が第１オン信号から第１オフ信号に変化すると、半導体スイッチ１がターンオフされ、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧Ｖｄｓが増加する。すると、第２制御部５Ｉのキャパシタ５５を通して電界効果トランジスタＱ１のゲートが充電されて電界効果トランジスタＱ１がオンする。スイッチシステム２０Ｉでは、電界効果トランジスタＱ１がオンすると、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧Ｖｄｓの増加が停止するので、電界効果トランジスタＱ１がオフする。スイッチシステム２０Ｉでは、電界効果トランジスタＱ１がオフすると、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧Ｖｄｓが増加するので、第２制御部５Ｉのキャパシタ５５を通して電界効果トランジスタＱ１のゲートが充電されて電界効果トランジスタＱ１がオンする。スイッチシステム２０Ｉでは、このような電界効果トランジスタＱ１のオンとオフとが交互に繰り返されることにより、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧Ｖｄｓが増加する。スイッチシステム２０Ｉでは、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧Ｖｄｓが時点ｔ３３において電圧クランプ素子２Ｉのクランプ電圧まで増加すると、キャパシタ５５を通しての電界効果トランジスタＱ１のゲートへの電力供給が停止される。つまり、スイッチシステム２０Ｉでは、アクティブクランプ回路３Ｉのクランプ動作が終了する。これにより、スイッチシステム２０Ｉでは、電圧クランプ素子２Ｉが半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧Ｖｄｓをクランプする。スイッチシステム２０Ｉでは、時点ｔ３２と時点ｔ３３との間の期間において、負荷回路２０４の配線２０３のインダクタンス成分に蓄えられていたエネルギの一部を半導体スイッチ１で消費する。半導体スイッチ１に流れる主電流Ｉ１は、時点ｔ３３から減少し始める。

時点ｔ３３において電圧クランプ素子２Ｉが半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧Ｖｄｓをクランプすると、半導体スイッチ１の主電流Ｉ１の電流変化率（－ｄＩ１／ｄｔ）の絶対値が大きくなって主電流Ｉ１が急激にゼロまで低下する。半導体スイッチ１に流れる主電流Ｉ１がゼロになると、電圧クランプ素子２Ｉに流れる電流Ｉ２が減少し、時点ｔ３４において電圧クランプ素子２Ｉに流れる電流Ｉ２がゼロとなり、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧Ｖｄｓがクランプ電圧よりも低い一定電圧となる。

スイッチシステム２０Ｉは、時点ｔ３３における半導体スイッチ１の主電流Ｉ１の電流値を、時点ｔ３２における半導体スイッチ１の主電流Ｉ１の電流値よりも小さくできる。これにより、スイッチシステム２０Ｉは、電圧クランプ素子２Ｉのクランプ電圧を小さくすることができ、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧Ｖｄｓを小さくすることができる。

以上説明した実施形態１０に係るスイッチシステム２０Ｉは、半導体スイッチ１と、電圧クランプ素子２Ｉと、アクティブクランプ回路３Ｉと、第１制御部４と、第２制御部５Ｉと、を備える。半導体スイッチ１は、制御端子１０、第１主端子１１及び第２主端子１２を有する。電圧クランプ素子２Ｉは、半導体スイッチ１と並列に接続されている。アクティブクランプ回路３Ｉは、半導体スイッチ１の制御端子１０と第１主端子１１との間に接続されている。第１制御部４は、半導体スイッチ１を制御する。第２制御部５Ｉは、アクティブクランプ回路３Ｉを制御する。アクティブクランプ回路３Ｉは、第１ダイオード３１と、第２ダイオード３２と、制御スイッチ３３と、を含む。第１ダイオード３１は、第１アノード及び第１カソードを有する。第１ダイオード３１は、半導体スイッチ１の第１主端子１１と第２主端子１２との間にかかる電圧によりブレークダウンする。第２ダイオード３２は、第２アノード及び第２カソードを有する。第２ダイオード３２では、第２カソードが第１ダイオード３１の第１カソードに接続されている。制御スイッチ３３は、第１ダイオード３１の第１アノードと半導体スイッチ１の制御端子１０との間に接続されている。制御スイッチ３３は、ゲート、ドレイン及びソースを有する電界効果トランジスタＱ１である。電界効果トランジスタＱ１では、ドレインが第１ダイオード３１の第１アノードに接続され、ソースが半導体スイッチ１の制御端子１０に接続されている。第２制御部５Ｉは、キャパシタ５５と、ツェナダイオード５６と、を含む。キャパシタ５５は、第１端子及び第２端子を有する。キャパシタ５５では、第１端子が電界効果トランジスタＱ１のゲートに接続され、第２端子が第１ダイオード３１の第１カソードと第２ダイオード３２の第２カソードとに接続されている。ツェナダイオード５６は、第３アノード及び第３カソードを有する。ツェナダイオード５６では、第３カソードがキャパシタ５５の第１端子と電界効果トランジスタＱ１のゲートとに接続され、第３アノードが電界効果トランジスタＱ１のソースに接続されている。

実施形態１０に係るスイッチシステム２０Ｉは、半導体スイッチ１のターンオフのときに半導体スイッチ１にかかるサージ電圧を抑制することが可能となる。より詳細には、実施形態１０に係るスイッチシステム２０Ｉは、電圧クランプ素子２Ｉが半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧をクランプするときの半導体スイッチ１の主電流Ｉ１の電流値を低減でき、クランプ電圧を低減できる。これにより、スイッチシステム２０Ｉは、半導体スイッチ１の特性劣化（例えば、短寿命化）を抑制することが可能となる。

（実施形態１１）
以下、実施形態１１に係るスイッチシステム２０Ｊについて、図１５及び１６に基づいて説明する。

実施形態１１に係るスイッチシステム２０Ｊは、実施形態７に係るスイッチシステム２０Ｆ（図８参照）と略同じであり、検知回路１４と、スイッチ素子１５と、を更に備える点で、実施形態７に係るスイッチシステム２０Ｆと相違する。また、実施形態１１に係るスイッチシステム２０Ｊは、実施形態７に係るスイッチシステム２０Ｆ（図８参照）におけるＮＯＴ回路７Ｆの代わりに実施形態８に係るスイッチシステム２０ＧにおけるＮＯＴ回路７Ｇ（図１０参照）を備える点で、実施形態７に係るスイッチシステム２０Ｆと相違する。実施形態１１に係るスイッチシステム２０Ｊに関し、実施形態７に係るスイッチシステム２０Ｆと同様の構成要素については、同一の符号を付して説明を省略する。

検知回路１４は、半導体スイッチ１の制御端子１０と第２主端子１２との間に接続されている。検知回路１４は、半導体スイッチ１の制御端子１０と第２主端子１２との間の電圧を検知する。検知回路１４は、ツェナダイオード１４２と、抵抗１４１と、を含む。ツェナダイオード１４２は、アノード及びカソードを有する。ツェナダイオード１４２では、カソードが半導体スイッチ１の制御端子１０に接続されており、アノードが抵抗１４１を介して半導体スイッチ１の第２主端子１２に接続されている。

スイッチ素子１５は、半導体スイッチ１の制御端子１０と第２主端子１２との間に接続されている。スイッチ素子１５は、ゲート、ドレイン及びソースを有する電界効果トランジスタＱ５である。電界効果トランジスタＱ５では、ドレインが半導体スイッチ１の制御端子１０に接続され、ソースが半導体スイッチ１の第２主端子１２に接続され、ゲートがツェナダイオード１４２のアノードに接続されている。したがって、電界効果トランジスタＱ５のゲート－ソース間には、抵抗１４１が接続されている。

スイッチシステム２０Ｊでは、検知回路１４による検知電圧が閾値電圧Ｖｔｈを超えたときにスイッチ素子１５がオンする。検知回路１４の閾値電圧Ｖｔｈは、ツェナダイオード１４２のツェナ電圧により決めることができる。閾値電圧Ｖｔｈは、例えば、５Ｖであり、接合型電界効果トランジスタＴｒ１のオン状態でのゲート電圧Ｖｇ１（例えば、３Ｖ）より大きく、第１制御部４の有する第１直流電源の出力電圧（例えば、１５Ｖ）より小さい。

スイッチシステム２０Ｊでは、半導体スイッチ１が接合型電界効果トランジスタＴｒ１であるが、半導体スイッチ１としてＭＯＳＦＥＴを採用したとすると、第１制御部４の第１直流電源の出力電圧と、ＭＯＳＦＥＴがオン状態のときのＭＯＳＦＥＴのゲート電圧とが等しい。検知回路１４の閾値電圧Ｖｔｈは、第１制御部４の有する第１直流電源の出力電圧よりも大きな値（例えば、２０Ｖ）に設定する必要がある。

これに対し、スイッチシステム２０Ｊでは、半導体スイッチ１が接合型電界効果トランジスタＴｒ１なので、負荷回路２０４及び接合型電界効果トランジスタＴｒ１のいずれにも異常が発生していなければ、接合型電界効果トランジスタＴｒ１のゲート電圧Ｖｇｓに関し、接合型電界効果トランジスタＴｒ１がオン状態のときの接合型電界効果トランジスタＴｒ１のゲート電圧Ｖｇ１は、第１制御部４の第１直流電源の出力電圧よりも小さい。第１制御部４から出力される第１制御信号の第１オン信号の電圧値は、第１制御部４の第１直流電源の出力電圧と同じである。スイッチシステム２０Ｊでは、半導体スイッチ１が接合型電界効果トランジスタＴｒ１なので、検知回路１４で用いる閾値電圧Ｖｔｈを、接合型電界効果トランジスタＴｒ１のオン状態でのゲート電圧Ｖｇ１よりも大きく、かつ、第１制御部４の第１直流電源の出力電圧よりも小さな電圧値とすることができる。閾値電圧Ｖｔｈは、５Ｖに限らず、例えば、６Ｖ～１４Ｖの電圧値とすることができる。

以下では、スイッチシステム２０Ｊの動作例について、図１６に基づいて説明する。図１６において、「半導体スイッチ（Ｔｒ１）」は、半導体スイッチ１（接合型電界効果トランジスタＴｒ１）の制御端子１０に入力される第１制御信号の時間変化を示している。図１６において、「制御スイッチ（Ｑ１）」は、制御スイッチ３３（電界効果トランジスタＱ１）へ入力される第２制御信号の時間変化を示している。図１６において、「第２ＦＥＴ（Ｑ２）」は、第２電界効果トランジスタＱ２の第２ゲートに入力される第３制御信号の時間変化を示している。図１６において、「第３ＦＥＴ（Ｑ３）」は、第３電界効果トランジスタＱ３の第３ゲートに入力される制御信号の時間変化を示している。図１６において、「スイッチ素子（Ｑ５）」は、電界効果トランジスタＱ５のゲートに入力される制御信号の時間変化を示している。図１６において「Ｖｇｓ」は、接合型電界効果トランジスタＴｒ１のソース端子Ｓ１を基準としたゲート端子Ｇ１－ソース端子Ｓ１間電圧である。したがって、「Ｖｇｓ」は、半導体スイッチ１の制御端子１０と第２主端子１２との間の電圧であり、接合型電界効果トランジスタＴｒ１のゲート電圧である。図１６において、「Ｖｄｓ」は、接合型電界効果トランジスタＴｒ１のソース端子Ｓ１を基準としたドレイン端子Ｄ１－ソース端子Ｓ１間電圧である。したがって、「Ｖｄｓ」は、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧である。電圧クランプ素子２は、半導体スイッチ１に並列に接続されているので、電圧クランプ素子２の両端電圧は、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧Ｖｄｓと同じである。

図１６は、スイッチシステム２０Ｊの動作に関して、例えば、時点ｔ４１において負荷回路２０４に短絡異常が発生して半導体スイッチ１の主電流Ｉ１が増加し始めた場合の動作説明図である。

時点ｔ４２において第１制御信号が第１オン信号から第１オフ信号に変化し、第２制御信号が第２オフ信号から第２オン信号に変化し、第３電界効果トランジスタＱ３への制御信号がオン信号からオフ信号に変化する。これにより、半導体スイッチ１のターンオフが開始されるとともに、アクティブクランプ回路３Ａの制御スイッチ３３（第１電界効果トランジスタＱ１）がオンされる。アクティブクランプ回路３Ａの制御スイッチ３３がオンになると、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧Ｖｄｓがアクティブクランプ回路３Ａによってクランプされて、負荷回路２０４の配線２０３のインダクタンス成分に蓄えられていたエネルギの一部を半導体スイッチ１で消費する。半導体スイッチ１に流れる主電流Ｉ１は、時点ｔ４２から減少し始める。

時点ｔ４２から一定期間Ｔ０後の時点ｔ４４よりも前にゲート電圧Ｖｇｓが増加し始め、その後、時点ｔ４３において、検知回路１４により検知しているゲート電圧Ｖｇｓが閾値電圧Ｖｔｈ以上になると、検知回路１４からスイッチ素子１５にオン信号が与えられスイッチ素子Ｑ５がオンする。スイッチシステム２０Ｊでは、スイッチ素子１５がオンすると、接合型電界効果トランジスタＴｒ１のゲート電圧Ｖｇｓがゼロとなり、半導体スイッチ１がオフし半導体スイッチ１の主電流Ｉ１がゼロになる。時点ｔ４３から時点ｔ４４の期間では、半導体スイッチ１に流れていた主電流Ｉ１が、第１ダイオード３１と電圧クランプ素子２とのうち第１ダイオード３１にのみ流れる電流になる第１の場合と、第１ダイオード３１と電圧クランプ素子２との両方に分かれて流れる第２の場合と、がある（図１６では、第１の場合を図示してある）。第１の場合は、第１ダイオード３１が半導体スイッチ１に流れていた電流量を維持できる場合である。スイッチシステム２０Ｊを第１の場合の状況で動作させたい場合、第１ダイオード３１及び制御スイッチ３３については、半導体スイッチ１に流れると想定される電流量を許容できる部品を選定しておけばよい。第１ダイオード３１としては、例えば、バリスタを使用してもよい。第２の場合は、第１ダイオード３１が半導体スイッチ１に流れていた電流量を通電できない仕様のダイオードであり、半導体スイッチ１に流れていた電流が電圧クランプ素子２に電流が流れて電圧クランプ素子２のクランプ電圧が半導体スイッチ１に印加される。また、電圧クランプ素子２のクランプ電圧は、第１ダイオード３１と第２ダイオード３２と制御スイッチ３３とスイッチ素子１５との直列回路に印加され、当該直列回路においては第１ダイオード３１にかかる電圧が最も大きい。よって、第１ダイオード３１としては、せん頭逆電圧が電圧クランプ素子２のクランプ電圧よりも大きいダイオードを選定しておくことが望ましい。また、上記第１の場合及び上記第２の場合のいずれの場合も、時点ｔ４３から時点ｔ４４の期間は、時点ｔ４２から時点ｔ４３の期間のような通常のアクティブクランプ回路３Ａの動作状態とは異なる大きな電流がアクティブクランプ回路３Ａに流れる、又は、時点ｔ４２から時点ｔ４３の期間のような通常のアクティブクランプ回路３Ａの動作状態とは異なる大きな電圧がアクティブクランプ回路３Ａに印加されるので、時点ｔ４３から時点ｔ４４までの期間は短い方が望ましい。したがって、スイッチシステム２０Ｊでは、設計時に、例えば、時点ｔ４３から時点ｔ４４までの期間にアクティブクランプ回路３Ａの特性劣化を抑制できるように一定期間Ｔ０を決めて、当該一定期間Ｔ０に基づいて第２制御部５Ｅの回路定数を設定しておけばよい。スイッチシステム２０Ｊでは、時点ｔ４４において第２電界効果トランジスタＱ２にオン信号が入力されて第２電界効果トランジスタＱ２がオンするので、制御スイッチ３３がオフする。その後、時点ｔ４５において電圧クランプ素子２の電流Ｉ２がゼロになると、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧Ｖｄｓはクランプ電圧よりも低い一定電圧となる。

スイッチシステム２０Ｊは、実施形態７に係るスイッチシステム２０Ｆ（図８参照）と同様、第１ダイオード３１のブレークダウン電圧が電圧クランプ素子２のクランプ電圧より小さい。よって、スイッチシステム２０Ｊは、制御スイッチ３３（第１電界効果トランジスタＱ１）がオンされ半導体スイッチ１がターンオフすると、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧がアクティブクランプ回路３Ａによってクランプされて、負荷回路２０４の配線２０３のインダクタンス成分に蓄えられていたエネルギの一部を半導体スイッチ１で消費する。スイッチシステム２０Ｊでは、アクティブクランプ回路３Ａの制御スイッチ３３がオン状態からオフ状態になるよりも前にスイッチ素子１５がオン状態になると、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧が電圧クランプ素子２によりクランプされる。また、スイッチシステム２０Ｊでは、アクティブクランプ回路３Ａの制御スイッチ３３がオン状態からオフ状態になるまでにスイッチ素子１５がオン状態にならない場合、制御スイッチ３３がオン状態からオフ状態になると、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧が電圧クランプ素子２によりクランプされる。

実施形態１１に係るスイッチシステム２０Ｊは、実施形態７に係るスイッチシステム２０Ｆと同様、半導体スイッチ１のターンオフのときに半導体スイッチ１にかかるサージ電圧を抑制することが可能となる。また、実施形態１１に係るスイッチシステム２０Ｊは、アクティブクランプ回路３Ａのクランプ動作中の半導体スイッチ１の制御端子１０と第２主端子１２との間の電圧（ゲート電圧Ｖｇｓ）の上昇による半導体スイッチ１の特性劣化を抑制することが可能となる。

（実施形態１２）
以下、実施形態１２に係るスイッチシステム２０Ｋについて、図１７に基づいて説明する。

実施形態１２に係るスイッチシステム２０Ｋは、実施形態８に係るスイッチシステム２０Ｇ（図１０参照）と略同じであり、スイッチシステム２０Ｇにおける半導体スイッチ１の代わりに半導体スイッチ１Ｋを備える点で、スイッチシステム２０Ｇと相違する。また、実施形態１２に係るスイッチシステム２０Ｋは、複数（例えば、２つ）のゲート抵抗Ｒ２０を更に備える点で、実施形態８に係るスイッチシステム２０Ｇと相違する。実施形態１２に係るスイッチシステム２０Ｋに関し、実施形態８に係るスイッチシステム２０Ｇと同様の構成要素については、同一の符号を付して説明を省略する。

半導体スイッチ１Ｋは、互いに並列接続された複数（例えば、２つ）の電界効果トランジスタＴｒ２により構成されている。複数の電界効果トランジスタＴｒ２の各々は、ゲート、ドレイン及びソースを有する。半導体スイッチ１Ｋでは、第１主端子１１が複数の電界効果トランジスタＴｒ２の複数のドレインに接続され、第２主端子１２が複数の電界効果トランジスタＴｒ２の複数のソースに接続されている。

複数のゲート抵抗Ｒ２０は、半導体スイッチ１Ｋの複数のゲートに一対一に対応し、第１制御部４と複数のゲートとの間に接続されている。複数のゲート抵抗Ｒ２０は、アクティブクランプ回路３Ａに接続されている。

実施形態１２に係るスイッチシステム２０Ｋは、実施形態８に係るスイッチシステム２０Ｇと同様、半導体スイッチ１のターンオフのときに半導体スイッチ１にかかるサージ電圧を抑制することが可能となる。

実施形態１２に係るスイッチシステム２０Ｋは、半導体スイッチ１Ｋが互いに並列接続された複数の電界効果トランジスタＴｒ２により構成されているので、複数の電界効果トランジスタＴｒ２それぞれに流れる電流の電流値を、接合型電界効果トランジスタＴｒ１に流れる電流の電流値よりも小さくできる。

また、実施形態１２に係るスイッチシステム２０Ｋは、複数のゲート抵抗Ｒ２０を備えるので、複数のゲート抵抗Ｒ２０を備えていない場合と比べて、複数の電界効果トランジスタＴｒ２それぞれのドレインとゲートとを含むループのインピーダンスを大きくでき、発振の発生を抑制することが可能となる。

（実施形態１３）
以下、実施形態１３に係るスイッチシステム２０Ｌについて、図１８に基づいて説明する。

実施形態１３に係るスイッチシステム２０Ｌは、実施形態８に係るスイッチシステム２０Ｇ（図１０参照）と略同じであり、スイッチシステム２０Ｇにおける半導体スイッチ１の代わりに半導体スイッチ１Ｌを備える点で、スイッチシステム２０Ｇと相違する。半導体スイッチ１Ｌは、双方向スイッチである。また、スイッチシステム２０Ｌは、電圧クランプ素子２の代わりに、電圧クランプ素子２Ｉを備える点で、スイッチシステム２０Ｇと相違する。また、スイッチシステム２０Ｌは、アクティブクランプ回路３Ａ、第１制御部４、ＮＯＴ回路７Ｇ、第２制御部５Ｅ及び第１駆動回路８のそれぞれを２つ備える点で、実施形態８に係るスイッチシステム２０Ｇと相違する。また、実施形態１３に係るスイッチシステム２０Ｌは、実施形態８に係るスイッチシステム２０Ｇにおける第３駆動回路１３Ｇを備えていない点で、実施形態８に係るスイッチシステム２０Ｇと相違する。実施形態１３に係るスイッチシステム２０Ｌに関し、実施形態８に係るスイッチシステム２０Ｇと同様の構成要素については、同一の符号を付して説明を省略する。

スイッチシステム２０Ｌでは、第１外部端子Ｔｍ１と第２外部端子Ｔｍ２との間に接続される負荷回路２０４における電源２０２は、例えば、交流電源である。

スイッチシステム２０Ｌでは、半導体スイッチ１Ｌは、第１スイッチ素子１０１と、第２スイッチ素子１０２と、を含む。第１スイッチ素子１０１及び第２スイッチ素子１０２の各々は、例えば、接合型電界効果トランジスタである。接合型電界効果トランジスタは、例えば、ＧａＮ系ＧＩＴである。

第１スイッチ素子１０１は、第１ゲート端子Ｇ１１、第１ドレイン端子Ｄ１１及び第１ソース端子Ｓ１１を有する。

第２スイッチ素子１０２は、第２ゲート端子Ｇ１２、第２ドレイン端子Ｄ１２及び第２ソース端子Ｓ１２を有する。

第２スイッチ素子１０２は、第１スイッチ素子１０１に直列接続されている。半導体スイッチ１Ｌでは、第１スイッチ素子１０１の第１ドレイン端子Ｄ１１と第２スイッチ素子１０２の第２ドレイン端子Ｄ１２とが接続されている。

半導体スイッチ１Ｌは、制御端子、第１主端子及び第２主端子のセットを２つ含んでいる。２つのセットのうち一方のセットでは、制御端子、第１主端子及び第２主端子が、それぞれ、第１ゲート端子Ｇ１１、第２ソース端子Ｓ１２及び第１ソース端子Ｓ１１であり、２つのセットのうち他方のセットでは、制御端子、第１主端子及び第２主端子が、それぞれ、第２ゲート端子Ｇ１２、第１ソース端子Ｓ１１及び第２ソース端子Ｓ１２である。

電圧クランプ素子２Ｉは、バリスタである。電圧クランプ素子２Ｉは、半導体スイッチ１Ｌと並列に接続されている。より詳細には、電圧クランプ素子２Ｉは、半導体スイッチ１Ｌにおける第１ソース端子Ｓ１１と第２ソース端子Ｓ１２との間に接続されている。

スイッチシステム２０Ｌでは、２つの第１制御部４のうち１つの第１制御部４が第１スイッチ素子１０１の第１ゲート端子Ｇ１１と第１ソース端子Ｓ１１との間に接続され、残りの１つの第１制御部４が第２スイッチ素子１０２の第２ゲート端子Ｇ１２と第２ソース端子Ｓ１２との間に接続されている。

スイッチシステム２０Ｌは、上述のように、アクティブクランプ回路３Ａを２つ備える。スイッチシステム２０Ｌでは、２つのアクティブクランプ回路３Ａのうち１つのアクティブクランプ回路３Ａが第１ゲート端子Ｇ１１と第２ソース端子Ｓ１２との間に接続され、残りの１つのアクティブクランプ回路３Ａが第２ゲート端子Ｇ１２と第１ソース端子Ｓ１１との間に接続されている。

実施形態１３に係るスイッチシステム２０Ｌは、半導体スイッチ１Ｌの第１ソース端子Ｓ１１から第２ソース端子Ｓ１２に向かって主電流が流れている場合に、半導体スイッチ１Ｌのターンオフのときに半導体スイッチ１Ｌにかかるサージ電圧を抑制することが可能となる。また、実施形態１３に係るスイッチシステム２０Ｌは、半導体スイッチ１Ｌの第２ソース端子Ｓ１２から第１ソース端子Ｓ１１に向かって主電流が流れている場合にも、半導体スイッチ１Ｌのターンオフのときに半導体スイッチ１Ｌにかかるサージ電圧を抑制することが可能となる。

（実施形態１４）
以下、実施形態１４に係るスイッチシステム２０Ｍについて、図１９に基づいて説明する。

実施形態１４に係るスイッチシステム２０Ｍは、実施形態８に係るスイッチシステム２０Ｇ（図１０参照）と略同じであり、スイッチシステム２０Ｇにおける半導体スイッチ１及び電圧クランプ素子２を２つずつ備える点で、実施形態８に係るスイッチシステム２０Ｇと相違する。また、実施形態１４に係るスイッチシステム２０Ｍは、アクティブクランプ回路３Ａを２つ備える点で、実施形態８に係るスイッチシステム２０Ｇと相違する。また、実施形態１４に係るスイッチシステム２０Ｍは、実施形態８に係るスイッチシステム２０Ｇにおける第３駆動回路１３Ｇを備えていない点で、実施形態８に係るスイッチシステム２０Ｇと相違する。また、実施形態１４に係るスイッチシステム２０Ｍは、スイッチシステム２０ＧにおけるＮＯＴ回路７Ｇの代わりに、ＮＯＴ回路７Ｍを備える点で、実施形態８に係るスイッチシステム２０Ｇと相違する。実施形態１４に係るスイッチシステム２０Ｍに関し、実施形態８に係るスイッチシステム２０Ｇと同様の構成要素については、同一の符号を付して説明を省略する。

２つの半導体スイッチ１の各々では、制御端子１０、第１主端子１１及び第２主端子１２が、それぞれ、ゲート端子Ｇ１、ドレイン端子Ｄ１及びソース端子Ｓ１である。スイッチシステム２０Ｍでは、２つの半導体スイッチ１が２つのソース端子Ｓ１同士を接続することで直列接続されている。したがって、スイッチシステム２０Ｍは、２つの半導体スイッチ１を含む双方向スイッチを備えている。スイッチシステム２０Ｍでは、第１外部端子Ｔｍ１と第２外部端子Ｔｍ２との間に接続される負荷回路２０４における電源２０２は、例えば、交流電源である。

２つの電圧クランプ素子２は、２つの半導体スイッチ１に一対一に対応する。２つの電圧クランプ素子２の各々は、２つの半導体スイッチ１のうち対応する半導体スイッチ１に並列に接続されている。２つのアクティブクランプ回路３Ａは、２つの半導体スイッチ１に一対一に対応する。２つのアクティブクランプ回路３Ａの各々は、２つの半導体スイッチ１のうち対応する半導体スイッチ１のゲート端子Ｇ１とドレイン端子Ｄ１との間に接続されている。また、スイッチシステム２０Ｍでは、第２電界効果トランジスタＱ２は、２つのアクティブクランプ回路３Ａで共用されている。

ＮＯＴ回路７Ｍは、スイッチシステム２０ＧにおけるＮＯＴ回路７Ｇの抵抗７２の代わりに、ダイオード７３を備える。ダイオード７３は、例えばノーマリオンの接合型電界効果トランジスタのゲートとソースとを接続することによって構成されている。

実施形態１４に係るスイッチシステム２０Ｍは、第１外部端子Ｔｍ１から第２外部端子Ｔｍ２に向かって各半導体スイッチ１に主電流が流れている場合に、各半導体スイッチ１のターンオフのときに各半導体スイッチ１にかかるサージ電圧を抑制することが可能となる。また、実施形態１４に係るスイッチシステム２０Ｍは、第２外部端子Ｔｍ２から第１外部端子Ｔｍ１に向かって各半導体スイッチ１に主電流が流れている場合にも、各半導体スイッチ１のターンオフのときに各半導体スイッチ１にかかるサージ電圧を抑制することが可能となる。

（実施形態１５）
以下、実施形態１５に係るスイッチシステム２０Ｎについて、図２０に基づいて説明する。

実施形態１５に係るスイッチシステム２０Ｎは、実施形態１３に係るスイッチシステム２０Ｌ（図１８参照）と略同じであり、スイッチシステム２０Ｌにおける半導体スイッチ１Ｌの代わりに半導体スイッチ１Ｎを備える点で、スイッチシステム２０Ｌと相違する。半導体スイッチ１Ｎは、デュアルゲート型の双方向スイッチである。実施形態１５に係るスイッチシステム２０Ｎに関し、実施形態１３に係るスイッチシステム２０Ｌと同様の構成要素については、同一の符号を付して説明を省略する。

スイッチシステム２０Ｎでは、第１外部端子Ｔｍ１と第２外部端子Ｔｍ２との間に接続される負荷回路２０４における電源２０２は、例えば、交流電源である。

半導体スイッチ１Ｎは、第１ゲート端子Ｇ１１と、第１ゲート端子Ｇ１１に対応する第１ソース端子Ｓ１１と、第２ゲート端子Ｇ１２と、第２ゲート端子Ｇ１２に対応する第２ソース端子Ｓ１２と、を有するデュアルゲート型の双方向スイッチである。半導体スイッチ１Ｎは、制御端子、第１主端子及び第２主端子のセットを２つ含んでいる。２つのセットのうち一方のセットでは、制御端子、第１主端子及び第２主端子が、それぞれ、第１ゲート端子Ｇ１１、第２ソース端子Ｓ１２及び第１ソース端子Ｓ１１である。２つのセットのうち他方のセットでは、制御端子、第１主端子及び第２主端子が、それぞれ、第２ゲート端子Ｇ１２、第１ソース端子Ｓ１１及び第２ソース端子Ｓ１２である。

半導体スイッチ１Ｎは、ＧａＮ系ＧＩＴの一種である。半導体スイッチ１Ｎは、例えば、基板と、バッファ層と、第１の窒化物半導体層と、第２の窒化物半導体層と、第１ソース電極と、第１ゲート電極と、第２ゲート電極と、第２ソース電極と、第１ｐ型層と、第２ｐ型層と、を備える。バッファ層は、基板上に形成されている。第１の窒化物半導体層は、バッファ層上に形成されている。第２の窒化物半導体層は、第１の窒化物半導体層上に形成されている。第１ソース電極、第１ゲート電極、第２ゲート電極及び第２ソース電極は、第２の窒化物半導体層上に形成されている。第１ｐ型層は、第１ゲート電極と第２の窒化物半導体層との間に介在している。第２ｐ型層は、第２ゲート電極と第２の窒化物半導体層との間に介在している。半導体スイッチ１Ｎでは、第１ソース端子Ｓ１１は、第１ソース電極を含む。第１ゲート端子Ｇ１１は、第１ゲート電極と、第１ｐ型層と、を含む。第２ゲート端子Ｇ１２は、第２ゲート電極と、第２ｐ型層と、を含む。第２ソース端子Ｓ１２は、第２ソース電極を含む。基板は、例えば、シリコン基板である。バッファ層は、例えば、アンドープのＧａＮ層である。第１の窒化物半導体層は、例えば、アンドープのＧａＮ層である。第２の窒化物半導体層は、例えば、アンドープのＡｌＧａＮ層である。第１ｐ型層及び第２ｐ型層の各々は、例えば、ｐ型ＡｌＧａＮ層である。バッファ層、第１の窒化物半導体層及び第２の窒化物半導体層のそれぞれは、ＭＯＶＰＥ等による成長時に不可避的に混入されるＭｇ、Ｈ、Ｓｉ、Ｃ、Ｏ等の不純物が存在してもよい。

半導体スイッチ１Ｎでは、第２の窒化物半導体層は、第１の窒化物半導体層とともにヘテロ接合部を構成する。第１の窒化物半導体層においては、ヘテロ接合部の近傍に、２次元電子ガス（Two-Dimensional Electron Gas）が発生している。２次元電子ガスを含む領域（以下、「２次元電子ガス層」ともいう）は、ｎチャネル層（電子伝導層）として機能することが可能である。

以下では、説明の便宜上、第１ゲート端子Ｇ１１と第１ソース端子Ｓ１１との間に第１閾値電圧（例えば、１．３Ｖ）以上の電圧が印加されていない状態を、第１ゲート端子Ｇ１１がオフ状態ともいう。また、第１ゲート端子Ｇ１１と第１ソース端子Ｓ１１との間に第１ゲート端子Ｇ１１を高電位側として第１閾値電圧以上の電圧が印加されている状態を、第１ゲート端子Ｇ１１がオン状態ともいう。また、第２ゲート端子Ｇ１２と第２ソース端子Ｓ１２との間に第２閾値電圧（例えば、１．３Ｖ）以上の電圧が印加されていない状態を、第２ゲート端子Ｇ１２がオフ状態ともいう。また、第２ゲート端子Ｇ１２と第２ソース端子Ｓ１２との間に第２ゲート端子Ｇ１２を高電位側として第２閾値電圧以上の電圧が印加されている状態を、第２ゲート端子Ｇ１２がオン状態ともいう。

半導体スイッチ１Ｎは、上述の第１ｐ型層及び第２ｐ型層を備えることにより、ノーマリオフ型のトランジスタを実現している。

半導体スイッチ１Ｎは、第１ゲート端子Ｇ１１及び第２ゲート端子Ｇ１２それぞれに与えられる第１ゲート電圧及び第２ゲート電圧の組み合わせに応じて、双方向オン状態と、双方向オフ状態と、第１のダイオード状態と、第２のダイオード状態と、を切替可能である。第１ゲート電圧は、第１ゲート端子Ｇ１１と第１ソース端子Ｓ１１との間に印加される電圧である。第２ゲート電圧は、第２ゲート端子Ｇ１２と第２ソース端子Ｓ１２との間に印加される電圧である。双方向オン状態は、双方向（第１方向及び第１方向とは反対の第２方向）の電流を通過させる状態である。双方向オフ状態は、双方向の電流を阻止する状態である。第１のダイオード状態は、第１方向の電流を通過させる状態である。第２のダイオード状態は、第２方向の電流を通過させる状態である。

半導体スイッチ１Ｎでは、第１ゲート端子Ｇ１１がオン状態で、かつ第２ゲート端子Ｇ１２がオン状態である場合に双方向オン状態となる。半導体スイッチ１Ｎでは、第１ゲート端子Ｇ１１がオフ状態で、かつ第２ゲート端子Ｇ１２がオフ状態である場合に双方向オフ状態となる。半導体スイッチ１Ｎでは、第１ゲート端子Ｇ１１がオフ状態で、かつ第２ゲート端子Ｇ１２がオン状態である場合に第１のダイオード状態となる。半導体スイッチ１Ｎでは、第１ゲート端子Ｇ１１がオン状態で、かつ第２ゲート端子Ｇ１２がオフ状態である場合に第２のダイオード状態となる。

スイッチシステム２０Ｎは、アクティブクランプ回路３Ａを２つ備える。スイッチシステム２０Ｎでは、２つのアクティブクランプ回路３Ａのうち１つのアクティブクランプ回路３Ａが第１ゲート端子Ｇ１１と第２ソース端子Ｓ１２との間に接続され、残りの１つのアクティブクランプ回路３Ａが第２ゲート端子Ｇ１２と第１ソース端子Ｓ１１との間に接続されている。

実施形態１５に係るスイッチシステム２０Ｎは、半導体スイッチ１Ｎの第１ソース端子Ｓ１１から第２ソース端子Ｓ１２に向かって主電流が流れている場合に、半導体スイッチ１Ｎのターンオフのときに半導体スイッチ１Ｎにかかるサージ電圧を抑制することが可能となる。また、実施形態１５に係るスイッチシステム２０Ｎは、半導体スイッチ１Ｎの第２ソース端子Ｓ１２から第１ソース端子Ｓ１１に向かって主電流が流れている場合にも、半導体スイッチ１Ｎのターンオフのときに半導体スイッチ１Ｎにかかるサージ電圧を抑制することが可能となる。

（実施形態１６）
以下、実施形態１６に係るスイッチシステム２０Ｏについて、図２１に基づいて説明する。

実施形態１６に係るスイッチシステム２０Ｏは、実施形態１に係るスイッチシステム２０（図１参照）と略同じであり、電流検知部１６を更に備える点で、スイッチシステム２０と相違する。また、実施形態１６に係るスイッチシステム２０Ｏは、実施形態１に係るスイッチシステム２０におけるアクティブクランプ回路３の代わりに、アクティブクランプ回路３Ｏを備える点で、スイッチシステム２０と相違する。また、実施形態１６に係るスイッチシステム２０Ｏは、電圧クランプ素子２の代わりに、電圧クランプ素子２Ｉを備える点で、スイッチシステム２０と相違する。実施形態１６に係るスイッチシステム２０Ｏに関し、実施形態１に係るスイッチシステム２０と同様の構成要素については、同一の符号を付して説明を省略する。

電流検知部１６は、半導体スイッチ１の第２主端子１２に流れる電流を検知する。電流検知部１６は、半導体スイッチ１の第２主端子１２と第２外部端子Ｔｍ２との間に接続されている。

アクティブクランプ回路３Ｏは、半導体スイッチ１の制御端子１０と第１主端子１１との間に接続されている。アクティブクランプ回路３Ｏは、第１ダイオード３１と、第２ダイオード３２と、制御スイッチ３３と、を含む。アクティブクランプ回路３Ｏでは、第２ダイオード３２の第２アノードが半導体スイッチ１の第１主端子１１に接続されており、第２ダイオード３２の第２カソードが第１ダイオード３１を介して制御スイッチ３３に接続されている。第２ダイオード３２では、第２カソードが第１ダイオード３１の第１カソードに接続されている。制御スイッチ３３は、第１ダイオード３１の第１アノードと半導体スイッチ１の制御端子１０との間に接続されている。第１ダイオード３１は、半導体スイッチ１の第１主端子１１と第２主端子１２との間にかかる電圧によりブレークダウンする。制御スイッチ３３は、電界効果トランジスタＱ１である。電界効果トランジスタＱ１では、ドレインが第１ダイオード３１の第１アノードに接続され、ソースが半導体スイッチ１の制御端子１０に接続されている。

電圧クランプ素子２Ｉは、半導体スイッチ１と並列に接続されている。より詳細には、電圧クランプ素子２Ｉは、半導体スイッチ１の第１主端子１１と第２主端子１２との間に接続されている。電圧クランプ素子２Ｉは、バリスタである。電圧クランプ素子２Ｉは、バリスタに限らず、ツェナダイオード（例えば、ＴＶＳダイオード）であってもよい。

スイッチシステム２０Ｏでは、第２制御部５は、電流検知部１６の出力に応じて制御スイッチ３３を制御する。より詳細には、第２制御部５は、電流検知部１６の出力に応じて制御スイッチ３３の導通時間を変える。第２制御部５は、アクティブクランプ回路３Ｏのクランプ動作中に電流検知部１６により検知された電流値が所定値よりも大きい場合、電流値が大きいほど制御スイッチ３３の導通時間を短くする。第２制御部５は、電流検知部１６により検知された電流値が閾値以上となると、制御スイッチ３３をオンさせてアクティブクランプ回路３Ｏにクランプ動作を開始させる。第２制御部５は、アクティブクランプ回路３Ｏのクランプ動作中に電流検知部１６により検知された電流値が閾値よりも大きな所定値以上になると、電流値が大きいほど制御スイッチ３３を、より早い時点でオン状態からオフ状態に変化させる制御を行う。所定値は、電圧クランプ素子２の安全動作領域内の電流値である。

スイッチシステム２０Ｏは、第１ダイオード３１のブレークダウン電圧が電圧クランプ素子２Ｉのクランプ電圧より小さい。よって、スイッチシステム２０Ｏは、制御スイッチ３３（電界効果トランジスタＱ１）がオンされ半導体スイッチ１がターンオフすると、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧がアクティブクランプ回路３Ｏによってクランプされて、負荷回路２０４の配線２０３のインダクタンス成分に蓄えられていたエネルギの一部を半導体スイッチ１で消費する。スイッチシステム２０Ｏでは、アクティブクランプ回路３Ｏの制御スイッチ３３がオン状態からオフ状態になると、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧が電圧クランプ素子２Ｉによりクランプされる。

実施形態１６に係るスイッチシステム２０Ｏは、実施形態１に係るスイッチシステム２０と同様、半導体スイッチ１のターンオフのときに半導体スイッチ１にかかるサージ電圧を抑制することが可能となる。

（実施形態１７）
以下、実施形態１７に係るスイッチシステム２０Ｐについて、図２２に基づいて説明する。

実施形態１７に係るスイッチシステム２０Ｐは、実施形態７に係るスイッチシステム２０Ｆ（図８参照）と略同じであり、電流検知部１６Ｐを更に備える点で、スイッチシステム２０Ｆと相違する。また、スイッチシステム２０Ｐは、スイッチシステム２０Ｆにおける第２制御部５Ｅの代わりに、第２制御部５Ｐを備える点でスイッチシステム２０Ｆと相違する。また、スイッチシステム２０Ｐは、スイッチシステム２０ＦにおけるＮＯＴ回路７Ｆの代わりに、実施形態８に係るスイッチシステム２０Ｇ（図１０参照）におけるＮＯＴ回路７Ｇを備える点で、スイッチシステム２０Ｆと相違する。実施形態１７に係るスイッチシステム２０Ｐに関し、実施形態７に係るスイッチシステム２０Ｆと同様の構成要素については、同一の符号を付して説明を省略する。

電流検知部１６Ｐは、半導体スイッチ１の第２主端子１２に流れる電流を検知する。

第２制御部５Ｐは、第３電界効果トランジスタＱ１３を含む。第３電界効果トランジスタＱ１３は、第３ゲート、第３ドレイン及び第３ソースを有する。

電流検知部１６Ｐは、検知用抵抗１６１と、積分回路１６２と、を含む。検知用抵抗１６１は、半導体スイッチ１の第２主端子１２に接続され半導体スイッチ１に直列接続されている。より詳細には、検知用抵抗１６１は、半導体スイッチ１の第２主端子１２と第２外部端子Ｔｍ２との間に接続されている。積分回路１６２は、検知用抵抗１６１の両端の電圧を積分する。積分回路１６２は、オペアンプ１６３と、キャパシタ１６５と、を含む。また、積分回路１６２は、バイアス用抵抗１６４を更に含む。積分回路１６２では、オペアンプ１６３の非反転入力端子に半導体スイッチ１の第２主端子１２が接続され、オペアンプ１６３の反転入力端子とオペアンプ１６３の出力端子との間にキャパシタ１６５が接続されている。また、オペアンプ１６３の出力端子は、第２電界効果トランジスタＱ２の第２ゲートに接続されている。また、積分回路１６２では、バイアス用抵抗１６４は、オペアンプ１６３の反転入力端子と第２外部端子Ｔｍ２との間に接続されている。

スイッチシステム２０Ｐでは、第２電界効果トランジスタＱ２の第２ゲートが積分回路１６２の出力端子に接続されている。スイッチシステム２０Ｐでは、第３電界効果トランジスタＱ１３の第３ドレインが積分回路１６２の出力端子に接続されている。スイッチシステム２０Ｐでは、第３電界効果トランジスタＱ１３の第３ゲートが第１制御部４と半導体スイッチ１の制御端子１０との間の信号経路に接続されている。

スイッチシステム２０Ｐでは、第１制御部４が第１オン信号を出力しているときは、半導体スイッチ１及び第３電界効果トランジスタＱ１３がオン状態なので、オペアンプ１６３の出力端子と反転入力端子との間は短絡されている。第３電界効果トランジスタＱ１３は、第１制御部４から出力される第１制御信号が第１オン信号から第１オフ信号に変化すると、オフする。電流検知部１６Ｐでは、第３電界効果トランジスタＱ１３がオフした瞬間から、積分回路１６２が積分動作を開始する。スイッチシステム２０Ｐでは、積分回路１６２の積分値が閾値に達すると積分回路１６２の出力信号により第２電界効果トランジスタＱ２がオンする。アクティブクランプ回路３Ａでは、第２電界効果トランジスタＱ２がオンすると第１電界効果トランジスタＱ１がオフするので、クランプ動作が終了する。

電流検知部１６Ｐは、積分回路１６２を含むので、オペアンプ１６３の非反転入力端子の電位が反転入力端子の電位（例えば、６Ｖ）よりも高くなるまでの時間が検知用抵抗１６１に流れる電流の電流値に応じて変わる。バイアス用抵抗１６４は、オペアンプ１６３の非反転入力端子の電位（基準電位）を所定の電位（例えば、６Ｖ）にバイアスするために設けてある。電流検知部１６Ｐでは、検知用抵抗１６１に流れる電流の電流値が大きいほど、第２電界効果トランジスタＱ２がオンされるまでの時間が短くなり、第１電界効果トランジスタＱ１がオフされるまでの時間が短くなる。したがって、スイッチシステム２０Ｐでは、検知用抵抗１６１に流れる電流の電流値に応じてアクティブクランプ回路３Ａの制御スイッチ３３の導通時間を変えることができる。

実施形態１７に係るスイッチシステム２０Ｐは、実施形態７に係るスイッチシステム２０Ｆと同様、半導体スイッチ１のターンオフのときに半導体スイッチ１にかかるサージ電圧を抑制することが可能となる。

（実施形態１８）
以下、実施形態１８に係るスイッチシステム２０Ｑについて、図２３及び２４に基づいて説明する。

実施形態１８に係るスイッチシステム２０Ｑは、実施形態１に係るスイッチシステム２０（図１参照）と略同じであり、第２制御部５の代わりに第２制御部５Ｑを備える点で、スイッチシステム２０と相違する。実施形態１８に係るスイッチシステム２０Ｑに関し、実施形態１に係るスイッチシステム２０と同様の構成要素については、同一の符号を付して説明を省略する。

実施形態１８に係るスイッチシステム２０Ｑでは、第１制御部４が半導体スイッチ１をオン状態とする第１オン信号を出力しており半導体スイッチ１をオフ状態とする第１オフ信号を出力する前に、第２制御部５Ｑが制御スイッチ３３をオフ状態とする第２オフ信号を出力する。スイッチシステム２０Ｑでは、第１制御部４が第１オフ信号を出力してから第１期間（図２４のＴ１）の後に第２制御部５Ｑが制御スイッチ３３をオン状態とする第２オン信号を出力する。スイッチシステム２０Ｑでは、第１制御部４が第１オフ信号を出力してから第２期間（図２４のＴ２）の後に第２制御部５Ｑが制御スイッチ３３をオフ状態とする第２オフ信号を出力する。スイッチシステム２０Ｑでは、第１期間をＴ１（図２４参照）とし、第２期間をＴ２（図２４参照）とし、第１制御部４が第１オフ信号を出力してから電圧クランプ素子２に流れる電流Ｉ２がゼロになるまでの第３期間をＴ３（図２４参照）とすると、Ｔ１＜（Ｔ２－Ｔ１）、かつ、Ｔ１≦Ｔ３である。

以下では、スイッチシステム２０Ｑの動作例について、図２４に基づいて説明する。図２４において、「半導体スイッチ（Ｔｒ１）」は、半導体スイッチ１（接合型電界効果トランジスタＴｒ１）の制御端子１０に入力される第１制御信号の時間変化を示している。図２４において、「制御スイッチ（Ｑ１）」は、制御スイッチ３３（電界効果トランジスタＱ１）へ入力される第２制御信号の時間変化を示している。図２４において「Ｖｇｓ」は、接合型電界効果トランジスタＴｒ１のソース端子Ｓ１を基準としたゲート端子Ｇ１－ソース端子Ｓ１間電圧である。したがって、「Ｖｇｓ」は、半導体スイッチ１の制御端子１０と第２主端子１２との間の電圧である。図２４において、「Ｖｄｓ」は、接合型電界効果トランジスタＴｒ１のソース端子Ｓ１を基準としたドレイン端子Ｄ１－ソース端子Ｓ１間電圧である。したがって、「Ｖｄｓ」は、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧である。電圧クランプ素子２は、半導体スイッチ１に並列に接続されているので、電圧クランプ素子２の両端電圧は、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧Ｖｄｓと同じである。

図２４は、例えば、時点ｔ５１において負荷回路２０４に短絡異常が発生して半導体スイッチ１の主電流Ｉ１が増加し始めた場合の動作説明図である。

時点ｔ５２において第１制御部４から出力される第１制御信号が第１オン信号から第１オフ信号に変化すると、半導体スイッチ１の主電流Ｉ１がゼロとなり、電圧クランプ素子２に電流Ｉ２が流れる。

その後、時点ｔ５３において第２制御部５Ｑから出力される第２制御信号が第２オフ信号から第２オン信号に変化すると、アクティブクランプ回路３の制御スイッチ３３がオンされる。スイッチシステム２０Ｑでは、第１ダイオード３１のブレークダウン電圧が電圧クランプ素子２のクランプ電圧より小さいので、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧Ｖｄｓがアクティブクランプ回路３によってクランプされて、負荷回路２０４の配線２０３のインダクタンス成分に蓄えられていたエネルギの一部を半導体スイッチ１で消費する。

その後、時点ｔ５２から第２期間Ｔ２が経過した時点ｔ５４において第２制御部５Ｑから出力される第２制御信号が第２オン信号から第２オフ信号に変化すると、電圧クランプ素子２に再び電流Ｉ２が流れ始めて半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧Ｖｄｓが電圧クランプ素子２のクランプ電圧にクランプされ、半導体スイッチ１の主電流Ｉ１の電流変化率（－ｄＩ１／ｄｔ）の絶対値が大きくなって主電流Ｉ１が急激にゼロまで低下する。スイッチシステム２０Ｑでは、半導体スイッチ１の主電流Ｉ１がゼロになると、電圧クランプ素子２の電流Ｉ２が減少し始める。

時点ｔ５５において電圧クランプ素子２の電流Ｉ２がゼロになると、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧Ｖｄｓはクランプ電圧よりも低い一定電圧となる。

スイッチシステム２０Ｑは、時点ｔ５４における半導体スイッチ１の主電流Ｉ１の電流値を、時点ｔ５２における半導体スイッチ１の主電流Ｉ１の電流値よりも小さくできる。これにより、スイッチシステム２０Ｑは、電圧クランプ素子２のクランプ電圧を小さくすることができ、半導体スイッチ１の第１主端子１１と第２主端子１２との間の電圧Ｖｄｓを小さくすることができる。

実施形態１８に係るスイッチシステム２０Ｑは、半導体スイッチ１のターンオフのときに半導体スイッチ１にかかるサージ電圧を抑制することが可能となる。

（実施形態１９）
以下、実施形態１９に係るスイッチシステム２０Ｒについて、図２５に基づいて説明する。

実施形態１９に係るスイッチシステム２０Ｒは、実施形態７に係るスイッチシステム２０Ｆ（図８参照）と略同じであり、ＮＯＴ回路７Ｆの代わりにＮＯＴ回路７Ｍを備える点で、スイッチシステム２０Ｆと相違する。また、実施形態１９に係るスイッチシステム２０Ｒは、実施形態７に係るスイッチシステム２０Ｆにおける第３駆動回路１３を備えていない点で、スイッチシステム２０Ｆと相違する。実施形態１９に係るスイッチシステム２０Ｒに関し、実施形態７に係るスイッチシステム２０Ｆと同様の構成要素については、同一の符号を付して説明を省略する。

ＮＯＴ回路７Ｍは、電源７１と、ダイオード７３と、第３電界効果トランジスタＱ３と、を含む。電源７１は、直流電源である。ダイオード７３は、電界効果トランジスタのゲートとソースとを接続することにより構成されている。ダイオード７３は、電源７１に直列接続されている。第３電界効果トランジスタＱ３は、第３ゲート、第３ドレイン及び第３ソースを有する。第３電界効果トランジスタＱ３は、ダイオード７３に直列接続されている。第３電界効果トランジスタＱ３では、第３ドレインがダイオード７３に接続され、第３ソースが第２電界効果トランジスタＱ２の第２ソース及び半導体スイッチ１の第２主端子１２に接続されている。第３電界効果トランジスタＱ３は、接合型電界効果トランジスタであるが、これに限らず、例えば、ＭＯＳＦＥＴであってもよい。第１制御部４と第３電界効果トランジスタＱ３の第３ゲートは、第１制御部４と半導体スイッチ１との間の信号経路に接続されている。

実施形態１９に係るスイッチシステム２０Ｒでは、実施形態１８に係るスイッチシステム２０Ｑと同様に、第１制御部４が半導体スイッチ１をオン状態とする第１オン信号を出力しており半導体スイッチ１をオフ状態とする第１オフ信号を出力する前に、第２制御部５Ｅが制御スイッチ３３をオフ状態とする第２オフ信号を出力する。スイッチシステム２０Ｒでは、第１制御部４が第１オフ信号を出力してから第１期間の後に第２制御部５Ｅが制御スイッチ３３をオン状態とする第２オン信号を出力する。スイッチシステム２０Ｒでは、第１制御部４が第１オフ信号を出力してから第２期間（遅延回路５２により決まる遅延時間）の後に第２制御部５Ｅが制御スイッチ３３をオフ状態とする第２オフ信号を出力する。スイッチシステム２０Ｒでは、第１期間をＴ１（図２４参照）とし、第２期間をＴ２（図２４参照）とし、第１制御部４が第１オフ信号を出力してから電圧クランプ素子２に流れる電流Ｉ２がゼロになるまでの第３期間をＴ３（図２４参照）とすると、Ｔ１＜（Ｔ２－Ｔ１）、かつ、Ｔ１≦Ｔ３である。

実施形態１９に係るスイッチシステム２０Ｒは、半導体スイッチ１のターンオフのときに半導体スイッチ１にかかるサージ電圧を抑制することが可能となる。

（変形例）
上記の実施形態１～１９は、本開示の様々な実施形態の一つに過ぎない。上記の実施形態１～１９は、本開示の目的を達成できれば、設計等に応じて種々の変更が可能である。

例えば、半導体スイッチ１は、接合型電界効果トランジスタＴｒ１にかぎらず、例えば、ＭＯＳＦＥＴ又はＩＧＢＴ（Insulated Gate Bipolar Transistor）であってもよい。

（態様）
以上説明した実施形態１～１９等から本明細書には以下の態様が開示されている。

第１の態様に係るスイッチシステム（２０；２０Ａ；２０Ｂ；２０Ｃ；２０Ｄ；２０Ｅ；２０Ｆ；２０Ｇ；２０Ｊ；２０Ｋ；２０Ｏ；２０Ｐ）は、半導体スイッチ（１；１Ｋ）と、電圧クランプ素子（２）と、アクティブクランプ回路（３；３Ａ；３Ｏ）と、第１制御部（４）と、第２制御部（５；５Ａ；５Ｄ；５Ｅ）と、を備える。半導体スイッチ（１；１Ｋ）は、制御端子（１０）、第１主端子（１１）及び第２主端子（１２）を有する。電圧クランプ素子（２）は、半導体スイッチ（１；１Ｋ）と並列に接続されている。アクティブクランプ回路（３；３Ａ；３Ｏ）は、半導体スイッチ（１；１Ｋ）の制御端子（１０）と第１主端子（１１）との間に接続されている。第１制御部（４）は、半導体スイッチ（１；１Ｋ）を制御する。第２制御部（５；５Ａ；５Ｄ；５Ｅ）は、アクティブクランプ回路（３；３Ａ；３Ｏ）を制御する。アクティブクランプ回路（３；３Ａ；３Ｏ）は、第１ダイオード（３１）と、第２ダイオード（３２）と、制御スイッチ（３３）と、を含む。第１ダイオード（３１）は、第１アノード及び第１カソードを有する。第１ダイオード（３１）は、半導体スイッチ（１；１Ｋ）の第１主端子（１１）と第２主端子（１２）との間にかかる電圧によりブレークダウンする。第２ダイオード（３２）は、第２アノード及び第２カソードを有する。第２ダイオード（３２）では、第２アノードが第１ダイオード（３１）の第１アノードに接続されている。制御スイッチ（３３）は、第１ダイオード（３１）の第１アノードと半導体スイッチ（１）の制御端子（１０）との間に接続されている。第２制御部（５；５Ａ；５Ｄ；５Ｅ）は、制御スイッチ（３３）を制御するように構成されている。第１ダイオード（３１）のブレークダウン電圧は、電圧クランプ素子（２）のクランプ電圧より小さい。

第１の態様に係るスイッチシステム（２０；２０Ａ；２０Ｂ；２０Ｃ；２０Ｄ；２０Ｅ；２０Ｆ；２０Ｇ；２０Ｊ；２０Ｋ；２０Ｏ；２０Ｐ）は、半導体スイッチ（１；１Ｋ）のターンオフのときに半導体スイッチ（１；１Ｋ）にかかるサージ電圧を抑制することが可能となる。

第２の態様に係るスイッチシステム（２０Ａ；２０Ｂ；２０Ｃ；２０Ｄ；２０Ｅ；２０Ｆ；２０Ｇ）では、第１の態様において、制御スイッチ（３３）は、第１ゲート、第１ドレイン及び第１ソースを有する第１電界効果トランジスタ（Ｑ１）である。アクティブクランプ回路（３Ａ）は、第２電界効果トランジスタ（Ｑ２）を更に含む。第２電界効果トランジスタ（Ｑ２）は、第２ゲート、第２ドレイン及び第２ソースを有する。第２電界効果トランジスタ（Ｑ２）は、第１電界効果トランジスタ（Ｑ１）の第１ゲートと半導体スイッチ（１；１Ｋ）の第２主端子（１２）との間に接続されている。第２制御部（５Ａ；５Ｄ；５Ｅ）は、第２電界効果トランジスタ（Ｑ２）を制御する。

第２の態様に係るスイッチシステム（２０Ａ；２０Ｂ；２０Ｃ；２０Ｄ；２０Ｅ；２０Ｆ；２０Ｇ）は、第２制御部（５Ａ；５Ｄ；５Ｅ）が第２電界効果トランジスタ（Ｑ２）をオンさせることにより、第１電界効果トランジスタ（Ｑ１）をオフさせることができる。

第３の態様に係るスイッチシステム（２０Ｂ）は、第２の態様において、遅延回路（６）を更に備える。遅延回路（６）は、第２制御部（５Ａ）と第１電界効果トランジスタ（Ｑ１）の第１ゲートとの間の信号経路と、第２電界効果トランジスタ（Ｑ２）の第２ゲートと、の間に接続されている。

第３の態様に係るスイッチシステム（２０Ｂ）は、第２制御部（５Ａ）が第１電界効果トランジスタ（Ｑ１）をオンさせる制御する信号を出力することにより第１電界効果トランジスタ（Ｑ１）をオンさせ、遅延回路（６）の遅延時間の経過後に第２電界効果トランジスタ（Ｑ２）がオンすることで第１電界効果トランジスタ（Ｑ１）がオフする。よって、第３の態様に係るスイッチシステム（２０Ｂ）は、第１電界効果トランジスタ（Ｑ１）の導通時間を遅延回路（６）の遅延時間により決めることができる。また、第３の態様に係るスイッチシステム（２０Ｂ）は、１つの第２制御部（５Ａ）によって第１電界効果トランジスタ（Ｑ１）と第２電界効果トランジスタ（Ｑ２）とを制御することが可能となる。

第４の態様に係るスイッチシステム（２０Ｃ；２０Ｄ；２０Ｅ；２０Ｆ；２０Ｇ）は、第２の態様において、ＮＯＴ回路（７；７Ｆ；７Ｇ）を更に備える。ＮＯＴ回路（７；７Ｆ；７Ｇ）は、第１制御部（４）と半導体スイッチ（１；１Ｋ）の制御端子（１０）との間の信号経路と、第１電界効果トランジスタ（Ｑ１）の第１ゲートと、の間に接続されている。第２電界効果トランジスタ（Ｑ２）の第２ゲートには、第２制御部（５Ａ；５Ｄ；５Ｅ）が接続されている。

第４の態様に係るスイッチシステム（２０Ｃ；２０Ｄ；２０Ｅ；２０Ｆ；２０Ｇ）は、第１制御部（４）によって半導体スイッチ（１；１Ｋ）と第１電界効果トランジスタ（Ｑ１）とを制御することが可能となる。

第５の態様に係るスイッチシステム（２０Ｄ；２０Ｅ；２０Ｆ；２０Ｇ）では、第４の態様において、第２制御部（５Ｄ）は、遅延回路（５２）を含む。遅延回路（５２）は、ＮＯＴ回路（７；７Ｆ；７Ｇ）の出力端子と第２電界効果トランジスタ（Ｑ２）の第２ゲートとの間に接続されている。

第５の態様に係るスイッチシステム（２０Ｄ；２０Ｅ；２０Ｆ；２０Ｇ）は、第２制御部（５Ｄ；５Ｅ）を第１制御部（４）から出力する制御信号を第２制御部（５Ｄ；５Ｅ）において利用できるので、低コスト化を図ることが可能となる。

第６の態様に係るスイッチシステム（２０Ｅ；２０Ｆ；２０Ｇ）は、第５の態様において、第１駆動回路（８）を更に備える。第１駆動回路（８）は、第１ゲート抵抗（Ｒｇ１）を有する。第１ゲート抵抗（Ｒｇ１）は、ＮＯＴ回路（７；７Ｆ；７Ｇ）の出力端子と第１電界効果トランジスタ（Ｑ１）の第１ゲートとの間に接続されている。遅延回路（５２）は、第２ゲート抵抗（Ｒｇ２）と、キャパシタ（Ｃ２）と、を有する第２駆動回路（９）で構成されている。第２ゲート抵抗（Ｒｇ２）は、ＮＯＴ回路（７；７Ｆ；７Ｇ）の出力端子と第２電界効果トランジスタ（Ｑ２）の第２ゲートとの間に接続されている。キャパシタ（Ｃ２）は、第２電界効果トランジスタ（Ｑ２）の第２ゲートと第２ソースとの間に接続されている。

第６の態様に係るスイッチシステム（２０Ｅ；２０Ｆ；２０Ｇ）は、遅延回路（５２）を第２ゲート抵抗（Ｒｇ２）とキャパシタ（Ｃ２）とで構成できるので、遅延回路（５２）の低コスト化を図れる。

第７の態様に係るスイッチシステム（２０Ｆ）は、第６の態様において、第３駆動回路（１３）を更に備える。第３駆動回路（１３）は、第１制御部（４）と半導体スイッチ（１；１Ｋ）の制御端子（１０）との間に接続されている。ＮＯＴ回路（７）は、電源（７１）と、抵抗（７２）と、第３電界効果トランジスタ（Ｑ３）と、第４駆動回路（７４）と、を含む。抵抗（７２）は、電源（７１）に直列接続されている。第３電界効果トランジスタ（Ｑ３）は、第３ゲート、第３ドレイン及び第３ソースを有する。第３電界効果トランジスタ（Ｑ３）は、抵抗（７２）に直列接続されている。第４駆動回路（７４）は、第１制御部（４）と第３電界効果トランジスタ（Ｑ３）の第３ゲートとの間に接続されている。

第８の態様に係るスイッチシステム（２０Ｇ）では、第６の態様において、第３駆動回路（１３Ｇ）を更に備える。第３駆動回路（１３Ｇ）は、第１制御部（４）と半導体スイッチ（１；１Ｋ）の制御端子（１０）との間に接続されている。ＮＯＴ回路（７Ｇ）は、電源（７１）と、抵抗（７２）と、第３電界効果トランジスタ（Ｑ３）と、を含む。抵抗（７２）は、電源（７１）に直列接続されている。第３電界効果トランジスタ（Ｑ３）は、第３ゲート、第３ドレイン及び第３ソースを有する。第３電界効果トランジスタ（Ｑ３）は、抵抗（７２）に直列接続されている。第３駆動回路（１３Ｇ）は、半導体スイッチ（１；１Ｋ）をターンオンさせる第１経路（１３１）と、半導体スイッチ（１；１Ｋ）をターンオフさせる第２経路（１３２）と、を有する。第１経路（１３１）は、第３ダイオード（１３３）と、第３ゲート抵抗（Ｒｇ３）と、を含む。第３ダイオード（１３３）は、第３アノード及び第３カソードを有する。第３ダイオード（１３３）では、第３カソードが半導体スイッチ（１；１Ｋ）の制御端子（１０）に接続されている。第３ゲート抵抗（Ｒｇ３）は、第３ダイオード（１３３）に直列に接続されている。第２経路（１３２）は、第３ゲート抵抗（Ｒｇ３）よりも抵抗値の小さな抵抗（１３４）を含む。抵抗（１３４）は、第１制御部（４）と半導体スイッチ（１；１Ｋ）の制御端子（１０）との間に接続されている。スイッチシステム（２０Ｇ）では、半導体スイッチ（１；１Ｋ）がオフするよりも先にアクティブクランプ回路（３Ａ）の第１電界効果トランジスタ（Ｑ１）がオンする。

第８の態様に係るスイッチシステム（２０Ｇ）は、半導体スイッチ（１；１Ｋ）がＧａＮ系ＧＩＴの場合、半導体スイッチ（１；１Ｋ）をオンさせるときに第１経路（１３１）が利用されるので、ゲート電圧の低下を抑制することができる。また、スイッチシステム（２０Ｇ）は、半導体スイッチ（１；１Ｋ）をオフさせるときに第２経路（１３２）が利用されるので、アクティブクランプ回路（３Ａ）の制御スイッチ（３３）がオンするよりも先に半導体スイッチ（１；１Ｋ）がターンオフすることを抑制することが可能となる。

第９の態様に係るスイッチシステム（２０Ｈ）は、半導体スイッチ（１；１Ｋ）と、電圧クランプ素子（２）と、アクティブクランプ回路（３Ｈ）と、第１制御部（４）と、第２制御部（５Ｈ）と、を備える。半導体スイッチ（１；１Ｋ）は、制御端子（１０）、第１主端子（１１）及び第２主端子（１２）を有する。電圧クランプ素子（２）は、半導体スイッチ（１；１Ｋ）と並列に接続されている。アクティブクランプ回路（３Ｈ）は、半導体スイッチ（１；１Ｋ）の制御端子（１０）と第１主端子（１１）との間に接続されている。第１制御部（４）は、半導体スイッチ（１；１Ｋ）を制御する。第２制御部（５Ｈ）は、アクティブクランプ回路（３Ｈ）を制御する。アクティブクランプ回路（３Ｈ）は、第１ダイオード（３１）と、第２ダイオード（３２）と、制御スイッチ（３３Ｈ）と、を含む。第１ダイオード（３１）は、第１アノード及び第１カソードを有する。第１ダイオード（３１）は、半導体スイッチ（１；１Ｋ）の第１主端子（１１）と第２主端子（１２）との間にかかる電圧によりブレークダウンする。第２ダイオード（３２）は、第２アノード及び第２カソードを有する。第２ダイオード（３２）では、第２アノードが第１ダイオード（３１）の第１アノードに接続されている。制御スイッチ（３３Ｈ）は、第１ダイオード（３１）の第１アノードと半導体スイッチ（１；１Ｋ）の制御端子（１０）との間に接続されている。制御スイッチ（３３Ｈ）は、ベース、コレクタ及びエミッタを有するｐｎｐトランジスタ（Ｑｐ１）である。ｐｎｐトランジスタ（Ｑｐ１）では、エミッタが第２ダイオード（３２）の第２カソードに接続され、コレクタが半導体スイッチ（１；１Ｋ）の制御端子（１０）に接続されている。第２制御部（５Ｈ）は、第１抵抗（Ｒ１）と、第２抵抗（Ｒ２）と、電界効果トランジスタ（Ｑ４）と、遅延回路（５４）と、を含む。第１抵抗（Ｒ１）は、ｐｎｐトランジスタ（Ｑｐ１）のベースとエミッタとの間に接続されている。第２抵抗（Ｒ２）は、ｐｎｐトランジスタ（Ｑｐ１）のベースに接続されており、第１抵抗（Ｒ１）に直列に接続されている。電界効果トランジスタ（Ｑ４）は、ゲート、ドレイン及びソースを有する。電界効果トランジスタ（Ｑ４）は、第２抵抗（Ｒ２）と半導体スイッチ（１；１Ｋ）の第２主端子（１２）との間に接続されている。遅延回路（５４）は、第１制御部（４）と電界効果トランジスタ（Ｑ４）のゲートとの間に接続されている。遅延回路（５４）は、ゲート抵抗（Ｒｇ４）と、キャパシタ（Ｃ４）と、を含む。ゲート抵抗（Ｒｇ４）は、第１制御部（４）と電界効果トランジスタ（Ｑ４）のゲートとの間に接続されている。キャパシタ（Ｃ４）は、電界効果トランジスタ（Ｑ４）のゲートとソースとの間に接続されている。第１ダイオード（３１）のブレークダウン電圧は、電圧クランプ素子（２）のクランプ電圧より小さい。

第９の態様に係るスイッチシステム（２０Ｈ）は、半導体スイッチ（１；１Ｋ）のターンオフのときに半導体スイッチ（１；１Ｋ）にかかるサージ電圧を抑制することが可能となる。

第１０の態様に係るスイッチシステム（２０Ｉ）は、半導体スイッチ（１；１Ｋ）と、電圧クランプ素子（２Ｉ）と、アクティブクランプ回路（３Ｉ）と、第１制御部（４）と、第２制御部（５Ｉ）と、を備える。半導体スイッチ（１；１Ｋ）は、制御端子（１０）、第１主端子（１１）及び第２主端子（１２）を有する。電圧クランプ素子（２Ｉ）は、半導体スイッチ（１；１Ｋ）と並列に接続されている。アクティブクランプ回路（３Ｉ）は、半導体スイッチ（１；１Ｋ）の制御端子（１０）と第１主端子（１１）との間に接続されている。第１制御部（４）は、半導体スイッチ（１；１Ｋ）を制御する。第２制御部（５Ｉ）は、アクティブクランプ回路（３Ｉ）を制御する。アクティブクランプ回路（３Ｉ）は、第１ダイオード（３１）と、第２ダイオード（３２）と、制御スイッチ（３３）と、を含む。第１ダイオード（３１）は、第１アノード及び第１カソードを有する。第１ダイオード（３１）は、半導体スイッチ（１；１Ｋ）の第１主端子（１１）と第２主端子（１２）との間にかかる電圧によりブレークダウンする。第２ダイオード（３２）は、第２アノード及び第２カソードを有する。第２ダイオード（３２）では、第２カソードが第１ダイオード（３１）の第１カソードに接続されている。制御スイッチ（３３）は、第１ダイオード（３１）の第１アノードと半導体スイッチ（１；１Ｋ）の制御端子（１０）との間に接続されている。制御スイッチ（３３）は、ゲート、ドレイン及びソースを有する電界効果トランジスタ（Ｑ１）である。電界効果トランジスタ（Ｑ１）では、ドレインが第１ダイオード（３１）の第１アノードに接続され、ソースが半導体スイッチ（１；１Ｋ）の制御端子（１０）に接続されている。第２制御部（５Ｉ）は、キャパシタ（５５）と、ツェナダイオード（５６）と、を含む。キャパシタ（５５）は、第１端子及び第２端子を有する。キャパシタ（５５）では、第１端子が電界効果トランジスタ（Ｑ１）のゲートに接続され、第２端子が第１ダイオード（３１）の第１カソードと第２ダイオード（３２）の第２カソードとに接続されている。ツェナダイオード（５６）は、第３アノード及び第３カソードを有する。ツェナダイオード（５６）では、第３カソードがキャパシタ（５５）の第１端子と電界効果トランジスタ（Ｑ１）のゲートとに接続され、第３アノードが電界効果トランジスタ（Ｑ１）のソースに接続されている。

第１０の態様に係るスイッチシステム（２０Ｉ）は、半導体スイッチ（１；１Ｋ）のターンオフのときに半導体スイッチ（１；１Ｋ）にかかるサージ電圧を抑制することが可能となる。

第１１の態様に係るスイッチシステム（２０；２０Ａ；２０Ｂ；２０Ｃ；２０Ｄ；２０Ｅ；２０Ｆ；２０Ｇ；２０Ｈ；２０Ｉ；２０Ｊ）は、第１～１０の態様のいずれか一つにおいて、検知回路（１４）と、スイッチ素子（１５）と、を更に備える。検知回路（１４）は、半導体スイッチ（１）の制御端子（１０）と第２主端子（１２）との間に接続されている。検知回路（１４）は、半導体スイッチ（１；１Ｋ）の制御端子（１０）と第２主端子（１２）との間の電圧を検知する。スイッチ素子（１５）は、半導体スイッチ（１；１Ｋ）の制御端子（１０）と第２主端子（１２）との間に接続されている。スイッチシステム（２０；２０Ａ；２０Ｂ；２０Ｃ；２０Ｄ；２０Ｅ；２０Ｆ；２０Ｇ；２０Ｈ；２０Ｉ；２０Ｊ）では、検知回路（１４）による検知電圧が閾値電圧（Ｖｔｈ）を超えたときにスイッチ素子（１５）がオンする。

第１１の態様に係るスイッチシステム（２０；２０Ａ；２０Ｂ；２０Ｃ；２０Ｄ；２０Ｅ；２０Ｆ；２０Ｇ；２０Ｈ；２０Ｉ；２０Ｊ）は、スイッチ素子（１５）がオンすることで半導体スイッチ（１；１Ｋ）がオフするので、半導体スイッチ（１；１Ｋ）の制御端子（１０）と第２主端子（１２）との間の電圧上昇によって半導体スイッチ（１；１Ｋ）の特性が劣化するのを抑制することが可能となる。

第１２の態様に係るスイッチシステム（２０；２０Ａ；２０Ｂ；２０Ｃ；２０Ｄ；２０Ｅ；２０Ｆ；２０Ｇ；２０Ｈ；２０Ｉ；２０Ｊ）では、第１１の態様において、半導体スイッチ（１）は、接合型電界効果トランジスタ（Ｔｒ１）である。閾値電圧（Ｖｔｈ）は、接合型電界効果トランジスタ（Ｔｒ１）のゲート電圧（Ｖｇｓ）に関して接合型電界効果トランジスタＴｒ１のオン状態のゲート電圧（Ｖｇ１）より大きく、第１制御部（４）の有する直流電源の出力電圧より小さい。

第１２の態様に係るスイッチシステム（２０；２０Ａ；２０Ｂ；２０Ｃ；２０Ｄ；２０Ｅ；２０Ｆ；２０Ｇ；２０Ｈ；２０Ｉ；２０Ｊ）は、アクティブクランプ回路（３；３Ａ）のクランプ動作中の接合型電界効果トランジスタ（Ｔｒ１）のゲート電圧（Ｖｇｓ）の上昇による半導体スイッチ（１）の特性劣化を抑制することが可能となる。

第１３の態様に係るスイッチシステム（２０；２０Ａ；２０Ｂ；２０Ｃ；２０Ｄ；２０Ｅ；２０Ｆ；２０Ｇ；２０Ｈ；２０Ｉ；２０Ｊ；２０Ｋ）では、第１～１２の態様のいずれか一つにおいて、半導体スイッチ（１Ｋ）は、互いに並列接続された複数の電界効果トランジスタ（Ｔｒ２）により構成されている。複数の電界効果トランジスタ（Ｔｒ２）の各々は、ゲート、ドレイン及びソースを有する。半導体スイッチ（１Ｋ）では、第１主端子（１１）が複数の電界効果トランジスタ（Ｔｒ２）の複数のドレインに接続され、第２主端子（１２）が複数の電界効果トランジスタ（Ｔｒ２）の複数のソースに接続されている。スイッチシステム（２０；２０Ａ；２０Ｂ；２０Ｃ；２０Ｄ；２０Ｅ；２０Ｆ；２０Ｇ；２０Ｈ；２０Ｉ；２０Ｊ；２０Ｋ）は、複数のゲート抵抗（Ｒ２０）を更に備える。複数のゲート抵抗（Ｒ２０）は、複数のゲートに一対一に対応し、第１制御部（４）と複数のゲートとの間に接続されている。複数のゲート抵抗（Ｒ２０）は、アクティブクランプ回路（３；３Ａ）に接続されている。

第１３の態様に係るスイッチシステム（２０；２０Ａ；２０Ｂ；２０Ｃ；２０Ｄ；２０Ｅ；２０Ｆ；２０Ｇ；２０Ｈ；２０Ｉ；２０Ｊ；２０Ｋ）は、半導体スイッチ（１Ｋ）の許容電流の電流値を大きくすることが可能となる。

第１４の態様に係るスイッチシステム（２０Ｌ）では、第１～１３の態様のいずれか一つにおいて、半導体スイッチ（１Ｌ）は、第１スイッチ素子（１０１）と、第２スイッチ素子（１０２）と、を含む。第１スイッチ素子（１０１）は、第１ゲート端子（Ｇ１１）、第１ドレイン端子（Ｄ１１）及び第１ソース端子（Ｓ１１）を有する。第２スイッチ素子（１０２）は、第２ゲート端子（Ｇ１２）、第２ドレイン端子（Ｄ１２）及び第２ソース端子（Ｓ１２）を有する。第２スイッチ素子（１０２）は、第１スイッチ素子（１０１）に直列接続されている。半導体スイッチ（１Ｌ）では、第１スイッチ素子（１０１）の第１ドレイン端子（Ｄ１１）と第２スイッチ素子（１０２）の第２ドレイン端子（Ｄ１２）とが接続されている。半導体スイッチ（１Ｌ）は、制御端子、第１主端子及び第２主端子のセットを２つ含んでいる。２つのセットのうち一方のセットでは、制御端子、第１主端子及び第２主端子が、それぞれ、第１ゲート端子（Ｇ１１）、第２ソース端子（Ｓ１２）及び第１ソース端子（Ｓ１１）であり、２つのセットのうち他方のセットでは、制御端子、第１主端子及び第２主端子が、それぞれ、第２ゲート端子（Ｇ１２）、第１ソース端子（Ｓ１１）及び第２ソース端子（Ｓ１２）である。スイッチシステム（２０Ｌ）は、アクティブクランプ回路（３Ａ）を２つ備える。スイッチシステム（２０Ｌ）では、２つのアクティブクランプ回路（３Ａ）のうち１つのアクティブクランプ回路（３Ａ）が第１ゲート端子（Ｇ１１）と第２ソース端子（Ｓ１２）との間に接続され、残りの１つのアクティブクランプ回路（３Ａ）が第２ゲート端子（Ｇ１２）と第１ソース端子（Ｓ１１）との間に接続されている。

第１４の態様に係るスイッチシステム（２０Ｌ）は、交流電源を含む負荷回路（２０４）に対して適用することができる。

第１５の態様に係るスイッチシステム（２０Ｍ）は、第１～１３の態様のいずれか一つにおいて、半導体スイッチ（１）を２つ備え、電圧クランプ素子（２）を２つ備え、アクティブクランプ回路（３Ａ）を２つ備える。２つの半導体スイッチ（１）の各々では、制御端子（１０）、第１主端子（１１）及び第２主端子（１２）が、それぞれ、ゲート端子（Ｇ１）、ドレイン端子（Ｄ１）及びソース端子（Ｓ１）である。スイッチシステム（２０Ｍ）では、２つの半導体スイッチ（１）が２つのソース端子（Ｓ１）同士を接続することで直列接続されている。２つの電圧クランプ素子（２）は、２つの半導体スイッチ（１）に一対一に対応し、対応する半導体スイッチ（１）に並列に接続されている。２つのアクティブクランプ回路（３Ａ）は、２つの半導体スイッチ（１）に一対一に対応し、対応する半導体スイッチ（１）のゲート端子（Ｇ１）とドレイン端子（Ｄ１）との間に接続されている。

第１５の態様に係るスイッチシステム（２０Ｍ）は、交流電源を含む負荷回路（２０４）に対して適用することができる。

第１６の態様に係るスイッチシステム（２０Ｎ）では、第１～１３の態様のいずれか一つにおいて、半導体スイッチ（１Ｎ）は、第１ゲート端子（Ｇ１１）と、第１ゲート端子（Ｇ１１）に対応する第１ソース端子（Ｓ１１）と、第２ゲート端子（Ｇ１２）と、第２ゲート端子（Ｇ１２）に対応する第２ソース端子（Ｓ１２）と、を有するデュアルゲート型の双方向スイッチである。半導体スイッチ（１Ｎ）は、制御端子、第１主端子及び第２主端子のセットを２つ含んでいる。２つのセットのうち一方のセットでは、制御端子、第１主端子及び第２主端子が、それぞれ、第１ゲート端子（Ｇ１１）、第２ソース端子（Ｓ１２）及び第１ソース端子（Ｓ１１）である。２つのセットのうち他方のセットでは、制御端子、第１主端子及び第２主端子が、それぞれ、第２ゲート端子（Ｇ１２）、第１ソース端子（Ｓ１１）及び第２ソース端子（Ｓ１２）である。スイッチシステム（２０Ｎ）は、アクティブクランプ回路（３Ａ）を２つ備える。スイッチシステム（２０Ｎ）では、２つのアクティブクランプ回路（３Ａ）のうち１つのアクティブクランプ回路（３Ａ）が第１ゲート端子（Ｇ１１）と第２ソース端子（Ｓ１２）との間に接続され、残りの１つのアクティブクランプ回路（３Ａ）が第２ゲート端子（Ｇ１２）と第１ソース端子（Ｓ１１）との間に接続されている。

第１６の態様に係るスイッチシステム（２０Ｎ）は、交流電源を含む負荷回路（２０４）に対して適用することができる。

第１７の態様に係るスイッチシステム（２０；２０Ａ；２０Ｂ；２０Ｃ；２０Ｄ；２０Ｅ；２０Ｆ；２０Ｇ；２０Ｈ；２０Ｊ；２０Ｋ；２０Ｌ；２０Ｍ；２０Ｎ；２０Ｏ；２０Ｐ；２０Ｑ；２０Ｒ）は、第１～１６の態様のいずれか一つにおいて、電流検知部（１６）を更に備える。電流検知部（１６）は、半導体スイッチ（１；１Ｋ；１Ｌ；１Ｎ）の第２主端子（１２）に流れる電流を検知する。第２制御部（５；５Ａ；５Ｈ；５Ｅ）は、電流検知部（１６）の出力に応じて制御スイッチ（３３；３３Ｈ）の導通時間を変える。

第１７の態様に係るスイッチシステム（２０；２０Ａ；２０Ｂ；２０Ｃ；２０Ｄ；２０Ｅ；２０Ｆ；２０Ｇ；２０Ｈ；２０Ｊ；２０Ｋ；２０Ｌ；２０Ｍ；２０Ｎ；２０Ｏ；２０Ｐ；２０Ｑ；２０Ｒ）は、電圧クランプ素子（２）に過大な電流が流れて電圧クランプ素子（２）の性能が劣化するのを抑制することが可能となる。

第１８の態様に係るスイッチシステム（２０Ｐ）は、第２の態様において、電流検知部（１６Ｐ）を更に備える。第２制御部（５Ｐ）は、第３電界効果トランジスタ（Ｑ１３）を含む。電流検知部（１６Ｐ）は、半導体スイッチ（１）の第２主端子（１２）に流れる電流を検知する。第３電界効果トランジスタ（Ｑ１３）は、第３ゲート、第３ドレイン及び第３ソースを有する。電流検知部（１６Ｐ）は、検知用抵抗（１６１）と、積分回路（１６２）と、を含む。検知用抵抗（１６１）は、半導体スイッチ（１）の第２主端子（１２）に接続され半導体スイッチ（１）に直列接続されている。積分回路（１６２）は、検知用抵抗（１６１）の両端の電圧を積分する。スイッチシステム（２０Ｐ）では、第２電界効果トランジスタ（Ｑ２）の第２ゲートが積分回路（１６２）の出力端子に接続されている。スイッチシステム（２０Ｐ）では、第３電界効果トランジスタ（Ｑ１３）の第３ドレインが積分回路（１６２）の出力端子に接続されている。スイッチシステム（２０Ｐ）では、第３電界効果トランジスタ（Ｑ１３）の第３ゲートが第１制御部（４）と半導体スイッチ（１）の制御端子（１０）との間の信号経路に接続されている。

第１８の態様に係るスイッチシステム（２０Ｐ）は、半導体スイッチ（１）の第２主端子（１２）に流れた電流量に応じて第２電界効果トランジスタ（Ｑ２）がオンするタイミングが変わり、第１電界効果トランジスタ（Ｑ１）の通電時間が変わる。

第１９の態様に係るスイッチシステム（２０）では、第１の態様において、第１制御部（４）が半導体スイッチ（１）をオン状態とする第１オン信号を出力しており半導体スイッチ（１）をオフ状態とする第１オフ信号を出力する前に、第２制御部（５）が制御スイッチ（３３）をオン状態とする第２オン信号を出力する。スイッチシステム（２０）では、第１制御部（４）が第１オフ信号を出力してから一定期間（Ｔ０）後に、第２制御部（５）が制御スイッチ（３３）をオフ状態とする第２オフ信号を出力する。

第２０の態様に係るスイッチシステム（２０Ｑ；２０Ｒ）では、第１の態様において、第１制御部（４）が半導体スイッチ（１）をオン状態とする第１オン信号を出力しており半導体スイッチ（１）をオフ状態とする第１オフ信号を出力する前に、第２制御部（５Ｑ；５Ｅ）が制御スイッチ（３３）をオフ状態とする第２オフ信号を出力する。スイッチシステム（２０Ｑ；２０Ｒ）では、第１制御部（４）が第１オフ信号を出力してから第１期間の後に第２制御部（５）が制御スイッチ（３３）をオン状態とする第２オン信号を出力する。スイッチシステム（２０Ｑ；２０Ｒ）では、第１制御部（４）が第１オフ信号を出力してから第２期間の後に第２制御部（５Ｑ；５Ｅ）が制御スイッチ（３３）をオフ状態とする第２オフ信号を出力する。スイッチシステム（２０Ｑ；２０Ｒ）では、第１期間をＴ１とし、第２期間をＴ２とし、第１制御部４が第１オフ信号を出力してから電圧クランプ素子（２）に流れる電流（Ｉ２）がゼロになるまでの第３期間をＴ３とすると、Ｔ１＜（Ｔ２－Ｔ１）、かつ、Ｔ１≦Ｔ３である。

１、１Ｋ、１Ｌ、１Ｎ 半導体スイッチ
１０ 制御端子
１１ 第１主端子
１２ 第２主端子
１０１ 第１スイッチ素子
１０２ 第２スイッチ素子
２、２Ｉ 電圧クランプ素子
３、３Ａ、３Ｈ、３Ｉ、３Ｏ アクティブクランプ回路
３１ 第１ダイオード
３２ 第２ダイオード
３３、３３Ｈ 制御スイッチ
４ 第１制御部
５、５Ａ、５Ｄ、５Ｅ、５Ｈ、５Ｉ、５Ｑ 第２制御部
５２ 遅延回路
５４ 遅延回路
５５ キャパシタ
５６ ツェナダイオード
６ 遅延回路
７、７Ｆ、７Ｇ、７Ｍ ＮＯＴ回路
７１ 電源
７２ 抵抗
７４ 第４駆動回路
８ 第１駆動回路
９ 第２駆動回路
１３、１３Ｇ 第３駆動回路
１３１ 第１経路
１３２ 第２経路
１３３ 第３ダイオード
１３４ 抵抗
１４ 検知回路
１５ スイッチ素子
１６ 電流検知部
１６Ｐ 電流検知部
１６１ 検知用抵抗
１６２ 積分回路
２０、２０Ａ、２０Ｂ、２０Ｃ、２０Ｄ、２０Ｅ、２０Ｆ、２０Ｇ、２０Ｈ、２０Ｉ、２０Ｊ、２０Ｋ、２０Ｌ、２０Ｍ、２０Ｎ、２０Ｏ、２０Ｐ、２０Ｑ、２０Ｒ スイッチシステム
Ｃ２ キャパシタ
Ｃ４ キャパシタ
Ｄ１ ドレイン端子
Ｄ１１ 第１ドレイン端子
Ｄ１２ 第２ドレイン端子
Ｇ１ ゲート端子
Ｇ１１ 第１ゲート端子
Ｇ１２ 第２ゲート端子
Ｑ１ 電界効果トランジスタ（第１電界効果トランジスタ）
Ｑ２ 第２電界効果トランジスタ
Ｑ３ 第３電界効果トランジスタ
Ｑ４ 電界効果トランジスタ
Ｑ１３ 第３電界効果トランジスタ
Ｑｐ１ ｐｎｐトランジスタ
Ｒ１ 第１抵抗
Ｒ２ 第２抵抗
Ｒｇ１ 第１ゲート抵抗
Ｒｇ２ 第２ゲート抵抗
Ｒｇ３ 第３ゲート抵抗
Ｒｇ４ ゲート抵抗
Ｒ２０ ゲート抵抗
Ｓ１ ソース端子
Ｔｒ１ 接合型電界効果トランジスタ
Ｔｒ２ 電界効果トランジスタ

Claims (12)

1. 制御端子、第１主端子及び第２主端子を有する半導体スイッチと、
   前記半導体スイッチと並列に接続されている電圧クランプ素子と、
   前記半導体スイッチの前記制御端子と前記第１主端子との間に接続されているアクティブクランプ回路と、
   前記半導体スイッチを制御する第１制御部と、
   前記アクティブクランプ回路を制御する第２制御部と、
   ＮＯＴ回路と、を備え、
   前記アクティブクランプ回路は、
   第１アノード及び第１カソードを有し、前記半導体スイッチの前記第１主端子と前記第２主端子との間にかかる電圧によりブレークダウンする第１ダイオードと、
   第２アノード及び第２カソードを有し、前記第２アノードが前記第１ダイオードの前記第１アノードに接続されている第２ダイオードと、
   前記第１ダイオードの前記第１アノードと前記半導体スイッチの前記制御端子との間に接続されている制御スイッチと、を含み、
   前記第２制御部は、前記制御スイッチを制御するように構成され、
   前記第１ダイオードのブレークダウン電圧は、前記電圧クランプ素子のクランプ電圧より小さく、
   前記制御スイッチは、第１ゲート、第１ドレイン及び第１ソースを有する第１電界効果トランジスタであり、
   前記アクティブクランプ回路は、
   第２ゲート、第２ドレイン及び第２ソースを有し、前記第１電界効果トランジスタの前記第１ゲートと前記半導体スイッチの前記第２主端子との間に接続されている第２電界効果トランジスタを更に含み、
   前記第２制御部は、前記第２電界効果トランジスタを制御し、
   前記ＮＯＴ回路は、
   前記第１制御部と前記半導体スイッチの前記制御端子との間の信号経路と、前記第１電界効果トランジスタの前記第１ゲートと、の間に接続されており、
   前記第２電界効果トランジスタの前記第２ゲートには、前記第２制御部が接続されており、
   前記半導体スイッチをターンオフさせるために前記第１制御部から出力される制御信号が第１オン信号から第１オフ信号に変化すると前記第１電界効果トランジスタがオンし、一定期間後に第２制御部が前記第２電界効果トランジスタをオンさせると、前記第１電界効果トランジスタがオフする、
   スイッチシステム。
2. 前記第２制御部は、遅延回路を含み、
   前記遅延回路は、
   前記ＮＯＴ回路の出力端子と前記第２電界効果トランジスタの前記第２ゲートとの間に接続されている、
   請求項１に記載のスイッチシステム。
3. 前記ＮＯＴ回路の前記出力端子と前記第１電界効果トランジスタの前記第１ゲートとの間に接続されている第１ゲート抵抗を有する第１駆動回路を更に備え、
   前記遅延回路は、
   前記ＮＯＴ回路の前記出力端子と前記第２電界効果トランジスタの前記第２ゲートとの間に接続されている第２ゲート抵抗と、
   前記第２電界効果トランジスタの前記第２ゲートと前記第２ソースとの間に接続されているキャパシタと、を有する第２駆動回路で構成されている、
   請求項２に記載のスイッチシステム。
4. 前記第１制御部と前記半導体スイッチの前記制御端子との間に接続されている第３駆動回路を更に備え、
   前記ＮＯＴ回路は、
   電源と、
   前記電源に直列接続されている抵抗と、
   第３ゲート、第３ドレイン及び第３ソースを有し、前記抵抗に直列接続されている第３電界効果トランジスタと、
   前記第１制御部と前記第３電界効果トランジスタの前記第３ゲートとの間に接続されている第４駆動回路と、を含む、
   請求項３に記載のスイッチシステム。
5. 前記第１制御部と前記半導体スイッチの前記制御端子との間に接続されている第３駆動回路を更に備え、
   前記ＮＯＴ回路は、
   電源と、
   前記電源に直列接続されている抵抗と、
   第３ゲート、第３ドレイン及び第３ソースを有し、前記抵抗に直列接続されている第３電界効果トランジスタと、を含み、
   前記第３駆動回路は、
   前記半導体スイッチをターンオンさせる第１経路と、
   前記半導体スイッチをターンオフさせる第２経路と、を有し、
   前記第１経路は、
   第３アノード及び第３カソードを有し、前記第３カソードが前記半導体スイッチの前記制御端子に接続されている第３ダイオードと、
   前記第３ダイオードに直列に接続されている第３ゲート抵抗と、を含み、
   前記第２経路は、
   前記第１制御部と前記半導体スイッチの前記制御端子との間に接続されており、前記第３ゲート抵抗よりも抵抗値の小さな抵抗を含み、
   前記半導体スイッチがオフするよりも先に前記アクティブクランプ回路の前記第１電界効果トランジスタがオンする、
   請求項３に記載のスイッチシステム。
6. 前記半導体スイッチの前記制御端子と前記第２主端子との間に接続されており前記半導体スイッチの前記制御端子と前記第２主端子との間の電圧を検知する検知回路と、
   前記半導体スイッチの前記制御端子と前記第２主端子との間に接続されているスイッチ素子と、を更に備え、
   前記検知回路による検知電圧が閾値電圧を超えたときに前記スイッチ素子がオンする、
   請求項１～５のいずれか一項に記載のスイッチシステム。
7. 前記半導体スイッチは、接合型電界効果トランジスタであり、
   前記閾値電圧は、
   前記接合型電界効果トランジスタのゲート電圧に関して前記接合型電界効果トランジスタのオン状態のゲート電圧より大きく、前記第１制御部の有する直流電源の出力電圧より小さい、
   請求項６に記載のスイッチシステム。
8. 前記半導体スイッチは、互いに並列接続された複数の電界効果トランジスタにより構成され、
   前記複数の電界効果トランジスタの各々は、ゲート、ドレイン及びソースを有し、
   前記半導体スイッチでは、
   前記第１主端子が前記複数の電界効果トランジスタの前記複数のドレインに接続され、
   前記第２主端子が前記複数の電界効果トランジスタの前記複数のソースに接続されており、
   前記複数のゲートに一対一に対応し、前記第１制御部と前記複数のゲートとの間に接続されている複数のゲート抵抗を更に備え、
   前記複数のゲート抵抗は、前記アクティブクランプ回路に接続されている、
   請求項１～７のいずれか一項に記載のスイッチシステム。
9. 第１ゲート端子、第１ドレイン端子及び第１ソース端子を有する第１スイッチ素子と、
   第２ゲート端子、第２ドレイン端子及び第２ソース端子を有し、前記第１スイッチ素子に直列接続されている第２スイッチ素子と、を含み、
   前記半導体スイッチでは、
   前記第１スイッチ素子の前記第１ドレイン端子と前記第２スイッチ素子の前記第２ドレイン端子とが接続されており、
   前記半導体スイッチは、前記制御端子、前記第１主端子及び前記第２主端子のセットを２つ含んでおり、
   前記２つのセットのうち一方のセットでは、
   前記制御端子、前記第１主端子及び前記第２主端子が、それぞれ、前記第１ゲート端子、前記第２ソース端子及び前記第１ソース端子であり、
   前記２つのセットのうち他方のセットでは、
   前記制御端子、前記第１主端子及び前記第２主端子が、それぞれ、前記第２ゲート端子、前記第１ソース端子及び前記第２ソース端子であり、
   前記アクティブクランプ回路を２つ備え、
   前記２つのアクティブクランプ回路のうち１つのアクティブクランプ回路が前記第１ゲート端子と前記第２ソース端子との間に接続され、残りの１つのアクティブクランプ回路が前記第２ゲート端子と前記第１ソース端子との間に接続されている、
   請求項１～８のいずれか一項に記載のスイッチシステム。
10. 前記半導体スイッチを２つ備え、
    前記電圧クランプ素子を２つ備え、
    前記アクティブクランプ回路を２つ備え、
    前記２つの半導体スイッチの各々では、
    前記制御端子、前記第１主端子及び前記第２主端子が、それぞれ、ゲート端子、ドレイン端子及びソース端子であり、
    前記２つの半導体スイッチが前記２つのソース端子同士を接続することで直列接続されており、
    前記２つの電圧クランプ素子は、前記２つの半導体スイッチに一対一に対応し、対応する半導体スイッチに並列に接続されており、
    前記２つのアクティブクランプ回路は、前記２つの半導体スイッチに一対一に対応し、対応する半導体スイッチの前記ゲート端子と前記ドレイン端子との間に接続されている、
    請求項１～８のいずれか一項に記載のスイッチシステム。
11. 前記半導体スイッチは、第１ゲート端子と、前記第１ゲート端子に対応する第１ソース端子と、第２ゲート端子と、前記第２ゲート端子に対応する第２ソース端子と、を有するデュアルゲート型の双方向スイッチであり、
    前記半導体スイッチは、前記制御端子、前記第１主端子及び前記第２主端子のセットを２つ含んでおり、
    前記２つのセットのうち一方のセットでは、
    前記制御端子、前記第１主端子及び前記第２主端子が、それぞれ、前記第１ゲート端子、前記第２ソース端子及び前記第１ソース端子であり、
    前記２つのセットのうち他方のセットでは、
    前記制御端子、前記第１主端子及び前記第２主端子が、それぞれ、前記第２ゲート端子、前記第１ソース端子及び前記第２ソース端子であり、
    前記アクティブクランプ回路を２つ備え、
    前記２つのアクティブクランプ回路のうち１つのアクティブクランプ回路が前記第１ゲート端子と前記第２ソース端子との間に接続され、残りの１つのアクティブクランプ回路が前記第２ゲート端子と前記第１ソース端子との間に接続されている、
    請求項１～８のいずれか一項に記載のスイッチシステム。
12. 前記半導体スイッチの前記第２主端子に流れる電流を検知する電流検知部を更に備え、
    前記第２制御部は、前記電流検知部の出力に応じて前記制御スイッチの導通時間を変える、
    請求項１～１１のいずれか一項に記載のスイッチシステム。