JP7805802B2 - 表示装置およびその製造方法 - Google Patents

表示装置およびその製造方法

Info

Publication number
JP7805802B2
JP7805802B2 JP2022011097A JP2022011097A JP7805802B2 JP 7805802 B2 JP7805802 B2 JP 7805802B2 JP 2022011097 A JP2022011097 A JP 2022011097A JP 2022011097 A JP2022011097 A JP 2022011097A JP 7805802 B2 JP7805802 B2 JP 7805802B2
Authority
JP
Japan
Prior art keywords
layer
aluminum
display device
alloy
aluminum layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022011097A
Other languages
English (en)
Other versions
JP2023109538A (ja
Inventor
加一 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Magnolia White
Original Assignee
Magnolia White
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Magnolia White filed Critical Magnolia White
Priority to JP2022011097A priority Critical patent/JP7805802B2/ja
Priority to CN202310082639.8A priority patent/CN116568087A/zh
Priority to US18/159,091 priority patent/US12426477B2/en
Publication of JP2023109538A publication Critical patent/JP2023109538A/ja
Priority to US19/270,493 priority patent/US20250344594A1/en
Application granted granted Critical
Publication of JP7805802B2 publication Critical patent/JP7805802B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/871Self-supporting sealing arrangements
    • H10K59/8721Metallic sealing arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/351Thickness
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/35Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/873Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明の実施形態は、表示装置およびその製造方法に関する。
近年、表示素子として有機発光ダイオード(OLED)を適用した表示装置が実用化されている。この表示素子は、下電極と、下電極を覆う有機層と、有機層を覆う上電極とを備えている。
上記のような表示装置を製造する過程において、信頼性の低下を抑制する技術が必要とされている。
特開2000-195677号公報 特開2004-207217号公報 特開2008-135325号公報 特開2009-32673号公報 特開2010-118191号公報 国際公開第2018/179308号
本発明の目的は、信頼性の低下を抑制することが可能な表示装置およびその製造方法を提供することにある。
一実施形態に係る表示装置は、下電極と、前記下電極の一部を覆うとともに前記下電極と重なる開口を有するリブと、前記リブの上に配置された隔壁と、前記下電極に対向し、前記隔壁に接触する上電極と、前記下電極と前記上電極の間に位置し、前記下電極と前記上電極の電位差に応じて発光する有機層と、前記上電極の上に位置する封止層と、を備えている。前記隔壁は、前記リブの上に配置された下部と、前記下部の上に配置され、前記下部の側面から突出した端部を有する上部と、を有している。前記下部は、第1アルミニウム合金により形成された第1アルミニウム層と、純アルミニウムまたは前記第1アルミニウム合金と異なる第2アルミニウム合金により形成され、前記第1アルミニウム層の上に配置された第2アルミニウム層と、を含む。前記下部の側面は、凹凸を有している。
一実施形態に係る製造方法は、隣り合う副画素の境界に、下部と、前記下部の上に配置され前記下部の側面から突出した端部を有する上部とを含む隔壁が配置された表示装置の製造方法であって、第1アルミニウム合金により第1アルミニウム層を形成し、純アルミニウムまたは前記第1アルミニウム合金と異なる第2アルミニウム合金により前記第1アルミニウム層の上に第2アルミニウム層を形成し、前記第2アルミニウム層の上に前記上部を形成し、異方性エッチングにより、前記第2アルミニウム層のうち前記上部から露出した部分を除去し、等方性エッチングにより、前記上部の下方に位置する前記第2アルミニウム層の幅を低減するとともに、前記第1アルミニウム層のうち前記第2アルミニウム層から露出した部分を除去することによって前記下部を形成する。
図1は、一実施形態に係る表示装置の構成例を示す図である。 図2は、副画素のレイアウトの一例を示す図である。 図3は、図2中のIII-III線に沿う表示装置の概略的な断面図である。 図4は、隔壁の概略的な断面図である。 図5は、隔壁の一部を拡大した概略的な断面図の一例である。 図6は、隔壁を形成するための製造工程を示す概略的な断面図である。 図7は、図6に続く製造工程を示す概略的な断面図である。 図8は、図7に続く製造工程を示す概略的な断面図である。 図9は、図8に続く製造工程を示す概略的な断面図である。 図10は、図9に続く製造工程を示す概略的な断面図である。 図11は、表示素子を形成するための製造工程を示す概略的な断面図である。 図12は、図11に続く製造工程を示す概略的な断面図である。 図13は、図12に続く製造工程を示す概略的な断面図である。
一実施形態について図面を参照しながら説明する。
開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一または類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
なお、図面には、必要に応じて理解を容易にするために、互いに直交するX軸、Y軸およびZ軸を記載する。X軸に沿った方向を第1方向と称し、Y軸に沿った方向を第2方向と称し、Z軸に沿った方向を第3方向と称する。第3方向Zと平行に各種要素を見ることを平面視という。
本実施形態に係る表示装置は、表示素子として有機発光ダイオード(OLED)を備える有機エレクトロルミネッセンス表示装置であり、テレビ、パーソナルコンピュータ、車載機器、タブレット端末、スマートフォン、携帯電話端末等に搭載され得る。
図1は、本実施形態に係る表示装置DSPの構成例を示す図である。表示装置DSPは、絶縁性の基板10の上に、画像を表示する表示領域DAと、表示領域DAの周辺の周辺領域SAとを有している。基板10は、ガラスであってもよいし、可撓性を有する樹脂フィルムであってもよい。
本実施形態においては、平面視における基板10の形状が長方形である。ただし、基板10の平面視における形状は長方形に限らず、正方形、円形あるいは楕円形などの他の形状であってもよい。
表示領域DAは、第1方向Xおよび第2方向Yにマトリクス状に配列された複数の画素PXを備えている。画素PXは、複数の副画素SPを含む。一例では、画素PXは、赤色の副画素SP1、緑色の副画素SP2および青色の副画素SP3を含む。なお、画素PXは、副画素SP1,SP2,SP3とともに、あるいは副画素SP1,SP2,SP3のいずれかに代えて、白色などの他の色の副画素SPを含んでもよい。
副画素SPは、画素回路1と、画素回路1によって駆動される表示素子20とを備えている。画素回路1は、画素スイッチ2と、駆動トランジスタ3と、キャパシタ4とを備えている。画素スイッチ2および駆動トランジスタ3は、例えば薄膜トランジスタにより構成されたスイッチング素子である。
画素スイッチ2のゲート電極は、走査線GLに接続されている。画素スイッチ2のソース電極およびドレイン電極の一方は信号線SLに接続され、他方は駆動トランジスタ3のゲート電極およびキャパシタ4に接続されている。駆動トランジスタ3において、ソース電極およびドレイン電極の一方は電源線PLおよびキャパシタ4に接続され、他方は表示素子20に接続されている。
なお、画素回路1の構成は図示した例に限らない。例えば、画素回路1は、より多くの薄膜トランジスタおよびキャパシタを備えてもよい。
表示素子20は、発光素子としての有機発光ダイオード(OLED)である。例えば、副画素SP1は赤色の波長域の光を放つ表示素子20を備え、副画素SP2は緑色の波長域の光を放つ表示素子20を備え、副画素SP3は青色の波長域の光を放つ表示素子20を備えている。
図2は、副画素SP1,SP2,SP3のレイアウトの一例を示す図である。図2の例においては、副画素SP1と副画素SP2が第2方向Yに並んでいる。さらに、副画素SP1,SP2がそれぞれ副画素SP3と第1方向Xに並んでいる。
副画素SP1,SP2,SP3がこのようなレイアウトである場合、表示領域DAには、副画素SP1,SP2が第2方向Yに交互に配置された列と、複数の副画素SP3が第2方向Yに繰り返し配置された列とが形成される。これらの列は、第1方向Xに交互に並ぶ。
なお、副画素SP1,SP2,SP3のレイアウトは図2の例に限られない。他の一例として、各画素PXにおける副画素SP1,SP2,SP3が第1方向Xに順に並んでいてもよい。
表示領域DAには、リブ5および隔壁6が配置されている。リブ5は、副画素SP1,SP2,SP3においてそれぞれ開口AP1,AP2,AP3を有している。図2の例においては、開口AP2が開口AP1よりも大きく、開口AP3が開口AP2よりも大きい。
隔壁6は、隣り合う副画素SPの境界に配置され、平面視においてリブ5と重なっている。隔壁6は、第1方向Xに延びる複数の第1隔壁6xと、第2方向Yに延びる複数の第2隔壁6yとを有している。複数の第1隔壁6xは、第2方向Yに隣り合う開口AP1,AP2の間、および、第2方向Yに隣り合う2つの開口AP3の間にそれぞれ配置されている。第2隔壁6yは、第1方向Xに隣り合う開口AP1,AP3の間、および、第1方向Xに隣り合う開口AP2,AP3の間にそれぞれ配置されている。
図2の例においては、第1隔壁6xおよび第2隔壁6yが互いに接続されている。これにより、隔壁6は全体として開口AP1,AP2,AP3を囲う格子状である。隔壁6は、リブ5と同様に副画素SP1,SP2,SP3において開口を有するということもできる。
副画素SP1は、開口AP1とそれぞれ重なる下電極LE1、上電極UE1および有機層OR1を備えている。副画素SP2は、開口AP2とそれぞれ重なる下電極LE2、上電極UE2および有機層OR2を備えている。副画素SP3は、開口AP3とそれぞれ重なる下電極LE3、上電極UE3および有機層OR3を備えている。図2の例においては、上電極UE1および有機層OR1の外形が一致し、上電極UE2および有機層OR2の外形が一致し、上電極UE3および有機層OR3の外形が一致している。
下電極LE1、上電極UE1および有機層OR1は、副画素SP1の表示素子20を構成する。下電極LE2、上電極UE2および有機層OR2は、副画素SP2の表示素子20を構成する。下電極LE3、上電極UE3および有機層OR3は、副画素SP3の表示素子20を構成する。
下電極LE1は、コンタクトホールCH1を通じて副画素SP1の画素回路1(図1参照)に接続されている。下電極LE2は、コンタクトホールCH2を通じて副画素SP2の画素回路1に接続されている。下電極LE3は、コンタクトホールCH3を通じて副画素SP3の画素回路1に接続されている。
図2の例において、コンタクトホールCH1,CH2は、第2方向Yに隣り合う開口AP1,AP2の間の第1隔壁6xと全体的に重なっている。コンタクトホールCH3は、第2方向Yに隣り合う2つの開口AP3の間の第1隔壁6xと全体的に重なっている。他の例として、コンタクトホールCH1,CH2,CH3の少なくとも一部が第1隔壁6xと重なっていなくてもよい。
図2の例において、下電極LE1,LE2は、凸部PR1,PR2をそれぞれ有している。凸部PR1は、下電極LE1の本体(開口AP1と重なる部分)からコンタクトホールCH1に向けて突出している。凸部PR2は、下電極LE2の本体(開口AP2と重なる部分)からコンタクトホールCH2に向けて突出している。コンタクトホールCH1,CH2は、凸部PR1,PR2とそれぞれ重なっている。
図3は、図2中のIII-III線に沿う表示装置DSPの概略的な断面図である。上述の基板10の上に回路層11が配置されている。回路層11は、図1に示した画素回路1、走査線GL、信号線SLおよび電源線PLなどの各種回路や配線を含む。回路層11は、絶縁層12により覆われている。絶縁層12は、回路層11により生じる凹凸を平坦化する平坦化膜として機能する。図3の断面には表れていないが、上述のコンタクトホールCH1,CH2,CH3は絶縁層12に設けられている。
下電極LE1,LE2,LE3は、絶縁層12の上に配置されている。リブ5は、絶縁層12および下電極LE1,LE2,LE3の上に配置されている。下電極LE1,LE2,LE3の端部は、リブ5により覆われている。
隔壁6は、リブ5の上に配置された下部61と、下部61の上面を覆う上部62とを含む。上部62は、下部61よりも大きい幅を有している。これにより、図3においては上部62の両端部が下部61の側面よりも突出している。このような隔壁6の形状は、オーバーハング状ということもできる。
図2に示した有機層OR1は、互いに離間した第1有機層OR1aおよび第2有機層OR1bを含む。また、図2に示した上電極UE1は、互いに離間した第1上電極UE1aおよび第2上電極UE1bを含む。図3に示すように、第1有機層OR1aは、開口AP1を通じて下電極LE1に接触するとともに、リブ5の一部を覆っている。第2有機層OR1bは、上部62の上に位置している。第1上電極UE1aは、下電極LE1と対向するとともに、第1有機層OR1aを覆っている。さらに、第1上電極UE1aは、下部61の側面に接触している。第2上電極UE1bは、隔壁6の上方に位置し、第2有機層OR1bを覆っている。
図2に示した有機層OR2は、互いに離間した第1有機層OR2aおよび第2有機層OR2bを含む。また、図2に示した上電極UE2は、互いに離間した第1上電極UE2aおよび第2上電極UE2bを含む。図3に示すように、第1有機層OR2aは、開口AP2を通じて下電極LE2に接触するとともに、リブ5の一部を覆っている。第2有機層OR2bは、上部62の上に位置している。第1上電極UE2aは、下電極LE2と対向するとともに、第1有機層OR2aを覆っている。さらに、第1上電極UE2aは、下部61の側面に接触している。第2上電極UE2bは、隔壁6の上方に位置し、第2有機層OR2bを覆っている。
図2に示した有機層OR3は、互いに離間した第1有機層OR3aおよび第2有機層OR3bを含む。また、図2に示した上電極UE3は、互いに離間した第1上電極UE3aおよび第2上電極UE3bを含む。図3に示すように、第1有機層OR3aは、開口AP3を通じて下電極LE3に接触するとともに、リブ5の一部を覆っている。第2有機層OR3bは、上部62の上に位置している。第1上電極UE3aは、下電極LE3と対向するとともに、第1有機層OR3aを覆っている。さらに、第1上電極UE3aは、下部61の側面に接触している。第2上電極UE3bは、隔壁6の上方に位置し、第2有機層OR3bを覆っている。
図3の例において、副画素SP1,SP2,SP3は、有機層OR1,OR2,OR3の発光層が発する光の光学特性を調整するためのキャップ層CP1,CP2,CP3を含む。
キャップ層CP1は、互いに離間した第1キャップ層CP1aおよび第2キャップ層CP1bを含む。第1キャップ層CP1aは、開口AP1に位置し、第1上電極UE1aの上に配置されている。第2キャップ層CP1bは、隔壁6の上方に位置し、第2上電極UE1bの上に配置されている。
キャップ層CP2は、互いに離間した第1キャップ層CP2aおよび第2キャップ層CP2bを含む。第1キャップ層CP2aは、開口AP2に位置し、第1上電極UE2aの上に配置されている。第2キャップ層CP2bは、隔壁6の上方に位置し、第2上電極UE2bの上に配置されている。
キャップ層CP3は、互いに離間した第1キャップ層CP3aおよび第2キャップ層CP3bを含む。第1キャップ層CP3aは、開口AP3に位置し、第1上電極UE3aの上に配置されている。第2キャップ層CP3bは、隔壁6の上方に位置し、第2上電極UE3bの上に配置されている。
副画素SP1,SP2,SP3には、封止層SE1,SE2,SE3がそれぞれ配置されている。封止層SE1は、第1キャップ層CP1a、隔壁6および第2キャップ層CP1bを含む副画素SP1の各部材を連続的に覆っている。封止層SE2は、第1キャップ層CP2a、隔壁6および第2キャップ層CP2bを含む副画素SP2の各部材を連続的に覆っている。封止層SE3は、第1キャップ層CP3a、隔壁6および第2キャップ層CP3bを含む副画素SP3の各部材を連続的に覆っている。
図3の例においては、副画素SP1,SP3の間の隔壁6上の第2有機層OR1b、第2上電極UE1b、第2キャップ層CP1bおよび封止層SE1と、当該隔壁6上の第2有機層OR3b、第2上電極UE3b、第2キャップ層CP3bおよび封止層SE3とが離間している。また、副画素SP2,SP3の間の隔壁6上の第2有機層OR2b、第2上電極UE2b、第2キャップ層CP2bおよび封止層SE2と、当該隔壁6上の第2有機層OR3b、第2上電極UE3b、第2キャップ層CP3bおよび封止層SE3とが離間している。
封止層SE1,SE2,SE3は、樹脂層13により覆われている。樹脂層13は、封止層14により覆われている。さらに、封止層14は、樹脂層15により覆われている。
絶縁層12および樹脂層13,15は、有機材料で形成されている。リブ5および封止層14,SE1,SE2,SE3は、例えばシリコン窒化物(SiNx)などの無機材料で形成されている。
隔壁6の下部61は、導電性を有している。隔壁6の上部62も導電性を有してもよい。下電極LE1,LE2,LE3は、ITO(IndiumTin Oxide)などの透明な導電性酸化物で形成されてもよいし、銀(Ag)などの金属材料と導電性酸化物の積層構造を有してもよい。上電極UE1,UE2,UE3は、例えばマグネシウムと銀の合金(MgAg)などの金属材料で形成されている。上電極UE1,UE2,UE3は、ITOなどの導電性酸化物で形成されてもよい。
下電極LE1,LE2,LE3の電位が上電極UE1,UE2,UE3の電位よりも相対的に高い場合、下電極LE1,LE2,LE3がアノードに相当し、上電極UE1,UE2,UE3がカソードに相当する。また、上電極UE1,UE2,UE3の電位が下電極LE1,LE2,LE3の電位よりも相対的に高い場合、上電極UE1,UE2,UE3がアノードに相当し、下電極LE1,LE2,LE3がカソードに相当する。
有機層OR1,OR2,OR3は、一対の機能層と、これら機能層の間に配置された発光層とを含む。一例として、有機層OR1,OR2,OR3は、正孔注入層、正孔輸送層、電子ブロッキング層、発光層、正孔ブロッキング層、電子輸送層および電子注入層を順に積層した構造を有している。
キャップ層CP1,CP2,CP3は、例えば、透明な複数の薄膜の多層体によって形成されている。多層体は、複数の薄膜として、無機材料によって形成された薄膜および有機材料によって形成された薄膜を含んでもよい。また、これらの複数の薄膜は、互いに異なる屈折率を有している。多層体を構成する薄膜の材料は、上電極UE1,UE2,UE3の材料とは異なり、また、封止層SE1,SE2,SE3の材料とも異なる。なお、キャップ層CP1、CP2、CP3は省略されてもよい。
隔壁6には、共通電圧が供給されている。この共通電圧は、下部61の側面に接触した第1上電極UE1a,UE2a,UE3aにそれぞれ供給される。下電極LE1,LE2,LE3には、副画素SP1,SP2,SP3がそれぞれ有する画素回路1を通じて画素電圧が供給される。
下電極LE1と上電極UE1の間に電位差が形成されると、第1有機層OR1aの発光層が赤色の波長域の光を放つ。下電極LE2と上電極UE2の間に電位差が形成されると、第1有機層OR2aの発光層が緑色の波長域の光を放つ。下電極LE3と上電極UE3の間に電位差が形成されると、第1有機層OR3aの発光層が青色の波長域の光を放つ。
他の例として、有機層OR1,OR2,OR3の発光層が同一色(例えば白色)の光を放ってもよい。この場合において、表示装置DSPは、発光層が放つ光を副画素SP1,SP2,SP3に対応する色の光に変換するカラーフィルタを備えてもよい。また、表示装置DSPは、発光層が放つ光により励起して副画素SP1,SP2,SP3に応じた色の光を生成する量子ドットを含んだ層を備えてもよい。
図4は、隔壁6の概略的な拡大断面図である。この図においては、リブ5、隔壁6、絶縁層12および一対の下電極LE以外の要素を省略している。一対の下電極LEは、上述の下電極LE1,LE2,LE3のいずれかに相当する。上述の第1隔壁6xおよび第2隔壁6yは、図4に示す隔壁6と同様の構造を有している。
図4の例において、隔壁6の下部61は、リブ5の上に配置されたバリア層600と、バリア層600の上に配置された第1アルミニウム層611と、第1アルミニウム層611の上に配置された第2アルミニウム層612とを含む。第2アルミニウム層612は、バリア層600および第1アルミニウム層611よりも厚く形成されている。
上部62は、下部61よりも薄い。図4の例において、上部62は、第2アルミニウム層612の上に配置された第1層621と、第1層621を覆う第2層622とを含む。
図4の例においては、下部61の幅が上部62に近づくに連れて小さくなる。すなわち、下部61の側面61a,61bは、第3方向Zに対して傾斜している。上部62は、側面61aから突出した端部62aと、側面61bから突出した端部62bとを有している。
側面61a,61bからの端部62a,62bの突出量Dは、例えば2.0μm以下であり、下部61の厚さよりも小さい。ここに、突出量Dは、側面61a,61bの下端(バリア層600)から端部62a,62bまでの、隔壁6の幅方向(第1方向Xまたは第2方向Y)における距離に相当する。
バリア層600は、例えばモリブデン(Mo)、モリブデン-タングステン合金(MoW)または銅(Cu)により形成されている。第1層621は、例えばチタン(Ti)により形成されている。第2層622は、例えばITO、IZOまたはIGZOなどの導電性酸化物、あるいはシリコン酸化物(SiO)により形成されている。
隔壁6は、バリア層600を有さなくてもよい。また、上部62は、単層構造を有してもよい。このような単層構造の上部62は、例えばチタンによって形成することができる。
第1アルミニウム層611は、第1アルミニウム合金により形成されている。第2アルミニウム層612は、純アルミニウム(Al)または第1アルミニウム合金と異なる第2アルミニウム合金により形成されている。第1アルミニウム合金としては、例えばアルミニウム-ネオジム合金(AlNd)またはアルミニウム-イットリウム合金(AlY)を用いることができる。また、第2アルミニウム合金としては、例えばアルミニウム-シリコン合金(AlSi)を用いることができる。
第1アルミニウム層611の厚さは、0.01μm以上かつ第1アルミニウム層611および第2アルミニウム層612の合計厚さの30%以下であることが好ましい。一例では、第1アルミニウム層611はアルミニウム-ネオジム合金によって0.05μmの厚さに形成され、第2アルミニウム層612は純アルミニウムによって0.85μmの厚さに形成されている。また、バリア層600はモリブデンによって0.05μmの厚さに形成され、第1層621はチタンによって0.10μmの厚さに形成され、第2層622はITOによって0.05μmの厚さに形成されている。
図5は、隔壁6の一部を拡大した概略的な断面図の一例である。この図においては、隔壁6に加え、リブ5、下電極LE1、第1有機層OR1a、第1上電極UE1a、第1キャップ層CP1a、第2有機層OR1b、第2上電極UE1bおよび第2キャップ層CP1bを示している。
図5に示すように、下部61の側面61aは、微細な凹凸を有している。あるいは、側面61aはざらつきを有している。この凹凸は、例えば側面61aにおける第1アルミニウム層611および第2アルミニウム層612の表面に形成されている。他の観点から言うと、側面61aの少なくとも一部は、第2アルミニウム層612と接触する第1アルミニウム層611の上面、この上面に接触する第2アルミニウム層612の下面、第1層621と接触する第2アルミニウム層612の上面、バリア層600と接触する第1アルミニウム層611の下面、この下面に接触するバリア層600の上面、あるいはリブ5の上面などに比べて大きい粗さを有している。
第1上電極UE1aは、側面61aのうち凹凸を含む領域に接触している。これにより、第1上電極UE1aと下部61との接触面積が増大して、下部61と第1上電極UE1aとの良好な導通を確保できる。
図5においては側面61aに着目したが、側面61bも同様の凹凸を有している。さらに、このような凹凸により、第1上電極UE2a,UE3aと下部61との良好な導通も確保できる。なお、上記図5では、側面61aが微細な凹凸を有している例を示したが、これに限らず、下部61の側面61a,61bが滑らかな表面、あるいは、平坦な表面であってもよい。この場合も、第1上電極UE1aを後述する製造方法で形成する限り良好な導通を確保できる。
続いて、表示装置DSPの製造方法について説明する。
図6乃至図10は、表示装置DSPの製造方法のうち、主に隔壁6を形成するための工程を示す概略的な断面図である。先ず、図6に示すように、基板10の上方に回路層11、絶縁層12、下電極LEおよびリブ5が順に形成される。
次に、図7に示すように、リブ5および下電極LEを覆うバリア層600aが形成され、バリア層600aの上に第1アルミニウム層611aが形成され、第1アルミニウム層611aの上に第2アルミニウム層612aが形成され、第2アルミニウム層612aの上に第1層621aが形成され、第1層621aの上に第2層622aが形成される。バリア層600a、第1アルミニウム層611a、第2アルミニウム層612a、第1層621aおよび第2層622aの形成には、スパッタリングを用いることができる。
さらに、図7に示すように、第2層622aの上にレジストR1が形成される。レジストR1は、平面視において隔壁6と同じ形状にパターニングされている。
次に、図8に示すように、レジストR1をマスクとしてエッチングが行われ、第2層622aのうちレジストR1から露出した部分が除去される。これにより、図4に示した形状の第2層622が形成される。以降の説明においては、第2アルミニウム層612aのうちレジストR1および第2層622から露出した部分(第3方向Zにおいて重ならない部分)を第1部分P1と呼ぶ。また、第2アルミニウム層612aのうちレジストR1および第2層622の下方に位置する部分を第2部分P2と呼ぶ。
本実施形態においては、第1アルミニウム層611aおよび第2アルミニウム層612aに対して2種類のエッチングが施され、図4に示した形状の隔壁6が形成される。具体的には、図9に示す異方性ドライエッチングと、図10に示す等方性ウェットエッチングとが行われる。
図9に示すように、異方性ドライエッチングにおいては、第1層621aのうちレジストR1および第2層622から露出した部分が除去される。これにより、図4に示した形状の第1層621および第2層622を含む上部62が形成される。
さらに、異方性ドライエッチングにおいては、第1部分P1が除去される。第1アルミニウム層611aは、第2アルミニウム層612aに対して高いエッチング選択性を有している。すなわち、異方性ドライエッチングにおける第1アルミニウム層611aのエッチング速度は、異方性ドライエッチングにおける第2アルミニウム層612aのエッチング速度よりも遅い。これにより、第1アルミニウム層611aは、異方性ドライエッチングのエッチングストッパとして機能する。異方性ドライエッチングは、第1アルミニウム層611aが完全には除去されていない状態で停止する。
異方性ドライエッチングの条件によっては、図9に示すようにエッチング中にレジストR1の幅が低減される可能性がある。この場合であっても、例えば第2層622を異方性ドライエッチングへの耐性が高い導電性酸化物などの材料で形成することにより、上部62の幅の低下を防ぐことができる。
等方性ウェットエッチングにおいては、図10に示すように、第2部分P2のうち上部62の端部62a,62bの下方に位置する部分を除去することにより、第2部分P2の幅が低減される。さらに、第1アルミニウム層611aおよびバリア層600aのうち第2アルミニウム層612aから露出した部分が除去される。これにより、図4に示した形状のバリア層600、第1アルミニウム層611および第2アルミニウム層612を含む下部61が形成される。図5に示した側面61aの凹凸は、例えば等方性ウェットエッチングにおいて形成される。
等方性ウェットエッチングにより第2部分P2の幅を低減する量は、隔壁6に求められる形状に応じて変更し得る。一例では、等方性ウェットエッチングにおいて、上述の突出量Dが2.0μm以下、あるいは下部61の厚さよりも小さくなるように第2部分P2の幅が低減される。等方性ウェットエッチングにおいては、例えばリン酸、硝酸および酢酸を含むエッチング液が用いられる。
図6乃至図10の工程を経て隔壁6が完成した後、レジストR1が除去される。さらに、副画素SP1,SP2,SP3に対して表示素子20を形成するための工程が実施される。
図11乃至図13は、表示装置DSPの製造方法のうち、主に表示素子20を形成するための工程を示す概略的な断面図である。これらの図に示す副画素SPα,SPβ,SPγは、副画素SP1,SP2,SP3のいずれかに相当する。
上述のように隔壁6が形成された後、図11に示すように基板全体に対して有機層OR、上電極UE、キャップ層CPおよび封止層SEが順に蒸着によって形成される。有機層ORは、副画素SPαに対応する色の光を放つ発光層を含む。オーバーハング状の隔壁6によって、有機層ORは下電極LEを覆う第1有機層ORaと隔壁6上の第2有機層ORbに分断され、上電極UEは第1有機層ORaを覆う第1上電極UEaと第2有機層ORbを覆う第2上電極UEbとに分断され、キャップ層CPは第1上電極UEaを覆う第1キャップ層CPaと第2上電極UEbを覆う第2キャップ層CPbとに分断される。第1上電極UEaは、隔壁6の下部61に接触している。封止層SEは、第1キャップ層CPa、第2キャップ層CPbおよび隔壁6を連続的に覆っている。
次に、図12に示すように、封止層SEの上にレジストR2が形成される。レジストR2は、副画素SPαを覆っている。すなわち、レジストR2は、副画素SPαに位置する第1有機層ORa、第1上電極UEaおよび第1キャップ層CPaの直上に配置されている。レジストR2は、副画素SPα,SPβ間の隔壁6上の第2有機層ORb、第2上電極UEbおよび第2キャップ層CPbのうち、副画素SPα寄りの部分の直上にも位置している。
さらに、レジストR2をマスクとしたエッチングにより、図13に示すように有機層OR、上電極UE、キャップ層CPおよび封止層SEのうちレジストR2から露出した部分が除去される。これにより、副画素SPαには下電極LE、第1有機層ORa、第1上電極UEaおよび第1キャップ層CPaを含む表示素子20が形成される。一方で、副画素SPβ,SPγにおいては下電極LEが露出する。当該エッチングは、例えばCF4またはCF6のようなエッチングガスを用いたドライエッチングである。
その後、レジストR2が除去され、副画素SPβ,SPγの表示素子20を形成するための工程が順に実施される。これらの工程は、副画素SPαについて上述した工程と同様である。
以上の副画素SPα,SPβ,SPγについて例示した工程により副画素SP1,SP2,SP3の表示素子20を形成し、さらに樹脂層13、封止層14および樹脂層15を形成することにより、図3に示した表示装置DSPが完成する。
表示装置DSPの信頼性を高めるためには、良好なオーバーハング状の隔壁6を形成した上で表示素子20を形成する必要がある。通常、オーバーハング状の隔壁6を表示装置DSPの全体にわたり均一性および再現性よく形成することは容易ではない。例えば隔壁6の下部61全体が純アルミニウムで形成される場合、基板全体に形成されたアルミニウム層の上に隔壁6の上部62とレジストを配置してウェットエッチングを施せば、アルミニウム層のうちレジストから露出した部分を除去するとともに、アルミニウム層のうちレジストの下に位置する部分の幅を低減させてオーバーハング状の隔壁6を得ることが可能である。しかしながら、このようにウェットエッチングのみで隔壁6を形成する場合には、エッチング液が流れる方向や流量の不均一性の影響を受けて下部の幅に大きなばらつきが生じ易い。また、下部61の幅が大きく低減され、例えば突出量Dが下部61の厚さ以下となる構造を実現することが困難である。
これに対し、本実施形態のように先ず異方性ドライエッチングを施してレジストR1から露出したアルミニウム層(第2アルミニウム層612)を除去し、その後の等方性ウェットエッチングにより当該アルミニウム層の幅を低減する場合には、基板全体において下部61の幅のばらつきを抑制できる。
さらに、本実施形態においては、下部61が第1アルミニウム層611と第2アルミニウム層612を有している。第1アルミニウム層611と第2アルミニウム層612はいずれもアルミニウムを主成分としているが異なる材質であるため、異方性ドライエッチングに対する選択性を発揮する。これにより、第1アルミニウム層611をエッチングストッパとして機能させ、第1アルミニウム層611の下方の各層が異方性ドライエッチングに晒されることを抑制できる。例えば、モリブデンで形成されたバリア層600が異方性ドライエッチングに晒されると、エッチング装置のチャンバにモリブデンに起因した汚れが生じ得る。本実施形態においてはバリア層600が異方性ドライエッチングに晒されないため、このような汚れの発生を抑制できる。
なお、例えば隔壁の下部全体が純アルミニウムで形成される場合であっても、基板全体に形成されたアルミニウム層のうちレジストから露出した部分を完全には除去せず、一部残して異方性ドライエッチングを停止すれば、バリア層600などを異方性ドライエッチングから保護できる。ただし、この場合においては、異方性ドライエッチングの停止タイミングを正確に制御することが難しく、実用的には少なくともアルミニウム層を元の厚さの30%より大きく残す必要がある。そのため、その後の等方性ウェットエッチングにおいてアルミニウム層が除去される量を正確に制御することが難しい。
これに対し、本実施形態のように第1アルミニウム層611を異方性ドライエッチングのエッチングストッパとして利用する場合には、当該エッチングの停止タイミングの制御が容易であり、当該エッチングにおいて残すべきアルミニウム層の厚さ(すなわち第1アルミニウム層611の厚さ)を例えば30%以下に低減することが可能である。これにより、その後の等方性ウェットエッチングにおいて第2アルミニウム層612が除去される量を正確に制御することができる。
ここで例示した種々の効果により、本実施形態によれば、信頼性に優れた表示装置DSPおよびその製造方法を提供することができる。
以上、本発明の実施形態として説明した表示装置および製造方法を基にして、当業者が適宜設計変更して実施し得る全ての表示装置および製造方法も、本発明の要旨を包含する限り本発明の範囲に属する。
本発明の思想の範疇において、当業者であれば、各種の変形例に想到し得るものであり、それら変形例についても本発明の範囲に属するものと解される。例えば、上述の各実施形態に対して、当業者が適宜、構成要素の追加、削除、もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
また、上述の各実施形態において述べた態様によりもたらされる他の作用効果について、本明細書の記載から明らかなもの、または当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
DSP…表示装置、DA…表示領域、SA…周辺領域、PX…画素、SP(SP1,SP2,SP3)…副画素、LE(LE1,LE2,LE3)…下電極、UE(UE1,UE2,UE3)…上電極、OR(OR1,OR2,OR3)…有機層、SE(SE1,SE2,SE3)…封止層、1…画素回路、5…リブ、6…隔壁、10…基板、12…絶縁層、61…隔壁の下部、62…隔壁の上部、600…バリア層、611…第1アルミニウム層、612…第2アルミニウム層、621…第1層、622…第2層。

Claims (14)

  1. 下電極と、
    前記下電極の一部を覆うとともに前記下電極と重なる開口を有するリブと、
    前記リブの上に配置された隔壁と、
    前記下電極に対向し、前記隔壁に接触する上電極と、
    前記下電極と前記上電極の間に位置し、前記下電極と前記上電極の電位差に応じて発光する有機層と、
    前記上電極の上に位置する封止層と、を備え、
    前記隔壁は、前記リブの上に配置された下部と、前記下部の上に配置され、前記下部の側面から突出した端部を有する上部と、を有し、
    前記下部は、第1アルミニウム合金により形成された第1アルミニウム層と、純アルミニウムまたは前記第1アルミニウム合金と異なる第2アルミニウム合金により形成され、前記第1アルミニウム層の上に配置された第2アルミニウム層と、を含
    前記下部の側面は、凹凸を有している、
    表示装置。
  2. 前記第1アルミニウム合金は、アルミニウム-ネオジム合金またはアルミニウム-イットリウム合金である、
    請求項1に記載の表示装置。
  3. 前記第2アルミニウム合金は、アルミニウム-シリコン合金である、
    請求項1または2に記載の表示装置。
  4. 前記第1アルミニウム層の厚さは、前記第1アルミニウム層および前記第2アルミニウム層の合計厚さの30%以下である、
    請求項1乃至3のうちいずれか1項に記載の表示装置。
  5. 前記下部は、前記リブと前記第1アルミニウム合金の間に位置するバリア層をさらに備えている、
    請求項1乃至4のうちいずれか1項に記載の表示装置。
  6. 前記バリア層は、モリブデン、モリブデン-タングステン合金および銅のいずれかによって形成されている、
    請求項5に記載の表示装置。
  7. 前記上部は、導電性酸化物およびチタンの少なくとも一方を含む、
    請求項1乃至6のうちいずれか1項に記載の表示装置。
  8. 前記上部は、チタンで形成された第1層と、導電性酸化物で形成された第2層と、を含む、
    請求項7に記載の表示装置。
  9. 前記第2層は、前記第1層を覆っている、
    請求項8に記載の表示装置。
  10. 隣り合う副画素の境界に、下部と、前記下部の上に配置され前記下部の側面から突出した端部を有する上部とを含む隔壁が配置された表示装置の製造方法であって、
    第1アルミニウム合金により第1アルミニウム層を形成し、
    純アルミニウムまたは前記第1アルミニウム合金と異なる第2アルミニウム合金により前記第1アルミニウム層の上に第2アルミニウム層を形成し、
    前記第2アルミニウム層の上に前記上部を形成し、
    異方性エッチングにより、前記第2アルミニウム層のうち前記上部から露出した部分を除去し、
    等方性エッチングにより、前記上部の下方に位置する前記第2アルミニウム層の幅を低減するとともに、前記第1アルミニウム層のうち前記第2アルミニウム層から露出した部分を除去することによって前記下部を形成する、
    表示装置の製造方法。
  11. 前記異方性エッチングにおける前記第1アルミニウム層のエッチング速度は、前記異方性エッチングにおける前記第2アルミニウム層のエッチング速度よりも遅い、
    請求項10に記載の表示装置の製造方法。
  12. 前記第1アルミニウム合金は、アルミニウム-ネオジム合金またはアルミニウム-イットリウム合金である、
    請求項10または11に記載の表示装置の製造方法。
  13. 前記第2アルミニウム合金は、アルミニウム-シリコン合金である、
    請求項10乃至12のうちいずれか1項に記載の表示装置の製造方法。
  14. 前記第1アルミニウム層の厚さは、前記第1アルミニウム層および前記第2アルミニウム層の合計厚さの30%以下である、
    請求項10乃至13のうちいずれか1項に記載の表示装置の製造方法。
JP2022011097A 2022-01-27 2022-01-27 表示装置およびその製造方法 Active JP7805802B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022011097A JP7805802B2 (ja) 2022-01-27 2022-01-27 表示装置およびその製造方法
CN202310082639.8A CN116568087A (zh) 2022-01-27 2023-01-19 显示装置及其制造方法
US18/159,091 US12426477B2 (en) 2022-01-27 2023-01-25 Display device with aluminum bilayer electrode
US19/270,493 US20250344594A1 (en) 2022-01-27 2025-07-16 Display device with aluminum bilayer electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022011097A JP7805802B2 (ja) 2022-01-27 2022-01-27 表示装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2023109538A JP2023109538A (ja) 2023-08-08
JP7805802B2 true JP7805802B2 (ja) 2026-01-26

Family

ID=87315001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022011097A Active JP7805802B2 (ja) 2022-01-27 2022-01-27 表示装置およびその製造方法

Country Status (3)

Country Link
US (2) US12426477B2 (ja)
JP (1) JP7805802B2 (ja)
CN (1) CN116568087A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7805801B2 (ja) * 2022-01-27 2026-01-26 株式会社Magnolia White 表示装置およびその製造方法
JP2024031365A (ja) * 2022-08-26 2024-03-07 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
JP2024084354A (ja) * 2022-12-13 2024-06-25 株式会社ジャパンディスプレイ 表示装置の製造方法
US20250324858A1 (en) * 2024-04-12 2025-10-16 Applied Materials, Inc. Insertion of etch stopper layer for oled advanced patterning

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000195677A (ja) 1998-12-25 2000-07-14 Tdk Corp 有機el表示装置およびその製造方法
JP2001006879A (ja) 1999-06-22 2001-01-12 Toray Ind Inc 有機電界発光装置
JP2004207217A (ja) 2002-12-11 2004-07-22 Sony Corp 表示装置及び表示装置の製造方法
JP2008135325A (ja) 2006-11-29 2008-06-12 Hitachi Displays Ltd 有機el表示装置とその製造方法
JP2009032673A (ja) 2007-07-03 2009-02-12 Canon Inc 有機el表示装置及びその製造方法
JP2010118191A (ja) 2008-11-11 2010-05-27 Sharp Corp 有機el表示装置およびその製造方法
WO2018179308A1 (ja) 2017-03-31 2018-10-04 シャープ株式会社 表示装置およびその製造方法
JP2019220483A (ja) 2013-04-12 2019-12-26 株式会社半導体エネルギー研究所 発光モジュール

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7572655B2 (en) * 2005-03-23 2009-08-11 E. I. Du Pont De Nemours And Company Electronic devices having a layer overlying an edge of a different layer and a process for forming the same
CN101427608B (zh) * 2006-06-09 2013-03-27 株式会社半导体能源研究所 半导体器件的制造方法
US7834543B2 (en) 2007-07-03 2010-11-16 Canon Kabushiki Kaisha Organic EL display apparatus and method of manufacturing the same
JP5737550B2 (ja) 2009-12-03 2015-06-17 ソニー株式会社 表示装置、表示装置の製造方法および電子機器
JP5330545B2 (ja) * 2010-07-05 2013-10-30 パナソニック株式会社 発光素子の製造方法
US10347862B2 (en) 2015-04-09 2019-07-09 Sharp Kabushiki Kaisha EL display device and method for manufacturing EL display device
CN112018264B (zh) * 2020-09-01 2023-04-28 合肥鑫晟光电科技有限公司 一种发光基板及其制备方法
JP7805801B2 (ja) * 2022-01-27 2026-01-26 株式会社Magnolia White 表示装置およびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000195677A (ja) 1998-12-25 2000-07-14 Tdk Corp 有機el表示装置およびその製造方法
JP2001006879A (ja) 1999-06-22 2001-01-12 Toray Ind Inc 有機電界発光装置
JP2004207217A (ja) 2002-12-11 2004-07-22 Sony Corp 表示装置及び表示装置の製造方法
JP2008135325A (ja) 2006-11-29 2008-06-12 Hitachi Displays Ltd 有機el表示装置とその製造方法
JP2009032673A (ja) 2007-07-03 2009-02-12 Canon Inc 有機el表示装置及びその製造方法
JP2010118191A (ja) 2008-11-11 2010-05-27 Sharp Corp 有機el表示装置およびその製造方法
JP2019220483A (ja) 2013-04-12 2019-12-26 株式会社半導体エネルギー研究所 発光モジュール
WO2018179308A1 (ja) 2017-03-31 2018-10-04 シャープ株式会社 表示装置およびその製造方法

Also Published As

Publication number Publication date
US12426477B2 (en) 2025-09-23
JP2023109538A (ja) 2023-08-08
CN116568087A (zh) 2023-08-08
US20250344594A1 (en) 2025-11-06
US20230240118A1 (en) 2023-07-27

Similar Documents

Publication Publication Date Title
JP7805802B2 (ja) 表示装置およびその製造方法
JP7805801B2 (ja) 表示装置およびその製造方法
KR102852353B1 (ko) 표시 장치 및 그 제조 방법
JP2023114833A (ja) 表示装置およびその製造方法
JP2023120847A (ja) 表示装置
JP2023125466A (ja) 表示装置の製造方法
JP2023166732A (ja) 表示装置およびその製造方法
US20230284509A1 (en) Display device manufacturing method and display device
JP2023183147A (ja) 表示装置およびその製造方法
JP2023163757A (ja) 表示装置の製造方法及びマザー基板
US20240414979A1 (en) Manufacturing method of display device having a lower portion of a partition between first and second apertures
JP2024085700A (ja) 表示装置およびその製造方法
JP2024085708A (ja) 表示装置およびその製造方法
JP2024059317A (ja) 表示装置およびその製造方法
JP2023160399A (ja) 表示装置およびその製造方法
JP2023117639A (ja) 表示装置
JP2023109536A (ja) 表示装置の製造方法
KR102957536B1 (ko) 표시 장치 및 그 제조 방법
KR102836048B1 (ko) 표시 장치 및 표시 장치의 제조 방법
JP2024158890A (ja) 表示装置及び表示装置の製造方法
JP2023153632A (ja) 表示装置およびその製造方法
JP2024027926A (ja) 表示装置
JP2025125293A (ja) 表示装置及びその製造方法
JP2024141627A (ja) 表示装置
JP2024076590A (ja) 表示装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20241206

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20250626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20251126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20251216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20260114

R150 Certificate of patent or registration of utility model

Ref document number: 7805802

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150