JP7812340B2 - 塩素を用いた高アスペクト比誘電体エッチング - Google Patents

塩素を用いた高アスペクト比誘電体エッチング

Info

Publication number
JP7812340B2
JP7812340B2 JP2022559559A JP2022559559A JP7812340B2 JP 7812340 B2 JP7812340 B2 JP 7812340B2 JP 2022559559 A JP2022559559 A JP 2022559559A JP 2022559559 A JP2022559559 A JP 2022559559A JP 7812340 B2 JP7812340 B2 JP 7812340B2
Authority
JP
Japan
Prior art keywords
substrate
chlorine
layers
plasma
stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022559559A
Other languages
English (en)
Other versions
JP2023519708A (ja
Inventor
壘 高橋
リ・イルン
ハドソン・エリック・エイ．
オー・ヤン－ジン
リー・ウォンジャエ
ベラウ・レオニド
セリノ・アンドリュー・クラーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of JP2023519708A publication Critical patent/JP2023519708A/ja
Application granted granted Critical
Publication of JP7812340B2 publication Critical patent/JP7812340B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
    • H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
    • H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
    • H10P50/267—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
    • H10P50/268—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/71—Etching of wafers, substrates or parts of devices using masks for conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/73—Etching of wafers, substrates or parts of devices using masks for insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0402—Apparatus for fluid treatment
    • H10P72/0418—Apparatus for fluid treatment for etching
    • H10P72/0421—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0451—Apparatus for manufacturing or treating in a plurality of work-stations
    • H10P72/0462—Apparatus for manufacturing or treating in a plurality of work-stations characterised by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2001—Maintaining constant desired temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Description

関連出願
本出願の一部として、ＰＣＴ出願願書が本明細書と同時に提出されている。同時に提出されたＰＣＴ出願願書に特定され、本出願がその利益又は優先権を主張する各出願は、その全体がすべての目的のために、参照により本明細書に組み込まれる。
半導体デバイスの製造中に頻繁に採用される１つのプロセスは、誘電体材料にエッチングされた円筒又は他の凹状フィーチャを形成することである。誘電体材料はしばしば、凹状フィーチャが形成される交互層／反復層を含む。このようなプロセスが行われ得る状況の一例は、３Ｄ ＮＡＮＤなどのメモリ用途である。半導体産業が発展し、デバイスの寸法が小さくなるにつれて、特に狭い幅及び/又は深い深度を有する高アスペクト比のフィーチャに関して、このような凹状フィーチャを均一な方法でエッチングすることがますます困難になる。
ここで提供される背景技術の説明は、本開示の文脈を大まかに提示することを目的とする。現時点で名前を挙げられている発明者らによる研究は、この背景技術の欄で説明される範囲内において、出願時に先行技術としてみなされ得ない説明の態様と同様に、明示又は暗示を問わず、本開示に対抗する先行技術として認められない。
本明細書における様々な実施形態は、半導体基板上に凹状フィーチャをエッチングするための方法及び装置に関する。例えば、開示される実施形態の一態様において、基板上に凹状フィーチャをエッチングする方法が提供され、方法は、（ａ）反応チャンバ内で基板支持体上に基板を提供し、基板はその上にスタックを有し、スタックはシリコン含有材料を含む第１の材料の１つまたは複数の層と第２の材料の１つまたは複数の層とを交互に含み、基板がスタックの上に配置されているパターニングされたマスク層をさらに含み、（ｂ）処理ガスを反応チャンバ内に流して、処理ガスからプラズマを生成すし、処理ガスは、（ｉ）（１）塩素源は塩素ガス（Ｃｌ2）を含む、（２）塩素源は塩化水素（ＨＣｌ）を含む、（３）塩素源は炭素と塩素のみを含む分子を含む、（４）塩素源は炭素、水素および塩素のみを含む分子を含む、（５）塩素源は、炭素、水素、臭素および塩素のみを含む分子を含む、および／または（６）塩素源は塩素、炭素、および窒素のみを含む分子を含む、という条件のうちの少なくとも１つを満たす塩素源と、（ｉｉ）炭素源と、（ｉｉｉ）フッ素源と、（ｉｖ）水素源とを含み、（ｃ）基板上のスタックに凹状フィーチャをエッチングするために、基板をプラズマに曝露し、凹状フィーチャは、第１の材料の層の１つまたは複数と、第２の材料の層の１つまたは複数とを通してエッチングされ、基板支持体は、エッチング中に極低温に維持されることを含む。
特定の実施形態において、第１の材料は窒化ケイ素を含み、かつ第２の材料は酸化ケイ素を含む。いくつかのそのような実施形態において、スタックは、窒化ケイ素を含む第1の材料の1つ又は複数の層と、酸化ケイ素を含む第２の材料の1つまたは複数の層と交互になっている第３の材料の1つまたは複数の層をさらに含んでもよい。第３の材料は、様々な実施形態において、ポリシリコンを含んでもよい。いくつかの実施態様では、第1の材料は窒化ケイ素を含み、かつ第２の材料はポリシリコンを含む。
様々な実施態様において、塩素源は１つ又は複数の特定の反応物を含んでもよい。例えば、塩素源はＣｌ2を含んでもよい。場合によっては、塩素源はＣＣｌ4および／またはＣ2Ｃｌ2を含んでもよい。場合によっては、塩素源はＣxＨyＣｌzを含み、ここでｘ＞０、ｙ＞０、かつｚ＞０である。例えば、塩素源はＣＨ2Ｃｌ2および／またはＣ2Ｈ2Ｃｌ2を含んでもよい。いくつかの実施形態では、塩素源は、ＣＣｌ4、ＣＨ2Ｃｌ2、Ｃ2Ｈ2Ｃｌ2、ＣＨＣｌ3、ＣＨ3Ｃｌ、Ｃ2Ｈ5Ｃｌ、Ｃ2Ｈ4Ｃｌ2、Ｃ2Ｈ3Ｃｌ3、Ｃ2Ｈ3Ｃｌ、Ｃ2Ｃｌ2、ＣｌＣＮ、ＣＨ2ＢｒＣｌ、Ｃ2Ｈ2ＢｒＣｌ、およびＣ2Ｈ4ＢｒＣｌからなる群より選択される少なくとも１つの種を含む。
いくつかの実施態様において、塩素源は特定の特性を有してもよい。例えば、塩素源は、炭素と塩素のみを含む分子を含んでもよい。場合によっては、塩素源は、炭素、水素、および塩素のみを含む分子を含んでもよい。場合によっては、塩素源は、炭素、水素、臭素、および塩素のみを含む分子を含んでもよい。場合によっては、塩素源は、塩素、炭素、および窒素のみを含む分子を含んでもよい。
特定の処理条件が、エッチング中に制御されてもよい。いくつかの実施形態において、基板支持体は、エッチング中に約－４０℃から－１０℃の間の極低温に維持される。これらまたは他の実施形態において、プラズマは、約１０～１００ｋＷの間のＲＦ電力で生成される容量結合プラズマであってもよい。
処理ガス中に存在する他の種は、特定の反応物および／または特性を含んでもよい。例えば、場合によっては、水素源は、Ｈ2、ＣＨxＦy（ここで、１≦ｘ≦４、かつｘ＋ｙ＝４）、ＣxＨyＦz（ここで、ｚ＞０）、及びこれらの組み合わせからなる群より選択される少なくとも１つの物質を含む。いくつかのそのような実施形態において、水素源はＨ2を含む。これらまたは他の実施形態において、フッ素源は、ＮＦ3、ＣＨxＦy（ここで、０≦ｘ≦３、かつｘ＋ｙ＝４）、ＣxＦy（ここで、ｙ≧ｘ）、ＣxＨyＦz（ここで、ｚ＞０）、およびこれらの組合せからなる群より選択される少なくとも１つの物質を含んでもよい。これらまたは他の実施形態において、炭素源は、ＣＨxＦy（ここで、０≦ｘ≦４、かつｘ＋ｙ＝４）、ＣxＦy（ここで、ｙ≧ｘ）、ＣxＨyＦz（ここで、ｚ＞０）、およびこれらの組み合わせからなる群より選択される少なくとも１つの物質を含んでもよい。特定の実施形態において、処理ガスは、Ｃｌ2、Ｈ2、ＮＦ3、ＣＨ2Ｆ2、ＣＦ4、並びにＨＢｒおよびＣＦ3Ｉの少なくとも１つを含む。
場合によっては、エッチングは、特定の結果を達成するある手法で実行されてもよい。例えば、形成された凹状フィーチャは、約１０ｎｍ以下の３σのツイストを有してもよい。これらまたは他の実施形態において、形成された凹状フィーチャは、少なくとも約４０００ｎｍの深さを有してもよい。これらまたは他の実施形態において、形成された凹状フィーチャは、約１．１５以下の楕円率を有してもよい。これらまたは他の実施形態において、形成された凹状フィーチャは、約１１５ｎｍ以下の最大限界寸法、および／または約４０ｎｍ以下の最大－底部ＣＤを有してもよい。
開示される実施形態の別の態様において、基板上に凹状フィーチャをエッチングするための装置が提供され、装置は、（ａ）反応チャンバと、（ｂ）反応チャンバ内に配置されている基板支持体と、（ｃ）反応チャンバ内でプラズマを生成するように構成されているプラズマ発生装置と、（ｄ）反応チャンバへの１つ又は複数の入口と、（ｅ）コントローラとを備え、コントローラは、（ｉ）反応チャンバ内の基板支持体上に基板を提供し、（ｉｉ）処理ガスを反応チャンバ内に流して、処理ガスからプラズマを生成し、処理ガスは、（１）（ａ）塩素源は塩素ガス（Ｃｌ2）を含む、（ｂ）塩素源は塩化水素（ＨＣｌ）を含む、（ｃ）塩素源は、炭素と塩素のみを含む分子を含む、（ｄ）塩素源は、炭素、水素および塩素のみを含む分子を含む、（ｅ）塩素源は、炭素、水素、臭素および塩素のみを含む分子を含む、および／または（ｆ）塩素源は、塩素、炭素および窒素のみを含む分子を含む、という条件のうちの少なくとも１つを満たす塩素源と、（２）炭素源と、（３）フッ素源と、（４）水素源とを含み、（ｉｉｉ）凹状フィーチャを基板上のスタックにエッチングするために、基板をプラズマに曝露し、スタックは、シリコン含有材料を含む第１の材料の１つまたは複数の層と第２の材料の１つまたは複数の層とを交互に含み、凹状フィーチャは、第１の材料の層の１つまたは複数と、第２の材料の層の１つまたは複数とを通してエッチングされ、基板支持体はエッチング中に極低温に維持されることを実行させるように構成されている。
様々な実施形態において、装置は、請求される、そうでなければ本明細書に記載される方法のいずれかを実行させるように構成されてもよい。
これら及び他の態様は、図面を参照して以下でさらに説明される。
図１は、様々な実施形態に係る、誘電体材料を含むスタックに凹状フィーチャをエッチングする方法を説明するフローチャートを示す。
図２Ａは、特定の実施形態に従って本明細書に記載される技術を実施するために使用され得る反応チャンバを示す。 図２Bは、特定の実施形態に従って本明細書に記載される技術を実施するために使用され得る反応チャンバを示す。 図２Cは、特定の実施形態に従って本明細書に記載される技術を実施するために使用され得る反応チャンバを示す。
図３は、特定の実施形態に従って本明細書に記載される技術を実施するために使用され得る半導体プロセスクラスタアーキテクチャを示す。
図４は、ある実施形態を実施する際に使用され得るコンピュータシステムの概略図である。
以下の説明において、多くの具体的詳細が、提示される実施形態の十分な理解を提供するために明記される。開示される実施形態は、これらの具体的詳細の一部又はすべてを用いずに実施されてもよい。他の例では、周知のプロセス動作は、開示される実施形態を不必要に不明瞭にすることのないように、詳細には説明されない。開示される実施形態が具体的な実施形態と共に説明される一方で、開示される実施形態に限定することを意図していないことが理解されよう。
特定の半導体デバイスの製造は、プラズマベースのエッチングプロセスを使用して材料のスタックにフィーチャをエッチングすることを含む。本明細書における様々な実施形態において、材料のスタックは、誘電体材料の交互層／反復層を含む。多数の場合において、スタック内の層の少なくとも１つは、窒化ケイ素であるか、又は窒化ケイ素を含む。一例では、スタックは、酸化ケイ素と窒化ケイ素との交互層を含む。別の例では、スタックは、酸化ケイ素、窒化ケイ素、及びポリシリコンの交互層を含む。別の例では、スタックは、窒化ケイ素とポリシリコンとの交互層を含む。追加の層が、特定の用途に応じて存在してもよい。
誘電体材料にエッチングされるフィーチャは、円筒、トレンチ、又は他の凹状フィーチャであってもよい。このようなフィーチャのアスペクト比が増加し続けると、（１）フィーチャのツイスト、（２）フィーチャの非円形性、（３）アスペクト比依存のエッチングレート、（４）弓状のエッチングプロファイル、（５）不十分なマスク選択性、（６）低いエッチングレートなどのいくつかの問題が発生する。ツイストとは、フィーチャの意図した底部位置とフィーチャの実際の最終的な底部位置との間の無作為なずれを指す（例えば、フィーチャの最終位置は、フィーチャをエッチングした後のフィーチャの底部の位置に対応する）。例えば、場合によっては、円筒形のフィーチャが規則的な配列でエッチングされることが意図される。フィーチャの一部又はすべてが底部においてこの配列から無作為にずれた場合、ツイストがあると理解される。
フィーチャの非円形性とは、円形の穴形状から外れた底部の穴形状の逸脱を指す。この問題は、円筒などの円形フィーチャをエッチングする場合に関連し、ここでは凹状フィーチャの底部が円形であることが望まれる。底部の穴形状が円形から逸脱すると、楕円、三角形、又は不規則な多角形に近い形状になることが多い。多くの場合、このような非円形の形状は望ましくない。
アスペクト比依存のエッチングレートとは、フィーチャのアスペクト比が大きくなるにつれてエッチングレートが遅くなる問題を指す。言い換えれば、フィーチャが誘電体材料にさらにエッチングされるにつれて、エッチングプロセスが遅くなる。この問題は、スループットの低下とそれに伴う処理コストの増加につながる可能性があるため、問題である。
弓状のエッチングプロファイルとは、最終的なプロファイルがフィーチャの深さに沿ってどこかで過度に外側に曲がるように、フィーチャが誘電体層に横方向にエッチングされる傾向を指す。言い換えれば、フィーチャの実際の最大限界寸法は、フィーチャの所望の最大限界寸法を超え、これは、形成される構造の完全性を損ない、かつ／又は最終的なデバイスの電気的性能を制限する可能性がある。
不十分なマスク選択性は、エッチングプロセスによって過剰な量のマスクが除去され、プロセスの終了時に全くマスクが残らないか、又は残っているマスクの量がマスクから誘電体膜（複数可）にパターンを適切に転写するのに不十分である場合に問題となる。不十分なマスク選択性の一般的な１つの結果は、凹状フィーチャの頂部付近のフィーチャプロファイルの劣化である。
低いエッチングレートとは、特定の用途に望まれるよりも遅いエッチングレートを指す。低いエッチングレートは、長いエッチング時間、スループットの低下、及び高い処理コストにつながるため、問題である。
残念ながら、これらの問題のいくつかを改善する技術は、しばしば他の問題を悪化させる。そのため、エッチング動作を設計する際に、これらの問題の相互のバランスを取る。例えば、従来の商業的に実施されている誘電体エッチングプロセスは、しばしば実質的な弓型形状をもたらす。従来の商業的に実施されている誘電体エッチングプロセスに伴う弓型形状の問題に対処するために、極低温エッチングプロセスが近年開発されてきた。このような極低温プロセスは、基板支持体が約２５℃以下、場合によっては約０℃以下の温度まで冷却されるプロセスとして定義される。有利なことに、極低温プロセスはまた、比較的高いエッチングレート及び比較的低度の弓型形状をもたらす。しかしながら、これらの極低温プロセスは、フィーチャのツイスト及び非円形性に関連する問題を実質的に悪化させる。従来は、このようなトレードオフの回避は困難であった。
本明細書に記載される技術は、上記で特定された問題の一部又はすべてを伴わずに、誘電体材料に凹状フィーチャをエッチングするために使用され得る。言い換えれば、開示される技術は、ツイストがほとんど又は全くなく、適度に円形のフィーチャで、許容可能な程度のアスペクト比依存のエッチングレートで、許容可能な弓型形状で、十分なマスク選択性で、かつ十分なエッチングレートで、誘電体材料に凹状フィーチャをエッチングするために使用され得る。
本明細書の様々な実施形態において、特定の反応物のセットが使用される。反応物は、塩素源、炭素源、フッ素源、及び水素源を含む。塩素源の例として、Ｃｌ2、ＨＣｌ、ＣＣｌ4、ＣxＨyＣｌz（ここで、ｚ＞０）が挙げられるが、これらに限定されない。ＣxＨyＣｌz材料の特定の例として、クロロホルム（ＣＨＣｌ3）及び塩化メチレン（ＣＨ2Ｃｌ2）が挙げられるが、これらに限定されない。いくつかの実施形態では、塩素源は、ＣＨyＣｌz又はＣ2ＨyＣｌzであってもよい。様々な実施形態において、塩素源は、フッ素又は他の非塩素ハロゲンを含まない。
炭素源の例として、ＣＨxＦy（ここで、０≦ｘ≦４、かつｘ＋ｙ＝４）、ＣxＦy（ここで、ｙ≧ｘ）、及びＣxＨyＦz（ここで、ｚ＞０）、又はそれらの組み合わせが挙げられるが、これらに限定されない。フッ素源の例として、ＣＨxＦy（ここで、０≦ｘ≦３、かつｘ＋ｙ＝４）、ＣxＦy（ここで、ｙ≧ｘ）、ＣxＨyＦz（ここで、ｚ＞０）、及びＮＦ3が挙げられるが、これらに限定されない。水素源の例として、水素（Ｈ2）、ＣＨxＦy（ここで、１≦ｘ≦４、かつｘ＋ｙ＝４）、及びＣxＨyＦz（ここで、ｚ＞０）が挙げられるが、これらに限定されない。いくつかの実施形態では、反応物は、１つ又は複数の非フッ素及び非塩素ハロゲン源をさらに含んでもよく、その例として、ＨＢｒ、Ｉ2、及びＣＦ3Ｉが挙げられるが、これらに限定されない。塩素源は、炭素源と同様に、豊富なＨラジカル及びＦラジカルを生成する反応物と組み合わせて働き、本明細書に記載の非常に優れたエッチング結果をもたらす。
いくつかの実施形態において、反応物は、Ｃｌ2、Ｈ2、ＮＦ3、及びＣＨxＦy（ここで、０≦ｘ≦４、かつｘ＋ｙ＝４）を含む。いくつかの実施形態では、反応物は、Ｃｌ2、Ｈ2、ＮＦ3、ＣＨ2Ｆ2、ＣＦ4、並びにＨＢｒ及びＣＦ3Ｉのうち少なくとも１つを含む。反応物の様々な他の組み合わせが可能であり、開示される実施形態の範囲内であるとみなされる。
基板は、エッチング中に極低温に維持されてもよい。この温度制御は、エッチング中に基板を配置する基板支持体の温度を制御することによって達成されてもよい。特定の実施形態において、基板支持体は、約２５℃以下、又は約１５℃以下、又は約０℃以下の極低温に維持される。場合によっては、基板支持体は、約－４０℃の低温、約－７０℃の低温、又は場合によってはさらに低い極低温に維持されてもよい。いくつかの実施形態では、基板支持体は、約－３０℃から－１０℃の極低温に維持されてもよい。比較的低いエッチング温度で動作することによって、低度の弓型形状、比較的高いエッチングレート、及び低度のアスペクト比依存のエッチングレートなどの低温エッチングに関連する利点を得ることができる。有利なことに、反応物として塩素ガスを含むことにより、ツイストや非円形性などの低温エッチングに関連する問題が低減又は解消される。
塩素ガスは一般に、ポリシリコン、アルミニウム、その他の金属及び金属含有化合物などの他の材料をエッチングするために使用されるが、酸化ケイ素及び窒化ケイ素などのシリコン含有誘電体材料をエッチングするためには通常使用されてこなかった。従来、塩素ガスは、これらのシリコン含有誘電体材料のエッチングに使用した場合、非常に悪いエッチング結果を示していた。しかしながら、本発明者らは、塩素ガスを特定の温度で特定の反応物と組み合わせて使用すると、ツイスト及び非円形性に関する上述の問題が大幅に低減されることを見出した。予想外に、これらの問題は、アスペクト比依存のエッチングレート、弓型形状、マスク選択性、及びエッチングレートに関する他の問題を悪化させることなく低減される。
理論又は作用機構に制約されることなく、本明細書の実施形態は、高アスペクト比での凹状フィーチャの側壁へのプラズマ種及び／又はエッチング副産物の過剰な堆積を回避することによって、低温エッチングに典型的に関連するツイスト及び非円形性の問題を低減すると考えられる。塩素ガスは、シリコン含有誘電体をエッチングするために使用された場合、これまでは乏しいエッチング結果を示したので、塩素ガスの主な機能は、シリコン含有材料自体をエッチングすることではなく、むしろ反応チャンバ内に存在する種が、成長するフィーチャの側壁に付着する程度を制御することであり得ると考えられる。このような表面化学的な相互作用は予想外であった。
開示された方法の１つの応用は、ＤＲＡＭデバイスの形成の文脈におけるものである。この場合、フィーチャは、例えば、窒化ケイ素の１層、２層、又はそれ以上の層と共に、主に酸化ケイ素にエッチングされてもよい。一例では、基板は、２つの窒化ケイ素層の間に挟まれた酸化ケイ素層を含み、酸化ケイ素層の厚さは約４００～１８００ｎｍであり、窒化ケイ素層の１つ又は複数は約２０～６００ｎｍの厚さである。エッチングされたフィーチャは、約１～３μｍの間、例えば約１．５～２μｍの最終深さを有する円筒であってもよい。円筒は、約１０～５０ｎｍの間、例えば約１５～３０ｎｍの幅を有してもよい。円筒がエッチングされた後、その中にキャパシタメモリセルを形成できる。
開示された方法の別の用途は、垂直ＮＡＮＤ（ＶＮＡＮＤ、３Ｄ ＮＡＮＤとも呼ばれる）デバイスの形成の文脈におけるものである。この場合、フィーチャがエッチングされる材料は、反復層構造を有してもよい。例えば、材料は、酸化ケイ素と窒化ケイ素との交互層を含んでもよい。反復層構造は、材料のペア又は反復群を含む。様々な場合において、ペア又は反復群の数は、約１０～５００（例えば、約２０～１０００の個々の層）であってもよい。現在のデバイス寸法に基づき、酸化物層は、約２０～５０ｎｍの間、例えば約３０～４０ｎｍの厚さを有してもよい。窒化物層又はポリシリコン層は、約２０～５０ｎｍの間、例えば約３０～４０ｎｍの厚さを有してもよい。層のスタックにエッチングされたフィーチャは、約２～１５μｍの間、例えば約５～９μｍの深さを有してもよい。フィーチャは、約２０～４５０ｎｍの間、例えば約５０～１００ｎｍの幅を有してもよい。
高アスペクト比、厚さ、幅、及び深さなどの本明細書で提供される寸法／パラメータの詳細は、例示及び説明のためだけのものである。本明細書に記載された開示に基づき、様々な寸法／パラメータも適用可能又は使用され得ることを理解されたい。
図１は、本明細書の様々な実施形態に係る、誘電体材料を含むスタックをエッチングする方法を説明するフローチャートである。方法は、動作１０１で始まり、ここで基板が反応チャンバ内で受け取られる。反応チャンバは、半導体基板をエッチングするように構成されたエッチングチャンバである。反応チャンバ内で受け取られた基板は、その上に材料のスタックを含む。材料のスタックは、１つ又は複数の窒化ケイ素の層を含む。窒化ケイ素に加えて、材料のスタックは、１つ又は複数の酸化ケイ素の層、及び／又は１つ又は複数のポリシリコンの層を含んでもよい。スタック材料の特定の組み合わせは上述の通りである。パターニングされたマスク層は、スタックの上に設けられる。マスク層に設けられたパターンは、スタックに形成される凹状フィーチャの位置を規定する。
次に、動作１０３において、プロセスガス（これは、反応チャンバへの送達の前又は後に組み合わされる混合ガスであってもよい）が反応チャンバ内に流され、プロセスガスからプラズマが生成される。プロセスガスは、上記でさらに説明したように、塩素源、炭素源、フッ素源、及び水素源を含む。プロセスガスはまた、１つ又は複数の不活性ガスを含んでもよい。
特定の実施形態において、プラズマを生成するために特定の条件が使用されてもよい。多くの場合、プラズマは、容量結合プラズマである。プラズマは、約５～２００ｋＷの間、例えば約１０～１００ｋＷ、又はいくつかの実施形態では約１０～６５ｋＷのＲＦ電力で生成されてもよい。場合によっては、プラズマを生成するために２周波ＲＦが使用されてもよい。したがって、ＲＦ電力は、例えば約４００ｋＨｚの第１の周波数成分及び約６０ＭＨｚの第２の周波数成分などの、２つ以上の周波数成分で提供されてもよい。各周波数成分で異なる電力が提供されてもよい。例えば、第１の周波数成分（例えば、約４００ｋＨｚ）は、約１０～４０ｋＷの間、例えば約２５ｋＷの電力で提供されてもよく、第２の周波数成分（例えば、約６０ＭＨｚ）は、異なる電力、例えば約０．５～８ｋＷの間、例えば約４ｋＷの電力で提供されてもよい。これらの電力レベルは、ＲＦ電力が単一の３００ｍｍウェハに送達されることを想定している。電力レベルは、追加の基板及び／又は他のサイズの基板に対して、基板面積に基づいて線形に調整することができる（それによって、基板に送達される電力密度が均一に維持される）。他の場合では、プラズマを生成するために３周波ＲＦ電力が使用されてもよい。場合によっては、印加されたＲＦ電力は、１～５０，０００Ｈｚの繰り返し率でパルス化されてもよい。ＲＦ電力は、２つの非ゼロ値間（例えば、より高い電力状態とより低い電力状態との間）、又はゼロと非ゼロ値との間（例えば、オフ状態とオン状態との間）でパルス化されてもよい。ＲＦ電力が２つの非ゼロ値間でパルス化される場合、上述の電力は、より高い電力状態に関連し、より低い電力状態は、約６００Ｗ以下のＲＦ電力に対応し得る。基板における最大イオンエネルギーは、比較的高くてもよく、例えば約１～１０ｋＶであってもよい。最大イオンエネルギーは、ＲＦ励起周波数、電極サイズ、電極配置、チャンバ形状、及びプラズマ相互作用の詳細と組み合わせて、印加されたＲＦ電力によって決定される。
反応チャンバ内の圧力は、約５～１００ｍＴｏｒｒ、場合によっては約１５～５０ｍＴｏｒｒであってもよい。上述したように、基板は、基板支持体を所望の温度に維持することによって、極低温に維持されてもよい。温度の例は上述の通りである。
場合によっては、プロセスガス（又はその中の１つ又は複数の種）は、特定の流量で反応チャンバ内に流されてもよい。例えば、場合によっては、塩素ガス（Ｃｌ2）又は他の塩素源が、約１０～１００ｓｃｃｍの流量で反応チャンバに提供されてもよい。水素ガス（Ｈ2）が使用される場合、約２０～５００ｓｃｃｍの流量で反応チャンバに提供されてもよい。ＮＦ3が使用される場合、約５～１００ｓｃｃｍの流量で反応チャンバに提供されてもよい。ＣＨxＦy種の総流量は、約１０～３００ｓｃｃｍであってもよい。ＣＨ2Ｆ2が使用される場合、約１０～３００ｓｃｃｍの流量で反応チャンバに提供されてもよい。ＣＦ4が使用される場合、約５～１００ｓｃｃｍの流量で反応チャンバに提供されてもよい。ＨＢｒが使用される場合、約５～１００ｓｃｃｍの流量で反応チャンバに提供されてもよい。ＣＦ3Ｉが使用される場合、約５～５０ｓｃｃｍの流量で反応チャンバに提供されてもよい。
図１に戻ると、方法は動作１０５に続き、ここで基板は、材料のスタックに凹状フィーチャをエッチングするのに十分な時間、プラズマに曝露される。フィーチャは、スタック内の少なくとも１つの窒化ケイ素層を通してエッチングされる。場合によっては、基板は、約２０００～３０００ｓの持続時間、プラズマに曝露されてもよい。場合によっては、電力、圧力、ガス流などのプロセスパラメータは、一連のレシピステップで調整される。パターニングされたマスク層は、パターニングされたマスク層が存在する位置において、下層のスタック材料を保護する。これにより、凹状フィーチャが所望される、マスク層にパターニングされた開口部において、凹状フィーチャが確実に形成される。
別の具現化では、基板上に凹状フィーチャをエッチングするための別の方法が提供される。この実施形態では、基板は、少なくとも第１のシリコン含有層と、スタック上に配置されたパターニングされたマスク層とを含む。プロセスガスは、反応チャンバ内に流される。プロセスガスは、炭素と塩素のみを含む分子、又は炭素と水素と塩素のみを含む分子、又は炭素、水素、臭素、及び塩素のみを含む分子、又は塩素と炭素と窒素のみを含む分子から選択される塩素源を含む。いくつかの実施形態では、塩素源は、四塩化炭素（ＣＣｌ4）、ジクロロアセチレン（Ｃ2Ｃｌ2）、塩化シアン（ＣｌＣＮ）、ブロモクロロメタン（ＣＨ2ＢｒＣｌ）、１－ブロモ－２－クロロエタン（Ｃ2Ｈ4ＢｒＣｌ）、ジクロロメタン（ＣＨ2Ｃｌ2）、ジクロロエチレン（Ｃ2Ｈ2Ｃｌ2）の異性体である１，１－ジクロロエチレンとｔｒａｎｓ－１，２－ジクロロエチレンとｃｉｓ－１，２－ジクロロエチレン、クロロホルム（ＣＨＣｌ3）、クロロメタン（ＣＨ3Ｃｌ）、クロロエタン（Ｃ2Ｈ5Ｃｌ）、１，２－ジクロロエタン又は１，１－ジクロロエタン（Ｃ2Ｈ4Ｃｌ2）、トリクロロエタン（Ｃ2Ｈ3Ｃｌ3）の異性体である１，１，１－トリクロロエタン及び１，１，２－トリクロロエタン、塩化ビニル（Ｃ2Ｈ3Ｃｌ）、ブロモクロロメタン（ＣＨ2ＢｒＣｌ）、ｃｉｓ及びｔｒａｎｓ－１－ブロモ－２－クロロエチレン（Ｃ2Ｈ2ＢｒＣｌ）、及び１－ブロモ－１－クロロエタン（Ｃ2Ｈ4ＢｒＣｌ）からなる群より選択される少なくとも１つの塩素源である。プロセスガスは、炭素源、フッ素源、及び水素源をさらに含む。プロセスガスからプラズマが生成される。基板がプラズマに暴露されて、基板上のスタックに凹状フィーチャがエッチングされ、凹状フィーチャは、少なくとも第１のシリコン含有層を通してエッチングされ、基板支持体は、エッチング中に約２５℃以下の極低温に維持される。いくつかの実施形態では、塩素源である分子は、炭素源でもある。他の実施形態では、炭素源である分子は塩素を含まず、塩素源である分子とは異なる。様々な実施形態において、塩素源、炭素源、フッ素源、及び水素源は、すべて異なる分子である。
ツイストを低減したエッチングは、（１）炭素と塩素のみを含む分子、又は（２）炭素、水素、及び塩素のみを含む分子、又は（３）炭素、水素、臭素、及び塩素のみを含む分子、又は（４）塩素、炭素、及び窒素のみを含む分子の少なくとも１つを含む塩素含有源を設けることによって達成されてもよい。典型的なガス送達装置への単純な組み込みを可能にする複数のＣｌ原子と十分な蒸気圧とを有する塩素源を設けるために、いくつかの実施形態では、塩素源は、Ｃ2Ｃｌ2、ＣＨ2Ｃｌ2、及びｔｒａｎｓ－１、２－Ｃ2Ｈ2Ｃｌ2のうちの少なくとも１つである。
装置
図２Ａ～２Ｃは、本明細書に記載されるエッチング動作を行うために使用され得る、調節可能なギャップ容量結合閉込めＲＦプラズマリアクタ２００の実施形態を例示する。図示されるように、真空チャンバ２０２は、下部電極２０６を収容する内部空間を取り囲むチャンバハウジング２０４を含む。チャンバ２０２の上部では、上部電極２０８が下部電極２０６から垂直に間隔を空けて配置されている。上部電極２０８は、プラズマ発生装置として使用されてもよい。上部電極２０８及び下部電極２０６の平らな表面は、実質的に平行であり、かつ電極間の垂直方向に対して直交している。好ましくは、上部電極２０８及び下部電極２０６は円形であり、かつ垂直軸と同軸である。上部電極２０８の下面は、下部電極２０６の上面に面している。間隔を空けて対向する電極表面は、その間に調節可能なギャップ２１０を画定する。動作中、下部電極２０６には、ＲＦ電源（整合）２２０によってＲＦ電力が供給される。ＲＦ電力は、ＲＦ供給導管２２２、ＲＦストラップ２２４、及びＲＦ電力部材２２６を介して下部電極２０６に供給される。接地シールド２３６は、より均一なＲＦフィールドを下部電極２０６に提供するために、ＲＦ電力部材２２６を取り囲んでもよい。ウェハは、ウェハ用の入口を提供するウェハポート２８２から挿入されてもよい。ウェハは、処理のために下部電極２０６上のギャップ２１０内で支持され、プロセスガス（例えば、塩素ガス又は他の塩素源、及び本明細書に記載の他の反応物を含む）がギャップ２１０に供給されて、ＲＦ電力によってプラズマ状態に励起される。上部電極２０８に電力を供給する、或いは上部電極２０８を接地させることもできる。
図２Ａ～２Ｃに示す実施形態では、下部電極２０６は、下部電極支持プレート２１６上で支持される。下部電極２０６と下部電極支持プレート２１６との間に介在する絶縁体リング２１４は、下部電極２０６を支持プレート２１６から絶縁する。
ＲＦバイアスハウジング２３０は、下部電極２０６をＲＦバイアスハウジングボウル２３２上に支持する。ボウル２３２は、ＲＦバイアスハウジング２３０のアーム２３４によって、チャンバ壁プレート２１８の開口部を介して導管支持プレート２３８に接続される。好ましい実施形態では、ＲＦバイアスハウジングボウル２３２及びＲＦバイアスハウジングアーム２３４は、１つの構成要素として一体的に形成されるが、アーム２３４及びボウル２３２は、共にボルト止め又は接合された２つの別個の構成要素とすることもできる。
ＲＦバイアスハウジングアーム２３４は、下部電極２０６の裏側の空間において、真空チャンバ２０２の外側から真空チャンバ２０２の内部に、気体冷却剤、液体冷却剤、ＲＦエネルギー、リフトピン制御用ケーブル、電気的な監視及び動作信号などの、ＲＦ電力及び設備を通すための１つ又は複数の中空通路を含む。ＲＦ供給導管２２２は、ＲＦバイアスハウジングアーム２３４から絶縁されており、ＲＦバイアスハウジングアーム２３４は、ＲＦ電源２２０へのＲＦ電力の戻り経路を提供する。設備導管２４０は、設備構成要素のための通路を提供する。ギャップ２１０は、好ましくは、閉込めリングアセンブリ又はシュラウド（図示せず）により囲まれる。真空チャンバ２０２の内部は、真空ポータル２８０を介した真空ポンプへの接続により、低圧に維持される。
導管支持プレート２３８は、作動機構２４２に取り付けられている。サーボ機械モータ、ステッピングモータなどの作動機構２４２は、例えば、ボールねじなどのねじ歯車２４６とボールねじを回転させるためのモータとによって、垂直リニアベアリング２４４に取り付けられている。ギャップ２１０の大きさを調節するための動作中、作動機構２４２は、垂直リニアベアリング２４４に沿って移動する。図２Ａは、作動機構２４２がリニアベアリング２４４に対して高い位置にあり、その結果、ギャップ２１０ａが小さくなっている配置を例示する。図２Ｂは、作動機構２４２がリニアベアリング２４４に対して中間位置にあるときの配置を例示する。示されるように、下部電極２０６、ＲＦバイアスハウジング２３０、導管支持プレート２３８、ＲＦ電源２２０はすべて、チャンバハウジング２０４及び上部電極２０８に対して低く移動しており、その結果、ギャップ２１０ｂは中程度のサイズとなる。
図２Ｃは、作動機構２４２がリニアベアリングに対して低い位置にあるときの、大きなギャップ２１０ｃを例示する。好ましくは、上部電極２０８及び下部電極２０６は、ギャップ調節の間、同軸のままであり、ギャップを横切る上部電極及び下部電極の対向表面は、平行のままである。
この実施形態は、例えば、３００ｍｍウェハ又はフラットパネルディスプレイなどの大径基板にわたって均一なエッチングを維持するために、マルチステップのプロセスレシピ（ＢＡＲＣ、ＨＡＲＣ、及びＳＴＲＩＰなど）中に、ＣＣＰチャンバ２０２内の下部電極２０６と上部電極２０８との間のギャップ２１０を調節することを可能にする。特に、このチャンバは、下部電極２０６と上部電極２０８との間の調節可能なギャップを設けるために必要な線形運動を可能にする機械的配置に係るものである。
図２Ａは、近位端で導管支持プレート２３８に、遠位端でチャンバ壁プレート２１８の段付きフランジ２２８にシールされた、横方向にたわんだベローズ２５０を例示する。段付きフランジの内径は、ＲＦバイアスハウジングアーム２３４が通過するチャンバ壁プレート２１８の開口部２１２を画定する。ベローズ２５０の遠位端は、クランプリング２５２によって固定される。
横方向にたわんだベローズ２５０は真空シールを提供し、同時にＲＦバイアスハウジング２３０、導管支持プレート２３８、及び作動機構２４２の垂直移動を可能にする。ＲＦバイアスハウジング２３０、導管支持プレート２３８、及び作動機構２４２は、カンチレバーアセンブリと呼ぶこともできる。好ましくは、ＲＦ電源２２０は、カンチレバーアセンブリと共に移動し、導管支持プレート２３８に取り付け可能である。図２Ｂは、カンチレバーアセンブリが中間位置にあるときのニュートラル位置にあるベローズ２５０を示す。図２Ｃは、カンチレバーアセンブリが低位置にあるときに、横方向にたわんだベローズ２５０を示す。
ラビリンスシール２４８は、ベローズ２５０とプラズマ処理チャンバハウジング２０４の内部との間に粒子バリアを提供する。固定シールド２５６は、ラビリンス溝２６０（スロット）を提供するように、チャンバ壁プレート２１８においてチャンバハウジング２０４の内側内壁に不動に取り付けられており、可動シールドプレート２５８が、カンチレバーアセンブリの垂直移動に対応するためにラビリンス溝２６０（スロット）内を垂直に移動する。可動シールドプレート２５８の外側部分は、下部電極２０６のすべての垂直位置でスロット内に留まる。
図示された実施形態では、ラビリンスシール２４８は、ラビリンス溝２６０を画定するチャンバ壁プレート２１８内の開口部２１２の周縁でチャンバ壁プレート２１８の内面に取り付けられた固定シールド２５６を含む。可動シールドプレート２５８は、ＲＦバイアスハウジングアーム２３４に取り付けられ、かつそこから径方向に延在しており、アーム２３４は、チャンバ壁プレート２１８の開口部２１２を通過する。可動シールドプレート２５８は、固定シールド２５６から第１のギャップだけ離間し、かつチャンバ壁プレート２１８の内面から第２のギャップだけ離間しながら、ラビリンス溝２６０内に延び、カンチレバーアセンブリの垂直移動を可能にする。ラビリンスシール２４８は、ベローズ２５０から剥離された粒子の真空チャンバ内部２０５への移動を阻止し、かつプロセスガスプラズマからのラジカルがベローズ２５０に移動するのを阻止する。ベローズ２５０において、ラジカルは、その後に剥離される堆積物を形成する可能性がある。
図２Ａは、カンチレバーアセンブリが高い位置にあるとき（小さなギャップ２１０ａ）に、ＲＦバイアスハウジングアーム２３４の上方のラビリンス溝２６０内でより高い位置にある可動シールドプレート２５８を示す。図２Ｃは、カンチレバーアセンブリが低い位置にあるとき（大きなギャップ２１０ｃ）に、ＲＦバイアスハウジングアーム２３４の上方のラビリンス溝２６０内で低い位置にある可動シールドプレート２５８を示す。図２Ｂは、カンチレバーアセンブリが中間位置にあるとき（中程度のギャップ２１０ｂ）に、ラビリンス溝２６０内でニュートラル又は中間位置にある可動シールドプレート２５８を示す。ラビリンスシール２４８は、ＲＦバイアスハウジングアーム２３４に対して対称であるように示されているが、他の実施形態では、ラビリンスシール２４８は、ＲＦバイアスハウジングアーム２３４に対して非対称であってもよい。
図３は、真空移送モジュール３３８（ＶＴＭ）と接続する様々なモジュールを有する半導体プロセスクラスタアーキテクチャを示す。多数の貯蔵設備及び処理モジュールの間で基板を「移送」するための移送モジュールの配置は、「クラスタツールアーキテクチャ」システムと呼ばれることもある。ロードロック又は移送モジュールとしても知られるエアロック３３０は、様々な製造プロセスを実行するために個別に最適化され得る４つの処理モジュール３２０ａ～３２０ｄを有するＶＴＭ３３８内に示されている。例として、処理モジュール３２０ａ～３２０ｄは、基板エッチング、堆積、イオン注入、基板洗浄、スパッタリング、及び／又は他の半導体プロセス、並びにレーザ計測、他の欠陥検出及び欠陥同定方法を実行するように実装されてもよい。処理モジュールの１つ又は複数（３２０ａ～３２０ｄのいずれか）は、本明細書に開示されるように、すなわち基板に凹状フィーチャをエッチングするために、実装されてもよい。エアロック３３０及び処理モジュール３２０ａ～３２０ｄは、「ステーション」と称されることもある。各ステーションは、ステーションをＶＴＭ３３８に接続するファセット３３６を有する。ファセットの内部では、センサ１～１８が、それぞれのステーション間を移動する際の基板３２６の通過を検出するために使用される。
ロボット３２２は、ステーション間で基板を移送する。一実施態様では、ロボットは１つのアームを有してもよく、別の実施態様では、ロボットは２つのアームを有してもよく、各アームは、移送のために基板を掴むエンドエフェクタ３２４を有する。フロントエンドロボット３３２は、雰囲気移送モジュール（ＡＴＭ）３４０内で、ロードポートモジュール（ＬＰＭ）３４２内のカセット又はＦＯＵＰ（Ｆｒｏｎｔ Ｏｐｅｎｉｎｇ Ｕｎｉｆｉｅｄ Ｐｏｄ）３３４からエアロック３３０へ基板を移送するのに使用されてもよい。処理モジュール３２０ａ～３２０ｄ内のモジュールセンタ３２８は、基板を配置するための１つの場所であってもよい。ＡＴＭ３４０内のアライナ３４４は、基板のアライメントに使用されてもよい。
処理方法の例において、基板は、ＬＰＭ３４２内のＦＯＵＰ３３４の１つに配置される。フロントエンドロボット３３２は、基板をＦＯＵＰ３３４からアライナ３４４に移送し、これにより、基板３２６を、エッチング、その上への堆積、又は他の処理が行われる前に、適切にセンタリングすることができる。アライメントの後、基板は、フロントエンドロボット３３２によってエアロック３３０に移動される。エアロックモジュールは、ＡＴＭとＶＴＭとの間の環境を一致させる能力を有するので、基板は損傷を受けることなく、２つの圧力環境間を移動できる。基板は、エアロックモジュール３３０から、ロボット３２２によってＶＴＭ３３８を通り、処理モジュール３２０ａ～３２０ｄのうちの１つ、例えば処理モジュール３２０ａ内へ移動される。この基板移動を達成するために、ロボット３２２は、その各アーム上のエンドエフェクタ３２４を使用する。処理モジュール３２０ａにおいて、基板は、説明したようにエッチングを受ける。次に、ロボット３２２は、基板を処理モジュール３２０ａから出し、その次の所望の位置に移動させる。
基板の移動を制御するコンピュータは、クラスタアーキテクチャに属してもよいし、製造フロアにおいてクラスタアーキテクチャの外部に配置されてもよいし、又は遠隔地にあり、ネットワークを介してクラスタアーキテクチャに接続されてもよいことに留意されたい。
いくつかの実施態様では、コントローラは装置又はシステムの一部であり、装置又はシステムは上述の例の一部であり得る。このようなシステムは、１つ又は複数の処理ツール、１つ又は複数のチャンバ、１つ又は複数の処理用プラットフォーム、及び／又は特定の処理コンポーネント（ウェハ台座、ガス流システムなど）を含む半導体処理装置を含むことができる。これらのシステムは、半導体ウェハ又は基板の処理前、処理中、及び処理後にそれらの動作を制御するための電子機器と統合されてもよい。電子機器は、「コントローラ」と呼ばれることもあり、コントローラは、１つ又は複数のシステムの様々なコンポーネント又は子部品を制御してもよい。コントローラは、処理要件及び／又はシステムの種類に応じて、処理ガスの送達、温度設定（例えば、加熱及び／又は冷却）、圧力設定、真空設定、電力設定、高周波（ＲＦ）発生装置設定、ＲＦ整合回路設定、周波数設定、流量設定、液体送達設定、位置及び動作設定、ツールへのウェハの搬入出、並びに、特定のシステムに接続又は連動する他の移送ツール及び／又はロードロックへのウェハの搬入出を含む、本明細書に開示されるプロセスのいずれかを制御するようにプログラムされてもよい。
大まかに言えば、コントローラは、命令を受信し、命令を発行し、動作を制御し、洗浄動作を可能にし、エンドポイント測定を可能にするなどの、様々な集積回路、論理、メモリ、及び／又はソフトウェアを有する電子機器として定義され得る。集積回路は、プログラム命令を記憶するファームウェアの形態のチップ、デジタル信号プロセッサ（ＤＳＰｓ）、特定用途向け集積回路（ＡＳＩＣｓ）として定義されるチップ、及び／又はプログラム命令（例えば、ソフトウェア）を実行する１つ又は複数のマイクロプロセッサ若しくはマイクロコントローラを含んでもよい。プログラム命令は、半導体ウェハに対して、半導体ウェハのために、又はシステムに対して、特定のプロセスを実行するための動作パラメータを定義する、様々な個々の設定（又はプログラムファイル）の形態でコントローラに通信される命令であってもよい。動作パラメータは、いくつかの実施形態において、１つ又は複数の層、材料、金属、酸化物、ケイ素、二酸化ケイ素、表面、回路、及び／又はウェハのダイの製造中に、１つ又は複数の処理ステップを達成するためにプロセスエンジニアによって定義されるレシピの一部であってもよい。
コントローラは、いくつかの実施態様において、システムに統合された、接続された、そうでなければシステムにネットワーク接続された、又はそれらの組み合わせであるコンピュータの一部であってもよく、又はそのようなコンピュータに接続されていてもよい。例えば、コントローラは、「クラウド」、すなわちファブホストコンピュータシステムの全体又は一部であってもよく、これによりウェハ処理の遠隔アクセスが可能になる。コンピュータは、製造動作の現在の進行状況を監視し、過去の製造動作の履歴を調査し、複数の製造動作から傾向又は性能基準を調査し、現在の処理のパラメータを変更し、処理ステップを設定して現在の処理を追跡し、又は新たなプロセスを開始するために、システムへの遠隔アクセスを可能にしてもよい。いくつかの例では、遠隔コンピュータ（例えばサーバ）は、ネットワークを介してシステムにプロセスレシピを提供でき、ネットワークはローカルネットワーク又はインターネットを含んでもよい。遠隔コンピュータは、パラメータ及び／又は設定の入力又はプログラミングを可能にするユーザインタフェースを含んでもよく、パラメータ及び／又は設定は次いで遠隔コンピュータからシステムへと伝達される。いくつかの例では、コントローラは、１つ又は複数の動作中に実施される処理ステップのそれぞれのパラメータを指定する、データの形式の命令を受け取る。パラメータは、実施されるプロセスの種類及びコントローラがインタフェース接続する又は制御するように構成されたツールの種類に特有のものであってもよいことを理解されたい。したがって、上述したように、コントローラは、共にネットワーク化され、本明細書に記載のプロセス及び制御などの共通の目的にむけて動作する１つ又は複数の個別のコントローラを含むことなどにより、分散されてもよい。そのような目的のための分散型コントローラの一例は、遠隔地に設置され（プラットフォームレベルで、又は遠隔コンピュータの一部としてなど）、チャンバでのプロセスを協同で制御する１つ又は複数の集積回路と通信するチャンバ上の１つ又は複数の集積回路である。
システムの例は、プラズマエッチングチャンバ又はモジュール、堆積チャンバ又はモジュール、スピンリンスチャンバ又はモジュール、金属メッキチャンバ又はモジュール、洗浄チャンバ又はモジュール、ベベルエッジエッチングチャンバ又はモジュール、物理蒸着（ＰＶＤ）チャンバ又はモジュール、化学蒸着（ＣＶＤ）チャンバ又はモジュール、原子層堆積（ＡＬＤ）チャンバ又はモジュール、原子層エッチング（ＡＬＥ）チャンバ又はモジュール、イオン注入チャンバ又はモジュール、トラックチャンバ又はモジュール、並びに半導体ウェハの製作及び／又は製造に関連し得る、又は使用し得る、任意の他の半導体処理システムを含んでもよいが、これらに限定されない。
上述のように、ツールによって実行される１つ又は複数のプロセスステップに応じて、コントローラは、１つ又は複数の他のツール回路又はモジュール、他のツールコンポーネント、クラスタツール、他のツールインタフェース、隣接ツール、近隣ツール、工場全体に配置されたツール、メインコンピュータ、別のコントローラ、又は半導体製造工場内のツール位置及び／又はロードポートへウェハの容器を搬入出する材料搬送に用いられるツールと通信してもよい。
上述した様々なハードウェア及び方法の実施形態は、例えば、半導体デバイス、ディスプレイ、ＬＥＤ、太陽電池パネルなどの製作又は製造のために、リソグラフィパターニングツール又はプロセスと共に使用されてもよい。典型的には、必ずしもそうではないが、そのようなツール／プロセスは、共通の製造設備において共に使用又は実施される。
膜のリソグラフィパターニングは、典型的には、以下のステップの一部又はすべてを含み、各ステップは、いくつかの可能なツールを用いて可能になる。（１）スピンオンツールまたはスプレーオンツールを用いて、ワークピース、例えば、その上に形成されたシリコン窒化膜を有する基板の上に、フォトレジストを塗布すること、（２）ホットプレート、炉、又は他の適切な硬化ツールを用いて、フォトレジストを硬化させること、（３）ウェハステッパなどのツールを用いて、フォトレジストを可視光、紫外線、又はＸ線に露光すること、（４）ウェットベンチ又はスプレー現像器などのツールを用いて、レジストを現像し、レジストを選択的に除去し、それによってパターニングすること、（５）乾式又はプラズマアシストエッチングツールを用いて、レジストパターンを下層フィルム又はワークピースに転写すること、及び（６）ＲＦ又はマイクロ波プラズマレジストストリッパなどのツールを用いて、レジストを除去すること。いくつかの実施形態では、灰化可能なハードマスク層（非晶質炭素層など）及び他の適切なハードマスク（反射防止層など）が、フォトレジストの塗布前に堆積されてもよい。
本願では、「半導体ウェハ」、「ウェハ」、「基板」、「ウェハ基板」、及び「部分的に製造された集積回路」という用語は、同じ意味で使用される。当業者であれば、「部分的に製造された集積回路」という用語が、シリコンウェハ上への集積回路製造の多くの段階のいずれかの間のシリコンウェハを指すことができることを理解するであろう。半導体デバイス産業で使用されるウェハ又は基板は、典型的に、２００ｍｍ、又は３００ｍｍ、又は４５０ｍｍの直径を有する。上記の詳細な説明は、実施形態がウェハ上で実装されることを想定している。ただし、実施形態はそれほど限定的ではない。ワークピースは、様々な形状、サイズ、及び材料のものであってもよい。半導体ウェハ以外にも、開示された実施形態を利用し得る他のワークピースとして、プリント回路基板、磁気記録媒体、磁気記録センサ、ミラー、光学素子、マイクロメカニカルデバイスなどの様々な物品が挙げられる。
特定のパラメータに関して別途定義されていない限り、本明細書で使用する「約」及び「およそ」という用語は、関連する値に関して±１０％を意味することを意図している。
本明細書に記載された構成及び／又はアプローチは、本質的に例示的であり、多数の変形が可能であるため、これらの特定の実施形態又は例は、限定的な意味で考慮されるべきでないことが理解される。本明細書に記載された特定のルーチン又は方法は、任意の数の処理戦略のうちの１つ又は複数を表し得る。そのため、例示した様々な行為は、例示した順序で、他の順序で、並行して、又は場合によっては省略して、実行されてもよい。同様に、上述した処理の順序は変更されてもよい。特定の参考文献が、参照により本明細書に組み込まれている。そのような参考文献でなされたいかなる放棄又は否認も、本明細書に記載された実施形態に必ずしも適用されないことが理解される。同様に、そのような参考文献において必要であると記載された特徴は、本明細書において省略されてもよい。本開示の主題は、本明細書に開示される様々なプロセス、システム、及び構成、並びに他の特徴、機能、行為、及び／又は特性のすべての新規かつ非自明な組み合わせ及び組み合わせの構成要素、並びにそれらの任意の及びすべての等価物を含む。
実験
実験結果により、開示された方法は、以前のエッチング方法と比較して改善された結果で、基板上の誘電体含有スタックをエッチングするために使用され得ることが証明された。特に、開示された方法は、低温エッチングに典型的に関連する問題（例えば、結果的に得られたフィーチャのツイスト及び非円形性）なしに、低温エッチングに関連する利点（例えば、弓型形状がほとんど又は全くない、低度のアスペクト比依存のエッチングレート、及び高エッチングレート）を達成するために使用され得る。これらの結果は、成功した３Ｄ ＮＡＮＤ用途（例えば、後述する許容可能な仕様／公差内の３Ｄ ＮＡＮＤ用途）の文脈で達成された。これらの結果は、従来より商業的に実施されているエッチング方法、及びより新しい極低温エッチング方法の両方を大幅に上回ることを示す。
以下の表１は、３つの異なるエッチングプロセスに関する実験結果を示す。プロセスＡ及びＢは、塩素ガス又は他の塩素源を使用しない極低温エッチングプロセスであり、他方でプロセスＣは、本明細書の実施形態に係る塩素ガスを使用した極低温エッチングプロセスであった。
本明細書で使用される場合、ＣＤは、フィーチャ内の特定の位置におけるフィーチャの限界寸法（例えば、基板の表面に平行な方向の幅）を指す。「最大－底部ＣＤ」は、フィーチャの最大限界寸法とフィーチャの底部における限界寸法との差を指す。選択性とは、除去対象材料のエッチングレートとマスク材料のエッチングレートとの比を指す。例えば、対象材料が速度２００ｎｍ／ｍｉｎでエッチングされ、マスクが速度５０ｎｍ／ｍｉｎでエッチングされる場合、選択性は２００／５０と計算され、４：１又はより単純に４と報告されることもある。ツイストは、フィーチャが所望の配列パターンから逸脱している程度を指す。本明細書で報告されるツイストは、「３σツイスト」（例えば、３シグマツイスト）であり、これは、フィーチャの底部における穴間の距離の標準偏差を３倍したものとして計算される。ツイストは望ましいフィーチャではないため、３σツイストはできるだけ低いことが望ましい。楕円率とは、円筒形のフィーチャの底部が真円から楕円へと逸脱する度合いを表し、底部の穴形状に楕円を当てはめたときの長軸長と短軸長との比として計算される。真円であるフィーチャは楕円率１．０となる。（例えば、円筒をエッチングする場合に）円形のフィーチャが望まれることが多いため、楕円率は１．０に近い方が好ましい。
表１の結果は、開示された技術を使用して、エッチングされたフィーチャのツイスト及び非円形性に関連する問題を大幅に改善できることを示す。低いエッチング温度での塩素ガスの含有は、そのような低温エッチングで典型的に観察されるツイスト及び非円形性の問題なしに、低温エッチングレジームの利点を達成する。これらの結果は、これまで得られていた結果に対する大幅な改善を示す。
本明細書の特定の実施形態では、形成されるフィーチャは、３Ｄ ＮＡＮＤ用途の成功プロセスを定義する特定の規格に適合し得る。例えば、フィーチャは、約２０ｎｍ以下、又は約１５ｎｍ以下、又は約１０ｎｍ以下、又は約８ｎｍ以下の３σツイストを有し得る。この低度のツイストは、少なくとも約３５００ｎｍ、又は少なくとも約４０００ｎｍ、又は少なくとも約８０００ｎｍのエッチング深さにわたって達成され得る。フィーチャは、約１．１５以下、又は約１．０５以下の楕円率を有し得る。フィーチャは、少なくとも約１２５ｎｍ／ｍｉｎ、又は少なくとも約１７５ｎｍ／ｍｉｎの速度でエッチングされてもよい。フィーチャは、約７０ｎｍ以下、場合によっては約５０ｎｍ以下、又は約４０ｎｍ以下の最大－底部ＣＤを有し得る。フィーチャは、約３以上の選択性でエッチングされてもよい。これらの特性のいずれか又はすべてが、特定の実施形態において存在してもよい。
図４は、様々な実施形態で使用されるコントローラを実装するのに適したコンピュータシステム４００を示すハイレベルブロック図である。コンピュータシステム４００は、図２Ａ～２ＣのＲＦプラズマリアクタ２００を制御するためにも使用されてよい。コンピュータシステムは、集積回路、プリント回路基板、及び小型のハンドヘルドデバイスから、巨大なスーパーコンピュータに至るまで、多くの物理的形態を有してもよい。コンピュータシステム４００は、１つ又は複数のプロセッサ４０２を含み、電子ディスプレイ装置４０４（例えば、グラフィクス、テキスト、及び他のデータを表示するためのもの）、メインメモリ４０６（例えば、ランダムアクセスメモリ（ＲＡＭ））、記憶装置４０８（例えば、ハードディスクドライブ）、リムーバブル記憶装置４１０（例えば、光ディスクドライブ）、ユーザインタフェースデバイス４１２（例えば、キーボード、タッチスクリーン、キーパッド、マウス、又は他のポインティングデバイスなど）、及び通信インタフェース４１４（例えば、無線ネットワークインタフェース）をさらに含むことができる。通信インタフェース４１４は、コンピュータシステム４００と外部デバイスとの間で、リンクを通じてソフトウェア及びデータを転送することを可能にする。システムはまた、前述のデバイス／モジュールが接続される通信インフラストラクチャ４１６（例えば、通信バス、クロスオーババー、又はネットワーク）を含んでもよい。
通信インタフェース４１４を介して転送される情報は、信号を搬送する通信リンクを介して通信インタフェース４１４によって受信可能な電子信号、電磁信号、光信号、又は他の信号などの信号の形態であってもよく、ワイヤ又はケーブル、光ファイバ、電話回線、携帯電話リンク、無線方式リンク、及び／又は他の通信チャネルを用いて実装されてもよい。このような通信インタフェースを用いて、１つ又は複数のプロセッサ４０２は、上述の方法のステップを実行する過程で、ネットワークから情報を受信し、又はネットワークに情報を出力してもよいことが企図される。さらに、方法の実施形態は、プロセッサのみで実行されてもよいし、処理の一部を共有するリモートプロセッサと連携して、インターネットなどのネットワーク上で実行されてもよい。
「非一時的コンピュータ可読媒体」という用語は、一般に、ハードディスク、フラッシュメモリ、ディスクドライブメモリ、ＣＤ－ＲＯＭ、及びコンピュータコード又はコンピュータ実行可能命令を記憶するために用いられる他の形態の永続メモリなどの、メインメモリ、補助記憶装置、リムーバブル記憶装置、及びストレージデバイスを指して用いられ、搬送波又は信号などの一時的な主題を対象とすると解釈すべきではない。コンピュータコードの例としては、コンパイラによって生成されたものなどのコンピュータ可読媒体に記憶され得る機械コード及びコンピュータ実行可能命令、並びにインタープリタを用いてコンピュータによって実行されるより高レベルのコードを含むファイルが挙げられる。コンピュータ可読媒体はまた、搬送波で具現化され、プロセッサによって実行可能な命令のシーケンスを表すコンピュータデータ信号によって伝送されるコンピュータコードであってもよい。
コンピュータ可読媒体は、基板支持体上に基板を提供し、プロセスガスを反応チャンバ内に流して、処理ガスからプラズマを生成し、基板をプラズマに曝露するためのコンピュータ実行可能命令を含んでもよい。
結論
前述の実施形態は、理解を明確にする目的である程度詳細に説明されたが、添付の特許請求の範囲の範囲内で特定の変更及び変形が実施されてもよいことは明らかであろう。本実施形態のプロセス、システム、及び装置を実施する多くの代替的な方法があることに留意されたい。したがって、本実施形態は、例示的なものであって制限的なものではないとみなされ、かつ本実施形態は、本明細書で与えられる詳細に限定されるものではない。

Claims (18)

  1. 基板上に凹状フィーチャをエッチングする方法であって、
    ａ．反応チャンバ内で基板支持体上に前記基板を提供し、前記基板はその上にスタックを有し、前記スタックはシリコン含有材料を備える第１の材料の１つまたは複数の層と第２の材料の１つまたは複数の層とを交互に備え、前記基板は前記スタックの上に配置されているパターニングされたマスク層をさらに備え、
    ｂ．処理ガスを前記反応チャンバ内に流して、前記処理ガスからプラズマを生成し、前記処理ガスは、
    ｉ．炭素、水素、臭素、および塩素のみを含む分子、または、塩素、炭素、および窒素のみを含む分子、を含む塩素源と、
    ｉｉ．炭素源と、
    ｉｉｉ．フッ素源と、
    ｉｖ．水素源と
    を含み、
    ｃ．前記基板上の前記スタックに凹状フィーチャをエッチングするために、前記基板を前記プラズマに曝露すること、を備え、前記凹状フィーチャは、前記第１の材料の前記層の１つまたは複数と、前記第２の材料の前記層の１つまたは複数とを通してエッチングされ、前記基板支持体は、エッチング中に極低温に維持される、方法。
  2. 請求項１に記載の方法であって、前記第１の材料は窒化ケイ素を含み、かつ前記第２の材料は酸化ケイ素を含む、方法。
  3. 請求項２に記載の方法であって、前記スタックは、窒化ケイ素を含む前記第１の材料の前記１つまたは複数の層と、酸化ケイ素を含む前記第２の材料の前記１つまたは複数の層と交互になっている第３の材料の１つまたは複数の層をさらに含む、方法。
  4. 請求項３に記載の方法であって、前記第３の材料は、ポリシリコンを含む、方法。
  5. 請求項１に記載の方法であって、前記第１の材料は、窒化ケイ素を含み、かつ前記第２の材料は、ポリシリコンを含む、方法。
  6. 請求項１から５のいずれかに記載の方法であって、前記塩素源は、ＣｌＣＮ、ＣＨ2ＢｒＣｌ、Ｃ2Ｈ2ＢｒＣｌ、及びＣ2Ｈ4ＢｒＣｌからなる群より選択される少なくとも１つの種を含む、方法。
  7. 請求項１から５のいずれかに記載の方法であって、前記基板支持体は、エッチング中に－４０℃から－１０℃の間の極低温に維持される、方法。
  8. 請求項１から５のいずれかに記載の方法であって、前記プラズマは、１０～１００ｋＷの間のＲＦ電力で生成される容量結合プラズマである、方法。
  9. 請求項１から５のいずれかに記載の方法であって、前記水素源は、Ｈ2、ＣＨxＦy（ここで、１≦ｘ≦４、かつｘ＋ｙ＝４）、ＣxＨyＦz（ここで、ｚ＞０）、およびこれらの組み合わせからなる群より選択される少なくとも１つの物質を含む、方法。
  10. 請求項１から５のいずれかに記載の方法であって、前記水素源は、Ｈ2を含む、方法。
  11. 請求項１から５のいずれかに記載の方法であって、前記フッ素源は、ＮＦ3、ＣＨxＦy（ここで、０≦ｘ≦３、かつｘ＋ｙ＝４）、ＣxＦy（ここで、ｙ≧ｘ）、ＣxＨyＦz（ここで、ｚ＞０）、およびこれらの組合せからなる群より選択される少なくとも１つの物質を含む、方法。
  12. 請求項１から５のいずれかに記載の方法であって、前記炭素源は、ＣＨxＦy（ここで、０≦ｘ≦４、かつｘ＋ｙ＝４）、ＣxＦy（ここで、ｙ≧ｘ）、ＣxＨyＦz（ここで、ｚ＞０）、およびこれらの組み合わせからなる群より選択される少なくとも１つの物質を含む、方法。
  13. 請求項１から５のいずれかに記載の方法であって、前記処理ガスは、Ｈ 2、ＮＦ3、ＣＨ2Ｆ2、ＣＦ4、並びにＨＢｒおよびＣＦ3Ｉの少なくとも１つを含む、方法。
  14. 請求項１から５のいずれかに記載の方法であって、形成された前記凹状フィーチャは、１０ｎｍ以下の３σのツイストを有する、方法。
  15. 請求項１から５のいずれかに記載の方法であって、形成された前記凹状フィーチャは、少なくとも４０００ｎｍの深さを有する、方法。
  16. 請求項１から５のいずれかに記載の方法であって、形成された前記凹状フィーチャは、１．１５以下の楕円率を有する、方法。
  17. 請求項１から５のいずれかに記載の方法であって、形成された前記凹状フィーチャは、１１５ｎｍ以下の最大限界寸法、および／または４０ｎｍ以下の最大－底部ＣＤを有する、方法。
  18. 基板上に凹状フィーチャをエッチングするための装置であって、
    ａ．反応チャンバと、
    ｂ．前記反応チャンバ内に配置されている基板支持体と、
    ｃ．前記反応チャンバ内でプラズマを生成するように構成されているプラズマ発生装置と、
    ｄ．前記反応チャンバへの１つまたは複数の入口と、
    ｅ．コントローラと
    を備え、前記コントローラは、
    ｉ．前記反応チャンバ内の前記基板支持体上に前記基板を提供し、
    ｉｉ．処理ガスを前記反応チャンバ内に流して、前記処理ガスから前記プラズマを生成し、前記処理ガスは、
    １．炭素、水素、臭素、および塩素のみを含む分子、または、塩素、炭素、および窒素のみを含む分子、を含む塩素源と、
    ２．炭素源と、
    ３．フッ素源と、
    ４．水素源と
    を含み、
    ｉｉｉ．前記凹状フィーチャを前記基板上のスタックにエッチングするために、前記基板を前記プラズマに曝露し、前記スタックは、シリコン含有材料を含む第１の材料の１つまたは複数の層と第２の材料の１つまたは複数の層とを交互に含み、前記凹状フィーチャは、前記第１の材料の前記層の１つまたは複数と、前記第２の材料の前記層の１つまたは複数とを通してエッチングされ、かつ前記基板支持体はエッチング中に極低温に維持されること
    を実行させるように構成されている、装置。
JP2022559559A 2020-03-31 2021-03-10 塩素を用いた高アスペクト比誘電体エッチング Active JP7812340B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202063002598P 2020-03-31 2020-03-31
US63/002,598 2020-03-31
US202063081598P 2020-09-22 2020-09-22
US63/081,598 2020-09-22
PCT/US2021/021752 WO2021202070A1 (en) 2020-03-31 2021-03-10 High aspect ratio dielectric etch with chlorine

Publications (2)

Publication Number Publication Date
JP2023519708A JP2023519708A (ja) 2023-05-12
JP7812340B2 true JP7812340B2 (ja) 2026-02-09

Family

ID=77928334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022559559A Active JP7812340B2 (ja) 2020-03-31 2021-03-10 塩素を用いた高アスペクト比誘電体エッチング

Country Status (6)

Country Link
US (1) US12488992B2 (ja)
JP (1) JP7812340B2 (ja)
KR (1) KR20220161452A (ja)
CN (1) CN115668462A (ja)
TW (1) TWI894241B (ja)
WO (1) WO2021202070A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022210043A1 (ja) * 2021-03-30 2022-10-06 東京エレクトロン株式会社 エッチング方法及びエッチング装置
WO2023215385A1 (en) * 2022-05-05 2023-11-09 Lam Research Corporation Organochloride etch with passivation and profile control
US20240331999A1 (en) * 2023-03-31 2024-10-03 Applied Materials, Inc. Systems and methods for nanohole wet cleans
US20250079183A1 (en) * 2023-08-28 2025-03-06 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Cryogenic plasma etching using c2h2f2
WO2025075828A1 (en) * 2023-10-05 2025-04-10 Lam Research Corporation Selective etch of stack below metal mask using oxygen and fluorine
WO2025117301A1 (en) * 2023-11-27 2025-06-05 Lam Research Corporation SELECTIVE ETCH OF STACK USING A HYDROGEN CONTAINING COMPONENT AND AT LEAST ONE OF SeF6, AND IF7 AND TeF6
WO2025264438A1 (en) * 2024-06-20 2025-12-26 Lam Research Corporation Selective etch of stack using a hydrogen chloride gas and fluorine containing gas
WO2026072362A1 (en) * 2024-09-24 2026-04-02 Lam Research Corporation A selective etch stop layer for capacitor etch

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180286707A1 (en) 2017-03-30 2018-10-04 Lam Research Corporation Gas additives for sidewall passivation during high aspect ratio cryogenic etch
WO2019138654A1 (ja) 2018-10-26 2019-07-18 株式会社日立ハイテクノロジーズ プラズマ処理装置及びプラズマ処理方法
JP2019145780A (ja) 2018-02-15 2019-08-29 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
WO2019235398A1 (ja) 2018-06-04 2019-12-12 東京エレクトロン株式会社 エッチング処理方法およびエッチング処理装置
WO2020055837A1 (en) 2018-09-10 2020-03-19 Lam Research Corporation Film stack simplification for high aspect ratio patterning and vertical scaling

Family Cites Families (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5180466A (en) 1984-12-29 1993-01-19 Fujitsu Limited Process for dry etching a silicon nitride layer
US5505816A (en) 1993-12-16 1996-04-09 International Business Machines Corporation Etching of silicon dioxide selectively to silicon nitride and polysilicon
US5683538A (en) 1994-12-23 1997-11-04 International Business Machines Corporation Control of etch selectivity
JP4395896B2 (ja) 1998-03-10 2010-01-13 ソニー株式会社 半導体装置の製造方法
US6081334A (en) 1998-04-17 2000-06-27 Applied Materials, Inc Endpoint detection for semiconductor processes
US6071822A (en) 1998-06-08 2000-06-06 Plasma-Therm, Inc. Etching process for producing substantially undercut free silicon on insulator structures
KR100322545B1 (ko) 1999-02-10 2002-03-18 윤종용 건식 세정 공정을 전 공정으로 이용하는 반도체 장치의콘택홀 채움 방법
EP1077475A3 (en) 1999-08-11 2003-04-02 Applied Materials, Inc. Method of micromachining a multi-part cavity
US6313042B1 (en) 1999-09-03 2001-11-06 Applied Materials, Inc. Cleaning contact with successive fluorine and hydrogen plasmas
KR100316721B1 (ko) 2000-01-29 2001-12-12 윤종용 실리사이드막을 구비한 반도체소자의 제조방법
US6544838B2 (en) 2001-03-13 2003-04-08 Infineon Technologies Ag Method of deep trench formation with improved profile control and surface area
US20030045098A1 (en) 2001-08-31 2003-03-06 Applied Materials, Inc. Method and apparatus for processing a wafer
US6921724B2 (en) 2002-04-02 2005-07-26 Lam Research Corporation Variable temperature processes for tunable electrostatic chuck
JP2003309083A (ja) 2002-04-16 2003-10-31 Mitsubishi Electric Corp 半導体装置の製造方法
US7547635B2 (en) 2002-06-14 2009-06-16 Lam Research Corporation Process for etching dielectric films with improved resist and/or etch profile characteristics
US20040018741A1 (en) 2002-07-26 2004-01-29 Applied Materials, Inc. Method For Enhancing Critical Dimension Uniformity After Etch
KR100561522B1 (ko) 2003-12-30 2006-03-16 동부아남반도체 주식회사 반도체 소자 분리막 형성 방법
US20050230350A1 (en) 2004-02-26 2005-10-20 Applied Materials, Inc. In-situ dry clean chamber for front end of line fabrication
US7959819B2 (en) 2004-06-29 2011-06-14 Shouliang Lai Method and apparatus for reducing aspect ratio dependent etching in time division multiplexed etch processes
US20070202700A1 (en) 2006-02-27 2007-08-30 Applied Materials, Inc. Etch methods to form anisotropic features for high aspect ratio applications
WO2008007944A1 (en) 2006-07-12 2008-01-17 Technische Universiteit Eindhoven Method and device for treating a substrate by means of a plasma
KR20080061930A (ko) 2006-12-28 2008-07-03 주식회사 하이닉스반도체 낸드 플래쉬 메모리소자의 고전압 트랜지스터 제조방법
DE102007033685A1 (de) 2007-07-19 2009-01-22 Robert Bosch Gmbh Verfahren zum Ätzen einer Schicht auf einem Silizium-Halbleitersubstrat
JP5710267B2 (ja) 2007-12-21 2015-04-30 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ シリコン構造体の製造及びプロファイル制御を伴うシリコンディープエッチング
US8883650B2 (en) 2008-01-24 2014-11-11 United Microelectronics Corp. Method of removing oxides
JP4972594B2 (ja) 2008-03-26 2012-07-11 東京エレクトロン株式会社 エッチング方法及び半導体デバイスの製造方法
KR101061178B1 (ko) 2008-12-30 2011-09-01 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
US20100248487A1 (en) 2009-03-03 2010-09-30 Lee Gene H Method and apparatus for elimination of micro-trenching during etching of a hardmask layer
US20110143548A1 (en) 2009-12-11 2011-06-16 David Cheung Ultra low silicon loss high dose implant strip
WO2011093263A1 (ja) 2010-02-01 2011-08-04 セントラル硝子株式会社 ドライエッチング剤及びそれを用いたドライエッチング方法
US8716798B2 (en) * 2010-05-13 2014-05-06 International Business Machines Corporation Methodology for fabricating isotropically recessed source and drain regions of CMOS transistors
US9324576B2 (en) 2010-05-27 2016-04-26 Applied Materials, Inc. Selective etch for silicon films
US10658161B2 (en) 2010-10-15 2020-05-19 Applied Materials, Inc. Method and apparatus for reducing particle defects in plasma etch chambers
US8771536B2 (en) 2011-08-01 2014-07-08 Applied Materials, Inc. Dry-etch for silicon-and-carbon-containing films
US8679982B2 (en) 2011-08-26 2014-03-25 Applied Materials, Inc. Selective suppression of dry-etch rate of materials containing both silicon and oxygen
US8679983B2 (en) 2011-09-01 2014-03-25 Applied Materials, Inc. Selective suppression of dry-etch rate of materials containing both silicon and nitrogen
US9039911B2 (en) 2012-08-27 2015-05-26 Lam Research Corporation Plasma-enhanced etching in an augmented plasma processing system
US8808563B2 (en) 2011-10-07 2014-08-19 Applied Materials, Inc. Selective etch of silicon by way of metastable hydrogen termination
US20130298942A1 (en) 2012-05-14 2013-11-14 Applied Materials, Inc. Etch remnant removal
US9034773B2 (en) 2012-07-02 2015-05-19 Novellus Systems, Inc. Removal of native oxide with high selectivity
US10283615B2 (en) 2012-07-02 2019-05-07 Novellus Systems, Inc. Ultrahigh selective polysilicon etch with high throughput
US8916477B2 (en) 2012-07-02 2014-12-23 Novellus Systems, Inc. Polysilicon etch with high selectivity
JP5968130B2 (ja) 2012-07-10 2016-08-10 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US8969212B2 (en) 2012-11-20 2015-03-03 Applied Materials, Inc. Dry-etch selectivity
US9111877B2 (en) 2012-12-18 2015-08-18 Applied Materials, Inc. Non-local plasma oxide etch
US9064812B2 (en) 2013-09-05 2015-06-23 Applied Materials, Inc. Aspect ratio dependent etch (ARDE) lag reduction process by selective oxidation with inert gas sputtering
US8956980B1 (en) 2013-09-16 2015-02-17 Applied Materials, Inc. Selective etch of silicon nitride
US10204794B2 (en) 2013-12-23 2019-02-12 Intel Corporation Advanced etching technologies for straight, tall and uniform fins across multiple fin pitch structures
US9435692B2 (en) 2014-02-05 2016-09-06 Lam Research Corporation Calculating power input to an array of thermal control elements to achieve a two-dimensional temperature output
US20160042968A1 (en) 2014-08-05 2016-02-11 Applied Materials, Inc. Integrated oxide and si etch for 3d cell channel mobility improvements
US20160043099A1 (en) 2014-08-05 2016-02-11 Applied Materials, Inc. Wordline 3d flash memory air gap
US9558928B2 (en) 2014-08-29 2017-01-31 Lam Research Corporation Contact clean in high-aspect ratio structures
US9613822B2 (en) 2014-09-25 2017-04-04 Applied Materials, Inc. Oxide etch selectivity enhancement
US9202708B1 (en) 2014-10-24 2015-12-01 Applied Materials, Inc. Doped silicon oxide etch
US9911620B2 (en) 2015-02-23 2018-03-06 Lam Research Corporation Method for achieving ultra-high selectivity while etching silicon nitride
US9881805B2 (en) 2015-03-02 2018-01-30 Applied Materials, Inc. Silicon selective removal
JP6339963B2 (ja) 2015-04-06 2018-06-06 東京エレクトロン株式会社 エッチング方法
US10192751B2 (en) 2015-10-15 2019-01-29 Lam Research Corporation Systems and methods for ultrahigh selective nitride etch
US9595451B1 (en) * 2015-10-19 2017-03-14 Applied Materials, Inc. Highly selective etching methods for etching dielectric materials
KR101998943B1 (ko) 2016-01-20 2019-07-10 도쿄엘렉트론가부시키가이샤 하이 애스펙스비의 피처를 에칭하기 위한 전력 변조
US9640409B1 (en) 2016-02-02 2017-05-02 Lam Research Corporation Self-limited planarization of hardmask
TWI679691B (zh) 2016-11-30 2019-12-11 美商帕斯馬舍門有限責任公司 用於電漿切割半導體晶圓的方法與設備
US10811275B2 (en) 2018-02-15 2020-10-20 Tokyo Electron Limited Plasma etching method and plasma etching apparatus
JP6846387B2 (ja) 2018-06-22 2021-03-24 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US10515821B1 (en) 2018-06-26 2019-12-24 Lam Research Corporation Method of achieving high selectivity for high aspect ratio dielectric etch
US10741407B2 (en) 2018-10-19 2020-08-11 Lam Research Corporation Reduction of sidewall notching for high aspect ratio 3D NAND etch
KR20230069877A (ko) 2020-09-18 2023-05-19 램 리써치 코포레이션 플라즈마 에칭을 위한 패시베이션 화학 물질
JP2024537515A (ja) 2021-11-03 2024-10-10 ラム リサーチ コーポレーション 高アスペクト比プラズマエッチングにおける金属含有表面の修正

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180286707A1 (en) 2017-03-30 2018-10-04 Lam Research Corporation Gas additives for sidewall passivation during high aspect ratio cryogenic etch
JP2019145780A (ja) 2018-02-15 2019-08-29 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
WO2019235398A1 (ja) 2018-06-04 2019-12-12 東京エレクトロン株式会社 エッチング処理方法およびエッチング処理装置
WO2020055837A1 (en) 2018-09-10 2020-03-19 Lam Research Corporation Film stack simplification for high aspect ratio patterning and vertical scaling
WO2019138654A1 (ja) 2018-10-26 2019-07-18 株式会社日立ハイテクノロジーズ プラズマ処理装置及びプラズマ処理方法

Also Published As

Publication number Publication date
TWI894241B (zh) 2025-08-21
US20230127597A1 (en) 2023-04-27
JP2023519708A (ja) 2023-05-12
TW202201536A (zh) 2022-01-01
KR20220161452A (ko) 2022-12-06
CN115668462A (zh) 2023-01-31
US12488992B2 (en) 2025-12-02
WO2021202070A1 (en) 2021-10-07

Similar Documents

Publication Publication Date Title
JP7812340B2 (ja) 塩素を用いた高アスペクト比誘電体エッチング
US10741407B2 (en) Reduction of sidewall notching for high aspect ratio 3D NAND etch
US20230298896A1 (en) Metal-based liner protection for high aspect ratio plasma etch
US10847377B2 (en) Method of achieving high selectivity for high aspect ratio dielectric etch
US9396961B2 (en) Integrated etch/clean for dielectric etch applications
US20210134604A1 (en) Etching method
US20180286707A1 (en) Gas additives for sidewall passivation during high aspect ratio cryogenic etch
US20170229314A1 (en) Atomic layer etching 3d structures: si and sige and ge smoothness on horizontal and vertical surfaces
KR102826372B1 (ko) 고 종횡비 3D NAND 에칭을 위한 측벽 노칭 (notching) 감소
JP7639013B2 (ja) 無限選択性を有する高アスペクト比エッチング
US12435412B2 (en) High density, modulus, and hardness amorphous carbon films at low pressure
US20220351980A1 (en) Waterborne dispersion composition
KR102957398B1 (ko) 무한의 선택도로 고 종횡비 에칭
TWI866954B (zh) 對於高深寬比之3d nand 蝕刻的側壁缺口縮減
KR20260057694A (ko) 무한의 선택도로 고 종횡비 에칭
KR20240011600A (ko) 3d-nand를 위한 고 종횡비 에칭을 위한 화학 물질

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240229

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20241106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20251027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20260106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20260128

R150 Certificate of patent or registration of utility model

Ref document number: 7812340

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150