JP7833552B2 - セラミック配線部材母基板およびセラミック配線部材 - Google Patents

セラミック配線部材母基板およびセラミック配線部材

Info

Publication number
JP7833552B2
JP7833552B2 JP2024537681A JP2024537681A JP7833552B2 JP 7833552 B2 JP7833552 B2 JP 7833552B2 JP 2024537681 A JP2024537681 A JP 2024537681A JP 2024537681 A JP2024537681 A JP 2024537681A JP 7833552 B2 JP7833552 B2 JP 7833552B2
Authority
JP
Japan
Prior art keywords
ceramic wiring
wiring member
pair
main body
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2024537681A
Other languages
English (en)
Other versions
JPWO2024024683A5 (ja
JPWO2024024683A1 (ja
Inventor
英孝 西島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
NGK Electronics Devices Inc
Original Assignee
NGK Insulators Ltd
NGK Electronics Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd, NGK Electronics Devices Inc filed Critical NGK Insulators Ltd
Publication of JPWO2024024683A1 publication Critical patent/JPWO2024024683A1/ja
Publication of JPWO2024024683A5 publication Critical patent/JPWO2024024683A5/ja
Application granted granted Critical
Publication of JP7833552B2 publication Critical patent/JP7833552B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本開示は、セラミック配線部材母基板およびセラミック配線部材に関するものである。
板状部を有するセラミック製の本体部と、板状部に接触して配置された導電部とを含むセラミック配線部材が知られている。このようなセラミック配線部材は、電子部品を保持する部材として使用される。導電部は、電子部品へ、または電子部品からの電流の経路の一部を構成する。このようなセラミック配線部材は、製造プロセスを効率化する等の観点から、複数のセラミック配線部材が敷き詰められて一体に接続されたセラミック配線部材母基板を製造した後、個片である複数のセラミック配線部材へと分割することで製造することができる(たとえば、国際公開第2017/126596号(特許文献1)、特開2000-312060号公報(特許文献2)および特開2016-66676号公報(特許文献3)参照)。
国際公開第2017/126596号 特開2000-312060号公報 特開2016-66676号公報
板状部を有するセラミック製の本体部と、本体部に接触して配置される導電部と、を含み、板状部に垂直な方向に見て、長方形状の形状を有するセラミック配線部材が知られている。このようなセラミック配線部材では、導電部が、上面の平面視において長方形の外周に沿って本体部上に環状に配置される枠状部を含み、裏面の平面視において本体部上に配置されるグランド端子を含む構造が採用される場合がある。このような構造のセラミック配線部材においては、枠状部上に金属製の蓋部が接合されることで密閉された板状部上の空間に水晶素子などの電子部品が収容される。また、枠状部とグランド端子とが電気的に接続されることで、蓋部の接地が確保される。枠状部とグランド端子との電気的な接続は、たとえば枠状部からグランド端子まで本体部を貫通する貫通孔が形成され、当該貫通孔を導電体によって充填することにより達成することができる。
近年の電子機器の小型化の要求に対応して、セラミック配線部材に対しても小型化が求められている。セラミック配線部材が小型化されると、上記枠状部の幅が小さくなり、上記貫通孔の形成による枠状部とグランド端子との電気的な接続の達成が難しくなる。これに対し、枠状部とグランド端子との電気的な接続を、上記貫通孔に代えて、本体部の外周に枠状部からグランド端子まで至る溝部を形成し、溝部の壁面に導電体を配置することで達成する方策を採用し得る。
このようなセラミック配線部材を、予め上記セラミック配線部材母基板を作製する製造プロセスで製造する場合、4つのセラミック配線部材が長方形の頂点を共有するようにセラミック配線部材をマトリックス状に敷き詰めて配置したセラミック配線部材母基板を作製したうえで、長方形の頂点に対応する位置に貫通孔を形成し、当該貫通孔を取り囲む壁面に導電体を配置するプロセスを採用することができる。そして、長方形の外周に沿ってセラミック配線部材へと分割することで、セラミック配線部材を製造することができる。
しかし、本発明者の検討によれば、上記プロセスを採用した場合、セラミック配線部材への分割に際して、貫通孔を取り囲む壁面に配置された導電体が脱落するという問題が生じ得る。これは、長方形の頂点に位置する導電体が、分割によって4つに分離するため、貫通孔の壁面と導電体との接触面積が小さくなり、脱落しやすくなるためであると考えられる。導電体の脱落は、枠状部とグランド端子との電気的な接続の信頼性の低下を招来する。一方、上記貫通孔および導電体を、長方形の頂点に代えて、長方形の頂点から離れた辺に対応する位置に形成することで、導電体と貫通孔の壁面との接触面積が増加し、導電体の脱落を抑制することができる。しかし、セラミック配線部材母基板の状態で上記貫通孔および導電体を共有する2つのセラミック配線部材を、たとえば左右に分離すると、導電体が左側に位置するセラミック配線部材と導電体が右側に位置するセラミック配線部材とが得られ、構造の異なる2種類のセラミック配線部材が得られることとなる。セラミック配線部材の製造においては、同一構造の製品を量産することが好ましい。そのため、構造の異なる2種類のセラミック配線部材が製造されることは、セラミック配線部材の構造を管理する必要性を生じさせ、製造プロセスの効率化の障害となる。
本開示は上記のような問題を解決することを目的とするものであり、枠状部とグランド端子との電気的な接続の信頼性を維持しつつ、製造プロセスの効率化を達成することが可能なセラミック配線部材母基板およびセラミック配線部材を提供することが、本開示の目的の1つである。
本開示に従ったセラミック配線部材母基板は、厚み方向の一方の面である第1の面と、厚み方向において第1の面とは反対側の面である第2の面とを有し、厚み方向に見て、長方形状の形状を有する複数のセラミック配線部材が敷き詰められて一体に接続されたセラミック配線部材母基板である。複数のセラミック配線部材は、第1セラミック配線部材と、第1セラミック配線部材に接続された第2セラミック配線部材と、を含む。
第1セラミック配線部材および第2セラミック配線部材のそれぞれは、板状部を有するセラミック製の本体部と、本体部に接触して配置される導電部と、を含む。導電部は、第1の面側の平面視において、長方形の外周に沿って本体部上に環状に配置される枠状部と、枠状部に取り囲まれる本体部の領域上に配置される一対の内部端子と、を含み、第2の面側の平面視において、互いに離れて本体部上に配置される一対の外部端子と、一対の外部端子と離れて本体部上に配置されるグランド端子と、を含む。一対の内部端子の一方と一対の外部端子の一方とは電気的に接続される。一対の内部端子の他方と一対の外部端子の他方とは電気的に接続される。
第1の面および第2の面の少なくともいずれか一方には、隣り合う複数のセラミック配線部材の上記長方形の各辺に沿って延びるブレーク溝が形成されている。第1セラミック配線部材の長方形の辺の1つである第1の辺と、第2セラミック配線部材の長方形の辺の1つである第2の辺とが部分的に重複し、第1の辺の両端と第2の辺の両端とは重複しないように、第1セラミック配線部材と第2セラミック配線部材とは配置される。第1の辺と第2の辺とが重複する領域には、セラミック配線部材母基板を厚み方向に貫通する第1ビア孔が形成されている。導電部は、第1ビア孔を取り囲む壁面上に形成され、第1セラミック配線部材および第2セラミック配線部材のグランド端子と、第1セラミック配線部材および第2セラミック配線部材の枠状部とを接続する第1ビア導体をさらに含む。第1セラミック配線部材と第2セラミック配線部材とは、セラミック配線部材母基板の厚み方向に見て、第1ビア導体に対して点対称に配置される。複数のセラミック配線部材は、互いに接続された第1セラミック配線部材および第2セラミック配線部材を単位構造として当該単位構造が隙間なく敷き詰められて構成されている。
本開示に従ったセラミック配線部材は、板状部を有するセラミック製の本体部と、本体部に接触して配置される導電部と、を含み、板状部に垂直な方向に見て、長方形状の形状を有するセラミック配線部材である。板状部は、厚み方向の一方の主面である第1主面と、第1主面とは厚み方向において反対側に位置する第2主面とを有する。導電部は、第1主面側の平面視において、長方形の外周に沿って本体部上に環状に配置される枠状部と、枠状部に取り囲まれる本体部の領域上に配置される一対の内部端子と、を含み、第2主面側の平面視において、互いに離れて本体部上に配置される一対の外部端子と、一対の外部端子と離れて本体部上に配置されるグランド端子と、を含む。
一対の内部端子の一方と一対の外部端子の一方とは電気的に接続される。一対の内部端子の他方と一対の外部端子の他方とは電気的に接続される。本体部の外周には、本体部を厚み方向に貫通する第1溝部が長方形の頂点から離れて形成されている。導電部は、第1溝部の壁面上に形成され、グランド端子と枠状部とを接続する第1ビア導体をさらに含む。第1主面側の平面視および第2主面側の平面視の少なくとも一方において、セラミック配線部材の外周には、第1溝部が形成された長方形の辺である第3の辺に頂点から離れて形成された第1切欠き部と、第3の辺に向かい合う第4の辺に頂点から離れて形成された第2切欠き部と、が形成される。第1切欠き部と第2切欠き部とは、第3の辺および第4の辺に直交する同一直線上に位置する。なお、本願において、「長方形」は、「正方形」を含む。
上記セラミック配線部材母基板およびセラミック配線部材によれば、枠状部とグランド端子との電気的な接続の信頼性を維持しつつ、製造プロセスの効率化を達成することが可能なセラミック配線部材母基板およびセラミック配線部材を提供することができる。
図1は、実施の形態1におけるセラミック配線部材母基板の第1の面側の概略平面図である。 図2は、実施の形態1におけるセラミック配線部材母基板の第2の面側の概略平面図である。 図3は、セラミック配線部材の上面側の概略平面図である。 図4は、セラミック配線部材の概略側面図である。 図5は、図3および図6の線分V-Vに沿う概略断面図である。 図6は、セラミック配線部材の裏面側の概略平面図である。 図7は、セラミック配線部材の概略側面図である。 図8は、図3および図6の線分VIII-VIIIに沿う概略断面図である。 図9は、実施の形態2におけるセラミック配線部材母基板の第1の面側の概略平面図である。 図10は、実施の形態2におけるセラミック配線部材母基板の第2の面側の概略平面図である。
[実施形態の概要]
最初に本開示の実施態様を列記して説明する。本開示のセラミック配線部材母基板は、厚み方向の一方の面である第1の面と、厚み方向において第1の面とは反対側の面である第2の面とを有し、厚み方向に見て、長方形状の形状を有する複数のセラミック配線部材が敷き詰められて一体に接続されたセラミック配線部材母基板である。複数のセラミック配線部材は、第1セラミック配線部材と、第1セラミック配線部材に接続された第2セラミック配線部材と、を含む。
第1セラミック配線部材および第2セラミック配線部材のそれぞれは、板状部を有するセラミック製の本体部と、本体部に接触して配置される導電部と、を含む。導電部は、第1の面側の平面視において、長方形の外周に沿って本体部上に環状に配置される枠状部と、枠状部に取り囲まれる本体部の領域上に配置される一対の内部端子と、を含み、第2の面側の平面視において、互いに離れて本体部上に配置される一対の外部端子と、一対の外部端子と離れて本体部上に配置されるグランド端子と、を含む。一対の内部端子の一方と一対の外部端子の一方とは電気的に接続される。一対の内部端子の他方と一対の外部端子の他方とは電気的に接続される。
第1の面および第2の面の少なくともいずれか一方には、隣り合う複数のセラミック配線部材の上記長方形の各辺に沿って延びるブレーク溝が形成されている。第1セラミック配線部材の長方形の辺の1つである第1の辺と、第2セラミック配線部材の長方形の辺の1つである第2の辺とが部分的に重複し、第1の辺の両端と第2の辺の両端とは重複しないように、第1セラミック配線部材と第2セラミック配線部材とは配置される。第1の辺と第2の辺とが重複する領域には、セラミック配線部材母基板を厚み方向に貫通する第1ビア孔が形成されている。導電部は、第1ビア孔を取り囲む壁面上に形成され、第1セラミック配線部材および第2セラミック配線部材のグランド端子と、第1セラミック配線部材および第2セラミック配線部材の枠状部とを接続する第1ビア導体をさらに含む。第1セラミック配線部材と第2セラミック配線部材とは、セラミック配線部材母基板の厚み方向に見て、第1ビア導体に対して点対称に配置される。複数のセラミック配線部材は、互いに接続された第1セラミック配線部材および第2セラミック配線部材を単位構造として当該単位構造が隙間なく敷き詰められて構成されている。
本開示のセラミック配線部材母基板においては、第1セラミック配線部材の第1の辺と第2セラミック配線部材の第2の辺とが重複する領域に第1ビア孔が形成され、第1ビア孔を取り囲む壁面上に形成された第1ビア導体によりグランド端子と枠状部とが接続されている。このように、長方形の頂点ではなく、長方形の辺に対応する位置に第1ビア孔および第1ビア導体が配置されることにより、第1の辺および第2の辺に沿って第1セラミック配線部材と第2セラミック配線部材とが分離される際に、第1ビア導体と貫通孔の壁面との接触面積が大きくなり、第1ビア導体の脱落が抑制される。また、第1セラミック配線部材と第2セラミック配線部材とが、第1の辺と第2の辺とが部分的に重複するように互いにずれた状態で、第1ビア導体に対して点対称に配置されることで、分離後の第1セラミック配線部材と第2セラミック配線部材とは同じ構造を有するセラミック配線部材となる。その結果、製造プロセスの効率化が達成される。
このように、本開示のセラミック配線部材母基板によれば、枠状部とグランド端子との電気的な接続の信頼性を維持しつつ、製造プロセスの効率化を達成することができる。
上記セラミック配線部材母基板において、複数のセラミック配線部材の長方形の各頂点には、第1の面から第2の面まで貫通する第1貫通孔が形成されていてもよい。この構成により、長方形の各辺に沿って延びるブレーク溝の形成位置に多少の誤差が生じた場合でも、互いに垂直に延びるブレーク溝同士を所望の位置で接続することができる。
上記セラミック配線部材母基板の、第1の面側の平面視において、第1セラミック配線部材の一対の内部端子と第2セラミック配線部材の一対の内部端子とは、枠状部に取り囲まれる領域内において、第1の辺および第2の辺に沿う方向において互いに逆向きに偏って配置されていてもよい。この構成により、セラミック配線部材に保持されるべき電子部品の構造に起因して内部端子が偏って配置される場合でも、製造プロセスの効率化を達成することができる。
本開示のセラミック配線部材は、板状部を有するセラミック製の本体部と、本体部に接触して配置される導電部と、を含み、板状部に垂直な方向に見て、長方形状の形状を有するセラミック配線部材である。板状部は、厚み方向の一方の主面である第1主面と、第1主面とは厚み方向において反対側に位置する第2主面とを有する。導電部は、第1主面側の平面視において、長方形の外周に沿って本体部上に環状に配置される枠状部と、枠状部に取り囲まれる本体部の領域上に配置される一対の内部端子と、を含み、第2主面側の平面視において、互いに離れて本体部上に配置される一対の外部端子と、一対の外部端子と離れて本体部上に配置されるグランド端子と、を含む。
一対の内部端子の一方と一対の外部端子の一方とは電気的に接続される。一対の内部端子の他方と一対の外部端子の他方とは電気的に接続される。本体部の外周には、本体部を厚み方向に貫通する第1溝部が長方形の頂点から離れて形成されている。導電部は、第1溝部の壁面上に形成され、グランド端子と枠状部とを接続する第1ビア導体をさらに含む。第1主面側の平面視および第2主面側の平面視の少なくとも一方において、セラミック配線部材の外周には、第1溝部が形成された長方形の辺である第3の辺に頂点から離れて形成された第1切欠き部と、第3の辺に向かい合う第4の辺に頂点から離れて形成された第2切欠き部と、が形成される。第1切欠き部と第2切欠き部とは、第3の辺および第4の辺に直交する同一直線上に位置する。
本開示のセラミック配線部材は、上記本開示のセラミック配線部材母基板をブレーク溝に沿ってセラミック配線部材へと分割することにより、枠状部とグランド端子との電気的な接続の信頼性を維持しつつ、効率よく製造することができる。ここで、第1切欠き部および第2切欠き部は、上記セラミック配線部材母基板のブレーク溝が分岐する領域に対応して形成される。
上記セラミック配線部材において、第1切欠き部および第2切欠き部は、セラミック配線部材を、本体部の厚み方向に貫通していてもよい。このような第1切欠き部および第2切欠き部は、上記セラミック配線部材母基板に第1貫通孔が形成されることによって形成される。この構成により、上記セラミック配線部材母基板において、互いに垂直に延びるブレーク溝同士を所望の位置で接続することができるため、セラミック配線部材の形状のばらつきを抑制することができる。
上記セラミック配線部材において、第1切欠き部および第2切欠き部は、第3の辺および第4の辺に沿う方向において、一方に偏って配置されてもよい。この構成により、セラミック配線部材上に電子部品が搭載され、蓋部によって密閉されることにより電子部品が視認できない状態でも、第1切欠き部および第2切欠き部により電子部品の向き等を把握することが可能となる。
[実施形態の具体例]
次に、本開示のセラミック配線部材母基板およびセラミック配線部材の具体的な実施形態を、図面を参照しつつ説明する。以下の図面において同一または相当する部分には同一の参照符号を付しその説明は繰り返さない。
(実施の形態1)
図1は、本開示の一実施の形態である実施の形態1におけるセラミック配線部材母基板の第1の面側の概略平面図である。図2は、実施の形態1におけるセラミック配線部材母基板の第2の面側の概略平面図である。図3は、セラミック配線部材の上面側の概略平面図である。図4は、セラミック配線部材の概略側面図である。図5は、図3および図6の線分V-Vに沿う概略断面図である。図6は、セラミック配線部材の裏面側の概略平面図である。図7は、セラミック配線部材の概略側面図である。図8は、図3および図6の線分VIII-VIIIに沿う概略断面図である。
図1および図2を参照して、本実施の形態のセラミック配線部材母基板100は、厚み方向(Z軸方向)の一方の面である第1の面100A(図1参照)と、厚み方向において第1の面100Aとは反対側の面である第2の面100B(図2参照)とを有している。セラミック配線部材母基板100は、厚み方向に見て(Z軸方向に沿って見て)、長方形状の形状を有する複数のセラミック配線部材110,120が敷き詰められて一体に接続された構造を有している。複数のセラミック配線部材110,120は、第1セラミック配線部材110と、第1セラミック配線部材110に接続された第2セラミック配線部材120と、を含んでいる。第1セラミック配線部材110と第2セラミック配線部材120とは、セラミック配線部材母基板100内において異なる向きに配置されているものの、図3~図8に基づいて以下に説明する通り、同一の構造を有するセラミック配線部材1である。
図3~図8を参照して、セラミック配線部材1(第1セラミック配線部材110および第2セラミック配線部材120のそれぞれ)は、セラミック製の本体部10と、本体部10に接触して配置される導電部20とを含んでいる。本体部10を構成するセラミックは、特に限定されるものではないが、たとえばアルミナ(酸化アルミニウム)を採用することができる。本体部10は、平板状の形状を有する板状部11と、枠体12とを含んでいる。板状部11は、厚み方向(Z軸方向)に見て、長方形状の形状を有している。板状部11は、第1主面11Aと、第1主面11Aとは厚み方向において反対側に位置する第2主面11Bとを含んでいる。本体部10の厚みtは、たとえば0.1mm以上0.6mm以下とすることができる。
枠体12は、板状部11の第1主面11Aの外縁から立ち上がる枠状の形状を有する。より具体的には、平面形状が長方形である板状部11の第1主面11Aの外縁に沿った環状の形状を有している。第1主面11Aに垂直な方向に見て、枠体12は、第1主面11A上の空間であるキャビティ50を取り囲んでいる。枠体12は、平面状の第1端面12Aと、板状部11の厚み方向において第1端面12Aとは反対側の平面状の端面である第2端面12Bとを含んでいる。枠体12は、第2端面12Bにおいて板状部11の第1主面11Aと接続されている。第1端面12Aは、全域にわたって単一の平面上に位置している。その結果、平板状の蓋部材を第1端面12A上に載置することにより、キャビティ50を閉塞することができる。キャビティ50には気密性が要求される水晶素子などの電子部品を収納することができる。このようなセラミック配線部材1は電子部品を収容するためのセラミックパッケージとして用いることができる。たとえば、水晶素子の両面に被着される電極が一対の内部端子22にそれぞれ接続されると、水晶振動子が構成される。
導電部20は、枠状部21と、一対の内部端子22と、一対の外部端子23と、一対のグランド端子24と、第1ビア導体28と、第2ビア導体25と、第3ビア導体27と、第1接続部26と、第2接続部29とを含んでいる。枠状部21は、枠体12の第1端面12Aを覆うように配置されている。枠状部21は、枠体12の第1端面12Aに対応する環状の形状を有している。すなわち、第1の面100A側の平面視(図1および図3の視点)において、枠状部21は、長方形状の形状を有するセラミック配線部材1の外周に沿って本体部10の枠体12上に環状に配置されている。一対の内部端子22は、枠体12に取り囲まれた板状部11の第1主面11A上に接触して配置されている。すなわち、第1の面100A側の平面視において、一対の内部端子22は、本体部10に含まれる板状部11の第1主面11Aのうち、枠状部21に取り囲まれる領域上に配置されている。
なお、枠体12は省略されてもよい。すなわち、導電部20は、枠状部21と、一対の内部端子22と、一対の外部端子23と、一対のグランド端子24と、第1ビア導体28と、第2ビア導体25と、第3ビア導体27と、第1接続部26と、第2接続部29とを含んでいる。第1の面100A側の平面視(図1および図3の視点)において、枠状部21は、長方形状の形状を有するセラミック配線部材1の外周に沿って本体部10(板状部11)の第1主面11A上に環状に配置されている。一対の内部端子22は、第1主面11A上に接触して配置されている。第1の面100A側の平面視において、一対の内部端子22は、本体部10に含まれる板状部11の第1主面11Aのうち、枠状部21に取り囲まれる領域上に配置されている。
その結果、キャビティを有するバスタブ状の蓋部材を枠状部21上に載置することにより、気密性が要求される水晶素子などの電子部品を蓋部材のキャビティ内に収納することができる。このようなセラミック配線部材1は電子部品を収容するためのセラミックパッケージとして用いることができる。たとえば、水晶素子の両面に被着される電極が一対の内部端子22にそれぞれ接続されると、水晶振動子が構成される。
一対の外部端子23は、板状部11の第2主面11B上に接触して配置されている。すなわち、第2の面100B側の平面視(図2および図6の視点)において、一対の外部端子23は、本体部10に含まれる板状部11の第2主面11B上に互いに離れて配置されている。一対のグランド端子24は、一対の外部端子23とは離れて、板状部11の第2主面11B上に接触して配置されている。すなわち、第2の面100B側の平面視において、一対のグランド端子24は、一対の外部端子23と離れて、かつ本体部10に含まれる板状部11の第2主面11B上に互いに離れて配置されている。第2の面100B側の平面視において、一対の外部端子23は、長方形の一の対角線上に配置されており、一対のグランド端子24は、長方形の他の対角線上に配置されている。一対の外部端子23および一対のグランド端子24は、長方形の四隅にそれぞれ配置されている。このような端子配置は、セラミック配線部材1が取り付けられるべき外部基板の配線設計を容易にし得る。
第2ビア導体25は、板状部11の第1主面11Aから第2主面11Bに至るように配置されている。より具体的には、第2ビア導体25は、板状部11に形成された貫通孔を充填するように形成されている。第2ビア導体25は、板状部11の第2主面11B側の端部において、一対の外部端子23の一方と物理的かつ電気的に接続されている。第1接続部26は、板状部11の第1主面11A上に形成されている。第1接続部26は、一対の内部端子22の一方と、第2ビア導体25とを接続している。第2ビア導体25は、板状部11の第1主面11A側の端部において、一対の内部端子22の一方と物理的かつ電気的に接続されている。すなわち、一対の内部端子22の一方と一対の外部端子23の一方とは、第1接続部26および第2ビア導体25を介して電気的に接続されている。
第3ビア導体27は、板状部11の第1主面11Aから第2主面11Bに至るように配置されている。より具体的には、第3ビア導体27は、板状部11に形成された貫通孔を充填するように形成されている。第3ビア導体27は、板状部11の第2主面11B側の端部において、一対の外部端子23の他方と物理的かつ電気的に接続されている。第3ビア導体27は、板状部11の第1主面11A側の端部において、一対の内部端子22の他方と物理的かつ電気的に接続されている。すなわち、一対の内部端子22の他方と一対の外部端子23の他方とは、第3ビア導体27を介して電気的に接続されている。
第2接続部29は、板状部11の内部において、一対のグランド端子24を電気的に接続している。なお、第2接続部29は、板状部11の第2主面11B上に形成されてもよい。この場合、第2接続部29の長手方向の一部が絶縁体によって覆われることが好ましい。これにより、グランド端子24を外部基板の配線に半田付けする際、グランド端子24同士が半田でつながることで生じる接続不良を防止できる。また、第2接続部29は省略されてもよい。この場合、第1ビア導体28に接続されていない方のグランド端子24はグランドとしての機能を持たない。結果として、グランドとして機能するグランド端子24は1つのみとなる。
図1および図2を参照して、第1の面100Aおよび第2の面100Bには、隣り合う複数のセラミック配線部材110,120の長方形の各辺に沿って延びるブレーク溝151が形成されている。なお、本実施の形態では、第1の面100Aおよび第2の面100Bの両方にブレーク溝151が形成されているが、一方が省略されてもよい。セラミック配線部材母基板100は、ブレーク溝151に沿って分割可能となっている。ブレーク溝151の深さは、たとえば0.025mm以上0.200mm以下とすることができる。また、セラミック配線部材母基板100の周囲に同じ材質からなるダミー部が設けられていてもよい。ダミー部を設けることでセラミック配線部材母基板100の意図しない破損を防止できる。
次に、図1の左端列中央に位置する第1セラミック配線部材110および左端から2列目の中央に位置する第2セラミック配線部材120から構成される単位構造に着目して、複数のセラミック配線部材110,120の配置の詳細について説明する。第1セラミック配線部材110は、長方形の辺の1つである第1の辺としての辺111と、辺111に向かい合う辺112と、辺111および辺112に直交する辺113と、辺113に向かい合う辺114とを含む。辺111および辺112は、Y軸方向に沿って延びる長辺に対応する。辺113および辺114は、X軸方向に沿って延びる短辺に対応する。第2セラミック配線部材120は、長方形の辺の1つである第2の辺としての辺121と、辺121に向かい合う辺122と、辺121および辺122に直交する辺123と、辺123に向かい合う辺124とを含む。辺121および辺122は、Y軸方向に沿って延びる長辺に対応する。辺123および辺124は、X軸方向に沿って延びる短辺に対応する。
第1セラミック配線部材110の第1の辺としての辺111と、第2セラミック配線部材120の第2の辺としての辺121とが部分的に重複し、辺111の両端111A,111Bと辺121の両端121A,121Bとは重複しないように、第1セラミック配線部材110と第2セラミック配線部材120とは配置されている。より具体的には、辺111と辺121とが、それぞれの長さのおよそ半分に相当する部分が重複するように、Y軸方向にずらして配置されている。辺111および辺121は、セラミック配線部材母基板100がブレーク溝151に沿って分割されると、セラミック配線部材1の第3の辺としての辺71となる(図3および図6参照)。同様に、辺112および辺122は、セラミック配線部材1の第4の辺としての辺72となる。辺113および辺123は、セラミック配線部材1の辺73となる。辺114および辺124は、セラミック配線部材1の辺74となる。
第1の辺としての辺111と第2の辺としての辺121とが重複する領域には、セラミック配線部材母基板100を厚み方向に貫通する第1ビア孔131が形成されている。第1ビア孔131は、セラミック配線部材母基板100がブレーク溝151に沿って分割されると、セラミック配線部材1の第1溝部31となる(図3、4および6参照)。第1溝部31は、本体部10の外周に形成されている。第1溝部31は、長方形の頂点から離れて、本体部10を厚み方向に貫通している。第1溝部31は、枠状部21、枠体12、板状部11および一対のグランド端子24の一方を貫通している。
図1および図2を参照して、第1ビア導体28は、第1ビア孔131を取り囲む壁面上に形成されている。本実施の形態では、第1ビア導体28は、第1ビア孔131を充填している。第1ビア導体28は、第1ビア孔131を充填することなく、第1ビア孔131の壁面を覆っていてもよい。第1ビア導体28は、第1セラミック配線部材110および第2セラミック配線部材120の一対のグランド端子24の一方と、第1セラミック配線部材110および第2セラミック配線部材120の枠状部21とを物理的かつ電気的に接続している。セラミック配線部材母基板100の第1ビア導体28は、セラミック配線部材母基板100がブレーク溝151に沿って分割されると、第1溝部31を規定する壁面上に形成された第1ビア導体28となる(図3、4および6参照)。第1ビア導体28は、一対のグランド端子24の一方と枠状部21とを物理的かつ電気的に接続している。
図1および図2を参照して、複数のセラミック配線部材110,120の長方形の各頂点には、第1の面100Aから第2の面100Bまで貫通する第1貫通孔161が形成されている。第1貫通孔161は、第1セラミック配線部材110の短辺113,114を含むようにX軸方向に延びる直線191上と、第2セラミック配線部材120の短辺123,124を含むようにX軸方向に延びる直線192上とに配置される。第1貫通孔161は、セラミック配線部材母基板100がブレーク溝151に沿って分割されると、第1切欠き部41、第2切欠き部42、第3切欠き部43、第4切欠き部44、第5切欠き部45および第6切欠き部46となる(図3および図6参照)。第1切欠き部41は、第1溝部31が形成された第3の辺としての辺71に、頂点から離れて形成される。第2切欠き部42は、辺71に向かい合う第4の辺としての辺72に、頂点から離れて形成される。第3切欠き部43は、辺71と辺74との交点に対応する位置に形成される。第4切欠き部44は、辺71と辺73との交点に対応する位置に形成される。第5切欠き部45は、辺72と辺73との交点に対応する位置に形成される。第6切欠き部46は、辺72と辺74との交点に対応する位置に形成される。第1切欠き部41、第2切欠き部42、第3切欠き部43、第4切欠き部44、第5切欠き部45および第6切欠き部46は、セラミック配線部材1を、本体部10の厚み方向に貫通する。第1切欠き部41と第2切欠き部42とは、第3の辺としての辺71および第4の辺としての辺72に直交する直線91上に位置している。第1切欠き部41および第2切欠き部42の幅wは、たとえば0μmを超え40μm以下とすることができる。第1切欠き部41および第2切欠き部42の深さdは、たとえば0μmを超え50μm以下とすることができる。
なお、図1および図2を参照して、第1貫通孔161は省略することができる。この場合、セラミック配線部材母基板100がブレーク溝151に沿って分割されると、第1切欠き部41および第2切欠き部42が、セラミック配線部材1を厚み方向に貫通しない状態で形成される(図3および図6参照)。より具体的には、第1切欠き部41および第2切欠き部42は、ブレーク溝151の深さに対応する深さを有するように形成される。これは、製造プロセスにおいてブレーク溝151を形成する際、ブレーク溝151が分岐する領域において途切れることを回避する観点から、当該領域においてブレーク溝151同士が意図的にわずかに交差するように形成されるためである。第1切欠き部41および第2切欠き部42をより明確に形成する観点からは、第1切欠き部41および第2切欠き部42の所望の大きさに対応する距離だけブレーク溝151同士を交差させればよい。なお、製造プロセスにおいてグリーンシートにレーザ照射によりブレーク溝151を形成する際、照射された箇所は揮発する。ブレーク溝151が交差する領域においては、レーザが2回照射されるため揮発がより進行する。このため、ブレーク溝151が交差する領域においては、ブレーク溝151の深さが他の部分に比べて、たとえば1倍を超え1.2倍以下程度深くなる。
上記のように同一の構造を有するセラミック配線部材1である第1セラミック配線部材110と第2セラミック配線部材120とは、図1および図2に示すように、セラミック配線部材母基板100の厚み方向に見て、第1ビア導体28に対して点対称に(第1ビア導体28を中心として180°回転すると全体にわたって重なるように)配置される。そして、セラミック配線部材母基板100に含まれる複数のセラミック配線部材110,120は、互いに接続された第1セラミック配線部材110および第2セラミック配線部材120を単位構造として、この単位構造が隙間なく敷き詰められて構成されている。より具体的には、長方形の長辺方向(Y軸方向)において隣り合う上記単位構造においては、辺113と辺114とが全長にわたって重複し、かつ辺124と辺123とが全長にわたって重複するように配置される。また、長方形の短辺方向(X軸方向)において隣り合う上記単位構造においては、辺112と辺122とが全長のおよそ半分において重複するように配置される。このようにして、同一構造を有する第1セラミック配線部材110および第2セラミック配線部材120から構成される単位構造がマトリックス状に敷き詰めて配置される。このため原材料を無駄なく使用できる。
本実施の形態のセラミック配線部材母基板100においては、第1セラミック配線部材110の辺111と第2セラミック配線部材120の辺121とが重複する領域に第1ビア孔131が形成され、第1ビア孔131を取り囲む壁面上に形成された第1ビア導体28によりグランド端子24と枠状部21とが接続されている。このように、長方形の頂点ではなく、長方形の辺に対応する位置に第1ビア孔131および第1ビア導体28が配置されることにより、辺111および辺121に沿うブレーク溝151に沿って第1セラミック配線部材110と第2セラミック配線部材120とが分離される際に、第1ビア導体28と第1ビア孔131の壁面との接触面積が大きくなり、第1ビア導体28の脱落が抑制される。また、第1セラミック配線部材110と第2セラミック配線部材120とが、辺111と辺121とが部分的に重複するように互いにずれた状態で、第1ビア導体28に対して点対称に配置されることで、分離後の第1セラミック配線部材110と第2セラミック配線部材120とは同じ構造を有するセラミック配線部材1となる。その結果、製造プロセスの効率化が達成される。さらに、セラミック配線部材1上に電子部品が搭載され、蓋部によって密閉されることにより電子部品が視認できない状態でも、第1ビア孔131(分離後の第1溝部31)および第1ビア導体28により電子部品の向き等を把握することが可能となっている。
このように、本実施の形態のセラミック配線部材母基板100は、枠状部21とグランド端子24との電気的な接続の信頼性を維持しつつ、製造プロセスの効率化を達成することが可能なセラミック配線部材母基板となっている。
また、本実施の形態のセラミック配線部材母基板100において、複数のセラミック配線部材110,120の長方形の各頂点には、第1の面100Aから第2の面100Bまで貫通する第1貫通161が形成されている。これにより、長方形の各辺に沿って延びるブレーク溝151の形成位置に多少の誤差が生じた場合でも、X軸方向に延びるブレーク溝151とY軸方向に延びるブレーク溝151とを所望の位置で接続することが可能となっている。
また、本実施の形態のセラミック配線部材母基板100の、第1の面100A側の平面視において、第1セラミック配線部材110の一対の内部端子22と第2セラミック配線部材120の一対の内部端子22とは、枠状部21に取り囲まれる領域内において、辺111および辺121に沿う方向(Y軸方向)において互いに逆向きに偏って配置されている。これにより、セラミック配線部材1に保持されるべき電子部品の構造に起因して内部端子22が偏って配置される場合でも、製造プロセスの効率化を達成することが可能となっている。
本実施の形態のセラミック配線部材1は、上記本実施の形態のセラミック配線部材母基板100をブレーク溝151に沿ってセラミック配線部材1へと分割することにより、枠状部21とグランド端子24との電気的な接続の信頼性を維持しつつ、効率よく製造することが可能となっている。
また、本実施の形態のセラミック配線部材1においては、第1切欠き部41および第2切欠き部42は、セラミック配線部材1を、本体部10の厚み方向に貫通している。これにより、セラミック配線部材母基板100において互いに垂直に延びるブレーク溝151同士を所望の位置で接続することができるため、セラミック配線部材1の形状のばらつきを抑制することが可能となっている。
また、本実施の形態のセラミック配線部材1において、第1切欠き部41および第2切欠き部42は、辺111および辺121に沿う方向(Y軸方向)において、一方に偏って配置されている。これにより、セラミック配線部材1上に電子部品が搭載され、蓋部によって密閉されることにより電子部品が視認できない状態でも、第1切欠き部41および第2切欠き部42により電子部品の向き等を把握することが可能となっている。
上記本実施の形態のセラミック配線部材母基板100は、たとえば概略以下の手順により製造することができる。まず、本体部10となるべきグリーンシートが準備される。具体的には、本体部10を構成するセラミック粉末、たとえばアルミナ粉末と、樹脂、溶剤等をボールミルにて混合し、スラリーを得る。このスラリーを、ドクターブレード法によりグリーンシートに加工する。これにより、本体部10となるべきグリーンシートが得られる。グリーンシートは積み重ねることにより本体部10を構成することを前提に、複数枚準備される。
次に、準備されたグリーンシートに、導電部20となるべきペーストが印刷される。ペーストは、金属などの導電体の粉末に、添加材、樹脂、溶剤などとを配合し混錬することにより作成する。このペーストを、複数枚のグリーンシートに、たとえばスクリーン印刷により印刷する。そして、複数枚のグリーンシートを積層して所望のセラミック配線部材母基板100の構造を有する積層体としたうえで、第1ビア孔131および第1貫通孔161を形成する。第1ビア孔131内には、上記ペーストを充填する。さらに、たとえばレーザ照射により、ブレーク溝151を形成する。その後、積層体を焼成することにより、セラミック配線部材母基板100を製造することができる。
また、上記本実施の形態のセラミック配線部材1は、セラミック配線部材母基板100をブレーク溝151にそって分割することにより、製造することができる。
(実施の形態2)
次に、本開示の他の実施の形態である実施の形態2について説明する。図9は、実施の形態2におけるセラミック配線部材母基板の第1の面側の概略平面図である。図10は、実施の形態2におけるセラミック配線部材母基板の第2の面側の概略平面図である。
図9および図10ならびに図1および図2を参照して、実施の形態2におけるセラミック配線部材母基板100は、基本的には実施の形態1の場合と同様の構成を有し、同様の効果を奏するとともに同様に製造することができる。しかし、実施の形態2のセラミック配線部材母基板100は、第1セラミック配線部材110と第2セラミック配線部材120との位置関係において、実施の形態1の場合とは異なっている。以下、実施の形態1と異なる点について説明する。
図9および図10を参照して、単位構造を構成する第1セラミック配線部材110と第2セラミック配線部材120とは、第1セラミック配線部材110の第1の辺としての辺111と、第2セラミック配線部材120の第2の辺としての辺121とがそれぞれの長さの3/4に相当する部分が重複するように、Y軸方向にずらして配置されている。そして、長方形の短辺方向(X軸方向)において隣り合う上記単位構造同士においては、辺122と辺112とが全長の3/4において重複するように配置されている。このような第1セラミック配線部材110と第2セラミック配線部材120との位置関係が採用された場合でも、実施の形態1の場合と同じ効果を得ることができる。また、実施の形態2のセラミック配線部材1は、上記第1セラミック配線部材110と第2セラミック配線部材120との位置関係の違いに起因する第1貫通孔161の形成位置の変更の結果、第1切欠き部41および第2切欠き部42の形成位置がY軸方向において変化する点を除いて、実施の形態1の場合と同様の構造を有し、同様の効果を奏する。
今回開示された実施の形態はすべての点で例示であって、どのような面からも制限的なものではないと理解されるべきである。本発明の範囲は上記した説明ではなく、請求の範囲によって規定され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
1 セラミック配線部材、10 本体部、11 板状部、11A 第1主面、11B 第2主面、12 枠体、12A 第1端面、12B 第2端面、20 導電部、21 枠状部、22 内部端子、23 外部端子、24 グランド端子、25 第2ビア導体、26 第1接続部、27 第3ビア導体、28 第1ビア導体、29 第2接続部、31 第1溝部、41 第1切欠き部、42 第2切欠き部、43 第3切欠き部、44 第4切欠き部、45 第5切欠き部、46 第6切欠き部、50 キャビティ、71~74 辺、91 直線、100 セラミック配線部材母基板、100A 第1の面、100B 第2の面、110 第1セラミック配線部材、111~114 辺、111A,111B 両端、120 第2セラミック配線部材、121~124 辺、121A,121B 両端、131 第1ビア孔、151 ブレーク溝、161 第1貫通孔。

Claims (6)

  1. 厚み方向の一方の面である第1の面と、厚み方向において前記第1の面とは反対側の面である第2の面とを有し、厚み方向に見て、長方形状の形状を有する複数のセラミック配線部材が敷き詰められて一体に接続されたセラミック配線部材母基板であって、
    前記複数のセラミック配線部材は、
    第1セラミック配線部材と、
    前記第1セラミック配線部材に接続された第2セラミック配線部材と、を含み、
    前記第1セラミック配線部材および前記第2セラミック配線部材のそれぞれは、
    板状部を有するセラミック製の本体部と、
    前記本体部に接触して配置される導電部と、を含み、
    前記導電部は、
    前記第1の面側の平面視において、
    前記長方形の外周に沿って前記本体部上に環状に配置される枠状部と、
    前記枠状部に取り囲まれる前記本体部の領域上に配置される一対の内部端子と、を含み、
    前記第2の面側の平面視において、
    互いに離れて前記本体部上に配置される一対の外部端子と、
    前記一対の外部端子と離れて前記本体部上に配置されるグランド端子と、を含み、
    前記一対の内部端子の一方と前記一対の外部端子の一方とは電気的に接続され、
    前記一対の内部端子の他方と前記一対の外部端子の他方とは電気的に接続され、
    前記第1の面および前記第2の面の少なくともいずれか一方には、隣り合う前記複数のセラミック配線部材の前記長方形の各辺に沿って延びるブレーク溝が形成されており、
    前記第1セラミック配線部材の前記長方形の辺の1つである第1の辺と、前記第2セラミック配線部材の前記長方形の辺の1つである第2の辺とが部分的に重複し、前記第1の辺の両端と前記第2の辺の両端とは重複しないように、前記第1セラミック配線部材と前記第2セラミック配線部材とは配置され、
    前記第1の辺と前記第2の辺とが重複する領域には、前記セラミック配線部材母基板を厚み方向に貫通する第1ビア孔が形成されており、
    前記導電部は、前記第1ビア孔を取り囲む壁面上に形成され、前記第1セラミック配線部材および前記第2セラミック配線部材の前記グランド端子と、前記第1セラミック配線部材および前記第2セラミック配線部材の前記枠状部とを接続する第1ビア導体をさらに含み、
    前記第1セラミック配線部材と前記第2セラミック配線部材とは、前記セラミック配線部材母基板の厚み方向に見て、前記第1ビア導体に対して点対称に配置され、
    前記複数のセラミック配線部材は、互いに接続された前記第1セラミック配線部材および前記第2セラミック配線部材を単位構造として前記単位構造が隙間なく敷き詰められて構成されており、
    前記第1の面側の平面視において、前記第1ビア孔は、前記枠状部の内周よりも外側に位置する、セラミック配線部材母基板。
  2. 前記複数のセラミック配線部材の前記長方形の各頂点には、前記第1の面から前記第2の面まで貫通する第1貫通孔が形成されている、請求項1に記載のセラミック配線部材母基板。
  3. 前記第1の面側の平面視において、
    前記第1セラミック配線部材の前記一対の内部端子と前記第2セラミック配線部材の前記一対の内部端子とは、前記枠状部に取り囲まれる領域内において、前記第1の辺および前記第2の辺に沿う方向において、互いに逆向きに偏って配置されている、請求項1または請求項2に記載のセラミック配線部材母基板。
  4. 板状部を有するセラミック製の本体部と、前記本体部に接触して配置される導電部と、を含み、前記板状部に垂直な方向に見て、長方形状の形状を有するセラミック配線部材であって、
    前記板状部は、厚み方向の一方の主面である第1主面と、前記第1主面とは厚み方向において反対側に位置する第2主面とを有し、
    前記導電部は、
    前記第1主面側の平面視において、
    前記長方形の外周に沿って前記本体部上に環状に配置される枠状部と、
    前記枠状部に取り囲まれる前記本体部の領域上に配置される一対の内部端子と、を含み、
    前記第2主面側の平面視において、
    互いに離れて前記本体部上に配置される一対の外部端子と、
    前記一対の外部端子と離れて前記本体部上に配置されるグランド端子と、を含み、
    前記一対の内部端子の一方と前記一対の外部端子の一方とは電気的に接続され、
    前記一対の内部端子の他方と前記一対の外部端子の他方とは電気的に接続され、
    前記本体部の外周には、
    前記本体部を厚み方向に貫通する第1溝部が前記長方形の頂点から離れて形成されており、
    前記導電部は、前記第1溝部の壁面上に形成され、前記グランド端子と前記枠状部とを接続する第1ビア導体をさらに含み、
    前記第1主面側の平面視および前記第2主面側の平面視の少なくとも一方において、前記セラミック配線部材の外周には、
    前記第1溝部が形成された前記長方形の辺である第3の辺に頂点から離れて形成された第1切欠き部と、
    前記第3の辺に向かい合う第4の辺に頂点から離れて形成された第2切欠き部と、が形成され、
    前記第1切欠き部と前記第2切欠き部とは、前記第3の辺および前記第4の辺に直交する同一直線上に位置し、
    前記第1面側の平面視において、前記第1溝部は、前記枠状部の内周よりも外側に位置する、セラミック配線部材。
  5. 前記第1切欠き部および前記第2切欠き部は、前記セラミック配線部材を、前記本体部の厚み方向に貫通する、請求項4に記載のセラミック配線部材。
  6. 前記第1切欠き部および前記第2切欠き部は、前記第3の辺および前記第4の辺に沿う方向において、一方に偏って配置される、請求項4または請求項5に記載のセラミック配線部材。
JP2024537681A 2022-07-29 2023-07-21 セラミック配線部材母基板およびセラミック配線部材 Active JP7833552B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPPCT/JP2022/029313 2022-07-29
JP2022029313 2022-07-29
PCT/JP2023/026861 WO2024024683A1 (ja) 2022-07-29 2023-07-21 セラミック配線部材母基板およびセラミック配線部材

Publications (3)

Publication Number Publication Date
JPWO2024024683A1 JPWO2024024683A1 (ja) 2024-02-01
JPWO2024024683A5 JPWO2024024683A5 (ja) 2025-02-14
JP7833552B2 true JP7833552B2 (ja) 2026-03-19

Family

ID=89706453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2024537681A Active JP7833552B2 (ja) 2022-07-29 2023-07-21 セラミック配線部材母基板およびセラミック配線部材

Country Status (4)

Country Link
JP (1) JP7833552B2 (ja)
CN (1) CN119366270A (ja)
TW (1) TWI871716B (ja)
WO (1) WO2024024683A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000357604A (ja) 1999-06-17 2000-12-26 Rohm Co Ltd 集合基板
JP2008302571A (ja) 2007-06-07 2008-12-18 Denso Corp セラミック基板の製造方法
JP2013247449A (ja) 2012-05-24 2013-12-09 Kyocera Corp 圧電振動素子収納用パッケージおよび圧電装置ならびに多数個取り配線基板
WO2019107298A1 (ja) 2017-11-29 2019-06-06 Ngkエレクトロデバイス株式会社 シート基板およびシート基板の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3699609B2 (ja) * 1999-04-28 2005-09-28 京セラ株式会社 電子部品搭載用基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000357604A (ja) 1999-06-17 2000-12-26 Rohm Co Ltd 集合基板
JP2008302571A (ja) 2007-06-07 2008-12-18 Denso Corp セラミック基板の製造方法
JP2013247449A (ja) 2012-05-24 2013-12-09 Kyocera Corp 圧電振動素子収納用パッケージおよび圧電装置ならびに多数個取り配線基板
WO2019107298A1 (ja) 2017-11-29 2019-06-06 Ngkエレクトロデバイス株式会社 シート基板およびシート基板の製造方法

Also Published As

Publication number Publication date
TWI871716B (zh) 2025-02-01
WO2024024683A1 (ja) 2024-02-01
JPWO2024024683A1 (ja) 2024-02-01
TW202423204A (zh) 2024-06-01
CN119366270A (zh) 2025-01-24

Similar Documents

Publication Publication Date Title
US9781828B2 (en) Module substrate and method for manufacturing module substrate
JP7833552B2 (ja) セラミック配線部材母基板およびセラミック配線部材
JP2004103811A (ja) 多数個取り配線基板
JP4160923B2 (ja) 電子部品
KR101458481B1 (ko) 멀티파트 배선 기판, 배선 기판, 및 전자 장치
JP2017076698A (ja) 配線基板およびその製造方法
JP3426988B2 (ja) 多数個取り配線基板
JP3472492B2 (ja) 多数個取り配線基板
JP7634657B2 (ja) 半導体パッケージ及び半導体電子装置
KR102779679B1 (ko) 인쇄회로기판 및 이를 포함하는 반도체 모듈
JP3404352B2 (ja) 多数個取りセラミック配線基板
JP7011563B2 (ja) 回路基板および電子部品
JP2002314338A (ja) 圧電発振器とその製造方法
JP2004165343A (ja) 積層型セラミック電子部品およびその製造方法
JP4558058B2 (ja) 電子部品
JPH09213881A (ja) 混成集積回路装置およびその製造方法
JP7244294B2 (ja) セラミックパッケージおよびその製造方法
JP7122939B2 (ja) 配線基板およびその製造方法
JP4428883B2 (ja) 多数個取りセラミック配線基板
CN120341209A (zh) 一种封装基座、组合板及电子器件
WO2025177846A1 (ja) 配線基板、パッケージおよび電子デバイス
JP4276284B2 (ja) 電子部品の製造方法および電子部品用母基板
CN120637359A (zh) 一种封装基座、组合板及电子器件
JP4511573B2 (ja) 電子部品およびこれを備えた電子機器
JP2007258741A (ja) 電子部品、シールドカバー、多数個取り用母基板、配線基板及び電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20241206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20260106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20260213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20260224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20260309

R150 Certificate of patent or registration of utility model

Ref document number: 7833552

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150