JP7843432B2 - スタンダードセル構造 - Google Patents

スタンダードセル構造

Info

Publication number
JP7843432B2
JP7843432B2 JP2024189801A JP2024189801A JP7843432B2 JP 7843432 B2 JP7843432 B2 JP 7843432B2 JP 2024189801 A JP2024189801 A JP 2024189801A JP 2024189801 A JP2024189801 A JP 2024189801A JP 7843432 B2 JP7843432 B2 JP 7843432B2
Authority
JP
Japan
Prior art keywords
standard cell
transistors
layer
metal
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2024189801A
Other languages
English (en)
Other versions
JP2025014023A (ja
Inventor
超群 盧
▲壮▼穎 闕
立平 ▲黄▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Invention and Collaboration Laboratory Pte Ltd
Etron Technology Inc
Original Assignee
Invention and Collaboration Laboratory Pte Ltd
Etron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Invention and Collaboration Laboratory Pte Ltd, Etron Technology Inc filed Critical Invention and Collaboration Laboratory Pte Ltd
Publication of JP2025014023A publication Critical patent/JP2025014023A/ja
Application granted granted Critical
Publication of JP7843432B2 publication Critical patent/JP7843432B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6219—Fin field-effect transistors [FinFET] characterised by the source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/853—Complementary IGFETs, e.g. CMOS comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/854—Complementary IGFETs, e.g. CMOS comprising arrangements for preventing bipolar actions between the different IGFET regions, e.g. arrangements for latchup prevention
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/90—Masterslice integrated circuits
    • H10D84/903—Masterslice integrated circuits comprising field effect technology
    • H10D84/907—CMOS gate arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/42—Vias, e.g. via plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/427—Power or ground buses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/435—Cross-sectional shapes or dispositions of interconnections

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、モノリシック半導体ダイ内の半導体デバイスに関し、特に、最小加工寸法（minimum feature size）を小さくすることなく、モノリシック半導体ダイ内の論理回路の寸法を効果的に小さくし得る統合スケーリングおよびストレッチングプラットフォームに基づく、モノリシック半導体ダイに内蔵される最適化スタンダードセルに関する。
集積回路の性能およびコストにおける向上は主として、ムーアの法則によるプロセススケーリング技術によって実現されてきており、製造プロセスの、最小２８ｎｍ（またはそれ未満）までの微細化による、トランジスタ性能におけるプロセスばらつきは難題である。特に、より大容量の論理回路を実現するために必要な、記憶密度の増加のための論理回路スケーリング、待機時消費電力低減のための動作電圧（Ｖｄｄ）における低減、および歩留向上は、実現がますます困難になっている。
スタンダードセルは、論理回路における、一般に使用されており、基本的な素子である。スタンダードセルは、図１（ａ）～図１（ｆ）に示されるような、（インバータセル、ＮＯＲセル、ならびにＮＡＮＤセル、インバータセル×２、ＮＯＲセル×２、およびＮＡＮＤセル×２などの）基本的な論理関数セルを備え得る。しかし、製造プロセスの、最小２２ｎｍまたはそれ未満（いわゆる、「最小加工寸法」、「λ」、または「Ｆ」）までの微細化でも、コンタクトの寸法および金属配線のレイアウトの干渉のために、λ2またはＦ2によって表されるスタンダードセルの合計面積は、最小加工寸法が減少すると劇的に増加する。
最小加工寸法が減少すると、スタンダードセルの合計面積が劇的に増加する理由のいくつかは、以下のように説明され得る。従来のスタンダードセルは、図１（ａ）に示されるようなインバータを例に挙げれば、複数の相互接続であって、トランジスタの拡散レベル（ソース領域およびドレイン領域）を接続するためのその第１の相互接続層Ｍ１を有している複数の相互接続を使用することによって接続される。Ｍ１のみを使用することによってダイ寸法を大きくすることなく、（入力または出力などの）信号伝達を容易にするための第２の相互接続層Ｍ２および／または第３の相互接続層Ｍ３を増加させる必要性が存在しており、その場合、いくつかの種類の導電材料で構成される構造ビア－１が、Ｍ２をＭ１に接続するために形成される。よって、Ｍ１とのコンタクト接続を介して拡散によって形成される垂直構造、すなわち、「拡散－コンタクト（Ｃｏｎ）－Ｍ１」が存在する。同様に、Ｍ１にコンタクト構造を介してゲートを接続するための別の構造が、「ゲート－Ｃｏｎ－Ｍ１」として形成され得る。
さらに、接続構造が、Ｍ２相互接続に接続するためにビア１を介してＭ１相互接続から形成される必要がある場合、それは、「Ｍ１－ビア１－Ｍ２」と呼ばれる。ゲートレベルからＭ２相互接続への、より複雑な相互接続構造は、「ゲート－Ｃｏｎ－Ｍ１－ビア１－Ｍ２」と表され得る。さらに、積層相互接続システムは、「Ｍ１－ビア１－Ｍ２－ビア２－Ｍ３」または「Ｍ１－ビア１－Ｍ２－ビア２－Ｍ３－ビア３－Ｍ４」構造等を有し得る。２つのアクセストランジスタ（図１（ａ）に示されるようなインバータのＮＭＯＳトランジスタおよびＰＭＯＳトランジスタ）におけるゲートは、第２の相互接続層Ｍ２内に配置される入力に接続されるため、従来のインバータでは、そうした金属接続はまず、相互接続層Ｍ１を経由しなければならない。すなわち、インバータにおける従来の相互接続システムは、ゲートが、Ｍ１構造をバイパスすることなく、Ｍ２に直接接続することを可能とし得ない。その結果、一方のＭ１相互接続と他方のＭ１相互接続との間の必要な空間がダイ寸法を増大させ、場合によっては、配線接続は、直接、Ｍ２を使用してＭ１領域を越えるという特定の効率的なチャネリングの意図を妨げ得る。さらに、ビア１からコンタクトまでの間の自己整合構造を形成し、同時に、ビア１およびコンタクトの両方がそれぞれ、それら自身の相互接続システムに接続されることは困難である。
さらに、（図１（ａ）に示されるようなインバータの）従来のスタンダードセルでは、少なくとも、１つのＮＭＯＳトランジスタ１１および１つのＰＭＯＳトランジスタ１２であって、それぞれが、ｐ基板の（ｎウェルおよびｐウェルなどの）一部の隣接領域内に配置され、近傍に互いに隣接して形成される、１つのＮＭＯＳトランジスタ１１および１つのＰＭＯＳトランジスタ１２が存在しており、ｎ＋／ｐ／ｎ／ｐ＋寄生バイポーラ素子と呼ばれる寄生接合構造であって、図２に示されるように、ＮＭＯＳトランジスタ１１のｎ＋領域から始まり、ｐウェルへの、隣接するｎウェルへの、さらに、ＰＭＯＳトランジスタ１２のｐ＋領域（ｐウェル）までのその輪郭を有する寄生接合構造が形成される。ｎ＋／ｐ接合またはｐ＋／ｎ接合のいずれかに大きなノイズが発生した場合、非常に大きい電流がこのｎ＋／ｐ／ｎ／ｐ＋接合を通って異常に流れることがあり、これは、場合によっては、ＣＭＯＳ回路の一部の動作を遮断し、チップ全体の誤動作をもたらし得る。ラッチアップと呼ばれるそうした異常現象は、ＣＭＯＳ動作に悪影響を与え、回避されなければならない。
確かにＣＭＯＳにとっての弱点である、ラッチアップに対する耐性を増加させる１つの方法は、ｎ＋領域からｐ＋領域までの距離を増加させることである。よって、ラッチアップの問題を回避するための、ｎ＋領域からｐ＋領域までの距離の増加は、スタンダードセルの寸法を大きくすることにもなる。
図３（ａ）は、一半導体会社（サムスン（Ｓａｍｓｕｎｇ））の５ｎｍ（ＵＨＤ）スタンダードセルのＰＭＯＳならびにＮＭＯＳトランジスタ間のレイアウトおよび接続を表す「スティック線図」を示している。スティック線図は、活性領域（赤色の水平線）およびゲート線（青色の垂直線）を含んでいるに過ぎない。以下では、活性領域は、「フィン」と呼ばれ得る。当然、一方では、ＰＭＯＳおよびＮＭＯＳトランジスタに直接結合されており、他方では、入力端子、出力端子、高レベル電圧Ｖｄｄ、および低レベル電圧ＶＳＳ（または、接地「ＧＮＤ」）などに結合される、なお多くのコンタクトが存在する。特に、各トランジスタは、許容範囲内にＷ／Ｌ比が維持され得るように、トランジスタのチャネルを形成するための２つの活性領域またはフィン（暗赤色により示される）を含んでいる。Ｘ＝２×Ｃｐｐであり、Ｙ＝セル＿高さであり、Ｃｐｐがコンタクトからポリピッチまでの間の距離（Ｃｐｐ）であるとき、インバータセルの面積寸法はＸ×Ｙに等しい。（「ダミーフィン」と呼ばれる、薄赤色により示される）一部の活性領域またはフィンは、このスタンダードセルのＰＭＯＳ／ＮＭＯＳにおいては利用されないことが表されており、その潜在的な理由は、ＰＭＯＳとＮＭＯＳとの間のラッチアップの問題に関係している可能性が高い。よって、図３（ａ）中のＰＭＯＳとＮＭＯＳとの間のラッチアップ距離は、Ｆｐがフィンピッチ（たとえば、＝５λ）であるとき、３×Ｆｐ－λ（たとえば、＝１４λ）である。
サムスン（Ｓａｍｓｕｎｇ）５ｎｍ（ＵＨＤ）スタンダードセルにおけるＣｐｐ（５４ｎｍ）およびセル＿高さ（２１６ｎｍ）に関する利用可能なデータに基づいて、セル面積は、Ｘ×Ｙが２３３２８ｎｍ2（または、ラムダ（Ｌａｍｂｄａ）（λ）が最小加工寸法５ｎｍであるとき、９３３．１２λ2）に等しいことによって算出され得る。図３（ｂ）は、サムスン（Ｓａｍｓｕｎｇ）５ｎｍ（ＵＨＤ）スタンダードセルおよびその寸法を示している。図３（ｂ）に示されるように、ＰＭＯＳとＮＭＯＳとの間のラッチアップ距離は約１５λであり、Ｃｐｐは１０．８λであり、セル＿高さは４３．２λである。
さらに、異なるプロセステクノロジノード（または最小加工寸法）についてのＣｐｐ、およびセル＿高さに関する公に利用可能な情報は、以下の表中に示されている。
上記表を用いれば、３つのファウンドリについての、面積寸法（２×Ｃｐｐ×セル＿高さ） 対 異なるプロセステクノロジノードに関するスケーリング傾向は、図４に示すことができる。テクノロジノードが（たとえば、２２ｎｍから５ｎｍまで）減少するにつれ、λ2換算での、従来のスタンダードセル（２×Ｃｐｐ×セル＿高さ）の面積寸法は、劇的に増加することは明らかである。従来のスタンダードセルでは、プロセスノードが小さいほど、λ2換算での面積寸法は大きくなる。そうした劇的な増加は、λが減少するにつれ、ゲートコンタクト／ソースコンタクト／ドレインコンタクトの寸法を比例的に小さくすることが難しいこと、ＰＭＯＳとＮＭＯＳとの間のラッチアップ距離を比例的に小さくすることが難しいこと、および、λが減少するにつれ、金属層内の干渉が減少することによって生じ得る。
よって、上記課題を解決し得る新規なスタンダードセル構造を提案する必要性が存在している。
本開示の一実施形態は、スタンダードセルであって、ウェル領域を有する基板と、第１の型のトランジスタおよび第２の型のトランジスタを含む複数のトランジスタであって、第１の型のトランジスタがウェル領域内に形成され、第２の型のトランジスタがウェル領域外部に形成される、複数のトランジスタと、複数のトランジスタに結合される複数のコンタクトと、複数のトランジスタに電気的に結合される少なくとも１つの入力線と、複数のトランジスタに電気的に結合される出力線と、複数のトランジスタに電気的に結合されるＶＤＤコンタクト線と、複数のトランジスタに電気的に結合されるＶＳＳコンタクト線とを備え、第１の型のトランジスタは、互いに電気的に結合される第１の組のフィン構造を含み、第２の型のトランジスタは、互いに電気的に結合される第２の組のフィン構造を含み、第１の型のトランジスタと第２の型のトランジスタとの間の間隙は、３×Ｆｐ－λよりも大きくなく、ここで、Ｆｐは、第１の型のトランジスタにおける隣接する２つのフィン構造間のピッチ距離であり、λは、スタンダードセルの最小加工寸法である。
本開示の一態様によれば、第１の型のトランジスタにおけるフィン構造の幅は、Ｆｗであり、第１の型のトランジスタと第２の型のトランジスタとの間の間隙は、３×Ｆｐ－Ｆｗよりも大きくなく、Ｆｗは、λよりも大きい。
本開示の一態様によれば、第１の型のトランジスタにおける隣接する２つのフィン構造間のピッチ距離Ｆｐは、３λである。
本開示の一態様によれば、第１の型のトランジスタと第２の型のトランジスタとの間の間隙は、５λに略等しい。
本開示の一態様によれば、第１の型のトランジスタにおける隣接する２つのフィン構造間のピッチ距離Ｆｐは、３．５λである。しかし、それは例示に過ぎず、ピッチ距離Ｆｐは上記に限定されるものでなく、特定の他の実施形態では、ピッチ距離Ｆｐは３．０λであり得る。
本開示の一態様によれば、第１の型のトランジスタと第２の型のトランジスタとの間の間隙は、２．５λに略等しい。特定の他の実施形態では、ピッチ距離Ｆｐは３．０λであり得る。
本開示の別の実施形態は、スタンダードセルであって、複数のトランジスタであって、複数のトランジスタが、ＰＭＯＳトランジスタおよびＮＭＯＳトランジスタを含む、複数のトランジスタと、複数のトランジスタに結合される複数のコンタクトと、複数のトランジスタに電気的に結合される少なくとも１つの入力線と、複数のトランジスタに電気的に結合される出力線と、複数のトランジスタに電気的に結合されるＶＤＤコンタクト線と、複数のトランジスタに電気的に結合されるＶＳＳコンタクト線とを備え、ＰＭＯＳトランジスタは、互いに電気的に結合される第１の組のフィン構造を含み、ＮＭＯＳトランジスタは、互いに電気的に結合される第２の組のフィン構造を含み、第１の組のフィン構造および第２の組のフィン構造の形成中に、ＰＭＯＳトランジスタとＮＭＯＳトランジスタとの間に配置されるフィン構造が存在しない。
本開示の１つの例示的な態様によれば、ＰＭＯＳトランジスタのエッジとＮＭＯＳトランジスタのエッジとの間の間隙は、ＰＭＯＳトランジスタにおける隣接する２つのフィン構造間のピッチ距離よりも小さい。
本開示の一態様によれば、ＰＭＯＳトランジスタにおける隣接する２つのフィン構造間のピッチ距離Ｆｐは、３．５λである。
本開示の一態様によれば、ＰＭＯＳトランジスタとＮＭＯＳトランジスタとの間の間隙は、２．５λに略等しい。
本開示のさらに別の実施形態は、スタンダードセルであって、複数のトランジスタと、複数のトランジスタに結合される一組のコンタクトと、複数のトランジスタに電気的に結合される少なくとも１つの入力線と、複数のトランジスタに電気的に結合される出力線と、複数のトランジスタに電気的に結合されるＶＤＤコンタクト線と、複数のトランジスタに電気的に結合されるＶＳＳコンタクト線とを備え、スタンダードセルの最小加工寸法（λ）が２２ｎｍから漸進的に減少するにつれ、λ2換算でのスタンダードセルの面積寸法は、同じであるか、または略同じである。
本開示の一態様によれば、スタンダードセルは、インバータセル、ＮＡＮＤセル、またはＮＯＲセルである。
本開示のさらに別の実施形態は、スタンダードセルであって、複数のトランジスタと、複数のトランジスタに結合される一組のコンタクトと、複数のトランジスタに電気的に結合される少なくとも１つの入力線と、複数のトランジスタに電気的に結合される出力線と、一組のコンタクトのうちの第１のコンタクトに電気的に結合される金属コンタクト線と
を備え、第１のコンタクトは、金属コンタクト線に完全に覆われてはいない。
本開示の一態様によれば、金属コンタクト線の幅は、第１のコンタクトの幅と同じであるか、または略同じである。
本開示の一態様によれば、スタンダードセルは、金属コンタクト線に覆われていない、第１のコンタクトの一部分上に形成される高濃度ドープシリコンプラグをさらに備え、高濃度ドープシリコンプラグは、金属コンタクト線に接触する。
本開示のさらに別の実施形態は、スタンダードセルであって、複数のトランジスタと、複数のトランジスタに結合される一組のコンタクトと、複数のトランジスタに電気的に結合される第１の金属線と、複数のトランジスタに電気的に結合される第２の金属線であって、第２の金属線が第１の金属線の上方にある、第２の金属線とを備え、一組のコンタクトのうちの少なくとも１つは、第１の金属線を経由することなく、第２の金属線に直接接続する。
本開示の一態様によれば、一組のコンタクトのうちの少なくとも１つは、ゲートコンタクトである。
本開示のさらに別の実施形態は、スタンダードセルであって、複数のトランジスタと、複数のトランジスタに結合される一組のコンタクトと、複数のトランジスタに電気的に結合される第１の金属線と、複数のトランジスタに電気的に結合される第２の金属線とを備え、複数のトランジスタは、半導体基板に基づいて形成され、複数のトランジスタのうちの少なくとも１つは、フィン構造およびフィン構造を覆うチャネル層を備え、チャネル層は、半導体基板と独立しており、イオン注入を施すことなく形成される、ドープ層である。
本開示の一態様によれば、チャネル層は、フィン構造の第１の側壁および第２の側壁を覆い、フィン構造の頂面を覆わない。
本開示の一態様によれば、チャネル層は、フィン構造の上面を覆う頂部分と、フィン構造の第１の側壁および第２の側壁を覆う側部分とを備え、頂部分および側部分は、同時に形成されない。
本特許または出願ファイルは、カラーで制作されている少なくとも一図面を含む。一の（複数の）カラー図面を含む本特許または特許出願公開のコピーは、請求、および必要な料金の支払いにより日本特許庁（ＪＰＯ）によって提供される。
本開示の上述の、および他の態様は、好ましいが、限定でない１つの（複数の）実施形態の以下の詳細な説明に関して、よりよく理解されるであろう。以下の説明は添付図面を参照しながら行われる。
等価回路図であって、それぞれ、インバータセル、ＮＯＲセル、およびＮＡＮＤセルという、従来技術の基本的な論理関数セルを示す、等価回路図である。 等価回路図であって、それぞれ、インバータセル、ＮＯＲセル、およびＮＡＮＤセルという、従来技術の基本的な論理関数セルを示す、等価回路図である。 等価回路図であって、それぞれ、インバータセル、ＮＯＲセル、およびＮＡＮＤセルという、従来技術の基本的な論理関数セルを示す、等価回路図である。 等価回路図であって、それぞれ、インバータセル、ＮＯＲセル、およびＮＡＮＤセルという、従来技術の基本的な論理関数セルを示す、等価回路図である。 等価回路図であって、それぞれ、インバータセル、ＮＯＲセル、およびＮＡＮＤセルという、従来技術の基本的な論理関数セルを示す、等価回路図である。 等価回路図であって、それぞれ、インバータセル、ＮＯＲセル、およびＮＡＮＤセルという、従来技術の基本的な論理関数セルを示す、等価回路図である。 スタンダードセルの従来のＮＭＯＳおよびＰＭＯＳ構造の断面を示す図である。 一半導体会社（サムスン（Ｓａｍｓｕｎｇ））の５ｎｍ（ＵＨＤ）スタンダードセルのＰＭＯＳならびにＮＭＯＳトランジスタのレイアウトおよび接続を表すスティック線図である。 図３（ａ）に示されるような、サムスン（Ｓａｍｓｕｎｇ）５ｎｍ（ＵＨＤ）スタンダードセルの寸法を示すスティック線図である。 ３つのファウンドリについての、面積寸法（２×Ｃｐｐ×セル＿高さ） 対 異なるプロセステクノロジノードに関するスケーリング傾向を示す図である。 本発明による、新規なインバータスタンダードセルのレイアウトスタイルを示すスティック線図である。 図５（ａ）に描かれるインバータスタンダードセルの寸法を備えるスティック線図である。 図５（ａ）～図５（ｂ）に基づいて、インバータスタンダードセルを形成するための一連の処理レイアウトを示す図である。 図５（ａ）～図５（ｂ）に基づいて、インバータスタンダードセルを形成するための一連の処理レイアウトを示す図である。 図５（ａ）～図５（ｂ）に基づいて、インバータスタンダードセルを形成するための一連の処理レイアウトを示す図である。 図５（ａ）～図５（ｂ）に基づいて、インバータスタンダードセルを形成するための一連の処理レイアウトを示す図である。 本発明の別の実施形態による、新規なインバータスタンダードセルのレイアウトスタイルを示すスティック線図である。 図６（ａ）に描かれるインバータスタンダードセルの寸法を備えるスティック線図である。 図６（ａ）～図６（ｂ）に基づいて、インバータスタンダードセルを形成するための一連の処理レイアウトを示す図である。 図６（ａ）～図６（ｂ）に基づいて、インバータスタンダードセルを形成するための一連の処理レイアウトを示す図である。 図６（ａ）～図６（ｂ）に基づいて、インバータスタンダードセルを形成するための一連の処理レイアウトを示す図である。 図６（ａ）～図６（ｂ）に基づいて、インバータスタンダードセルを形成するための一連の処理レイアウトを示す図である。 本発明の別の実施形態による、新規なＮＡＮＤスタンダードセルのレイアウトスタイルを示すスティック線図である。 図７（ａ）に描かれるインバータスタンダードセルの寸法を備えるスティック線図である。 図７（ａ）～図７（ｂ）に基づいて、インバータスタンダードセルを形成するための一連の処理レイアウトを示す図である。 図７（ａ）～図７（ｂ）に基づいて、インバータスタンダードセルを形成するための一連の処理レイアウトを示す図である。 図７（ａ）～図７（ｂ）に基づいて、インバータスタンダードセルを形成するための一連の処理レイアウトを示す図である。 図７（ａ）～図７（ｂ）に基づいて、インバータスタンダードセルを形成するための一連の処理レイアウトを示す図である。 本発明による、新規なスタンダードセルにおいて使用される、微細化された金属酸化物半導体電界効果トランジスタ（ｍＭＯＳＦＥＴ）の上面図を示す図である。 パッド酸化物層、基板上のパッド窒化物層、および基板内に形成されるＳＴＩ酸化物１の断面を示す図である。 活性領域上／の上に形成される真性ゲート（ＴＧ）およびダミーシールドゲート（ＤＳＧ）を示す図である。 スピンオン誘電体（ＳＯＤ）が成膜され、適切に設計されたゲートマスク層が成膜され、エッチングされることを示す図である。 ダミーシールドゲート（ＤＳＧ）の上方の窒化物層と、ＤＳＧと、ＤＳＧに対応する誘電絶縁体の一部分と、ＤＳＧに対応するｐ型基板が除去されることを示す図である。 ゲートマスク層が除去され、ＳＯＤがエッチングされ、酸化物層が成膜されて、ＳＴＩ－酸化物－２を形成することを示す図である。 酸化物－３層が成膜され、エッチングされて酸化物－３スペーサを形成し、低濃度ドープドレイン（ＬＤＤ）がｐ型基板内に形成され、窒化物層が成膜され、エッチバックされて窒化物スペーサを形成し、誘電絶縁体が除去されることを示す図である。 選択エピタキシャル成長（ＳＥＧ）技術により、真性シリコン電極が成長することを示す図である。 ＣＶＤ－ＳＴＩ－酸化物３層が成膜され、エッチバックされ、真性シリコン電極が除去され、ｍＭＯＳＦＥＴのソース（ｎ＋ソース）とドレイン（ｎ＋ドレイン）が形成されることを示す図である。 酸化物スペーサが成膜され、エッチングされてコンタクトホール開口を形成することを示す図である。 ＳＯＤ層が成膜されて基板上の空孔を充填し、ＣＭＰを使用して表面を平坦にすることを示す図である。 図８（ｋ）の上面図である。 図８（ｌ）中の構造の上に形成される光抵抗層を示す図である。 異方性エッチング技術によって露出したゲート拡張領域内の窒化物キャップ層を除去して、導電性金属ゲート層を露呈することを示す図である。 光抵抗層およびＳＯＤ層が除去されて、ソース領域およびドレイン領域の両方の頂部に開口領域を形成し、スペーサが形成されることを示す図である。 図８（ｏ）の上面図である。 金属－１層相互接続ネットワークが形成されることを示す図である。 ゲートが、金属－１層により、ソース領域に接続される、図８（ｑ）の上面図である。 本開示の別の実施形態による、新規なスタンダードセルにおいて使用されるｍＭＯＳＦＥＴの構築フェーズの上面図である。 図９（ａ）に示される切断線Ｃ９Ａ１に沿う、トランジスタの構築フェーズの断面である。 図９（ａ）に示される切断線Ｃ９Ａ２に沿う、トランジスタの構築フェーズの断面である。 第２の導体ピラー部および第４の導体ピラー部が第１の導体ピラー部および第３のピラー部上に形成された後の構造を示す上面図である。 図９（ｄ）に描かれる切断線Ｃ９Ｄ１に沿って切断した断面図である。 図９（ｄ）に描かれる切断線Ｃ９Ｄ２に沿って切断した断面図である。 本開示の一実施形態による、第１の導電層および第２の誘電体副層８６０が第１の誘電体層の上に形成された後の構造を示す上面図である。 図９（ｇ）に描かれる切断線Ｃ９Ｇ１に沿って切断した断面図である。 図９（ｇ）に描かれる切断線Ｃ９Ｇ２に沿って切断した断面図である。 本開示の一実施形態による、導電層が上部誘電体層の上に形成された後の構造を示す上面図である。 図９（ｊ）に描かれる切断線Ｃ９Ｊ１に沿って切断した断面図である。 図９（ｊ）に描かれる切断線Ｃ９Ｊ２に沿って切断した断面図である。 本開示の一実施形態による、新規なスタンダードセルにおいて使用されるｍＭＯＳＦＥＴの上面図である。 図１０（ａ）に描かれる切断線Ｃ１０Ａ１に沿って切断した断面図である。 図１０（ａ）に描かれる切断線Ｃ１０Ａ２に沿って切断した断面図である。 本開示の別の実施形態による、新規なスタンダードセルにおいて使用される別のｍＭＯＳＦＥＴの上面図である。 図１０（ｄ）に描かれる切断線Ｃ１０Ｄ１に沿って切断した断面図である。 図１０（ｄ）に描かれる切断線Ｃ１０Ｄ２に沿って切断した断面図である。 本開示の別の実施形態による、新規なスタンダードセルにおいて使用されるＮＭＯＳトランジスタの断面を示す図である。 本開示の一実施形態による、新規なスタンダードセルにおいて使用されるＰＭＯＳトランジスタおよびＮＭＯＳトランジスタの組み合わせ構造を示す上面図である。 図１２（ａ）中の切断線（Ｘ軸）に沿って切断したＰＭＯＳトランジスタおよびＮＭＯＳトランジスタの断面図である。 図１２（ａ）中の切断線（Ｙ軸）に沿って切断したＰＭＯＳトランジスタおよびＮＭＯＳトランジスタの断面図である。 本発明によって提供される新規なスタンダードセルの面積寸法と、種々の他の会社により、提供される従来製品のものとの比較結果を示す図である。 本開示のいくつかの実施形態による、１つの単一のＮＯＲセルと、１つの単一のＮＡＮＤセルとを有するスタンダードセルの上面図、および対応する等価回路図である。１つの単一のインバータを有するスタンダードセルの実施形態については、図５（ａ）～図５（ｂ）、および図６（ａ）～図６（ｂ）を参照されたい。 本開示のいくつかの実施形態による、１つの単一のＮＯＲセルと、１つの単一のＮＡＮＤセルとを有するスタンダードセルの上面図、および対応する等価回路図である。１つの単一のインバータを有するスタンダードセルの実施形態については、図５（ａ）～図５（ｂ）、および図６（ａ）～図６（ｂ）を参照されたい。 本開示のいくつかの実施形態による、１つの単一のＮＯＲセルと、１つの単一のＮＡＮＤセルとを有するスタンダードセルの上面図、および対応する等価回路図である。１つの単一のインバータを有するスタンダードセルの実施形態については、図５（ａ）～図５（ｂ）、および図６（ａ）～図６（ｂ）を参照されたい。 本開示のいくつかの実施形態による、１つの単一のＮＯＲセルと、１つの単一のＮＡＮＤセルとを有するスタンダードセルの上面図、および対応する等価回路図である。１つの単一のインバータを有するスタンダードセルの実施形態については、図５（ａ）～図５（ｂ）、および図６（ａ）～図６（ｂ）を参照されたい。 本開示のいくつかの実施形態による、１つの単一のＮＯＲセルと、１つの単一のＮＡＮＤセルとを有するスタンダードセルの上面図、および対応する等価回路図である。１つの単一のインバータを有するスタンダードセルの実施形態については、図５（ａ）～図５（ｂ）、および図６（ａ）～図６（ｂ）を参照されたい。 本開示のいくつかの実施形態による、１つの単一のＮＯＲセルと、１つの単一のＮＡＮＤセルとを有するスタンダードセルの上面図、および対応する等価回路図である。１つの単一のインバータを有するスタンダードセルの実施形態については、図５（ａ）～図５（ｂ）、および図６（ａ）～図６（ｂ）を参照されたい。 本開示のいくつかの実施形態による、インバータセル×２と、ＮＯＲセル×２と、ＮＡＮＤセル×２とを有するスタンダードセルの上面図、および対応する等価回路図である。 本開示のいくつかの実施形態による、インバータセル×２と、ＮＯＲセル×２と、ＮＡＮＤセル×２とを有するスタンダードセルの上面図、および対応する等価回路図である。 本開示のいくつかの実施形態による、インバータセル×２と、ＮＯＲセル×２と、ＮＡＮＤセル×２とを有するスタンダードセルの上面図、および対応する等価回路図である。
従来のスタンダードセルでは、最小加工寸法またはテクノロジノードの、２８ｎｍ（またはそれ未満）までの微細化でも、トランジスタの寸法は、比例して小さくすることができなかった。本発明は、モノリシック半導体ダイにおいて、コンパクトなレイアウトスタイルを備える新規なスタンダードセルを開示しており、この新規なレイアウトスタイルを採用することによって、異なるテクノロジノードを跨ぐスタンダードセルの面積寸法は、ラッチアップの問題を大きくすることなく、テクノロジノードに対して均一の、またはテクノロジノードに影響されにくい状態に留まり得る。
たとえば、図５（ａ）は、本発明の一実施形態による、スタンダードセル５００のスティック線図である。図５（ｂ）は、図５（ａ）によるインバータセル５００の（λ換算での）寸法を備えるスティック線図である。構造を明瞭および簡潔に説明する目的で、インバータスタンダードセル５００のゲートレベルおよび拡散レベルが描かれているに過ぎない。
ここで、インバータスタンダードセル５００は、ＮＭＯＳトランジスタおよびＰＭＯＳトランジスタを含み、ＰＭＯＳトランジスタは、半導体基板（図示せず）のｎ＿ウェル領域内に形成される２つのフィン（それらの間のピッチ距離Ｆｐが３λである）からなる第１のフィン構造と、上記フィン構造を覆うゲートとを有し、ＮＭＯＳトランジスタは、半導体基板（図示せず）のｐ＿ウェル領域内に形成される２つのフィン（それらの間のピッチ距離Ｆｐが３λである）からなる第２のフィン構造と、上記第２のフィン構造を覆うゲートとを有している。ＮＭＯＳトランジスタは、間隙により、ＰＭＯＳトランジスタと離間しており、ＮＭＯＳトランジスタとＰＭＯＳトランジスタとの間に配置される１つのダミーフィンのみが存在している。
インバータスタンダードセル５００の面積寸法によって、コンパクトな設計が実現されることがあり、インバータスタンダードセル５００の最小加工寸法（λ）が、異なるテクノロジノードに対して漸進的に（たとえば、２２ｎｍから１６ｎｍまで、または２２ｎｍから５ｎｍまで）減少するにつれ、λ2換算でのインバータスタンダードセル５００の面積寸法は、同じであるか、または略同じである。本実施形態では、活性領域またはフィンの幅は、λであり、ゲート線（またはポリライン）の幅もまた、同様であり、Ｃｐｐは、４λであり、セル＿高さは、２４λであり、インバータスタンダードセル５００のセル面積（黒破線の矩形で記されている、２×Ｃｐｐ×セル＿高さ）は、１９２λ2である。
図５（ｃ）～図５（ｆ）は、λが５ｎｍに設定される際に、図５（ａ）および図５（ｂ）に基づいて、新規なインバータスタンダードセル５００を形成するための一連の処理レイアウトを示す図である。図５（ａ）に示されるように、複数の組のフィン構造（たとえば、複数の水平フィン）が、半導体基板（図示せず）上に形成され、半導体基板のｎ＿ウェル領域内に形成される２つの隣接フィン５０１は、ＰＭＯＳトランジスタの活性領域として使用される。半導体基板内に形成され、ＰＭＯＳに隣接する２つの隣接フィン５０２は、ＮＭＯＳトランジスタの活性領域として使用される。ここでは、半導体基板内に、および、ＮＭＯＳトランジスタとＰＭＯＳトランジスタとの間に形成される２つの隣接フィン５０３は、２つのダミーフィンとしての役割を果たし得る。図５（ｃ）では、ＰＭＯＳトランジスタとＮＭＯＳトランジスタとの間の間隙は、３×Ｆｐ－Ｆｗに等しいか、または略等しく、Ｆｐは、２つの隣接フィン構造間の、図５（ａ）に示されるフィンピッチ距離であり（たとえば、Ｆｐ＝３λであり）、Ｆｗは。フィン構造のフィン幅である。本実施形態では、フィン幅Ｆｗは、λ（最小加工寸法）に設定される。よって、ＰＭＯＳトランジスタとＮＭＯＳトランジスタとの間の間隙は、３×Ｆｐ－λに等しいか、または略等しい（たとえば、間隙＝８λである）。
さらに、複数のゲート線５０４（または、ポリライン）が、半導体基板上であって、ＰＭＯＳトランジスタと、ＮＭＯＳトランジスタと、ダミーフィンとのフィン構造にまたがって形成されている。本実施形態では、２つのゲート線またはポリライン間の間隙（Ｃｐｐ、図５（ａ）に記されている）は、最小で４λである。図５（ｃ）では、複数のソース／ドレインコンタクトＡＡ＿ＣＴ５０５（金属－１層（Ｍ１）にソース／ドレイン領域の活性領域を接続するための開口ビアマスク層）およびゲートコンタクトＧａｔｅ＿ＣＴ５０６（金属－２層（Ｍ２）にポリラインを直接接続するための開口ビアマスク層）が形成されている。図５（ｄ）では、複数の金属－１層（Ｍ１）５０７（幅：λまたはそれよりも大きい）が形成され、複数のソース／ドレインコンタクト５０５（ＡＡ＿ＣＴマスク）を接続するが、ゲートコンタクトＧａｔｅ＿ＣＴ５０６は、金属－１層（Ｍ１）５０７に接続されない。図５（ｅ）では、金属－１層（Ｍ１）５０７を金属－２層（Ｍ２）に接続するための複数のビア１ ５０８が、金属－１層（Ｍ１）５０７の頂部上に形成されている。図５（ｆ）では、複数の金属－２層（Ｍ２）５０９が形成されて、複数のビア１ ５０８をＶｄｄ、出力端子、およびＶｓｓそれぞれに接続し、１つのさらなる金属－２層（Ｍ２）５１０が形成され、ゲートコンタクトＧａｔｅ＿ＣＴ５０６を入力端子に直接接続する。
図６（ａ）は、本発明の別の実施形態によるスタンダードセル６００のスティック線図を示している。図６（ｂ）は、図６（ａ）によるインバータセル６００の（λ換算での）寸法を有するスティック線図である。構造を明瞭および簡潔に説明する目的で、インバータスタンダードセル６００のゲートレベルおよび拡散レベルが描かれているに過ぎない。
インバータスタンダードセル６００は、ＮＭＯＳトランジスタおよびＰＭＯＳトランジスタを含み、ＰＭＯＳトランジスタは、半導体基板（図示せず）のｎ＿ウェル領域内に形成される２つのフィン（それらの間のピッチ距離Ｆｐは３λである）からなる第１のフィン構造と、上記フィン構造を覆うゲートとを有し、ＮＭＯＳトランジスタは、半導体基板（図示せず）のｐ＿ウェル領域内に形成される２つのフィン（それらの間のピッチ距離Ｆｐは３λである）からなる第２のフィン構造と、上記第２のフィン構造を覆うゲートとを有している。ＮＭＯＳトランジスタは、間隙により、ＰＭＯＳトランジスタと離間しており、ＮＭＯＳトランジスタとＰＭＯＳトランジスタとの間に配置される１つのダミーフィンのみが存在している。
インバータスタンダードセル６００の面積寸法により、コンパクトな設計が実現されることがあり、インバータスタンダードセル６００の最小加工寸法（λ）が、異なるテクノロジノードに対して漸進的に（たとえば、２２ｎｍから１６ｎｍまで、または２２ｎｍから５ｎｍまで）減少するにつれ、λ2換算でのインバータスタンダードセル６００の面積寸法は、同じであるか、または略同じである。本実施形態では、活性領域またはフィンの幅は、λであり、ゲート線（またはポリライン）の幅も同様であり、Ｃｐｐは、４λであり、セル＿高さは、２１λであり、インバータスタンダードセル６００のセル面積（黒破線の矩形で記されている、２×Ｃｐｐ×セル＿高さ）は、１６８λ2である。
図６（ｃ）～図６（ｆ）は、λが５ｎｍに設定される際に、図６（ａ）および図６（ｂ）に基づいて、新規なインバータスタンダードセル６００を形成するための一連の処理レイアウトを示す図である。図６（ａ）に示されるように、複数の組のフィン構造（たとえば、複数の水平フィン）が、半導体基板（図示せず）上に形成され、半導体基板のｎ＿ウェル領域内に形成される２つの隣接フィン６０１は、ＰＭＯＳトランジスタの活性領域として使用される。半導体基板内に形成されるｎ＿ウェル領域内に形成され、ＰＭＯＳに隣接する２つの隣接フィン６０２は、ＮＭＯＳトランジスタの活性領域として使用される。ここでは、半導体基板内であって、ＮＭＯＳトランジスタとＰＭＯＳトランジスタとの間に形成される１つのみのフィン６０３は、ダミーフィンとしての役割を果たし得る。図６（ｃ）では、ＰＭＯＳトランジスタとＮＭＯＳトランジスタとの間の間隙は、２×Ｆｐ－Ｆｗに等しいか、または略等しく、Ｆｐは、図６（ａ）に示される、２つの隣接フィン構造間のフィンピッチ距離であり（たとえば、Ｆｐ＝３λであり）、Ｆｗは、フィン構造のフィン幅である。本実施形態では、フィン幅Ｆｗは、λ（最小加工寸法）に設定される。よって、ＰＭＯＳトランジスタとＮＭＯＳトランジスタとの間の間隙は、２×Ｆｐ－λに等しいか、または略等しい（たとえば、間隙＝５λである）。
さらに、複数のゲート線６０４（または、ポリライン）が、半導体基板上であって、ＰＭＯＳトランジスタと、ＮＭＯＳトランジスタと、ダミーフィンとのフィン構造にまたがって形成されている。本実施形態では、２つのゲート線またはポリライン間の間隙（Ｃｐｐ、図６（ａ）に記されている）は、最小で４λである。図６（ｃ）では、複数のソース／ドレインコンタクトＡＡ＿ＣＴ６０５（金属－１層（Ｍ１）にソース／ドレイン領域の活性領域を接続するための開口ビアマスク層）、およびゲートコンタクトＧａｔｅ＿ＣＴ５０６（金属－２層（Ｍ２）にポリラインを直接接続するための開口ビアマスク層）が形成されている。図６（ｄ）では、複数の金属－１層（Ｍ１）６０７（幅：λまたはそれよりも大きい）が形成され、複数のソース／ドレインコンタクト６０５（ＡＡ＿ＣＴマスク）を接続するが、ゲートコンタクトＧａｔｅ＿Ｃ６０６は、金属－１層（Ｍ１）６０７に接続されない。図６（ｅ）では、金属－１層（Ｍ１）６０７を金属－２層（Ｍ２）に接続するための複数のビア１ ６０８が、金属－１層（Ｍ１）６０７に基づいて形成されている。図６（ｆ）では、複数の金属－２層（Ｍ２）６０９が形成され、複数のビア１ ６０８をＶｄｄ、出力端子、およびＶｓｓそれぞれに接続し、１つのさらなる金属－２層（Ｍ２）６１０が形成され、ゲートコンタクトＧａｔｅ＿Ｃ６０６を入力端子に直接接続する。
図７（ａ）は、本発明の別の実施形態によるスタンダードセル７００のスティック線図を示している。図７（ｂ）は、図７（ａ）によるインバータセル７００の（λ換算での）寸法を有するスティック線図である。構造を明瞭および簡潔に説明する目的で、インバータスタンダードセル７００のゲートレベルおよび拡散レベルが描かれているに過ぎない。
インバータスタンダードセル７００は、ＮＭＯＳトランジスタおよびＰＭＯＳトランジスタを含み、ＰＭＯＳトランジスタは、半導体基板（図示せず）のｎ＿ウェル領域内に形成される２つのフィン（それらの間のピッチ距離Ｆｐは３．５λである）からなる第１のフィン構造と、上記フィン構造を覆うゲートとを有し、ＮＭＯＳトランジスタは、半導体基板（図示せず）のｐ＿ウェル領域内に形成される２つのフィン（それらの間のピッチ距離Ｆｐが３．５λである）からなる第２のフィン構造と、上記第２のフィン構造を覆うゲートとを有している。ＮＭＯＳトランジスタは、間隙により、ＰＭＯＳトランジスタと離間しており、ＮＭＯＳトランジスタとＰＭＯＳトランジスタとの間に配置される１つのダミーフィンのみが存在している。
インバータスタンダードセル７００の面積寸法により、コンパクトな設計が実現される場ことがあり、インバータスタンダードセル７００の最小加工寸法（λ）が、異なるテクノロジノードに対して漸進的に（たとえば、２２ｎｍから１６ｎｍまで、または２２ｎｍから５ｎｍまで）減少するにつれ、λ2換算でのインバータスタンダードセル７００の面積寸法は、同じであるか、または略同じである。本実施形態では、活性領域またはフィンの幅は、λであり、ゲート線（またはポリライン）の幅もまた、同様であり、Ｃｐｐは、４λであり、セル＿高さは、２１λであり、インバータスタンダードセル５００のセル面積（黒破線の矩形で記されている、２×Ｃｐｐ×セル＿高さは、１６８λ2である。
図７（ｃ）～図７（ｆ）は、λが５ｎｍに設定される際に、図７（ａ）および図７（ｂ）に基づいて、新規なインバータスタンダードセル６００を形成するための一連の処理レイアウトを示す図である。図７（ａ）に示されるように、複数の組のフィン構造（たとえば、複数の水平フィン）が、半導体基板（図示せず）上に形成され、半導体基板のｎ＿ウェル領域内に形成される２つの隣接フィン７０１は、ＰＭＯＳトランジスタの活性領域として使用される。半導体基板内に形成されるｎ＿ウェル領域内に形成され、ＰＭＯＳに隣接する２つの隣接フィン７０２は、ＮＭＯＳトランジスタの活性領域として使用される。ここでは、半導体基板内であって、ＮＭＯＳトランジスタとＰＭＯＳトランジスタとの間に形成されるダミーフィンは存在していない。図７（ｃ）では、ＰＭＯＳトランジスタとＮＭＯＳトランジスタとの間の間隙は、Ｆｐ－Ｆｗに等しいか、または略等しく、Ｆｐは、図７（ａ）に示される、２つの隣接フィン構造間のフィンピッチ距離であり（たとえば、Ｆｐ＝３．５λであり）、Ｆｗは、フィン構造のフィン幅である。本実施形態では、フィン幅Ｆｗは、λ（最小加工寸法）に設定される。よって、ＰＭＯＳトランジスタとＮＭＯＳトランジスタとの間の間隙は、Ｆｐ－λに等しいか、または略等しい（たとえば、間隙＝２．５λである）。
さらに、複数のゲート線７０４（または、ポリ（Ｐｏｌｙ）ライン）が、半導体基板上であって、ＰＭＯＳトランジスタと、ＮＭＯＳトランジスタと、ダミーフィンとのフィン構造にまたがって形成されている。本実施形態では、２つのゲート線またはポリライン間の間隙（Ｃｐｐ、図７（ａ）に記されている）は、最小で４λである。図７（ｃ）では、複数のソース／ドレインコンタクトＡＡ＿ＣＴ７０５（金属－１層（Ｍ１）にソース／ドレイン領域の活性領域を接続するための開口ビアマスク層）、およびゲートコンタクトＧａｔｅ＿ＣＴ７０６（金属－２層（Ｍ２）にポリラインを直接接続するための開口ビアマスク層）が形成されている。図７（ｄ）では、複数の金属－１層（Ｍ１）７０７（幅：λまたはそれよりも大きい）が形成され、複数のソース／ドレインコンタクト７０５（ＡＡ＿ＣＴマスク）を接続するが、ゲートコンタクトＧａｔｅ＿Ｃ７０６は、金属－１層（Ｍ１）７０７に接続するものでない。図７（ｅ）では、金属－１層（Ｍ１）７０７を金属－２層（Ｍ２）に接続するための複数のビア１ ７０８が、金属－１層（Ｍ１）７０７に基づいて形成されている。図７（ｆ）では、複数の金属－２層（Ｍ２）７０９が形成され、複数のビア１ ７０８をＶｄｄ、出力端子、およびＶｓｓそれぞれに接続し。１つのさらなる金属－２層（Ｍ２）７１０が形成され、ゲートコンタクトＧａｔｅ＿Ｃ７０６を入力端子に直接接続する。
従来のスタンダードセルは、金属－１層（Ｍ１）をバイパスすることなく、ゲートまたはソース／ドレインが金属－２層（Ｍ２）に直接接続することを可能にするものでないことがある。本発明は、以下のように、ゲート／ソース／ドレインが、１つの垂直導電性プラグにより、遷移金属－１層なしで、自己整合方式で金属－２相互接続層に直接接続され得る新規なスタンダードセル構造を開示している。
図５（ａ）～図５（ｆ）、図６（ａ）～図６（ｆ）、および図７（ａ）～図７（ｆ）では、省略されている記号の意味は、以下の通りである。
さらに、インバータスタンダードセル５００のそれらの寸法は、新規なインバータスタンダードセル５００内のＰＭＯＳトランジスタおよびＮＭＯＳトランジスタのソース、ドレイン、およびゲートの直線寸法を正確に制御することにより、容易に実現されることがあり、直線寸法は、現在利用可能なテクノロジノードの寸法（または最小加工寸法）に関係なく、最小で、最小加工寸法であるラムダ（Ｌａｍｂｄａ）（λ）であることがある。
従来のスタンダードセルでは、製造プロセスの微細化が、最小で、２８ｎｍまたはそれ未満（いわゆる、「最小加工寸法」、「λ」、または「Ｆ」）までの場合にも、スタンダードセルに使用される金属酸化物半導体電界効果トランジスタ（ｍＭＯＳＦＥＴ）の寸法は、比例して小さくできなかった。しかし、本実施形態では、（図５（ａ）中のＰＭＯＳトランジスタおよびＮＭＯＳトランジスタなどの）隣接する２つのトランジスタが、ドレイン／ソースを介して互いに接続されると、隣接する２つのトランジスタのゲートのエッジ間の距離（すなわち、ラッチアップ距離）は、最小で８λであり得る。さらに、ソース、ドレイン、およびゲート用のコンタクトホールの直線寸法が、λ未満、たとえば０．６λ～０．８λであることが、ドレイン領域内で（、同様に、ソース領域およびゲート領域内で）実現され得る。
図５（ｂ）、図６（ｂ）、および図７（ｂ）に示されるように、ＰＭＯＳおよびＮＭＯＳのそれぞれは、適度なＷ／Ｌ比を維持するために複数の活性領域を含んでいる。（金属－１層（Ｍ１）との接続のための）ソース／ドレインコンタクトＡＡ＿ＣＴは、活性領域内に形成され得る。本発明は、ゲートレベルマスク（Gate-Level Mask）上に付加される、一時的なダミーシールドゲート（dummy shield gate：ＤＳＧ）を使用して、フォトリソグラフィ位置ずれ許容度（Photolithographic Misalignment Tolerances：ＭＴＰ）を回避することにより、ソース領域と分離領域との間の、ゲートエッジから境界エッジまでの設計距離（ＧＥＢＥＳＩ）を大きくすることを実現する。
たとえば、図８（ａ）は、本発明の一実施形態による、新規なスタンダードセルにおいて使用される、微細化された金属酸化物半導体電界効果トランジスタ（ｍＭＯＳＦＥＴ）８００の例である。図８（ａ）に示されるように、ｍＭＯＳＦＥＴ８００は、（１）長さＧ（Ｌ）および幅Ｇ（Ｗ）を有するゲート構造８１０を、（２）ゲート構造８１０のエッジから分離領域８０５のエッジまでの直線寸法である長さＳ（Ｌ）および幅Ｓ（Ｗ）を有するソース８０３をゲート構造８１０の左側に、（３）ゲート構造８１０のエッジから分離領域８０５のエッジまでの直線寸法である長さＤ（Ｌ）および幅Ｄ（Ｗ）を有するドレイン８０７をゲート構造８１０の右側に、（４）それぞれＣ－Ｓ（Ｌ）ならびにＣ－Ｓ（Ｗ）と表記される開口の長さおよび幅を有する、自己整合技術によって形成されているコンタクトホール８０９をソース８０３の中心に、（５）それぞれＣ－Ｄ（Ｌ）ならびにＣ－Ｄ（Ｗ）と表記される開口の長さおよび幅を有する、自己整合技術によって形成されるコンタクトホール８１１を同様にドレイン８０７の中心に含んでいる。長さＧ（Ｌ）、長さＤ（Ｌ）および長さＳ（Ｌ）は、最小で、最小加工寸法λに正確に制御され得る。さらに、Ｃ－Ｓ（Ｌ）およびＣ－Ｓ（Ｗ）と表記される開口の長さおよび幅、または、Ｄ－Ｓ（Ｌ）およびＤ－Ｓ（Ｗ）と表記される開口の長さおよび幅は、λ未満、たとえば０．６λ～０．８λであり得る。
以下では、本発明のスタンダードセルにおいて使用されている上記ｍＭＯＳＦＥＴ８００の製造プロセスについて簡単に説明する。ｍＭＯＳＦＥＴ８００の構造、およびその製造プロセスの詳細な説明は、２０２０年１２月３１日に出願され、「ＭＩＮＩＡＴＵＲＩＺＥＤ ＴＲＡＮＳＩＳＴＯＲ ＳＴＲＵＣＴＵＲＥ ＷＩＴＨ ＣＯＮＴＲＯＬＬＥＤ ＤＩＭＥＮＳＩＯＮＳ ＯＦ ＳＯＵＲＣＥ／ＤＲＡＩＮ ＡＮＤ ＣＯＮＴＡＣＴ－ＯＰＥＮＩＮＧ ＡＮＤ ＲＥＬＡＴＥＤ ＭＡＮＵＦＡＣＴＵＲＥ ＭＥＴＨＯＤ」と題された米国特許出願番号第１７／１３８，９１８号において開示されており、米国特許出願番号第１７／１３８，９１８号の内容全体は、本明細書中、参照によって援用される。
図８（ｂ）に示されるように、パッド酸化物層８０２が形成され、パッド窒化物層８０４が基板８０１上に成膜される。ｍＭＯＳＦＥＴ８００の活性領域はまた、画定されており、活性領域の外部のシリコン材料の部分を除去して、トレンチ構造を生成する。トレンチ構造内に、酸化物－１層が成膜され、エッチバックされて、シリコン基板の原水平表面（「ＨＳＳ」）の下方に、シャロートレンチアイソレーション（ＳＴＩ－酸化物１）８０６を形成する。
パッド酸化物層８０２およびパッド窒化物層８０４が除去され、誘電絶縁体８１２がＨＳＳの上に形成される。次いで、ＨＳＳの上方に、ゲート層８１０および窒化物層８１４が成膜され、ゲート層８１０および窒化物層８１４がエッチングされて、ｍＭＯＳＦＥＴの真性ゲート（true gate：ＴＧ）および真性ゲートに対して所望の直線距離を有するダミーシールドゲート（ＤＳＧ）を形成する。図８（ｃ）に示されるように、真性ゲート（ＴＧ）の長さはλであり、ダミーシールドゲート（ＤＳＧ）の長さもλであり、真性ゲート（ＴＧ）およびダミーシールドゲート（ＤＳＧ）のエッジ間の距離もλである。
次いで、スピンオン誘電体（ＳＯＤ）７１２を成膜し、次いで、ＳＯＤ７１２をエッチバックする。図８（ｄ）に示されるように、フォトリソグラフィマスク技術によって適切に設計されたゲートマスク層８０２を形成する。その後、図８（ｅ）に示されるように、異方性エッチング技術を利用して、ダミーシールドゲート（ＤＳＧ）の上方の窒化物層６１４を除去し、ダミーシールドゲート（ＤＳＧ）と、ダミーシールドゲート（ＤＳＧ）に対応する誘電絶縁体６１２の部分と、ダミーシールドゲート（ＤＳＧ）に対応するｐ型基板６０１とを除去する。
さらに、図８（ｆ）に示されるように、ゲートマスク層８０２を除去し、ＳＯＤ７１２をエッチングし、ＳＴＩ－酸化物－２ １００２を成膜し、次いで、エッチバックする。次いで、図８（ｇ）に示されるように、酸化物－３層を成膜およびエッチバックして酸化物－３スペーサ１５０２を形成し、ｐ型基板６０１内に低濃度ドープドレイン（ＬＤＤ）１５０４を形成し、窒化物層を成膜およびエッチバックして窒化物スペーサ１５０６を形成し、誘電絶縁体４０２を除去する。
さらに、図８（ｈ）に示されるように、選択エピタキシャル成長（ＳＥＧ）技術を利用して、真性シリコン電極１６０２を成長させる。次いで、図８（ｉ）に示されるように、ＣＶＤ－ＳＴＩ－酸化物３層１７０２を成膜およびエッチバックし、真性シリコン１６０２を除去し、ｍＭＯＳＦＥＴのソース領域（ｎ＋ソース）１７０４およびドレイン領域（ｎ＋ドレイン）１７０６を形成する。ソース領域（ｎ＋ソース）１７０４およびドレイン領域（ｎ＋ドレイン）１７０６は、真性ゲート（ＴＧ）と、ＣＶＤ－ＳＴＩ－酸化物３層１７０２であって、その位置が元々、ダミーシールドゲート（ＤＳＧ）によって占められるＣＶＤ－ＳＴＩ－酸化物３層１７０２との間に形成され、よって、ソース領域（ｎ＋ソース）１７０４（またはドレイン領域（ｎ＋ドレイン）１７０６）の長さおよび幅は、最小でλであり得る。ソース領域（ｎ＋ソース）１７０４（またはドレイン領域（ｎ＋ドレイン）１７０６）の開口は、λ未満、たとえば０．８λであり得る。図８（ｊ）に示されるように、そうした開口は、さらなる酸化物スペーサ１８０２が形成される場合に、縮小され得る。
さらに、新規なスタンダードセルによって、第１の金属相互接続（Ｍ１層）が、自己整合性微細化コンタクトによって、従来のコンタクトホール開口マスクおよび／またはＭ１接続用の金属－０媒介層（translation layer）を使用することなく、ゲート、ソース、および／またはドレイン領域を直接接続する。図８（ｉ）に続いて、ＳＯＤ層１９０１が成膜されて、ソース領域（ｎ＋ソース）１７０４（またはドレイン領域（ｎ＋ドレイン）１７０６）の開口１８０４を含む、基板上の空孔を充填する。次いで、図８（ｋ）に示されるように、ＣＭＰを使用して表面を平坦にする。図８（ｌ）は、図８（ｋ）の上面図であり、水平方向における複数のフィンガを示している。
さらに、図８（ｍ）に示されるように、適切に設計されているマスクを使用し、光抵抗層１９０２を実施し、それにより、図８（ｌ）中のＹ軸に沿ってゲート拡張領域のエリアを露出させるための、長さＧＲＯＣ（Ｌ）の別個の空間を有する、図８（ｌ）中のＸ軸に沿った特定のストライプパターンがもたらされる。図８（ｍ）に示されるように、最もアグレッシブなデザインルールは、ＧＲＯＣ（Ｌ）＝λである場合である。次いで、（図８（ｎ）に示される）異方性エッチング技術を使用して、露出したゲート拡張領域内の窒化物（Ｎｉｔｒｉｄｅ）キャップ層を除去して、導電性金属ゲート層を露呈する。
その後、光抵抗層１９０２を除去し、次いで、ソース領域１７０４およびドレイン領域１７０６の両方の頂部上の開口領域が再び露呈されるようにＳＯＤ層１９０１を除去する。次いで、適切に設計された厚さを有する酸化物層１９０４を成膜し、次いで、異方性エッチング技術を使用して、ソース領域１７０４と、ドレイン領域１７０６と、露出したゲート拡張領域１９０３との開口領域内の４つの側壁上にスペーサを形成する。したがって、自然に構築されるコンタクトホール開口が、露出したゲート拡張領域、ソース領域１７０４、およびドレイン領域１７０６それぞれの中に形成される。図８（ｏ）は、そうしたトランジスタ構造の断面を示している。図８（ｐ）は、図８（ｏ）中のそうしたトランジスタ構造の上面図を示している。露出したゲート拡張領域１９０３内の開口の垂直長ＣＲＭＧ（Ｌ）は、λであり得る長さＧＲＯＣ（Ｌ）よりも小さい。
最後に、適切に設計された厚さを有する金属－１層１９０５を形成して、前述のコンタクトホール開口のすべてのホールを充填し、ウェーハ表面のトポグラフィに沿う平滑な平坦面となる。次いで、図８（ｑ）に示されるように、フォトリソグラフィマスク技術を使用して、コンタクトホール開口それぞれの間の接続の全てを生成し、必要な金属－１相互接続ネットワークを実現する。図８（ｒ）は、図８（ｑ）に示されるｍＭＯＳＦＥＴ８００の上面図である。よって、この金属－１層は、すべてのトランジスタを接続する直接相互接続機能とともに、ゲートおよびソース／ドレインに対するコンタクト充填、ならびにプラグ接続の機能の両方を実現するタスクを完了する。高価であり、非常に厳密に制御される従来のコンタクトホールマスクを使用し、特に、数十億個のトランジスタの水平方向の幾何学的形状をさらに微細化するうえで、最も困難な課題であろう、コンタクトホール開口を穿孔するというその後の非常に困難なプロセスを続行する必要性は存在しない。さらに、それは、コンタクトホール開口内への金属プラグの挿入、および（たとえば、金属ゼロ構造を生成する特定の最先端技術に明確に必要とされる）複雑な統合処理工程によって、金属スタッドを実現するためのＣＭＰプロセスの両方を行うことを排除する。
それにより、（図５（ｂ）に示されるようなＡＡ＿ＣＴなどの）ソース／ドレインコンタクトの寸法は、テクノロジノードの寸法（または最小加工寸法）に関係なく、最小でλ×λになり得る。同様に、（金属２層（図５（ｂ）に示されるＭ２）との直接の接続のためのゲート＿ＣＴなどの）ゲートコンタクトは、ゲートまたはポリライン上に形成されることがあり、ゲートコンタクトの寸法もλ×λである。すなわち、スタンダードセル内の、（図５（ａ）中のＰＭＯＳトランジスタ、ＮＭＯＳトランジスタなどの）トランジスタのソース、ドレイン、およびゲートと、それらのコンタクトとの直線寸法は、正確に制御されることがあり、直線寸法は、最小で、最小加工寸法であるラムダ（Ｌａｍｂｄａ）（λ）であり得る。本実施形態では、ソース／ドレインコンタクト寸法は、より大きく（たとえば、λ（Ｙ方向の幅）×２λ（Ｘ方向の長さ）に）なり、２つのゲートまたはポリライン間の間隙は、３λよりも大きく（たとえば、４または５λに）なる。
さらに、前述のように、従来のスタンダードセルは、Ｍ１構造をバイパスすることなく、ゲートまたは拡散部がＭ２に直接接続することを可能としないことがある。本発明は、ゲート（Ｇａｔｅ）または拡散（ソース／ドレイン）エリアが、遷移層Ｍ１なしで、同じダイ上のその他の場所において、コンタクトおよびビア１を作製する構築フェーズ中にそれぞれ形成されるコンタクト－Ａおよびビア１－Ａからなる１つの垂直導電性プラグによって、自己整合方式で、Ｍ２相互接続層に直接接続される新規なスタンダードセルを開示している。その結果、一方のＭ１相互接続と他方のＭ１相互接続との間の必要な空間、および特定の配線接続におけるブロッキングの問題が軽減される。
以下では、ゲートおよび拡散（ソース／ドレイン）エリアが、自己整合方式で、遷移層Ｍ１なしで、Ｍ２相互接続層に直接接続される、本発明の別の実施形態によるスタンダードセルにおいて使用されるｍＭＯＳＦＥＴ９００について簡単に説明する。図９（ａ）はｍＭＯＳＦＥＴ９００の構築フェーズの上面図であり、図９（ｂ）および図９（ｃ）は、図９（ａ）に示される切断線Ｃ９Ａ１および切断線Ｃ９Ａ２にそれぞれに沿う、トランジスタの構築フェーズの２つの断面である。
図９（ｂ）および図９（ｃ）に示されるように、ｍＭＯＳＦＥＴ９００は、シャロートレンチアイソレータ（ＳＴＩ）９０５によって形成および制限される。ｍＭＯＳＦＥＴ９００は、ゲート端子９０２と、ゲート端子９０２の下にあるトランジスタチャネル領域９０３と、ソース／ドレイン領域９０４とを有する。ゲート端子９０２は、ゲート誘電体層９０２ａと、ゲート誘電体層９０２ａの上に形成されるゲート導電層９０２ｂと、ゲート導電層９０２ｂの上に形成されるシリコン領域（またはシード領域）９０２ｃとを備える。シリコン領域９０２ｃは、ポリシリコンまたは非晶質シリコンで作製されることがある。ゲート端子９０２は、シリコン領域９０２ｃの頂部の上に、キャップ層９０２ｄ（たとえば、窒化物層）をさらに含み、（たとえば、窒化物スペーサ９０２ｓ１および熱酸化物スペーサ９０２ｓ２を含む）少なくとも１つのスペーサをゲート誘電体層９０２ａ、ゲート導電層９０２ｂ、およびシリコン領域９０２ｃの側壁の上にさらに含んでいる。第１の誘電体層９２０は、ＳＴＩ９０５とともに、ゲート端子９０２およびソース／ドレイン領域９０４を含むｍＭＯＳＦＥＴ９００の活性領域を少なくとも覆って、半導体基板９０１上に形成される。
（オープンホール９０７ａおよび９０７ｂなどの）複数のオープンホールは、第１の誘電体層９２０内に形成され、シリコン領域９０２ｃの頂部分９１およびソース／ドレイン領域９０４の頂部分９２を露呈する。いくつかの実施形態では、オープンホール９０７ａおよび９０７ｂは、フォトリソグラフィプロセスによって形成され、第１の誘電体層９２０の部分を除去して、シリコン領域９０２ｃの上記部分と、ソース／ドレイン領域９０４のドレイン端子のシリコン領域とを露出させる。一例では、オープンホール９０７ａおよび９０７ｂそれぞれは、最小加工寸法（たとえば、ｍＭＯＳＦＥＴ９００の臨界寸法）に等しい寸法であり得る。当然、オープンホール９０７ａおよび９０７ｂの寸法は、最小加工寸法より大きいことがある。オープンホール９０７ａおよび９０７ｂの底部（すなわち、露呈されている頂部分９１および露呈されている頂部分９２）はそれぞれ、多結晶／非晶質シリコン、または高い導電性を有する高濃度不純物濃度を有する結晶シリコンのいずれかを有する材料で作製される。ゲート端子の露出したシリコン領域９０２ｃおよびソース／ドレイン端子の露出したシリコン領域は、選択エピタキシャル成長技術（ＳＥＧ）によってシード領域に基づいて、ピラーを成長させるためのシード領域である。
次いで、図９（ｄ）～図９（ｆ）に示されるように、高濃度ドープ導電性シリコンプラグ（または導体ピラー）が、露呈されている頂部分９１および露呈されている頂部分９２に基づいて、ＳＥＧによって成長し、第１の導体ピラー部９３１ａおよび第３の導体ピラー部９３１ｂを形成する。次いで、第１の誘電体副層９４０が、第１の誘電体副層９４０の頂面９４０ｓが第１の導体ピラー部９３１ａおよび第３の導体ピラー部９３１ｂの頂面と略同一平面上にあるように、第１の誘電体層９２０の上に形成される。第１の導体ピラー部９３１ａおよび第３の導体ピラー部９３１ｂの「露出したヘッド」（または露出した頂面）は、その後のＳＥＧプロセスのシード部として使用され得る。さらに、第１の導体ピラー部９３１ａおよび第３の導体ピラー部９３１ｂのそれぞれは、その頂部分内にシード領域またはシードピラーを有し、そうしたシード領域またはシードピラーは、以下の選択エピタキシャル成長に使用され得る。続いて、第２の導体ピラー部９３２ａが、第２の選択エピタキシャル成長によって、第１の導体ピラー部９３１ａ上に形成され、第４の導体ピラー部９３２ｂが、第３の導体ピラー部９３１ｂ上に形成される。図９（ｄ）は、本開示の一実施形態による、第２の導体ピラー部９３２ａおよび第４の導体ピラー部９３２ｂが第１の導体ピラー部９３１ａおよび第３のピラー部９３１ｂ上にそれぞれ形成された後の構造を示す上面図である。図９（ｅ）は、図９（ｄ）に描かれる切断線Ｃ９Ｄ２に沿って切断した断面図である。図９（ｆ）は、図９（ｄ）に描かれる切断線Ｃ９Ｄ１に沿って切断した断面図である。
さらに、図９（ｇ）～図９（ｉ）に示されるように、銅（Ｃｕ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、または他の好適な導電性材料などの第１の導電層９５０が、第１の誘電体副層９４０の頂面９４０ｓ上に成膜され得る。次いで、第２の導電性副層９６０が第１の導電層９５０上に成膜される。第１の導電層９５０および第２の誘電体副層９６０がパターニングされて、開口中空９０９を画定し、第１の導体ピラー９３０Ａは、第１の導電層９５０および第２の誘電体副層９６０に接触することなく、開口中空９０９を貫通する。図９（ｇ）は、本開示の一実施形態による、第１の導電層９５０および第２の誘電体副層９６０が第１の誘電体副層９４０の上に形成された後の構造を示す上面図である。図９（ｈ）は、図９（ｇ）に描かれる切断線Ｃ９Ｇ１に沿って切断した断面図である。図９（ｉ）は、図９（ｇ）に描かれる切断線Ｃ９Ｇ２に沿って切断した断面図である。
また、図９（ｊ）～９（ｌ）に示されるように、上部誘電体層９７０が成膜されて、第２の誘電体副層９６０および第１の誘電体副層９４０を覆って開口中空９０９を充填する。上部誘電体層９７０の頂面９７０ｓは、（第１の導体ピラー部またはサブピラー９３１ａ、および第２の導体ピラー部またはサブピラー９３２ａを含む）第１の導体ピラー９３０Ａおよび（第３の導体ピラー部またはサブピラー９３１ｂおよび第４の導体ピラー部またはサブピラー９３２ｂを含む）第２の導体ピラー９３０Ｂの頂面９３０ｔよりも低い。次いで、上部導電層９８０が上部誘電体層９７０の上に形成され、第１の導体ピラー９３０Ａは、上部導電層９８０に接続するが、第１の導電層９５０とは接続されない。この例では、図９（ｊ）は、本開示の一実施形態による、導電層９８０が上部誘電体層９７０の上に形成された後の構造を示す上面図である。図９（ｋ）は、図９（ｊ）に描かれる切断線Ｃ９Ｊ１に沿って切断した断面図である。図９（ｌ）は、図９（ｊ）に描かれる切断線Ｃ９Ｊ２に沿って切断した断面図である。
前述のように、ゲート端子の露出したシリコン領域７０２ｃおよびソース／ドレイン端子の露出したシリコン領域のそれぞれは、選択エピタキシャル成長技術（ＳＥＧ）によって、シード領域に基づいて、ピラーを成長させるためのシード領域を有する。さらに、第１の導体ピラー部９３１ａおよび第３の導体ピラー部９３１ｂのそれぞれも、その頂部分内にシード領域またはシードピラーを有し、そうしたシード領域またはシードピラーは、以下の選択エピタキシャル成長に使用され得る。本実施形態は、導電端子の頂部分上にシード部またはシードピラーが存在し、導体ピラー部が以下の選択エピタキシャル成長技術について構成される限り、１つの垂直導電性または導体プラグによって、自己整合方式で、（導電層Ｍ２、Ｍ３、．．ＭＸ－１に接続することなく）Ｍ１相互接続（一種の導電端子）または導電層がＭＸ相互接続層に直接接続することを可能にするようにも適用され得る。シード部またはシードピラーは、シリコンに限定されるものでなく、以下の選択エピタキシャル成長のために構成されるシードとして許容可能な任意の材料が使用され得る。
要約すれば、新規なスタンダードセル、およびスタンダードセルには、少なくとも以下の利点が存在する。
（１）スタンダードセル内のトランジスタのソース、ドレイン、およびゲートの直線寸法は、正確に制御され、直線寸法は、最小で、最小加工寸法であるラムダ（Ｌａｍｂｄａ）（λ）であり得る。したがって、隣接する２つのトランジスタがドレイン／ソースを介して互いに接続されている場合、トランジスタの長さ寸法は、最小で３λになり、隣接する２つのトランジスタのゲートのエッジ間の距離は最小で２λであり得る。当然、許容度目的で、トランジスタの長さ寸法は、約３λ～６λまたはそれより大きくなり、隣接する２つのトランジスタのゲートのエッジ間の距離は、８λまたはそれよりも大きくなり得る。
（２）第１の金属相互接続（Ｍ１層）は、自己整合性微細化コンタクトによって、従来のコンタクトホール開口マスクおよび／またはＭ１接続用の金属－０媒介層を使用することなく、ゲート、ソースおよび／またはドレイン領域を直接接続する。
（３）ゲートおよび／または拡散（ソース／ドレイン）エリアは、自己整合方式で、金属１層（Ｍ１）を接続することなく、金属２（Ｍ２）相互接続層に直接接続される。したがって、一方の金属１層（Ｍ１）相互接続層と他方の金属１層（Ｍ１）相互接続層との間の必要な空間、および、一部の配線接続におけるブロッキングの問題が軽減される。さらに、下部金属層が、導体ピラーによって上部金属層に直接接続されるが、導体ピラーが、下部金属層と上部金属層との間のいずれの中間金属層にも電気的に接続されない場合にも、同じ構造が適用され得る。
（４）スタンダードセル内の高レベル電圧Ｖｄｄおよび／または低レベル電圧ＶＳＳ用の金属配線は、シリコン基板の元のシリコン表面の下に配置されることがあり、よって、コンタクトの寸法同士、高レベル電圧Ｖｄｄおよび低レベル電圧ＶＳＳなどを接続する金属配線のレイアウト同士の干渉は、スタンダードセルの寸法が小さくされても回避され得る。さらに、Ｖｄｄまたはグランド接続用の金属２層（Ｍ２）または金属３層（Ｍ３）とソース／ドレイン領域を電気的に結合するために元々使用される、ソース／ドレイン領域用の開口は、新規なスタンダードセル、およびスタンダードセル内では省略され得る。
いくつかの代替的な実施形態では、導体ピラーは金属導体ピラーであることがあるか、または、金属導体ピラーと、その頂部分上のシード部もしくはシードピラーとを有する複合導体ピラーであることがある。たとえば、図１０（ａ）は、本開示の一実施形態による、新規なスタンダードセルにおいて使用されるｍＭＯＳＦＥＴ１０００の上面図である。図１０（ｂ）は、図８（ａ）に描かれる切断線Ｃ１０Ａ１に沿って切断した断面図である。図１０（ｃ）は、図１０（ａ）に描かれる切断線Ｃ１０Ａ２に沿って切断した断面図である。本実施形態では、相互接続層を接続するために使用される導体ピラーｍＭＯＳＦＥＴ１０００は、タングステンピラーおよび第１の高濃度ドープシリコンピラーを含み、その頂部分内にシード領域またはシードピラーを有する。
図１０（ａ）～図１０（ｃ）に示されるように、図９（ｊ）～図９（ｌ）中の、高濃度ドープＮ＋ポリシリコンピラー９３１ａ、９３２ａ、９３１ｂ、９３２ｂは除去され、タングステンピラー１０３０ｗ、ＴｉＮ層１０３０ｎ、および高濃度ドープシリコンピラーによって置換され得る。第１の導体ピラーは、（タングステンピラー８３０ｗおよびＴｉＮ層１０３０ｎを含む）金属ピラー部１０３０Ａと、高濃度ドープシリコンピラー１０１０ａとを含み、第２の導体ピラーは、（タングステンピラー１０３０ｗおよびＴｉＮ層１０３０ｎを含む）金属ピラー部１０３０Ｂと、高濃度ドープシリコンピラー１０１０ｂとを含む。高濃度ドープシリコンピラー１０１０ａおよび１０１０ｂは、以下で形成される金属接続を接続するように構成される導体ピラーを成長させるためのシード領域またはシードピラーとしての役割を果たす。たとえば、高濃度ドープシリコンピラー１０１０ａおよび１０１０ｂは、その上に別のシリコンピラーを成長させて、第１の誘電体副層１０４０の上に形成され、高濃度ドープシリコンピラー１０１０ａおよび１０１０ｂに電気的に接続される第１の導電層１０５０ａまたは１０５０ｂを接続するための以下のＳＥＧプロセスのシード領域またはシードピラーとしての役割を果たす。導体ピラーは、その頂部分内にシード領域またはシードピラーを有することがあり、以下のＳＥＧプロセスが、その上に別のシリコンピラーを成長させるために構成される導体ピラーのシード領域またはシードピラーであるため、ボーダレスコンタクトが実現される。
いくつかの実施形態では、（第１の金属副層１０５０ａまたは１０５０ｂなどの）金属コンタクト線の幅は、（高濃度ドープシリコンピラー１０１０ａまたは１０１０ｂなどの）コンタクトの幅と同じであるか、または略同じであり得る。当然、金属コンタクト線の幅は、第１のコンタクトの幅と異なり得る。図１０（ｄ）～図１０（ｆ）に示されるように、（第１の金属副層１０５０ａまたは第２の金属副層１０５０ｂなどの）金属導線の幅は、（最小で、高濃度ドープシリコンピラー１０１０ａまたは１０１０ｂの最小加工寸法であり得る）下方のコンタクトプラグの幅とも同じでない。しかし、金属導線と、下のコンタクトプラグとの間に位置ずれが存在し、フォトリソグラフィマスク位置ずれ許容度は、（第１の金属副層１０５０ａまたは第２の金属副層１０５０ｂなどの）金属導線が、（図１０（ｅ）および図１０（ｆ）に示されるような、高濃度ドープシリコンピラー１０１０ａまたは１０１０ｂなどの）コンタクトを完全には覆い得ないことを生じ得るが、コンタクトエリアの不足によって、金属導電層とコンタクトとの間の抵抗が高すぎることがあり得る心配はない。
よって、金属導線と、下方のコンタクトとの間の抵抗は、適切に制御され得る。ここで、本発明は、（ＳＥＧまたは他の選択成膜方法）選択成長を使用して、金属導線および下方のコンタクトプラグの両方を接続する特定の超高濃度ドープシリコン材料を成長させて、金属導線と下方のコンタクトプラグとの間の位置ずれによって発生する抵抗の問題を改善する。本実施形態では、さらなるＳＥＧプロセスが行われ、特定の超高濃度ドープシリコン材料（サイドピラー１０２０）を成長させて、金属導電層１０５０ａおよび１０５０ｂの垂直壁を取り付ける。図１０（ｄ）は本開示の別の実施形態による、新規なスタンダードセルにおいて使用される別のｍＭＯＳＦＥＴの上面図であり、図１０（ｅ）は、図１０（ｄ）に描かれる切断線Ｃ１０Ｄ１に沿って切断した断面図である。図１０（ｆ）は、図１０（ｄ）に描かれる切断線Ｃ１０Ｄ２に沿って切断した断面図である。
従来のスタンダードセルは、金属１層（Ｍ１）をバイパスすることなく、ゲートまたはソース／ドレインが金属２層（Ｍ２）に直接接続することを可能とし得ない。本発明は、ゲート／ソース／ドレインが、１つの垂直導電性プラグによって、自己整合方式で、遷移金属－１層（Ｍ１）なしで、金属－２相互接続層（Ｍ２）に直接接続され得る新規なスタンダードセル構造を開示している。金属－２相互接続層（Ｍ２）に直接接続されるゲートエリア／活性領域に関する詳細な説明は、２０２１年１１月１７日に出願され、「ＩＮＴＥＲＣＯＮＮＥＣＴＩＯＮ ＳＴＲＵＣＴＵＲＥ ＡＮＤ ＭＡＮＵＦＡＣＴＵＲＥ ＭＥＴＨＯＤ ＴＨＥＲＥＯＦ」と題された米国特許出願番号第１７／５２８，９５７号において開示されており、米国特許出願番号第１７／５２８，９５７号の内容全体は、本明細書中、参照によって援用される。
さらに、本発明は、ソースおよびドレイン領域が、絶縁体によって完全に分離される新規なＭＯＳ構造を開示しており、そうした絶縁体は、ラッチアップの問題に対する耐性を向上させるのみならず、シリコン基板内へのアイソレーション距離を増加させ、隣接するトランジスタ内の接合を分離して接合間の表面距離を低減（たとえば、３λ）し、スタンダードセルの寸法も同様となる。以下では、ＮＭＯＳならびにＰＭＯＳトランジスタ内のソースおよびドレイン領域のｎ＋とｐ＋との領域がそれぞれ、絶縁体によって完全に分離される新規なＣＭＯＳ構造について簡単に説明する。
本開示の別の実施形態による、新規なスタンダードセルにおいて使用されるＮＭＯＳトランジスタ５１の断面を示す図である図１１を参照されたい。ゲート誘電体層３３１および（ゲート金属などの）ゲート導電層３３２を備えるゲート構造３３が、（シリコン基板などの）半導体基板の水平表面または原表面の上方にある。（酸化物層および窒化物層の複合体などの）誘電体キャップ３３３が、ゲート導電層３３２の上方にある。さらに、酸化物層３４１および窒化物層３４２の複合体を含み得るスペーサ３４が、ゲート構造３３の側壁を覆うために使用される。トレンチがシリコン基板内に形成され、ソース領域５５およびドレイン領域５６の全部または少なくとも一部が、それぞれ、対応するトレンチ内に位置決めされる。ＭＯＳトランジスタ５２内のソース（またはドレイン）領域は、Ｎ＋領域または他の適切なドーププロファイル領域（たとえば、Ｐ－領域およびＰ＋領域からの漸進的な、または段階的な変化）を含み得る。
さらに、（窒化物または他の高ｋ誘電体材料などの）局所アイソレーション４８がトレンチ内に配置され、ソース領域の下に位置決めされ、別の局所アイソレーション４８が別のトレンチ内に配置され、ドレイン領域の下に位置決めされる。そうした局所アイソレーション４８は、シリコン基板の水平シリコン表面（ＨＳＳ）の下にあり、シリコン基板内への局所アイソレーション（ＬＩＳＳ）４８と呼ばれ得る。ＬＩＳＳ４８は、厚い窒化物層または誘電体層の複合体であり得る。たとえば、局所アイソレーションまたはＬＩＳＳ４８は、トレンチの側壁の少なくとも一部分を覆う酸化物層（酸化物－３Ｖ層４８１と呼ばれる）と、トレンチの底壁の少なくとも一部分を覆う別の酸化物層（酸化物－３Ｂ層４８２）とを含む複合局所アイソレーションを備え得る。酸化物－３Ｖ層４８１および酸化物－３Ｂ層４８２は、熱酸化処理によって形成され得る。
複合局所アイソレーション４８は、酸化物－３Ｂ層４８２の上にあり、酸化物－３Ｖ層４８１に接触する窒化物層４８３（窒化物－３層と呼ばれる）をさらに含む。窒化物層４８３または窒化物－３は、酸化物－３Ｖ層が、設計されるように最大限に残っている限り、任意の適切な絶縁材料によって置換され得ることが言及される。さらに、図９中のＳＴＩ（シャロートレンチアイソレーション（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ））領域は、ＳＴＩ－１層４９１およびＳＴＩ－２層４９２を含む複合ＳＴＩ４９を備えることがあり、ＳＴＩ－１層４９１およびＳＴＩ－２層４９２はそれぞれ、異なるプロセスによって厚い酸化物材料で作製され得る。
さらに、図１１中のソース（またはドレイン）領域は、複合ソース領域５５および／またはドレイン領域５６を備え得る。たとえば、ＮＭＯＳトランジスタ５１内では、複合ソース領域５５（またはドレイン領域５６）は、トレンチ内に、低濃度ドープドレイン（ＬＤＤ）５５１およびＮ＋の高濃度ドープ領域５５２を少なくとも備える。なお、特に、低濃度ドープドレイン（ＬＤＤ）５５１は、均一な（１１０）結晶方位を有する露出したシリコン表面に当接する。露出したシリコン表面は、ゲート構造のエッジとは対照的に、ＴＥＣ（有効チャネル長の鋭利なエッジとなるように適切に画定されてエッチングされたトランジスタ本体（の厚さ）と図１１にラベル表示される、好適な凹んだ厚みを有するその垂直境界を有する。露出したシリコン表面は、ゲート構造と実質的に位置合わせされている。露出したシリコン表面は、トランジスタのチャネルの端子面であり得る。
低濃度ドープドレイン（ＬＤＤ）５５１およびＮ＋の高濃度ドープ領域５５２が、複合ソース領域５５またはドレイン領域５６の新たに形成された結晶の、変化する（１１０）結晶構造に対するシード効果を有さない、ＬＩＳＳ領域にわたる適切に整った（１１０）新たな格子を形成するために、結晶シーズとして使用される、露出したＴＥＣエリアからシリコンを成長させるための選択エピタキシャル成長（ＳＥＧ）技術（または、原子層堆積ＡＬＤもしくは選択成長ＡＬＤ－ＳＡＬＤであり得る他の適切な技術）に基づいて形成され得る。（低濃度ドープドレイン（ＬＤＤ）５５１およびＮ＋の高濃度ドープ領域５５２を含む）そうした新たに形成された結晶は、図９に記されているように、ＴＥＣ－Ｓｉという名で呼ばれ得る。
一実施形態では、ＴＥＣは、ゲート構造３３のエッジと位置合わせされるか、または実質的に位置合わせされ、ＬＤＤ５５１の長さは、調節可能であり、ＴＥＣの反対側にある、ＬＤＤ５５１の側壁は、スペーサ３４の側壁と位置合わせされるか、または実質的に位置合わせされ得る。複合ソース（またはドレイン）領域はさらに、ソース／ドレイン領域全体の完成のために、ＴＥＣ－Ｓｉ部分との水平接続において形成される、いくつかのタングステン（または他の好適な金属材料）プラグ５５３をさらに備え得る。図９に示されるように、金属－１層などの後の金属相互接続に流れる活性チャネル電流は、特定の良好な金属と金属とのオーミックコンタクトによって、ＬＤＤ５５１およびＮ＋の高濃度ドープ領域５５２を介して、金属－１に直接接続されるタングステン５５３（または他の金属材料）に、従来のシリコンと金属との間のコンタクトよりもはるかに低い抵抗で流れる。
ＮＭＯＳトランジスタ５１のソース／ドレインコンタクト抵抗は、図１１に示されるように、ソース／ドレイン構造内で利用される、併合された金属半導体接合の構造に応じて妥当な範囲に保たれ得る。このソース／ドレイン構造内の併合された金属半導体接合は、電流集中効果を改善し、コンタクト抵抗を低減し得る。さらに、ソース／ドレイン構造の底部は、底部酸化物（酸化物－３Ｂ層４８２）（図１１に示される）により基板から分離されているので、ｎ＋とｎ＋との間、またはｐ＋とｐ＋との間の分離は、適度な範囲内に保たれ得る。したがって、ＰＭＯＳトランジスタ（図示せず）の隣接する２つの活性領域間の間隔は、２λに低減され得る。底部酸化物（酸化物－３Ｂ層４８２）は、ソース／ドレイン接合漏れ電流を大幅に低減することがあり、その場合、ｎ＋とｎ＋との間、またはｐ＋とｐ＋との間の漏れ電流を低減する。
さらに、従来のスタンダードセルでは、高レベル電圧Ｖｄｄおよび低レベル電圧Ｖｓｓ（またはグランド）用の金属配線は、シリコン基板の元のシリコン表面の上に配置され、そうした配置は、他の複数の金属配線とそれらの金属配線との間に十分な空間が存在しない場合には干渉する。本発明は、高レベル電圧Ｖｄｄおよび／または低レベル電圧Ｖｓｓ用の金属配線が、シリコン基板の元のシリコン表面の下に配置され得るので、コンタクトの寸法、高レベル電圧Ｖｄｄおよび低レベル電圧Ｖｓｓなどを接続する金属配線のレイアウトの干渉が、スタンダードセルの寸法が小さくされても回避され得る新規なスタンダードセルを開示している。
別の実施形態では、ＮＭＯＳ５１のドレイン領域内では、酸化物－３Ｂ層４８２および窒化物層４８３なしで、タングステンまたは他の金属材料５５３は、Ｖｄｄに電気的に結合されるＰウェルに直接結合されている。一方、ＮＭＯＳ５１のソース領域内では、タングステンまたは他の金属材料５５３は、グランドに電気的に結合されるｐウェルまたはＰ基板に直接結合され得る。よって、Ｖｄｄまたはグランド接続用の金属２層（Ｍ２）または金属３層（Ｍ３）とソース／ドレイン領域を電気的に結合するために元々使用される、ソース／ドレイン領域用の開口は、新規なスタンダードセル、およびスタンダードセル内では省略され得る。前述の構造、およびその製造プロセスの構造についての詳細な説明は、２０２０年８月１１日に出願され、「ＴＲＡＮＳＩＳＴＯＲ ＳＴＲＵＣＴＵＲＥ ＡＮＤ ＲＥＬＡＴＥＤ ＩＮＶＥＲＴＥＲ」と題された米国特許出願番号第１６／９９１，０４４号において開示されており、米国特許出願番号第１６／９９１，０４４号の内容全体は、本明細書中、参照によって援用される。
図１２（ａ）は、本開示の一実施形態による、新規なスタンダードセルにおいて使用されるＰＭＯＳトランジスタ５２およびＮＭＯＳトランジスタ５１の組み合わせ構造を示す上面図である。図１２（ｂ）は、図１２（ａ）中の切断線（Ｘ軸）に沿って切断したＰＭＯＳトランジスタ５２およびＮＭＯＳトランジスタ５１の断面図である。図１２（ｂ）に示されるように、その結果、ｎ＋／ｐ接合からｐウェル（またはｐ基板）／ｎウェル接合を介してｎ／ｐ＋接合に至る、はるかに長い経路となる。ＬＤＤ－ｎ／ｐ接合からｐウェル／ｎウェル接合を介してｎ／ＬＤＤ－ｐ接合に至る、考えられるラッチアップ経路は、図１２（ｂ）に記される、長さ（１）、長さ（２）（一ＬＩＳＳ領域の底壁の長さ）、長さ（３）、長さ（４）、長さ（５）、長さ（６）、長さ（７）（別のＬＩＳＳ領域の底壁の長さ）、および長さ（８）を含んでいる。一方、図２に示される、ＰＭＯＳトランジスタ１２およびＮＭＯＳトランジスタ１１を組み合わせる従来のＣＭＯＳ構造では、ｎ＋／ｐ接合からｐウェル／ｎウェル接合を介してｎ／ｐ＋接合に至る、考えられるラッチアップ経路は、（図２に示される）長さ（ｄ）、長さ（ｅ）、長さ（ｆ）、および長さ（ｇ）を含んでいるに過ぎない。図１２（ｂ）のそうした考えられるラッチアップ経路は、図２の経路よりも長い。したがって、デバイスレイアウトの観点から、図１２（ｂ）中のＰＭＯＳトランジスタ５２およびＮＭＯＳトランジスタ５１間の確保されるエッジ距離（Ｘｎ＋Ｘｐ）は、図２のエッジ距離よりも小さくなり得る。たとえば、確保されるエッジ距離（Ｘｎ＋Ｘｐ）は、約２～４λ、たとえば３λであり得る。
さらに、従来のスタンダードセルと違って、本発明では、スタンダードセルのＰＭＯＳトランジスタ５２とＮＭＯＳトランジスタ５１との間の、シリコン基板内へのクロスシェイプの局所アイソレーション（ＬＩＳＳ）（たとえば、窒化物－３＋酸化物－３）を利用するので、ＰＭＯＳトランジスタ５２とＮＭＯＳトランジスタ５１との間の考えられるラッチアップ経路は、従来のＣＭＯＳ内のものよりも長くなり得るし、ＰＭＯＳトランジスタ５２とＮＭＯＳトランジスタ５１との間のラッチアップ距離または確保されるエッジ距離は、従来のスタンダードセル内で使用されるものよりも短くなり得る。
したがって、本発明における、ＰＭＯＳトランジスタ５２とＮＭＯＳトランジスタ５１との間のラッチアップ距離は、テクノロジノードの寸法（または最小加工寸法）に関係なく、最小で８λである。本発明では、ＮＭＯＳならびにＰＭＯＳトランジスタ内のソースおよびドレイン領域のｎ＋とｐ＋との領域はそれぞれ、絶縁体によって完全に分離されており、そうした絶縁体は、ラッチアップの問題に対する耐性を向上させるのみならず、シリコン基板内へのアイソレーション距離を増加させて、ＰＭＯＳトランジスタ５２およびＮＭＯＳトランジスタ５１内の接合を、接合間の表面距離が低減させられ得るように分離する。ＰＭＯＳおよびＮＭＯＳの新規な組み合わせ構造についての詳細な説明は、２０２１年５月１２日に出願され、「ＣＯＭＰＬＥＭＥＮＴＡＲＹ ＭＯＳＦＥＴ ＳＴＲＵＣＴＵＲＥ ＷＩＴＨ ＬＯＣＡＬＩＺＥＤ ＩＳＯＬＡＴＩＯＮＳ ＩＮ ＳＩＬＩＣＯＮ ＳＵＢＳＴＲＡＴＥ ＴＯ ＲＥＤＵＣＥ ＬＥＡＫＡＧＥＳ ＡＮＤ ＰＲＥＶＥＮＴ ＬＡＴＣＨ－ＵＰ」と題された米国特許出願番号第１７／３１８，０９７号において開示されており、米国特許出願番号第１７／３１８，０９７号の内容全体は、本明細書中、参照によって援用される。
ソース／ドレインコンタクト寸法が小さい場合の小Ｉ－ｏｎ電流の問題を解決するために、本発明は、ここでは、選択成長方法（たとえば、選択エピタキシャル成長（ＳＥＧ）技術）をさらに使用して、ＰＭＯＳトランジスタ５２（またはＮＭＯＳトランジスタ５１）のゲート構造３３の下の（フィン構造１００３などの）活性領域の元の本体を覆う薄チャネル層１００１を成長させて、電子／正孔移動度を向上させ得る。たとえば、図１２（ｃ）は、図１２（ａ）中の切断線（Ｙ軸）に沿って切断したＰＭＯＳトランジスタ５２およびＮＭＯＳトランジスタ５１の断面図である。薄チャネル層１００１は、イオン注入を施すことなく形成されるドープされたチャネル層である。さらに、薄チャネル層１００１は、元のシリコン基板の一部でなく、よって、薄チャネル層１００１は、半導体基板から独立している。さらに、一実施形態では、薄チャネル層１００１は、フィン構造１００３の第１の側壁および第２の側壁を覆い、フィン構造１００３の頂面を覆うものでない。別の実施形態では、薄チャネル層１００１は、フィン構造１００３の頂面を覆う頂部分（図示せず）と、フィン構造の第１の側壁および第２の側壁を覆う側部分とを備え、頂部分および側部分は、同時に形成されていない。トランジスタの改善されたＩ－ｏｎ電流についての詳細な説明は、２０２１年７月２９日に出願され、「Ｎｅｗ Ｔｒａｎｓｉｓｔｏｒ Ｓｔｒｕｃｔｕｒｅ ａｎｄ Ｐｒｏｃｅｓｓｉｎｇ Ｍｅｔｈｏｄ Ｔｈｅｒｅｏｆ」と題された米国特許仮出願番号第６３／２２６，７８７号において開示されており、米国特許仮出願番号第６３／２２６，７８７号の内容全体は、本明細書中、参照によって援用される。
上述によれば、（図５（ａ）および図５（ｂ）に示される新規なインバータセル５００などの）インバータが収容されるスタンダードセルは、本発明の新規な構造では、面積寸法（２×Ｃｐｐ×セル＿高さ）１９２λ2を有し、λ2換算でのそうした面積寸法は、図１３に示されるように、（Ａ＿社、Ｂ＿社、Ｃ＿社などの）種々の会社によって提供される従来製品と比較して、少なくとも、テクノロジノード２２ｎｍから５ｎｍまでほぼ同じになる。図１３は、本発明によって提供される新規なスタンダードセルの面積寸法と、種々の他の会社によって提供される従来製品の面積寸法との比較結果を示す図である。
しかし、新規なスタンダードセルのレイアウトスタイルおよび面積寸法は、これらの事項に限定されるものでない。一部の他の実施形態では、本発明は、異なるレイアウトスタイルおよびセル寸法（たとえば、３×Ｃｐｐ×セル＿高さ、または５×Ｃｐｐ×セル＿高さ）を有する種々のスタンダードセル（たとえば、１つの単一のＮＯＲセル、１つの単一のＮＡＮＤセル、ＮＯＲセル×２、またはＮＡＮＤセル×２を有するスタンダードセル）において利用され得る。
たとえば、図１４（ａ）～図１４（ｆ）は、本開示のいくつかの実施形態による、１つの単一のＮＯＲセルと、１つの単一のＮＡＮＤセルとを有するスタンダードセルの上面図、および対応する等価回路図である。図１４（ｇ）～図１４（ｉ）は、本開示のいくつかの実施形態による、インバータセル×２と、ＮＯＲセル×２と、ＮＡＮＤセル×２とを有するスタンダードセルの上面図、および対応する等価回路図である。１つの単一のＮＯＲセルと、１つの単一のＮＡＮＤセルと、インバータセル×２とを有するスタンダードセルは、３×Ｃｐｐ×セル（Ｃｅｌｌ）＿高さ（Ｈｅｉｇｈｔ）のセル寸法を有することがあり、ＮＯＲセル×２と、ＮＡＮＤセル×２とを有するスタンダードセルは５×Ｃｐｐ×セル（Ｃｅｌｌ）＿高さ（Ｈｅｉｇｈｔ）のセル寸法を有することがある。１つの単一のインバータを有するスタンダードセルの実施形態については、図５（ａ）～図５（ｂ）、および図６（ａ）～図６（ｂ）を参照されたい。
本発明は、新規なスタンダードセル設計において、コンパクトなレイアウトスタイルを展開している。本開示のいくつかの実施形態では、新規な、コンパクトなレイアウトスタイルは、λ（ラムダ（Ｌａｍｂｄａ）は、テクノロジノードの最小加工寸法である）換算での技術スケーリングから独立し得る面積寸法λ2をスタンダードセルが有することを可能にし得る。本明細書において説明されるレイアウト設計では、異なるテクノロジノードに跨るスタンダードセルの面積寸法は、テクノロジノードに対して均一か、またはテクノロジノードに影響されにくい状態に留まり得る。さらに、ラッチアップの問題は、スタンダードセルの寸法が小さくなるにつれ、大きくならない。
本発明は、例示によって、および、（複数の）好ましい実施形態によって説明されているが、本発明は、それらに限定されるものでないと理解されるものである。他方で、それは、種々の修正、ならびに同様の配置および手順を包含することが意図されており、したがって、添付請求項の範囲には、そうした修正、ならびにすべての同様の配置および手順を包含する最も広い解釈が与えられるべきである。

Claims (11)

  1. スタンダードセルであって、
    複数のトランジスタであって、前記複数のトランジスタが、ＰＭＯＳトランジスタおよびＮＭＯＳトランジスタを含む、複数のトランジスタと、
    前記複数のトランジスタに結合される複数のコンタクトと、
    前記複数のトランジスタに電気的に結合される少なくとも１つの入力線と、
    前記複数のトランジスタに電気的に結合される出力線と、
    前記複数のコンタクトのうちの第１のコンタクトに電気的に結合される金属コンタクト線と、
    前記金属コンタクト線に覆われていない、前記第１のコンタクトの一部分上に形成される高濃度ドープシリコンプラグであって、前記金属コンタクト線に接触する高濃度ドープシリコンプラグと、
    前記複数のトランジスタに電気的に結合されるＶＤＤコンタクト線と、
    前記複数のトランジスタに電気的に結合されるＶＳＳコンタクト線と
    を備え、
    前記ＰＭＯＳトランジスタは、互いに電気的に結合される第１の組のフィン構造を含み、前記ＮＭＯＳトランジスタは、互いに電気的に結合される第２の組のフィン構造を含み、前記ＰＭＯＳトランジスタと前記ＮＭＯＳトランジスタとの間に配置されるフィン構造が存在しない、スタンダードセル。
  2. 前記ＰＭＯＳトランジスタのエッジと前記ＮＭＯＳトランジスタのエッジとの間の間隙は、前記ＰＭＯＳトランジスタにおける隣接する２つのフィン構造間のピッチ距離よりも小さい、請求項１に記載のスタンダードセル。
  3. 前記ＰＭＯＳトランジスタにおける隣接する２つのフィン構造間のピッチ距離Ｆｐは、４λ以下である、請求項１に記載のスタンダードセル。
  4. 前記スタンダードセルは、インバータセル、ＮＡＮＤセル、またはＮＯＲセルである、請求項１に記載のスタンダードセル。
  5. 前記第１のコンタクトは、前記金属コンタクト線に完全に覆われてはいない、請求項１に記載のスタンダードセル。
  6. 前記金属コンタクト線の幅は、前記第１のコンタクトの幅と同じであるか、または略同じである、請求項５に記載のスタンダードセル。
  7. 前記複数のトランジスタに電気的に結合される第１の金属線と、
    前記複数のトランジスタに電気的に結合される第２の金属線であって、前記第２の金属線が前記第１の金属線の上方にある、第２の金属線と
    をさらに備え、
    前記複数のコンタクトのうちの少なくとも１つは、前記第１の金属線を経由することなく、前記第２の金属線に直接接続する、請求項１に記載のスタンダードセル。
  8. 前記複数のコンタクトのうちの前記少なくとも１つは、ゲートコンタクトである、請求項７に記載のスタンダードセル。
  9. 前記複数のトランジスタのうちの少なくとも１つは、フィン構造および前記フィン構造を覆うチャネル層を備え、
    前記チャネル層は、ドープされたエピタキシャル層である、請求項１に記載のスタンダードセル。
  10. 前記チャネル層は、前記フィン構造の第１の側壁および第２の側壁を覆い、前記フィン構造の頂面を覆わない、請求項９に記載のスタンダードセル。
  11. 前記チャネル層は、前記フィン構造の上面を覆う頂部分と、前記フィン構造の第１の側壁および第２の側壁を覆う側部分とを備え、前記頂部分および前記側部分は、別の、ドープされたエピタキシャル層である、請求項９に記載のスタンダードセル。
JP2024189801A 2021-09-27 2024-10-29 スタンダードセル構造 Active JP7843432B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202163248586P 2021-09-27 2021-09-27
US63/248,586 2021-09-27
JP2022154203A JP7599067B2 (ja) 2021-09-27 2022-09-27 スタンダードセル構造

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2022154203A Division JP7599067B2 (ja) 2021-09-27 2022-09-27 スタンダードセル構造

Publications (2)

Publication Number Publication Date
JP2025014023A JP2025014023A (ja) 2025-01-28
JP7843432B2 true JP7843432B2 (ja) 2026-04-10

Family

ID=83506579

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2022154203A Active JP7599067B2 (ja) 2021-09-27 2022-09-27 スタンダードセル構造
JP2024189801A Active JP7843432B2 (ja) 2021-09-27 2024-10-29 スタンダードセル構造

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2022154203A Active JP7599067B2 (ja) 2021-09-27 2022-09-27 スタンダードセル構造

Country Status (6)

Country Link
US (1) US20230299069A1 (ja)
EP (1) EP4156268A3 (ja)
JP (2) JP7599067B2 (ja)
KR (1) KR20230044972A (ja)
CN (1) CN115881718A (ja)
TW (1) TWI842110B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12575177B2 (en) * 2022-09-02 2026-03-10 Changxin Memory Technologies, Inc. Layout structure, semiconductor structure and memory

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007046150A1 (ja) 2005-10-21 2007-04-26 Fujitsu Limited フィン型半導体装置及びその製造方法
US20150084129A1 (en) 2013-09-26 2015-03-26 Samsung Electronics Co., Ltd. Dummy cell array for fin field-effect transistor device and semiconductor integrated circuit including the dummy cell array
WO2015045281A1 (ja) 2013-09-27 2015-04-02 パナソニック株式会社 半導体集積回路および論理回路
JP2019054297A (ja) 2012-01-13 2019-04-04 テラ イノヴェイションズ インコーポレイテッド リニアＦｉｎＦＥＴ構造をもつ回路
JP2021515984A (ja) 2018-03-09 2021-06-24 ザイリンクス インコーポレイテッドＸｉｌｉｎｘ Ｉｎｃｏｒｐｏｒａｔｅｄ 深い分離を使用するＦｉｎＦＥＴ技術

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343861A (ja) * 2001-05-21 2002-11-29 Mitsubishi Electric Corp 半導体集積回路およびその製造方法
US7045401B2 (en) * 2003-06-23 2006-05-16 Sharp Laboratories Of America, Inc. Strained silicon finFET device
JP2011233594A (ja) * 2010-04-23 2011-11-17 Panasonic Corp 半導体装置
KR102582740B1 (ko) * 2014-05-30 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 이의 제조 방법, 및 전자 장치
KR102314778B1 (ko) * 2015-08-21 2021-10-21 삼성전자주식회사 반도체 소자
US9846757B2 (en) * 2015-09-02 2017-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. Cell grid architecture for FinFET technology
US9768178B2 (en) * 2015-11-11 2017-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device, static random access memory cell and manufacturing method of semiconductor device
KR102457220B1 (ko) * 2016-07-19 2022-10-21 에스케이하이닉스 주식회사 반도체 장치의 파워 라인 배치 구조
US10803227B2 (en) * 2017-08-29 2020-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit layouts with line-end extensions
US10733352B2 (en) * 2017-11-21 2020-08-04 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit and layout method for standard cell structures
SG11202005030XA (en) * 2017-11-28 2020-06-29 Univ Texas Catalyst influenced pattern transfer technology
KR102471722B1 (ko) * 2018-01-03 2022-11-29 삼성전자주식회사 반도체 메모리 장치
US11016398B2 (en) * 2018-06-14 2021-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit overlay test patterns and method thereof
US10971586B2 (en) * 2018-06-28 2021-04-06 Taiwan Semiconductor Manufacturing Company, Ltd. Double height cell regions, semiconductor device having the same, and method of generating a layout diagram corresponding to the same
KR102526352B1 (ko) * 2018-12-20 2023-04-28 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 이용한 표시패널
US10978437B2 (en) * 2019-06-28 2021-04-13 Qualcomm Incorporated Analog-mixed signal circuit cells with universal Fin pitch and poly pitch
WO2021138551A1 (en) * 2019-12-31 2021-07-08 Tokyo Electron Limited Cfet sram bit cell with three stacked device decks
CN113394215A (zh) * 2021-05-31 2021-09-14 上海华力集成电路制造有限公司 一种鳍式场效应晶体管标准单元结构
US12284797B2 (en) * 2021-07-15 2025-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and manufacturing thereof
KR20230032984A (ko) * 2021-08-31 2023-03-07 인벤션 앤드 콜라보레이션 라보라토리 피티이. 엘티디. 표준 셀 구조

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007046150A1 (ja) 2005-10-21 2007-04-26 Fujitsu Limited フィン型半導体装置及びその製造方法
JP2019054297A (ja) 2012-01-13 2019-04-04 テラ イノヴェイションズ インコーポレイテッド リニアＦｉｎＦＥＴ構造をもつ回路
US20150084129A1 (en) 2013-09-26 2015-03-26 Samsung Electronics Co., Ltd. Dummy cell array for fin field-effect transistor device and semiconductor integrated circuit including the dummy cell array
WO2015045281A1 (ja) 2013-09-27 2015-04-02 パナソニック株式会社 半導体集積回路および論理回路
JP2021515984A (ja) 2018-03-09 2021-06-24 ザイリンクス インコーポレイテッドＸｉｌｉｎｘ Ｉｎｃｏｒｐｏｒａｔｅｄ 深い分離を使用するＦｉｎＦＥＴ技術

Also Published As

Publication number Publication date
JP2023051826A (ja) 2023-04-11
EP4156268A2 (en) 2023-03-29
CN115881718A (zh) 2023-03-31
US20230299069A1 (en) 2023-09-21
TW202314568A (zh) 2023-04-01
EP4156268A3 (en) 2023-06-28
TWI842110B (zh) 2024-05-11
JP2025014023A (ja) 2025-01-28
JP7599067B2 (ja) 2024-12-13
KR20230044972A (ko) 2023-04-04

Similar Documents

Publication Publication Date Title
KR100385408B1 (ko) 반도체 장치 및 그 제조 방법
JP7775536B2 (ja) Ｓｒａｍセル構造
KR102655099B1 (ko) 트랜지스터 구조 및 관련 인버터
JP2025069116A (ja) スタンダードセル構造
US7057302B2 (en) Static random access memory
JP2013105982A (ja) 半導体装置および半導体装置の製造方法
US20030080429A1 (en) Semiconductor device
JP7843432B2 (ja) スタンダードセル構造
US6064099A (en) Layout of well contacts and source contacts of a semiconductor device
US20050205938A1 (en) Semiconductor device and method of manufacture the same
US6627528B1 (en) Semiconductor device and its manufacturing process
US7151031B2 (en) Methods of fabricating semiconductor devices having gate insulating layers with differing thicknesses
US20080157227A1 (en) Semiconductor device and manufacturing process therefor
US9070564B2 (en) Semiconductor device having mixedly mounted components with common film layers and method of manufacturing the same
US20240047459A1 (en) Integrated Standard Cell with Contact Structure
KR20250160739A (ko) 3차원 반도체 소자 및 그의 제조 방법
CN118969764A (zh) 反熔丝单元、反熔丝阵列结构及反熔丝存储器件
KR20060031953A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20241029

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20250918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20251021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20260121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20260210

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20260304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20260305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20260304

R150 Certificate of patent or registration of utility model

Ref document number: 7843432

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150